JP2001188675A

JP2001188675A - データ転送装置

Info

Publication number: JP2001188675A
Application number: JP37258699A
Authority: JP
Inventors: Eiji Nomura; 英司野村
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 1999-12-28
Filing date: 1999-12-28
Publication date: 2001-07-10

Abstract

(57)【要約】【課題】データの一部切出しをして転送する際に、そ
の切出しが任意のｎ次元の切出しであっても１命令で転
送可能にする。【解決手段】各次元のディスタンスの値や各次元のデ
ィスタンスごとのアドレス計算途中の値を保持するメモ
リ205，206と、各次元の初期レングス値を保持するレン
グスレジスタ111，121と、レングスを減算した結果を保
持するレングス計算レジスタ112，122，132を備える。
減算器106は、各レングス計算レジスタ112，122，132の
減算に共用され、データ転送ごとに１つずつ順次に減算
する。レングスの減算結果が１になるタイミングで、２
つメモリ205，206の該当する番地を読み出し、読み出さ
れたメモリ205と１タイミング前のレジスタ202の値か、
読み出されたアドレス計算保持レジスタ206の値を加算
し、その加算結果をアドレスレジスタ202に保持するこ
とで、アドレスを出力していく。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ転送装置、特
に、並列計算機におけるディスタンス転送の高速化を実
現するデータ転送装置に関する。

【０００２】

【従来の技術】並列計算機間のデータ転送を高速に行う
データ転送方式としてディスタンス転送が知られてい
る。ディスタンス転送とは、並列計算機のメモリの連続
データを一定間隔の距離（ディスタンス）ごとに切り出
し、他の並列計算機に転送するデータ転送方式をいう。
一般的に、ディスタンスごとのデータの切出しには、ソ
フトウェア上で実行するループを用いて行う方法がある
が、この方法では切り出すデータの数だけ命令を与えな
くてはならなく、これが大きなオーバヘッドとなってい
る。そこで、近年、オーバヘッドの軽減、すなわち、い
くつかのデータを1命令でまとめて転送することが要求
されている。

【０００３】この要請に応えるために、例えば、特開平
8-235135号公報に記載の技術では、データ転送を開始す
る先頭要素のアドレス（ベースアドレス），ディスタ
ンスおよびデータ転送の要素数（レングス）を１命令で
与えて、切り出すデータのメモリアドレスをレングスの
数だけ計算し、データの転送を行うことが提案されてい
る。この公開公報に開示された手法は、図１０に示すよ
うに、ベースアドレスレジスタ301，ディスタンスレジ
スタ302，レングスレジスタ303，アドレスレジスタ30
4，アドレス加算器305およびレングス減算器306を備
え、１アクセスごとに１アクセス前のアドレス加算結果
を保持するアドレスレジスタ304とディスタンスレジス
タ302の各値を加算した値のアドレスによって、アドレ
スレジスタ304を更新し、レングスの値だけそのアドレ
スにアクセスするものである。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た従来技術では、ディスタンスが１種類しかないため、
１次元的な切り出しは１命令でできるが、２次元あるい
は３次元的なデータの切出しが必要とされるアプリケー
ションにおいては、やはり、ディスタンスを変更するご
とに命令を追加しなければならなくなるため、複数の命
令群を必要としてしまい、本来、不必要とされるオーバ
ヘッドが生じるという問題点がある。

【０００５】本発明の主な目的は、１次元，２次元，３
次元のデータの切出しはもちろん、任意のｎ次元でのデ
ータの切出しを１命令で行えるデータ転送装置を提供す
ることにある。

【０００６】

【課題を解決するための手段】第１の本発明のデータ転
送装置は、多次元のデータの切出しを伴う並列計算機の
データ転送装置において、データ転送のためにアクセス
すべきデータの差分（ディスタンス）およびデータ転送
の要素数（レングス）がそれぞれｎ個あるとき、前記デ
ィスタンスの大きさをｎ次元のデータ切出しをするため
の次元に切り替えるメモリ上でのアドレスの間隔とし、
次元を切り替えるまでの要素数を前記レングスとして、
ｎ次元のデータを切り出すためのアドレス計算を１命令
で行なうことを特徴とする。

【０００７】第２の本発明のデータ転送装置は、ｎ次元
のデータの切出しを伴う並列計算機のデータ転送装置に
おいて、それぞれがデータ転送の要素数（レングス）を
保持するｎ個の初期レングス保持手段と、データ転送の
実行ごとに前記レングスを順次に減算する減算手段と、
それぞれが前記減算結果を保持するｎ個のレングス保持
手段と、それぞれがデータ転送のためにアクセスすべき
データの差分（ディスタンス）を保持するｎ個のディス
タンス保持手段と、前記レングス分のデータ転送が終了
するごとに、対応する前記ディスタンスを該データ転送
のベースアドレスに順次に加算する加算手段と、前記加
算結果を保持するｎ個のアドレス保持手段とを備え、１
命令によって前記減算および加算をｎ個の前記レングス
および前記ディスタンスについて実行することを特徴と
する。

【０００８】第３の本発明のデータ転送装置は、３次元
のデータの切出しを伴う並列計算機のデータ転送装置に
おいて、データ転送の要素数（レングス）について保持
・減算を行なうレングス計算部およびデータ転送のため
にアクセスすべきデータの差分（ディスタンス）につい
て保持・加算を行なうディスタンス計算部を有し、前記
レングス計算部は、データ転送の初期第１レングス値を
保持する第１レングスレジスタと、データ転送の初期第
２レングス値を保持する第２レングスレジスタと、前記
初期第１レングス値からの減算結果を保持する第１レン
グス計算レジスタと、前記初期第２レングス値からの減
算結果を保持する第２レングス計算レジスタと、データ
転送の初期第３レングス値を保持するとともに該初期第
３レングス値からの減算結果を保持する第３レングス計
算レジスタと、データ転送ごとに前記第１レングス計算
レジスタを最下位桁として、順次に前記第２レングス計
算レジスタおよび前記第３レングス計算レジスタまでを
１つずつ減算する減算器とを備え、前記ディスタンス計
算部は、第１，第２およ第３レングス対応の第１，第２
および第３ディスタンスを保持するディスタンス格納メ
モリと、該データ転送のベースアドレスに前記第１，第
２および第３ディスタンス値を加算した結果を保持する
アドレス計算保持メモリと、前記第１レングス計算レジ
スタの値が１になると前記第２ディスタンス値の加算、
前記第２レングス計算レジスタの値が１になると前記第
３ディスタンス値の加算、その他の場合には前記第１デ
ィスタンス値の加算を行なう加算器と、該加算器の出力
を保持するアドレスレジスタとを備えることを特徴とす
る。

【０００９】第４の本発明のデータ転送装置は、３次元
のデータの切出しを伴う並列計算機のデータ転送装置に
おいて、データ転送の要素数（レングス）について保持
・減算を行なうレングス計算部およびデータ転送のため
にアクセスすべきデータの差分（ディスタンス）につい
て保持・加算を行なうディスタンス計算部を有し、前記
レングス計算部は、データ転送の初期第１レングス値を
保持する第１レングスレジスタと、データ転送の初期第
２レングス値を保持する第２レングスレジスタと、デー
タ転送の初期総レングス値を保持するとともに該初期総
レングス値からの減算結果を保持する総レングス計算レ
ジスタと、前記初期第１レングス値からの減算結果を保
持する第１レングス計算レジスタと、前記初期第２レン
グス値からの減算結果を保持する第２レングス計算レジ
スタと、データ転送ごとに前記総レングス計算レジスタ
を１つずつ減算する第１の減算器と、前記第１レングス
計算レジスタを最下位桁として、順次に前記第２レング
ス計算レジスタまでを１つずつ減算する第２の減算器と
を備え、前記ディスタンス計算部は、第１，第２およ第
３レングス対応の第１，第２および第３ディスタンス値
を保持するディスタンス格納メモリと、該データ転送の
ベースアドレスに前記第１，第２および第３ディスタン
ス値を加算した結果を保持するアドレス計算保持メモリ
と、前記第１レングス計算レジスタの値が１になると前
記第２ディスタンスの加算、前記第２レングス計算レジ
スタの値が１になると前記第３ディスタンス値の加算、
その他の場合には前記第１ディスタンス値の加算を行な
う加算器と、該加算器の出力を保持するアドレスレジス
タとを備えることを特徴とする。

【００１０】第５の本発明のデータ転送装置は、３次元
のデータの切出しを伴う並列計算機のデータ転送装置に
おいて、データ転送の要素数（レングス）について保持
・減算を行なうレングス計算部およびデータ転送のため
にアクセスすべきデータの差分（ディスタンス）につい
て保持・加算を行なうディスタンス計算部を有し、複数
アドレスから成るブロック単位のブロックデータ転送を
行うために、前記レングス計算部は、データ転送の初期
第１レングス値を保持する第１レングスレジスタと、デ
ータ転送の初期第２レングス値を保持する第２レングス
レジスタと、データ転送の初期総レングス値を保持する
とともに該初期総レングス値に対する減算結果を保持す
る総レングス計算レジスタと、前記初期第１レングス値
からの減算結果を保持する第１レングス計算レジスタ
と、前記初期第２レングス値からの減算結果を保持する
第２レングス計算レジスタと、ブロックデータ転送ごと
に前記総レングス計算レジスタを、前記初期第１レング
ス値を所定のブロック数で分割したブロック値ずつ減算
する第１の減算器と、前記ブロックデータ転送ごとに前
記第１レングス計算レジスタを前記ブロック値ずつ減算
する第２の減算器と、前記初期第１レングス値分の前記
ブロックデータ転送が終了するごとに前記第２レングス
計算レジスタを１つずつ減算する第３の減算器とを備
え、前記ディスタンス計算部は、第１，第２およ第３レ
ングス対応の第１，第２および第３ディスタンスを保持
するディスタンス格納メモリと、該データ転送のベース
アドレスに前記第１，第２および第３ディスタンスを加
算した結果を保持するアドレス計算保持メモリと、前記
初期第１レングス値分の前記ブロックデータ転送が終了
すると前記第２ディスタンス値の加算、前記第２レング
ス計算レジスタの値が１になると前記第３ディスタンス
値の加算、その他の場合には前記第１ディスタンス値の
加算を行なう加算器と、該加算器の出力を保持するアド
レスレジスタとを備えることを特徴とする。

【００１１】第６の本発明のデータ転送装置は、ｎ次元
のデータの切出しを伴う並列計算機のデータ転送装置に
おいて、データ転送の要素数（レングス）について保持
・減算を行なうレングス計算部およびデータ転送のため
にアクセスすべきデータの差分（ディスタンス）につい
て保持・加算を行なうディスタンス計算部を有し、複数
アドレスから成るブロック単位のブロックデータ転送を
行うために、前記レングス計算部は、データ転送の初期
第１レングス値を保持する第１レングスレジスタと、デ
ータ転送の初期第２レングス値〜初期第ｎレングス値を
保持するレングス格納メモリと、データ転送の初期総レ
ングス値を保持するとともに該初期総レングス値に対す
る減算結果を保持する総レングス計算レジスタと、前記
初期第１レングス値からの減算結果を保持する第１レン
グス計算レジスタと、前記初期第２レングス値〜前記初
期第ｎレングス値からの減算結果を保持するレングス計
算保持メモリと、データ転送ごとに前記総レングス計算
レジスタを、前記初期第１レングス値を所定のブロック
数で分割したブロック値ずつ減算する第１の減算器と、
データ転送ごとに前記第１レングス計算レジスタを前記
ブロック値ずつ減算する第２の減算器と、前記第１レン
グス計算レジスタの値が１になると、前記レングス計算
保持メモリが保持する該当減算結果を順次に１つ減算す
る第３の減算器とを備え、前記ディスタンス計算部は、
第１，第２およ第３レングス対応の第１，第２および第
３ディスタンス値を保持するディスタンス格納メモリ
と、該データ転送のベースアドレスに前記第１，第２お
よび第３ディスタンス値を加算した結果を保持するアド
レス計算保持メモリと、前記第１レングス計算レジスタ
の値が前記ブロック値以下になると前記第２ディスタン
スの加算、前記第２レングス計算レジスタの値が１にな
ると前記第３ディスタンス値の加算、その他の場合には
前記第１ディスタンス値の加算を行なう加算器と、該加
算器の出力を保持するアドレスレジスタとを備えること
を特徴とする。

【００１２】具体的には、本発明によるデータ転送装置
は、レングス計算のために、第１レングスレジスタ（図
１の111），第２レングスレジスタ（図１の121）と、第
１レングス計算レジスタ（図１の112）〜第３レングス
計算レジスタ（図１の132）のように、各レングスにレ
ングスレジスタとレングス計算レジスタを設けている。
ここで、レングスとは各次元の転送要素数をいう。例え
ば、第１レングスとは１次元で切り出す要素数で、第２
レングスとは第１レングスで示された要素群の数（第2
ディスタンスのブロック数）である。

【００１３】また、ディスタンスの計算が同時に複数で
は行われないことに注目して、加算器を１つだけ設け
て、各ディスタンスの値および各ディスタンスの計算結
果をディスタンス格納メモリ205とアドレス計算保持メ
モリ206に保持することを特徴としている。

【００１４】各ディスタンスの計算は、レングス計算レ
ジスタの値が１になるまで加算し、その加算結果をその
アドレス計算保持メモリ206の該当番地に上書きし続け
る。すなわち、レングスレジスタは、レングスの値を保
持し、またレングス計算レジスタには各次元のディス
タンスの要素数を減算していき、ディスタンスを変える
タイミングを計っている。従って、それぞれｎ個のディ
スタンス、レングスの値を１命令で受け取ると、ｎディ
スタンス転送、すなわち、ｎ次元のデータの切出しが１
命令でできるようになる。

【００１５】

【発明の実施の形態】本発明の上記および他の目的，特
徴および利点を明確にすべく、以下添付した図面を参照
しながら、本発明の実施の形態につき詳細に説明する。

【００１６】本発明の具体的な説明に入る前に、まず、
本発明が採用する多次元的なデータの切り出しについて
簡単に説明する。並列計算機のデータ転送装置におい
て、データ転送を開始する先頭要素のアドレス（ベース
アドレス），データ転送のためにアクセスすべきデータ
の差分（ディスタンス）およびデータ転送の要素数（レ
ングス）を用いてアドレス計算をする際に、ｎ個のディ
スタンスおよびレングスの値があるとき、ディスタンス
の大きさをｎ次元のデータ切出しをするための次元に切
り替えるメモリ上でのアドレスの間隔とし、次元を切り
替えるまでの要素数をレングスとすれば、ｎ次元のデー
タの切り出すためのアドレスが計算できる。

【００１７】図９は３次元モデルのデータ切出しのイメ
ージ図であって、d1,d2およびd3によって方向付けられ
る立方体で３次元の展開を表現している。ここで、１次
元のデータの切出しを１命令でできる転送を１ディスタ
ンス転送、２次元のデータの切出しを１命令でできる転
送を２ディスタンス転送、同様に、任意のｎ次元のデー
タの切出しを１命令でできる転送をｎディスタンス転送
と呼ぶこととする。したがって、図９は３ディスタンス
転送で実現できる、３次元のデータの切出しイメージを
示すことになる。

【００１８】図８は、このような３次元モデルのデータ
の切出しを行なったときの１次元的な実際のメモリにお
けるアドレス展開の様子を示す。図８において、白い小
円はアドレスを表しており、ベースアドレスBAから第１
ディスタンス値D1の間隔で第１レングス値L1だけ続いて
いる。これが１次元の展開である。そして、この第１レ
ングス値L1のアドレス群が第２ディスタンス値D2の間隔
で第２レングス値L2だけ続く。これが２次元の展開であ
る。更に、この第２レングス値L2のアドレス群が第３デ
ィスタンス値D3の間隔で第３レングス値L3だけ続く。こ
こで、第１，第２および第３の各ディスタンス値D1,D2,
D3はそれぞれ異なっていてもよく、また、第１，第２お
よび第３の各レングス値L1,L2,L3もそれぞれ異なってい
てもよい。

【００１９】次に、本発明が適用されるノード間データ
転送について簡単に説明する。図７は２台の計算ノード
3および4がノード間ネットワーク5を介してデータ転送
を行う場合の概略図である。いま、計算ノード3がマス
タとなって計算ノード4との間でデータ転送を行うもの
として説明する。

【００２０】CPU31はノート゛間転送命令を発行する前に、
データ転送の実行に必要なパラメータを作成し、メモリ
ネットワーク33を介して主記憶装置34に格納する。続い
て、CPU31はノード間データ転送命令を発行する。この
命令は、メモリネットワーク33を経由して、データ転送
装置32に送られる。また、この命令には、先にパラメー
タを格納した主記憶装置34のアドレスを含む。データ転
送装置32は主記憶装置34から、そのパラメータをフェッ
チする。データ転送装置32はデータ転送装置42との間で
データ転送を行ない、この結果、CPU31は主記憶装置44
との間でデータの授受を行なうことができる。データ転
送装置32はデータ転送が終了すると終了報告を主記憶装
置34に書き込む。CPU31は終了報告を監視しており、こ
れを読み取ることによってデータ転送の終了を確認す
る。

【００２１】さて、図１を参照すると、本発明の一実施
の形態としてのデータ転送装置が示されている。本デー
タ転送装置は、３次元のデータ切出しを１命令でできる
３ディスタンス転送対応のものであり、レングス計算部
11とディスタンス計算部2を有する。

【００２２】レングス計算部１は、１次元，２次元およ
び３次元の各データ切出しに対応する部分と、各次元に
共通する部分とが有る。すなわち、第１レングスレジス
タ111，第１レングス計算レジスタ112，セレクタ113，
比較器114および第１レングス終端レジスタ115は第１次
元対応、第２レングスレジスタ121，第２レングス計算
レジスタ122，セレクタ123，比較器124および第２レン
グス終端レジスタ125は第２次元対応、第３レングス計
算レジスタ132，セレクタ133，比較器134および第３レ
ングス終端レジスタ135は第３次元対応の部分であり、
アンドゲート101，減算器106およびセレクタ107は共通
部分である。

【００２３】L1,L2,L3はそれぞれ第１レングス値，第２
レングス値，第３レングス値である。Vはこれらの各値
が有効であることを示すバリッドビットであって、前述
のパラメータの一部を成し、データ転送開始に当たり、
第１レングス値L1等が入力する１タイミングだけ有効化
される。

【００２４】第１レングスレジスタ111は初期第１レン
グス値L1₀を格納する。セレクタ113は、バリッドビット
Vが有効なら初期第１レングス値L1₀、第１レングス終端
レジスタ115の内容が“１”なら第１レングスレジスタ1
11が保持する初期第１レングス値L1₀、その他の場合に
は減算器104の出力をそれぞれ受け入れて、第１レング
ス計算レジスタ112に出力する。これは、それぞれ初期
設定、第１レングスレジスタ112への再度の（次の高次
元についての）初期第１レングス値L1₀の設定および減
算結果（カレントな第１レングス値L1）の格納に対応す
る。第１レングス計算レジスタ112はセレクタ113の出力
を格納し、その出力はセレクタ107に入力して減算の対
象に供される。比較器114はセレクタ113の出力を“１”
と比較し、等しいときに、すなわち1次元のデータ転送
が終了ときに第１レングス終端レジスタ115に“１”を
出力する。

【００２５】第２レングスレジスタ121は初期第２レン
グス値L2₀を格納する。セレクタ123は、バリッドビット
Vが有効なら初期第２レングス値L2₀、第１レングス終端
レジスタ115の内容が“１”なら減算器106の出力、第２
レングス終端レジスタ125の内容が“１”なら第２レン
グスレジスタ121が保持する初期第2レングス値L2₀、そ
の他の場合には第２レングス計算レジスタ122の出力を
それぞれ受け入れて、第２レングス計算レジスタ122に
出力する。これは、初期設定、１次元のデータ転送終了
に伴う第２レングス値L2の減算、第２レングス計算レジ
スタ122への再度の（次の高次元についての）初期第2レ
ングスL2₀の設定および第２レングス値L2の保持に対応
する。第２レングス計算レジスタ122はセレクタ123の出
力を格納し、その出力はセレクタ107に入力して減算の
対象に供される。比較器124はセレクタ123の出力を
“１”と比較し、等しいとき、すなわち２次元のデータ
転送が終了ときに第２レングス終端レジスタ125に
“１”を出力する。

【００２６】３次元対応の回路については、それが最終
のレングス計算対応であることから、第３レングスレジ
スタというのは存在しない。セレクタ133は、バリッド
ビットVが有効なら入力する初期第３レングス値L3₀、第
２レングス終端レジスタ125が“１”なら減算器106の出
力、その他の場合には第３レングス計算レジスタ132の
出力をそれぞれ受け入れて第３レングス計算レジスタ13
2に出力する。これは、初期設定、２次元のデータ転送
終了に伴う第３レングス値L3の減算および第３レングス
値L3の保持に対応する。比較器134はセレクタ133の出力
を“１”と比較し、等しいとき、すなわち２次元のデー
タ転送が終了ときに第3レングス終端レジスタ135に
“１”を出力する。

【００２７】セレクタ107は、第１レングス終端レジス
タ115が“１”を保持するときに第２レングス計算レジ
スタ122の出力、第２レングス終端レジスタ125が“１”
を保持するときに第３レングス計算レジスタ132の出
力、その他のときに第１レングス計算レジスタ112の出
力をそれぞれ受け入れて減算器106に出力する。これら
の意義は、上述の説明ならびに図８および図９を参照す
ることによって容易に理解し得るであろう。セレクタ10
7の出力は減算器106に入力し、そこで１だけ減算されて
セレクタ113，123およびセレクタ133に供給される。減
算器106における減算は、上述の説明から明らかなよう
に、第１レングス値L1，第２レングス値L2，第３レング
ス値L3のいずれかの２つ以上について同時に行なわれる
ことはない。そこで、物量が多くなってしまう減算器10
6を各次元に共通使用して、物量を削減したのである。

【００２８】アンドゲート101は第１レングス終端レジ
スタ115，第２レングス終端レジスタ125および第３レン
グス終端レジスタ135の出力の論理積をとり、全ての出
力が“１”であるときにレングス計算の終了を認識し、
前述の終了報告を主記憶装置34に書き込む。

【００２９】次ぎに、ディスタンス計算部２について説
明する。ディスタンス計算部２は、図１に示すとおり、
加算器201，アドレスレジスタ202，3つのセレクタ203，
207,208，オアゲート204，ディスタンス格納メモリ205
およびアドレス計算保持メモリ206から成る。

【００３０】ディスタンス格納メモリ205は、ディスタ
ンス値を保持するメモリであり、データ転送開始時に主
記憶装置34から第１，第２および第３の各ディスタンス
値D1，D2およびD3が３つのアドレスにそれぞれ書き込ま
れる。その経路は図面の煩雑化を回避するために省略し
ている。そして、第１レングス終端レジスタ115が
“１”のときにはD2、第２レングス終端レジスタ125が
“１”のときにはD3、その他のときにはD1がそれぞれ加
算器203に読み出される。

【００３１】アドレス計算保持メモリ206は、アドレス
計算の結果を保持するメモリであって、データ転送開始
時に主記憶装置34からベースアドレス値BAがセレクタ20
8を介して４つのアドレスに書き込まれる。なお、４つ
のアドレスの内の１つは、動作中に何らか原因でベース
アドレス値BAが失われたときの予備のためのものであ
る。アドレス計算保持メモリ206の読出しは、ディスタ
ンス格納メモリ205の読出しと同じであって、図１に示
されるように、その読出しアドレスはディスタンス格納
メモリ205の読出しアドレスと同じである。アドレス計
算保持メモリ206の内容として書き入れられた“BA+nD
1”等はn回目のアドレス計算の結果を示す。読み出され
たアドレス計算の結果はセレクタ203に供給される。

【００３２】セレクタ203は、オアゲート204が“1”を
出力するときにはアドレス計算保持メモリ206の出力を
選択し、“０”を出力するときにはアドレスレジスタ20
2の出力を選択する。オアゲート204は、第１レングス終
端レジスタ115および第２レングス終端レジスタ125の論
理和演算を行ない、その結果をセレクタ203に出力す
る。加算器201は、ディスタンス格納メモリ205から読み
出してきたディスタンス値とセレクタ203が選択したア
ドレス計算結果とを加算し、セレクタ207経由でアドレ
スレジスタ202に出力する。アドレスレジスタ202は、そ
の加算結果を保持する。加算結果はセレクタ207経由で
アドレス計算保持メモリ206に、また、アドレスレジス
タ202の保持内容はセレクタ203にそれぞれ返される。ア
ドレスレジスタ202の保持内容はデータ転送のためのア
ドレスとして使用される。なお、セレクタ207は、バリ
ッドビットVが有効なときにはベースアドレス値BA、無
効なときには加算器203の出力を受け入れる。

【００３３】さて、次に、本実施の形態の動作について
図２に示すフローチャートを参照して説明する。

【００３４】＜動作１＞まず、ベースアドレス値BA，第
１ディスタンス値D1，第２ディスタンス値D2，第3ディ
スタンス値D3，初期第１レングス値L₀，初期第２レング
ス値L2₀および初期第3レングス値L3₀を図７の主記憶装
置34から受け取り、それぞれ、アドレス計算保持メモリ
206の第１〜第４番地，ディスタンス格納メモリ205の第
１番地，第２番地，第３番地，第１レングスレジスタ11
1および第１レングス計算レジスタ112，第２レングスレ
ジスタ121および第２レングス計算レジスタ122，第３レ
ングス計算レジスタ132に書き込む（図２のステップＳ
１〜Ｓ４）。

【００３５】この場合、初期第１レングス値L1₀，初期
第２レングス値L2₀，初期アドレス値BAが、それぞれ第
１レングスレジスタ111，第２レングスレジスタ121，ア
ドレスレジスタ202に書き込まれるのは図１から明らか
である。初期第１レングス値〜初期第３レングス値L1₀
〜L3₀が対応するレングス計算レジスタ112〜132に書き
込まれるのは、バリッドビッドVが有効なことからセレ
クタ113〜133，207がこれらを受け入れることによる。

【００３６】＜動作２＞次に、ディスタンス格納メモリ
205の第１番地から読み出した第１ディスタンス値D1
と、アドレスレジスタ202から読み出した値を加算器201
が加算し（ステップＳ５）、その計算結果をアドレスレ
ジスタ202に書き込む。これは、このときには、“その
他”の場合に該当するので、ディスタンス格納メモリ20
5の第１番地とアドレス計算保持メモリ206の第２番地が
選択されるが、オアゲート204は“０”を出力している
（バリッドビッドVが“０”）のでセレクタ203はアドレ
スレジスタ202の出力を受け入れることによる。同時に
アドレス計算保持メモリ206の第1ディスタンスの計算を
保持する第2番地に上述の加算結果を上書きする。な
お、アドレス計算保持メモリ206の第１番地に書き込ま
れたBAは故障に備える冗長なデータとして扱われる。

【００３７】一方、レングス計算部11においては、第１
レングス終端レジスタ115および第２レングス終端レジ
スタ125が“１”ではないため、セレクタ107は第１レン
グス計算レジスタ112の出力を選択するので、減算器106
は第１レングス値L1を１つ減算する（ステップＳ６）。
このときにはバリッどビットVはもはや“１”ではなく
なっているため、セレクタ113は減算器107の出力を選択
し、それは第１レングス計算レジスタ112に書き込まれ
る。

【００３８】＜動作３＞上述の動作は、第１レングス値
L１=１になるまで続けられ（ステップＳ７）、その中で
L1を１ずつ減算し（ステップＳ６）、その結果は第１レ
ングス計算レジスタ112に書き込まれていく。これと同
時に、ディスタンス格納メモリ205の第１番地から読み
出した第１ディスタンス値D1と、アドレスレジスタ202
の値を加算し（ステップＳ５）、その計算結果をアドレ
スレジスタ202に書き込み、また、アドレス計算保持メ
モリ206の第１ディスタンスの計算結果を保持する第２
番地に上書きしていく。この間、オアゲート204は
“０”を出力しているので、セレクタ203はアドレスレ
ジスタ202の出力を選択する。また、セレクタ113は減算
器106、セレクタ123は第2レングス計算レジスタ122、セ
レクタ133は第３レングス計算レジスタ132の各出力を選
択している。

【００３９】＜動作４＞第１レングス値L1=１になると
（ステップＳ７）、第１レングス終端レジスタ115は
“１”を出力するため、次のタイミングで、ディスタン
ス格納メモリ205の第２番地から読み出した第２ディス
タンス値D2と、アドレス計算メモリ206の第２ディスタ
ンスの計算結果を保持する第３番地の値（初期値である
ベースアドレス値BA）を加算し（ステップＳ９）、その
計算結果をアドレスレジスタ202に書き込む。同時にア
ドレス計算保持メモリ206の第２ディスタンスの計算結
果を保持する第３番地に上書きする。このとき、オアゲ
ート204は“１”を出力し、これによってセレクタ203は
アドレス計算保持メモリ206の出力を受け入れる。

【００４０】これと同じタイミングで、第2レングス計
算レジスタ122の値を１減算し、（ステップＳ１０）、
第２レングス計算レジスタ122に書き込む。これは、こ
のときには第１レングス終端レジスタ115が“１”を出
力するので、セレクタ107は第２レングス計算レジスタ1
22の出力を選択し、かつ、セレクタ123は減算器106の出
力を選択することによる。また、セレクタ113は第１レ
ングスレジスタ111を選択するため、第１レングス計算
レジスタ114には第１レングスレジスタ111が保持してい
る初期第１レングス値L1₀が書き込まれる（ステップＳ
４）。なお、ステップＳ１１は、次元が１次元から２次
元に変わったことによるベースアドレスの移動である。

【００４１】＜動作５＞上述の＜動作＞および＜動作４
＞は、第２レングス値L2=１になるまで（ステップＳ
８）繰り返される（ステップＳ４）。

【００４２】＜動作６＞第２レングス値L2=１（ステッ
プＳ８）、かつL1=１になった次のタイミングで、ディ
スタンス格納メモリ205の第３番地から読み出した第３
ディスタンス値D3と、アドレス計算メモリ206の第３デ
ィスタンスの計算結果を保持する第４番地の値（初期値
BA）を加算し（ステップＳ１４）、その計算結果をアド
レスレジスタ202に書き込むと同時にアドレス計算保持
メモリ206の第３ディスタンスの計算結果を保持する第
４番地に上書きする。このとき、オアゲート204は
“１”を出力し、これによってセレクタ203はアドレス
計算保持メモリ206の出力を受け入れる。

【００４３】これと同じタイミングで、第３レングス計
算レジスタ132には、１減算した（ステップＳ１６）結
果が書き込まれる。これは、このときには第２レングス
終端レジスタ125が“１”を出力するので、セレクタ107
は第３レングス計算レジスタ132の出力を選択し、かつ
セレクタ133は減算器106の出力を選択することによる。
また、セレクタ123は第２レングスレジスタ121を選択す
るため、第２レングスレジスタ121の値L2を第２レング
ス計算レジスタ112に書き込み（ステップＳ３）、第１
レングス計算レジスタ112には第１レングスレジスタが
保持している初期第１レングス値L1₀が書き込まれる
（ステップＳ４）。なお、ステップＳ１４は、新たな３
次元に移動したことによる１次元レベルのベースアドレ
スの移動であり、ステップＳ１５は、新たな３次元に移
動したことによる２次元レベルのベースアドレスの移動
である。

【００４４】＜動作７＞＜動作３＞〜＜動作６＞はL3=
１になるまで（ステップＳ１２）、繰り返される。ステ
ップＳ１２でL3=１（L2＝L1＝１でもある）になった時
を最後にデータ転送を終える。このとき、アンドゲート
101は“１”を主記憶装置34に出力して終了報告をする
ことになる。

【００４５】この例によると、ベースアドレス値BA，第
1ディスタンス値D1，第2ディスタンス値D2，第3ディス
タンス値D3，初期第１レングス値L1₀，初期第２レング
ス値L2 ₀および初期第３レングスL3₀が１命令で与えられ
たら、アクセスする３次元のデータのアドレスをすべて
ハードウェアで計算し、出力することができる。これ
は、一般にディスタンスの値がｎ個であっても、１命令
で与えられたら、すべてのアドレスを一命令で出力する
ことができることを意味し、この結果、任意のｎ次元モ
デルについて、不要なオーバヘッドをなくすことがで
き、データ転送の高速化を実現することができる。

【００４６】次に、本発明の第２の実施の形態として、
第３レングス計算レジスタ132の代りに総レングスと総
レングスを順次減算するための減算器109をはじめ、セ
レクタ103，総レングス計算レジスタ102，比較器104お
よび総レングス終端レジスタ105を設けた例を説明す
る。この例では、３次元の切出しの途中であってもデー
タ転送を終了することが可能になる。構成を図３に示
す。この場合の動作は、第１の実施の形態における動作
説明の＜動作５＞以外を以下のように置き換えることに
より説明できる。なお、第１の実施の形態についての上
述の説明と重複する点およびその説明から容易に類推で
きる点は説明を省略する。

【００４７】＜動作１＞まず、ベースアドレス値BA，第
１ディスタンス値D1，第２ディスタンス値D2，第３ディ
スタンス値D3，初期総レングス値L₀，初期第1レングス
値L1₀，初期第2レングス値L2₀を図７の主記憶装置34か
ら受け取り、それぞれ対応する各レジスタおよびメモリ
に書き込む。セレクタ103はバリドビットVが有効なとき
だけ入力される総レングス値Lを受け入れ、その他のと
きには減算器109の出力を受け入れ総レングス計算レジ
スタ102に出力する。総レングス計算レジスタ102の出力
は比較器104で１と比較され、１と等しくなると終了報
告がされる。

【００４８】＜動作２＞次に、ディスタンス格納メモリ
205の第１番地から読み出した第１ディスタンス値D1
と、アドレスレジスタ202から読み出した値（初期値で
あるベースアドレス値BA）を加算し、その計算結果をア
ドレスレジスタ202に書き込むと同時に、アドレス計算
保持メモリ202の第１ディスタンスの計算結果を保持す
る第２番地に上書きする。また、これと同時に減算器10
9は総レングス値L、減算器106は第１レングス値L1を１
ずつ減算し、その結果をそれぞれ総レングスレジスタ10
2と第1レングス計算レジスタ112に書き込む。

【００４９】＜動作３＞L１=１になるまでLおよびL1を
１ずつ減算し、その結果をそれぞれ総レングスレジスタ
102と第1レングス計算レジスタ112に書き込む。これと
同時にディスタンス格納メモリ205の第１ディスタンス
値D1を格納している第１番地から読み出した第１ディ
スタンス値D1と、アドレスレジスタ202の値を加算し、
その計算結果をアドレスレジスタ202に書き込み、また
アドレス計算保持メモリ206の第１ディスタンスの計算
結果を保持する第２番地に上書きしていく。

【００５０】＜動作４＞L1=１なった次のタイミング
で、ディスタンス格納メモリ205の第２ディスタンス値D
2をが格納している第２番地から読み出した第２ディス
タンス値D2と、アドレス計算メモリ206の第2ディスタン
スの計算結果を保持する第３番地の値（初期値であるベ
ースアドレス値BA）を加算し、その計算結果をアドレス
レジスタ202に書き込むと同時に、アドレス計算保持メ
モリ202の第２ディスタンスの計算結果を保持する第３
番地に上書きする。また、これと同じタイミングで第2
レングスレジスタ値L2を１減算して第２レングス計算レ
ジスタ122に書き込み、また総レングス計算レジスタ10
2には、一つ前の総レングスレジスタ値Lを１減算した結
果が書き込まれ、第１レングス計算レジスタ112には第
１レングスレジスタ111が保持している初期第１レング
ス値L1₀が書き込まれる。

【００５１】＜動作６＞L2=１、かつL1=１になった次の
タイミングで、ディスタンス格納メモリ205の第３番地
から読み出した第３ディスタンス値D3と、アドレス計算
メモリ206の第３ディスタンスの計算結果をを保持する
第４番地の値（初期値であるベースアドレス値BA）を加
算し、その計算結果をアドレスレジスタ202に書き込む
と同時に、アドレス計算保持メモリ206の第３ディスタ
ンスの計算結果を保持する第４番地に上書きする。ま
た、これと同じタイミングでまた総レングス計算レジス
タ102には、１つ減算した結果が書き込まれ、第２レン
グスレジスタ121が保持している初期第２レングス値L2₀
が第２レングス計算レジスタ122に書き込まれ、第１レ
ングス計算レジスタ112には第１レングスレジスタ111が
保持している初期第１レングス値の値L1₀が書き込まれ
る。

【００５２】＜動作７＞L=１になるまで＜動作３＞〜＜
動作６＞を繰り返す。＜動作６＞中にL=１になった時を
最後にデータ転送を終えるが、もちろん、＜動作６＞に
たどり着く前にL=１の条件を満たした場合でもデータ転
送は終わる。これは、初期第１レングス値L1₀と初期第
２レングス値L2₀とで定まる総レングス以下、または第
１の実施の形態におけるように、初期第１レングス値L1
₀，初期第２レングス値L2₀および初期第３レングス値L3
₀で定まる総レングス以下の任意の総レングスを初期総
レングス値L₀によって指定するようにしたことによる。

【００５３】次に、本発明の第３の実施の形態として、
第１レングスを所定の要素数でブロック分割することで
第２の実施の形態をさらに工夫した例を提示する。これ
により、ブロック分割したブロックごとにベースアドレ
ス，レングスおよびディスタンスを与え、各ブロックご
とに同時にいくつものアドレスを出力することが可能
になり、更にデータ転送の高速化を実現することができ
る。図４は第レングスをブロック内最大要素数LBの要素
数で分割するデータ転送装置の上位部分の構成を示し、
図５はこのときフローチャートを示す。この第３の実施
の形態の図４に示す装置の動作は、第１の実施の形態に
関する動作の説明における＜動作２＞から＜動作７＞を
以下のように置き換えることで説明できる。

【００５４】＜動作２＞次に、ディスタンス格納メモリ
205の第１ディスタンス値D1を格納している第１番地か
ら読み出した第１ディスタンスの値D1と、アドレスレジ
スタ202の値（初期値であるベースアドレス値BA）を加
算し（図５のステップＴ７）、その計算結果をアドレス
レジスタ202に書き込むと同時にアドレス計算保持メモ
リ206の第１ディスタンスの計算結果を保持する第２番
地に上書きしていく。また、これと同時に減算器109は
総レングス値L、減算器116は第１レングス値L1から、あ
らかじめ指定されているブロック内最大要素数LBを減算
し（ステップT8）、その結果をそれぞれ総レングス計算
レジスタ102と第１レングス計算レジスタ112に書き込
み、第１レングス計算レジスタ112の値をセレクタ10Dに
出力する。

【００５５】ここで、比較器117はLBとL1を比較してお
り、LB＜L1の間は“０”、LB≧L1になると“１”を出力
する。第１レングス計算レジスタ115は比較器117の出力
を保持し、セレクタ10Dは第１レングス終端レジスタ115
が“０”ならLB、“１”ならL1を選択し、次段（本デー
タ転送装置の下位部分）のレングス計算部（不図示）へ
出力する。次段のレングス計算部とは、例えば、図１に
示したようなレングス計算部11の内の第１レングス対応
部分がブロックの数だけ存在し、それぞれが同時に動作
する。その各レングス計算部はセレクタ10Dから与えら
れたLBまたはL1を図１におけるL1₀の代りに使用して動
作する。また、この各レングス計算部に対応するディス
タンス計算部は、図４のディスタンス計算部２のアドレ
スレジスタ202の出力にブロック間距離相当のアドレス
を加えたアドレスをベースアドレスとしてアドレス計算
を行う。

【００５６】＜動作３＞L１≦LBになるまで（ステップ
Ｔ９）、総レングス値Lおよび第１レングス値L1をブロ
ック内最大要素数LBずつ減算し（ステップＴ８）、その
結果をそれぞれ総レングスレジスタ102と第1レングス計
算レジスタ112に書き込む。これと同時にディスタンス
格納メモリ205の第１ディスタンス値D1を格納している
第１番地から読み出した第１ディスタンス値D1と、アド
レスレジスタ202の値を加算し（ステップＴ７）、その
計算結果をアドレスレジスタ202に書き込み、またアド
レス計算保持メモリ206の第１ディスタンスの計算結果
を保持する第２番地に上書きしていく。

【００５７】＜動作４＞L1≦LBなった（ステップＴ９）
次のタイミングで、ディスタンス格納メモリ205の第２
ディスタンス値D2を格納している第２番地から読み出し
た第２ディスタンス値D2と、アドレス計算保持メモリ20
6の第２ディスタンスの計算結果を保持する第３番地の
値（初期値であるベースアドレス値BA）を加算し（ステ
ップＴ１２）、その計算結果をアドレスレジスタ202に
書き込む。同時にアドレス計算保持メモリ206の第2ディ
スタンスの計算結果を保持する第３番地に上書きする。
これと同じタイミングで第2レングスレジスタ値L2を１
減算し（ステップＴ１３）、第2レングス計算レジスタ1
22に書き込む。また、総レングス計算レジスタ102に
は、一つ前の総レングス計算レジスタ102の値から、LB
以下になった第１レングス計算レジスタ112の値を減算
した（ステップＴ１０）結果が書き込まれ、第１レング
ス計算レジスタ112には第１レングスレジスタ111の値L1
が書き込まれる（ステップＴ６）。

【００５８】＜動作５＞L2が１になるまで（ステップＴ
１１）、＜動作２＞，＜動作３＞および＜動作４＞を繰
り返す。

【００５９】＜動作６＞L2=１（ステップＴ１１）、か
つ、L1≦LBになった（ステップＴ１９）次のタイミング
で、ディスタンス格納メモリ205の第３番地から読み出
した第３ディスタンス値D3と、アドレス計算保持メモリ
206の第３ディスタンスの計算結果を保持する第４番地
の値（初期値であるベースアドレス値BA）を加算し（ス
テップＴ１６）、その計算結果をアドレスレジスタ202
に書き込む。同時にアドレス計算保持メモリ206の第3デ
ィスタンスの計算結果を保持する第４番地に上書きす
る。また、これと同じタイミングで、総レングス計算レ
ジスタ102には、一つ前の総レングス計算レジスタ102の
値から、LB以下になった第１レングス計算レジスタ112
の値を減算した（ステップＴ８）結果が書き込まれ、第
２レングスレジスタ値L2を第2レングス計算レジスタ122
に書き込み（ステップＴ３）、第１レングス計算レジス
タ112には第１レングスレジスタ値L1が書き込まれる
（ステップＴ６）。

【００６０】＜動作７＞L1≦LB（ステップＴ９）、か
つ、L1=L（ステップＴ１５）になるまで＜動作２＞〜＜
動作６＞を繰り返す。＜動作６＞の時にL1≦LB、かつ、
L1=Lになった時を最後にデータ転送を終える。もちろ
ん、＜動作６＞にたどり着く前にこの条件を満たした場
合でもデータ転送は終わる。

【００６１】次に、本発明の第４の実施の形態として、
その基本的構成は上記の通りであるが、第２レングスか
ら第（n-1）レングスまでのレングス計算部分の内、レ
ングスレジスタおよびレングス計算レジスタをメモリで
代替させた構成を図６に示す。図６において、レングス
格納メモリ127とレングス計算保持メモリ128は図１に示
した第２レングスレジスタ121と第２レングス計算レジ
スタ122，第３レングス計算レジスタ132の代りに置き換
えたものである。これらメモリを用いることによって、
さらなる物量削減や、LSIの小型化を実現することがで
きる。図３は第３レングスまでしかない例であるため、
レングス格納メモリ127およびレングス計算保持メモリ1
28の意義が希薄になっているが、より高次元までのデー
タの切り出しを扱う場合には、これらのメモリ化の意義
が出てくる。

【００６２】なお、レングス格納メモリ127およびレン
グス計算保持メモリ128のアドレスは各次元に対応す
る。また、第２レングス計算レジスタ122，セレクタ12
3，比較器124および第２レングス終端レジスタ125は、
「第２」の名称が付いていても、第２レングスから第
（ｎ−1）レングスまでのそれぞれに共用し得る。

【００６３】

【発明の効果】本発明の効果は、１命令でｎディスタン
ス転送を可能とし、従来技術ではなくすことができなか
ったオーバヘッドを軽減することができ、高速なデータ
転送を実現できることである。その理由は、ｎ次元分の
ディスタンスをディスタンス格納メモリに格納し、アド
レス計算保持メモリは、各レングス計算レジスタの状態
に応じて、必要とする番地を読み出し各ディスタンスを
順次加算した結果を保持し、その呼び出されたアドレス
計算保持メモリの加算結果とディスタンス格納メモリの
ディスタンス値との加算結果をアドレスレジスタに書き
込み出力することが１命令でできる構成としたからであ
る。

【００６４】また、ｎ次元のデータの切出しを途中の指
定したところで終わらすことができ、それにより、不要
なデータを送出しないで済み、データ転送をより早く終
了させることができるようにすることも可能である。そ
れには、第ｎレングスレジスタ、第ｎレングス計算レジ
スタの代りに、総レングスレジスタと総レングスを順次
減算するための減算器を設けることにより、総レングス
の減算結果が“１”になった時点を最終として転送を終
了するように構成すればよい。

【００６５】さらに、次元が高くなると、その分だけ必
要となる計算が増え、加算器・減算器を増えるところで
あるが、この加算器・減算器を増やすことなく計算を実
行することができ、次元を高くすることにより増える筈
の物量を増やすことなく、データ転送を実現できるよう
にすることも可能である。それには、異なるディスタン
スの計算を同時に行うことがないことや第1レングス以
降の計算を同時に行うことがないことに着目し、加算器
・減算器を共用するように構成すればよい。

【００６６】なお、本発明が上記各実施例に限定され
ず、本発明の技術思想の範囲内において、各実施例は適
宜変更され得ることは明らかである。例えば、以上の説
明は、明確化を図るため、主として、３次元データの切
り出しを伴うデータ転送を例にとって行ったが、より高
次元ｎ（ｎ≧４）のデータの切り出しを伴う場合にも、
本発明は容易に適用できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態のブロック図

【図２】本発明の第１の実施の形態の動作経過を示すフ
ローチャート

【図３】本発明の第２の実施の形態のブロック図

【図４】本発明の第３の実施の形態のブロック図

【図５】本発明の第３の実施の形態の動作経過を示すフ
ローチャート

【図６】本発明の第４の実施の形態のブロック図

【図７】本発明が適用されるノード間データ転送システ
ムの例を示す図

【図８】３次元モデルのデータの切出しを行ったときの
具体例を示す図

【図９】３次元のデータ切出しのイメージ図

【図10】従来例の構成図

【符号の説明】

2 ディスタンス計算部 11 レングス計算部 12 レングス計算部 13 レングス計算部 14 レングス計算部 102 総レングス計算レジスタ 103 セレクタ 104 比較器 105 総レングス終端レジスタ 106 減算器 107 セレクタ 108 セレクタ 109 減算器 10A セレクタ 10B 比較器 10C アンドゲート 10D セレクタ 111 第１レングスレジスタ 112 第１レングス計算レジスタ 113 セレクタ 114 比較器 115 第１レングス終端レジスタ 116 減算器 117 比較器 121 第２レングスレジスタ 122 第２レングス計算レジスタ 123 セレクタ 124 比較器 125 第２レングス終端レジスタ 126 減算器 127 レングス格納メモリ 128 レングス計算保持メモリ 131 第３レングスレジスタ 132 第3レングス計算レジスタ 133 セレクタ 134 比較器 135 第３レングス終端レジスタ 201 加算器 202 アドレスレジスタ 203 セレクタ 204 オアゲート 205 ディスタンス格納メモリ 206 アドレス計算保持メモリ 207 セレクタ 208 セレクタ

Claims

【特許請求の範囲】

【請求項１】多次元のデータの切出しを伴う並列計算
機のデータ転送装置において、データ転送のためにアク
セスすべきデータの差分（ディスタンス）およびデータ
転送の要素数（レングス）がそれぞれｎ個あるとき、前
記ディスタンスの大きさをｎ次元のデータ切出しをする
ための次元に切り替えるメモリ上でのアドレスの間隔と
し、次元を切り替えるまでの要素数を前記レングスとし
て、ｎ次元のデータを切り出すためのアドレス計算を１
命令で行なうことを特徴とするデータ転送装置。
【請求項２】ｎ次元のデータの切出しを伴う並列計算
機のデータ転送装置において、それぞれがデータ転送の要素数（レングス）を保持する
ｎ個の初期レングス保持手段と、データ転送の実行ごとに前記レングスを順次に減算する
減算手段と、それぞれが前記減算結果を保持するｎ個のレングス保持
手段と、それぞれがデータ転送のためにアクセスすべきデータの
差分（ディスタンス）を保持するｎ個のディスタンス保
持手段と、前記レングス分のデータ転送が終了するごとに、対応す
る前記ディスタンスを該データ転送のベースアドレスに
順次に加算する加算手段と、前記加算結果を保持するｎ個のアドレス保持手段とを備
え、１命令によって前記減算および加算をｎ個の前記レ
ングスおよび前記ディスタンスについて実行することを
特徴とするデータ転送装置。
【請求項３】３次元のデータの切出しを伴う並列計算
機のデータ転送装置において、データ転送の要素数（レングス）について保持・減算を
行なうレングス計算部およびデータ転送のためにアクセ
スすべきデータの差分（ディスタンス）について保持・
加算を行なうディスタンス計算部を有し、前記レングス計算部は、データ転送の初期第１レングス値を保持する第１レング
スレジスタと、データ転送の初期第２レングス値を保持する第２レング
スレジスタと、前記初期第１レングス値からの減算結果を保持する第１
レングス計算レジスタと、前記初期第２レングス値からの減算結果を保持する第２
レングス計算レジスタと、データ転送の初期第３レングス値を保持するとともに該
初期第３レングス値からの減算結果を保持する第３レン
グス計算レジスタと、データ転送ごとに前記第１レングス計算レジスタを最下
位桁として、順次に前記第２レングス計算レジスタおよ
び前記第３レングス計算レジスタまでを１つずつ減算す
る減算器とを備え、前記ディスタンス計算部は、第１，第２およ第３レングス対応の第１，第２および第
３ディスタンスを保持するディスタンス格納メモリと、該データ転送のベースアドレスに前記第１，第２および
第３ディスタンス値を加算した結果を保持するアドレス
計算保持メモリと、前記第１レングス計算レジスタの値が１になると前記第
２ディスタンス値の加算、前記第２レングス計算レジス
タの値が１になると前記第３ディスタンス値の加算、そ
の他の場合には前記第１ディスタンス値の加算を行なう
加算器と、該加算器の出力を保持するアドレスレジスタとを備える
ことを特徴とするデータ転送装置。
【請求項４】３次元のデータの切出しを伴う並列計算
機のデータ転送装置において、データ転送の要素数（レングス）について保持・減算を
行なうレングス計算部およびデータ転送のためにアクセ
スすべきデータの差分（ディスタンス）について保持・
加算を行なうディスタンス計算部を有し、前記レングス計算部は、データ転送の初期第１レングス値を保持する第１レング
スレジスタと、データ転送の初期第２レングス値を保持する第２レング
スレジスタと、データ転送の初期総レングス値を保持するとともに該初
期総レングス値からの減算結果を保持する総レングス計
算レジスタと、前記初期第１レングス値からの減算結果を保持する第１
レングス計算レジスタと、前記初期第２レングス値からの減算結果を保持する第２
レングス計算レジスタと、データ転送ごとに前記総レングス計算レジスタを１つず
つ減算する第１の減算器と、前記第１レングス計算レジスタを最下位桁として、順次
に前記第２レングス計算レジスタまでを１つずつ減算す
る第２の減算器とを備え、前記ディスタンス計算部は、第１，第２およ第３レングス対応の第１，第２および第
３ディスタンス値を保持するディスタンス格納メモリ
と、該データ転送のベースアドレスに前記第１，第２および
第３ディスタンス値を加算した結果を保持するアドレス
計算保持メモリと、前記第１レングス計算レジスタの値が１になると前記第
２ディスタンスの加算、前記第２レングス計算レジスタ
の値が１になると前記第３ディスタンス値の加算、その
他の場合には前記第１ディスタンス値の加算を行なう加
算器と、該加算器の出力を保持するアドレスレジスタとを備える
ことを特徴とするデータ転送装置。
【請求項５】３次元のデータの切出しを伴う並列計算
機のデータ転送装置において、データ転送の要素数（レングス）について保持・減算を
行なうレングス計算部およびデータ転送のためにアクセ
スすべきデータの差分（ディスタンス）について保持・
加算を行なうディスタンス計算部を有し、複数アドレス
から成るブロック単位のブロックデータ転送を行うため
に、前記レングス計算部は、データ転送の初期第１レングス値を保持する第１レング
スレジスタと、データ転送の初期第２レングス値を保持する第２レング
スレジスタと、データ転送の初期総レングス値を保持するとともに該初
期総レングス値に対する減算結果を保持する総レングス
計算レジスタと、前記初期第１レングス値からの減算結果を保持する第１
レングス計算レジスタと、前記初期第２レングス値からの減算結果を保持する第２
レングス計算レジスタと、ブロックデータ転送ごとに前記総レングス計算レジスタ
を、前記初期第１レングス値を所定のブロック数で分割
したブロック値ずつ減算する第１の減算器と、前記ブロックデータ転送ごとに前記第１レングス計算レ
ジスタを前記ブロック値ずつ減算する第２の減算器と、前記初期第１レングス値分の前記ブロックデータ転送が
終了するごとに前記第２レングス計算レジスタを１つず
つ減算する第３の減算器とを備え、前記ディスタンス計算部は、第１，第２およ第３レングス対応の第１，第２および第
３ディスタンスを保持するディスタンス格納メモリと、該データ転送のベースアドレスに前記第１，第２および
第３ディスタンスを加算した結果を保持するアドレス計
算保持メモリと、前記初期第１レングス値分の前記ブロックデータ転送が
終了すると前記第２ディスタンス値の加算、前記第２レ
ングス計算レジスタの値が１になると前記第３ディスタ
ンス値の加算、その他の場合には前記第１ディスタンス
値の加算を行なう加算器と、該加算器の出力を保持するアドレスレジスタとを備える
ことを特徴とするデータ転送装置。
【請求項６】ｎ次元のデータの切出しを伴う並列計算
機のデータ転送装置において、データ転送の要素数（レングス）について保持・減算を
行なうレングス計算部およびデータ転送のためにアクセ
スすべきデータの差分（ディスタンス）について保持・
加算を行なうディスタンス計算部を有し、複数アドレス
から成るブロック単位のブロックデータ転送を行うため
に、前記レングス計算部は、データ転送の初期第１レングス値を保持する第１レング
スレジスタと、データ転送の初期第２レングス値〜初期第ｎレングス値
を保持するレングス格納メモリと、データ転送の初期総レングス値を保持するとともに該初
期総レングス値に対する減算結果を保持する総レングス
計算レジスタと、前記初期第１レングス値からの減算結果を保持する第１
レングス計算レジスタと、前記初期第２レングス値〜前記初期第ｎレングス値から
の減算結果を保持するレングス計算保持メモリと、データ転送ごとに前記総レングス計算レジスタを、前記
初期第１レングス値を所定のブロック数で分割したブロ
ック値ずつ減算する第１の減算器と、データ転送ごとに前記第１レングス計算レジスタを前記
ブロック値ずつ減算する第２の減算器と、前記第１レングス計算レジスタの値が前記ブロック値以
下になると、前記レングス計算保持メモリが保持する該
当減算結果を順次に１つ減算する第３の減算器とを備
え、前記ディスタンス計算部は、第１，第２およ第３レングス対応の第１，第２および第
３ディスタンス値を保持するディスタンス格納メモリ
と、該データ転送のベースアドレスに前記第１，第２および
第３ディスタンス値を加算した結果を保持するアドレス
計算保持メモリと、前記第１レングス計算レジスタの値が前記ブロック値以
下になると前記第２ディスタンスの加算、前記第２レン
グス計算レジスタの値が１になると前記第３ディスタン
ス値の加算、その他の場合には前記第１ディスタンス値
の加算を行なう加算器と、該加算器の出力を保持するアドレスレジスタとを備える
ことを特徴とするデータ転送装置。
【請求項７】前記減算器は、その一方の入力側に設け
られたセレクタによって前記第１レングス計算レジス
タ，第２レジスタ計算レジスタまたは第３レングス計算
レジスタからの入力を切り替えることによって全てのレ
ングス値の減算に共用されることを特徴とする請求項３
に記載のデータ転送装置。
【請求項８】前記第２の減算器は、その一方の入力側
に設けられたセレクタによって前記第１レングス計算レ
ジスタまたは第２レジスタ計算レジスタからの入力を切
り替えることによって全ての第１レングス値および第２
レングス値の減算に共用されることを特徴とする請求項
４に記載のデータ転送装置。
【請求項９】前記加算器は、前記第１ディスタンス
値，第２ディスタンス値および第３ディスタンス値の加
算に共用されることを特徴とする請求項３ないし請求項
８のいずれかに記載のデータ転送装置。