JP2001185912A - Non-reciprocal circuit element and communication device - Google Patents

Non-reciprocal circuit element and communication device

Info

Publication number
JP2001185912A
JP2001185912A JP2000271671A JP2000271671A JP2001185912A JP 2001185912 A JP2001185912 A JP 2001185912A JP 2000271671 A JP2000271671 A JP 2000271671A JP 2000271671 A JP2000271671 A JP 2000271671A JP 2001185912 A JP2001185912 A JP 2001185912A
Authority
JP
Japan
Prior art keywords
reciprocal circuit
circuit device
magnet
center electrode
center
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000271671A
Other languages
Japanese (ja)
Inventor
Satoru Niimura
悟 新村
Takekazu Okada
剛和 岡田
Toshihiro Makino
敏弘 牧野
Takao Nakada
隆雄 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000271671A priority Critical patent/JP2001185912A/en
Priority to CNB00132909XA priority patent/CN1157821C/en
Priority to KR1020000060311A priority patent/KR100347669B1/en
Priority to EP00122447A priority patent/EP1093181A3/en
Publication of JP2001185912A publication Critical patent/JP2001185912A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/32Non-reciprocal transmission devices
    • H01P1/38Circulators
    • H01P1/383Junction circulators, e.g. Y-circulators
    • H01P1/387Strip line circulators
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/32Non-reciprocal transmission devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/32Non-reciprocal transmission devices
    • H01P1/36Isolators
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/32Non-reciprocal transmission devices
    • H01P1/38Circulators
    • H01P1/383Junction circulators, e.g. Y-circulators

Abstract

PROBLEM TO BE SOLVED: To provide a non-reciprocal circuit element which exhibits non- reciprocal characteristics over a wide band and has low insertion loss and a communication device which uses it. SOLUTION: A substrate 14 is provided with a 1st center electrode 4a and a 2nd center electrode 4b and the substrate 14 is provided between a ferrite plate 5 and a magnet 6; and solder resist film is formed on the surface of the substrate 14 to isolate the magnet 6 and center electrodes from each other. Consequently, conductor loss caused by a high-frequency current flowing to the magnet 6 is suppressed to reduce the insertion loss of the non-reciprocal circuit element.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、マイクロ波帯な
どで使用されるアイソレータやジャイレータなどの非可
逆回路素子およびそれらを用いた通信装置に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a non-reciprocal circuit device such as an isolator or a gyrator used in a microwave band or the like, and a communication device using the same.

【0002】[0002]

【従来の技術】マイクロ波帯などで使用される非可逆回
路素子が、米国特許4016510号、特開昭52
−134349号、特開昭58−3402号、特開
平9−232818号および特開平8−8612号に
示されている。
2. Description of the Related Art A non-reciprocal circuit device used in a microwave band or the like is disclosed in US Pat.
-134349, JP-A-58-3402, JP-A-9-232818 and JP-A-8-8612.

【0003】上記非可逆回路素子は、所定角度で交差す
る中心電極をフェライト板に設け、フェライト板に静磁
界を印加するようにした素子であり、フェライト板のフ
ェリ磁性特性を利用し、中心電極によって生じる高周波
磁界の偏波面をファラデー回転の原理によって回転させ
ることによって、非可逆特性を生じさせるようにしたも
のである。
The above nonreciprocal circuit element is an element in which a center electrode intersecting at a predetermined angle is provided on a ferrite plate to apply a static magnetic field to the ferrite plate. By rotating the plane of polarization of the high-frequency magnetic field generated by the principle of Faraday rotation, irreversible characteristics are generated.

【0004】[0004]

【発明が解決しようとする課題】上記の非可逆回路素
子のように、第1〜第3の中心電極を用いたものでは、
第3の中心電極の整合インピーダンスがリアクタンス成
分を持ち、そのインピーダンスが周波数に依存するた
め、良好な非可逆特性が得られる周波数範囲が狭くな
る。すなわちアイソレータとして用いる場合のアイソレ
ーション特性は必然的に狭帯域となる。
In the above-mentioned non-reciprocal circuit device using the first to third center electrodes,
Since the matching impedance of the third center electrode has a reactance component and the impedance depends on the frequency, the frequency range in which good irreversible characteristics are obtained is narrowed. In other words, the isolation characteristics when used as an isolator necessarily have a narrow band.

【0005】本願発明の発明者等は、広帯域に亘って良
好な非可逆特性を示す非可逆回路素子を得るために鋭意
検討および実験を行った。その過程で、広帯域に亘って
挿入損失を劣化させている原因を見いだした。すなわ
ち、従来の非可逆回路素子においては、永久磁石(以
下、単に磁石という。)に高周波電流が流れて、磁石の
電気抵抗によって電力が消費され、このことが挿入損失
を増大させる原因となっていた。
The inventors of the present invention have conducted intensive studies and experiments to obtain a non-reciprocal circuit device exhibiting good non-reciprocal characteristics over a wide band. In the process, they found the cause of the degradation of insertion loss over a wide band. That is, in the conventional non-reciprocal circuit device, a high-frequency current flows through a permanent magnet (hereinafter, simply referred to as a magnet), and power is consumed by the electric resistance of the magnet, which causes an increase in insertion loss. Was.

【0006】この発明の目的は、広帯域に亘って非可逆
特性を示し、且つ挿入損失の低い非可逆回路素子および
それを用いた通信装置を提供することにある。
An object of the present invention is to provide a non-reciprocal circuit device exhibiting irreversible characteristics over a wide band and having a low insertion loss, and a communication device using the same.

【0007】[0007]

【課題を解決するための手段】この発明は、中心電極に
よる高周波磁界が磁石を通り、磁石に高周波電流が流れ
ることによる電力消費を抑えるため、一端が入力端子に
接続され、他端が接地された第1の中心電極と、第1の
中心電極に対して絶縁状態で交差するとともに、一端が
出力端子に接続され、他端が接地された第2の中心電極
と、第1・第2の中心電極に近接するフェリ磁性体と、
該フェリ磁性体に対して略垂直に静磁界を印加する磁石
と、一端が前記入力端子に接続され、他端が接地された
第1のコンデンサと、一端が前記出力端子に接続され、
他端が接地された第2のコンデンサとを含む非可逆回路
素子を構成し、前記磁石と第1または第2の中心電極と
の間に絶縁スペーサを設ける。
According to the present invention, one end is connected to an input terminal and the other end is grounded in order to suppress power consumption caused by a high-frequency magnetic field generated by a center electrode passing through a magnet and flowing a high-frequency current through the magnet. A first center electrode, which intersects the first center electrode in an insulated state, has one end connected to the output terminal, and has the other end grounded; A ferrimagnetic material close to the center electrode;
A magnet that applies a static magnetic field substantially perpendicular to the ferrimagnetic material, a first capacitor having one end connected to the input terminal, the other end grounded, and one end connected to the output terminal,
A non-reciprocal circuit device including a second capacitor having the other end grounded is provided, and an insulating spacer is provided between the magnet and the first or second center electrode.

【0008】この構造により、中心電極と磁石との密着
が避けられ、第1または第2の中心電極による高周波磁
界と磁石との結合が弱まり、磁石に誘起される高周波電
流による導体損失も低減される。
[0008] With this structure, the close contact between the center electrode and the magnet is avoided, the coupling between the high-frequency magnetic field and the magnet by the first or second center electrode is weakened, and the conductor loss due to the high-frequency current induced in the magnet is also reduced. You.

【0009】また、この発明は、第1・第2の中心電極
を、基板の両面に設けた導体パターンにより構成し、そ
の表面にレジスト膜を設けることにより、そのレジスト
膜を上記絶縁スペーサとして用いる。
Further, according to the present invention, the first and second center electrodes are constituted by conductor patterns provided on both surfaces of the substrate, and a resist film is provided on the surface, so that the resist film is used as the insulating spacer. .

【0010】また、この発明は、上記入力端子と出力端
子間に接続される抵抗を、上記中心電極を設けた基板上
に実装する。この構造により、抵抗の実装構造を簡単に
し、アイソレータの構成を容易にする。
Further, according to the present invention, a resistor connected between the input terminal and the output terminal is mounted on a substrate provided with the center electrode. This structure simplifies the mounting structure of the resistor and facilitates the configuration of the isolator.

【0011】また、この発明は、上記導体パターンを、
厚みが30μm以上の金属箔で構成し、レジスト膜の厚
みを50μm以上にする。これにより、中心電極自体に
よる導体損失を抑え、磁石による導体損失も効率よく抑
える。
Further, the present invention provides the above-mentioned conductor pattern,
It is made of a metal foil having a thickness of 30 μm or more, and the thickness of the resist film is set to 50 μm or more. Thereby, conductor loss due to the center electrode itself is suppressed, and conductor loss due to the magnet is also efficiently suppressed.

【0012】また、この発明は、上記磁石に絶縁フィル
ムを貼付することにより、その絶縁フィルムを、磁石と
中心電極間の絶縁スペーサとして用いる。
Further, according to the present invention, by attaching an insulating film to the magnet, the insulating film is used as an insulating spacer between the magnet and the center electrode.

【0013】また、この発明は、第1と第2の中心導体
の交差角度を90度から100度の範囲内の所定角度に
する。これにより所望のアイソレーション特性を得る。
Further, according to the present invention, the intersection angle between the first and second center conductors is set to a predetermined angle within a range of 90 degrees to 100 degrees. Thereby, a desired isolation characteristic is obtained.

【0014】また、この発明の非可逆回路素子は、上記
フェリ磁性体を略直方体形状にする。これにより中心電
極をフェリ磁性体の対角方向に配置して、長い中心電極
を効率よく配置し、フェリ磁性体が小型であっても低損
失特性を得る。
Further, in the nonreciprocal circuit device according to the present invention, the ferrimagnetic material is formed in a substantially rectangular parallelepiped shape. Thereby, the center electrode is arranged in the diagonal direction of the ferrimagnetic material, the long center electrode is efficiently arranged, and low loss characteristics are obtained even if the ferrimagnetic material is small.

【0015】また、この発明は、第1・第2のコンデン
サの容量値を略等しくする。このことにより、第1・第
2の中心電極のインダクタンスに差があっても、入力端
子から出力端子への順方向透過信号の位相と、出力端子
から入力端子への逆方向透過信号の位相との差を略18
0°として、所望のアイソレーション特性を得る。
Further, according to the present invention, the capacitance values of the first and second capacitors are made substantially equal. Thereby, even if there is a difference between the inductances of the first and second center electrodes, the phase of the forward transmission signal from the input terminal to the output terminal and the phase of the reverse transmission signal from the output terminal to the input terminal are different from each other. The difference of approximately 18
By setting it to 0 °, desired isolation characteristics are obtained.

【0016】また、この発明は、第1・第2の中心電
極、前記フェリ磁性体、前記磁石、および前記第1・第
2のコンデンサを、それぞれシールドするとともに前記
静磁界を印加するための磁気回路を構成するヨークで囲
み、該ヨークを接地電位とする。この構造により第1・
第2の中心電極とコンデンサをヨークと共に接地電位と
して、シールドする。
Further, according to the present invention, the first and second center electrodes, the ferrimagnetic material, the magnet, and the first and second capacitors are shielded and a magnetic field for applying the static magnetic field is provided. The circuit is surrounded by a yoke, and the yoke is set to the ground potential. With this structure,
The second center electrode and the capacitor are shielded together with the yoke at the ground potential.

【0017】また、この発明は、上記ヨークと中心電極
との間に絶縁体層を設ける。これにより、中心電極から
ヨークを離して、ヨークで発生する高周波電流を抑え、
Qを高め、挿入損失を低減する。
Further, according to the present invention, an insulator layer is provided between the yoke and the center electrode. As a result, the yoke is separated from the center electrode to suppress high-frequency current generated in the yoke,
Q is increased and insertion loss is reduced.

【0018】また、この発明は、アース端子を複数個設
けるとともに、少なくとも2つのアース端子と前記入力
端子を前記ケースの一方の側部に設け、他の少なくとも
2つのアース端子と前記出力端子を前記ケースの他方の
側部に設ける。これにより、アース接続を強くして、不
要なインダクタンスや静電容量成分を抑え、直達波を低
減し、帯域幅(低挿入損失特性を示す帯域幅)を広くす
る。
The present invention also provides a plurality of ground terminals, at least two ground terminals and the input terminal are provided on one side of the case, and the other at least two ground terminals and the output terminal are connected to each other. Provided on the other side of the case. As a result, the ground connection is strengthened, unnecessary inductance and capacitance components are suppressed, direct waves are reduced, and the bandwidth (bandwidth showing low insertion loss characteristics) is widened.

【0019】さらに、この発明は、上記のいずれかの非
可逆回路素子を用い、例えば発振回路の出力部や、フィ
ルタの入力部に設けることなどによって通信装置を構成
する。
Further, according to the present invention, a communication apparatus is constituted by using any one of the above non-reciprocal circuit elements and providing the non-reciprocal circuit element at an output section of an oscillation circuit or an input section of a filter.

【0020】[0020]

【発明の実施の形態】この発明の第1の実施形態に係る
アイソレータの構成を図1〜図6を参照して説明する。
図1はアイソレータの分解斜視図である。ここで1は樹
脂製のケースであり、入出力端子とアース端子3をイン
サートモールド成形している。2aは、一方の入出力端
子であり、図における左後方の側部には他の入出力端子
と他の2つのアース端子を設けている。ケース1の内底
面には、2つの入出力端子の内側の端部を露出させてい
る。5は、フェリ磁性体であるフェライト板、7a,7
bは図における上下面を電極とするコンデンサ、8はチ
ップ抵抗である。9は強磁性体からなる下部ヨークであ
る。ケース1の内部には、コンデンサ7a,7bおよび
チップ抵抗8をそれぞれ配置し、フェライト板5をケー
ス1と下部ヨーク9により構成する凹部に収納する。1
4は絶縁基板であり、その上下面に90度から100度
の範囲内の所定の交差角度で交差する第1の中心電極4
aおよび第2の中心電極4bを形成している。この2つ
の中心電極4a,4bの一方の端部はスルーホールを介
して図における下面に引き出している。また他方の端部
同士をスルーホールを介して接続している。この基板1
4は、絶縁性基材の両面に銅箔を貼り付けた高周波回路
基板をパターンニングすることにより形成している。6
は中心電極4a,4bおよびフェライト板5に対して静
磁界を印加するための磁石である。10は強磁性体から
なる上部ヨークであり、この上部ヨーク10の内面(図
における下面)に磁石6を貼り付けている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The structure of an isolator according to a first embodiment of the present invention will be described with reference to FIGS.
FIG. 1 is an exploded perspective view of the isolator. Here, reference numeral 1 denotes a resin case in which the input / output terminal and the ground terminal 3 are insert-molded. Reference numeral 2a denotes one input / output terminal, and another input / output terminal and two other ground terminals are provided on the left rear side in the figure. On the inner bottom surface of the case 1, the inner ends of the two input / output terminals are exposed. Reference numeral 5 denotes a ferrite plate which is a ferrimagnetic material, 7a, 7
b denotes a capacitor having upper and lower surfaces in the figure as electrodes, and 8 denotes a chip resistor. Reference numeral 9 denotes a lower yoke made of a ferromagnetic material. Inside the case 1, capacitors 7a and 7b and a chip resistor 8 are arranged, respectively, and the ferrite plate 5 is housed in a recess formed by the case 1 and the lower yoke 9. 1
Reference numeral 4 denotes an insulating substrate, and a first center electrode 4 intersecting the upper and lower surfaces thereof at a predetermined intersection angle within a range of 90 degrees to 100 degrees.
a and the second center electrode 4b. One ends of the two center electrodes 4a and 4b are drawn out to the lower surface in the drawing via through holes. The other ends are connected via through holes. This substrate 1
No. 4 is formed by patterning a high-frequency circuit board in which copper foil is stuck on both surfaces of an insulating base material. 6
Is a magnet for applying a static magnetic field to the center electrodes 4a, 4b and the ferrite plate 5. Reference numeral 10 denotes an upper yoke made of a ferromagnetic material, and a magnet 6 is attached to an inner surface (a lower surface in the drawing) of the upper yoke 10.

【0021】以上のように各部を構成し、ケース1の内
部にフェライト板5を収納し、コンデンサ7a,7bを
載置し、これらのコンデンサ7a,7bをケース1との
間で挟み込むように基板14を載置する。またチップ抵
抗8は基板14の図における下面に、第1と第2の中心
電極4a,4bのそれぞれの端部間を接続するように実
装する。そして、ケース1の下部に下部ヨーク9を取り
付け、あらかじめ磁石6を取り付けた上部ヨーク10を
被せることによって、全体としてアイソレータを構成す
る。
Each part is constituted as described above, the ferrite plate 5 is housed inside the case 1, the capacitors 7 a and 7 b are mounted, and the capacitors 7 a and 7 b are sandwiched between the case 1 and the substrate 1. 14 is placed. The chip resistor 8 is mounted on the lower surface of the substrate 14 in the drawing so as to connect the respective ends of the first and second center electrodes 4a and 4b. Then, the lower yoke 9 is attached to the lower portion of the case 1 and the upper yoke 10 to which the magnets 6 are attached in advance is put on, thereby forming an isolator as a whole.

【0022】図2は上記アイソレータの主要部の断面図
である。この図に示すように、基板14の両面の全面に
半田レジスト膜11を形成している。したがって、第1
の中心電極4aと第2の中心電極4bの表面にはそれぞ
れ半田レジスト膜11が存在している。そのため、磁石
6が基板14側に密着したとしても、磁石6と第1の中
心電極4aとは、半田レジスト膜11の厚みだけ離間す
ることになる。また、中心電極と図外の上部ヨークとの
間隔も半田レジスト膜の層分、さらに離間することにな
る。同様にフェライト板5と第2の中心電極4bとの間
も、少なくとも半田レジスト膜11の厚み分だけ離間す
ることになる。上記半田レジスト膜11は50μm以上
であり、第1・第2の中心電極の厚みは30μm以上で
ある。
FIG. 2 is a sectional view of a main part of the isolator. As shown in this figure, the solder resist film 11 is formed on the entire surface of both surfaces of the substrate 14. Therefore, the first
The solder resist film 11 exists on the surfaces of the center electrode 4a and the second center electrode 4b. Therefore, even if the magnet 6 is in close contact with the substrate 14, the magnet 6 and the first center electrode 4 a are separated by the thickness of the solder resist film 11. In addition, the distance between the center electrode and the upper yoke (not shown) is the same as that of the solder resist film. Similarly, the space between the ferrite plate 5 and the second center electrode 4b is separated by at least the thickness of the solder resist film 11. The thickness of the solder resist film 11 is 50 μm or more, and the thickness of the first and second center electrodes is 30 μm or more.

【0023】ここで、磁石と中心電極との間の距離と挿
入損失(IL)との関係を求めた結果を図12の(A)
に示す。磁石と中心電極との距離が近いと、磁石に渦電
流による高周波電流が流れて、磁石の電気抵抗によって
電力が消費される。また、磁石は誘電体正接(tan
δ)が大きいため、磁石を中心電極に密着させると、誘
電体損も大きくなる。さらに、ヨークと中心電極との間
隔が狭くなる程、渦電流による高周波電流が流れて、ヨ
ークの電気抵抗によって電力が消費される。これらの原
因によって挿入損失が増大する。
FIG. 12A shows the result of obtaining the relationship between the distance between the magnet and the center electrode and the insertion loss (IL).
Shown in When the distance between the magnet and the center electrode is short, high-frequency current due to eddy current flows through the magnet, and power is consumed by the electric resistance of the magnet. Further, the magnet has a dielectric tangent (tan).
Since δ) is large, when the magnet is brought into close contact with the center electrode, the dielectric loss increases. Further, as the distance between the yoke and the center electrode becomes smaller, a high-frequency current due to the eddy current flows, and power is consumed by the electric resistance of the yoke. These causes increase insertion loss.

【0024】この損失を小さくするために、中心電極と
磁石との間、および中心電極とヨークとの間を半田レジ
スト膜で離間させるが、外形寸法5mm×5mm×2m
mのアイソレータにおいて、上記半田レジスト膜の厚み
を変化させたとき、挿入損失(IL)は、図12の
(A)に示すように変化する。このように、半田レジス
ト膜の厚みが厚くなる程、挿入損失(IL)は減少する
が、50μmを超える付近で急に飽和する。この半田レ
ジスト膜の厚みが50μmのとき、挿入損失は1.3d
Bである。また、上記外形寸法のアイソレータに要求さ
れる挿入損失は一般に1.3dB以内である。そこで、
上記半田レジスト膜11の厚みは50μm以上とする。
To reduce this loss, the center electrode and the magnet and the center electrode and the yoke are separated by a solder resist film, but the outer dimensions are 5 mm × 5 mm × 2 m
When the thickness of the solder resist film is changed in the isolator m, the insertion loss (IL) changes as shown in FIG. As described above, as the thickness of the solder resist film increases, the insertion loss (IL) decreases, but the insertion loss (IL) rapidly saturates in the vicinity of more than 50 μm. When the thickness of the solder resist film is 50 μm, the insertion loss is 1.3 d.
B. In addition, the insertion loss required for the isolator having the above outer dimensions is generally within 1.3 dB. Therefore,
The thickness of the solder resist film 11 is 50 μm or more.

【0025】次に、中心電極の厚みと挿入損失(IL)
との関係を求めた結果を図12の(B)に示す。ここで
半田レジスト膜の厚みは、上述した50μmとしてい
る。中心電極の厚みが厚くなる程、その電気抵抗は小さ
くなる(Qが大きくなる)ため、挿入損失が小さくな
る。この中心電極の厚みを変化させたとき、挿入損失
(IL)は、図12(B)に示すように変化する。この
ように、中心電極の厚みが厚くなる程、挿入損失(I
L)は減少するが、30μmを超える付近で急に飽和す
る。この中心電極の厚みが30μmのとき、挿入損失は
1.3dBである。また、上述のとおり、要求される挿
入損失は一般に1.3dB以内であるので、上記中心電
極4a,4bの厚みは30μm以上とする。但し、アイ
ソレータの高さを極力薄くするためには、中心電極4
a,4bを30μmまたはそれに近似する厚さにする。
Next, the thickness of the center electrode and the insertion loss (IL)
FIG. 12 (B) shows the result of obtaining the relationship with. Here, the thickness of the solder resist film is set to 50 μm described above. As the thickness of the center electrode increases, the electrical resistance decreases (Q increases), so that the insertion loss decreases. When the thickness of the center electrode is changed, the insertion loss (IL) changes as shown in FIG. Thus, as the thickness of the center electrode increases, the insertion loss (I
L) decreases, but saturates abruptly in the vicinity of more than 30 μm. When the thickness of the center electrode is 30 μm, the insertion loss is 1.3 dB. Further, as described above, the required insertion loss is generally within 1.3 dB, so that the thickness of the center electrodes 4a and 4b is set to 30 μm or more. However, in order to make the height of the isolator as thin as possible, the center electrode 4
The thicknesses a and 4b are set to 30 μm or a thickness close thereto.

【0026】図3は上記アイソレータの回路図である。
但し、この例ではフェライト板5を円板形状に描いてい
る。図に示すように、入力端子2aとアース端子3との
間に第1の中心電極4aが接続され、出力端子2bとア
ース端子3との間に第2の中心電極4bが接続され、入
力端子2aとアース端子3との間にコンデンサC1が接
続れ、出力端子2bとアース端子3との間に第2のコン
デンサC2が接続され、さらに入力端子2aと出力端子
2bとの間に抵抗Rが接続された回路となる。
FIG. 3 is a circuit diagram of the isolator.
However, in this example, the ferrite plate 5 is drawn in a disk shape. As shown in the drawing, a first center electrode 4a is connected between the input terminal 2a and the ground terminal 3, a second center electrode 4b is connected between the output terminal 2b and the ground terminal 3, and the input terminal A capacitor C1 is connected between the output terminal 2a and the ground terminal 3, a second capacitor C2 is connected between the output terminal 2b and the ground terminal 3, and a resistor R is connected between the input terminal 2a and the output terminal 2b. It becomes a connected circuit.

【0027】図4は上記アイソレータの動作原理を説明
するための回路図、図5はアイソレータの等価回路図で
ある。図4において矢印は中心電極の下の高周波磁界の
向きである。今、順方向の信号の透過を考えると、図4
の(A)に示すように、抵抗Rの両端は同位相同振幅と
なって、抵抗Rには電流が流れず、入力端子2aからの
入力信号がそのまま出力端子2bから出力される。
FIG. 4 is a circuit diagram for explaining the operation principle of the isolator, and FIG. 5 is an equivalent circuit diagram of the isolator. In FIG. 4, the arrow indicates the direction of the high-frequency magnetic field below the center electrode. Now, considering the transmission of a forward signal, FIG.
(A), both ends of the resistor R have the same phase and the same amplitude, no current flows through the resistor R, and the input signal from the input terminal 2a is output from the output terminal 2b as it is.

【0028】逆方向の信号の入射を考えると、(B)に
示すように、フェライト板5を通過する高周波磁界の向
きが(A)の場合とは逆方向となって、抵抗Rの両端に
逆相の信号が発生し、抵抗Rで電力消費される。そのた
め、理想的には入力端子2aからは信号が出力されな
い。
Considering the incidence of a signal in the opposite direction, the direction of the high frequency magnetic field passing through the ferrite plate 5 is opposite to that in the case of (A) as shown in FIG. An out-of-phase signal is generated and power is consumed by the resistor R. Therefore, ideally, no signal is output from the input terminal 2a.

【0029】実際には、上記中心電極4a,4bの交差
角度とファラデー回転による偏波面の回転角度に応じ
て、信号の順方向透過時と逆方向入射時とで、上記抵抗
両端の位相差が変化する。そのため、挿入損失が小さ
く、且つ高いアイソレーション特性が得られるように、
外部磁界の強度と中心電極4a,4bの交差角度を定め
る。フェライト板に印加される磁界の強度は通常、0.
09〜0.17[T]であるため、中心電極4a,4b
の交差角度を90度から100度の範囲内に設定すれ
ば、挿入損失が小さく、且つ高いアイソレーション特性
が得られる。
Actually, the phase difference between both ends of the resistor between the forward transmission and the reverse incidence of the signal is determined according to the intersection angle of the center electrodes 4a and 4b and the rotation angle of the polarization plane due to the Faraday rotation. Change. Therefore, insertion loss is small and high isolation characteristics can be obtained.
The intersection angle between the intensity of the external magnetic field and the center electrodes 4a and 4b is determined. The strength of the magnetic field applied to the ferrite plate is usually 0.
09 to 0.17 [T], the center electrodes 4a, 4b
Is set within the range of 90 degrees to 100 degrees, insertion loss is small and high isolation characteristics can be obtained.

【0030】上記の動作は、図5の等価回路において、
抵抗Rを取り除いた場合のS12(逆方向伝搬信号)と
S21(順方向透過信号)の位相差が180°になるこ
とである。もし、中心電極4a,4bのインダクタンス
L1,L2に差があると、位相差が180°からずれる
ことになるが、コンデンサC1,C2を設け、その静電
容量の値を等しくすれば、上記位相差のずれは抑えられ
る。そこで、S21とS12の振幅差が0.2dB程度
であっても、理論上、アイソレーションを30dB以上
とするため、上記コンデンサ7a,7b(C1,C2)
の容量値の差を±0.05(5%)で略等しくする。こ
れにより、第1・第2の中心電極のパターン形成寸法に
ばらつきがあっても、良好なアイソレーション特性が得
られる。
The above operation is performed in the equivalent circuit of FIG.
This means that the phase difference between S12 (backward propagation signal) and S21 (forward transmission signal) when the resistance R is removed becomes 180 °. If there is a difference between the inductances L1 and L2 of the center electrodes 4a and 4b, the phase difference will deviate from 180 °. The deviation of the phase difference is suppressed. Therefore, even if the amplitude difference between S21 and S12 is about 0.2 dB, the above-mentioned capacitors 7a and 7b (C1, C2) are used in order to theoretically make the isolation 30 dB or more.
Are made substantially equal at ± 0.05 (5%). Thereby, even if the pattern formation dimensions of the first and second center electrodes vary, good isolation characteristics can be obtained.

【0031】図6は、この実施形態に係るアイソレータ
と、従来のアイソレータの挿入損失特性を比較したもの
である。Aはこの実施形態に係るアイソレータの場合、
Bは基板表面に半田レジスト膜が無いアイソレータの場
合である。このように、基板表面の半田レジスト膜によ
って、中心電極と磁石とを離間させたことにより、広い
周波数範囲に亘って挿入損失を低減することができる。
FIG. 6 compares the insertion loss characteristics of the isolator according to this embodiment and the conventional isolator. A is the isolator according to this embodiment,
B shows the case of an isolator having no solder resist film on the substrate surface. As described above, by separating the center electrode and the magnet by the solder resist film on the substrate surface, insertion loss can be reduced over a wide frequency range.

【0032】次に、第2の実施形態に係るアイソレータ
の構成を図7を参照して説明する。図7は第2の実施形
態に係るアイソレータの主要部の断面図であり、第1の
実施形態として示した図2に対応させて表したものであ
る。この例では、磁石6の、基板側に面する表面に絶縁
フィルム13を貼付している。また基板14の両面の中
心電極4a,4bの表面には半田レジスト膜を形成して
いない。このような構造であっても、磁石6と中心電極
4aとの間を、少なくとも絶縁フィルム13の膜厚分だ
け離間させることができ、磁石6による電力損失が抑え
られ、挿入損失特性が改善される。なお、図7に示した
構造で、中心電極4a,4bを形成した基板14の表面
に半田レジスト膜を形成してもよい。このことにより、
半田レジスト膜の膜厚と絶縁フィルム13の膜厚とによ
って、磁石6と中心電極4aとの間を所定距離だけ離間
させることができる。
Next, the configuration of an isolator according to a second embodiment will be described with reference to FIG. FIG. 7 is a cross-sectional view of a main part of the isolator according to the second embodiment, which is shown corresponding to FIG. 2 shown as the first embodiment. In this example, the insulating film 13 is attached to the surface of the magnet 6 facing the substrate. No solder resist film is formed on the surfaces of the center electrodes 4a and 4b on both sides of the substrate 14. Even with such a structure, the magnet 6 and the center electrode 4a can be separated at least by the thickness of the insulating film 13, so that the power loss due to the magnet 6 is suppressed and the insertion loss characteristics are improved. You. In the structure shown in FIG. 7, a solder resist film may be formed on the surface of the substrate 14 on which the center electrodes 4a and 4b are formed. This allows
The magnet 6 and the center electrode 4a can be separated by a predetermined distance depending on the thickness of the solder resist film and the thickness of the insulating film 13.

【0033】次に、第3の実施形態に係るアイソレータ
の構成を図8〜図11を参照して説明する。図8は、ア
イソレータの分解斜視図である。ここで1は樹脂製のケ
ースであり、入出力端子とアース端子3をインサートモ
ールド成形している。2bは、一方の入出力端子であ
り、図における左後方の側部には他の入出力端子と他の
2つのアース端子を設けている。ケース1の内底面に
は、2つの入出力端子の内側の端部を露出させている。
5は、フェリ磁性体であるフェライト板、7a,7bは
図における上下面を電極とするコンデンサ、8はチップ
抵抗である。ケース1の内部には、コンデンサ7a,7
bおよびチップ抵抗8をそれぞれ配置し、フェライト板
5をケース1と下部ヨークにより構成される凹部に収納
する。4a,4bはそれぞれ銅箔からなる中心電極であ
り、フェライト板5の上面から下面にかけて、フェライ
ト板5の対角方向に所定の交差角度で交差するように設
けている。6は中心電極4a,4bおよびフェライト板
5に対して静磁界を印加するための磁石である。10は
強磁性体からなる上部ヨークであり、この上部ヨーク1
0の内面(図における下面)に磁石6を貼り付けてい
る。12は所定厚みの樹脂製の板からなる絶縁スペーサ
であり、磁石6と中心電極4a,4bとの間を離間させ
る。9は強磁性体からなる下部ヨークである。
Next, the structure of an isolator according to a third embodiment will be described with reference to FIGS. FIG. 8 is an exploded perspective view of the isolator. Here, reference numeral 1 denotes a resin case in which the input / output terminal and the ground terminal 3 are insert-molded. Reference numeral 2b denotes one input / output terminal, and another input / output terminal and two other ground terminals are provided on the left rear side in the figure. On the inner bottom surface of the case 1, the inner ends of the two input / output terminals are exposed.
Reference numeral 5 denotes a ferrite plate made of a ferrimagnetic material, 7a and 7b denote capacitors having upper and lower surfaces as electrodes, and 8 denotes a chip resistor. Inside the case 1, capacitors 7a and 7
The ferrite plate 5 is housed in a recess formed by the case 1 and the lower yoke. Reference numerals 4a and 4b denote center electrodes made of copper foil, respectively, and are provided so as to cross the diagonal direction of the ferrite plate 5 at a predetermined crossing angle from the upper surface to the lower surface of the ferrite plate 5. Reference numeral 6 denotes a magnet for applying a static magnetic field to the center electrodes 4a and 4b and the ferrite plate 5. Reference numeral 10 denotes an upper yoke made of a ferromagnetic material.
The magnet 6 is stuck to the inner surface (lower surface in the figure) of the “0”. Reference numeral 12 denotes an insulating spacer formed of a resin plate having a predetermined thickness, and separates the magnet 6 from the center electrodes 4a and 4b. Reference numeral 9 denotes a lower yoke made of a ferromagnetic material.

【0034】以上のように各部を構成し、ケース1の内
部にコンデンサ7a,7bおよびチップ抵抗8を載置
し、更にフェライト板5とともに中心電極4a,4bを
載置する。その状態で、コンデンサ7a,7bをケース
1内の電極と中心電極4a,4bとの間に挟み込む。そ
して、ケース1の下部に下部ヨーク9を取り付け、あら
かじめ磁石6を取り付けた上部ヨーク10を被せること
によって、全体としてアイソレータを構成する。
The components are configured as described above, and the capacitors 7a and 7b and the chip resistor 8 are mounted inside the case 1, and the center electrodes 4a and 4b are mounted together with the ferrite plate 5. In this state, the capacitors 7a and 7b are sandwiched between the electrodes in the case 1 and the center electrodes 4a and 4b. Then, the lower yoke 9 is attached to the lower portion of the case 1 and the upper yoke 10 to which the magnets 6 are attached in advance is put on, thereby forming an isolator as a whole.

【0035】図9は上記アイソレータの主要部の断面図
である。但し、この図では、下部ヨーク9および上部ヨ
ーク10は省略している。図に示すように、中心電極4
aと4bの間は絶縁フィルム15で絶縁している。絶縁
スペーサ12は中心電極4a,4bの端部と磁石6との
間に挟み込むように配置していて、磁石6と中心電極4
bとの間を所定間隔に保っている。
FIG. 9 is a sectional view of a main part of the isolator. However, in this drawing, the lower yoke 9 and the upper yoke 10 are omitted. As shown in FIG.
a and 4b are insulated by an insulating film 15. The insulating spacer 12 is arranged so as to be sandwiched between the ends of the center electrodes 4a and 4b and the magnet 6, and the magnet 6 and the center electrode 4
b is kept at a predetermined interval.

【0036】なお、フェライト板5の厚みおよび中心電
極の長さによって、アイソレータの入出力インピーダン
スは変化するが、そのインピーダンスを入出力線路のイ
ンピーダンスに合わせることによって、インピーダンス
不整合による損失を低減する。この例では、フェライト
板5の底面がケース1の底面より上方に位置するような
厚みのフェライト板5を用いているが、ケース1を薄く
して、フェライト板5の下面にある中心電極のアース電
極を下部ヨークに密着させてもよい。
Although the input / output impedance of the isolator changes depending on the thickness of the ferrite plate 5 and the length of the center electrode, the impedance is matched with the impedance of the input / output line to reduce the loss due to impedance mismatch. In this example, the ferrite plate 5 having a thickness such that the bottom surface of the ferrite plate 5 is located above the bottom surface of the case 1 is used. The electrode may be closely attached to the lower yoke.

【0037】図10は上記アイソレータの周波数特性を
示す図、図11は比較対照としてのアイソレータの周波
数特性を示す図である。図10および図11において
(A)は入力反射特性(S11)、(B)は通過特性
(S21)、(C)はアイソレーション特性(S1
2)、(D)は出力反射特性(S22)である。
FIG. 10 is a diagram showing the frequency characteristics of the isolator, and FIG. 11 is a diagram showing the frequency characteristics of the isolator as a comparison. 10 and 11, (A) shows the input reflection characteristics (S11), (B) shows the transmission characteristics (S21), and (C) shows the isolation characteristics (S1).
2) and (D) show output reflection characteristics (S22).

【0038】ここで、図10の特性を示すアイソレータ
は、2つの中心電極の交差角度を90度とし、図5に示
したように、入出力間に抵抗を接続したものである。ま
た、図11の特性を示すアイソレータは、交差角度12
0度の3つの中心電極を有し、第3の中心電極の一端を
抵抗を介して接地したものである。この2つのアイソレ
ータで用いたフェライト板の寸法は同一である。
Here, the isolator having the characteristics shown in FIG. 10 has a crossing angle of two center electrodes of 90 degrees and a resistor connected between the input and output as shown in FIG. The isolator having the characteristics shown in FIG.
It has three 0-degree center electrodes, and one end of the third center electrode is grounded via a resistor. The dimensions of the ferrite plates used in the two isolators are the same.

【0039】このように、2つの中心電極を用い、その
交差角度を120度より狭くしたことにより、広帯域に
亘って良好なアイソレーション特性が得られるが、この
発明では、このような2つの中心電極を用い、その交差
角度を120度より狭めたアイソレータにおいて、挿入
損失の低減を図ることにより、広い周波数帯域に亘って
挿入損失が小さく、且つ広帯域に亘って良好なアイソレ
ーション特性を得ることができる。
As described above, by using two center electrodes and making the intersection angle narrower than 120 degrees, good isolation characteristics can be obtained over a wide band. In the present invention, such two center electrodes are used. By using an electrode and reducing the insertion loss in an isolator having an intersection angle narrower than 120 degrees, the insertion loss can be reduced over a wide frequency band, and good isolation characteristics can be obtained over a wide band. it can.

【0040】次に、通信装置の構成を図13を参照して
説明する。上記各種のアイソレータを用いて、例えば図
13の(A)に示すように、VCOなどの発振器の発振
出力部にアイソレータを設け、アイソレータの出力部に
接続される送信回路からの反射波が発振器に入射しない
ようにする。これにより発振器の発振安定性を高める。
Next, the configuration of the communication device will be described with reference to FIG. Using the above various isolators, for example, as shown in FIG. 13A, an isolator is provided in an oscillation output section of an oscillator such as a VCO, and a reflected wave from a transmission circuit connected to the output section of the isolator is applied to the oscillator. Avoid incidence. This increases the oscillation stability of the oscillator.

【0041】また、図13の(B)に示すように、フィ
ルタの入力部にアイソレータを設けて、アイソレータを
整合用に用いる。このことにより、定インピーダンスフ
ィルタを構成する。このような回路を送受信回路部に設
けて通信装置を構成する。
As shown in FIG. 13B, an isolator is provided at the input of the filter, and the isolator is used for matching. This constitutes a constant impedance filter. Such a circuit is provided in the transmission / reception circuit unit to constitute a communication device.

【0042】なお、以上に示した各実施形態ではアイソ
レータとして用いる例を示したが、2つのポート間の透
過方向によって、位相遅れが異なる特性を示すジャイレ
ータ(非可逆位相器)を構成する場合には、実施形態で
示したチップ抵抗8(図3・図4に示した等価回路では
抵抗R)を取り除けばよい。
In each of the above-described embodiments, an example of using as an isolator has been described. However, a gyrator (non-reciprocal phase shifter) having a characteristic in which a phase delay differs depending on a transmission direction between two ports is described. Can be obtained by removing the chip resistor 8 (the resistor R in the equivalent circuits shown in FIGS. 3 and 4) described in the embodiment.

【0043】[0043]

【発明の効果】請求項1に記載の発明によれば、中心電
極と磁石との密着が避けられ、第1または第2の中心電
極による高周波磁界と磁石との結合が弱まり、磁石に誘
起される高周波電流による損失も低減される。
According to the first aspect of the present invention, the close contact between the center electrode and the magnet is avoided, the coupling between the high frequency magnetic field and the magnet by the first or second center electrode is weakened, and the magnet is induced by the magnet. Loss due to high-frequency current is also reduced.

【0044】請求項2に記載の発明によれば、導体パタ
ーンを形成した基板にレジスト膜を被覆するだけで絶縁
スペーサを設けることができるため、全体の構造が簡略
化され、部品点数も抑えられる。
According to the second aspect of the present invention, since the insulating spacer can be provided only by coating the substrate on which the conductor pattern is formed with the resist film, the entire structure is simplified and the number of parts can be reduced. .

【0045】請求項3に記載の発明によれば、抵抗の実
装構造が簡単になり、アイソレータを容易に構成するこ
とができる。
According to the third aspect of the invention, the mounting structure of the resistor is simplified, and the isolator can be easily configured.

【0046】請求項4に記載の発明によれば、中心電極
自体による導体損失が抑られ、磁石による導体損失も効
率よく抑えられる。そのため、挿入損失を効率的よく全
体に低減することができる。
According to the fourth aspect of the invention, the conductor loss due to the center electrode itself is suppressed, and the conductor loss due to the magnet is also efficiently suppressed. Therefore, the insertion loss can be efficiently reduced as a whole.

【0047】請求項5に記載の発明によれば、磁石に絶
縁フィルムを貼付した絶縁フィルムを、磁石と中心電極
間の絶縁スペーサとして用いるため、絶縁スペーサを保
持するための構造が簡単となり、その組み立ても容易と
なる。
According to the fifth aspect of the present invention, since the insulating film in which the insulating film is attached to the magnet is used as the insulating spacer between the magnet and the center electrode, the structure for holding the insulating spacer is simplified. Assembly is also easy.

【0048】請求項6に記載の発明によれば、挿入損失
が低く、且つ高いアイソレーション特性が得られる。
According to the sixth aspect of the invention, low insertion loss and high isolation characteristics can be obtained.

【0049】請求項7に記載の発明によれば、中心電極
をフェリ磁性体の対角に配置して、長い中心電極を効率
よく配置することができ、フェリ磁性体が小型であって
も低損失特性が得られる。また、板状または直方体形状
のフェリ磁性体から切り出す方法によって構成できるの
で、その製造が容易となる。
According to the seventh aspect of the present invention, the center electrode is arranged at a diagonal of the ferrimagnetic material, and the long center electrode can be efficiently arranged. A loss characteristic is obtained. In addition, since it can be configured by a method of cutting out from a plate-shaped or rectangular parallelepiped ferrimagnetic material, its manufacture is facilitated.

【0050】請求項8に記載の発明によれば、第1・第
2の中心電極のインダクタンスに差があっても、入力端
子から出力端子への順方向透過信号の位相と、出力端子
から入力端子への逆方向透過信号の位相との差が180
°となって、所望のアイソレーション特性を得ることが
できる。
According to the present invention, even if there is a difference between the inductances of the first and second center electrodes, the phase of the forward transmission signal from the input terminal to the output terminal and the input from the output terminal to the input terminal are different. The difference from the phase of the reverse transmission signal to the terminal is 180
And the desired isolation characteristics can be obtained.

【0051】請求項9に記載の発明によれば、第1・第
2の中心電極とコンデンサがヨークと共に接地電位とな
って、シールドされる。そのため、スプリアスの発生が
抑えられる。
According to the ninth aspect of the present invention, the first and second center electrodes and the capacitor are shielded at the ground potential together with the yoke. Therefore, generation of spurious is suppressed.

【0052】請求項10に記載の発明によれば、中心電
極からヨークが離れることにより、ヨークで発生する高
周波電流が抑えられてQが高くなり、挿入損失が低減す
るという効果を奏する。
According to the tenth aspect of the present invention, the separation of the yoke from the center electrode suppresses the high-frequency current generated in the yoke, increases the Q, and reduces the insertion loss.

【0053】請求項11に記載の発明によれば、アース
接続が強くなって、不要なインダクタンスや静電容量成
分が抑えられるので、直達波が低減され、帯域幅が広く
なるという効果を奏する。
According to the eleventh aspect of the present invention, since the ground connection is strengthened and unnecessary inductance and capacitance components are suppressed, the direct wave is reduced and the bandwidth is widened.

【0054】請求項12に記載の発明によれば、例えば
発振回路の出力部や、フィルタの入力部にアイソレーシ
ョン特性を有する非可逆回路素子を設けることなどによ
って、低損失で特性の安定した通信装置が得られる。
According to the twelfth aspect of the present invention, a non-reciprocal circuit element having an isolation characteristic is provided at an output part of an oscillation circuit or an input part of a filter, for example, so that communication with low loss and stable characteristics can be achieved. A device is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】第1の実施形態に係るアイソレータの分解斜視
FIG. 1 is an exploded perspective view of an isolator according to a first embodiment.

【図2】同アイソレータの主要部の断面図FIG. 2 is a sectional view of a main part of the isolator.

【図3】同アイソレータの回路図FIG. 3 is a circuit diagram of the isolator.

【図4】同アイソレータの動作原理を説明するための回
路図
FIG. 4 is a circuit diagram for explaining the operation principle of the isolator.

【図5】同アイソレータの等価回路図FIG. 5 is an equivalent circuit diagram of the isolator.

【図6】同アイソレータと従来のアイソレータの挿入損
失特性の例を示す図
FIG. 6 is a diagram showing an example of insertion loss characteristics of the isolator and a conventional isolator.

【図7】第2の実施形態に係るアイソレータの主要部の
断面図
FIG. 7 is a sectional view of a main part of an isolator according to a second embodiment.

【図8】第3の実施形態に係るアイソレータの分解斜視
FIG. 8 is an exploded perspective view of an isolator according to a third embodiment.

【図9】同アイソレータの主要部の断面図FIG. 9 is a sectional view of a main part of the isolator.

【図10】同アイソレータの周波数特性を示す図FIG. 10 is a diagram showing frequency characteristics of the isolator.

【図11】第3の実施形態に係るアイソレータの比較例
としての従来のアイソレータの周波数特性を示す図
FIG. 11 is a diagram showing frequency characteristics of a conventional isolator as a comparative example of the isolator according to the third embodiment.

【図12】半田レジスト膜の膜厚と挿入損失との関係、
および中心導体の厚みと挿入損失との関係を示す図
FIG. 12 shows the relationship between the thickness of the solder resist film and the insertion loss,
Showing the relationship between the thickness of the center conductor and the insertion loss

【図13】第4の実施形態に係る通信装置の主要部の構
成を示すブロック図
FIG. 13 is a block diagram illustrating a configuration of a main part of a communication device according to a fourth embodiment.

【符号の説明】[Explanation of symbols]

1−ケース 2−入出力端子 3−アース端子 4−中心電極 5−フェライト板 6−磁石 7−コンデンサ 8−チップ抵抗 9−下部ヨーク 10−上部ヨーク 11−半田レジスト膜 12−絶縁スペーサ 13−絶縁フィルム 14−基板 15−絶縁フィルム 1-case 2-input / output terminal 3-ground terminal 4-center electrode 5-ferrite plate 6-magnet 7-capacitor 8-chip resistor 9-lower yoke 10-upper yoke 11-solder resist film 12-insulating spacer 13-insulation Film 14-substrate 15-insulating film

───────────────────────────────────────────────────── フロントページの続き (72)発明者 牧野 敏弘 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 中田 隆雄 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Fターム(参考) 5J013 EA01 FA03  ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Toshihiro Makino 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Inside Murata Manufacturing Co., Ltd. (72) Takao Nakata 2-26-10 Tenjin, Nagaokakyo-shi, Kyoto Stock Company Murata Manufacturing F-term (reference) 5J013 EA01 FA03

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 一端が入力端子に接続され、他端が接地
された第1の中心電極と、第1の中心電極に対して絶縁
状態で交差するとともに、一端が出力端子に接続され、
他端が接地された第2の中心電極と、第1・第2の中心
電極に近接するフェリ磁性体と、該フェリ磁性体に対し
て略垂直に静磁界を印加する磁石と、一端が前記入力端
子に接続され、他端が接地された第1のコンデンサと、
一端が前記出力端子に接続され、他端が接地された第2
のコンデンサとを含む非可逆回路素子において、 前記磁石と前記第1または第2の中心電極との間に絶縁
スペーサを設けたことを特徴とする非可逆回路素子。
A first center electrode having one end connected to the input terminal, the other end intersected with the grounded first center electrode in an insulated state, and one end connected to the output terminal;
A second center electrode having the other end grounded, a ferrimagnetic body close to the first and second center electrodes, a magnet for applying a static magnetic field substantially perpendicular to the ferrimagnetic body, A first capacitor connected to the input terminal and having the other end grounded;
A second terminal having one end connected to the output terminal and the other end grounded;
A non-reciprocal circuit device comprising: a capacitor; and an insulating spacer provided between the magnet and the first or second center electrode.
【請求項2】 前記第1・第2の中心電極を、基板の両
面に設けた導体パターンにより構成し、前記絶縁スペー
サを、前記導体パターンの表面に形成したレジスト膜で
構成したことを特徴とする請求項1に記載の非可逆回路
素子。
2. The method according to claim 1, wherein the first and second center electrodes are constituted by conductor patterns provided on both surfaces of the substrate, and the insulating spacer is constituted by a resist film formed on the surface of the conductor pattern. The non-reciprocal circuit device according to claim 1.
【請求項3】 前記入力端子と前記出力端子間に接続さ
れる抵抗を、前記基板上に実装したことを特徴とする請
求項2に記載の非可逆回路素子。
3. The non-reciprocal circuit device according to claim 2, wherein a resistor connected between the input terminal and the output terminal is mounted on the substrate.
【請求項4】 前記導体パターンを、厚みが30μm以
上の金属箔で構成し、前記レジスト膜の厚みを50μm
以上にしたことを特徴とする請求項2または3に記載の
非可逆回路素子。
4. The conductive pattern is made of a metal foil having a thickness of 30 μm or more, and the thickness of the resist film is set to 50 μm.
The non-reciprocal circuit device according to claim 2, wherein:
【請求項5】 前記絶縁スペーサを前記磁石に貼付した
絶縁フィルムで構成したことを特徴とする請求項1に記
載の非可逆回路素子。
5. The non-reciprocal circuit device according to claim 1, wherein the insulating spacer is formed of an insulating film attached to the magnet.
【請求項6】 前記第1と第2の中心導体の交差角度を
90度から100度の範囲内の所定角度にした請求項1
〜5のうちいずれかに記載の非可逆回路素子。
6. An intersection angle between said first and second center conductors is set to a predetermined angle within a range of 90 degrees to 100 degrees.
6. The non-reciprocal circuit device according to any one of items 1 to 5,
【請求項7】 前記フェリ磁性体を略直方体形状にした
ことを特徴とする請求項1〜6のうちいずれかに記載の
非可逆回路素子。
7. The non-reciprocal circuit device according to claim 1, wherein said ferrimagnetic material is formed in a substantially rectangular parallelepiped shape.
【請求項8】 前記第1・第2のコンデンサの容量値を
略等しくしたことを特徴とする請求項1〜7のうちいず
れかに記載の非可逆回路素子。
8. The non-reciprocal circuit device according to claim 1, wherein the first and second capacitors have substantially equal capacitance values.
【請求項9】 前記第1・第2の中心電極、前記フェリ
磁性体、前記磁石、および前記第1・第2のコンデンサ
を、それぞれシールドするとともに前記静磁界を印加す
るための磁気回路を構成するヨークで囲み、該ヨークを
接地電位としたことを特徴とする請求項1〜8のうちい
ずれかに記載の非可逆回路素子。
9. A magnetic circuit for shielding the first and second center electrodes, the ferrimagnetic material, the magnet, and the first and second capacitors, respectively, and for applying the static magnetic field. 9. The non-reciprocal circuit device according to claim 1, wherein the yoke is surrounded by a yoke, and the yoke is set at a ground potential.
【請求項10】 前記ヨークと前記中心電極との間に絶
縁体層を設けたことを特徴とする請求項9に記載の非可
逆回路素子。
10. The non-reciprocal circuit device according to claim 9, wherein an insulator layer is provided between the yoke and the center electrode.
【請求項11】 アース端子を複数個設けるとともに、
少なくとも2つのアース端子と前記入力端子を前記ケー
スの一方の側部に設け、他の少なくとも2つのアース端
子と前記出力端子を前記ケースの他方の側部に設けたこ
とを特徴とする請求項1〜10のうちいずれかに記載の
非可逆回路素子。
11. A plurality of ground terminals are provided,
2. The case according to claim 1, wherein at least two ground terminals and the input terminal are provided on one side of the case, and at least two other ground terminals and the output terminal are provided on the other side of the case. 10. The non-reciprocal circuit device according to any one of claims 1 to 10.
【請求項12】 請求項1〜11のうちいずれかに記載
の非可逆回路素子を用いた通信装置。
12. A communication device using the non-reciprocal circuit device according to claim 1.
JP2000271671A 1999-10-13 2000-09-07 Non-reciprocal circuit element and communication device Pending JP2001185912A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000271671A JP2001185912A (en) 1999-10-13 2000-09-07 Non-reciprocal circuit element and communication device
CNB00132909XA CN1157821C (en) 1999-10-13 2000-10-12 Non reversible circuit equipment and communication equipment using same
KR1020000060311A KR100347669B1 (en) 1999-10-13 2000-10-13 Nonreciprocal circuit device and communication device using the same
EP00122447A EP1093181A3 (en) 1999-10-13 2000-10-13 Nonreciprocal circuit device and communication device using same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP11-291577 1999-10-13
JP29157799 1999-10-13
JP2000271671A JP2001185912A (en) 1999-10-13 2000-09-07 Non-reciprocal circuit element and communication device

Publications (1)

Publication Number Publication Date
JP2001185912A true JP2001185912A (en) 2001-07-06

Family

ID=26558605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000271671A Pending JP2001185912A (en) 1999-10-13 2000-09-07 Non-reciprocal circuit element and communication device

Country Status (3)

Country Link
EP (1) EP1093181A3 (en)
JP (1) JP2001185912A (en)
KR (1) KR100347669B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445243B1 (en) * 2001-01-24 2004-08-21 가부시키가이샤 무라타 세이사쿠쇼 Nonreciprocal circuit device and communication device
US6816027B2 (en) 2002-08-14 2004-11-09 Murata Manufacturing Co., Ltd. Three-port nonreciprocal circuit device and communication apparatus
US6828871B2 (en) 2002-03-14 2004-12-07 Alps Electric Co., Ltd. Small-loss, large-return-loss nonreciprocal circuit device
US6900704B2 (en) 2002-06-27 2005-05-31 Murata Manufacturing Co., Ltd. Two-port isolator and communication device
US6965276B2 (en) 2002-07-04 2005-11-15 Murata Manufacturing Co., Ltd. Two port type isolator and communication device
JP7434768B2 (en) 2018-09-14 2024-02-21 富士電機株式会社 electronic electrical equipment

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10225042A1 (en) * 2002-06-06 2004-01-08 Marconi Communications Gmbh Integrated circuit and method of making the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016510A (en) * 1976-05-03 1977-04-05 Motorola, Inc. Broadband two-port isolator
JP3744168B2 (en) * 1998-01-19 2006-02-08 株式会社村田製作所 Isolator manufacturing method
JP3348669B2 (en) * 1998-03-30 2002-11-20 株式会社村田製作所 Non-reciprocal circuit device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100445243B1 (en) * 2001-01-24 2004-08-21 가부시키가이샤 무라타 세이사쿠쇼 Nonreciprocal circuit device and communication device
US6828871B2 (en) 2002-03-14 2004-12-07 Alps Electric Co., Ltd. Small-loss, large-return-loss nonreciprocal circuit device
US6900704B2 (en) 2002-06-27 2005-05-31 Murata Manufacturing Co., Ltd. Two-port isolator and communication device
US6965276B2 (en) 2002-07-04 2005-11-15 Murata Manufacturing Co., Ltd. Two port type isolator and communication device
CN100423359C (en) * 2002-07-04 2008-10-01 株式会社村田制作所 Two port isolator and communication device
US6816027B2 (en) 2002-08-14 2004-11-09 Murata Manufacturing Co., Ltd. Three-port nonreciprocal circuit device and communication apparatus
JP7434768B2 (en) 2018-09-14 2024-02-21 富士電機株式会社 electronic electrical equipment

Also Published As

Publication number Publication date
EP1093181A3 (en) 2002-09-11
KR100347669B1 (en) 2002-08-07
EP1093181A2 (en) 2001-04-18
KR20010051022A (en) 2001-06-25

Similar Documents

Publication Publication Date Title
JP3348669B2 (en) Non-reciprocal circuit device
WO2006011382A1 (en) 2 port type isolator and communication unit
US6559732B2 (en) Nonreciprocal circuit device with main surfaces of the ferrite and magnet perpendicular to the mounting substrate
JP2001185912A (en) Non-reciprocal circuit element and communication device
JP3634619B2 (en) Dielectric resonator and dielectric filter using the same
US6819198B2 (en) Nonreciprocal circuit device and high-frequency circuit apparatus
US4521753A (en) Tuned resonant circuit utilizing a ferromagnetically coupled interstage line
JP2684550B2 (en) Non-reciprocal circuit device
KR100397740B1 (en) Nonreciprocal circuit device and communication apparatus
JP2000013106A (en) Dielectric filter, shared transmitter/receiver sharing unit and communication equipment
JP3161196B2 (en) Electronic component mounting structure
JP2007306148A (en) Nonreciprocal circuit element and communication apparatus
US20020017964A1 (en) Nonreciprocal circuit device and communication device using same
JP3230588B2 (en) Non-reciprocal circuit device
KR20030035958A (en) Irreversible circuit element
JP2004193904A (en) Two-port isolator and its manufacturing method and communication apparatus
JP3714220B2 (en) Non-reciprocal circuit device and communication device
JPH09270607A (en) Irreversible circuit element
JP2004289352A (en) Waveguide type dielectric filter
JP2001203508A (en) Irreversible circuit element and communication unit
JP2004350164A (en) Nonreversible circuit element, manufacturing method of nonreversible circuit element and communication device
JPH1079607A (en) Non-reciprocal circuit element
JP2006246318A (en) Three-winding type non-reciprocal element
KR20190101022A (en) Non-reciprocal Circuit Element
JP2001007607A (en) Irreversible circuit element and communication unit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040622