JP2001175630A - データ送信装置、データ受信装置、データ転送装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】 システム全体の動作停止を防止する。 【解決手段】 送信データ中の送信元アドレスからはエ
ラーが検出されず、送信データ全体からのみエラーが検
出された場合には送信元が特定できるため、データの再
送信を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ送信装置お
よびデータ受信装置、並びに両者を組み合わせてなるデ
ータ転送装置および方法に関するものである。

【０００２】

【従来の技術】近年、シングルプロセッサ構成の計算機
による高速化の限界に伴い、マルチプロセッサ構成の計
算機システムが多く提案されている。

【０００３】マルチプロセッサシステムでは、プロセッ
サモジュール間のデータ通信が実行される。

【０００４】データ通信を実行する際に、データ送信相
手のプロセッサのアドレスを示す情報を送出するアドレ
スバス上で修復不可能なエラーが生じた場合、データ通
信に関わっていないプロセッサを含むシステム全体の運
用続行が不可能となるので、システム全体の動作を停止
させていた。

【０００５】

【発明が解決しようとする課題】しかしながら、例えば
ホストサーバ等の大規模システムが、前述のようなエラ
ーが生じるたびに停止していたのでは業務に大きな支障
をきたしかねない。

【０００６】さらに、システムの動作を停止させただけ
では、エラーが生じた原因を解明できないため、同様の
エラーを多発させる原因にもなりかねない。

【０００７】本発明の目的は、上記のような課題を解決
し、システム全体の動作停止を防止することができるデ
ータ送信装置およびデータ受信装置、並びに、両者を組
み合わせてなるデータ転送装置および方法を提供するこ
とにある。

【０００８】本発明の他の目的は、送信データにエラー
が発生した場合、そのエラーの原因を把握してエラーの
再発を防止できるデータ送信装置およびデータ受信装
置、並びに、両者を組み合わせてなるデータ転送装置お
よび方法を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に本発明のデータ転送装置は以下のような構成を備え
る。

【００１０】データ送信側は、送信したデータ中の誤り
が検出された場合に送信されてくる誤り検出信号を受信
する機能を有し、送信したデータに対応する誤り検出信
号を受信するか否か判断する手段と、判断結果に応じて
前記データの再送を制御する手段とを備える。

【００１１】データ受信側は、送信されてくるデータの
誤り検出を行う機能を有し、受信したデータ中の誤りの
有無を検査し、該検査の結果該受信したデータ中に誤り
があることが判明した場合には、誤りの程度に応じて誤
り検出信号を生成するデータ受信手段を備える。

【００１２】このような構成を採ることにより、受信さ
れた転送データからエラーが検出されたものの、送信元
のアドレス情報からはエラーが検出されなかった場合に
は、当該データを再度転送することが可能となる。

【００１３】

【発明の実施の形態】以下、図面を参照して本発明の好
適な実施の形態を詳細に説明する。

【００１４】＜実施形態１＞図１は、本発明に係る実施
形態１のデータ転送装置の構成を示すブロック図であ
る。

【００１５】同図において、1０はデータ送信装置、２
０はデータ受信装置であり、両者間でデータ転送が実行
される。ただし、データ送信装置１０は、アドレスデー
タ３０を送信し、かつ該送信したデータ中に誤りが検出
された際に返送されてくるエラー通知信号３１を受信す
るものである。

【００１６】データ送信装置１０は、アドレス情報生成
部１１、送信バッファ１２、タイマー部１３、カウンタ
ー部１４、および送信制御部１５を備えている。

【００１７】アドレス情報生成部１１は、転送されるデ
ータの送信先アドレスと送信元アドレスとで構成された
アドレス情報をセル，パケット，フレーム等の何れかの
形式で生成するための回路であり、送信バッファ１２
は、アドレス情報生成部１１からのアドレス情報を保持
する。

【００１８】タイマー部１３は、後述するように送信制
御部１３から指示に応答してリセットされると同時にタ
イマカウントを開始し、予め定められた時間になると送
信制御部１３に対して割り込みを上げる。

【００１９】なお、タイマー部１３が送信制御部１３に
対して割り込みを上げる予め決めれれた時間は、データ
送信装置１０とデータ受信装置２０とを結ぶ伝送路の距
離および性能に応じて定まるアドレスデータの転送時間
およびエラー通知信号の到達時間を考慮して決められて
いる。

【００２０】カウンター部１４は、データ送信装置１０
によるデータ受信装置２０へのアドレスデータ３０の再
送回数を計数するカウンターであり、データ受信装置２
０によってアドレスデータ３０が受信されればクリアさ
れ、アドレスデータ３０の転送失敗の検出に応答して計
数内容が更新される。

【００２１】送信制御部１５は、送信バッファ１２が保
持しているアドレス情報をアドレスデータ３０として送
信するよう制御するとともに、タイマー部１３の起動を
指示し、さらに、タイマー部１３からの割り込みとデー
タ受信装置２０からのエラー通知信号を受信し、双方の
受信タイミングに応じてアドレスデータ３０の再送処理
を制御する。

【００２２】送信制御部１５は、タイマー部１３からの
割り込みタイミングとデータ受信装置２０からのエラー
通知信号３１の受信タイミングとが一致した場合には、
アドレスデータ３０の転送失敗と判断して、送信バッフ
ァ１２が保持しているアドレス情報をアドレスデータ３
０として再送信するよう制御するとともに、タイマー部
１３の再起動を指示し、カウンター部１４の計数内容を
更新する。

【００２３】送信制御部１５は、タイマー部１３からの
割り込みタイミングとデータ受信装置２０からのエラー
通知信号３１の受信タイミングとが一致しない場合、又
は、データ受信装置２０からのエラー通知信号３１を受
信しなかった場合には、アドレスデータ３０の転送成功
と判断して、カウンター部１４の計数内容をクリアす
る。

【００２４】なお、再び転送失敗となれば、前述したデ
ータ再送信の処理が繰り返して実行されることになる
が、カウンター部１４の計数内容が予め定められた値に
達すると、当該アドレスデータ３０をデータ受信装置２
０へ送信することはそれ以降行わず、当該データ受信装
置２０は故障と判定されてシステムを停止する。

【００２５】データ受信装置２０は、受信バッファ２
１、エラー検出部２２、エラー通知部２３、および受信
制御部２４を備えている。

【００２６】受信バッファ２１は、データ送信装置１０
から受信したアドレスデータ３０を順次格納するもので
あり、エラー検出部２２は、受信バッファ２１に格納さ
れたアドレスデータ中の誤りの有無を検査するのもであ
る。

【００２７】エラー検出部２２は、誤り検査・訂正を行
うＥＣＣ回路と誤り検出信号出力回路とを備え、受信デ
ータ中の誤りが訂正可能である場合には、受信データに
訂正を施して得たデータを受信制御部２４に出力し、受
信データ中の誤りが訂正不可能である場合には、受信デ
ータ中の送信元アドレス情報（マスタＩＤ）に対応する
部分のデータについて誤りの有無を再度検査する。

【００２８】エラー検出部２２は、送信元アドレス情報
に対応する受信データ中に誤りが無い場合には、その送
信元アドレス情報の受信データを受信制御部２４に出力
し、送信元アドレス情報の受信データ中の誤りが訂正可
能である場合には、その受信データに訂正を施して得た
送信元アドレス情報のデータを受信制御部２４に出力
し、送信元アドレス情報（マスタＩＤ）の受信データ中
の誤りが訂正不可能である場合に限り、誤り検出信号を
生成して受信制御部２４に出力する。

【００２９】エラー通知部２３は、検査の結果受信デー
タ中に訂正不可能な誤りがあるものの、送信元のアドレ
スデータ（マスタＩＤ）には訂正不可能な誤りがないこ
とが判明した場合に限り、エラー通知信号３１を生成す
る回路である。

【００３０】受信制御部２４は、エラー検出部２３から
の送信元アドレス情報データ（マスタＩＤ）の有無に応
じて、エラー通知部２３に対してデータ送信装置１０へ
のエラー通知信号３１の生成・出力を指示し、エラー検
出部２３からの誤り検出信号を受けた場合には、システ
ム停止などのエラー処理に移る。

【００３１】以上の構成を有する本発明に係る実施形態
１のデータ転送装置の動作を、図２および図３を参照し
て説明する。

【００３２】図２は、本発明に係る実施形態１のデータ
送信装置の動作を示すフローチャートである。

【００３３】ステップＳ１０では、送信制御部１５がア
ドレス情報生成部１１で生成され、送信バッファ１２に
保持しているアドレス情報をアドレスデータ３０として
送信するよう制御するとともに、タイマー部１３の起動
を指示する。

【００３４】次に、ステップＳ１１では、送信制御部１
５がエラー通知信号３１を受信したか否かを判断し、デ
ータ受信装置２０からエラー通知信号３１を受信するこ
となく、アドレスデータ３０の送信が正常に行われてい
るときは、ステップＳ１２に進んで、カウンター部１４
の計数内容を「０」にクリアし、処理を終了する。

【００３５】一方、ステップＳ１１でデータ受信装置２
０からエラー通知信号３１を受信した場合は、ステップ
Ｓ１３に進み、データ受信装置２０からのエラー通知信
号３１と予め定められた時間になると送信制御部１３に
対して上がるタイマー部１３からの割り込みとの受信タ
イミングを比較して一致するか否かを判断し、タイマー
部１３からの割り込みタイミングとデータ受信装置２０
からのエラー通知信号３１の受信タイミングとが一致し
ない場合には、アドレスデータ３０の送信が正常に行わ
れたと判断して、ステップＳ１２に進んで、カウンター
部１４の計数内容を「０」にクリアし、処理を終了す
る。

【００３６】また、タイマー部１３からの割り込みタイ
ミングとデータ受信装置２０からのエラー通知信号３１
の受信タイミングとが一致した場合には、アドレスデー
タ３０の転送失敗と判断して、ステップＳ１４に進む。

【００３７】ステップＳ１４では、カウンター部１４の
計数内容に１を加えて更新し、ステップＳ１５では、カ
ウンター部１４の計数内容が予め定められた値に達して
いるか否か判断し、カウンター部１４の計数内容が予め
定められた値に達すると、アドレスデータ３０をデータ
受信装置２０へ送信することはそれ以降行わず、データ
受信装置２０は故障と判定してシステムを停止する一
方、計数内容が規定値を超えていないときは、ステップ
Ｓ１６に進む。

【００３８】ステップＳ１６では、送信バッファ１２が
保持しているアドレス情報をアドレスデータ３０として
再送信するとともに、タイマー部１３の再起動を指示
し、再びステップＳ１１に戻る。

【００３９】図３は、本発明に係る実施形態１のデータ
受信装置の動作を示すフローチャートである。

【００４０】ステップＳ２０では、受信バッファ２１に
データ送信装置１０から受信したアドレスデータ３０を
格納し、ステップＳ２１では、エラー検出部２２が受信
バッファ２１に格納されたアドレスデータ中に誤りがあ
るか否かを判断し、アドレスデータ中に訂正不可能な誤
りがない場合には、受信データそのまま、あるいは必要
に応じて受信データに訂正を施して得たデータを受信制
御部２４に出力して処理を終了する一方、受信データ中
の誤りが訂正不可能である場合には、ステップＳ２２に
進む。

【００４１】ステップＳ２２では、受信データ中の送信
元アドレス情報（マスタＩＤ）に対応する部分のデータ
について誤りがあるか否かを判断し、送信元アドレス情
報（マスタＩＤ）の受信データ中の誤りが訂正不可能で
ある場合には、受信したデータについてはリトライ不可
エラーとして処理してシステムを停止する一方、送信元
アドレス情報（マスタＩＤ）の受信データ中の誤りが訂
正可能である場合には、ステップＳ２３に進む。

【００４２】ステップＳ２３では、エラー通知部２３が
エラー通知信号３１を生成して出力してステップＳ２０
に戻り、前述のアドレスデータの受信処理を繰り返す。

【００４３】このように本実施形態１では、データ送信
装置とデータ受信装置との間でデータ送信中に通信エラ
ーが生じた場合であっても、データ送信装置のアドレス
情報（マスタＩＤ）が失われていなければ、簡単にリト
ライを行うことによりエラー回避ができるので、通信エ
ラーの発生により生じるシステム停止を最小限に抑える
ことができる。

【００４４】＜実施形態２＞図４は本発明に係る実施形
態２のマルチプロセッサシステムの構成を示すブロック
図である。

【００４５】同図において、４０−０〜３は同一構成の
モジュールＡ，Ｂ，Ｃ，およびＤであり、４１はこれら
のモジュール４０−０〜３が接続されたバスであり、こ
のように複数のモジュールを相互接続することによりマ
ルチプロセッサシステムを構築している。

【００４６】各モジュール４０−０〜３内において、４
２−０〜３はアドレス情報のバス４１への送信を行うア
ドレス情報制御部、４３−０〜３はバス４１から受信さ
れたアドレス情報のエラーチェックを行い、その発生通
知のバス４１への送信を行うエラーチェック部であり、
４４−０〜３はエラー発生通知の受信タイミングとアド
レス情報送信タイミングとの比較を行い、アドレス情報
の再送を判断するタイミング一致チェック部であり、各
モジュールにおけるその他の機能は図示を省略してい
る。

【００４７】図４において、モジュールＤ４０−３をア
ドレス送信元モジュール、モジュールＡ４０−０をアド
レス送信先モジュールとして、本実施形態２の動作を説
明する。

【００４８】まず、アドレス送信元のモジュールＤ４０
−３のアドレス情報制御部４２−３より送信先のモジュ
ールＡ４０−０に対して、バス４１を介してアドレス信
号を送出すると、エラーチェック部４３−０の受信バッ
ファでこれを受信する。

【００４９】エラーチェック部４３−０は、アドレス信
号にエラーが生じたか否かを判断し、通信エラーが発生
することなく、アドレス信号の送信が正常に行われたと
きは、後続のデータ通信処理を行い、アドレス信号にエ
ラーが生じたと判断された場合には、エラー発生通知を
他のモジュール４０−１〜３に対して送出する。

【００５０】このエラー通知信号を受信したモジュール
４０−０以外の各モジュール４０−１〜３は、それぞれ
のタミング一致チェック部４４−１〜３において、エラ
ー通知信号の受信タイミングと自アドレス情報制御部か
ら送信されたアドレス信号の送信タイミングとを比較
し、両者のタイミングが予め決められた所定間隔である
か否か判断する。

【００５１】アドレス信号の送信タイミングからこのア
ドレス信号に対応するエラー通知信号の受信タイミング
までの所定間隔は、各モジュールにごとに予め決められ
ており、各モジュール間を結ぶバス４１の距離および性
能に応じて定まる。

【００５２】モジュール４０−０から送出されたエラー
発生通知は、モジュール４０−３から送出されたアドレ
ス信号に対応する通知であるため、タミング一致チェッ
ク部４４−１と４４−２においては所定時間とは一致し
ないと判断され、タミング一致チェック部４４−３にお
いてのみ所定時間と一致すると判断される。

【００５３】そのため、モジュール４０−１と４０−２
のそれぞれのタミング一致チェック部４４−１と４４−
２は、受信したエラー通知信号に対しては処理を行わ
ず、モジュール４０−３のタミング一致チェック部４４
−３は、アドレス情報制御部４２−３に対してアドレス
信号の再送を要求し、アドレス情報制御部４２−３はア
ドレス信号の再送を行う。

【００５４】このように本実施形態２では、モジュール
間のアドレス送信中に通信エラーが生じた場合であって
も、送信元もモジュールに対してエラー通知を行うこと
により簡単にリトライを行うことができるので、通信エ
ラーの発生により生じるシステム停止を最小限に抑える
ことができる。

【００５５】＜実施形態３＞図５は、本発明が適用され
る計算機システムの構成を示すブロック図である。

【００５６】同図において、５０-０〜３はマルチプロ
セッサ構成のノードを表し、ノード５０−０，ノード５
０−１，ノード５０−２及びノード５０−３は同一のキ
ャビネット構成のノードであり、５１はケーブルであ
る。

【００５７】本実施形態の計算機システムは、ノード５
０−０，ノード５０−１，ノード５０−２およびノード
５０−３の４つのノードがケーブル５１を介して相互に
接続された構成を採る、クラスタ型並列計算機システム
である。ただし、これら本実施形態におけるシステムの
構成は、本発明を限定するものではない。

【００５８】各ノードは、最大8つからなる複数のシス
テムボード５２―０〜７と、これらを接続するクロスバ
ボード５３から構成されている。

【００５９】クロスバボードは、アドレス情報バス，キ
ャッシュ状態バス，データ制御バス，データバスから構
成され、各システムボード５２−０〜７はこれらのバス
によって相互に接続されるとともに、各ノード５０−０
〜３もこれらのバスによって相互に接続される。

【００６０】図６は、本発明が適用されるシステムボー
ドの構成を示すブロック図である。

【００６１】同図に示されるように、システムボード
は、４つのプロセッサモジュール６０−０〜３、４つの
メモリモジュール６１−０〜３、３つのＰＣＩスロット
６２−０〜２、および、これらを接続するスヌープシス
テムコントローラＳＳＣ６３およびシステムクロスバＳ
ＣＢ６４から構成されている。

【００６２】本実施形態のシステムボードは、プロセッ
サモジュール６０−０，プロセッサモジュール６０−
１，プロセッサモジュール６０−２，およびプロセッサ
モジュール６０−３の４つのプロセッサがＳＳＣ６３お
よびＳＣＢ６４を介して相互に接続された構成を採る、
マルチプロセッサシステムである。ただし、これら本実
施形態におけるシステム構成は、本発明を限定するもの
ではない。

【００６３】メモリモジュール６１−０〜３の各々は、
プログラムおよびデータを保持する主記憶および主記憶
制御回路を備え、主記憶は主記憶回路によりＳＳＣ６３
およびＳＣＢ６４と接続される。

【００６４】４つのメモリモジュール６１−０〜３は６
４Ｍビット単位にインタリーブされており、このインタ
リーブ単位はプロセッサモジュール６０−０〜３内のキ
ャッシュ・メモリのラインサイズにより定まる。

【００６５】また、各メモリモジュール６１−０〜３に
ＳＤＲＡＭを用いて、外部から入力されるクロック信号
に同期してデータの入力を行ってもよく、ＳＤＲＡＭは
１００ＭＨｚ以上の動作周波数に追随することができる
ため、計算機システムの動作を高速化させるのに有用で
ある。

【００６６】なお、これらメモリ構成、インタリーブサ
イズ等は、本発明を限定するものではない。

【００６７】プロセッサモジュール６０−０〜３の各々
は、プログラム命令を主記憶から順次読み出し、順次そ
れらの命令を実行するためのＣＰＵと、主記憶の一部分
の写しを格納するためのキャシュ・メモリと、これを制
御するキャシュ制御回路と、他のプロセッサモジュー
ル，メモリモジュール，またはＰＣＩスロットに実装さ
れる拡張モジュールとの間でデータ通信を行うためのデ
ータ転送装置とを備えている。

【００６８】ＰＣＩスロット６２−０〜２の各々は、外
部インタフェース拡張用に用意されており、これらのス
ロットに各種カード（拡張モジュール）を実装すること
により大規模なシステムを構築することができる。

【００６９】スヌープシステムコントローラＳＳＣ６３
は、並列にアドレスが転送可能な相互結合網を備え、プ
ロセッサモジュール内のキャッシュ・メモリ内容の一貫
性を保証するために採用されたスヌープキャッシュ方式
を制御する制御回路である。

【００７０】システムクロスバＳＣＢ６４は、並列にデ
ータが転送可能な相互結合網を備えたデータバスであ
る。

【００７１】図７は、本発明に係る実施形態３のマルチ
プロセッサシステムの構成を示すブロック図であり、図
８は、本発明に係る実施形態３のアドレス情報データ送
信時のデータフォーマットを示す図である。

【００７２】図７において、７０−０〜３は同一構成の
モジュールＡ，Ｂ，Ｃ，およびＤであり、７１はこれら
のモジュール７０−０〜３と相互に接続され、各モジュ
ールの状態を監視するモジュールＥであり、このように
複数のモジュールを相互接続することによりマルチプロ
セッサシステムを構築している。

【００７３】なお、モジュール７０−０〜３は、図6中
のプロセッサモジュール６０−０〜３に対応しており、
プロセッサモジュール６０−０〜３と同じ構成を備える
ものであり、監視モジュール７１は、図６中のスヌープ
システムコントローラＳＳＣ６３に対応しており、スヌ
ープシステムコントローラＳＳＣ６３と同じ構成を備え
るものである。

【００７４】各モジュール７０−０〜３は、アドレス情
報制御部７２−０〜３、エラーチェック部７３−０〜
３、ＩＤ変更部７４−０〜３、ＩＤチェック部７５−０
〜３、リトライカウンタ部７６−０〜３を備えており、
各モジュールにおけるその他の機能は図示を省略してい
る。

【００７５】図８において、８０はアドレス情報の送信
元を示すマスタＩＤ情報であり、８１は送信先を示すア
ドレス情報であり、８２はマスタＩＤ情報のエラーチェ
ックを行うためのマスタＩＤチェックビットであり、８
３はアドレス情報データ全体のエラーチェックを行うた
めの全データチェックビットである。

【００７６】アドレス情報制御部７２−０〜３はアドレ
ス情報の送信を行い、エラーチェック部７３−０〜３は
モジュール７１から受信されたアドレス情報のエラーチ
ェックを行って、エラー検出信号の送信を行う。

【００７７】エラー検出信号は、2ビットで表され、ア
ドレス情報にエラーが発生しない場合には「００」、ア
ドレス情報にエラーが発生した場合で、マスタＩＤにエ
ラーが発生していないときは「０１」、マスタＩＤにエ
ラーが発生しているときは「１０」とする。

【００７８】ＩＤ変更部７４−０〜３はモジュール７１
から受信されたマスタＩＤ情報の変更を行い、ＩＤチェ
ック部７５−０〜３はモジュール７１から受信したアド
レス情報データ中のマスタＩＤと自モジュールのＩＤと
を比較し、リトライカウンタ部７６−０〜３はアドレス
情報の再送回数を計数する。

【００７９】監視モジュール７１は、各モジュール７０
−０〜３から送信されてくるアドレス情報およびエラー
検出信号をスヌープして各モジュール７０−０〜３へ転
送する機能を備えている。

【００８０】以上の構成を有する本発明に係る実施形態
３のマルチプロセッサシステムの動作を、図９、図１０
および図１１を参照して説明する。

【００８１】なお、以下の動作説明においては、モジュ
ール７０−３をアドレス情報の送信元モジュール、モジ
ュールＡ７０−０をアドレス情報の送信先モジュールと
して説明するが、モジュール７１のスヌープ制御により
モジュール７０−３から送信されたアドレス情報は他の
モジュール７０−１〜３にも送信されて、モジュールＡ
７０−０と同じように処理動作する。

【００８２】図９は、本発明に係る実施形態３のアドレ
ス情報送信元モジュールの動作を示すフローチャートで
ある。

【００８３】ステップＳ３０では、送信元のモジュール
Ｄ７０−３内のアドレス情報制御部７２−３より送信先
のモジュールＡ７０−０に対して図８に示すアドレス情
報データが送信される。この時、アドレス情報データ内
のマスタＩＤ情報にはモジュールＤ７０−３のＩＤ
「Ｄ」を、またアドレス情報にはモジュールＡ７０−０
のＩＤ「Ａ」をセットする。

【００８４】次に、ステップＳ３１では、モジュール７
１から転送されてくるアドレス情報データとエラー検出
信号「０１」から自モジュール宛のエラー検出信号「０
１」を受信したか否かを判断する。この時、ＩＤチェッ
ク部７５−３はモジュール７１から受信したアドレス情
報データ中のマスタＩＤと自モジュールのＩＤとを比較
し、これらのＩＤが一致していれば受信したエラー検出
信号「０１」を自モジュール宛のエラー検出信号と判断
する。

【００８５】モジュールＥ７１から自モジュール宛にエ
ラー検出信号「０１」を受信することなく、アドレス情
報データの送信が正常に行われているときは、ステップ
Ｓ３２に進んで、リトライカウンタ部７６−３の計数内
容を「０」にクリアし、処理を終了する。

【００８６】一方、ステップＳ３１でモジュールＥ７１
からエラー検知信号「０１」を受信した場合は、ステッ
プＳ３３に進み、リトライカウンタ部７６−３の計数内
容に１を加えて更新し、ステップＳ３４では、リトライ
カウンタ部７６−３の計数内容が予め定められた値に達
しているか否か判断し、リトライカウンタ部７６−３の
計数内容が予め定められた値に達すると、アドレス情報
データを送信先モジュールＡ７０−０へ送信することは
それ以降行わず、送信先モジュールＡ７０−０は故障と
判定してシステムを停止する一方、計数内容が規定値を
超えていないときは、ステップＳ３５に進む。

【００８７】ステップＳ３５では、アドレス情報制御部
７２−３がアドレス情報データ再送し、再びステップＳ
３１に戻る。

【００８８】図１０は、本発明に係る実施形態３のアド
レス情報送信先モジュールの動作を示すフローチャート
である。

【００８９】ステップＳ４０では、モジュールＥ７１か
ら転送されたアドレス情報データを受信し、ステップＳ
４１では、エラーチェック部７３−０が受信したアドレ
ス情報データの全チェックビット８３に基づきアドレス
情報データ中に誤りがあるか否かを判断し、アドレス情
報データ中に誤りがない場合には、アドレス情報データ
が自モジュール宛のデータか否かの後処理を行ってステ
ップＳ４０に戻り、前述のアドレスデータの受信処理を
繰り返す一方、受信データ中の誤りがある場合には、ス
テップＳ４２に進む。

【００９０】ステップＳ４２では、エラーチェック部７
３−０が受信したアドレス情報データのマスタＩＤチェ
ックビット８３に基づきアドレス情報データ中のマスタ
ＩＤ情報に誤りがあるか否かを判断し、マスタＩＤ情報
に誤りがある場合には、ステップＳ４３に進み、マスタ
ＩＤ情報に誤りがない場合には、ステップＳ４４に進
む。

【００９１】ステップＳ４３では、受信したアドレス情
報データをリトライ不可エラー有するデータとして破棄
し、ＩＤ変更部７４−０がマスタＩＤ情報８０をモジュ
ール７０−０〜３のＩＤとは異なるＩＤに変換したアド
レス情報データをモジュールＥ７１へ送信してステップ
Ｓ４０に戻り、前述のアドレスデータの受信処理を繰り
返す。

【００９２】ステップＳ４４では、送信元モジュール７
０−３へエラー検出信号「０１」を出力してステップＳ
４０に戻り、前述のアドレスデータの受信処理を繰り返
す。

【００９３】図１１は、本発明に係る実施形態３の監視
モジュールの動作を示すフローチャートである。

【００９４】ステップＳ５０では、各モジュール７０−
０〜３から送信されてくるアドレス情報データを受信
し、ステップＳ５１ではアドレス情報データのマスタＩ
Ｄ情報８０をスヌープしてマスタＩＤ情報８０が各モジ
ュール７０−０〜３の何れかのＩＤである否かを判断す
る。

【００９５】マスタＩＤ情報が各モジュール７０−０〜
３の何れかのＩＤである場合には、ステップＳ５２に進
み、各モジュールへ受信したアドレス情報データを転送
してステップＳ５０に戻り、前述のアドレスデータの受
信処理を繰り返す一方、マスタＩＤ情報が各モジュール
７０−０〜３の何れかのＩＤではない場合には、先に転
送したアドレス情報データにリトライ不可能なエラーが
生じたと判断してシステムを停止する。

【００９６】このように本実施形態３では、アドレス情
報データにエラーが生じた場合であっても、マスタＩＤ
情報にエラーがなければ、アドレス情報データの送信元
にて再送信を行うことによりエラー回避ができるので、
通信エラーの発生により生じるシステム停止を最小限に
抑えることができる。

【００９７】＜実施形態４＞図１２は、本発明に係る実
施形態４のマルチプロセッサシステムの構成を示すブロ
ック図である。

【００９８】図１２において、９０−０〜３は同一構成
のモジュールＡ，Ｂ，Ｃ，およびＤであり、９１はこれ
らのモジュール９０−０〜３と相互に接続され、各モジ
ュールの状態を監視するモジュールＥであり、このよう
に複数のモジュールを相互接続することによりマルチプ
ロセッサシステムを構築している。

【００９９】なお、モジュール９０−０〜３は、図6中
のプロセッサモジュール６０−０〜３に対応しており、
プロセッサモジュール６０−０〜３と同じ構成を備える
ものであり、監視モジュール９１は、図６中のスヌープ
システムコントローラＳＳＣ６３に対応しており、スヌ
ープシステムコントローラＳＳＣ６３と同じ構成を備え
るものである。

【０１００】各モジュール９０−０〜３は、アドレス情
報制御部９２−０〜３、エラーチェック部９３−０〜
３、タイミング一致チェック部９４−０〜３を備えてお
り、各モジュールにおけるその他の機能は図示を省略し
ている。

【０１０１】アドレス情報制御部９２−０〜３はアドレ
ス情報の送信を行い、エラーチェック部９３−０〜３は
モジュール９１から受信されたアドレス情報のエラーチ
ェックを行って、エラー検出信号の送信を行う。

【０１０２】エラー検出信号は、2ビットで表され、ア
ドレス情報にエラーが発生しない場合には「００」、ア
ドレス情報にエラーが発生した場合で、マスタＩＤにエ
ラーが発生していないときは「０１」、マスタＩＤにエ
ラーが発生しているときは「１０」とする。

【０１０３】タイミング一致チェック部９４−０〜３は
モジュール７１から受信したエラー検出信号の受信タイ
ミングとアドレス情報送信タイミングとの比較を行い、
アドレス情報の再送を判断する。

【０１０４】監視モジュール９１は、各モジュール７０
−０〜３から送信されてくるアドレス情報およびエラー
検出信号をスヌープして各モジュール９０−０〜３へ転
送する機能とアドレス情報データが正常にブロードキャ
ストされたことを示す信号をアドレス情報データの送信
元モジュールに送信する機能を備えている。

【０１０５】図１２において、モジュールＤ９０−３を
アドレス送信元モジュール、モジュールＡ９０−０をア
ドレス送信先モジュールとして、本実施形態４の動作を
説明する。

【０１０６】まず、アドレス送信元のモジュールＤ９０
−３のアドレス情報制御部９２−３より送信先のモジュ
ールＡ９０−０に対して、アドレス情報データを送出す
ると、エラーチェック部９３−０の受信バッファでこれ
を受信する。

【０１０７】エラーチェック部９３−０は、アドレス情
報データにエラーが生じたか否かを判断し、通信エラー
が発生することなく、アドレス情報データの送信が正常
に行われたときは、後続のデータ通信処理を行い、アド
レス情報データにエラーが生じたと判断された場合に
は、エラー検出信号「０１」を送出する。

【０１０８】このエラー検出信号を受信したモジュール
９０−０以外の各モジュール９０−１〜３は、それぞれ
のタミング一致チェック部９４−１〜３において、エラ
ー検出信号の受信タイミングとモジュールＥ９１から送
信されたアドレス情報データが正常にブロードキャスト
されたことを示す信号の受信タイミングとを比較し、両
者のタイミングが予め決められた所定間隔であるか否か
判断する。

【０１０９】エラー検出信号の受信タイミングとモジュ
ールＥ９１から送信されたアドレス情報データが正常に
ブロードキャストされたことを示す信号の受信タイミン
グの所定間隔は、各モジュールにごとに予め決められて
おり、各モジュール間を結ぶバス４１の距離および性能
に応じて定まる。

【０１１０】モジュール９１から送出されたアドレス情
報データが正常にブロードキャストされたことを示す信
号は、モジュール９０−３から送出されたアドレス情報
データに対応する通知であるため、タミング一致チェッ
ク部９４−３においてのみ所定時間と一致すると判断さ
れる。

【０１１１】そのため、モジュール９０−３のタミング
一致チェック部９４−３は、アドレス情報制御部９２−
３に対してアドレス信号の再送を要求し、アドレス情報
制御部９２−３はアドレス信号の再送を行う。

【０１１２】このように本実施形態４では、モジュール
間のアドレス送信中に通信エラーが生じた場合であって
も、送信元もモジュールに対してアドレス情報データが
正常にブロードキャストされたことを示す信号通知を行
うことにより簡単にリトライを行うことができるので、
通信エラーの発生により生じるシステム停止を最小限に
抑えることができる。

【０１１３】＜実施形態４＞図１３と図１４は、本発明
に係る実施形態５のアドレス情報送信元モジュールの動
作を示すフローチャートであり、図１５は、本発明に係
る実施形態５のアドレス情報送信先モジュールの動作を
示すフローチャートである。

【０１１４】本実施形態５は、本実施形態１〜４の送信
側の装置あるいはモジュールに複数のアドレス情報を一
度に送出する機能を追加したものであり、アドレス情報
はａ，ｂ，ｃ，ｄの順に送出されるものとし、各モジュ
ールにブロードキャストされる順序も同様とする。

【０１１５】エラー通知が監視モジュールからブロード
キャストされてきた場合、自モジュール宛のエラー通知
かをマスタＩＤの比較により判断し、エラー通知がどの
アドレス情報を指しているかをコマンドＩＤの比較によ
りチェックしてアドレス再送を行い、このとき送出順序
を保持するために、後続のアドレス情報も同様に再送す
る。

【０１１６】また、アドレスバス上に生じたエラーのた
めエラーが修復されずに再送処理を繰り返すことを防ぐ
ため、各アドレス情報ごとにリトライカウンタＡ，Ｂ，
ＣおよびＤを設け、リトライが所定回数を超えた場合に
は再送を中止する。

【０１１７】図１３において、ステップＳ６０では、す
べてのリトライカウンタＡ，Ｂ，ＣおよびＤの値を０に
リセットし、アドレス情報をａ，ｂ，ｃ，ｄの順に送出
する。

【０１１８】次に、ステップＳ６２−ａでは、アドレス
情報ａについて自モジュール宛のエラー通知信号「０
１」を受信したか否かを判断する。この時、受信したア
ドレス情報データ中のマスタＩＤと自モジュールのＩＤ
とを比較し、これらのＩＤが一致していれば受信したエ
ラー通知信号「０１」を自モジュール宛のエラー検出信
号と判断する。

【０１１９】自モジュール宛にエラー検出信号「０１」
を受信することなく、アドレス情報データの送信が正常
に行われているときは、ステップＳ６２−ｂに進んで、
アドレス情報ｂについて自モジュール宛のエラー通知信
号「０１」を受信したか否かを判断する。

【０１２０】一方、ステップＳ６２−ａにおいてエラー
検知信号「０１」を受信した場合は、ステップＳ６３−
ａに進み、リトライカウンタＡの計数内容に１を加えて
更新し、ステップＳ６４−ａでは、リトライカウンタＡ
の計数内容が予め定められた値に達しているか否か判断
し、リトライカウンタＡの計数内容が予め定められた値
に達すると、アドレス情報の再送処理はそれ以降行わ
ず、エラー処理を行った後にステップＳ６２−ｂに進む
一方、計数内容が規定値を超えていないときは、ステッ
プＳ６５−ａに進む。

【０１２１】ステップＳ６５−ａでは、アドレス情報
ａ，ｂ，ｃ，ｄを再送し、再びステップＳ６２−ａに戻
る。

【０１２２】以下、アドレス情報ｂ，ｃ，ｄの順に同様
の処理（ステップＳ６２−ｂ，ｃ，ｄ〜Ｓ６６−ｂ，
ｃ，ｄ）を行う。

【０１２３】このとき、ステップＳ６５−ｂでは、アド
レス情報ｂ，ｃ，ｄを再送し、ステップＳ６５−ｃで
は、アドレス情報ｃ，ｄを再送し、ステップＳ６５−ｄ
では、アドレス情報ｄを再送する。

【０１２４】図１５において、ステップＳ７０−ａで
は、アドレス情報ａを受信し、ステップＳ７１−ａで
は、受信したアドレス情報ａに誤りがあるか否かを判断
し、アドレス情報ａに誤りがない場合には、ステップＳ
７０−ｂに進む一方、アドレス情報ａに誤りがある場合
には、ステップＳ７２−ａに進む。

【０１２５】ステップＳ７２−ａでは、アドレスエラー
通知を送信してステップＳ７０−ａに戻り、前述のアド
レス情報Ａの受信処理を繰り返す。

【０１２６】以下、アドレス情報ｂ，ｃ，ｄの順に同様
の処理（ステップＳ７０−ｂ，ｃ，ｄ〜Ｓ７２−ｂ，
ｃ，ｄ）を行う。

【０１２７】このように本実施形態５では、複数のアド
レス情報のうちどれかに通信エラーが生じた場合であっ
ても、後続のアドレス情報もリトライさせることで送信
順序を維持することができ、複数のアドレス情報を順番
通り送受信することがとともに、アドレスバス上で故障
が生じているのにリトライを繰り返してシステム停止が
する事態を回避することができる。

【０１２８】以上、図面に基づいて本発明に係る実施形
態を説明してきたが、当業者にとっては種々の変更が可
能であり、例えば，エラー検出回路としてＥＣＣに代え
てパリティチェック回路等の他の回路構成を採用するこ
とも可能である。

【０１２９】以上の説明により、本発明は以下のような
特徴を開示する。 （１）複数のデータ処理モジュール間を接続し、少なく
ともターゲットアドレスと、送信元を示すマスタＩＤか
らなるアドレス情報を送出するアドレスバスにおいて、
アドレス情報全体に対して第１のチェックビットと、マ
スタＩＤのみを対象とした第２のチェックビットを付与
し、アドレスバス監視回路において第１のチェックビッ
トによるアドレス情報全体に訂正不可能なエラーを検出
したが、第２のチェックビットによりマスタＩＤにはエ
ラーを検出しなかった場合、エラー検出回路からリトラ
イ可能なエラー通知をスヌープアドレスから所定のタイ
ミングで受信したアドレス送信元がアドレス情報の再送
出を行う。 （２）複数のデータ処理モジュール間を接続し、少なく
ともターゲットアドレスと、送信元を示すマスタＩＤか
らなるアドレス情報を送出するアドレスバスにおいて、
送出アドレス情報に訂正不可能なエラーが検出されたこ
とを示す通知を、送信元に対するアドレスが正常にブロ
ードキャストされたことを示す通知から所定のタイミン
グにで行うことにより、送出元は自己が送出したアドレ
スのエラーを認識し、アドレスを再送出する。 （３）前記１項において、第２のチェックビットによ
り、マスタＩＤにエラーを検出した場合、リトライ不可
として通知する。 （４）前記１項において、第２のチェックビットによる
マスタＩＤにも訂正不可能なエラーを検出した場合、リ
トライ可能エラーを通知するのと同時に、スヌープアド
レス情報のマスタＩＤをあり得ない数値に変更すること
によりアドレス送出のリトライを抑止する。 （５）前記１または２項において、所定回数リトライを
繰り返してもエラーが連続した場合、リトライを中止
し、リトライ不可能なエラーとしてエラー処理を開始す
る。 （６）前記１〜５項において、アドレス情報として、タ
ーゲットアドレス、マスタＩＤの他に、ひとつの送信元
が複数のアドレスを発行場合に、その発行順を示すコマ
ンドＩＤを持ち、マスタＩＤとコマンドＩＤを対象とし
た第２のチェックビットを付与する。 （７）前記６項において、同一マスタからの先行するア
ドレスでリトライが発生した場合、後続のアドレス送出
もリトライとする。 （８）前記７項において、同一マスタからの先行するア
ドレスでリトライ不可エラーが通知されたか、リトライ
可能なエラーにおけるリトライ数が所定回数を超えた場
合は、後続のアドレス送出をリトライとせずそのまま送
出する。

【０１３０】

【発明の効果】以上説明したように本発明によれば、ア
ドレスバス上で修復不可能なエラーが生じても、可能な
限りシステム全体の運用を継続することが可能になる。

【０１３１】また、他の発明によれば、これに加えて、
システム停止が必要な場合でも、その状態を正確に把握
し、故障原因を的確に把握することが可能になる。

【図面の簡単な説明】

【図１】本発明に係る実施形態１のデータ転送装置の構
成を示すブロック図である。

【図２】本発明に係る実施形態１のデータ送信装置の動
作を示すフローチャートである。

【図３】本発明に係る実施形態１のデータ受信装置の動
作を示すフローチャートである。

【図４】本発明に係る実施形態２のマルチプロセッサシ
ステムの構成を示すブロック図である。

【図５】本発明が適用される計算機システムの構成を示
すブロック図である。

【図６】本発明が適用されるシステムボードの構成を示
すブロック図である。

【図７】本発明に係る実施形態３のマルチプロセッサシ
ステムの構成を示すブロック図である。

【図８】本発明に係る実施形態３のアドレス情報データ
送信時のデータフォーマットを示す図である。

【図９】本発明に係る実施形態３のアドレス情報送信元
モジュールの動作を示すフローチャートである。

【図１０】本発明に係る実施形態３のアドレス情報送信
先モジュールの動作を示すフローチャートである。

【図１１】本発明に係る実施形態３の監視モジュールの
動作を示すフローチャートである。

【図１２】本発明に係る実施形態４のマルチプロセッサ
システムの構成を示すブロック図である。

【図１３】本発明に係る実施形態５のアドレス情報送信
元モジュールの動作を示すフローチャートである。

【図１４】本発明に係る実施形態５のアドレス情報送信
元モジュールの動作を示すフローチャート（続き）であ
る。

【図１５】本発明に係る実施形態５のアドレス情報送信
先モジュールの動作を示すフローチャートである。

【符号の説明】

１０ データ送信装置 １１ アドレス情報生成部 １２ 送信バッファ１２ １３ タイマー部 １４ カウンター部 １５ 送信制御部 ２０ データ受信装置 ２１ 受信バッファ ２２ エラー検出部 ２３ エラー通知部２３ ２４ 受信制御部 ３０ アドレスデータ ３１ エラー通知信号

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B045 BB02 BB12 BB28 BB34 BB47 FF02 GG06 JJ02 JJ14 JJ32 JJ37 JJ45 5K014 AA03 AA04 DA02 EA00 EA08 FA03

Claims (4)

【特許請求の範囲】
1. 【請求項１】 送信したデータ中の誤りが検出された場
   合に送信されてくる誤り検出信号を受信する機能を有す
   るデータ送信装置であって、 送信したデータに対応する誤り検出信号を受信するか否
   か判断する手段と、 判断結果に応じて前記データの再送を制御する手段とを
   備えることを特徴とするデータ送信装置。
2. 【請求項２】 送信されてくるデータの誤り検出を行う
   機能を有するデータ受信装置であって、 受信したデータ中の誤りの有無を検査し、該検査の結果
   該受信したデータ中に誤りがあることが判明した場合に
   は、誤りの程度に応じて誤り検出信号を生成するデータ
   受信手段を備えることを特徴とするデータ受信装置。
3. 【請求項３】 送信したデータ中の誤りが検出された場
   合に送信されてくる誤り検出信号を受信する機能を有
   し、 送信したデータに対応する誤り検出信号を受信するか否
   か判断する手段と、 判断結果に応じて前記データの再送を制御する手段とを
   備えるデータ送信装置と、 送信されてくるデータの誤り検出を行う機能を有し、 受信したデータ中の誤りの有無を検査し、該検査の結果
   該受信したデータ中に誤りがあることが判明した場合に
   は、誤りの程度に応じて誤り検出信号を生成するデータ
   受信手段を備えるデータ受信装置とからなることを特徴
   とするデータ転送装置。
4. 【請求項４】 送信元のアドレス情報を少なくとも含む
   データの転送方法であって、 受信された転送データからエラーが検出されたものの、
   送信元のアドレス情報からはエラーが検出されなかった
   場合には、当該データを再度転送することを特徴とする
   データ転送方法。