JP2001175490A - Data transfer system - Google Patents
Data transfer systemInfo
- Publication number
- JP2001175490A JP2001175490A JP36315899A JP36315899A JP2001175490A JP 2001175490 A JP2001175490 A JP 2001175490A JP 36315899 A JP36315899 A JP 36315899A JP 36315899 A JP36315899 A JP 36315899A JP 2001175490 A JP2001175490 A JP 2001175490A
- Authority
- JP
- Japan
- Prior art keywords
- data
- crc
- data transfer
- error
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、データ転送方式に
関し、特にＣＲＣを行ったデータを、ＤＲＡＭからなる
半導体ディスクとホストコンピュータとの間で転送する
場合に、ＤＲＡＭの使用量を抑制したデータ転送方式に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transfer method, and more particularly to a data transfer method in which data subjected to CRC is transferred between a semiconductor disk composed of a DRAM and a host computer with a reduced amount of DRAM used. About the method.
【０００２】[0002]
【従来の技術】従来、例えば汎用コンピュータ（メイン
フレーム）の分野で、文書等の大容量の情報を電子的に
保存する手段として、磁気ディスク装置（ハードディス
ク）や光ディスクが使用されていた。一方、近年の半導
体デバイスの価格低下に伴い、大容量情報の保存手段と
して半導体デバイスを用いた「半導体ディスク」が登場
してきた。半導体ディスクはデータ保持のために常にデ
ータのリフレッシュを要するＤＲＡＭ（dynamic rando
m access memory）により構成し、その特徴は大容量
と高速性にある。2. Description of the Related Art Conventionally, in the field of general-purpose computers (mainframes), magnetic disk devices (hard disks) and optical disks have been used as means for electronically storing large amounts of information such as documents. On the other hand, with the recent decrease in the price of semiconductor devices, “semiconductor disks” using semiconductor devices as means for storing large-capacity information have appeared. A semiconductor disk is a DRAM (dynamic rando) that always requires data refresh for data retention.
m access memory), and its features are large capacity and high speed.
【０００３】この半導体ディスクを使用した大容量・高
速の記憶装置を「電子ディスクサブシステム」と称す
る。電子ディスクサブシステムＳＳ０は、図５（Ａ）に
示すように、次に説明する電子ディスク制御装置（ＥＤ
Ｃ）１１０と電子ディスク装置（ＥＤＵ）１２０とを備
えて構成される。A large-capacity, high-speed storage device using this semiconductor disk is called an "electronic disk subsystem". Electronic disk subsystem SS 0, as shown in FIG. 5 (A), the electronic disk controller described below (ED
C) 110 and an electronic disk unit (EDU) 120.
【０００４】電子ディスク制御装置１１０は、電子ディ
スクサブシステムＳＳ０内のデータの信頼性を向上する
為に、上位装置（ホストコンピュータ）１００から転送
された５１２バイト（６４ワード）のデータ１５１を１
単位としてＣＲＣ（cyclicredundancy check、巡回冗
長検査）１５２を付加する機能を有する（図６（Ａ）参
照）。そして、例えば２４ビットのＣＲＣを付加したデ
ータ（ＣＲＣ付加データと称する）１５０（図６
（Ａ））をＤＲＡＭからなるメモリ部（半導体ディス
ク）１２１を備えた電子ディスク装置１２０へ転送し、
このＣＲＣ付加データ１５０をメモリ部１２１へ格納す
る。ここに、メモリ部１２１は、図５（Ｂ）に示すよう
に、多ビット幅（例えば、４ビット）のＤＲＡＭを１単
位の記憶素子として構成され、メモリ部１２１全体では
例えば６４Ｍビットである。The electronic disk control device 110 converts 512-byte (64 words) data 151 transferred from the host device (host computer) 100 into one in order to improve the reliability of the data in the electronic disk subsystem SS 0 .
It has a function of adding a CRC (cyclic redundancy check) 152 as a unit (see FIG. 6A). Then, for example, data to which a 24-bit CRC is added (referred to as CRC additional data) 150 (FIG. 6)
(A)) to an electronic disk device 120 including a memory unit (semiconductor disk) 121 composed of a DRAM,
The CRC additional data 150 is stored in the memory unit 121. Here, as shown in FIG. 5B, the memory unit 121 is configured with a DRAM having a multi-bit width (for example, 4 bits) as one unit of storage element, and the entire memory unit 121 has, for example, 64 Mbits.
【０００５】そして、上位装置１００からのデータ転送
が途中で終了した場合には、書き込みデータが異常であ
ることを、ＣＲＣに「特別なコード」を書き込むことに
より正規のＣＲＣを破壊し、異常認識を可能としている
（「破壊書き込み」と称する。図６（Ｂ）の破壊書き込
み１５３を参照）。When the data transfer from the host device 100 is terminated halfway, it is determined that the write data is abnormal by writing a "special code" in the CRC to destroy the normal CRC and recognize the abnormality. (Referred to as “destructive writing”; see destructive writing 153 in FIG. 6B).
【０００６】しかし、前記メモリ部１２１のように、多
ビット幅（例えば、４ビット）を１単位とするＤＲＡＭ
で構成される記憶装置では、４ビット・１単位でＤＲＡ
Ｍが故障することが多い（複数ビットエラーと称する。
図７（Ａ）参照）。しかも、２ビットのエラーを訂正す
るためには、１５ビットのＥＣＣ（誤り訂正符号、erro
r correcting code）を必要とするので、４ビットの
複数ビットエラーを訂正するにはＥＣＣとして３０ビッ
ト（＝１５＋１５）が必要となり（図７（Ｂ）参照）、
メモリの有効活用ができない（無駄が多い）。However, like the memory section 121, a DRAM having a multi-bit width (for example, 4 bits) as one unit is used.
In the storage device composed of
M often fails (referred to as a multiple bit error).
FIG. 7A). Further, in order to correct a 2-bit error, a 15-bit ECC (error correction code, erro
r correcting code), 30 bits (= 15 + 15) are required as ECC to correct a 4-bit multi-bit error (see FIG. 7B).
Memory cannot be used effectively (wasteful).
【０００７】そこで、かかる複数ビットエラーに伴う無
駄の回避手段として、図８に示すように、ＥＣＣを付加
した１組・７９ビット（＝データ６４ビット＋ＥＣＣ１
５ビット）のデータ（例えば、「D00 D01…E00」）が
同一のＤＲＡＭに格納されないように、分割して複数の
ＤＲＡＭ１４１，１４２…に書き込む手段（クロスビッ
ト方式）を採っている。このようにすると、少ないＥＣ
Ｃでデータの訂正が可能なので、メモリを有効活用する
ことができる（無駄が無い）。Therefore, as a means for avoiding waste associated with such a multi-bit error, as shown in FIG. 8, one set of 79 bits (= data 64 bits + ECC1) to which ECC is added.
(5 bits) data (for example, “D 00 D 01 ... E 00 ”) is divided and written into a plurality of DRAMs 141, 142... (Cross bit system) so as not to be stored in the same DRAM. In this way, less EC
Since data can be corrected in C, the memory can be used effectively (no waste).
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、この分
割格納方法を採用すると、電子ディスク制御装置１１０
から電子ディスク装置１２０への最小転送数は、４｛ワ
ード｝単位でクロスビットしているので、４｛ワード｝
（前記７９ビット構成のデータを｛ワード｝と記す）と
なる（図８の状態）。However, if this divided storage method is adopted, the electronic disk controller 110
Since the minimum number of transfers to the electronic disk device 120 is cross-bit in units of 4 words, 4 bits
(The 79-bit data is referred to as {word}) (state in FIG. 8).
【０００９】従って、ＣＲＣ付加データ１５０（図６
（Ａ））のＣＲＣ１５２の部分を格納する為に、ＣＲＣ
１５２が数バイト（例えば２４ビット）の場合でも、１
ワード（８バイト＝６４ビット）×ＤＲＡＭのデータビ
ット数分（この場合は４ビットなので、６４×４＝２５
６ビット）のメモリを使用しなければならなかった。こ
れでは、ＣＲＣエラーの検出のために無駄が多く、半導
体ディスクを有効活用しているとはいえない。Accordingly, the CRC additional data 150 (FIG. 6)
In order to store the CRC 152 part of (A)), the CRC
Even if 152 is several bytes (for example, 24 bits), 1
Word (8 bytes = 64 bits) × the number of DRAM data bits (in this case, 4 bits, 64 × 4 = 25
6 bits) of memory had to be used. In this case, there is much waste in detecting the CRC error, and it cannot be said that the semiconductor disk is effectively utilized.
【００１０】そこで本発明の課題は、ＣＲＣを行ったデ
ータを、ＤＲＡＭからなる半導体ディスクとホストコン
ピュータとの間で転送する場合に、ＤＲＡＭの使用量を
抑制したデータ転送方式を提供することである。It is an object of the present invention to provide a data transfer method in which the amount of use of a DRAM is reduced when data subjected to CRC is transferred between a semiconductor disk comprising a DRAM and a host computer. .
【００１１】[0011]
【課題を解決するための手段】前記課題を解決するため
に本発明は、複数の装置間でデータ転送を行う際にエラ
ーチェックとしてＣＲＣを行い、そのＣＲＣ結果をデー
タに付加してデータ転送を行うデータ転送方式におい
て、前記ＣＲＣ結果であるエラーの有無を、フラグビッ
トとしてデータに付加して転送することを特徴とする。
また、前記複数の装置は、ホストコンピュータと半導体
ディスクとを備えてなることを特徴とする。また、前記
半導体ディスクは、ＤＲＡＭを備えてなることを特徴と
する。SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention performs CRC as an error check when performing data transfer between a plurality of devices, and adds the CRC result to data to perform data transfer. In the data transfer method to be performed, the presence or absence of an error as the CRC result is added to the data as a flag bit and transferred.
Further, the plurality of devices include a host computer and a semiconductor disk. Further, the semiconductor disk is provided with a DRAM.
【００１２】このようにすれば、例えばＤＲＡＭで構成
した半導体ディスクとホストコンピュータとの間でデー
タ転送を行う際に、ＣＲＣ結果でエラーがあった場合
は、１ビットのＣＲＣエラーフラグビットをデータに付
加して、ＤＲＡＭに格納する。従って、ＣＲＣ（例え
ば、２４ビット）の格納のために、ＤＲＡＭを無駄にす
ることがない。In this way, for example, when data is transferred between a semiconductor disk constituted by a DRAM and a host computer, if there is an error in the CRC result, a 1-bit CRC error flag bit is added to the data. In addition, the data is stored in the DRAM. Therefore, the DRAM is not wasted for storing the CRC (for example, 24 bits).
【００１３】[0013]
【発明の実施の形態】以下、本発明を図示の実施例に基
づいて説明する。図１は本発明を適用する電子ディスク
サブシステムＳＳのブロック図である。なお、既に説明
した部分には同一符号を付し、重複記載を省略する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the illustrated embodiment. FIG. 1 is a block diagram of an electronic disk subsystem SS to which the present invention is applied. Note that the same reference numerals are given to the already described portions, and redundant description is omitted.
【００１４】図１において、電子ディスク制御装置１０
のＣＲＣ生成部１１は、上位装置１００より転送された
データ１５１（図６（Ａ）参照）にＣＲＣ１５２を付加
し、電子ディスク装置２０に転送する。電子ディスク装
置２０のＣＲＣチェック部２１は、電子ディスク制御装
置１０より転送されたデータ１５１とＣＲＣ１５２をチ
ェックし、エラーの有無を電子ディスク装置２０のメモ
リライト制御部２２に通知する。In FIG. 1, an electronic disk control device 10
The CRC generator 11 adds a CRC 152 to the data 151 (see FIG. 6A) transferred from the host device 100 and transfers the data to the electronic disk device 20. The CRC check unit 21 of the electronic disk device 20 checks the data 151 and the CRC 152 transferred from the electronic disk control device 10 and notifies the memory write control unit 22 of the electronic disk device 20 of the presence or absence of the error.
【００１５】電子ディスク装置２０のメモリライト制御
部２２は、データ１５１と共にＣＲＣエラーフラグビッ
トにエラーの有無を示す１ビット構成のコードを格納す
る（図２参照）。メモリ部１２１は、メモリライト制御
部２２より送られたデータ１５１およびＣＲＣエラーフ
ラグ３１と、ＣＲＣエラーフラグがセットされていた場
合はデータエラーを訂正するＥＣＣ３２を格納する。電
子ディスク装置２０のメモリリード制御部２３は、メモ
リ部１２１より読み出したＣＲＣエラーフラグ３１を電
子ディスク装置２０のＣＲＣ生成部２４に転送する。The memory write control unit 22 of the electronic disk device 20 stores a code of one bit indicating presence or absence of an error in a CRC error flag bit together with the data 151 (see FIG. 2). The memory unit 121 stores the data 151 and the CRC error flag 31 sent from the memory write control unit 22, and the ECC 32 for correcting a data error when the CRC error flag is set. The memory read control unit 23 of the electronic disk device 20 transfers the CRC error flag 31 read from the memory unit 121 to the CRC generation unit 24 of the electronic disk device 20.
【００１６】電子ディスク装置２０のＣＲＣ生成部２４
は、ＣＲＣエラーフラグ３１によりエラーの有無をチェ
ックし、エラーが有ればＣＲＣを不正にし、エラーが無
ければ再計算したＣＲＣを電子ディスク制御装置１０に
転送する。電子ディスク制御装置１０のＣＲＣチェック
部１２は、電子ディスク装置２０から送られてきたＣＲ
Ｃをチェックし、エラーの有無を上位装置１００に通知
する。The CRC generator 24 of the electronic disk device 20
Checks the presence / absence of an error using the CRC error flag 31, if there is an error, invalidates the CRC, and if there is no error, transfers the recalculated CRC to the electronic disk control device 10. The CRC check unit 12 of the electronic disk control device 10 checks the CR transmitted from the electronic disk device 20
Check C, and notify the host device 100 of the presence or absence of the error.
【００１７】次に図１の回路の動作について、図１〜図
４を参照して説明する。図２はデータにＣＲＣエラーフ
ラグビット３１とＥＣＣ３２を付加した場合の図、図３
は上位装置１００から電子ディスクサブシステムＳＳへ
のデータ転送の動作フローチャート、図４は電子ディス
クサブシステムＳＳから上位装置１００へのデータ転送
の動作フローチャートである。Next, the operation of the circuit of FIG. 1 will be described with reference to FIGS. FIG. 2 shows a case where CRC error flag bit 31 and ECC 32 are added to data.
4 is an operation flowchart of data transfer from the host device 100 to the electronic disk subsystem SS, and FIG. 4 is an operation flowchart of data transfer from the electronic disk subsystem SS to the host device 100.
【００１８】図３に示すように、通常、上位装置１００
よりデータ１５１（図６（Ａ）参照）が転送されてきた
場合（ステップＳ１）、電子ディスク制御装置１０のＣ
ＲＣ生成部１１によりデータ１５１にＣＲＣ１５２を付
加し、電子ディスク装置２０に転送する（ステップＳ
２）。電子ディスク装置２０のＣＲＣチェック部２１は
電子ディスク制御装置１０より転送されたデータ１５１
及びＣＲＣ１５２をチェックし、エラーの有無を電子デ
ィスク装置２０のメモリライト制御部２２に通知する
（ステップＳ３）。As shown in FIG.
When the data 151 (see FIG. 6A) is transferred (step S1), the C of the electronic disk control device 10
The CRC 152 is added to the data 151 by the RC generation unit 11 and transferred to the electronic disk device 20 (step S
2). The CRC check unit 21 of the electronic disk device 20 stores the data 151 transferred from the electronic disk controller 10.
And the CRC 152, and notifies the memory write control unit 22 of the electronic disk device 20 of the presence / absence of an error (step S3).
【００１９】電子ディスク装置２０のメモリライト制御
部２２はエラーが通知されれば（ステップＳ４：エラー
有り）、データ１５１と共にＣＲＣエラーフラグビット
に「エラーを示すコード」（図２のＣＲＣエラーフラグ
ビット３１参照）をメモリ部１２１に格納する（ステッ
プＳ５）。ステップＳ４でノーマルが通知されれば（ス
テップＳ４：エラー無し）、データ１５１と共にＣＲＣ
エラーフラグビットに「正常を示すコード」をメモリ部
１２１に格納する（ステップＳ６）。メモリ部１２１は
「正常を示すコード」の場合はメモリライト制御部２２
より送られたデータ１５１，ＣＲＣエラーフラグ３１を
格納し（ステップＳ７）、「エラーを示すコード」の場
合は、データ１５１とＣＲＣエラーフラグ３１を訂正す
る為のＥＣＣ３２を格納する（ステップＳ８）。When the memory write control unit 22 of the electronic disk device 20 is notified of the error (step S4: there is an error), the data 151 and the CRC error flag bit are added to the “code indicating the error” (the CRC error flag bit in FIG. 2). 31 is stored in the memory unit 121 (step S5). If normal is notified in step S4 (step S4: no error), CRC is sent together with data 151.
The "code indicating normality" is stored in the memory unit 121 as the error flag bit (step S6). If the memory unit 121 is “code indicating normality”, the memory write control unit 22
The received data 151 and CRC error flag 31 are stored (step S7), and in the case of the "code indicating an error", the data 151 and the ECC 32 for correcting the CRC error flag 31 are stored (step S8).
【００２０】次に、図４に示すように、上位装置１００
へデータを転送する場合は（ステップＳ１１）、電子デ
ィスク装置２０のメモリリード制御部２３は、メモリ部
１２１より読み出したＣＲＣエラーフラグ３１を電子デ
ィスク装置２０のＣＲＣ生成部２４に転送する（ステッ
プＳ１２）。電子ディスク装置２０のＣＲＣ生成部２４
は、ＣＲＣエラーフラグ３１によりエラーの有無をチェ
ックし（ステップＳ１３）、エラーが有ればＣＲＣを不
正にし（ステップＳ１４）、エラーが無ければ再計算し
たＣＲＣを電子ディスク制御装置１０に転送する（ステ
ップＳ１５）。電子ディスク制御装置１０のＣＲＣチェ
ック部１２は、電子ディスク装置２０から送られてきた
ＣＲＣをチェックし（ステップＳ１６）、エラーの有無
を上位装置１００に通知する（ステップＳ１７）。Next, as shown in FIG.
When the data is transferred to the electronic disk device 20 (step S11), the memory read control unit 23 of the electronic disk device 20 transfers the CRC error flag 31 read from the memory unit 121 to the CRC generation unit 24 of the electronic disk device 20 (step S12). ). CRC generation unit 24 of electronic disk device 20
Checks the presence or absence of an error using the CRC error flag 31 (step S13). If there is an error, invalidates the CRC (step S14). If there is no error, transfers the recalculated CRC to the electronic disk control device 10 (step S14). Step S15). The CRC check unit 12 of the electronic disk control device 10 checks the CRC sent from the electronic disk device 20 (step S16), and notifies the host device 100 of the presence or absence of an error (step S17).
【００２１】[0021]
【発明の効果】以上説明したように本発明によれば、Ｃ
ＲＣエラーがある場合には、ＣＲＣエラーフラグビット
（１ビット）としてメモリ（ＤＲＡＭ）に格納し、ＣＲ
Ｃエラーを検出するようにしているので、例えば２４ビ
ットを要するＣＲＣをメモリ部に格納する必要が無くな
り、メモリの使用量を抑制できる。As described above, according to the present invention, C
If there is an RC error, it is stored in a memory (DRAM) as a CRC error flag bit (1 bit),
Since the C error is detected, it is not necessary to store, for example, a CRC requiring 24 bits in the memory unit, and the amount of memory used can be suppressed.
【図１】本発明の実施例のブロック図である。FIG. 1 is a block diagram of an embodiment of the present invention.
【図２】同実施例に適用するデータ転送の際のデータ構
成を示す図である。FIG. 2 is a diagram showing a data configuration at the time of data transfer applied to the embodiment.
【図３】同実施例における、上位装置から電子ディスク
サブシステムへのデータ転送のフローチャートである。FIG. 3 is a flowchart of data transfer from a higher-level device to an electronic disk subsystem in the embodiment.
【図４】同実施例における、電子ディスクサブシステム
から上位装置へのデータ転送のフローチャートである。FIG. 4 is a flowchart of data transfer from the electronic disk subsystem to a higher-level device in the embodiment.
【図５】従来例を説明する図であって、（Ａ）は従来の
電子ディスクサブシステムのブロック図、（Ｂ）は電子
ディスクサブシステムを構成するメモリ部の概念図であ
る。5A and 5B are diagrams illustrating a conventional example, in which FIG. 5A is a block diagram of a conventional electronic disk subsystem, and FIG. 5B is a conceptual diagram of a memory unit included in the electronic disk subsystem.
【図６】従来例におけるＣＲＣ結果のデータを示す図で
あって、（Ａ）はデータにＣＲＣを付加した概念図、
（Ｂ）は破壊書き込みをした場合の概念図である。FIG. 6 is a diagram showing data of a CRC result in a conventional example, where (A) is a conceptual diagram in which a CRC is added to data,
(B) is a conceptual diagram when destructive writing is performed.
【図７】（Ａ）は従来の多ビットＤＲＡＭの異常の概念
図、（Ｂ）は２ビットと４ビットが異常な場合に、ＥＣ
Ｃとして多くのビットを必要するす説明図である。FIG. 7A is a conceptual diagram of an abnormality in a conventional multi-bit DRAM, and FIG. 7B is a diagram showing an EC when two and four bits are abnormal.
FIG. 4 is an explanatory diagram that requires many bits as C.
【図８】従来のクロスビットによりデータ格納を行う概
念図である。FIG. 8 is a conceptual diagram for performing data storage using a conventional cross bit.
ＳＳ 電子ディスクサブシステム １０ 電子ディスク制御装置 １１ ＣＲＣ生成部 １２ ＣＲＣチェック部 ２０ 電子ディスク装置 ２１ ＣＲＣチェック部 ２２ メモリライト制御部 ２３ メモリリード制御部 ２４ ＣＲＣ生成部 ３１ ＣＲＣエラービット ３２ ＥＣＣ １００ 上位装置 １２１ メモリ部 １５１ データ SS electronic disk subsystem 10 electronic disk control device 11 CRC generation unit 12 CRC check unit 20 electronic disk device 21 CRC check unit 22 memory write control unit 23 memory read control unit 24 CRC generation unit 31 CRC error bit 32 ECC 100 host device 121 Memory 151 data
Claims (8)
ラーチェックとしてＣＲＣを行い、そのＣＲＣ結果をデ
ータに付加してデータ転送を行うデータ転送方式におい
て、 前記ＣＲＣ結果であるエラーの有無を、フラグビットと
してデータに付加して転送することを特徴とするデータ
転送方式。1. A data transfer method for performing a CRC as an error check when performing data transfer between a plurality of devices and adding the CRC result to data to perform data transfer. A data transfer method characterized in that the data is transferred by being added to data as flag bits.
は、破壊書き込み形式であることを特徴とする請求項１
記載のデータ転送方式。2. The method according to claim 1, wherein a format of adding the CRC result to the data is a destructive writing format.
Data transfer method described.
とを特徴とする請求項１または請求項２記載のデータ転
送方式。3. The data transfer method according to claim 1, wherein the flag bit is one bit.
と半導体ディスクとを備えてなることを特徴とする請求
項１乃至請求項３の何れか一つに記載のデータ転送方
式。4. The data transfer method according to claim 1, wherein the plurality of devices include a host computer and a semiconductor disk.
てなることを特徴とする請求項４記載のデータ転送方
式。5. The data transfer method according to claim 4, wherein said semiconductor disk includes a DRAM.
Ｍであることを特徴とする請求項５記載のデータ転送方
式。6. The DRAM has a multi-bit DRA.
6. The data transfer method according to claim 5, wherein M is M.
格納形式は、クロスビット形式であることを特徴とする
請求項６記載のデータ転送方式。7. The data transfer method according to claim 6, wherein the data storage format of the multi-bit DRAM is a cross-bit format.
ラーチェックとしてＣＲＣを行い、そのＣＲＣ結果をデ
ータに付加してデータ転送を行うデータ転送方式におい
て、 転送されたデータのＣＲＣを行う第１ＣＲＣ手段と、 該第１ＣＲＣ手段がエラーがあると判断した場合に、エ
ラーフラグを前記データに付加してメモリに格納する格
納手段と、 前記メモリから前記データを読み出し、エラーフラグ付
きデータの場合には２度目のＣＲＣを行う第２ＣＲＣ手
段とを備えたことを特徴とするデータ転送方式。8. A data transfer method for performing CRC as an error check when performing data transfer between a plurality of devices and adding the CRC result to data to perform CRC of the transferred data. A first CRC means; a storage means for adding an error flag to the data when the first CRC means determines that there is an error; storing the data in a memory; reading the data from the memory; A data transfer method comprising a second CRC means for performing a second CRC.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36315899A JP2001175490A (en) | 1999-12-21 | 1999-12-21 | Data transfer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36315899A JP2001175490A (en) | 1999-12-21 | 1999-12-21 | Data transfer system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001175490A true JP2001175490A (en) | 2001-06-29 |
Family
ID=18478640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36315899A Pending JP2001175490A (en) | 1999-12-21 | 1999-12-21 | Data transfer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001175490A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2419979A (en) * | 2004-11-04 | 2006-05-10 | Sigmatel Inc | System and method for reading non-volatile computer memory |
| US8645790B2 (en) | 2010-11-08 | 2014-02-04 | Samsung Electronics Co., Ltd. | Data processing device and method using error detection code, method of compensating for data skew, and semiconductor device having the data processing device |
-
1999
- 1999-12-21 JP JP36315899A patent/JP2001175490A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2419979A (en) * | 2004-11-04 | 2006-05-10 | Sigmatel Inc | System and method for reading non-volatile computer memory |
| US7409623B2 (en) | 2004-11-04 | 2008-08-05 | Sigmatel, Inc. | System and method of reading non-volatile computer memory |
| GB2419979B (en) * | 2004-11-04 | 2008-08-27 | Sigmatel Inc | System and method of reading non-volatile computer memory |
| KR100873943B1 (en) * | 2004-11-04 | 2008-12-12 | 시그마텔, 인크. | System and method of reading non-volatile computer memory |
| US8645790B2 (en) | 2010-11-08 | 2014-02-04 | Samsung Electronics Co., Ltd. | Data processing device and method using error detection code, method of compensating for data skew, and semiconductor device having the data processing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8245109B2 (en) | Error checking and correction (ECC) system and method | |
| US7036068B2 (en) | Error correction coding and decoding in a solid-state storage device | |
| US20020144210A1 (en) | SDRAM address error detection method and apparatus | |
| US7840860B2 (en) | Double DRAM bit steering for multiple error corrections | |
| JP2005202957A (en) | Data partitioning for error correction | |
| KR20090028507A (en) | Non-volatile memory error correction system and method | |
| US7587658B1 (en) | ECC encoding for uncorrectable errors | |
| JP2005056397A (en) | Data having multiple sets of error correction codes | |
| JP2001249854A (en) | Shared error correction for designing memory | |
| US10917119B2 (en) | Data storage system and associated data storing method for reducing data error rate | |
| JP4349532B2 (en) | MEMORY CONTROL DEVICE, MEMORY CONTROL METHOD, INFORMATION PROCESSING SYSTEM, PROGRAM THEREOF, AND STORAGE MEDIUM | |
| US20050066230A1 (en) | Data reliabilty bit storage qualifier and logical unit metadata | |
| US20210357287A1 (en) | Memory controllers, memory systems and memory modules | |
| US20120030435A1 (en) | Memory device, memory management device, and memory management method | |
| JP2010079856A (en) | Storage device and memory control method | |
| US6732291B1 (en) | High performance fault tolerant memory system utilizing greater than four-bit data word memory arrays | |
| JP2009157515A (en) | Semiconductor memory controller and semiconductor memory | |
| JP2001092600A (en) | Computer system having large capacity storage device and its operating method | |
| JP2006085704A (en) | Error-correcting code memory module | |
| US6631489B2 (en) | Cache memory and system with partial error detection and correction of MESI protocol | |
| JP2001175490A (en) | Data transfer system | |
| US6697921B1 (en) | Signal processor providing an increased memory access rate | |
| JP3341745B2 (en) | Electronic disk drive write / read control method and device | |
| US10922025B2 (en) | Nonvolatile memory bad row management | |
| JP2000339228A (en) | Semiconductor disk device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090318 |