JP2001168418A - Device using ferromagnetic tunnel junction element, and method of manufacturing the same - Google Patents
Device using ferromagnetic tunnel junction element, and method of manufacturing the sameInfo
- Publication number
- JP2001168418A JP2001168418A JP35329599A JP35329599A JP2001168418A JP 2001168418 A JP2001168418 A JP 2001168418A JP 35329599 A JP35329599 A JP 35329599A JP 35329599 A JP35329599 A JP 35329599A JP 2001168418 A JP2001168418 A JP 2001168418A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- ferromagnetic
- film
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、強磁性トンネル
接合素子を用いた装置およびそのような装置の製造方法
に関する。The present invention relates to a device using a ferromagnetic tunnel junction device and a method for manufacturing such a device.
【０００２】[0002]
【従来の技術】強磁性トンネル接合素子（MTJ:Magnetic
Tunnel Junction）を用いた装置は、一対の強磁性体層
と、これらの間に挟まれた数nm厚のトンネル絶縁層（ア
ルミナ層など）を有している。一対の強磁性体層間に電
圧を印加すると、トンネル絶縁層にはトンネル電流が流
れる。このトンネル電流は、一対の強磁性体層の磁気モ
ーメントが平行のときに最大となり、一対の強磁性体層
の磁気モーメントが反平行のときに最小となる。強磁性
体層／絶縁層／強磁性体層の人工格子構造で発現する上
記の効果は、ＴＭＲ（Tunnel MagnetoResistance）効果
と呼ばれている。2. Description of the Related Art Ferromagnetic tunnel junction devices (MTJ: Magnetic
An apparatus using Tunnel Junction) has a pair of ferromagnetic layers and a tunnel insulating layer (such as an alumina layer) having a thickness of several nm sandwiched between them. When a voltage is applied between the pair of ferromagnetic layers, a tunnel current flows through the tunnel insulating layer. This tunnel current becomes maximum when the magnetic moments of the pair of ferromagnetic layers are parallel, and becomes minimum when the magnetic moments of the pair of ferromagnetic layers are antiparallel. The above-mentioned effect exhibited by the artificial lattice structure of the ferromagnetic layer / insulating layer / ferromagnetic layer is called TMR (Tunnel MagnetoResistance) effect.
【０００３】強磁性体層の磁気モーメントは、外部磁界
を与えることによって変化させることができるから、強
磁性トンネル接合素子を利用して、磁気ヘッドや磁気メ
モリ（とくにＭＲＡＭ(Magnetic Random Access Memor
y)）を実現できる。外部磁界を与えなければ、強磁性体
層の磁気モーメントは変化しないので、これを利用して
情報の不揮発記憶機能を実現できる。強磁性トンネル接
合素子を用いた磁気ヘッドの製造方法は、たとえば、特
開平１１−５４８１４号公報に開示されており、この方
法は、本願の図７に示されている。Since the magnetic moment of a ferromagnetic layer can be changed by applying an external magnetic field, a magnetic head or a magnetic memory (in particular, an MRAM (Magnetic Random Access Memory) is utilized by using a ferromagnetic tunnel junction element.
y)) can be realized. If no external magnetic field is applied, the magnetic moment of the ferromagnetic layer does not change, and this can be used to realize a nonvolatile storage function of information. A method of manufacturing a magnetic head using a ferromagnetic tunnel junction device is disclosed in, for example, Japanese Patent Application Laid-Open No. H11-54814, and this method is shown in FIG. 7 of the present application.
【０００４】すなわち、図７(a)に示すように、シリコ
ンなどの半導体基板１上に、第１の配線層２、第１の強
磁性体層３、導電膜４、トンネル絶縁層５、第２の強磁
性体層６が順に積層されて多層膜７が形成される。この
多層膜７は、図７(b)に示すように、レジスト８を用い
てパターニングされる。このパターニングは、イオンミ
リングにより行われる。That is, as shown in FIG. 7A, a first wiring layer 2, a first ferromagnetic layer 3, a conductive film 4, a tunnel insulating layer 5, and a The two ferromagnetic layers 6 are sequentially stacked to form a multilayer film 7. This multilayer film 7 is patterned using a resist 8 as shown in FIG. This patterning is performed by ion milling.
【０００５】[0005]
【発明が解決しようとする課題】この従来技術には、図
８にまとめて示す問題点がある。すなわち、第１の問題
点は、イオンミリング時にエッチングされた強磁性体膜
の微粒子がパターニング後の多層膜７の側壁７ａに再付
着して、第１および第２の強磁性体層３，６を短絡させ
てしまうことである。また、第２の問題は、半導体基板
１への磁性体粒子の再付着が生じるため、不要領域にお
ける磁性体膜を完全に除去することができない、すなわ
ち、エッチング残りが生じることである。This prior art has the problems summarized in FIG. That is, the first problem is that the fine particles of the ferromagnetic film etched at the time of ion milling re-attach to the side wall 7a of the patterned multilayer film 7, and the first and second ferromagnetic layers 3, 6 Is short-circuited. The second problem is that the magnetic particles cannot be completely removed from the unnecessary region because the magnetic particles are re-adhered to the semiconductor substrate 1, that is, the etching residue remains.
【０００６】上記の従来技術の方法を磁気メモリの製造
に適用しようとする場合には、さらなる問題が生じる。
すなわち、イオンミリングは、イオン化したアルゴンな
どを電界加速してエッチング対象物に衝突させることで
対象物を飛散させて削る方式であるため、プラズマダメ
ージが大きく、強磁性体層３，６が劣化してメモリ機能
が損なわれる点である。また、層間絶縁膜上に強磁性ト
ンネル接合素子を形成しようとする場合には、イオンミ
リングでは、上記の多層膜７と層間絶縁膜との間でのエ
ッチング選択性がない点も問題となる。A further problem arises when the prior art methods described above are applied to the manufacture of magnetic memories.
In other words, ion milling is a method in which an ionized argon or the like is accelerated by an electric field to collide with an etching target to scatter the target, thereby sharpening the plasma. Thus, the memory function is impaired. Further, when a ferromagnetic tunnel junction device is to be formed on an interlayer insulating film, there is a problem in that there is no etching selectivity between the multilayer film 7 and the interlayer insulating film in ion milling.
【０００７】上述の公開公報には、蒸着マスクを用いて
多層膜をパターニングする技術が従来技術として記載さ
れているが、この方法では、微細なパターニングが不可
能であるため、磁気メモリの製造には適さない。一方、
通常の半導体プロセスでは、化学的および物理的に対象
物をエッチングする、いわゆる反応性イオンエッチング
（ＲＩＥ：Reactive Ion Etching）が広く用いられてい
る。しかし、現在のところ、強磁性体を化学的にエッチ
ングすることができるガスが存在しないため、この方法
は、強磁性体膜のパターニングには適用できない。[0007] In the above-mentioned publication, a technique of patterning a multilayer film using a vapor deposition mask is described as a conventional technique. However, this method cannot perform fine patterning, so that it is difficult to manufacture a magnetic memory. Is not suitable. on the other hand,
In a general semiconductor process, so-called reactive ion etching (RIE), which chemically and physically etches an object, is widely used. However, at present, there is no gas capable of chemically etching the ferromagnetic material, so that this method cannot be applied to patterning of a ferromagnetic film.
【０００８】そこで、この発明の目的は、上述の技術的
課題を解決し、第１および第２の強磁性体層ならびにこ
れらに挟まれたトンネル絶縁層を有する多層膜の構成層
を良好にパターニングして、特性の改善された強磁性ト
ンネル接合素子を有する装置を製造することができる方
法を提供することである。また、この発明の他の目的
は、基板上に微細な強磁性トンネル接合素子を形成する
ことができる方法を提供することである。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned technical problems, and to satisfactorily pattern a constituent layer of a multilayer film having first and second ferromagnetic layers and a tunnel insulating layer sandwiched therebetween. Accordingly, it is an object of the present invention to provide a method capable of manufacturing a device having a ferromagnetic tunnel junction element having improved characteristics. Another object of the present invention is to provide a method capable of forming a fine ferromagnetic tunnel junction device on a substrate.
【０００９】この発明のさらに他の目的は、特性の改善
された強磁性トンネル接合素子を有する装置を提供する
ことである。It is still another object of the present invention to provide a device having a ferromagnetic tunnel junction device having improved characteristics.
【００１０】[0010]
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、基板上の
絶縁層に所定深さの凹所を形成する工程と、上記絶縁層
上および上記凹所内に、第１の強磁性体層、第２の強磁
性体層、ならびにこれら第１および第２の強磁性体層の
間に挟まれたトンネル絶縁層を含む多層膜の構成層の一
部または全部を含み、上記凹所の深さよりも薄い所定厚
さの素子形成膜を形成する工程と、化学的機械的研磨に
より、上記凹所外の上記絶縁層の表面に存在する上記素
子形成膜を除去して、上記凹所内に素子系成膜を残し、
上記凹所内の領域に強磁性トンネル接合素子を形成する
工程とを含むことを特徴とする強磁性トンネル接合素子
を用いた装置の製造方法である。According to a first aspect of the present invention, there is provided a semiconductor device comprising: a step of forming a recess having a predetermined depth in an insulating layer on a substrate; A multilayer film including a first ferromagnetic layer, a second ferromagnetic layer, and a tunnel insulating layer sandwiched between the first and second ferromagnetic layers in the upper portion and in the recess. A step of forming a device forming film having a predetermined thickness smaller than the depth of the recess, including a part or the whole of the layer, and being present on the surface of the insulating layer outside the recess by chemical mechanical polishing. Removing the element forming film, leaving an element-based film in the recess,
Forming a ferromagnetic tunnel junction device in a region inside the recess.
【００１１】この方法によれば、基板上の絶縁層に凹所
が形成され、その後に、凹所の内外に強磁性体層／トン
ネル絶縁層／強磁性体層の積層構造の多層膜を構成する
膜の一部または全部を含む素子形成膜が形成される。こ
の場合に、凹所の深さは、素子形成膜の厚さよりも深く
なっていて、凹所内の素子形成膜の表面は、凹所外の絶
縁層の表面よりも低くなっている。そこで、化学的機械
的研磨により表面を平坦化して、凹所外の絶縁層上の素
子形成膜を除去すると、凹所内には、素子形成膜がパタ
ーニングされた状態で残される。According to this method, a recess is formed in the insulating layer on the substrate, and thereafter, a multilayer film having a laminated structure of ferromagnetic layer / tunnel insulating layer / ferromagnetic layer is formed inside and outside the recess. An element formation film including a part or all of the film to be formed is formed. In this case, the depth of the concave portion is deeper than the thickness of the element forming film, and the surface of the element forming film in the concave portion is lower than the surface of the insulating layer outside the concave portion. Therefore, when the surface is planarized by chemical mechanical polishing to remove the element formation film on the insulating layer outside the recess, the element formation film is left in the recess in a patterned state.
【００１２】このようにして、イオンミリングによるこ
となく強磁性体層を含む多層膜の構成膜を良好にパター
ニングすることができる。これにより、パターニング後
の多層膜の端面への磁性体材料の再付着の問題や、凹所
外の絶縁層の表面への磁性体材料の再付着の問題が生じ
ることがない。したがって、特性の優れた強磁性トンネ
ル接合素子を形成できる。また、絶縁層には微細なパタ
ーンの凹所を形成することができるから、それに応じ
て、微細のパターンの強磁性トンネル接合素子を容易に
形成することができる。In this manner, the constituent film of the multilayer film including the ferromagnetic layer can be favorably patterned without using ion milling. This eliminates the problem of reattachment of the magnetic material to the end face of the multilayer film after patterning and the problem of reattachment of the magnetic material to the surface of the insulating layer outside the recess. Therefore, a ferromagnetic tunnel junction element having excellent characteristics can be formed. Further, since a fine pattern recess can be formed in the insulating layer, a fine pattern ferromagnetic tunnel junction device can be easily formed accordingly.
【００１３】請求項２記載の発明は、上記凹所内の素子
形成膜は、端面が上記凹所の側壁に対向するように形成
されることを特徴とする請求項１記載の方法である。こ
の方法によれば、凹所内の素子形成膜の端面が側壁に対
向することになるので、絶縁層上に導電性の膜（たとえ
ば、配線など）を形成しても、第１および第２の強磁性
体層間が短絡されることがない。したがって、層間絶縁
膜などを予め形成することなく絶縁層上に導電性の膜を
形成できる。The invention according to claim 2 is the method according to claim 1, wherein the element forming film in the recess is formed so that an end face faces a side wall of the recess. According to this method, since the end face of the element forming film in the recess faces the side wall, even if a conductive film (for example, wiring or the like) is formed on the insulating layer, the first and second elements are formed. There is no short circuit between the ferromagnetic layers. Therefore, a conductive film can be formed over an insulating layer without forming an interlayer insulating film or the like in advance.
【００１４】請求項３記載の方法は、上記凹所の開口縁
に庇状部を形成する工程をさらに含み、上記素子形成膜
は、上記庇状部によって、上記凹所の内部の部分と上記
凹所の外部の部分とに分断されるように形成されること
を特徴とする請求項２記載の方法である。この方法で
は、凹所の開口縁に庇状部が形成され、この庇状部によ
って、凹所の内部と外部とで素子形成膜が分断されて形
成される。これにより、凹所内の素子形成膜の端面を確
実に凹所に側壁に対向させることができる。The method according to claim 3, further comprising the step of forming an eaves-shaped portion at the opening edge of the recess, wherein the element forming film is formed by the eaves-shaped portion with the portion inside the recess. 3. The method according to claim 2, wherein the method is formed so as to be separated from a portion outside the recess. In this method, an eave-shaped portion is formed at the opening edge of the recess, and the element formation film is formed by dividing the inside and outside of the recess by the eave-shaped portion. Thereby, the end surface of the element formation film in the recess can be surely opposed to the side wall in the recess.
【００１５】より具体的には、請求項４に記載されてい
るように、上記凹所の側壁を逆テーパー形状とすること
によって形成することによって、凹所の内外で素子形成
膜を分断できる庇状部を形成できる。また、請求項５に
記載されているように、上記凹所を形成する前に、上記
絶縁層に対してエッチング選択性のある庇形成膜をし、
上記凹所を形成する際に、上記庇形成膜に開口をし、こ
の開口を通して上記絶縁層を上記庇形成膜の開口の周縁
部に入り込む位置までオーバーエッチングするようにし
て、当該庇形成膜の開口の周縁部を上記庇状部としても
よい。More specifically, as described in claim 4, by forming the side wall of the recess by forming an inversely tapered shape, an eave which can divide the element formation film inside and outside the recess. A shape can be formed. Further, as described in claim 5, before forming the recess, an eaves forming film having etching selectivity to the insulating layer is formed,
When forming the recess, an opening is formed in the eaves-forming film, and the insulating layer is over-etched through the opening to a position that enters the peripheral portion of the opening of the eaves-forming film. The periphery of the opening may be the eave-shaped portion.
【００１６】請求項６記載の発明は、上記多層膜は、上
記第１の強磁性体層または上記第２の強磁性体層に隣接
して積層された反強磁性体層を含み、上記強磁性トンネ
ル接合素子は、不揮発性磁気メモリ素子であることを特
徴とする請求項１ないし５のいずれかに記載の方法であ
る。この方法では、第１および第２の強磁性体層の一方
に隣接して反強磁性体層を設けることによって、第１お
よび第２の強磁性体層のうちの上記一方の磁気モーメン
トの方向が固定される。そこで、第１および第２の強磁
性体層のうちの他方の磁気モーメントを外部磁界を与え
て変化させることにより、第１および第２の強磁性体層
の磁気モーメントを平行または反平行に制御できる。こ
の状態は、外部磁界を取り除いた後も保持されるから、
これにより、不揮発性磁気メモリ素子が実現される。According to a sixth aspect of the present invention, the multilayer film includes an antiferromagnetic layer laminated adjacent to the first ferromagnetic layer or the second ferromagnetic layer. The method according to claim 1, wherein the magnetic tunnel junction device is a nonvolatile magnetic memory device. In this method, the direction of the magnetic moment of one of the first and second ferromagnetic layers is provided by providing an antiferromagnetic layer adjacent to one of the first and second ferromagnetic layers. Is fixed. Therefore, by changing the other magnetic moment of the first and second ferromagnetic layers by applying an external magnetic field, the magnetic moments of the first and second ferromagnetic layers are controlled to be parallel or antiparallel. it can. Since this state is maintained even after removing the external magnetic field,
Thereby, a nonvolatile magnetic memory element is realized.
【００１７】請求項７記載の発明は、上記凹所内に残さ
れた素子形成膜の表面に接続する配線を形成する工程を
さらに含むことを特徴とする請求項１ないし６のいずれ
かに記載の方法である。この場合に、請求項２に記載さ
れているように、素子形成膜の端面が凹所の側壁に対向
していれば、上述のとおり、層間絶縁膜を形成すること
なく、配線を構成する導電性膜を絶縁層上に形成でき
る。素子形成膜の端面が凹所の開口から露出している場
合には、上記のような層間絶縁膜が必要となる。The invention according to claim 7 further comprises a step of forming a wiring connecting to the surface of the element forming film left in the recess. Is the way. In this case, if the end face of the element forming film faces the side wall of the recess as described in claim 2, as described above, the conductive film forming the wiring can be formed without forming the interlayer insulating film. A conductive film can be formed on the insulating layer. When the end face of the element forming film is exposed from the opening of the recess, the above-described interlayer insulating film is required.
【００１８】請求項８記載の発明は、基板上に形成さ
れ、凹所を有する絶縁層と、この絶縁層の上記凹所内の
領域に形成され、第１の強磁性体層、第２の強磁性体
層、ならびにこれら第１および第２の強磁性体層の間に
挟まれたトンネル絶縁層を含み、上記凹所の開口縁から
窪んだ表面を有する多層膜からなる強磁性トンネル接合
素子とを含むことを特徴とする強磁性トンネル接合素子
を用いた装置である。請求項１記載の方法により、この
ような構造の装置が得られる。凹所が多層膜の厚さより
も深く形成されていることにより、多層膜のパターニン
グは、化学的機械的研磨により行うことができる。これ
により、イオンミリングによるパターニングに起因する
問題を回避して、良好な特性の強磁性トンネル接合素子
を形成することができる。また、微細な強磁性トンネル
結合素子の形成も容易に行える。According to the present invention, there is provided an insulating layer formed on a substrate and having a recess, and a first ferromagnetic layer and a second ferromagnetic layer formed in a region of the insulating layer in the recess. A ferromagnetic tunnel junction device comprising: a magnetic layer; and a multilayer film including a tunnel insulating layer sandwiched between the first and second ferromagnetic layers, the multilayer film having a surface depressed from an opening edge of the recess. And a device using a ferromagnetic tunnel junction device. According to the method of the first aspect, a device having such a structure is obtained. Since the recess is formed deeper than the thickness of the multilayer film, the multilayer film can be patterned by chemical mechanical polishing. This makes it possible to form a ferromagnetic tunnel junction device having good characteristics while avoiding problems caused by patterning by ion milling. Further, a fine ferromagnetic tunnel coupling device can be easily formed.
【００１９】請求項９記載の発明は、上記多層膜は、端
面が上記凹所の側壁に対向していることを特徴とする請
求項８記載の装置である。この発明によれば、請求項２
に関連してすでに説明したように、絶縁層上に配線など
を構成する導電膜を設ける際に層間絶縁膜が不要であ
り、製造プロセスおよびデバイス構造を簡単にできると
いう利点がある。より具体的には、請求項１０に記載の
ように、上記凹所の側壁が逆テーパー形状に形成されて
いてもよい。また、請求項１１に記載のように、上記凹
所の側壁がすり鉢状に形成されていてもよい。この場合
には、請求項５に記載した製造方法を採用することによ
って、凹所内の素子形成膜の端面を凹所の側壁に対向さ
せることができる。According to a ninth aspect of the present invention, there is provided the apparatus according to the eighth aspect, wherein the multilayer film has an end face facing a side wall of the recess. According to the present invention, claim 2
As described above in connection with the above, there is an advantage that an interlayer insulating film is not required when a conductive film forming wiring or the like is provided on an insulating layer, and the manufacturing process and device structure can be simplified. More specifically, the side wall of the recess may be formed in an inverted tapered shape. Further, as described in claim 11, the side wall of the recess may be formed in a mortar shape. In this case, by adopting the manufacturing method described in claim 5, the end face of the element forming film in the recess can be opposed to the side wall of the recess.
【００２０】請求項１２記載の発明は、上記多層膜は、
上記第１の強磁性体層または上記第２の強磁性体層に隣
接して積層された反強磁性体層をさらに含み、上記強磁
性トンネル接合素子は、不揮発性磁気メモリ素子である
ことを特徴とする請求項８ないし１１のいずれかに記載
の装置である。この発明によれば、請求項６に関連して
説明したように、強磁性体層の磁気モーメントの保存特
性を利用した不揮発な記憶が可能になる。メモリセルを
形成することになる強磁性トンネル接合素子は良好な特
性を有することができ、かつ、微細に形成することがで
きるので、記憶特性が良好で、かつ、高集積化された磁
気メモリ装置を実現できる。According to a twelfth aspect of the present invention, the multilayer film comprises:
The ferromagnetic tunnel junction device may further include an antiferromagnetic layer stacked adjacent to the first ferromagnetic layer or the second ferromagnetic layer, wherein the ferromagnetic tunnel junction device is a nonvolatile magnetic memory device. An apparatus according to any one of claims 8 to 11, characterized in that: According to the present invention, as described in relation to the sixth aspect, it is possible to perform non-volatile storage using the storage property of the magnetic moment of the ferromagnetic layer. A ferromagnetic tunnel junction device that forms a memory cell can have good characteristics and can be formed finely, so that a magnetic memory device with good storage characteristics and high integration Can be realized.
【００２１】請求項１３記載の発明は、上記凹所内の強
磁性トンネル接合素子を形成する多層膜の表面に接続す
る配線をさらに含むことを特徴とする請求項８ないし１
２のいずれかに記載の装置である。この場合に、請求項
９に記載の構成を採用すれば、配線を構成する導電性膜
を絶縁層上に直接的に形成することができ、製造プロセ
スおよびデバイス構造を簡単にすることができる。According to a thirteenth aspect of the present invention, the semiconductor device further includes a wiring connected to a surface of the multilayer film forming the ferromagnetic tunnel junction device in the recess.
2. The apparatus according to any one of 2. In this case, if the configuration described in claim 9 is adopted, the conductive film forming the wiring can be formed directly on the insulating layer, and the manufacturing process and the device structure can be simplified.
【００２２】[0022]
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の第１の実施形態に係る不揮発性磁気メモリ装置の
製造方法を工程順に示す図解的な断面図である。図１
(a)に示すように、シリコン半導体などからなる基板１
１上には、層間絶縁膜１２などが形成され、この層間絶
縁膜１２にワードラインとしての第１の配線１３が図１
の紙面に垂直な方向に沿って形成される。この第１の配
線１３上にはさらに別の層間絶縁膜１４が形成され、こ
の層間絶縁膜１４において第１の配線１３の上方に相当
する所定の箇所には、底面において配線１３の上面を露
出させる凹所１５（たとえば、平面視においてほぼ矩形
の凹所（たとえば、０．６μｍ×０．６μｍ））が形成
される。通常、第１の配線１３の長手方向に沿って、ほ
ぼ等間隔で複数個の凹所１５が形成され、この複数個の
凹所１５に個々のメモリセルが形成される。また、第１
の配線１３は、通常、図１の左右方向に複数本が平行か
つほぼ等間隔で配列されて形成される。これにより、基
板１１を見下す平面視においてマトリクス状に配列され
た複数個のメモリセルが形成される。Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is an illustrative sectional view showing a method for manufacturing a nonvolatile magnetic memory device according to the first embodiment of the present invention in the order of steps. FIG.
As shown in (a), a substrate 1 made of a silicon semiconductor or the like is used.
1 is formed with an interlayer insulating film 12 and the like, and a first wiring 13 as a word line is formed on the interlayer insulating film 12 in FIG.
Are formed along a direction perpendicular to the plane of the drawing. Another interlayer insulating film 14 is further formed on the first wiring 13, and the upper surface of the wiring 13 is exposed at the bottom surface of the interlayer insulating film 14 at a predetermined position above the first wiring 13. A concave portion 15 (for example, a substantially rectangular concave portion (for example, 0.6 μm × 0.6 μm) in plan view) is formed. Usually, a plurality of recesses 15 are formed at substantially equal intervals along the longitudinal direction of the first wiring 13, and individual memory cells are formed in the plurality of recesses 15. Also, the first
In general, a plurality of wirings 13 are formed in parallel in the left-right direction in FIG. 1 and arranged at substantially equal intervals. Thus, a plurality of memory cells arranged in a matrix in a plan view looking down on the substrate 11 are formed.
【００２３】凹所１５の形成は、第１のマスクを用いた
フォトリソグラフィとドライエッチングによって行え
る。凹所１５が形成された状態から、第１の配線１３の
表面を洗浄した後、図１(b)に示すように、層間絶縁膜
１４の表面および凹所１５内に強磁性トンネル接合素子
を構成する多層膜１６（素子形成膜）が形成される。凹
所１５の深さＤは、多層膜１６の膜厚Ｔよりも大きく定
められていて、そのため、凹所１５内における多層膜１
６の表面は、層間絶縁膜１４の表面よりも凹所１５の底
面に近い位置（すなわち、低い位置）に位置することに
なる。凹所１５の深さＤは、第１の配線１３上の層間絶
縁膜１４の膜厚に等しくなり、たとえば、０．３μｍ程
度である。The recess 15 can be formed by photolithography using a first mask and dry etching. After cleaning the surface of the first wiring 13 from the state in which the recess 15 is formed, as shown in FIG. 1B, a ferromagnetic tunnel junction device is formed on the surface of the interlayer insulating film 14 and in the recess 15. The constituent multilayer film 16 (element formation film) is formed. The depth D of the recess 15 is set to be larger than the thickness T of the multilayer film 16, and therefore, the multilayer film 1 in the recess 15 is formed.
The surface of No. 6 is located at a position closer to the bottom surface of the recess 15 than the surface of the interlayer insulating film 14 (that is, at a lower position). The depth D of the recess 15 is equal to the thickness of the interlayer insulating film 14 on the first wiring 13 and is, for example, about 0.3 μm.
【００２４】多層膜１６は、凹所１５の底部において第
１の配線１３の上面に接触する反強磁性体層２５と、こ
の反強磁性体層２５上に堆積された第１の強磁性体層２
１と、この第１の強磁性体層２１上に堆積されたトンネ
ル絶縁層２３と、このトンネル絶縁層２３上に堆積され
た第２の強磁性体層２２とからなっている。反強磁性体
層２５は、たとえば、Ｍｎ−Ｆｅ合金からなり、第１お
よび第２の強磁性体層２１，２２は、たとえば、Ｃｏ−
Ｆｅ合金からなり、トンネル絶縁層２３は、たとえばア
ルミナ（Ａｌ2Ｏ3）からなる。これらは、たとえば、超
真空スパッタ装置を用いて基板の表面全体に形成され
る。たとえば、反強磁性体層２５は１０nm程度の膜厚を
有し、第１の強磁性体層２１は８nm程度の膜厚を有し、
トンネル絶縁層２３は４．５nm程度の膜厚を有し、第２
の強磁性体層２１は３nm程度の膜厚を有する。したがっ
て、これらを積層した多層膜１６の膜厚は、０．１μｍ
程度であり、凹所１５の深さＤ（たとえば０．３μｍ）
よりも十分に薄い。The multilayer film 16 has an antiferromagnetic layer 25 in contact with the upper surface of the first wiring 13 at the bottom of the recess 15 and a first ferromagnetic substance deposited on the antiferromagnetic layer 25. Layer 2
1, a tunnel insulating layer 23 deposited on the first ferromagnetic layer 21, and a second ferromagnetic layer 22 deposited on the tunnel insulating layer 23. The antiferromagnetic layer 25 is made of, for example, a Mn-Fe alloy, and the first and second ferromagnetic layers 21 and 22 are made of, for example, Co-
The tunnel insulating layer 23 is made of, for example, alumina (Al 2 O 3 ). These are formed on the entire surface of the substrate using, for example, an ultra-vacuum sputtering apparatus. For example, the antiferromagnetic layer 25 has a thickness of about 10 nm, the first ferromagnetic layer 21 has a thickness of about 8 nm,
The tunnel insulating layer 23 has a thickness of about 4.5 nm,
Has a thickness of about 3 nm. Therefore, the film thickness of the multilayer film 16 in which these are laminated is 0.1 μm
And the depth D of the recess 15 (for example, 0.3 μm)
Much thinner than.
【００２５】反強磁性体層２５は、外部磁界が加わって
も磁気モーメントの変化しない層であり、この反強磁性
体層２５に隣接する第１の強磁性体層２１は、一定方向
の磁界を印加しながら、反強磁性体層２５上に形成され
る。したがって、第１の強磁性体層２１の磁気モーメン
トの方向は、全てのメモリセルにおいて同じ方向に固定
される。図１(b)の状態から、たとえば、粒径０．０５
μｍのＳｉＯ2およびＡｌ2Ｏ3のＰＨ値９のコロイドサ
スペンションなどを用いた化学的機械的研磨（ＣＭＰ：
Chemical Mechanical Polishing）により、凹所１５外
の層間絶縁膜１４上の多層膜１６が除去され、凹所１５
外において、層間絶縁膜１４が露出させられる（図１
(c)参照）。このとき、凹所１５内の多層膜１６は、層
間絶縁膜１４の表面よりも低い位置に表面が位置してい
るため、研磨を受けることなく凹所１５内に残留する。
こうして、凹所１５内に化学的機械的研磨による損傷を
受けることなくパターニングされた多層膜１６により構
成される強磁性トンネル接合素子（不揮発性磁気メモリ
素子：メモリセル）が得られる。The antiferromagnetic layer 25 is a layer whose magnetic moment does not change even when an external magnetic field is applied. The first ferromagnetic layer 21 adjacent to the antiferromagnetic layer 25 has a magnetic field in a certain direction. Is formed on the antiferromagnetic material layer 25 while applying. Therefore, the direction of the magnetic moment of the first ferromagnetic layer 21 is fixed in the same direction in all the memory cells. From the state of FIG.
Chemical mechanical polishing using a colloidal suspension of pH 9 of SiO 2 and Al 2 O 3 of μm (CMP:
The multilayer film 16 on the interlayer insulating film 14 outside the recess 15 is removed by Chemical Mechanical Polishing.
Outside, the interlayer insulating film 14 is exposed (FIG. 1)
(c)). At this time, since the surface of the multilayer film 16 in the recess 15 is located at a position lower than the surface of the interlayer insulating film 14, the multilayer film 16 remains in the recess 15 without being polished.
Thus, a ferromagnetic tunnel junction device (non-volatile magnetic memory device: memory cell) composed of the multilayer film 16 patterned in the recess 15 without being damaged by chemical mechanical polishing is obtained.
【００２６】パターニングにイオンミリングを用いてい
ないので、従来技術による問題を一気に解決てきること
は明らかであろう。すなわち、第１および第２の強磁性
体層２１，２２間が再付着物により短絡されるという問
題も、層間絶縁膜１４上に強磁性体材料が残留するとい
う問題も生じない。しかも、酸化シリコンなどからなる
層間絶縁膜１４は、通常のフォトリソグラフィプロセス
によって容易に微細加工することができるから、微細な
凹所１５を形成することによって、微細な強磁性トンネ
ル接合素子を形成して、メモリセルの集積度を高くする
ことができる。Since ion milling is not used for patterning, it is clear that the problems of the prior art can be solved at once. That is, there is no problem that the first and second ferromagnetic layers 21 and 22 are short-circuited due to reattachment, and no problem that the ferromagnetic material remains on the interlayer insulating film 14. In addition, since the interlayer insulating film 14 made of silicon oxide or the like can be easily finely processed by a normal photolithography process, a fine recess 15 is formed to form a fine ferromagnetic tunnel junction device. Thus, the degree of integration of the memory cells can be increased.
【００２７】図１(c)の工程に続いては、図１(d)に示す
ように、層間絶縁膜１４および凹所１５内の多層膜１６
の表面に、さらに別の層間絶縁膜１７が形成される。そ
して、この層間絶縁膜１７には、凹所１５の直上に、第
２のマスクを用いたフォトリソグラフィによって、コン
タクトホール１８が形成される。さらに、このコンタク
トホール１８において、層間絶縁膜１７の表面に接続す
るビットラインとしての第２の配線１９が形成される。
この第２の配線１９は、第１の配線１３と直交するよう
に、図１の左右方向に延びて形成され、図１の紙面に垂
直な方向に複数本が平行にほぼ等間隔で並設される。After the step of FIG. 1C, as shown in FIG. 1D, the interlayer insulating film 14 and the multilayer film 16 in the recess 15 are formed.
Another interlayer insulating film 17 is formed on the surface of the substrate. A contact hole 18 is formed in the interlayer insulating film 17 immediately above the recess 15 by photolithography using a second mask. Further, in this contact hole 18, a second wiring 19 as a bit line connected to the surface of the interlayer insulating film 17 is formed.
The second wiring 19 extends in the left-right direction of FIG. 1 so as to be orthogonal to the first wiring 13, and a plurality of the second wirings 19 are arranged in parallel in a direction perpendicular to the paper surface of FIG. Is done.
【００２８】こうして、複数本のワードラインとこれに
直交する複数本のビットラインとが形成され、ワードラ
インとビットラインとの交差点において、ワードライン
とビットラインとの間に挟まれた強磁性トンネル接合素
子を有する磁気メモリ装置が構成されることになる。こ
のような構成の装置の駆動方法については、たとえば、
Exchange-biased magnetic tunnel junctions and appl
ication to nonvolatile magnetic random access memo
ry, Parkin et al., JOURNAL OF APPLIED PHYSICS, VO
LUME 85, NUMBER 8, 15 APRIL 1999, PP.5828-5833に示
されているように、当業者においてすでに実施可能であ
るので、ここでは説明を省略する。In this manner, a plurality of word lines and a plurality of bit lines orthogonal to the word lines are formed. At the intersection of the word lines and the bit lines, the ferromagnetic tunnel sandwiched between the word lines and the bit lines is formed. A magnetic memory device having a junction element is configured. Regarding the driving method of the device having such a configuration, for example,
Exchange-biased magnetic tunnel junctions and appl
ication to nonvolatile magnetic random access memo
ry, Parkin et al., JOURNAL OF APPLIED PHYSICS, VO
As described in LUME 85, NUMBER 8, 15 APRIL 1999, PP. 5828-5833, the description can be omitted here since it can be already performed by those skilled in the art.
【００２９】図２は、この発明の第２の実施形態に係る
製造方法を工程順に示す断面図である。この図２におい
て、上述の図１に示された各部に対応する部分には、図
１の場合と同一の参照符号を付して示す。この実施形態
では、まず、図２(a)に示すように、層間絶縁膜１４に
開口を形成する前に、この層間絶縁膜１４上に庇形成膜
としての窒化シリコン膜（ＳｉＮ）３１が形成される。
層間絶縁膜１４は、たとえば、酸化シリコン膜からなっ
ているから、窒化シリコン膜３１は、層間絶縁膜１４に
対してエッチング選択性がある。この窒化シリコン膜３
１は、たとえば、プラズマＣＶＤ法により形成すること
ができる。FIG. 2 is a sectional view showing a manufacturing method according to a second embodiment of the present invention in the order of steps. In FIG. 2, portions corresponding to the respective portions shown in FIG. 1 described above are denoted by the same reference numerals as in FIG. In this embodiment, first, as shown in FIG. 2A, before forming an opening in the interlayer insulating film 14, a silicon nitride film (SiN) 31 is formed on the interlayer insulating film 14 as an eaves forming film. Is done.
Since the interlayer insulating film 14 is made of, for example, a silicon oxide film, the silicon nitride film 31 has etching selectivity with respect to the interlayer insulating film 14. This silicon nitride film 3
1 can be formed, for example, by a plasma CVD method.
【００３０】次に、図２(b)に示すように、窒化シリコ
ン膜３１において第１の配線１３の直上の位置（第１の
配線１３の長手方向に間隔を開けた複数箇所。セル配置
位置。）に開口３２（たとえば、０．６μｍ×０．６μ
ｍの矩形）が形成される。この開口３２の形成は、たと
えば、第１のマスクを用いたフォトリソグラフィとドラ
イエッチングによって行うことができる。さらに、図２
(c)に示すように、層間絶縁膜１４の開口３２から露出
している部分に対して、等方性のエッチング、または等
方性エッチングおよび異方性エッチングの組み合わせに
よってエッチングを行い、窒化シリコン膜３１を庇状に
する。すなわち、たとえば、ふっ酸を用いたウエットエ
ッチングや異方性のドライエッチングによって、層間絶
縁膜１４に、第１の配線１３を底部において露出させる
凹所３５が形成される。このとき、層間絶縁膜１４は、
開口３２の周縁において、窒化シリコン膜３１の下方に
入り込んだ位置まで、オーバーエッチングされる。これ
により、凹所３５の開口縁は、窒化シリコン膜３１の開
口３２よりも広くなる。その結果、窒化シリコン膜３１
の開口３２の周縁部は、層間絶縁膜１４の凹所３５に迫
り出す庇状部３３をなす。この場合、凹所３５は、ほぼ
すり鉢状の形状となる。Next, as shown in FIG. 2B, positions directly above the first wiring 13 in the silicon nitride film 31 (a plurality of positions spaced apart in the longitudinal direction of the first wiring 13; cell arrangement positions). .) At the opening 32 (for example, 0.6 μm × 0.6 μm).
m rectangle) is formed. The opening 32 can be formed by, for example, photolithography using a first mask and dry etching. Further, FIG.
As shown in (c), the portion of the interlayer insulating film 14 exposed from the opening 32 is etched by isotropic etching or a combination of isotropic etching and anisotropic etching to form silicon nitride. The film 31 is shaped like an eave. That is, the recess 35 exposing the first wiring 13 at the bottom is formed in the interlayer insulating film 14 by, for example, wet etching using hydrofluoric acid or anisotropic dry etching. At this time, the interlayer insulating film 14
At the periphery of the opening 32, over-etching is performed up to a position where it enters below the silicon nitride film 31. Thereby, the opening edge of the recess 35 becomes wider than the opening 32 of the silicon nitride film 31. As a result, the silicon nitride film 31
The periphery of the opening 32 forms an eave-shaped portion 33 approaching the recess 35 of the interlayer insulating film 14. In this case, the recess 35 has a substantially mortar shape.
【００３１】層間絶縁膜１４のエッチング深さ（凹所３
５の深さ）は、第１の配線１３上の層間絶縁膜１４の厚
さ分となるが、多層膜１６の膜厚よりも深くなってい
る。たとえば、凹所３５の深さは、０．３μｍ程度とさ
れる。この状態から、第１の配線１３の上面部を洗浄
し、図２(d)に示すように、多層膜１６が窒化シリコン
膜３１上および凹所３５内に形成される。多層膜１６の
構成および形成方法については、第１の実施形態の場合
と同様にすればよい。The etching depth of the interlayer insulating film 14 (the recess 3
5) is equivalent to the thickness of the interlayer insulating film 14 on the first wiring 13, but is deeper than the thickness of the multilayer film 16. For example, the depth of the recess 35 is about 0.3 μm. From this state, the upper surface of the first wiring 13 is cleaned, and the multilayer film 16 is formed on the silicon nitride film 31 and in the recess 35 as shown in FIG. The configuration and forming method of the multilayer film 16 may be the same as those in the first embodiment.
【００３２】多層膜１６の形成の際、庇状部３３の働き
により、凹所３５内に形成される多層膜１６と、窒化シ
リコン膜３１上（すなわち、凹所３５外）に形成される
多層膜１６とが、分断される。その結果、凹所３５内に
形成された多層膜１６の端面１６ａは、凹所３５のすり
鉢状の側壁に対向することになる。多層膜１６と膜厚と
凹所３５の深さとの関係は、上述の第１の実施形態の場
合と同様に定められている。すなわち、凹所３５の深さ
は、多層膜１６の膜厚よりも深く定められている。When the multilayer film 16 is formed, the multilayer film 16 formed in the recess 35 and the multilayer film formed on the silicon nitride film 31 (that is, outside the recess 35) are formed by the action of the eave-shaped portion 33. The membrane 16 is separated. As a result, the end face 16 a of the multilayer film 16 formed in the recess 35 faces the mortar-shaped side wall of the recess 35. The relationship between the multilayer film 16, the thickness, and the depth of the recess 35 is determined in the same manner as in the first embodiment. That is, the depth of the recess 35 is determined to be deeper than the thickness of the multilayer film 16.
【００３３】したがって、凹所３５内の多層膜１６の表
面は、窒化シリコン膜３１の表面よりも低い位置にあ
り、さらに、この実施形態では、層間絶縁膜１４の表面
よりも低い位置にある。次いで、図２(e)に示すよう
に、たとえば、粒径０．０５μｍのＳｉＯ2およびＡｌ2
Ｏ3のＰＨ値９のコロイドサスペンションなどを用いた
化学的機械的研磨によって、窒化シリコン膜３１上の多
層膜１６および窒化シリコン膜３１の表層部が除去され
る。このとき、凹所３５内の多層膜１６の表面は、層間
絶縁膜１４の表面よりも低いので、凹所３５内にのみ損
傷のない多層膜１６が残されることになる。この凹所３
５内に残された多層膜１６が、強磁性トンネル接合素子
（メモリセル）を構成することになる。こうして、イオ
ンミリングによることなく、多層膜１６をパターニング
できる。Therefore, the surface of the multilayer film 16 in the recess 35 is at a position lower than the surface of the silicon nitride film 31, and in this embodiment, is lower than the surface of the interlayer insulating film 14. Then, as shown in FIG. 2E, for example, SiO 2 and Al 2 having a particle size of 0.05 μm are formed.
By chemical mechanical polishing using a colloidal suspension of O 3 having a PH value of 9 or the like, the multilayer film 16 on the silicon nitride film 31 and the surface layer portion of the silicon nitride film 31 are removed. At this time, since the surface of the multilayer film 16 in the recess 35 is lower than the surface of the interlayer insulating film 14, the multilayer film 16 without damage remains only in the recess 35. This recess 3
The multilayer film 16 left in 5 constitutes a ferromagnetic tunnel junction device (memory cell). Thus, the multilayer film 16 can be patterned without using ion milling.
【００３４】その後は、図２(f)に示すように、たとえ
ば、ウエッチエッチングにより窒化シリコン膜３１が除
去され、多層膜１６の表面を洗浄した後、ビットライン
となる第２の配線１９が多層膜１６の表面に接続するよ
うに形成される。凹所３５内の多層膜１６の端面１６ａ
は、凹所３５の側壁に対向しているので、上述の第１の
実施形態の場合のような層間絶縁膜１７は不要である。
すなわち、上述の第１の実施形態の場合には、多層膜１
６の端面１６ａが上方を向いているため、層間絶縁膜１
４上に直接第２の配線１９を形成すれば、第１および第
２の強磁性体層２１，２２間を短絡してしまうため、層
間絶縁膜１７が必須となっている。上記の第２の実施形
態では、このような層間絶縁膜１７の形成およびコンタ
クトホール１８の形成工程を省くことができる。これに
より、マスク工程を少なくすることができるから、製造
工程が簡単になる。のみならず、コンタクトホール１８
の形成時のマスクずれの余裕を考慮する必要がなくなる
から、メモリセルの集積度を高めることができる。この
ようにして低コストで大容量のメモリ装置を実現でき
る。Thereafter, as shown in FIG. 2F, for example, after the silicon nitride film 31 is removed by wet etching and the surface of the multilayer film 16 is cleaned, a second wiring 19 serving as a bit line is formed. It is formed so as to be connected to the surface of the multilayer film 16. End surface 16a of multilayer film 16 in recess 35
Is opposed to the side wall of the recess 35, so that the interlayer insulating film 17 as in the case of the above-described first embodiment is unnecessary.
That is, in the case of the first embodiment, the multilayer film 1
6 face upward, the interlayer insulating film 1
If the second wiring 19 is formed directly on the wiring 4, the first and second ferromagnetic layers 21 and 22 are short-circuited, so that the interlayer insulating film 17 is essential. In the above-described second embodiment, the steps of forming the interlayer insulating film 17 and forming the contact hole 18 can be omitted. As a result, the number of mask steps can be reduced, so that the manufacturing steps are simplified. Not only contact hole 18
It is not necessary to consider the margin of the mask shift at the time of forming the memory cell, so that the integration degree of the memory cells can be increased. In this manner, a large-capacity memory device can be realized at low cost.
【００３５】図３は、この発明の第３の実施形態に係る
製造方法を説明するための断面図である。この図３にお
いて、上述の図１に示された各部に対応する部分には、
図１の場合と同一の参照符号を付して示す。この第３の
実施形態は、層間絶縁膜１４に、第１の配線１３を底面
において露出させる凹所３８を形成する際に、この凹所
３８の側壁を、逆テーパー形状（すなわち、開口縁に向
かうに従って狭まる形状）とし、凹所３８の開口縁が庇
状部３９をなすようにした点に特徴がある。FIG. 3 is a cross-sectional view for explaining a manufacturing method according to the third embodiment of the present invention. In FIG. 3, parts corresponding to the respective parts shown in FIG.
The same reference numerals as in FIG. 1 are used. According to the third embodiment, when a recess 38 that exposes the first wiring 13 on the bottom surface is formed in the interlayer insulating film 14, the side wall of the recess 38 is formed in an inversely tapered shape (that is, at the opening edge). (The shape narrows toward the front) and the opening edge of the recess 38 forms an eave-shaped portion 39.
【００３６】このようにしても、凹所３８の内部と外部
とで多層膜１６を分断して形成することができる。これ
により、第２の実施形態の場合と同様に、層間絶縁膜１
７（図１参照）を形成することなく、層間絶縁膜１４上
に直接第２の配線１９を形成することができる。そし
て、この実施形態では、窒化シリコン膜３１の形成、開
口３２の形成および窒化シリコン膜３１の除去の各工程
（図２参照）が不要であるので、第２の実施形態の場合
よりも、工程をさらに簡単にすることができる。Also in this case, the multilayer film 16 can be formed by dividing the inside and outside of the recess 38. Thereby, as in the case of the second embodiment, the interlayer insulating film 1
The second wiring 19 can be formed directly on the interlayer insulating film 14 without forming 7 (see FIG. 1). In this embodiment, the steps of forming the silicon nitride film 31, forming the opening 32, and removing the silicon nitride film 31 (see FIG. 2) are unnecessary. Can be further simplified.
【００３７】逆テーパー形状の側壁３８ａを有する凹所
３８は、たとえば、側壁付着物が付きやすい条件での等
方性ドライエッチングにより形成することができる。図
４(a)〜(d)および図５(e)〜(g)は、この発明の第４の実
施形態に係る磁気メモリ装置の製造方法を工程順に示す
断面図である。この実施形態において、上述の図１に示
された各部に対応する部分には、図１の場合と同じ参照
符号を付して示す。The recess 38 having the inversely tapered side wall 38a can be formed, for example, by isotropic dry etching under the condition that the side wall deposits easily adhere. 4A to 4D and 5E to 5G are cross-sectional views illustrating a method of manufacturing a magnetic memory device according to the fourth embodiment of the present invention in the order of steps. In this embodiment, portions corresponding to the respective portions shown in FIG. 1 described above are denoted by the same reference numerals as in FIG.
【００３８】まずこの実施形態によって作製される磁気
メモリ装置の最終形態を図５(g)を参照して説明する。
この磁気メモリ装置は、セル選択用のＭＯＳ型トランジ
スタ４０を半導体基板１１上に有している。すなわち、
半導体基板１１上には、一対の不純物拡散領域（ソース
領域およびドレイン領域）４２，４３が間隔を開けて形
成されており、これらの間の半導体基板１の表面には、
絶縁膜４１を挟んでワードライン４５が図５の紙面に垂
直な方向に沿って設けられている。このワードライン４
５の長手方向に沿って同様の構造のＭＯＳトランジスタ
４０が複数個設けられている。そして、このような構造
が、図５の左右方向に複数個並列に設けられている。First, the final form of the magnetic memory device manufactured according to this embodiment will be described with reference to FIG.
This magnetic memory device has a MOS transistor 40 for cell selection on a semiconductor substrate 11. That is,
On the semiconductor substrate 11, a pair of impurity diffusion regions (source region and drain region) 42 and 43 are formed at intervals, and the surface of the semiconductor substrate 1 between them is
Word lines 45 are provided along the direction perpendicular to the plane of FIG. 5 with the insulating film 41 interposed therebetween. This word line 4
5, a plurality of MOS transistors 40 having the same structure are provided along the longitudinal direction. A plurality of such structures are provided in parallel in the left-right direction of FIG.
【００３９】さらに、半導体基板１１上に形成された層
間絶縁膜４６上には、ワードライン４５に沿ってコント
ロールライン４７が配置されている。このコントロール
ライン４７の上方には、層間絶縁膜４８を挟んで、多層
膜１６からなる強磁性トンネル接合素子が設けられてい
る。多層膜１６と層間絶縁膜４８との間には、下部電極
４９が設けられており、この下部電極４９は、プラグ５
０に接続されている。このプラグ５０は、層間絶縁膜４
６に形成されたコンタクトホール４６ａを介して、不純
物拡散領域４２に接続されている。Further, a control line 47 is arranged along the word line 45 on the interlayer insulating film 46 formed on the semiconductor substrate 11. Above the control line 47, a ferromagnetic tunnel junction element composed of the multilayer film 16 is provided with an interlayer insulating film 48 interposed therebetween. A lower electrode 49 is provided between the multilayer film 16 and the interlayer insulating film 48, and the lower electrode 49
Connected to 0. This plug 50 is used for the interlayer insulating film 4.
6 is connected to the impurity diffusion region 42 via a contact hole 46a.
【００４０】一方、多層膜１６において上方側に位置す
る第２の強磁性体層２２には、ビットライン５１が接続
されている。このビットライン５１は、ワードライン４
５およびコントロールライン４７に直交する方向に沿っ
て形成されている。このようなビットライン５１は、図
５の紙面に垂直な方向に複数本設けられており、ビット
ライン５１とワードライン４５およびコントロールライ
ン４７との交差部にメモリセルが設けられる構成となっ
ている。On the other hand, a bit line 51 is connected to the second ferromagnetic layer 22 located on the upper side of the multilayer film 16. This bit line 51 is connected to word line 4
5 and a direction perpendicular to the control line 47. A plurality of such bit lines 51 are provided in a direction perpendicular to the paper surface of FIG. 5, and memory cells are provided at intersections of the bit lines 51 and the word lines 45 and the control lines 47. .
【００４１】この構成により、第１の強磁性体層２１の
磁気モーメントの方向は、反強磁性体層２５によって保
持される。その一方で、第２の強磁性体層２２の磁気モ
ーメントの方向は、ビットライン５１およびコントロー
ルライン４７に適切な方向および大きさの電流を印加す
ることにより、アンペールの法則に従って生じる磁界に
よって、反転させることができる。すなわち、第２の強
磁性体層２２の磁気モーメントの方向を変化させること
によって、第１および第２の強磁性体層２１，２２の磁
気モーメントを平行または反平行の状態とすることがで
きる。With this configuration, the direction of the magnetic moment of the first ferromagnetic layer 21 is maintained by the antiferromagnetic layer 25. On the other hand, the direction of the magnetic moment of the second ferromagnetic layer 22 is reversed by applying a current of an appropriate direction and magnitude to the bit line 51 and the control line 47 by a magnetic field generated according to Ampere's law. Can be done. That is, by changing the direction of the magnetic moment of the second ferromagnetic layer 22, the magnetic moments of the first and second ferromagnetic layers 21 and 22 can be made parallel or antiparallel.
【００４２】そこで、ワードライン４５に読出電圧を印
加してＭＯＳトランジスタ４０を導通させ、ビットライ
ン５１に適切な電圧を印加すると、第１および第２の強
磁性体層２１，２２の磁気モーメントが平行か反平行か
に応じた大きさのトンネル電流が流れる。この電流の大
きさを検出することにより、情報の読出を行える。次
に、図４(a)から順に参照して、この磁気メモリ装置の
製造方法を説明する。When a read voltage is applied to the word line 45 to turn on the MOS transistor 40 and an appropriate voltage is applied to the bit line 51, the magnetic moment of the first and second ferromagnetic layers 21 and 22 is increased. Tunnel current of a magnitude corresponding to parallel or anti-parallel flows. By detecting the magnitude of this current, information can be read. Next, a method for manufacturing the magnetic memory device will be described with reference to FIG.
【００４３】半導体基板１１上のＭＯＳトランジスタ４
０、ワードライン４５、層間絶縁膜４６、コントロール
ライン４７、プラグ５０および層間絶縁膜４８などは、
通常の半導体プロセスにより形成される。そして、層間
絶縁膜４８には、各メモリセルごとに、プラグ５０およ
びコントロールライン４７の直上（ビットライン５１と
の交差位置）を含む領域に、第１のマスクを用いたフォ
トリソグラフィとエッチングによって、凹所５５が形成
される。MOS transistor 4 on semiconductor substrate 11
0, word line 45, interlayer insulating film 46, control line 47, plug 50, interlayer insulating film 48, etc.
It is formed by a normal semiconductor process. Then, in the interlayer insulating film 48, for each memory cell, a region including the plug 50 and the position immediately above the control line 47 (intersection with the bit line 51) is formed by photolithography and etching using a first mask. A recess 55 is formed.
【００４４】この凹所５５には、第２のマスクを用いた
フォトリソグラフィとエッチングによって、プラグ５０
の直上の位置に、このプラグ５０の上面を露出させる開
口５６が形成される。この状態が、図４(a)に示されて
いる。次に、プラグ５０の上面を洗浄した後、図４(b)
に示すように、凹所５５の内外の表面に、たとえば、Ｔ
ｉ／Ｐｄからなる下部電極膜４９Ａが形成される。この
下部電極膜４９Ａの形成には、たとえば、超真空スパッ
タ装置を使用できる。The plugs 50 are formed in the recesses 55 by photolithography and etching using a second mask.
An opening 56 for exposing the upper surface of the plug 50 is formed directly above the plug 50. This state is shown in FIG. Next, after cleaning the upper surface of the plug 50, FIG.
As shown in FIG.
A lower electrode film 49A made of i / Pd is formed. For forming the lower electrode film 49A, for example, an ultra-vacuum sputtering device can be used.
【００４５】次いで、図４(c)に示すように、化学的機
械的研磨によって、凹所５５の外部の層間絶縁膜４８上
の下部電極膜４９Ａが除去されて、凹所５５の内壁を覆
う下部電極４９が形成される。この下部電極４９は、開
口５６においてプラグ５０に接続されることになる。続
いて、図４(d)に示すように、層間絶縁膜５７が形成さ
れ、この層間絶縁膜５７には、第３のマスクを用いたフ
ォトリソグラフィとエッチングとによって、コントロー
ルライン４７の直上に対応した位置に、多層膜１６の膜
厚よりも深い凹所５８（たとえば、深さ０．３μｍ）が
形成される。この凹所５８は、その底部において、下部
電極４９を露出させるようになっている。Next, as shown in FIG. 4C, the lower electrode film 49A on the interlayer insulating film 48 outside the recess 55 is removed by chemical mechanical polishing to cover the inner wall of the recess 55. A lower electrode 49 is formed. The lower electrode 49 is connected to the plug 50 at the opening 56. Subsequently, as shown in FIG. 4D, an interlayer insulating film 57 is formed, and the interlayer insulating film 57 is formed directly on the control line 47 by photolithography and etching using a third mask. A recess 58 (for example, a depth of 0.3 μm) deeper than the thickness of the multilayer film 16 is formed at the position thus formed. The recess 58 exposes the lower electrode 49 at the bottom thereof.
【００４６】そして、図５(e)に示すように、凹所５８
の内外に多層膜１６を構成する反強磁性体層２５、第１
の強磁性体層２１、トンネル絶縁層２３および第２の強
磁性体層２２が積層される。このとき、多層膜１６の表
面は、凹所５８外の層間絶縁膜５７の表面よりも低い位
置にある。多層膜１６を構成する各膜の形成には、超真
空スパッタ装置を適用でき、また、各膜の材料および膜
厚は、上述の第１の実施形態の場合と実質的に同様であ
る。Then, as shown in FIG.
The antiferromagnetic layer 25 constituting the multilayer film 16 inside and outside the
, A tunnel insulating layer 23 and a second ferromagnetic layer 22 are laminated. At this time, the surface of the multilayer film 16 is located lower than the surface of the interlayer insulating film 57 outside the recess 58. An ultra-vacuum sputtering apparatus can be applied to the formation of each film constituting the multilayer film 16, and the material and film thickness of each film are substantially the same as in the first embodiment.
【００４７】次に、図５(f)に示すように、化学的機械
的研磨によって、凹所５８外の多層膜１６が選択的に除
去され、凹所５８内に多層膜１６がパターン化されて残
され、強磁性トンネル接合素子が形成される。この後
は、図５(g)に示すように、別の層間絶縁膜５９が形成
され、多層膜１６を露出させるコンタクトホール６０が
形成される。そして、このコンタクトホール６０を介し
て多層膜１６に接続するようにビットライン５１が形成
される。Next, as shown in FIG. 5 (f), the multilayer film 16 outside the recess 58 is selectively removed by chemical mechanical polishing, and the multilayer film 16 is patterned in the recess 58. The ferromagnetic tunnel junction device is formed. Thereafter, as shown in FIG. 5G, another interlayer insulating film 59 is formed, and a contact hole 60 exposing the multilayer film 16 is formed. Then, a bit line 51 is formed so as to be connected to the multilayer film 16 via the contact hole 60.
【００４８】このようにして、この実施形態において
も、イオンミリングを用いることなく多層膜１６をパタ
ーニングできるから、良好な特性の強磁性トンネル接合
素子を形成できる。また、多層膜１６は、酸化シリコン
膜などからなる層間絶縁膜５７の微細加工精度に対応し
た微細なパターニングが可能であるから、高集積化され
た磁気メモリ装置を実現できる。図６は、図４および図
５に示された第４の実施形態の変形例を説明するための
断面図である。この変形例では、層間絶縁膜４８に形成
される凹所５５の表面に、多層膜１６を構成する膜（構
成層）のうち、反強磁性体層２５、第１の強磁性体層２
１およびトンネル絶縁層２３の３層の膜（素子形成膜）
が形成されていて、層間絶縁膜５７の凹所５８内には、
第２の強磁性体層２２のみ（素子形成膜）が形成されて
いる。Thus, also in this embodiment, since the multilayer film 16 can be patterned without using ion milling, a ferromagnetic tunnel junction device having good characteristics can be formed. Further, since the multilayer film 16 can perform fine patterning corresponding to the fine processing accuracy of the interlayer insulating film 57 made of a silicon oxide film or the like, a highly integrated magnetic memory device can be realized. FIG. 6 is a cross-sectional view for explaining a modification of the fourth embodiment shown in FIGS. 4 and 5. In this modification, the antiferromagnetic layer 25 and the first ferromagnetic layer 2 of the films (constituting layers) constituting the multilayer film 16 are formed on the surface of the recess 55 formed in the interlayer insulating film 48.
1 and three layers of tunnel insulating layer 23 (element forming film)
Is formed, and in the recess 58 of the interlayer insulating film 57,
Only the second ferromagnetic layer 22 (element formation film) is formed.
【００４９】すなわち、反強磁性体層２５、第１の強磁
性体層２１およびトンネル絶縁層２３が形成された後に
化学的機械的研磨を行う。その後に、層間絶縁膜５７を
形成し、この層間絶縁膜５７に凹所５８を形成し、第２
の強磁性体層２２を成膜した後に、さらに、化学的機械
的研磨により、凹所５８外の第２の強磁性体層２２を除
去する。この場合に、凹所５５は、反強磁性体層２５、
第１の強磁性体層２１およびトンネル絶縁層２３の総膜
厚よりも深く形成されている必要があり、凹所５８は、
第２の強磁性体層２２の膜厚よりも深く形成されている
必要がある。凹所５５，５８を連続した１つの凹所とし
て把握すれば、多層膜１６の表面は、この凹所の開口縁
から窪んだ表面をなす。That is, after the antiferromagnetic layer 25, the first ferromagnetic layer 21, and the tunnel insulating layer 23 are formed, chemical mechanical polishing is performed. Thereafter, an interlayer insulating film 57 is formed, a recess 58 is formed in the interlayer insulating film 57,
After the ferromagnetic layer 22 is formed, the second ferromagnetic layer 22 outside the recess 58 is further removed by chemical mechanical polishing. In this case, the recess 55 includes the antiferromagnetic layer 25,
The first ferromagnetic layer 21 and the tunnel insulating layer 23 need to be formed deeper than the total film thickness.
The second ferromagnetic layer 22 needs to be formed deeper than the film thickness. If the recesses 55 and 58 are grasped as one continuous recess, the surface of the multilayer film 16 forms a surface depressed from the opening edge of the recess.
【００５０】なお、この変形例をさらに変形して、凹所
５５には反強磁性体層２５および第１の強磁性体層２１
を形成し、凹所５８には、トンネル絶縁層２３および第
２の強磁性体層２２を形成するようにすることもでき
る。さらには、凹所５５に反強磁性体層２５を形成する
とともに、凹所５５に第１の強磁性体層２１、トンネル
絶縁層２３および第２の強磁性体層を形成するようにし
てもよい。いずれの場合にも、各凹所内に形成される素
子形成膜は、当該凹所の深さよりも薄い膜厚を有するよ
うにしなければならない。It is to be noted that this modification is further modified so that the recess 55 has an antiferromagnetic layer 25 and a first ferromagnetic layer 21.
May be formed, and the tunnel insulating layer 23 and the second ferromagnetic layer 22 may be formed in the recess 58. Further, the antiferromagnetic layer 25 may be formed in the recess 55, and the first ferromagnetic layer 21, the tunnel insulating layer 23, and the second ferromagnetic layer may be formed in the recess 55. Good. In any case, the element forming film formed in each recess must have a thickness smaller than the depth of the recess.
【００５１】以上、この発明の４つの実施形態について
説明したが、この発明は、他の形態で実施することも可
能である。たとえば、上記の第４の実施形態に、図２ま
たは図３にそれぞれ示された第２または第３の実施形態
の手法を適用して、層間絶縁膜５７の凹所５８の開口縁
に庇状部を設け、層間絶縁膜５９およびコンタクトホー
ル６０の形成プロセスを省いてもよい。また、上述の実
施形態では、強磁性トンネル接合素子を構成する多層膜
が、第１および第２の強磁性体層２１，２２、トンネル
絶縁層２３および反強磁性体層２５からなる場合につい
て説明したが、多層膜の構成はこれに限定されるもので
はない。たとえば、上部電極膜と下部電極膜とを上下に
有するものであってもよいし、反強磁性体層／強磁性体
層／反強磁性体層／強磁性体層／トンネル絶縁層／強磁
性体層のような積層構造の多層膜が適用されてもよい。Although the four embodiments of the present invention have been described above, the present invention can be embodied in other forms. For example, by applying the method of the second or third embodiment shown in FIG. 2 or FIG. 3 to the fourth embodiment, an eave-like shape is formed at the opening edge of the recess 58 of the interlayer insulating film 57. May be provided, and the process of forming the interlayer insulating film 59 and the contact hole 60 may be omitted. Further, in the above-described embodiment, the case where the multilayer film forming the ferromagnetic tunnel junction device includes the first and second ferromagnetic layers 21 and 22, the tunnel insulating layer 23 and the antiferromagnetic layer 25 will be described. However, the configuration of the multilayer film is not limited to this. For example, an upper electrode film and a lower electrode film may be vertically arranged, or an antiferromagnetic layer / ferromagnetic layer / antiferromagnetic layer / ferromagnetic layer / tunnel insulating layer / ferromagnetic layer A multilayer film having a laminated structure such as a body layer may be applied.
【００５２】また、上述の実施形態では、磁気メモリ装
置の製造方法について説明したが、この発明の方法は、
磁気ヘッドなどの他の装置にも適用できる。磁気ヘッド
にこの発明が適用される場合には、多層膜の構成は、た
とえば、強磁性体層／トンネル絶縁層／強磁性体層のよ
うな積層構造であってもよく、反強磁性体層は必要では
ない。また、図７に示された積層構造の多層膜を適用し
てもよい。その他、特許請求の範囲に記載された事項の
範囲で種々の設計変更を施すことが可能である。In the above-described embodiment, the method of manufacturing the magnetic memory device has been described.
It can be applied to other devices such as a magnetic head. When the present invention is applied to a magnetic head, the configuration of the multilayer film may be a laminated structure such as a ferromagnetic layer / tunnel insulating layer / ferromagnetic layer. Is not necessary. Further, a multilayer film having a stacked structure shown in FIG. 7 may be applied. In addition, various design changes can be made within the scope of the matters described in the claims.
【図１】この発明の第１の実施形態に係る不揮発性磁気
メモリ装置の製造方法を工程順に示す図解的な断面図で
ある。FIG. 1 is an illustrative sectional view showing a method for manufacturing a nonvolatile magnetic memory device according to a first embodiment of the present invention in the order of steps;
【図２】この発明の第２の実施形態に係る製造方法を工
程順に示す断面図である。FIG. 2 is a cross-sectional view illustrating a manufacturing method according to a second embodiment of the present invention in the order of steps.
【図３】この発明の第３の実施形態に係る製造方法を説
明するための断面図である。FIG. 3 is a cross-sectional view for explaining a manufacturing method according to a third embodiment of the present invention.
【図４】この発明の第４の実施形態に係る磁気メモリ装
置の製造方法を工程順に示す断面図である。FIG. 4 is a sectional view illustrating a method of manufacturing a magnetic memory device according to a fourth embodiment of the present invention in the order of steps.
【図５】図４の工程に続く工程を示す断面図である。FIG. 5 is a cross-sectional view showing a step that follows the step of FIG.
【図６】図４および図５に示された第４の実施形態の変
形例を説明するための断面図である。FIG. 6 is a sectional view for explaining a modification of the fourth embodiment shown in FIGS. 4 and 5;
【図７】強磁性トンネル接合素子を構成する多層膜のパ
ターニングに関する従来技術を説明するための断面図で
ある。FIG. 7 is a cross-sectional view for explaining a conventional technique relating to patterning of a multilayer film constituting a ferromagnetic tunnel junction device.
【図８】図７の従来技術の問題点を説明するための断面
図である。FIG. 8 is a cross-sectional view for explaining a problem of the related art in FIG. 7;
１１ 基板 １３ 第１の配線 １４ 層間絶縁膜（絶縁層） １５ 凹所 １６ 多層膜 １６ａ 端面 １７ 層間絶縁膜 １８ コンタクトホール １９ 第２の配線 ２１ 強磁性体層 ２２ 強磁性体層 ２３ トンネル絶縁層 ２５ 反強磁性体層 ３１ 窒化シリコン膜 ３２ 開口 ３３ 庇状部 ３５ 凹所（すり鉢状） ３８ 凹所（逆テーパー状） ３９ 庇状部 ４０ ＭＯＳトランジスタ ４５ ワードライン ４６ 層間絶縁膜 ４６ａ コンタクトホール ４７ コントロールライン ４８ 層間絶縁膜（絶縁層） ４９ 下部電極 ５０ プラグ ５１ ビットライン ５５ 凹所 ５６ 開口 ５７ 層間絶縁膜（絶縁層） ５８ 凹所 ５９ 層間絶縁膜 ６０ コンタクトホール Reference Signs List 11 substrate 13 first wiring 14 interlayer insulating film (insulating layer) 15 recess 16 multilayer film 16a end face 17 interlayer insulating film 18 contact hole 19 second wiring 21 ferromagnetic layer 22 ferromagnetic layer 23 tunnel insulating layer 25 Antiferromagnetic layer 31 Silicon nitride film 32 Opening 33 Eaves 35 Concave (Mortar) 38 Concave (Inverted taper) 39 Eaves 40 MOS transistor 45 Word line 46 Interlayer insulating film 46a Contact hole 47 Control line 48 interlayer insulating film (insulating layer) 49 lower electrode 50 plug 51 bit line 55 recess 56 opening 57 interlayer insulating film (insulating layer) 58 recess 59 interlayer insulating film 60 contact hole
Claims (13)
る工程と、 上記絶縁層上および上記凹所内に、第１の強磁性体層、
第２の強磁性体層、ならびにこれら第１および第２の強
磁性体層の間に挟まれたトンネル絶縁層を含む多層膜の
構成層の一部または全部を含み、上記凹所の深さよりも
薄い所定厚さの素子形成膜を形成する工程と、 化学的機械的研磨により、上記凹所外の上記絶縁層の表
面に存在する上記素子形成膜を除去して、上記凹所内に
素子系成膜を残し、上記凹所内の領域に強磁性トンネル
接合素子を形成する工程とを含むことを特徴とする強磁
性トンネル接合素子を用いた装置の製造方法。A step of forming a recess having a predetermined depth in an insulating layer on a substrate; a first ferromagnetic layer on the insulating layer and in the recess;
A part or all of the constituent layers of the multilayer film including the second ferromagnetic layer and the tunnel insulating layer sandwiched between the first and second ferromagnetic layers; Forming a thin device forming film having a predetermined thickness, and removing the device forming film present on the surface of the insulating layer outside the concave portion by chemical mechanical polishing, thereby forming a device system in the concave portion. Forming a ferromagnetic tunnel junction element in a region inside the recess while leaving a film, and manufacturing the apparatus using the ferromagnetic tunnel junction element.
所の側壁に対向するように形成されることを特徴とする
請求項１記載の方法。2. The method according to claim 1, wherein the element forming film in the recess is formed so that an end face faces a side wall of the recess.
をさらに含み、 上記素子形成膜は、上記庇状部によって、上記凹所の内
部の部分と上記凹所の外部の部分とに分断されるように
形成されることを特徴とする請求項２記載の方法。3. The method according to claim 1, further comprising the step of forming an eaves-shaped portion at an opening edge of the recess, wherein the element forming film is formed by the eaves-shaped portion inside the recess and outside the recess. 3. The method according to claim 2, wherein the method is formed so as to be divided into:
ー形状とすることによって形成されることを特徴とする
請求項３記載の方法。4. The method according to claim 3, wherein said eave-shaped portion is formed by making a side wall of said recess into an inversely tapered shape.
してエッチング選択性のある庇形成膜を形成する工程を
さらに含み、 上記凹所を形成する工程は、上記庇形成膜に開口を形成
する工程と、この開口を通して上記絶縁層を上記庇形成
膜の開口の周縁部に入り込む位置までオーバーエッチン
グすることにより、当該庇形成膜の開口の周縁部を上記
庇状部とする工程とを含むことを特徴とする請求項３記
載の方法。5. The method according to claim 1, further comprising: before forming the recess, forming an eaves-forming film having etching selectivity with respect to the insulating layer. Forming an opening and over-etching the insulating layer through the opening to a position where the insulating layer enters the peripheral portion of the opening of the eaves forming film, thereby making the peripheral portion of the opening of the eaves forming film the eaves-shaped portion 4. The method according to claim 3, comprising:
は上記第２の強磁性体層に隣接して積層された反強磁性
体層を含み、 上記強磁性トンネル接合素子は、不揮発性磁気メモリ素
子であることを特徴とする請求項１ないし５のいずれか
に記載の方法。6. The ferromagnetic tunnel junction device, wherein the multilayer film includes an antiferromagnetic layer laminated adjacent to the first ferromagnetic layer or the second ferromagnetic layer. The method according to claim 1, wherein the method is a nonvolatile magnetic memory element.
接続する配線を形成する工程をさらに含むことを特徴と
する請求項１ないし６のいずれかに記載の方法。7. The method according to claim 1, further comprising a step of forming a wiring connecting to a surface of the element forming film left in the recess.
と、 この絶縁層の上記凹所内の領域に形成され、第１の強磁
性体層、第２の強磁性体層、ならびにこれら第１および
第２の強磁性体層の間に挟まれたトンネル絶縁層を含
み、上記凹所の開口縁から窪んだ表面を有する多層膜か
らなる強磁性トンネル接合素子とを含むことを特徴とす
る強磁性トンネル接合素子を用いた装置。8. An insulating layer formed on a substrate and having a recess, a first ferromagnetic layer, a second ferromagnetic layer, and a first ferromagnetic layer and a second ferromagnetic layer formed in a region of the insulating layer in the recess. A ferromagnetic tunnel junction element including a tunnel insulating layer sandwiched between the first and second ferromagnetic layers, and a multilayer film having a surface depressed from an opening edge of the recess. Using ferromagnetic tunnel junction elements.
向していることを特徴とする請求項８記載の装置。9. The apparatus according to claim 8, wherein said multilayer film has an end face facing a side wall of said recess.
成されていることを特徴とする請求項９記載の装置。10. The apparatus according to claim 9, wherein the recess has a side wall formed in an inversely tapered shape.
ていることを特徴とする請求項９記載の装置。11. The apparatus according to claim 9, wherein the recess has a side wall formed in a mortar shape.
たは上記第２の強磁性体層に隣接して積層された反強磁
性体層をさらに含み、 上記強磁性トンネル接合素子は、不揮発性磁気メモリ素
子であることを特徴とする請求項８ないし１１のいずれ
かに記載の装置。12. The ferromagnetic tunnel junction device, wherein the multilayer film further includes an antiferromagnetic layer laminated adjacent to the first ferromagnetic layer or the second ferromagnetic layer. 12. The device according to claim 8, wherein the device is a nonvolatile magnetic memory element.
形成する多層膜の表面に接続する配線をさらに含むこと
を特徴とする請求項８ないし１２のいずれかに記載の装
置。13. The device according to claim 8, further comprising a wiring connected to a surface of the multilayer film forming the ferromagnetic tunnel junction device in the recess.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35329599A JP3854767B2 (en) | 1999-12-13 | 1999-12-13 | Apparatus using ferromagnetic tunnel junction element and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35329599A JP3854767B2 (en) | 1999-12-13 | 1999-12-13 | Apparatus using ferromagnetic tunnel junction element and method for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001168418A true JP2001168418A (en) | 2001-06-22 |
| JP3854767B2 JP3854767B2 (en) | 2006-12-06 |
Family
ID=18429880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35329599A Expired - Fee Related JP3854767B2 (en) | 1999-12-13 | 1999-12-13 | Apparatus using ferromagnetic tunnel junction element and method for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3854767B2 (en) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1251570A2 (en) * | 2001-04-18 | 2002-10-23 | Nec Corporation | Method of fabricating magnetic random access memory based on tunnel magnetroresistance effect |
| JP2003017665A (en) * | 2001-04-26 | 2003-01-17 | Mitsubishi Electric Corp | Thin film magnetic material storage device |
| JP2003086772A (en) * | 2001-09-07 | 2003-03-20 | Canon Inc | Magnetic memory device and its manufacturing method |
| WO2003036726A1 (en) * | 2001-10-24 | 2003-05-01 | Sony Corporation | Information storage device and manufacturing method thereof |
| JP2004519859A (en) * | 2001-03-15 | 2004-07-02 | マイクロン テクノロジー インコーポレイテッド | Self-aligned and trenchless magnetoresistive random access memory (MRAM) structure with MRAM structure confined by sidewalls |
| WO2006049780A2 (en) * | 2004-10-27 | 2006-05-11 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory device structures and methods for fabricating the same |
| CN100490006C (en) * | 2002-12-19 | 2009-05-20 | 飞思卡尔半导体公司 | A method for fabricating a flux concentrating system for use in a magnetoelectronic device |
| JP2009224477A (en) * | 2008-03-14 | 2009-10-01 | Fujitsu Ltd | Semiconductor storage device and method of manufacturing the same |
| JP2011509532A (en) * | 2008-01-08 | 2011-03-24 | クゥアルコム・インコーポレイテッド | Method of forming memory cell and magnetic tunnel junction (MTJ) of memory cell |
| JP2011514676A (en) * | 2008-03-04 | 2011-05-06 | クゥアルコム・インコーポレイテッド | Method for forming a magnetic tunnel junction structure |
| JP2011515837A (en) * | 2008-03-07 | 2011-05-19 | クゥアルコム・インコーポレイテッド | Method for forming a magnetic tunnel junction device |
| JP2011238679A (en) * | 2010-05-07 | 2011-11-24 | Fujitsu Semiconductor Ltd | Magnetic storage device manufacturing method and magnetic storage device |
| EP2392029A1 (en) * | 2009-02-02 | 2011-12-07 | QUALCOMM Incorporated | Magnetic tunnel junction comprising a tunnel barrier, pinned layer and top electrode formed in a damascene-type process |
| CN102938257A (en) * | 2011-08-15 | 2013-02-20 | 中芯国际集成电路制造(上海)有限公司 | Magnetic tunnel junction, its making method and magnetic tunnel junction-containing storage unit |
| US8421138B2 (en) | 2010-08-16 | 2013-04-16 | Fujitsu Semiconductor Limited | Magnetic tunneling junction device with recessed magnetic free layer |
| CN103066199A (en) * | 2011-10-19 | 2013-04-24 | 中芯国际集成电路制造(北京)有限公司 | Novel magnetic tunnel junction device and manufacture method thereof |
| US8634231B2 (en) | 2009-08-24 | 2014-01-21 | Qualcomm Incorporated | Magnetic tunnel junction structure |
| US8952434B2 (en) | 2011-06-07 | 2015-02-10 | Samsung Electronics Co., Ltd. | Magnetic patterns and methods of forming magnetic patterns |
| JP2016512923A (en) * | 2013-03-15 | 2016-05-09 | インテル・コーポレーション | Logic chip with embedded magnetic tunnel junction |
| CN111613661A (en) * | 2019-02-22 | 2020-09-01 | 中国科学院物理研究所 | Tunnel junction, preparation method and application thereof |
-
1999
- 1999-12-13 JP JP35329599A patent/JP3854767B2/en not_active Expired - Fee Related
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004519859A (en) * | 2001-03-15 | 2004-07-02 | マイクロン テクノロジー インコーポレイテッド | Self-aligned and trenchless magnetoresistive random access memory (MRAM) structure with MRAM structure confined by sidewalls |
| JP2009088544A (en) * | 2001-03-15 | 2009-04-23 | Micron Technology Inc | Magnetoresistive random access memory (mram) device |
| EP1251570A3 (en) * | 2001-04-18 | 2007-05-30 | NEC Electronics Corporation | Method of fabricating magnetic random access memory based on tunnel magnetroresistance effect |
| EP1251570A2 (en) * | 2001-04-18 | 2002-10-23 | Nec Corporation | Method of fabricating magnetic random access memory based on tunnel magnetroresistance effect |
| JP2003017665A (en) * | 2001-04-26 | 2003-01-17 | Mitsubishi Electric Corp | Thin film magnetic material storage device |
| JP2003086772A (en) * | 2001-09-07 | 2003-03-20 | Canon Inc | Magnetic memory device and its manufacturing method |
| WO2003036726A1 (en) * | 2001-10-24 | 2003-05-01 | Sony Corporation | Information storage device and manufacturing method thereof |
| US6841820B2 (en) | 2001-10-24 | 2005-01-11 | Sony Corporation | Information storage apparatus and manufacturing method therefor |
| CN100490006C (en) * | 2002-12-19 | 2009-05-20 | 飞思卡尔半导体公司 | A method for fabricating a flux concentrating system for use in a magnetoelectronic device |
| WO2006049780A3 (en) * | 2004-10-27 | 2007-02-01 | Freescale Semiconductor Inc | Magnetoresistive random access memory device structures and methods for fabricating the same |
| WO2006049780A2 (en) * | 2004-10-27 | 2006-05-11 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory device structures and methods for fabricating the same |
| JP2011509532A (en) * | 2008-01-08 | 2011-03-24 | クゥアルコム・インコーポレイテッド | Method of forming memory cell and magnetic tunnel junction (MTJ) of memory cell |
| JP2011514676A (en) * | 2008-03-04 | 2011-05-06 | クゥアルコム・インコーポレイテッド | Method for forming a magnetic tunnel junction structure |
| US9105670B2 (en) | 2008-03-04 | 2015-08-11 | Qualcomm Incorporated | Magnetic tunnel junction structure |
| US9029170B2 (en) | 2008-03-04 | 2015-05-12 | Qualcomm Incorporated | Magnetic tunnel junction structure |
| US8680592B2 (en) | 2008-03-07 | 2014-03-25 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction device |
| JP2011515837A (en) * | 2008-03-07 | 2011-05-19 | クゥアルコム・インコーポレイテッド | Method for forming a magnetic tunnel junction device |
| US9368718B2 (en) | 2008-03-07 | 2016-06-14 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction device |
| US8766384B2 (en) | 2008-03-07 | 2014-07-01 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction device |
| JP2009224477A (en) * | 2008-03-14 | 2009-10-01 | Fujitsu Ltd | Semiconductor storage device and method of manufacturing the same |
| EP2392029A1 (en) * | 2009-02-02 | 2011-12-07 | QUALCOMM Incorporated | Magnetic tunnel junction comprising a tunnel barrier, pinned layer and top electrode formed in a damascene-type process |
| US9368716B2 (en) | 2009-02-02 | 2016-06-14 | Qualcomm Incorporated | Magnetic tunnel junction (MTJ) storage element and spin transfer torque magnetoresistive random access memory (STT-MRAM) cells having an MTJ |
| JP2012517107A (en) * | 2009-02-02 | 2012-07-26 | クアルコム，インコーポレイテッド | Magnetic tunnel junction with tunnel barrier, pinned layer and top electrode formed by damascene type process |
| JP2015039034A (en) * | 2009-02-02 | 2015-02-26 | クアルコム，インコーポレイテッド | Magnetic tunnel junction (mtj) storage element and spin transfer torque magnetoresistive random access memory (stt-mram) having mjt |
| US8634231B2 (en) | 2009-08-24 | 2014-01-21 | Qualcomm Incorporated | Magnetic tunnel junction structure |
| JP2011238679A (en) * | 2010-05-07 | 2011-11-24 | Fujitsu Semiconductor Ltd | Magnetic storage device manufacturing method and magnetic storage device |
| US9812497B2 (en) | 2010-05-07 | 2017-11-07 | Fujitsu Semiconductor Limited | Method for manufacturing magnetic storage device, and magnetic storage device |
| US8421138B2 (en) | 2010-08-16 | 2013-04-16 | Fujitsu Semiconductor Limited | Magnetic tunneling junction device with recessed magnetic free layer |
| US8952434B2 (en) | 2011-06-07 | 2015-02-10 | Samsung Electronics Co., Ltd. | Magnetic patterns and methods of forming magnetic patterns |
| CN102938257A (en) * | 2011-08-15 | 2013-02-20 | 中芯国际集成电路制造(上海)有限公司 | Magnetic tunnel junction, its making method and magnetic tunnel junction-containing storage unit |
| CN103066199A (en) * | 2011-10-19 | 2013-04-24 | 中芯国际集成电路制造(北京)有限公司 | Novel magnetic tunnel junction device and manufacture method thereof |
| JP2016512923A (en) * | 2013-03-15 | 2016-05-09 | インテル・コーポレーション | Logic chip with embedded magnetic tunnel junction |
| US10644064B2 (en) | 2013-03-15 | 2020-05-05 | Intel Corporation | Logic chip including embedded magnetic tunnel junctions |
| CN111613661A (en) * | 2019-02-22 | 2020-09-01 | 中国科学院物理研究所 | Tunnel junction, preparation method and application thereof |
| CN111613661B (en) * | 2019-02-22 | 2024-03-26 | 中国科学院物理研究所 | Tunnel junction, preparation method and application thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3854767B2 (en) | 2006-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3854767B2 (en) | Apparatus using ferromagnetic tunnel junction element and method for manufacturing the same | |
| JP4589603B2 (en) | Method for manufacturing a self-aligned and trenchless magnetoresistive random access memory (MRAM) structure in which the MRAM structure is confined by sidewalls | |
| US7285811B2 (en) | MRAM device for preventing electrical shorts during fabrication | |
| JP5072012B2 (en) | Manufacturing method of semiconductor device | |
| US8828742B2 (en) | Method of manufacturing magnetoresistive effect element that includes forming insulative sidewall metal oxide layer by sputtering particles of metal material from patterned metal layer | |
| US7402879B2 (en) | Layered magnetic structures having improved surface planarity for bit material deposition | |
| KR101036703B1 (en) | Methods for contracting conducting layers overlying magnetoelectronic elements of mram devices | |
| US20060220084A1 (en) | Magnetoresistive effect element and method for fabricating the same | |
| JP2004128229A (en) | Magnetic memory and its manufacture | |
| KR101096343B1 (en) | Methods and structures for electrical communication with an overlying electrode for a semiconductor element | |
| WO2005096371A1 (en) | Method of fabricating a mram device | |
| KR20090014958A (en) | Method of producing magnetic memory device and magnetic memory device | |
| US7955872B2 (en) | Manufacturing method of semiconductor integrated circuit device using magnetic memory | |
| KR100523455B1 (en) | An improved method for forming minimally spaced mram structures | |
| US6551852B2 (en) | Method of forming a recessed magnetic storage element | |
| US20020182755A1 (en) | Self-aligned MRAM contact and method of fabrication | |
| US7241668B2 (en) | Planar magnetic tunnel junction substrate having recessed alignment marks | |
| JP2011238679A (en) | Magnetic storage device manufacturing method and magnetic storage device | |
| EP1304737A2 (en) | Magnetic memory and method of its manufacture | |
| CN111192955A (en) | Magnetic memory device | |
| JP2003086772A (en) | Magnetic memory device and its manufacturing method | |
| CN113838968A (en) | Magnetic tunnel junction memory cell with buffer layer and method of forming the same | |
| JPH11121708A (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060911 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |