JP2001168194A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2001168194A
JP2001168194A JP34481999A JP34481999A JP2001168194A JP 2001168194 A JP2001168194 A JP 2001168194A JP 34481999 A JP34481999 A JP 34481999A JP 34481999 A JP34481999 A JP 34481999A JP 2001168194 A JP2001168194 A JP 2001168194A
Authority
JP
Japan
Prior art keywords
semiconductor device
positioning pattern
laser trimming
region
light reflectance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34481999A
Other languages
English (en)
Other versions
JP3946396B2 (ja
Inventor
Hiroaki Takasu
博昭 鷹巣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP34481999A priority Critical patent/JP3946396B2/ja
Publication of JP2001168194A publication Critical patent/JP2001168194A/ja
Application granted granted Critical
Publication of JP3946396B2 publication Critical patent/JP3946396B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Laser Beam Processing (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 ヒューズをレーザトリミングをする半導体装
置において、高精度でヒューズを切断すること。及びス
クライブライン領域に占めるレーザートリミング位置決
め用パターンの面積を小さくすること。 【解決手段】 レーザトリミング位置決め用パターン
は、高光反射率領域と低光反射率領域との境界、すなわ
ち光反射率が急峻に変化する場所をレーザトリミング用
ヒューズ素子と同じ薄膜により形成されたパタンによっ
て規定できるようにした。さらにレーザトリミング位置
決め用パターン内部の寸法と、レーザービームスポット
径との望ましい関係を示した。また、レーザトリミング
位置決め用パターンを、半導体集積回路チップ内の既存
のパッド領域内やブリーダ抵抗領域内に形成したり、ス
クライブラインの交点に配置して、半導体ウエハの回転
方向に対する比較的荒い位置合せを行なうためのいわゆ
るシータマークの機能と、繰り返し配置された半導体集
積回路一つ一つに対して正確な位置合せを行なうための
トリミングマークの機能とを兼用できる連続した構造と
して占有面積の縮小を図った。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、レーザビーム照
射により、半導体チップ表面に形成されているヒューズ
素子を高精度で切断するための位置決め用パターンを設
けた半導体装置に関する。
【0002】
【従来の技術】アナログ半導体集積回路の装置におい
て、アナログ特性の調整のためのレーザトリミング方法
が知られている。例えば、特開平5−13670号公報
に記載されている。半導体ウエハに集積回路を2次元的
にパターニングした後に、ウエハ状態で各々の集積回路
の電気特性を測定する。次に、アナログ特性の調整のた
めに、配線の一部に設けられたヒューズ素子を選択し
て、レーザビーム照射により切断する。このようなレー
ザトリミング方法により、ヒューズ素子の切断選択によ
り、集積回路のアナログ特性を希望の特性に合わせ込む
ことができる。所定のヒューズ素子にレーザビームを照
射するために、半導体ウエハ表面に位置決め用パターン
が設けられている。
【0003】図3(a)は、従来の位置決めパターンの
平面図、図3(b)は、従来の位置決めパターンの断面
図、図3(c)は、その位置決め用パターンを光ビーム
照射でC−C’線方向に沿って走査した場合の光反射量
変化を示す図である。従来の位置決めパターンは、図3
(a)に示すように、スクライブライン領域203上に
設けられた、半導体ウエハの回転方向に対する比較的荒
い位置合せを行なうための、いわゆるシータマーク30
1と、繰り返し配置された半導体集積回路チップ201
一つ一つに対して正確な位置合せを行なうためのX方向
トリミングマーク302、及びY方向トリミングマーク
303とからなる。
【0004】シータマーク301の形状は画像認識を自
動で行なうことが出来るように、半導体集積回路チップ
201内のパッド領域202等と異なる特徴的な形をで
あることが望まれる。図3(a)の例ではカギ型の形状
を示したが、他の形状でも特異的な形であって認識が容
易であれば良い。次に図3(b)に示すように、従来の
位置決めパターンは、シリコン基板101上に設けられ
たシリコン酸化膜からなる第一の絶縁膜102上に、四
角形のアルミニウム膜105が配置されてなる。図3
(a)のC−C’線方向に沿って光ビームを走査する
と、アルミニウム膜105の反射率が高いために、図3
(c)のような光反射パターンが得られる。アルミニウ
ム膜105上では高い光反射量を示し、アルミニウム膜
105の無い部分では低い光反射量となる。
【0005】高い光反射量と低い光反射量との光反射量
の変化する部分を用いて、トリミングに用いる基準とな
る位置を把握する。位置決めパターンと集積回路の多結
晶シリコン膜から成るヒューズ素子との間の位置関係は
設計時に決められている。従って、位置決めパターンに
光ビームを照射して、光反射量の変化する位置を検出す
ることにより、所望のヒューズ素子の座標を計算し、そ
の場所にレーザー照射することによって、選択的にヒュ
ーズ素子をトリミングすることができる。
【0006】
【発明が解決しようとする課題】しかし、従来のレーザ
トリミングにおいては、ヒューズ素子と位置決めパター
ンとが異なる薄膜で形成されていたために、正確な位置
決めができなかった。アルミニウムのパターンである位
置決め用パターンにより基準とする位置を検出して、ヒ
ューズ素子である多結晶シリコン薄膜をレーザトリミン
グした場合、半導体プロセス中に生じるアルミニウムの
パタンと多結晶シリコン薄膜で形成した素子との合せず
れによって、図22のように、ヒューズ素子31に対し
てレーザ照射領域32が位置ずれてしまう。レーザ照射
領域32はエネルギー分布がガウシャン分布になってい
るために、レーザ照射領域32の端部のエネルギー強度
は低い。従って、ウエハプロセスにおいて、多結晶シリ
コン膜のパターニングとアルミニウム膜のパターニング
との間に大きな合わせずれがあると、ヒューズカット残
り部分34が出来てしまい、安定してヒューズ素子が切
断できなくなってしまうという問題点があった。
【0007】また、従来は、レーザトリミング位置決め
用パターンは半導体集積回路チップ間のスクライブライ
ン領域に配置している場合が多いが、スクライブライン
領域は、半導体ウエハのスクライブ(切断)に用いる切
りしろの部分であって、この領域に多数の膜が存在する
と、ダイシング工程時にダイシング用のカッターの刃を
傷めてしまい、ダイシング工程のスループットを低下さ
せたり、極端な場合にはダイシングが良好に行えずに半
導体集積回路チップを損傷するという問題点があった。
【0008】そこで、この発明の目的は、半導体チップ
のヒューズ素子に対して精度良く位置決めしてトリミン
グすることができる半導体装置を提供することにある。
さらに、本発明の目的は、トリミングの位置決め精度を
高くすることにより、ヒューズ素子領域の小型化及びコ
ストダウンを可能にすることである。また、スクライブ
ライン領域に占めるレーザトリミング位置決め用パター
ンの面積を少なくし、または、レーザトリミング位置決
め用パターンを半導体集積回路チップ内に取り込むこと
により、ダイシング工程に支障を来たさない半導体装置
を提供する事にある。
【0009】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明は以下の手段をとった。 (1)半導体ウエハの表面にスクライブラインを介して
2次元的にマトリックス状に繰り返し配置された半導体
集積回路と、半導体集積回路に設けられたレーザトリミ
ング用ヒューズ素子と、半導体ウエハの表面に設けられ
たレーザトリミング位置決め用パターンとから成る半導
体装置において、レーザトリミング位置決め用パターン
がレーザトリミング用ヒューズ素子と同じ薄膜で構成し
た。
【0010】(2)前記レーザトリミング位置決め用パ
ターンが、高光反射率領域と、高光反率領域に囲まれた
低光反射率領域とから成る半導体装置とした。また、逆
に低光反射率領域と、低光反率領域に囲まれた高光反射
率領域とから成る半導体装置とした。 (3)前記低光反射率領域が、光乱反射するためのドッ
トあるいは格子あるいはストライプ状パターンとした。
【0011】(4)半導体ウエハの表面にスクライブラ
インを介して2次元的にマトリックス状に繰り返し配置
された半導体集積回路と、半導体集積回路に設けられた
レーザトリミング用ヒューズ素子と、半導体ウエハの表
面に設けられたレーザトリミング位置決め用パターンと
から成る半導体装置において、レーザトリミング位置決
め用パターンは高光反射率領域と低光反射率領域とから
成り、高光反射率領域は平坦な下地の上に形成された高
光反射率膜により形成され、低光反射率領域はレーザト
リミング用ヒューズ素子と同じ薄膜で構成されている光
乱反射するための格子あるいはストライプあるいはドッ
ト状のパターン上に形成された高光反射率膜により形成
した。
【0012】(5)前記レーザトリミング位置決め用パ
ターンを、高光反射率領域と、高光反射率領域に囲まれ
た低光反射率領域とした。 (6)前記レーザトリミング位置決め用パターンを、低
光反射率領域と、低光反射率領域に囲まれた高光反射率
領域ととした。 (7)前記高光反射率膜を、アルミニウムにより構成し
た。
【0013】(8)前記レーザトリミング位置決め用パ
ターンを、半導体集積回路チップ内の外部との電気的接
続を行うためのパッド領域内に配置した。 (9)前記レーザトリミング位置決め用パターンは高光
反射率領域と低光反射率領域とから成り、高光反射率領
域は平坦な下地の上に形成された高光反射率膜により形
成され、低光反射率領域はレーザトリミング用ヒューズ
素子と同じ薄膜で構成されている光乱反射するための格
子あるいはストライプあるいはドット状のパターン上に
形成された高光反射率膜により形成した。
【0014】(10)前記レーザトリミング位置決め用
パターンを、スクライブラインの交点に配置した。 (11)前記レーザトリミング位置決め用パターンを、
半導体ウエハの回転方向に対する比較的荒い位置合せを
行なうためのいわゆるシータマークと、繰り返し配置さ
れた半導体集積回路一つ一つに対して正確な位置合せを
行なうためのトリミングマークとを兼用できる連続した
構造にした。
【0015】(12)前記高光反射率領域と低光反射率
領域との光反射量の差(コントラスト)を大きくするた
めに、レーザトリミング位置決め用パターン内部の寸法
をレーザービーム直径を指標として規定した。 (13) 前記レーザトリミング位置決め用パターン
を、半導体集積回路チップ内のブリーダ抵抗領域内に配
置した。
【0016】
【発明の実施の形態】レーザトリミング位置決め用パタ
ーンは高光反射率領域と低光反射率領域とから成り、高
光反射率領域と低光反射率領域との境界、すなわち光反
射率が急峻に変化する場所はレーザトリミング用ヒュー
ズ素子と同じ薄膜により形成されたパタンによって規定
される。これにより、ウエハプロセスでの合わせずれに
全く影響されずに正確にレーザトリミングできる。
【0017】また、レーザトリミング位置決め用パター
ンは、スクライブライン領域から半導体集積回路チップ
内の外部との電気的接続を行うためのパッド領域内ある
いはブリーダ抵抗領域内に移して配置したり、スクライ
ブライン領域内に形成する場合には、半導体ウエハの回
転方向に対する比較的荒い位置合せを行なうためのいわ
ゆるシータマークと、繰り返し配置された半導体集積回
路一つ一つに対して正確な位置合せを行なうためのトリ
ミングマークとを兼用できる連続した構造として、スク
ライブラインの交点に配置することにより、スクライブ
ライン領域に占めるレーザトリミング位置決め用パター
ンの面積を小さく抑える事ができる。
【0018】さらに、高光反射率領域と低光反射率領域
との反射率に大きな差を持たせる(コントラストを上げ
る)ように、レーザトリミング位置決め用パターンの寸
法をレーザービーム直径を指標として規定したので、レ
ーザートリミング位置決め用パターンの能力を十分に発
揮できる構造が得られる。
【0019】
【実施例】以下に、この発明の実施例を図面に基づいて
説明する。なお、以下の説明は簡単のため図示は省略す
るが、特に断らない限りレーザートリミング用のヒュー
ズ素子は多結晶シリコン薄膜により形成されているもの
とする。
【0020】図1(a)は、本発明の位置決め用パター
ンの平面図を、また図1(b)は、光ビームを走査した
場合の光反射量の変化を示す図である。光反射量は、図
1(a)のA−A’方向に沿って走査した場合の値であ
る。本発明の位置決めパターンは、図1(a)のよう
に、高光反射率領域2と、その内側の低光反射率領域3
から構成されている。図1(a)の例においては、光の
乱反射作用を利用して低光反射率領域3を形成した。乱
反射を起こさせるために、半導体基板4上にヒューズ素
子と同一薄膜である多結晶シリコン薄膜1aをドット状
に多数、形成した。乱反射させるためには、ドット状以
外に格子状や、ストライプ状等のパターンでも良く、図
1(b)のような光反射パターンが得られる。
【0021】ヒューズ素子としは、光吸収しやすく切断
しやすい膜が好ましい。また、集積回路を構成するため
に導電膜である必要がある。好ましい膜としては、多結
晶シリコン膜である。多結晶シリコン膜は、光吸収しや
すく、レーザ照射で容易に切断できる。多結晶シリコン
薄膜1を、図1(a)のようなドット状のパターンとし
て、位置決めパターンの内側を低光反射率領域3とする
ことにより、光反射量の大きなコントラストを得ること
が可能になる。高光反射率領域2は、従来と同様に、半
導体基板上に設けられた酸化膜等から成るフィールド領
域で構成することができる。
【0022】図2(a)は、本発明の第2の実施例の位
置決め用パターンの平面図、図2(b)は、光ビームを
走査した場合の光反射量の変化を示す図である。光反射
量は、図2(a)のB−B’方向に沿って走査した場合
の値である。本発明の位置決めパターンは、図2(a)
のように、低光反射率領域3と、その内側の高光反射率
領域3から構成されており、図1(a)で示した例の逆
の構成になっている。レーザートリミング位置決め用パ
ターンとしては低光反射率領域3と、高光反射率領域2
のどちらかが、相手を平面的に挟んだ形になれば良いの
で図2(a)のような構成が可能になる。
【0023】また、特に図示しないが、図1及び図2で示
した本発明の実施例において、シリコン窒化膜やNSG
膜、PSG膜、BPSG膜などのシリコン酸化膜、ある
いはポリイミド膜などの光透過可能な絶縁膜を最上層に
配置して、低光反射率領域3での光の乱反射を増長させ
ることで、より低い光反射率が得られるようにして、高
光反射率領域2と低光反射率領域3との光反射量のコン
トラストを大きくしても良い。
【0024】図4(a)は、本発明の半導体装置の第3
の実施例による位置決め用パターンの平面図、図4
(b)は、本発明の半導体装置の第3の実施例による位
置決め用パターンの断面図、図4(c)は、本発明の半
導体装置の第3の実施例による位置決め用パターンに光
ビームを走査した場合の光反射量の変化を示す図であ
る。光反射量は、図4(a)のD−D’線方向に沿って
走査した場合の値である。本発明の第3の実施例による
位置決めパターンは、図4(b)に示すように、高光反
射率領域106aと、その内側の低光反射率領域107
aから構成されている。
【0025】次に図4(a)および図4(b)を用い
て、本発明の位置決めパターンの構造を説明する。シリ
コン基板101上にシリコン酸化膜等からなる第一の絶
縁膜102が形成されており、第一の絶縁膜102上
に、部分的にドット状の多結晶シリコン薄膜103aが
形成される。多結晶シリコン薄膜103aが形成されな
い領域は、平坦な第一の絶縁膜102が露出している。
この上に、PSG膜等からなる第二の絶縁膜104aが
形成されており、第二の絶縁膜104a上にアルミニウ
ム膜105aが形成されている。ドット形状の多結晶シ
リコン薄膜103aの形成されている領域の上方に位置
するアルミニウム膜105aの表面は、多結晶シリコン
薄膜103aのパターンの影響によって、凸凹になって
おり、この部分に照射された光は乱反射してしまう。従
って、この領域を低光反射率領域107aとすることが
できる。一方、多結晶シリコン薄膜103aの形成され
ていない領域上のアルミニウム膜105aの表面は平坦
であり、高光反射率領域106aとすることができる。
【0026】光ビームを図4(a)のD−D’線方向に
沿って走査した場合の光反射量は、図4(c)に示すよ
うに、平坦な表面を有するアルミニウム膜105aで形
成される高光反射率領域106aにおいては大きく、凸
凹な表面を有するアルミニウム膜105aで形成される
低光反射率領域107aにおいては小さくなる。図4
(a)、(b)および(c)の例においては、光の乱反
射作用を利用して低光反射率領域107aを形成した。
光の乱反射を起こすために、ヒューズ素子と同一薄膜で
ある多結晶シリコン薄膜103aによりドット状のパタ
ーンを形成した。ドット状以外の、格子状やストライプ
状などのパターンでも光の乱反射を起こすことは可能で
あり、図4(c)のような光反射パターンが得られる。
【0027】図4(b)における第一の絶縁膜102及
び第二の絶縁膜104aは必ずしも必要ではないので、
場合によっては削除してもよい。また、アルミニウム膜
105aに代えて、高光反射率膜としてタングステン、
クロム、金などの金属材料を用いても良い。また、特に
図示しないが、図4(b)におけるアルミニウム膜10
5a上に、シリコン窒化膜やNSG膜、PSG膜、BP
SG膜などのシリコン酸化膜、あるいはポリイミド膜な
どの光透過可能な絶縁膜を配置して、低光反射率領域1
07aでの光の乱反射を増長させることで、より低い光
反射率が得られるようにして、高光反射率領域106a
と低光反射率領域107aとの光反射量のコントラスト
を大きくとることも良い。
【0028】以上述べたように、高光反射率領域106
aと低光反射率領域107aとの境界は、ヒューズ素子
と同一の薄膜材料である多結晶シリコン薄膜103aの
パターンによって決められるため、従来の位置決めパタ
ーンの課題であった、ヒューズ素子を形成する多結晶シ
リコンと、位置決めパターンを形成するアルミニウム膜
との合わせずれによる問題から解放することができる。
【0029】図5(a)は、本発明の半導体装置の第4
の実施例による位置決め用パターンの平面図、図5
(b)は、本発明の半導体装置の第4の実施例による位
置決め用パターンの断面図、図5(c)は、本発明の半
導体装置の第4の実施例による位置決め用パターンに光
ビームを走査した場合の光反射量の変化を示す図であ
る。光反射量は、図5(a)のE−E’線方向に沿って
走査した場合の値である。本発明の第4の実施例の位置
決めパターンは、図4(a)から(c)に示した第3の
実施例と同様に、高光反射率領域106bと、その内側
の低光反射率領域107bから構成されている。
【0030】図4に示した第3の実施例と図5に示す第
4の実施例とで異なる点は、高光反射率領域106bが
平坦な多結晶シリコン薄膜103bの上方に位置するア
ルミニウム膜105bにより形成されている点である。
高光反射率領域106bは平坦な下地上の高光反射率膜
により形成されていれば、その役割を果たすことができ
るのでこのような構成も可能となる。その他の説明につ
いては、図4(a)から(c)と関連した符号を附記す
ることで説明に代える。
【0031】図6(a)は、本発明の半導体装置の第5
の実施例による位置決め用パターンの平面図、図6
(b)は、本発明の半導体装置の第5の実施例による位
置決め用パターンの断面図、図6(c)は、本発明の半
導体装置の第5の実施例による位置決め用パターンに光
ビームを走査した場合の光反射量の変化を示す図であ
る。光反射量は、図6(a)のF−F’線方向に沿って
走査した場合の値である。本発明の第5の実施例の位置
決めパターンは、外側に低光反射率領域107cを配置
し、その内側に高光反射率領域106cを配置した構成
をとる。位置決め用パターンとしては、高光反射率領域
106cと低光反射率領域107cのどちらかが、もう
一方の領域に挟まれた形をとっていれば良く、図6
(a)から(c)に示した第5の実施例は、図4(a)
から(c)に示した第3の実施例の反対の配置をした場
合を示すものであってこのような構成をとっても良いこ
とを示すものである。その他の説明については、図4
(a)から(c)と関連した符号を附記することで説明
に代える。
【0032】図7(a)は、本発明の半導体装置の第6
の実施例による位置決め用パターンの平面図、図7
(b)は、本発明の半導体装置の第6の実施例による位
置決め用パターンの断面図、図7(c)は、本発明の半
導体装置の第6の実施例による位置決め用パターンに光
ビームを走査した場合の光反射量の変化を示す図であ
る。光反射量は、図7(a)のG−G’線方向に沿って
走査した場合の値である。本発明の第6の実施例の位置
決めパターンは、外側に低光反射率領域107dを配置
し、その内側に高光反射率領域106dを配置した構成
をとる。
【0033】第5の実施例における説明と同様に、位置
決め用パターンとしては、高光反射率領域106dと低
光反射率領域107dのどちらかが、もう一方の領域に
挟まれた形をとっていれば良く、図7(a)から(c)
に示した第6の実施例は、図5(a)から(c)に示し
た第4の実施例の反対の配置をした場合を示すものであ
る。その他の説明については、図4(a)から(c)と
関連した符号を附記することで説明に代える。
【0034】図4から図7における第一の絶縁膜102
及び第二の絶縁膜104は必ずしも必要ではないので、
場合によっては削除してもよい。また、アルミニウム膜
105に代えて、高光反射率膜としてタングステン、ク
ロム、金などの金属材料を用いても良い。また、特に図
示しないが、アルミニウム膜105上に、シリコン窒化
膜やNSG膜、PSG膜、BPSG膜などのシリコン酸
化膜、あるいはポリイミド膜などの光透過可能な絶縁膜
を配置して、低光反射率領域107での光の乱反射を増
長させることで、より低い光反射率が得られるようにし
て、高光反射率領域106と低光反射率領域107との
光反射量のコントラストを大きくとることも良い。
【0035】図8(a)は位置決め用パターンを有する
半導体集積回路チップの模式的平面図である。図8
(b)は図8(a)のレーザートリミング位置決め用パ
ターンの配置されたパッド領域を拡大した模式的平面図
である。図8(a)に示すように、半導体集積回路チッ
プ201内には、アルミニウム等の導電性薄膜により形
成された、外部との電気的接続を行うためのパッド領域
202が配置されている。また、隣り合う半導体集積回
路チップ201との間にはスクライブライン領域203
が配置される。ここで、本発明によるレーザートリミン
グ位置決め用パターンはパッド領域202の内部に形成
されている。
【0036】図8(b)は本発明によるレーザートリミ
ング位置決め用パターン204aを内蔵したパッド領域
202を示した平面図である。図8(b)においてパッ
ド領域202の一部がレーザートリミング位置決め用パ
ターン領域204aとなっている。もともと、パッド領
域202は外部との電気的接続に必要な領域であり、パ
ッド領域202の内部にレーザートリミング位置決め用
パターン領域204aを形成しているので、半導体集積
回路チップ201の面積を増大することなく、レーザト
リミング位置決め用パターン204aを半導体集積回路
チップ内に取り込むことができる。
【0037】図8(a)及び(b)では、一つのパッド
領域202内にレーザトリミング位置決め用パターン2
04aを一つ形成した例を示したが、必要に応じて、一
つのパッド領域202内に複数のレーザトリミング位置
決め用パターン204aを形成してもかまわないし、複
数のパッド領域202内にレーザトリミング位置決め用
パターン204aを一つずつ、あるいは複数個ずつ形成
してもよい。
【0038】次に図9から図12を用いてさらに詳細に
本発明によるレーザートリミング位置決め用パターンに
ついて説明する。図9(a)は、本発明の半導体装置の
第7の実施例によるレーザートリミング位置決め用パタ
ーンの平面図、図9(b)は、本発明の半導体装置の第
7の実施例によるレーザートリミング位置決め用パター
ンの断面図、図9(c)は、本発明の半導体装置の第7
の実施例によるレーザートリミング位置決め用パターン
に光ビームを走査した場合の光反射量の変化を示す図で
ある。光反射量は、図9(a)のH−H’線方向に沿っ
て走査した場合の値である。本発明の第7の実施例によ
るレーザートリミング位置決め用パターンは、図9
(b)に示すように、高光反射率領域106eと、その
内側の低光反射率領域107eから構成されている。
【0039】図9(a)および図9(b)を用いて、本
発明のレーザートリミング位置決め用パターンの構造を
説明する。シリコン基板101上にシリコン酸化膜等か
らなる第一の絶縁膜102が形成されており、第一の絶
縁膜102上に、部分的にドット状の多結晶シリコン薄
膜103eが形成される。多結晶シリコン薄膜103e
が形成されない領域は、平坦な第一の絶縁膜102が露
出している。この上に、PSG膜等からなる第二の絶縁
膜104eが形成されており、第二の絶縁膜104e上
にアルミニウム膜105eが形成されている。ドット形
状の多結晶シリコン薄膜103eの形成されている領域
の上方に位置するアルミニウム膜105eの表面は、多
結晶シリコン薄膜103eのパターンの影響によって、
凸凹になっており、この部分に照射された光は乱反射し
てしまう。従って、この領域を低光反射率領域107e
とすることができる。一方、多結晶シリコン薄膜103
eの形成されていない領域上のアルミニウム膜105e
の表面は平坦であり、高光反射率領域106eとするこ
とができる。
【0040】光ビームを図9(a)のH−H’線方向に
沿って走査した場合の光反射量は、図9(c)に示すよ
うに、平坦な表面を有するアルミニウム膜105eで形
成される高光反射率領域106eにおいては大きく、凸
凹な表面を有するアルミニウム膜105eで形成される
低光反射率領域107eにおいては小さくなる。図9
(a)、(b)および(c)の例においては、光の乱反
射作用を利用して低光反射率領域107eを形成した。
光の乱反射を起こすために、ヒューズ素子と同一薄膜で
ある多結晶シリコン薄膜103eによりドット状のパタ
ーンを形成した。ドット状以外の、格子状やストライプ
状などのパターンでも光の乱反射を起こすことは可能で
あり、図3(c)のような光反射パターンが得られる。
【0041】図9(b)における第一の絶縁膜102と
第二の絶縁膜104eのどちらか一方は必ずしも必要で
はないので、場合によっては削除してもよい。また、シ
リコン基板101と同電位にしてよいパッド領域202
内にレーザートリミング位置決め用パタン204を配置
する場合には、第一の絶縁膜102と第二の絶縁膜10
4の両方を省略し、アルミニウム膜105eとシリコン
基板101とを電気的に接続した形態をとっても良い。
また、アルミニウム膜105eに代えて、外部との電気
的接続の用途に合致していれば、高光反射率膜としてタ
ングステン、クロム、金などの金属材料を用いても良
い。
【0042】以上述べたように、高光反射率領域106
eと低光反射率領域107eとの境界は、ヒューズ素子
と同一の薄膜材料である多結晶シリコン薄膜103eの
パターンによって決められるため、従来のレーザートリ
ミング位置決め用パタンの課題であった、ヒューズ素子
を形成する多結晶シリコンと、レーザートリミング位置
決め用パターンを形成するアルミニウム膜との合わせず
れによる問題から解放することができる。
【0043】図10(a)は、本発明の半導体装置の第
8の実施例によるレーザートリミング位置決め用パター
ンの平面図、図10(b)は、本発明の半導体装置の第
8の実施例によるレーザートリミング位置決め用パター
ンの断面図、図10(c)は、本発明の半導体装置の第
8の実施例によるレーザートリミング位置決め用パター
ンに光ビームを走査した場合の光反射量の変化を示す図
である。光反射量は、図10(a)のI−I’線方向に
沿って走査した場合の値である。本発明の第8の実施例
のレーザートリミング位置決めパターンは、図9(a)
から(c)に示した第7の実施例と同様に、高光反射率
領域106fと、その内側の低光反射率領域107fか
ら構成されている。
【0044】図9の第7の実施例と図10の第8の実施
例との異なる点は、高光反射率領域106fが平坦な多
結晶シリコン薄膜103fの上方に位置するアルミニウ
ム膜105fにより形成されている点である。高光反射
率領域106fは平坦な下地上の高光反射率膜により形
成されていれば、その役割を果たすことができるのでこ
のような構成も可能となる。その他の説明については、
図9(a)から(c)と関連した符号を附記することで
説明に代える。
【0045】図11(a)は、本発明の半導体装置の第
9の実施例によるレーザートリミング位置決め用パター
ンの平面図、図11(b)は、本発明の半導体装置の第
9の実施例によるレーザートリミング位置決め用パター
ンの断面図、図11(c)は、本発明の半導体装置の第
9の実施例によるレーザートリミング位置決め用パター
ンに光ビームを走査した場合の光反射量の変化を示す図
である。光反射量は、図11(a)のJ−J’線方向に
沿って走査した場合の値である。本発明の第9の実施例
の位置決めパターンは、外側に低光反射率領域107g
を配置し、その内側に高光反射率領域106gを配置し
た構成をとる。レーザートリミング位置決め用パターン
としては、高光反射率領域106gと低光反射率領域1
07gのどちらかが、もう一方の領域に挟まれた形をと
っていれば良く、図11(a)から(c)に示した第9
の実施例は、図9(a)から(c)に示した第7の実施
例の反対の配置をした場合を示すものであってこのよう
な構成をとっても良いことを示すものである。その他の
説明については、図9(a)から(c)と関連した符号
を附記することで説明に代える。
【0046】図12(a)は、本発明の半導体装置の第
10の実施例によるレーザートリミング位置決め用パタ
ーンの平面図、図12(b)は、本発明の半導体装置の
第10の実施例によるレーザートリミング位置決め用パ
ターンの断面図、図12(c)は、本発明の半導体装置
の第10の実施例によるレーザートリミング位置決め用
パターンに光ビームを走査した場合の光反射量の変化を
示す図である。光反射量は、図12(a)のK−K’線
方向に沿って走査した場合の値である。本発明の第10
の実施例のレーザートリミング位置決め用パターンは、
外側に低光反射率領域107hを配置し、その内側に高
光反射率領域106hを配置した構成をとる。
【0047】第8の実施例における説明と同様に、レー
ザートリミング位置決め用パターンとしては、高光反射
率領域106hと低光反射率領域107hのどちらか
が、もう一方の領域に挟まれた形をとっていれば良く、
図12(a)から(c)に示した第10の実施例は、図
10(a)から(c)に示した第8の実施例の反対の配
置をした場合を示すものである。その他の説明について
は、図9(a)から(c)と関連した符号を附記するこ
とで説明に代える。
【0048】図13は以下に説明する本発明の半導体装
置の第11から第12の実施例による位置決め用パター
ンを有する半導体集積回路チップの模式的平面図であ
る。図13に示すように、半導体集積回路チップ201
内には、ブリーダ抵抗領域601が配置されている。ま
た、隣り合う半導体集積回路チップ201の間にはスク
ライブライン領域203が配置される。ここで、本発明
によるレーザートリミング位置決め用パターンはブリー
ダ抵抗領域601の内部に形成されている。図13にお
いてブリーダ抵抗領域601の一部がレーザートリミン
グ位置決め用パターン領域204となっている。
【0049】もともと、ブリーダ抵抗領域601は電圧
検出用ICや、定電圧出力用ICにおいて必要な領域で
あり、ブリーダ抵抗領域601の内部にレーザートリミ
ング位置決め用パターン領域204bを形成しているの
で、半導体集積回路チップ201の面積を増大すること
なく、レーザトリミング位置決め用パターン204bを
半導体集積回路チップ内に取り込むことができる。
【0050】図13では、一つのブリーダ抵抗領域60
1内にレーザトリミング位置決め用パターン204bを
一つ形成した例を示したが、必要に応じて、一つのブリ
ーダ抵抗領域601内に複数のレーザトリミング位置決
め用パターン204bを形成してもかまわないし、複数
のブリーダ抵抗領域601内にレーザトリミング位置決
め用パターン204bを一つずつ、あるいは複数個ずつ
形成してもよい。
【0051】次に図14から図15を用いてさらに詳細
に本発明によるレーザートリミング位置決め用パターン
について説明する。図14(a)は、本発明の半導体装
置の第11の実施例によるレーザートリミング位置決め
用パターンの平面図、図14(b)は、本発明の半導体
装置の第11の実施例によるレーザートリミング位置決
め用パターンの断面図、図14(c)は、本発明の半導
体装置の第11の実施例によるレーザートリミング位置
決め用パターンに光ビームを走査した場合の光反射量の
変化を示す図である。光反射量は、図14(a)のL−
L’線方向に沿って走査した場合の値である。本発明の
第11の実施例によるレーザートリミング位置決め用パ
ターンは、図14(b)に示すように、高光反射率領域
106iと、その内側の低光反射率領域107iから構
成されている。
【0052】次に図14(a)および図14(b)を用
いて、本発明のレーザートリミング位置決め用パターン
の構造を説明する。シリコン基板101上にシリコン酸
化膜等からなる第一の絶縁膜102が形成されており、
第一の絶縁膜102上に、部分的に低抵抗領域503a
と高抵抗領域504aとからなるストライプ状の多結晶
シリコン薄膜で形成された複数のブリーダ抵抗体502
aが形成される。ブリーダ抵抗体502aが形成されな
い領域は、平坦な第一の絶縁膜102が露出している。
この上に、PSG膜等からなる第二の絶縁膜104iが
形成されており、第二の絶縁膜104i上にアルミニウ
ム膜105iが形成されている。ストライプ状の多結晶
シリコン薄膜で形成されているブリーダ抵抗体502a
領域の上方に位置するアルミニウム膜105iの表面
は、ブリーダ抵抗体502aのパタンの影響によって、
凸凹になっており、この部分に照射された光は乱反射し
てしまう。従って、この領域を低光反射率領域107i
とすることができる。一方、ブリーダ抵抗体502aの
形成されていない領域上のアルミニウム膜105iの表
面は平坦であり、高光反射率領域106iとすることが
できる。
【0053】光ビームを図14(a)のL−L’線方向
に沿って走査した場合の光反射量は、図14(c)に示
すように、平坦な表面を有するアルミニウム膜105i
で形成される高光反射率領域106iにおいては大き
く、凸凹な表面を有するアルミニウム膜105iで形成
される低光反射率領域107iにおいては小さくなる。
図14(a)、(b)および(c)の例においては、光
の乱反射作用を利用して低光反射率領域107iを形成
した。光の乱反射を起こすために、ヒューズ素子と同一
薄膜である多結晶シリコン薄膜によりストライプ状のブ
リーダ抵抗体502aを形成した。図14(b)におい
て、高光反射率膜としてタングステン、クロム、金など
の金属材料を用いても良い。
【0054】以上述べたように、高光反射率領域106
iと低光反射率領域107iとの境界は、ヒューズ素子
と同一の薄膜材料である多結晶シリコン薄膜で形成され
たブリーダ抵抗体502aによって決定されるため、従
来のレーザートリミング位置決め用パタンの課題であっ
た、ヒューズ素子を形成する多結晶シリコンと、レーザ
ートリミング位置決め用パタンを形成するアルミニウム
膜との合わせずれによる問題から解放することができ
る。
【0055】図15(a)は、本発明の半導体装置の第
12の実施例によるレーザートリミング位置決め用パタ
ーンの平面図、図15(b)は、本発明の半導体装置の
第12の実施例によるレーザートリミング位置決め用パ
ターンの断面図、図15(c)は、本発明の半導体装置
の第12の実施例によるレーザートリミング位置決め用
パターンに光ビームを走査した場合の光反射量の変化を
示す図である。光反射量は、図15(a)のM−M’線
方向に沿って走査した場合の値である。
【0056】本発明の第12の実施例のレーザートリミ
ング位置決めパターンは、外側に低光反射率領域107
jを配置し、その内側に高光反射率領域106jを配置
した構成をとる。レーザートリミング位置決め用パター
ンとしては、高光反射率領域106jと低光反射率領域
107jのどちらかが、もう一方の領域に挟まれた形を
とっていれば良く、図15(a)から(c)に示した第
12の実施例は、図14(a)から(c)に示した第1
1の実施例の反対の配置をした場合を示すものであって
このような構成をとっても良いことを示すものである。
その他の説明については、図14(a)から(c)と関
連した符号を附記することで説明に代える。
【0057】図13、図14、及び図15で説明した本
発明の実施例において、ブリーダ抵抗体502はヒュー
ズ素子と同一の材料である多結晶シリコン薄膜で形成し
た場合を示したが、ここで図示しないが通常のシリコン
基板101に代えて、SOI(シリコンオンインシュレ
ータ)基板を用いて、ブリーダ抵抗体502及びヒュー
ズ素子をSOI基板上の単結晶シリコンデバイス形成層
で形成することも可能である。この場合でも上述した通
常のシリコン基板の場合と同様に、高光反射率領域10
6と低光反射率領域107との境界は、ヒューズ素子と
同一の薄膜材料である単結晶薄膜のシリコンデバイス形
成層によって形成されたブリーダ抵抗体502のパター
ンによって決められるため、従来のアルミニウム膜で形
成されたレーザートリミング位置決めパターンによる合
わせずれの問題から解放することが出来る。
【0058】図16(a)は、本発明の半導体装置の第
13の実施例による位置決め用パターンの平面図、図1
6(b)は、本発明の半導体装置の第13の実施例によ
る位置決め用パターンの断面図、図16(c)は、本発
明の半導体装置の第13の実施例による位置決め用パタ
ーンに光ビームを走査した場合の光反射量の変化を示す
図である。光反射量は、図16(a)のN−N’線方向
に沿って走査した場合の値である。本発明の第13の実
施例によるレーザトリミング用位置決めパターン401
aは、図16(a)に示すように、縦、横のスクライブ
ライン領域203の交点上に設けられており、半導体ウ
エハの回転方向に対する比較的荒い位置合せを行なうた
めの、いわゆるシータマークの機能と、繰り返し配置さ
れた半導体集積回路チップ201の一つ一つに対して正
確な位置合せを行なうためのX方向トリミングマーク及
びY方向トリミングマークの機能とを併せ持つ連続した
構造になっている。レーザトリミング用位置決めパター
ン401aの形状は画像認識を自動で行なうことが出来
るように、半導体集積回路チップ201内のパッド領域
202等と異なる特徴的な形であることが望まれるた
め、図16(a)の例では十字型の形とした。
【0059】次に図16(b)を用いて本発明の第13
の実施例によるレーザトリミング用位置決めパターン4
01aの断面構造を説明する。シリコン基板101上に
シリコン酸化膜等からなる第一の絶縁膜102が形成さ
れており、第一の絶縁膜102上に、部分的にドット状
の多結晶シリコン薄膜103kが形成される。多結晶シ
リコン薄膜103kが形成されない領域は、平坦な第一
の絶縁膜102が露出している。この上に、アルミニウ
ム膜105kが形成されている。ドット形状の多結晶シ
リコン薄膜103kの形成されている領域の上方に位置
するアルミニウム膜105kの表面は、多結晶シリコン
薄膜103kのパタンの影響によって、凸凹になってお
り、この部分に照射された光は乱反射してしまう。従っ
て、この領域を低光反射率領域107kとすることがで
きる。一方、多結晶シリコン薄膜103kの形成されて
いない領域上のアルミニウム膜105kの表面は平坦で
あり、高光反射率領域106kとすることができる。
【0060】光ビームを図16(a)のN−N’線方向
に沿って走査した場合の光反射量は、図16(c)に示
すように、平坦な表面を有するアルミニウム膜105k
で形成される高光反射率領域106kにおいては大き
く、凸凹な表面を有するアルミニウム膜105kで形成
される低光反射率領域107kにおいては小さくなる。
図16(a)、(b)および(c)の例においては、光
の乱反射作用を利用して低光反射率領域107kを形成
した。光の乱反射を起こすために、ヒューズ素子と同一
薄膜である多結晶シリコン薄膜103kによりドット状
のパターンを形成した。ドット状以外の、格子状やスト
ライプ状などのパターンでも光の乱反射を起こすことは
可能であり、図16(c)のような光反射パターンが得
られる。場合によっては、図16(b)における第一の
絶縁膜102や多結晶シリコン薄膜103k上に第二の
絶縁膜などを形成してもよい。また、アルミニウム膜1
05kに代えて、高光反射率膜としてタングステン、ク
ロム、金などの金属材料を用いても良い。また、特に図
示しないが、図16(b)におけるアルミニウム膜10
5k上に、シリコン窒化膜やNSG膜、PSG膜、BP
SG膜などのシリコン酸化膜、あるいはポリイミド膜な
どの光透過可能な絶縁膜を配置して、低光反射率領域1
07kでの光の乱反射を増長させることで、より低い光
反射率が得られるようにして、高光反射率領域106k
と低光反射率領域107kとの光反射量のコントラスト
を大きくとることも良い。
【0061】以上述べたように、高光反射率領域106
kと低光反射率領域107kとの境界は、ヒューズ素子
と同一の薄膜材料である多結晶シリコン薄膜103のパ
タンによって決められるため、従来の位置決めパタンの
課題であった、ヒューズ素子を形成する多結晶シリコン
と、位置決めパタンを形成するアルミニウム膜との合わ
せずれによる問題から解放することができる。
【0062】また、レーザトリミング位置決め用パター
ン401aは、スクライブライン領域203の交点に配
置し、半導体ウエハの回転方向に対する比較的荒い位置
合せを行なうためのいわゆるシータマークの機能と、繰
り返し配置された半導体集積回路チップ201一つ一つ
に対してX、Y方向の正確な位置合せを行なうためのト
リミングマークの機能とを兼用できる、連続した構造に
したのでスクライブライン領域203に占めるレーザト
リミング位置決め用パターンの面積を小さくすることが
できる。
【0063】図17(a)は、本発明の半導体装置の第
14の実施例による位置決め用パターンの平面図、図1
7(b)は、本発明の半導体装置の第14の実施例によ
る位置決め用パターンの断面図、図17(c)は、本発
明の半導体装置の第14の実施例による位置決め用パタ
ーンに光ビームを走査した場合の光反射量の変化を示す
図である。光反射量は、図17(a)のO−O’線方向
に沿って走査した場合の値である。
【0064】本発明の第14の実施例におけるレーザー
トリミング位置決め用パターン401bは、図13
(a)から(c)に示した第13の実施例と同様に、ス
クライブライン領域203の交点に配置されている。図
16の第13の実施例と図17の第14の実施例との異
なる点は、高光反射率領域106lが低反射率領域10
7lに挟まれた構造をとっている点と、レーザートリミ
ング位置決め用パターン401bの形が図13に示した
第13の実施例では十字型であったのに対してカギ型に
なっている点である。
【0065】レーザートリミング位置決め用パターンと
しては、高光反射率領域106lと低光反射率領域10
7lのどちらかが、もう一方の領域に挟まれた形をとっ
ていれば良く、図17(a)から(c)に示した第14
の実施例は、図16(a)から(c)に示した第13の
実施例の反対の配置をした場合を示すものであり、この
ような構成をとっても良いことを示すものである。ま
た、レーザートリミング位置決め用パターン401bの
形状は、画像認識を自動で行なうことが出来るように、
半導体集積回路チップ201内のパッド領域202等と
異なる特徴的な形であれば良く、図17(a)の例では
カギ型の形としたが、図16(a)や図17(a)に示
した形に限るものでは無い。
【0066】その他の説明については、図16(a)か
ら(c)と関連した符号を附記することで説明に代え
る。図17(a)は、本発明によるレーザートリミング
位置決め用パターンの一部とレーザービームを表した模
式的平面図である。図17(a)においてaは一組のド
ット状の多結晶シリコン薄膜103のラインアンドスペ
ースの寸法(ヒューズ素子と同一材料のドットの寸法と
ドットが形成されない部分の寸法との和)を示す。ま
た、dはレーザービームスポット501の直径を示す。
【0067】図18(b)は高光反射率領域の光反射量
と低光反射率領域の光反射量の差であるコントラスト
と、一組のドット状の多結晶シリコン薄膜103のライ
ンアンドスペース寸法aとの関係を示した図である。コ
ントラストは、一組のドット状の多結晶シリコン薄膜1
03のラインアンドスペース寸法aが小さいほど向上し
てくる。指標として、レーザービームスポット501の
直径dを考えると、一組のドット状の多結晶シリコン薄
膜103のラインアンドスペース寸法aがレーザービー
ムスポット501の直径d以下程度ならば実用可能なコ
ントラストに到達するが、さらに高いコントラストを得
るために、一組のドット状の多結晶シリコン薄膜103
のラインアンドスペース寸法aはレーザービームスポッ
ト501の直径dの2分の1以下であるとことが望まし
い。図18では、ドット状の多結晶シリコン薄膜103
の場合について説明したが、格子状あるいはストライプ
状のパターンの場合でも同様であり、例えばストライプ
状のパターンの場合、1本の多結晶シリコン薄膜103
のラインの短辺の寸法と、隣の多結晶シリコン薄膜10
3のラインとの隙間の寸法との和を図18で説明した寸
法aと置き換えれば良い。
【0068】図19(a)は、本発明によるレーザート
リミング位置決め用パターンの一部とレーザービームを
表した模式的平面図である。図19(a)において、b
は低光反射率領域107のレーザー走査方向の寸法を示
し、また、dはレーザービームスポット501の直径を
示す。図19(b)は高光反射率領域106の光反射量
と低光反射率領域107との光反射量の差であるコント
ラストと、低光反射率領域107のレーザー走査方向の
寸法bとの関係を示した図である。
【0069】コントラストは低光反射率領域107のレ
ーザー走査方向の寸法bが大きいほど向上してくる。指
標としてレーザービームスポット501の直径dを考え
ると、寸法bが直径d以上程度ならば実用可能なコント
ラストに到達するが、さらに高いコントラストを得るた
めに、bはdの2倍以上の寸法であるとことが望まし
い。図19では、ドット型の場合について説明したが、
格子状あるいはストライプ状のパターンによって低光反
射率領域107を形成した場合でも同様である。
【0070】また、図19では低光反射率領域107が
高光反射率領域106に挟まれた形の場合について説明
したが、図2の例で示したような高光反射率領域106
が低光反射率領域107に挟まれた形の場合には、図1
9で説明した寸法bを、高光反射率領域106の寸法と
して置き換えれば同様の結果となる。また、図18、及
び図19を用いて説明した、本発明によるレーザートリ
ミング位置決め用パターンにおける、一組のドット状の
多結晶シリコン薄膜103のラインアンドスペース寸法
aとレーザービームスポット501の直径dとの望まし
い寸法上の関係、及び、低光反射率領域107のレーザ
ー走査方向の寸法bとレーザービームスポット501の
直径dとの望ましい寸法上の関係は、前述した本発明の
第1の実施例から第12の実施例の全てにあてはめるこ
とが可能である。
【0071】図20は、本発明の位置決め用パターンを
用いてレーザトリングしたヒューズ素子の平面図であ
る。ヒューズ素子31の中心にレーザスポット32が照
射することが可能になる。本発明の半導体装置は、バラ
ツキの大きな半導体素子から成る半導体集積集積回路に
非常に適している。例えば、図21は、高耐圧のMOS
トランジスタから構成される電圧検出用IC700のブ
ロック図である。MOSICは、バイポーラICに比べ
アナログ特性のバラツキが大きい。特に、高耐圧特性の
場合、ゲート絶縁膜を厚くするために、ますます、アナ
ログ特性のバラツキが大きくなる。従って、アナログM
OSICの場合、図21のように大きなヒューズ素子領
域701やPoly抵抗領域702を必要とする。10
個以上のヒューズ素子を設けることによりバラツキの小
さいアナログ特性を得ることができる。
【0072】本発明のレーザートリミング位置決め用パ
ターンを用いることにより電圧検出用ICのヒューズ素
子占有面積を小さくすることができるのでIC全体の小
面積化が図れる。また図示しないが、本発明によるレー
ザートリミング位置決め用パターンを、シリーズレギュ
レータICや、スイッチングレギュレータIC、リチウ
ム電池保護用IC等に用いても同様の効果が得られる。
また、レーザートリミングの位置合せ精度が向上するの
で、これらのICに用いるヒューズ素子の配列方向をを
平面的に異ならせて、2ヶ所以上に配置することも可能
になる。
【0073】本発明の位置決め用パターンは、スクライ
ブライン領域あるいは、TEGチップ、または半導体集
積回路チップのいずれに設けても実施できる。スクラブ
ライン領域あるいはTEGチップに配置した場合には、
半導体集積回路チップの面積を小さくする効果がある。
また、本発明は、アナログMOSICに適しているが、
ディシタルICに用いることも可能である。非常にバラ
ツキの小さな高密度のアナログバイポーラICにも適し
ている。
【0074】更に、SOI基板を用いたICに適用する
ことも容易であり、その場合でも通常のシリコン基板上
のICと同等の効果を得ることが出来る。今まで述べた
実施例では、レーザトリミング用のヒューズ素子を多結
晶シリコン薄膜で形成した場合について説明したが、本
発明は多結晶シリコン薄膜に限定するものではなく、レ
ーザトリミング用のヒューズ素子を形成する薄膜と同一
の薄膜を用いて光の乱反射をおこさせるようなドット状
等のパタンとして低光反射率領域107を形成すれば良
い。
【0075】
【発明の効果】本発明によるレーザトリミング位置決め
用パターンは、高光反射率領域と低光反射率領域との境
界、すなわち光反射率が急峻に変化する場所をレーザト
リミング用ヒューズ素子と同じ薄膜により形成されたパ
タンによって規定できるようになった。さらにレーザト
リミング位置決め用パターン内部の寸法と、レーザービ
ームスポット径との望ましい関係を示した。これにより
以下の効果を有する。
【0076】(1)ヒューズ素子を安定して切断するこ
とが可能となる。 (2)複数ヒューズ素子を必要とするICにおいて、ヒ
ューズ素子領域を小面積で形成できる。 (3)複数ヒューズ素子を必要とするICにおいて、ヒ
ューズ素子領域を2ヶ所以上方向を異ならせて設計する
ことが可能である。
【0077】また、本発明によるレーザトリミング位置
決め用パターンは、半導体集積回路チップ内の既存のパ
ッド領域内やブリーダ抵抗領域内に形成したり、半導体
ウエハの回転方向に対する比較的荒い位置合せを行なう
ためのいわゆるシータマークの機能と、繰り返し配置さ
れた半導体集積回路一つ一つに対して正確な位置合せを
行なうためのトリミングマークの機能とを兼用できる連
続した構造として、スクライブラインの交点に配置した
りすることができる。
【0078】これにより以下の効果を有する。 (4)半導体集積回路の切り出し(ダイシング工程)に
おいて、ダイシング用の刃を傷めにくくなりスループッ
トが向上する。さらに、半導体集積回路に損傷を与える
危険性も低減する。 (5)スクライブライン領域内に、半導体集積回路形成
工程(いわゆる前工程)において使用する、テスト用パ
タンやパタン合せ用のマーク等を挿入できる領域が広が
り、十分な工程管理ができるようになる。
【図面の簡単な説明】
【図1】(a)は本発明の半導体装置のレーザートリミ
ング位置決め用パターンの平面図、(b)は(a)のA
−A’線に沿った光反射量を示す図である。
【図2】(a)は本発明の第2の実施例の半導体装置の
レーザートリミング位置決め用パターンの平面図、
(b)は(a)のB−B’線に沿った光反射量を示す図
である。
【図3】(a)は従来の半導体装置のレーザートリミン
グ位置決め用パターンの平面図、(b)は(a)のC−
C’線に沿った光反射量を示す図である。
【図4】(a)は本発明の半導体装置の第3の実施例の
レーザートリミング位置決め用パターンの平面図、
(b)は(a)のレーザートリミング位置決め用パター
ンの断面図、(c)は(a)のD−D’線に沿った光反
射量を示す図である。
【図5】(a)は本発明の半導体装置の第4の実施例の
レーザートリミング位置決め用パターンの平面図、
(b)は(a)のレーザートリミング位置決め用パター
ンの断面図、(c)は(a)のE−E’線に沿った光反
射量を示す図である。
【図6】(a)は本発明の半導体装置の第5の実施例の
レーザートリミング位置決め用パターンの平面図、
(b)は(a)のレーザートリミング位置決め用パター
ンの断面図、(c)は(a)のF−F’線に沿った光反
射量を示す図である。
【図7】(a)は本発明の半導体装置の第6の実施例の
レーザートリミング位置決め用パターンの平面図、
(b)は(a)のレーザートリミング位置決め用パター
ンの断面図、(c)は(a)のG−G’線に沿った光反
射量を示す図である。
【図8】(a)は本発明による半導体装置の第7の実施
例のレーザートリミング位置決め用パターンを含む半導
体集積回路チップの模式的平面図、(b)は(a)のレ
ーザートリミング位置決め用パターンの配置されたパッ
ド領域を拡大した模式的平面図である。
【図9】(a)は本発明の半導体装置の第7の実施例の
レーザートリミング位置決め用パターンの平面図、
(b)は(a)のレーザートリミング位置決め用パター
ンの断面図、(c)は(a)のH−H’線に沿った光反
射量を示す図である。
【図10】(a)は本発明の半導体装置の第8の実施例
のレーザートリミング位置決め用パターンの平面図、
(b)は(a)のレーザートリミング位置決め用パター
ンの断面図、(c)は(a)のI−I’線に沿った光反
射量を示す図である。
【図11】(a)は本発明の半導体装置の第9の実施例
のレーザートリミング位置決め用パターンの平面図、
(b)は(a)のレーザートリミング位置決め用パター
ンの断面図、(c)は(a)のJ−J’線に沿った光反
射量を示す図である。
【図12】(a)は本発明の半導体装置の第10の実施
例のレーザートリミング位置決め用パターンの平面図、
(b)は(a)のレーザートリミング位置決め用パター
ンの断面図、(c)は(a)のK−K’線に沿った光反
射量を示す図である。
【図13】本発明による半導体装置のレーザートリミン
グ位置決め用パターンを含む半導体集積回路チップの模
式的平面図である。
【図14】(a)は本発明の半導体装置の第11の実施
例のレーザートリミング位置決め用パターンの平面図、
(b)は(a)のレーザートリミング位置決め用パター
ンの断面図、(c)は(a)のL−L’線に沿った光反
射量を示す図である。
【図15】(a)は、本発明の半導体装置の第12の実
施例のレーザートリミング位置決め用パターンの平面
図、(b)は(a)のレーザートリミング位置決め用パ
ターンの断面図、(c)は(a)のM−M’線に沿った
光反射量を示す図である。
【図16】(a)は本発明の半導体装置の第13の実施
例のレーザートリミング位置決め用パターンの平面図、
(b)は(a)のレーザートリミング位置決め用パター
ンの断面図、(c)は(a)のN−N’線に沿った光反
射量を示す図である。
【図17】(a)は本発明の半導体装置の第14の実施
例のレーザートリミング位置決め用パターンの平面図、
(b)は(a)のレーザートリミング位置決め用パター
ンの断面図、(c)は(a)のO−O’線に沿った光反
射量を示す図である。
【図18】(a)は本発明によるレーザートリミング位
置決め用パターンの一部とレーザービームスポットとを
表した模式的平面図、(b)は高光反射率領域の光反射
量と低光反射率領域の光反射量の差であるコントラスト
と一組のドット状の多結晶シリコン薄膜のラインアンド
スペース寸法aとの関係を示した図である。
【図19】(a)は本発明によるレーザートリミング位
置決め用パターンの一部とレーザービームスポットとを
表した模式的平面図、(b)は高光反射率領域の光反射
量と低光反射率領域の光反射量の差であるコントラスト
と低光反射率領域のレーザー走査方向の寸法bとの関係
を示した図である。
【図20】半導体装置のヒューズ素子の平面図である。
【図21】本発明の半導体装置のブロック図である。
【図22】半導体装置のヒューズ素子の平面図である。
【符号の説明】
31 ヒューズ素子 32 レーザ照射スポット領域 33 下地の焦げを起す領域 34 ヒューズカット残りになる部分 101 シリコン基板 102 第一の絶縁膜 103 多結晶シリコン薄膜 104 第二の絶縁膜 105 アルミニウム膜 2、106 高光反射率領域 3、107 低光反射率領域 201 半導体集積回路チップ 202 パッド領域 203 スクライブライン領域 204 レーザートリミング位置決め用パターン 301 シータマーク 302 X方向トリミングマーク 303 Y方向トリミングマーク 401 レーザトリミング位置決め用パターン 501 レーザービームスポット 502 ブリーダ抵抗体 503 低抵抗領域 504 高抵抗領域 601 ブリーダ抵抗領域

Claims (27)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウエハの表面にスクライブライン
    を介して2次元的にマトリックス状に繰り返し配置され
    た半導体集積回路と、前記半導体集積回路に設けられ
    た、レーザートリミングにより切断されるヒューズと、
    前記半導体ウエハの表面に設けられたレーザトリミング
    位置決め用パターンとから成る半導体装置において、前
    記レーザトリミング位置決め用パターンが前記ヒューズ
    と同じ薄膜で構成されている半導体装置。
  2. 【請求項2】 前記レーザトリミング位置決め用パター
    ンが、高光反射率領域と、前記高光反射率領域に挟まれ
    た低光反射率領域とから成る請求項1記載の半導体装
    置。
  3. 【請求項3】 前記レーザトリミング位置決め用パター
    ンが、前記低光反射率領域と、前記低光反射率領域に挟
    まれた前記高光反射率領域とから成る請求項1記載の半
    導体装置。
  4. 【請求項4】 前記低光反射率領域が、光乱反射するた
    めのドットあるいは格子あるいはストライプ状パターン
    である請求項2記載の半導体装置。
  5. 【請求項5】 前記低光反射率領域が、光乱反射するた
    めのドットあるいは格子あるいはストライプ状パターン
    である請求項3記載の半導体装置。
  6. 【請求項6】 前記ヒューズが多結晶シリコン薄膜で構
    成されている請求項2記載の半導体装置。
  7. 【請求項7】 前記ヒューズが多結晶シリコン薄膜で構
    成されている請求項3記載の半導体装置。
  8. 【請求項8】 前記半導体ウエハの表面に前記スクライ
    ブラインを介して2次元的にマトリックス状に繰り返し
    配置された前記半導体集積回路と、前記半導体集積回路
    に設けられた前記ヒューズと、前記半導体ウエハの表面
    に設けられた前記レーザトリミング位置決め用パターン
    とから成る半導体装置において、前記レーザトリミング
    位置決め用パターンは、前記高光反射率領域と前記低光
    反射率領域とから成り、前記高光反射率領域は、平坦な
    下地の上に形成された高光反射率膜により形成され、前
    記低光反射率領域は、前記ヒューズと同じ薄膜で構成さ
    れている光乱反射するためのドットあるいは格子あるい
    はストライプ状のパターン上に形成された前記高光反射
    率膜により形成されてなる半導体装置。
  9. 【請求項9】 前記レーザトリミング位置決め用パター
    ンは、前記高光反射率領域と、前記高光反射率領域に挟
    まれた前記低光反射率領域とから成る請求項8記載の半
    導体装置。
  10. 【請求項10】 前記レーザトリミング位置決め用パタ
    ーンは、前記低光反射率領域と、前記低光反射率領域に
    挟まれた前記高光反射率領域とから成る請求項8記載の
    半導体装置。
  11. 【請求項11】 前記ヒューズが多結晶シリコン薄膜で
    構成されている請求項8記載の半導体装置。
  12. 【請求項12】 前記高光反射率膜が、アルミニウムに
    より構成されている請求項8記載の半導体装置。
  13. 【請求項13】 前記レーザトリミング位置決め用パタ
    ーンは、前記半導体集積回路チップ内の外部との電気的
    接続を行うためのパッド領域内に配置される請求項8記
    載の半導体装置。
  14. 【請求項14】 前記レーザトリミング位置決め用パタ
    ーンは、前記スクライブラインの交点に配置される請求
    項8記載の半導体装置。
  15. 【請求項15】 前記レーザトリミング位置決め用パタ
    ーンは、前記半導体ウエハの回転方向に対する比較的荒
    い位置決めを行なうためのいわゆるシータマークと、前
    記半導体集積回路一つ一つに対してX方向及びY方向の
    精密な位置決めを行なうためのいわゆるトリミングマー
    クとを連続した前記高反射率膜で一体化させた構造であ
    る請求項8記載の半導体装置。
  16. 【請求項16】 前記レーザトリミング位置決め用パタ
    ーンにおいて、前記低光反射率領域を形成する、ドット
    あるいは格子あるいはストライプ状の前記ヒューズと同
    一材料で形成された薄膜の、一組のラインアンドスペー
    スの寸法はレーザビームスポットの直径以下である請求
    項1記載の半導体装置。
  17. 【請求項17】 前記低光反射率領域のレーザビーム走
    査方向の寸法は、前記レーザビームスポットの直径以上
    である請求項2記載の半導体装置。
  18. 【請求項18】 前記高光反射率領域の前記レーザビー
    ム走査方向の寸法は、前記レーザビームスポットの直径
    以上である請求項3記載の半導体装置。
  19. 【請求項19】 前記レーザトリミング位置決め用パタ
    ーンにおいて、前記低光反射率領域を形成する、ドット
    あるいは格子あるいはストライプ状の前記ヒューズと同
    一材料で形成された薄膜の、一組のラインアンドスペー
    スの寸法はレーザビームスポットの直径以下である請求
    項8記載の半導体装置。
  20. 【請求項20】 前記低光反射率領域のレーザビーム走
    査方向の寸法は、前記レーザビームスポットの直径以上
    である請求項9記載の半導体装置。
  21. 【請求項21】 前記高光反射率領域の前記レーザビー
    ム走査方向の寸法は、前記レーザビームスポットの直径
    以上である請求項10記載の半導体装置。
  22. 【請求項22】 前記半導体集積回路に設けられた、前
    記ヒューズの本数が10本以上である請求項1及び請求項
    8記載の半導体装置。
  23. 【請求項23】 前記半導体集積回路内には、少なくと
    も1本以上の前記ヒューズを同一方向に並べて形成され
    るヒューズ群が、方向を変えて複数個設けられている請
    求項1及び請求項8記載の半導体装置。
  24. 【請求項24】 前記半導体集積回路は電圧検出用I
    C、もしくはシリーズレギュレータIC、もしくはスイ
    ッチングレギュレータIC、もしくはリチウム電池保護
    用ICである請求項1及び請求項8記載の半導体装置。
  25. 【請求項25】 前記レーザトリミング位置決め用パタ
    ーンの最上層には、光透過可能な絶縁膜が配置される請
    求項1記載の半導体装置。
  26. 【請求項26】 前記レーザトリミング位置決め用パタ
    ーンの前記高光反射率膜上には、光透過可能な絶縁膜が
    配置される請求項8記載の半導体装置。
  27. 【請求項27】 前記レーザトリミング位置決め用パタ
    ーンは前記半導体集積回路チップ内のブリーダ抵抗領域
    内に配置される請求項8記載の半導体装置。
JP34481999A 1999-12-03 1999-12-03 半導体装置 Expired - Fee Related JP3946396B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34481999A JP3946396B2 (ja) 1999-12-03 1999-12-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34481999A JP3946396B2 (ja) 1999-12-03 1999-12-03 半導体装置

Publications (2)

Publication Number Publication Date
JP2001168194A true JP2001168194A (ja) 2001-06-22
JP3946396B2 JP3946396B2 (ja) 2007-07-18

Family

ID=18372224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34481999A Expired - Fee Related JP3946396B2 (ja) 1999-12-03 1999-12-03 半導体装置

Country Status (1)

Country Link
JP (1) JP3946396B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034406B2 (en) 2003-06-27 2006-04-25 Renesas Technology Corp. Semiconductor device with alignment mark
US7737566B2 (en) 2005-06-01 2010-06-15 Asml Netherlands B.V. Alignment devices and methods for providing phase depth control
US7944063B2 (en) 2005-06-01 2011-05-17 Asml Netherlands B.V. Application of 2-dimensional photonic crystals in alignment devices
CN107565375A (zh) * 2017-09-30 2018-01-09 昂纳信息技术(深圳)有限公司 一种激光器芯片的贴片方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034406B2 (en) 2003-06-27 2006-04-25 Renesas Technology Corp. Semiconductor device with alignment mark
CN100350605C (zh) * 2003-06-27 2007-11-21 株式会社瑞萨科技 具有位置对照用标记的半导体器件
US7737566B2 (en) 2005-06-01 2010-06-15 Asml Netherlands B.V. Alignment devices and methods for providing phase depth control
US7944063B2 (en) 2005-06-01 2011-05-17 Asml Netherlands B.V. Application of 2-dimensional photonic crystals in alignment devices
CN107565375A (zh) * 2017-09-30 2018-01-09 昂纳信息技术(深圳)有限公司 一种激光器芯片的贴片方法

Also Published As

Publication number Publication date
JP3946396B2 (ja) 2007-07-18

Similar Documents

Publication Publication Date Title
US5528372A (en) Alignment mark, laser trimmer and semiconductor device manufacturing process
US6259151B1 (en) Use of barrier refractive or anti-reflective layer to improve laser trim characteristics of thin film resistors
JP3081994B2 (ja) 半導体装置
KR20010007252A (ko) 리페어용 퓨즈를 구비한 반도체 장치 및 퓨즈의 레이저트리밍 방법
US5475268A (en) Semiconductor device having an alignment mark
JPS63501382A (ja) 波長選択素子
US6586282B1 (en) Method of manufacturing a semiconductor device
US4159461A (en) Resistor network having horizontal geometry
JP2001168194A (ja) 半導体装置
US6489662B1 (en) Semiconductor integrated circuit device formed on SOI substrate
US4153949A (en) Electrically programmable read-only-memory device
US20020084487A1 (en) Semiconductor device
US5141330A (en) Thin-film quadrant temperature sensor for use in a system to control the alignment of a CO2 laser beam
JP2000340658A (ja) 半導体装置
JP2000340657A (ja) 半導体装置
JP2855868B2 (ja) レーザトリミング用位置合わせマーク、半導体装置及び半導体装置の製造方法
JP2001320018A (ja) 半導体装置
US20020145177A1 (en) Semiconductor device
JP4201949B2 (ja) 半導体装置
US4623403A (en) Indexing of laser beam for programming VLSI devices
JPH0666240B2 (ja) 半導体装置の製造方法
JP2000332115A (ja) 半導体装置
JP2002124569A (ja) 半導体装置
JP2007027192A (ja) レーザトリミング方法
US20020145176A1 (en) Semiconductor device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070410

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070411

R150 Certificate of patent or registration of utility model

Ref document number: 3946396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100420

Year of fee payment: 3

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110420

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120420

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130420

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140420

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees