JP2001155647A - Gas discharge display device and its manufacturing method - Google Patents

Gas discharge display device and its manufacturing method

Info

Publication number
JP2001155647A
JP2001155647A JP33908699A JP33908699A JP2001155647A JP 2001155647 A JP2001155647 A JP 2001155647A JP 33908699 A JP33908699 A JP 33908699A JP 33908699 A JP33908699 A JP 33908699A JP 2001155647 A JP2001155647 A JP 2001155647A
Authority
JP
Japan
Prior art keywords
layer
display device
gas discharge
discharge display
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33908699A
Other languages
Japanese (ja)
Inventor
Hideki Harada
秀樹 原田
Takeshi Furukawa
武史 古川
Reid Hashberger William
ウイリアム・リード・ハッシュバーガー
Masao Kakimoto
政雄 柿本
Naoko Takehara
尚子 竹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AKT KK
Fujitsu Ltd
Hitachi Plasma Display Ltd
Original Assignee
AKT KK
Fujitsu Hitachi Plasma Display Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AKT KK, Fujitsu Hitachi Plasma Display Ltd, Fujitsu Ltd filed Critical AKT KK
Priority to JP33908699A priority Critical patent/JP2001155647A/en
Publication of JP2001155647A publication Critical patent/JP2001155647A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a gas discharge display device with enhanced light emitting efficiency and less variation per hour at a low cost. SOLUTION: In a gas discharge display device having a dielectric layer 17b which covers electrodes arranged in a row on a substrate and extending to the whole area of a display region, the dielectric layer is made as a laminate consisting of a first layer 171 composed of silicon dioxide and a second nitride layer 172 denser and thinner than the first layer, and the first layer is formed by chemical vapor deposition.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、PDP、PALC
などの放電のための電極群及びそれを覆う誘電体層を有
したガス放電表示デバイス及びその製造方法に関する。
TECHNICAL FIELD The present invention relates to PDP, PALC
The present invention relates to a gas discharge display device having a group of electrodes for discharge such as, and a dielectric layer covering the same, and a method of manufacturing the same.

【0002】PDPは、カラー表示の実用化を機に大画
面のテレビジョン映像やコンピュータ出力の表示デバイ
スとして普及しつつある。大型化及び高精細化が進むに
つれて消費電力が増大しており、その対策が重要になっ
てきた。
2. Description of the Related Art PDPs are becoming widespread as display devices for large-screen television images and computer outputs with the practical use of color display. The power consumption is increasing with the increase in size and definition, and countermeasures have become important.

【0003】[0003]

【従来の技術】カラー表示デバイスとして3電極面放電
構造のAC型PDPが商品化されている。これは、マト
リクス表示の行(ライン)毎に点灯維持のための一対の
主電極(第1及び第2の電極)が配置され、列毎にアド
レス電極(第3の電極)が配置されたものである。AC
型であるので、表示に際しては主電極を覆う誘電体層の
メモリ機能が利用される。すなわち、線走査形式で表示
内容に応じた帯電状態を形成するアドレッシングを行
い、その後に全ての主電極対に対して一斉に交番極性の
点灯維持電圧Vsを印加する。これにより、壁電荷の存
在するセルのみにおいて実効電圧(セル電圧ともいう)
Veffが放電開始電圧Vfを越えて基板面に沿った面
放電が生じる。点灯維持電圧Vsの印加周期を短くすれ
ば、見かけの上で連続した点灯状態が得られる。面放電
形式のPDPでは、カラー表示のための蛍光体層を主電
極対を配置した基板と対向する他方の基板上に設けるこ
とによって、放電時のイオン衝撃による蛍光体層の劣化
を軽減し、長寿命化を図ることができる。
2. Description of the Related Art As a color display device, an AC type PDP having a three-electrode surface discharge structure has been commercialized. This is a matrix display in which a pair of main electrodes (first and second electrodes) for maintaining lighting are arranged for each row (line) of the matrix display, and an address electrode (third electrode) is arranged for each column. It is. AC
Since the display is of the type, the memory function of the dielectric layer covering the main electrode is used for display. That is, addressing for forming a charged state according to display contents is performed in a line scanning format, and thereafter, a lighting sustaining voltage Vs having an alternating polarity is simultaneously applied to all the main electrode pairs. As a result, the effective voltage (also referred to as cell voltage) is obtained only in the cell having the wall charge.
When Veff exceeds the discharge starting voltage Vf, surface discharge occurs along the substrate surface. By shortening the application period of the lighting sustaining voltage Vs, an apparently continuous lighting state can be obtained. In a surface-discharge type PDP, a phosphor layer for color display is provided on the other substrate opposite to the substrate on which the main electrode pair is arranged, so that deterioration of the phosphor layer due to ion bombardment during discharge is reduced. The service life can be extended.

【0004】一般に、AC駆動のための誘電体層は、低
融点ガラスペーストをベタ膜状に印刷して焼成する厚膜
手法によって形成され、その厚さは30〜50μm程度
に選定されていた。
In general, a dielectric layer for AC driving is formed by a thick film technique in which a low-melting glass paste is printed in a solid film shape and fired, and the thickness is selected to be about 30 to 50 μm.

【0005】[0005]

【発明が解決しようとする課題】誘電体層の形成に、低
融点ガラスよりも誘電率の小さい材料を用いれば、層の
厚さを小さくして駆動電圧を下げることができる。ま
た、電極間の容量が減少するので、容量の充放電に費や
す無駄な電力を低減して発光効率を高めることができ
る。そこで、プラズマCVD法により、二酸化珪素(S
iO2 )からなる誘電体層を形成する試みがなされてい
る。二酸化珪素からなる誘電体層では、厚さが低融点ガ
ラスの場合の1/3以下でよい。そして、CVD法で
は、厚膜法による場合よりも均質な層の形成が可能であ
る。
If a material having a lower dielectric constant than the low melting point glass is used for forming the dielectric layer, the driving voltage can be reduced by reducing the thickness of the layer. Further, since the capacity between the electrodes is reduced, wasteful power consumed for charging and discharging the capacity can be reduced and the luminous efficiency can be increased. Therefore, silicon dioxide (S
Attempts have been made to form a dielectric layer of iO 2 ). The thickness of the dielectric layer made of silicon dioxide may be 1/3 or less of that of the low melting glass. In addition, the CVD method allows a more uniform layer to be formed than the thick film method.

【0006】プラズマCVD法による二酸化珪素の成膜
における導入ガスとしては、〔1〕モノシラン(SiH
4 )と一酸化二窒素(亜酸化窒素:N2 O)の組み合わ
せ、及び〔2〕テトラエトキシシラン(オルトケイ酸エ
チル)と酸素の組み合わせが広く知られている。ただ
し、テトラエトキシシランはモノシランよりも格段に高
価であって、大面積の成膜が必要な表示パネルの製造に
は不向きである。
[0006] As an introduction gas in the film formation of silicon dioxide by the plasma CVD method, [1] monosilane (SiH
Combinations of 4 ) and nitrous oxide (nitrous oxide: N 2 O) and [2] combinations of tetraethoxysilane (ethyl orthosilicate) and oxygen are widely known. However, tetraethoxysilane is much more expensive than monosilane, and is not suitable for manufacturing a display panel requiring a large-area film formation.

【0007】モノシランと一酸化二窒素とを用いて、二
酸化珪素からなる厚さ10μmの誘電体層をもつPDP
を試作し、動作試験を行った。その結果、発光効率の向
上を確認することができた。しかし、輝度の低下する経
時変化が従来例よりも顕著になるという問題のあること
が判った。
PDP having a 10 μm thick dielectric layer made of silicon dioxide using monosilane and dinitrogen monoxide
And an operation test was conducted. As a result, improvement in luminous efficiency was confirmed. However, it has been found that there is a problem that the change with time in which the luminance decreases is more remarkable than in the conventional example.

【0008】本発明は、発光効率に優れ経時変化が小さ
い安価な表示デバイスの提供を目的としている。
An object of the present invention is to provide an inexpensive display device having excellent luminous efficiency and little change over time.

【0009】[0009]

【課題を解決するための手段】本発明においては、二酸
化珪素層(第1層)の上に窒素化合物からなり第1層よ
り薄く緻密な層を重ねるか、又は窒素を含まないガスを
用いて二酸化珪素層を形成する。
In the present invention, a dense layer made of a nitrogen compound and thinner than the first layer is laminated on the silicon dioxide layer (first layer), or a gas containing no nitrogen is used. Form a silicon dioxide layer.

【0010】従来における輝度の低下は、特に青及び緑
のセルで顕著であり、赤のセルでの低下は軽微であっ
た。この原因を究明した結果、薄膜としては厚い二酸化
珪素層には大量のアンモニア(NH3 )が含まれ、二酸
化珪素層が放出したアンモニアが蛍光体を劣化させるこ
とが判明した。蛍光体が無い場合には、アンモニアの析
出によって放電ガス組成が変わり、放電特性が不安定に
なると考えられる。
The decrease in luminance in the prior art is particularly remarkable in blue and green cells, and the decrease in red cells is slight. As a result of investigating the cause, it has been found that a large amount of ammonia (NH 3 ) is contained in the thick silicon dioxide layer as a thin film, and the ammonia released from the silicon dioxide layer deteriorates the phosphor. When there is no phosphor, it is considered that the discharge gas composition changes due to the precipitation of ammonia and the discharge characteristics become unstable.

【0011】上述のとおり、二酸化珪素の第1層に緻密
な窒素化合物の第2層を重ねることにより、第1層に含
まれた不純ガスであるアンモニアの放出が第2層で阻止
され、それによって蛍光体又は放電ガス組成の経時変化
が小さくなる。また、窒素を含まない導入ガスを用いて
成膜することにより、アンモニアの内封自体を無くすこ
とができる。
As described above, by overlaying the second layer of the dense nitrogen compound on the first layer of silicon dioxide, the release of ammonia, which is an impurity gas contained in the first layer, is prevented by the second layer. As a result, the temporal change in the composition of the phosphor or the discharge gas is reduced. In addition, by forming a film using an introduction gas containing no nitrogen, encapsulation of ammonia itself can be eliminated.

【0012】緻密さの尺度として屈折率がある。屈折率
が大きいほどより緻密である。厚さ10μmの二酸化珪
素層の上にガス放出を抑える層(これをカバー層と呼称
する)として、屈折率の異なる複数種の窒化化合物を成
膜し、脱ガススペクトルを測定した。
A measure of compactness is the refractive index. The higher the refractive index, the more dense. A plurality of types of nitride compounds having different refractive indices were formed on a silicon dioxide layer having a thickness of 10 μm as a layer for suppressing outgassing (this is referred to as a cover layer), and degassing spectra were measured.

【0013】図1はカバー層の屈折率とNH3 ガス放出
量との関係を示すグラフである。カバー層が屈折率n=
1.95の窒化珪素(SiN)でも屈折率n=1.55
の酸化窒化珪素(SiON)でもNH3 ガス放出を低減
することができる。
FIG. 1 is a graph showing the relationship between the refractive index of the cover layer and the amount of NH 3 gas released. The cover layer has a refractive index n =
Refractive index n = 1.55 even with 1.95 silicon nitride (SiN)
Of silicon oxynitride (SiON) can also reduce NH 3 gas emission.

【0014】図2はカバー層の膜厚とNH3 ガス放出量
との関係を示すグラフである。膜厚が大きいほど放出量
は少ないが、膜厚が750Åでも十分に効果のあること
が判る。なお、放電空間の前面側に誘電体層を設ける構
造では、二酸化珪素層とカバー層との屈折率差に起因し
て干渉による透過率の低下が生じることを考慮して、カ
バー層の材質及び膜厚を設定する必要がある。
FIG. 2 is a graph showing the relationship between the thickness of the cover layer and the amount of released NH 3 gas. It can be seen that the larger the film thickness is, the smaller the release amount is, but the film thickness of 750 ° is sufficiently effective. In the structure in which the dielectric layer is provided on the front side of the discharge space, in consideration of the fact that the transmittance is reduced due to interference due to the difference in the refractive index between the silicon dioxide layer and the cover layer, the material of the cover layer and It is necessary to set the film thickness.

【0015】請求項1の発明の装置は、基板上に配列さ
れた電極を覆って表面に酸化マグネシウムの膜を設けた
誘電体層を有するガス放電表示デバイスであって、前記
誘電体層は、化学気相成長法によって形成された二酸化
珪素からなる第1層とそれより薄い窒素化合物からなる
第2層とで構成されたものである。
According to a first aspect of the present invention, there is provided a gas discharge display device having a dielectric layer having a surface provided with a magnesium oxide film covering electrodes arranged on a substrate, wherein the dielectric layer comprises: It is composed of a first layer made of silicon dioxide formed by a chemical vapor deposition method and a second layer made of a nitrogen compound thinner than the first layer.

【0016】請求項2の発明のガス放電表示デバイスに
おいて、前記第1層の厚さは5μm以上であり、前記第
2層の厚さは1μm以下である。請求項3の発明の方法
は、基板上に配列された電極を覆って表面に酸化マグネ
シウムの膜を設けた誘電体層を有し、当該誘電体層が化
学気相成長法によって形成された二酸化珪素からなる第
1層とそれより薄い窒素化合物からなる第2層とで構成
されたガス放電表示デバイスの製造方法であって、モノ
シランと一酸化二窒素とを導入ガスとして用いるプラズ
マ化学気相成長法によって前記第1層を形成するもので
ある。
In the gas discharge display device according to the present invention, the thickness of the first layer is 5 μm or more, and the thickness of the second layer is 1 μm or less. According to a third aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising a dielectric layer having a surface provided with a magnesium oxide film covering electrodes arranged on a substrate, wherein the dielectric layer is formed by a chemical vapor deposition method. A method for manufacturing a gas discharge display device comprising a first layer made of silicon and a second layer made of a thinner nitrogen compound, comprising the steps of plasma chemical vapor deposition using monosilane and dinitrogen monoxide as an introduction gas. The first layer is formed by a method.

【0017】請求項4の発明の装置は、基板上に配列さ
れた電極を覆って表示領域の全域に拡がる誘電体層を有
し、前記誘電体層がモノシランと実質的に窒素を含まな
い酸素化合物とを導入ガスとして用いるプラズマ化学気
相成長法によって形成された二酸化珪素からなる層であ
るガス放電表示デバイスである。
According to a fourth aspect of the present invention, there is provided an apparatus having a dielectric layer covering the electrodes arranged on the substrate and extending over the entire display area, wherein the dielectric layer is composed of monosilane and oxygen substantially free of nitrogen. This is a gas discharge display device that is a layer made of silicon dioxide formed by a plasma enhanced chemical vapor deposition method using a compound as an introduction gas.

【0018】請求項5の発明のガス放電表示デバイスに
おいて、前記酸素化合物は二酸化炭素である。
In the gas discharge display device according to a fifth aspect of the present invention, the oxygen compound is carbon dioxide.

【0019】[0019]

【発明の実施の形態】図3は本発明に係るPDPの内部
の基本構造を示す分解斜視図である。例示のPDP1
は、対をなす第1及び第2の主電極X,Yが平行配置さ
れ、各セルCにおいて主電極X,Yと第3の電極として
のアドレス電極Aとが交差する3電極面放電構造のAC
型であって、一対の基板構体10,20からなる。主電
極X,Yはともに画面の行方向(水平方向)に延び、一
方の主電極Yはアドレッシングに際して行単位にセルC
を選択するためのスキャン電極として用いられる。アド
レス電極Aは列方向(垂直方向)に延びており、列単位
にセルCを選択するためのデータ電極として用いられ
る。基板面のうちの主電極群とアドレス電極群とが交差
する範囲が表示領域(画面)ESとなる。
FIG. 3 is an exploded perspective view showing a basic structure inside a PDP according to the present invention. Example PDP1
Has a three-electrode surface discharge structure in which a pair of first and second main electrodes X and Y are arranged in parallel, and in each cell C, the main electrodes X and Y intersect an address electrode A as a third electrode. AC
It is a mold and includes a pair of substrate structures 10 and 20. The main electrodes X and Y both extend in the row direction (horizontal direction) of the screen.
Is used as a scan electrode for selecting. The address electrode A extends in the column direction (vertical direction), and is used as a data electrode for selecting a cell C in a column unit. The area where the main electrode group and the address electrode group intersect on the substrate surface is the display area (screen) ES.

【0020】主電極X,Yは前面側の基板構体10の基
材であるガラス基板11の内面に、行毎に一対ずつ配列
されている。行は水平方向のセル列である。主電極X,
Yは、それぞれが透明導電膜41と金属膜(バス導体)
42とからなり、厚さ10μm程度の誘電体層17で被
覆されている。誘電体層17の表面にはマグネシア(M
gO)からなる厚さ数千オングストロームの保護膜18
が設けられている。アドレス電極Aは、背面側の基板構
体20の基材であるガラス基板21の内面に配列されて
おり、絶縁体層24によって被覆されている。絶縁体層
24の上には、高さ150μmの平面視直線帯状の隔壁
29が各アドレス電極Aの間に1つずつ設けられてい
る。これらの隔壁29によって放電空間30が行方向に
サブピクセル(単位発光領域)毎に区画され、且つ放電
空間30の間隙寸法が規定されている。そして、アドレ
ス電極Aの上方及び隔壁29の側面を含めて背面側の内
面を被覆するように、カラー表示のためのR,G,Bの
3色の蛍光体層28R,28G,28Bが設けられてい
る。放電空間30には主成分のネオンにキセノンを混合
した放電ガスが充填されており、蛍光体層28R,28
G,28Bは放電時にキセノンが放つ紫外線によって局
部的に励起されて発光する。表示の1ピクセル(画素)
は行方向に並ぶ3個のサブピクセルで構成される。各サ
ブピクセル内の構造体がセル(表示素子)である。隔壁
29の配置パターンがストライプパターンであることか
ら、放電空間30のうちの各列に対応した部分は全ての
行に跨がって列方向に連続している。
The main electrodes X and Y are arranged in pairs on the inner surface of a glass substrate 11 which is the base material of the substrate structure 10 on the front side. A row is a horizontal cell column. Main electrode X,
Y is a transparent conductive film 41 and a metal film (bus conductor), respectively.
42, and is covered with a dielectric layer 17 having a thickness of about 10 μm. The surface of the dielectric layer 17 has magnesia (M
gO) protective film 18 having a thickness of several thousand angstroms.
Is provided. The address electrodes A are arranged on the inner surface of a glass substrate 21 which is the base material of the substrate structure 20 on the back side, and are covered with an insulator layer 24. On the insulator layer 24, one partition wall 29 having a height of 150 μm and having a linear band shape in plan view is provided between each address electrode A. These partition walls 29 divide the discharge space 30 in the row direction for each sub-pixel (unit light-emitting region), and define the gap size of the discharge space 30. Then, phosphor layers 28R, 28G, and 28B of three colors of R, G, and B for color display are provided so as to cover the inner surface on the back side including the upper side of the address electrode A and the side surface of the partition wall 29. ing. The discharge space 30 is filled with a discharge gas in which xenon is mixed with neon as a main component, and the phosphor layers 28R, 28
G and 28B are locally excited by ultraviolet rays emitted by xenon during discharge to emit light. One pixel (pixel) of display
Is composed of three sub-pixels arranged in the row direction. The structure within each sub-pixel is a cell (display element). Since the arrangement pattern of the partition walls 29 is a stripe pattern, a portion corresponding to each column in the discharge space 30 is continuous in the column direction across all rows.

【0021】図4は本発明に係るプラズマCVD装置の
概略図である。プラズマCVD装置100は平行平板型
である。真空チャンバ内に主電極X,Yの配列を終えた
段階の基板構体10’を配置し、プラズマを発生させて
下地面sに所定の物質を堆積させる。下地面sは主電極
X,Y及びガラス基板11の露出面である。例えばソー
スガスとしてモノシラン(SiH4 )を導入するととも
に反応ガスとして二酸化炭素(CO2 )又は一酸化炭素
(CO)を導入し、二酸化珪素(SiO2 )からなる誘
電体層を形成する。この反応系において副生成物として
発生する炭化水素系ガスは蛍光体にダメージを与えな
い。
FIG. 4 is a schematic view of a plasma CVD apparatus according to the present invention. The plasma CVD apparatus 100 is a parallel plate type. The substrate structure 10 'at the stage where the arrangement of the main electrodes X and Y has been completed is arranged in the vacuum chamber, and plasma is generated to deposit a predetermined substance on the base surface s. The lower ground surface s is an exposed surface of the main electrodes X and Y and the glass substrate 11. For example, monosilane (SiH 4 ) is introduced as a source gas, and carbon dioxide (CO 2 ) or carbon monoxide (CO) is introduced as a reaction gas to form a dielectric layer made of silicon dioxide (SiO 2 ). The hydrocarbon-based gas generated as a by-product in this reaction system does not damage the phosphor.

【0022】図5は第1実施形態に係る誘電体層の模式
図である。同図では断面形状の理解を容易にするため、
PDP1の前面側を図の下側としてある。図5のよう
に、金属膜42は透明導電膜41における面放電ギャッ
プと反対の側の端部に寄せて配置されている。誘電体層
17は、このような主電極X,Yを等方的に覆うように
形成されており、圧縮応力を有している。誘電体層17
の厚さが均等であるので、面放電ギャップから遠い金属
膜42の上方での不要の放電は起こりにくい。また、圧
縮応力によりクラックの発生が抑制されている。
FIG. 5 is a schematic view of the dielectric layer according to the first embodiment. In the figure, to facilitate understanding of the cross-sectional shape,
The front side of the PDP 1 is the lower side in the figure. As shown in FIG. 5, the metal film 42 is arranged near the end of the transparent conductive film 41 opposite to the surface discharge gap. The dielectric layer 17 is formed so as to cover such main electrodes X and Y isotropically, and has a compressive stress. Dielectric layer 17
, The unnecessary discharge is unlikely to occur above the metal film 42 far from the surface discharge gap. The generation of cracks is suppressed by the compressive stress.

【0023】以上の構成のPDP1は、各ガラス基板1
1,21について別個に所定の構成要素を設けて前面側
及び背面側の基板構体10,20を作製し、両基板構体
10,20を重ね合わせて対向間隙の周縁を封止し、内
部の排気及び放電ガスの充填を行う一連の工程によって
製造される。その際、基板構体10の構成要素である誘
電体層17は薄膜形成法の一種であるプラズマCVD法
によって形成される。
The PDP 1 having the above-described structure is used for each glass substrate 1
Predetermined components are separately provided for the substrates 1 and 21 to produce the front and rear substrate structures 10 and 20, the two substrate structures 10 and 20 are overlapped to seal the periphery of the facing gap, and the internal exhaust is exhausted. And a series of steps for filling the discharge gas. At this time, the dielectric layer 17 which is a component of the substrate structure 10 is formed by a plasma CVD method which is a kind of a thin film forming method.

【0024】図6は第2実施形態に係る誘電体層の模式
図である。図6の誘電体層17bは、二酸化珪素からな
る第1層171と第1層171からのガス放出を抑える
第2層(カバー層)172との積層体である。第2層1
72は、窒化珪素又は酸化窒化珪素からなる。第2層1
72を有するので、第1層171における不純ガスの内
封が許される。つまり、二酸化珪素の形成における材料
選択の自由度が大きい。CVDによる成膜に、安価で工
業的に実績のあるモノシランと一酸化二窒素の組み合わ
せを採用することができる。 〔実施例1〕平行平板型のプラズマCVD装置100を
用い、主電極の配列を終えたソーダライムガラス基板上
に次の条件で厚さ10μmのSiO2 膜を成膜した。
FIG. 6 is a schematic view of a dielectric layer according to the second embodiment. The dielectric layer 17b in FIG. 6 is a laminate of a first layer 171 made of silicon dioxide and a second layer (cover layer) 172 for suppressing gas emission from the first layer 171. Second layer 1
72 is made of silicon nitride or silicon oxynitride. Second layer 1
Since the first layer 171 is provided, inclusion of the impurity gas in the first layer 171 is allowed. That is, the degree of freedom in selecting a material in forming silicon dioxide is large. For the film formation by CVD, a combination of inexpensive and industrially proven monosilane and nitrous oxide can be employed. Example 1 A 10 μm-thick SiO 2 film was formed on a soda-lime glass substrate on which main electrodes had been arranged under the following conditions using a parallel plate type plasma CVD apparatus 100.

【0025】 ソースガスと流量 :SiO4 /1000SCCM 反応ガスと流量 :CO2 /5000SCCM 高周波出力 :2.0kW 基板温度 :350℃ 真空度 :1.0Torr 成膜時間は7分であった。SiO2 膜上に厚さ0.5μ
mのMgOを蒸着法で成膜し、それにより得られた基板
構体と別途に作製した背面側の基板構体とを貼り合わせ
てPDPを完成させた。発光効率の測定結果は1.5
[lm/W]であった。 〔実施例2〕平行平板型のプラズマCVD装置100を
用い、主電極の配列を終えたソーダライムガラス基板上
に次の条件で厚さ10μmのSiO2 膜を成膜した。
The source gas and flow rate: SiO 4/1000 SCCM reactive gas and flow rate: CO 2 / 5000SCCM frequency output: 2.0 kW substrate temperature: 350 ° C. vacuum: 1.0 Torr and a film forming time was 7 minutes. 0.5μ thickness on SiO 2 film
mO was formed by a vapor deposition method, and the obtained substrate structure was bonded to a separately prepared rear substrate structure to complete a PDP. The measurement result of the luminous efficiency is 1.5
[Lm / W]. Example 2 A 10 μm-thick SiO 2 film was formed on a soda lime glass substrate on which main electrodes had been arranged under the following conditions using a parallel plate type plasma CVD apparatus 100.

【0026】 ソースガスと流量 :SiH4 /1000SCCM 反応ガスと流量 :CO2 /10000SCCM 高周波出力 :3.0kW 基板温度 :400℃ 真空度 :2.5Torr 成膜時間は10分であった。SiO2 膜上に厚さ0.5
μmのMgOを蒸着法で成膜し、それにより得られた基
板構体と別途に作製した背面側の基板構体とを貼り合わ
せてPDPを完成させた。発光効率の測定結果は1.4
5[lm/W]であった。 〔実施例3〕平行平板型のプラズマCVD装置100を
用い、主電極の配列を終えたソーダライムガラス基板に
次の条件で厚さ10μmのSiO2 膜を成膜した。
The source gas and the flow rate: SiH 4/1000 SCCM reactive gas and flow rate: CO 2 / 10000SCCM frequency output: 3.0 kW substrate temperature: 400 ° C. vacuum: 2.5 Torr deposition time was 10 minutes. 0.5 thickness on SiO 2 film
A film of MgO having a thickness of μm was formed by a vapor deposition method, and a substrate structure obtained thereby and a separately prepared rear surface substrate structure were bonded to complete a PDP. The measurement result of the luminous efficiency is 1.4.
It was 5 [lm / W]. Example 3 A 10 μm-thick SiO 2 film was formed on a soda-lime glass substrate on which main electrodes had been arranged under the following conditions using a parallel plate type plasma CVD apparatus 100.

【0027】 ソースガスと流量 :SiH4 /1000SCCM 反応ガスと流量 :N2 O/10000SCCM 高周波出力 :2.0kW 基板温度 :350℃ 真空度 :1.5Torr 成膜時間は7分であった。続けて、SiO2 膜上に次の
条件で厚さ0.5μmのSiN膜をカバー層として成膜
した。
The source gas and the flow rate: SiH 4/1000 SCCM reaction gas and flow: N 2 O / 10000SCCM frequency output: 2.0 kW substrate temperature: 350 ° C. vacuum: 1.5 Torr and a film forming time was 7 minutes. Subsequently, a 0.5 μm thick SiN film was formed as a cover layer on the SiO 2 film under the following conditions.

【0028】 ソースガスと流量 :SiH4 /500SCCM 反応ガスと流量 :N2 /8000SCCM 高周波出力 :2.0kW 基板温度 :350℃ 真空度 :2.0Torr 成膜時間は2分であった。SiN膜上に厚さ0.5μm
のMgOを蒸着法で成膜し、それにより得られた基板構
体と別途に作製した背面側の基板構体とを貼り合わせて
PDPを完成させた。発光効率の測定結果は1.4[l
m/W]であった。 〔実施例4〕平行平板型のプラズマCVD装置100を
用い、主電極の配列を終えたソーダライムガラス基板に
次の条件で厚さ10μmのSiO2 膜を成膜した。
The source gas and the flow rate: SiH 4 / 500SCCM reaction gas and flow: N 2/8000 sccm RF output: 2.0 kW substrate temperature: 350 ° C. vacuum: 2.0 Torr deposition time was 2 minutes. 0.5μm thickness on SiN film
Was formed by a vapor deposition method, and a substrate structure obtained thereby and a separately prepared rear substrate structure were bonded to complete a PDP. The measurement result of the luminous efficiency was 1.4 [l
m / W]. Example 4 A 10 μm-thick SiO 2 film was formed on a soda-lime glass substrate on which main electrodes had been arranged under the following conditions using a parallel plate type plasma CVD apparatus 100.

【0029】 ソースガスと流量 :SiH4 /1000SCCM 反応ガスと流量 :N2 O/10000SCCM 高周波出力 :2.0kW 基板温度 :350℃ 真空度 :1.5Torr 成膜時間は7分であった。続けて、SiO2 膜上に次の
条件で厚さ0.5μmのSiON膜をカバー層として成
膜した。
The source gas and the flow rate: SiH 4/1000 SCCM reaction gas and flow: N 2 O / 10000SCCM frequency output: 2.0 kW substrate temperature: 350 ° C. vacuum: 1.5 Torr and a film forming time was 7 minutes. Subsequently, a 0.5 μm thick SiON film was formed as a cover layer on the SiO 2 film under the following conditions.

【0030】 成膜時間は1分30秒であった。SiON膜上に厚さ
0.5μmのMgOを蒸着法で成膜し、それにより得ら
れた基板構体と別途に作製した背面側の基板構体とを貼
り合わせてPDPを完成させた。発光効率の測定結果は
1.4[lm/W]であった。 〔実施例5〕(カバー層がSiONとSiNの2層構
造) 平行平板型のプラズマCVD装置100を用い、主電極
の配列を終えたソーダライムガラス基板に次の条件で厚
さ10μmのSiO2 膜を成膜した。
[0030] The film formation time was 1 minute and 30 seconds. A 0.5 μm-thick MgO film was formed on the SiON film by a vapor deposition method, and the obtained substrate structure was bonded to a separately prepared rear substrate structure to complete a PDP. The measurement result of the luminous efficiency was 1.4 [lm / W]. [Example 5] (Two-layer structure of SiON and SiN as a cover layer) Using a parallel plate type plasma CVD apparatus 100, a soda lime glass substrate having a main electrode arrayed thereon was SiO 2 having a thickness of 10 µm under the following conditions. A film was formed.

【0031】 ソースガスと流量 :SiH4 /1000SCCM 反応ガスと流量 :N2 O/10000SCCM 高周波出力 :2.0kW 基板温度 :350℃ 真空度 :1.5Torr 成膜時間は7分であった。続けてSiO2 膜上に厚さ
0.25μmのSiON膜を成膜し、さらに続けて厚さ
0.25μmのSiN膜を成膜した。成膜条件は次のと
おりである。
The source gas and the flow rate: SiH 4/1000 SCCM reaction gas and flow: N 2 O / 10000SCCM frequency output: 2.0 kW substrate temperature: 350 ° C. vacuum: 1.5 Torr and a film forming time was 7 minutes. Subsequently, a SiON film having a thickness of 0.25 μm was formed on the SiO 2 film, and a SiN film having a thickness of 0.25 μm was further formed. The film forming conditions are as follows.

【0032】 成膜時間はそれぞれ45秒、1分であった。SiN膜上
に厚さ0.5μmのMgOを蒸着法で成膜し、それによ
り得られた基板構体と別途に作製した背面側の基板構体
とを貼り合わせてPDPを完成させた。発光効率の測定
結果は1.45[lm/W]であった。 〔比較例1〕平行平板型のプラズマCVD装置100を
用い、主電極の配列を終えたソーダライムガラス基板に
実施例3と同じ条件で厚さ10μmのSiO2 膜を成膜
した。成膜時間は7分であった。カバー層を設けずにS
iO2 膜上に厚さ0.5μmのMgOを蒸着法で成膜
し、それにより得られた基板構体と別途に作製した背面
側の基板構体とを貼り合わせてPDPを完成させた。発
光効率の測定結果は1.0[lm/W]であった。
[0032] The film forming times were 45 seconds and 1 minute, respectively. A 0.5 μm-thick MgO film was formed on the SiN film by a vapor deposition method, and the obtained substrate structure was bonded to a separately manufactured rear substrate structure to complete a PDP. The measurement result of the luminous efficiency was 1.45 [lm / W]. Comparative Example 1 A 10 μm-thick SiO 2 film was formed on a soda-lime glass substrate on which main electrodes had been arranged under the same conditions as in Example 3 using a parallel plate type plasma CVD apparatus 100. The film formation time was 7 minutes. S without cover layer
A 0.5 μm-thick MgO film was formed on the iO 2 film by a vapor deposition method, and the obtained substrate structure was bonded to a separately prepared rear substrate structure to complete a PDP. The measurement result of the luminous efficiency was 1.0 [lm / W].

【0033】実施例1〜5及び比較例1における発光効
率の比較から明らかなように、本発明によれば初期段階
の輝度を従来例より高めることができる。
As is clear from the comparison of the luminous efficiencies in Examples 1 to 5 and Comparative Example 1, according to the present invention, the luminance at the initial stage can be increased as compared with the conventional example.

【0034】[0034]

【発明の効果】請求項1乃至請求項5によれば、発光効
率に優れ経時変化が小さい安価な表示デバイスを実現す
ることができる。
According to the first to fifth aspects, it is possible to realize an inexpensive display device having excellent luminous efficiency and little change with time.

【図面の簡単な説明】[Brief description of the drawings]

【図1】カバー層の屈折率とNH3 ガス放出量との関係
を示すグラフである。
FIG. 1 is a graph showing the relationship between the refractive index of a cover layer and the amount of NH 3 gas released.

【図2】カバー層の膜厚とNH3 ガス放出量との関係を
示すグラフである。
FIG. 2 is a graph showing the relationship between the thickness of a cover layer and the amount of NH 3 gas released.

【図3】本発明に係るPDPの内部の基本構造を示す分
解斜視図である。
FIG. 3 is an exploded perspective view showing a basic structure inside a PDP according to the present invention.

【図4】本発明に係るプラズマCVD装置の概略図であ
る。
FIG. 4 is a schematic view of a plasma CVD apparatus according to the present invention.

【図5】第1実施形態に係る誘電体層の模式図である。FIG. 5 is a schematic diagram of a dielectric layer according to the first embodiment.

【図6】第2実施形態に係る誘電体層の模式図である。FIG. 6 is a schematic diagram of a dielectric layer according to a second embodiment.

【符号の説明】[Explanation of symbols]

1 PDP(ガス放電表示デバイス) 11 ガラス基板 X,Y 主電極 ES 画面(表示領域) 17,17b 誘電体層 171 第1層 172 第2層 Reference Signs List 1 PDP (gas discharge display device) 11 Glass substrate X, Y main electrode ES screen (display area) 17, 17b Dielectric layer 171 First layer 172 Second layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 秀樹 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立プラズマディスプレイ株式会 社内 (72)発明者 古川 武史 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 ウイリアム・リード・ハッシュバーガー アメリカ合衆国 カリフォルニア州 サン タクララ市 スコット・ブールバード 3101番地 エーケーティー・アメリカ・イ ンク内 (72)発明者 柿本 政雄 大阪府豊中市服部寿町5丁目133番地 エ ーケーティー株式会社内 (72)発明者 竹原 尚子 アメリカ合衆国 カリフォルニア州 サン タクララ市 スコット・ブールバード 3101番地 エーケーティー・アメリカ・イ ンク内 Fターム(参考) 4K030 AA01 AA06 AA14 BA40 BA42 BA44 BB12 CA06 EA03 EA11 FA01 KA23 KA30 LA01 LA18 5C027 AA07 5C040 FA01 GD02 GD07 GD09 JA07 KA03 KA04 KB19 MA03 MA10 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hideki Harada 3-2-1, Sakado, Takatsu-ku, Kawasaki City, Kanagawa Prefecture Fujitsu Hitachi Plasma Display Limited In-house (72) Inventor Takeshi Furukawa 4 Kamikadanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Chome 1-1 Fujitsu Limited (72) Inventor William Reed Hashburger 3101 Scott Boulevard, San Taclara, California, USA Inside KT America Inc. (72) Inventor Masao Kakimoto Toyonaka, Osaka Prefecture 5-133, Hattori-cho, Hattori-shi, Ichiku Co., Ltd. (72) Naoko Takehara, Inventor 3101 Scott Boulevard, San Taclara, California, USA AK America, Inc. The internal F-term (reference) 4K030 AA01 AA06 AA14 BA40 BA42 BA44 BB12 CA06 EA03 EA11 FA01 KA23 KA30 LA01 LA18 5C027 AA07 5C040 FA01 GD02 GD07 GD09 JA07 KA03 KA04 KB19 MA03 MA10

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】基板上に配列された電極を覆って表面に酸
化マグネシウムの膜を設けた誘電体層を有するガス放電
表示デバイスであって、 前記誘電体層は、化学気相成長法によって形成された二
酸化珪素からなる第1層とそれより薄い窒素化合物から
なる第2層とからなることを特徴とするガス放電表示デ
バイス。
1. A gas discharge display device having a dielectric layer provided with a magnesium oxide film on a surface covering electrodes arranged on a substrate, wherein the dielectric layer is formed by a chemical vapor deposition method. A gas discharge display device comprising a first layer made of silicon dioxide and a second layer made of a thinner nitrogen compound.
【請求項2】前記第1層の厚さは5μm以上であり、前
記第2層の厚さは1μm以下である請求項1記載のガス
放電表示デバイス。
2. The gas discharge display device according to claim 1, wherein the thickness of the first layer is 5 μm or more, and the thickness of the second layer is 1 μm or less.
【請求項3】請求項1又は請求項2記載のガス放電表示
デバイスの製造方法であって、 モノシランと一酸化二窒素とを導入ガスとして用いるプ
ラズマ化学気相成長法によって前記第1層を形成するガ
ス放電表示デバイスの製造方法。
3. The method for manufacturing a gas discharge display device according to claim 1, wherein said first layer is formed by a plasma enhanced chemical vapor deposition method using monosilane and dinitrogen monoxide as an introduction gas. Of manufacturing a gas discharge display device.
【請求項4】基板上に配列された電極を覆って表示領域
の全域に拡がる誘電体層を有したガス放電表示デバイス
であって、 前記誘電体層は、モノシランと実質的に窒素を含まない
酸素化合物とを導入ガスとして用いるプラズマ化学気相
成長法によって形成された、二酸化珪素からなる層であ
ることを特徴とするガス放電表示デバイス。
4. A gas discharge display device having a dielectric layer extending over the entire display area over electrodes arranged on a substrate, wherein the dielectric layer is substantially free of monosilane and nitrogen. A gas discharge display device comprising a layer made of silicon dioxide formed by a plasma enhanced chemical vapor deposition method using an oxygen compound as an introduction gas.
【請求項5】前記酸素化合物は二酸化炭素である請求項
4記載のガス放電表示デバイス。
5. The gas discharge display device according to claim 4, wherein said oxygen compound is carbon dioxide.
JP33908699A 1999-11-30 1999-11-30 Gas discharge display device and its manufacturing method Pending JP2001155647A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33908699A JP2001155647A (en) 1999-11-30 1999-11-30 Gas discharge display device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33908699A JP2001155647A (en) 1999-11-30 1999-11-30 Gas discharge display device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2001155647A true JP2001155647A (en) 2001-06-08

Family

ID=18324135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33908699A Pending JP2001155647A (en) 1999-11-30 1999-11-30 Gas discharge display device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2001155647A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020096015A (en) * 2001-06-15 2002-12-28 소니 가부시끼 가이샤 Plasma display device and method of producing the same
US7061181B2 (en) 2003-02-10 2006-06-13 Fujitsu Hitachi Plasma Display Limited Gas discharge panel and its production method
WO2007043131A1 (en) * 2005-10-03 2007-04-19 Fujitsu Hitachi Plasma Display Limited Plasma display panel
WO2008078383A1 (en) * 2006-12-25 2008-07-03 Hitachi Plasma Display Limited Substrate body structure for plasma display panel, and plasma display panel
JP2008231570A (en) * 2007-02-23 2008-10-02 Tohcello Co Ltd Thin film and manufacturing method therefor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020096015A (en) * 2001-06-15 2002-12-28 소니 가부시끼 가이샤 Plasma display device and method of producing the same
US7061181B2 (en) 2003-02-10 2006-06-13 Fujitsu Hitachi Plasma Display Limited Gas discharge panel and its production method
WO2007043131A1 (en) * 2005-10-03 2007-04-19 Fujitsu Hitachi Plasma Display Limited Plasma display panel
WO2008078383A1 (en) * 2006-12-25 2008-07-03 Hitachi Plasma Display Limited Substrate body structure for plasma display panel, and plasma display panel
JP2008231570A (en) * 2007-02-23 2008-10-02 Tohcello Co Ltd Thin film and manufacturing method therefor

Similar Documents

Publication Publication Date Title
JP3481142B2 (en) Gas discharge display device
WO2004049375A1 (en) Plasma display panel and method for manufacturing same
JPH11233026A (en) Plasma display panel having dielectric layer with different thicknesses
US6437507B2 (en) Hollow cathode type color PDP
KR20120023053A (en) Process for production of plasma display panel
US20090066215A1 (en) Plasma display panel and manufacturing method therefor
JP2001155647A (en) Gas discharge display device and its manufacturing method
JP2003331734A (en) Plasma display device
JP3546987B2 (en) Plasma display panel and method of manufacturing plasma display panel
JP4085223B2 (en) Plasma display device
JP3835555B2 (en) Method for manufacturing gas discharge display device
US7602124B2 (en) Plasma display panel (PDP) having improved electrodes structure
JPH09199037A (en) Ac type plasma display panel
JP3886523B2 (en) Method for manufacturing gas discharge display device
JPH11185631A (en) Plasma display panel
US20070216307A1 (en) Plasma display panel
KR100542219B1 (en) Plasma display panel
US7187127B2 (en) Plasma display panel having exothermal inhibition layer
JP2001135241A (en) Gas-discharge panel and manufacturing method therefor
JP2002352729A (en) Gas discharge panel
KR100189613B1 (en) Plasma display panel
JP2002245944A (en) Gas discharge type display device
JP2011222325A (en) Method for manufacturing plasma display panel, and plasma display panel
KR100565207B1 (en) Plasma display panel and manufacturing method thereof
JP2006202673A (en) Full-color plasma display panel

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20060908

Free format text: JAPANESE INTERMEDIATE CODE: A711

RD03 Notification of appointment of power of attorney

Effective date: 20060908

Free format text: JAPANESE INTERMEDIATE CODE: A7423

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060911

A521 Written amendment

Effective date: 20060908

Free format text: JAPANESE INTERMEDIATE CODE: A821

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090224