JP2001148722A - Receiver - Google Patents

Receiver

Info

Publication number
JP2001148722A
JP2001148722A JP33116199A JP33116199A JP2001148722A JP 2001148722 A JP2001148722 A JP 2001148722A JP 33116199 A JP33116199 A JP 33116199A JP 33116199 A JP33116199 A JP 33116199A JP 2001148722 A JP2001148722 A JP 2001148722A
Authority
JP
Japan
Prior art keywords
signal
comparator
multiplier
output
delay unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33116199A
Other languages
Japanese (ja)
Other versions
JP4161488B2 (en
Inventor
Eiichiro Kawakami
英一郎 川上
Satoshi Shimizu
聡 清水
Atsuhiko Sugitani
敦彦 杉谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP33116199A priority Critical patent/JP4161488B2/en
Publication of JP2001148722A publication Critical patent/JP2001148722A/en
Application granted granted Critical
Publication of JP4161488B2 publication Critical patent/JP4161488B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a receiver which is composed of a small number of components and adaptive to a different transmission and reception system. SOLUTION: The FSK receiver is composed of a comparator 11, a delay unit 12, a multiplier 13, and a low-pass filter 14. The comparator 11 converts a received FSK-modulated signal into a digital signal of 1 or 0 on the basis of a specific level and outputs it and the output of the comparator 11 is inputted to a delay unit 13 and a multiplier 13. The delay unit 12 delays the input signal by a fixed time and outputs it and the delayed output signal from the delay unit 12 is also inputted to the multiplier 13. The multiplier 13 multiplies the output signal of the comparator 11 by the delayed output signal of the delay unit 12. The signal form the multiplier 13 is inputted to a low-pass filter 14 to cut its high-frequency component and then extracts its base-band signal. The receiver is usable even as an ASK receiver.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、ディジタル通信
における受信装置、特にFSΚ(Frequency Shift Ke
ying)およびASK(Amplitude Shift Keying)変調
信号の受信装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiving apparatus for digital communication, and more particularly, to an FSΚ (Frequency Shift Ke
ying) and an ASK (Amplitude Shift Keying) modulated signal receiving apparatus.

【0002】[0002]

【従来の技術】従来のFSΚ変調信号を受信する受信装
置には、図2に示すように構成されたものがあった。こ
こでは、アンテナ20から入力されるFSK変調信号
は、2つの搬送波成分のうち、周波数f0の成分のみを
出力する帯域通過フィルタ21、周波数flの成分のみ
を出力する帯域通過フィルタ22に供給される。各帯域
通過フィルタ21、22には、整流器23、24、及び
低域通過フィルタ25、26の直列回路が接続され、そ
れらの出力信号が大小判定器27において比較される。
2. Description of the Related Art There has been a conventional receiving apparatus for receiving an FSΚ modulated signal configured as shown in FIG. Here, the FSK modulated signal input from the antenna 20 is supplied to a band-pass filter 21 that outputs only the component of the frequency f0 of the two carrier components, and a band-pass filter 22 that outputs only the component of the frequency fl. . A series circuit of rectifiers 23 and 24 and low-pass filters 25 and 26 is connected to each of the band-pass filters 21 and 22, and their output signals are compared by a magnitude judgment unit 27.

【0003】図3は、FSK変調信号の一例を示す波形
図である。同図(A)には、第1の周波数f0の搬送波
成分を構成する正弦波を示し、同図(B)には、第1の
周波数f0より高い第2の周波数flの搬送波成分を構
成する正弦波を示している。Tは、第1の周波数f0の
正弦波における1周期を示す。また、同図(C)はベー
スバンド信号と、その0/1のディジタル値に応じて周
波数f0およびflの正弦波が切り替えて出力されるF
SK変調信号を示している。ここでは、べースバンド信
号の”1”および”0”が、それぞれ周波数f0および
flを有する正弦波に変調されている。
FIG. 3 is a waveform diagram showing an example of an FSK modulation signal. FIG. 3A shows a sine wave constituting a carrier component of the first frequency f0, and FIG. 3B shows a carrier component of a second frequency fl higher than the first frequency f0. It shows a sine wave. T indicates one cycle of the sine wave of the first frequency f0. FIG. 3C shows a baseband signal and a sine wave having frequencies f0 and fl that are switched and output according to a digital value of 0/1.
5 shows an SK modulation signal. Here, the baseband signals "1" and "0" are modulated into sine waves having frequencies f0 and fl, respectively.

【0004】図4には、上記受信装置の動作を説明する
ための各部の信号波形を示している。図3(C)に示す
FSΚ変調信号が図2の帯域通過フィルタ21、22に
入力した場合、帯域通過フィルタ21、22からの出力
信号は、それぞれ図4(A)、(B)のようになる。ま
た、整流器23からの出力信号は同図(C)となり、整
流器24からの出力信号は同図(D)に示すような信号
波形となる。ただし、整流器23、24には一例として
全波整流器を用いている。
FIG. 4 shows signal waveforms at various parts for explaining the operation of the receiving apparatus. When the FSΚ modulated signal shown in FIG. 3C is input to the band-pass filters 21 and 22 in FIG. 2, the output signals from the band-pass filters 21 and 22 are as shown in FIGS. 4A and 4B, respectively. Become. The output signal from the rectifier 23 has a signal waveform as shown in FIG. 3C, and the output signal from the rectifier 24 has a signal waveform as shown in FIG. However, full-wave rectifiers are used as the rectifiers 23 and 24, for example.

【0005】整流器23、24にそれぞれ接続された低
域通過フィルタ25および26では、整流器23、24
からの出力信号に対して、ベースバンド信号成分のみを
通過させるフィルタリングを行う。その結果、低域フィ
ルタ25、26からはそれぞれ図4(E)、同図(F)
に示すような包絡線信号となる。これら2つの包絡線信
号波形を大小判定器27で比較して、低域フィルタ25
の出力信号が低域フィルタ26の出力信号より大きい場
合には1レベル信号が、小さい場合には0レベル信号が
判定結果として出力される。図4(G)は、大小判定器
27の出力信号であって、図3(C)に示すべースバン
ド信号と等しいディジタル信号として復調される。
The low-pass filters 25 and 26 connected to the rectifiers 23 and 24 respectively include rectifiers 23 and 24
Is filtered to pass only the baseband signal component to the output signal from. As a result, low-pass filters 25 and 26 output signals from FIGS. 4E and 4F, respectively.
The envelope signal is as shown in FIG. These two envelope signal waveforms are compared by a magnitude determiner 27 and a low-pass filter 25 is used.
If the output signal is smaller than the output signal of the low-pass filter 26, a 1-level signal is output as the determination result. FIG. 4G shows an output signal of the magnitude judging device 27, which is demodulated as a digital signal equal to the baseband signal shown in FIG. 3C.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記構
成の受信装置では、帯域通過フィルタ21,22、整流
器23,24、及び低域通過フィルタ25,26のよう
に、それぞれが2つずつ必要になる。そのため、この種
のFSΚ受信装置を実際に構成する場合には、部品点数
が増加するという問題があった。
However, in the receiving apparatus having the above-described structure, two each of them are required, such as the band-pass filters 21 and 22, the rectifiers 23 and 24, and the low-pass filters 25 and 26. . Therefore, when this kind of FS @ receiving apparatus is actually configured, there is a problem that the number of parts increases.

【0007】ところで、上述したFSΚ変調信号を送受
信するシステム以外に、例えばベースバンド信号の1/
0の値に応じて一種類の正弦波の送出をオンオフするこ
とによって変調されているASK変調信号の送受信シス
テムも、同様にディジタル通信に適用されている。図5
は、ベースバンド信号と、それが1のときにのみ所定周
波数の正弦波が出力されるASK変調信号を示してい
る。
By the way, in addition to the above system for transmitting and receiving the FSF modulated signal, for example, 1 /
A transmission / reception system of an ASK modulation signal modulated by turning on / off the transmission of one kind of sine wave according to the value of 0 is also applied to digital communication. FIG.
Shows a baseband signal and an ASK modulation signal from which a sine wave of a predetermined frequency is output only when it is 1.

【0008】ASK変調信号の受信装置は、搬送波に一
種類の正弦波だけを使用しているので、上述したFSΚ
変調信号を受信する受信装置とは異なり、部品点数の増
加という問題点は解消されている。しかし、ASK変
調、FSΚ変調のいずれの変調方式の受信装置であって
も、入力する変調信号の変調指数等が変化した場合、所
定の受信感度を維持するためには、帯域通過フィルタの
ハードウェア構成を変更しなければならない。
Since the ASK modulation signal receiving apparatus uses only one kind of sine wave as a carrier, the above-mentioned FSF
Unlike a receiving device that receives a modulated signal, the problem of an increase in the number of components has been solved. However, in any of the receivers of the ASK modulation and the FSΚ modulation, when the modulation index or the like of the input modulation signal changes, in order to maintain a predetermined reception sensitivity, the hardware of the band-pass filter is required. Configuration must be changed.

【0009】また、一度組み立てられた受信装置は1つ
の決まった送受信システムにおいてしか用いられないと
いう問題点もあった。
There is also a problem that the receiver once assembled is used only in one determined transmission / reception system.

【0010】この発明は、上述のような課題を解決する
ためになされたもので、その目的は、部品点数が少な
く、しかも異なる送受信システムに対応可能な受信装置
を提供することである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a receiving apparatus which has a small number of components and can support different transmitting / receiving systems.

【0011】[0011]

【課題を解決するための手段】請求項1に係る受信装置
は、ベースバンド信号の1/0値に応じて搬送波の周波
数を切り替えることによって変調されたFSK変調信号
を受信する受信装置において、受信したFSK変調信号
を所定の基準レベルと比較し、1/0のディジタル信号
に変換して出力する比較器と、前記比較器の出力信号を
一定時間だけ遅延して出力する遅延器と、前記比較器の
出力と前記遅延器の出力を乗算して排他的論理和信号を
出力する乗算器とを備え、前記乗算器の排他的論理和信
号からベースバンド信号を復調するものである。
According to a first aspect of the present invention, there is provided a receiving apparatus for receiving an FSK modulated signal modulated by switching a frequency of a carrier according to a 1/0 value of a baseband signal. A comparator for comparing the obtained FSK modulated signal with a predetermined reference level, converting the FSK modulated signal into a 1/0 digital signal, and outputting the digital signal; A multiplier for multiplying an output of the delay unit and an output of the delay unit to output an exclusive OR signal, and demodulating a baseband signal from the exclusive OR signal of the multiplier.

【0012】また、この発明に係る受信装置は、前記遅
延器の遅延時間を、前記搬送波として受信された2つの
正弦波のうち、低周波の正弦波の半周期、もしくはその
奇数倍の時間に設定することもできる。
Further, in the receiving apparatus according to the present invention, the delay time of the delay unit is set to a half cycle of a low-frequency sine wave of the two sine waves received as the carrier wave or an odd multiple thereof. Can also be set.

【0013】また、この発明に係る受信装置では、前記
FSK変調信号は、一方が他方の偶数倍の波長に設定さ
れた2つの正弦波を搬送波とするものである。
Further, in the receiving apparatus according to the present invention, the FSK modulated signal uses two sine waves, one of which is set to an even multiple wavelength of the other, as a carrier.

【0014】請求項4に係る受信装置は、ベースバンド
信号の1/0値に応じて搬送波をオンオフすることによ
って変調されたASK変調信号を受信する受信装置にお
いて、受信したASK変調信号を所定の基準レベルと比
較し、1/0のディジタル信号に変換して出力する比較
器と、前記比較器の出力信号を一定時間だけ遅延して出
力する遅延器と、前記比較器の出力と前記遅延器の出力
を乗算して排他的論理和信号を出力する乗算器とを備
え、前記乗算器の排他的論理和信号からベースバンド信
号を復調することを特徴とするものである。
According to a fourth aspect of the present invention, there is provided a receiving apparatus for receiving an ASK modulated signal modulated by turning on / off a carrier according to a 1/0 value of a baseband signal. A comparator for comparing with a reference level, converting the output signal to a 1/0 digital signal and outputting the digital signal, a delay device for delaying the output signal of the comparator by a fixed time and outputting the output signal, an output of the comparator and the delay device And a multiplier that outputs an exclusive OR signal by multiplying the output of the multiplier, and demodulates a baseband signal from the exclusive OR signal of the multiplier.

【0015】また、この発明に係る受信装置は、前記遅
延器の遅延時間を、前記搬送波として受信された正弦波
の半周期、もしくはその奇数倍の時間に設定することも
できる。
Further, in the receiving apparatus according to the present invention, the delay time of the delay unit can be set to a half cycle of a sine wave received as the carrier or an odd multiple thereof.

【0016】この発明に係る受信装置は、前記乗算器の
排他的論理和信号に含まれる高周波成分を除去する低域
通過フィルタをさらに備えるものである。
The receiving apparatus according to the present invention further includes a low-pass filter for removing a high-frequency component contained in the exclusive OR signal of the multiplier.

【0017】[0017]

【発明の実施の形態】以下、添付した図面を参照して、
この発明の実施の形態について説明する。
BRIEF DESCRIPTION OF THE DRAWINGS FIG.
An embodiment of the present invention will be described.

【0018】実施の形態1.図1は、この発明の実施の
形態1に係るFSK受信装置を示すブロック図である。
このFSΚ受信装置は、比較器11、遅延器12、乗算
器13、低域通過フィルタ14から構成されている。比
較器11は、受信したFSK変調信号を所定の基準レベ
ルに基づいて1/0のディジタル信号に変換して出力す
るものであって、ここには、アンテナ10からのFSK
変調信号と、それに対応する基準レベル信号が入力され
ている。比較器11の出力信号は、遅延器12および乗
算器13に入力される。遅延器12は、入力信号を一定
時間遅延して出力するものであって、この遅延器12か
らの遅延出力信号もまた乗算器13に入力される。
Embodiment 1 FIG. 1 is a block diagram showing an FSK receiving apparatus according to Embodiment 1 of the present invention.
This FSΚ receiving device includes a comparator 11, a delay unit 12, a multiplier 13, and a low-pass filter 14. The comparator 11 converts the received FSK modulated signal into a 1/0 digital signal based on a predetermined reference level and outputs the digital signal.
The modulation signal and the corresponding reference level signal are input. The output signal of the comparator 11 is input to the delay unit 12 and the multiplier 13. The delay unit 12 delays the input signal for a predetermined time and outputs the delayed signal. The delayed output signal from the delay unit 12 is also input to the multiplier 13.

【0019】乗算器13においては、比較器11の出力
信号と遅延器12の遅延出力信号とを乗算している。乗
算器13からの信号は低域通過フィルタ14へ入力さ
れ、高周波成分をカットして、ベースバンド信号を取り
出すようにしている。
The multiplier 13 multiplies the output signal of the comparator 11 by the delayed output signal of the delay unit 12. The signal from the multiplier 13 is input to the low-pass filter 14, where the high-frequency component is cut to extract the baseband signal.

【0020】つぎに、この受信装置の動作を図6により
説明する。
Next, the operation of the receiving apparatus will be described with reference to FIG.

【0021】図6(A)は受信装置にアナログ信号とし
て入力するFSK変調信号である。このFSK変調信号
は、ベースバンド信号の1/0値に応じて搬送波の周波
数をf0、f1に切り替えて出力することによって変調
されたものである。比較器11には、例えば0レベル、
即ち正のピーク値と負のピーク値との中間の値の基準レ
ベルを有する信号が入力されている。そして、この比較
器11では、アナログ入力信号であるFSK変調信号を
この基準レベル信号と比較して、FSK変調信号のレベ
ル変換を行い、同図(B)に示すように、1/0値のデ
ィジタル信号に変換して遅延器12に出力する。遅延器
12では、比較器11からのディジタル信号に対してあ
る一定時間だけ遅延したディジタル信号を出力する。
FIG. 6A shows an FSK modulated signal input to the receiving device as an analog signal. This FSK modulated signal is modulated by switching the frequency of the carrier wave between f0 and f1 according to the 1/0 value of the baseband signal and outputting it. The comparator 11 has, for example, a 0 level,
That is, a signal having a reference level intermediate between the positive peak value and the negative peak value is input. Then, the comparator 11 compares the FSK modulation signal, which is an analog input signal, with the reference level signal, performs level conversion of the FSK modulation signal, and as shown in FIG. The signal is converted into a digital signal and output to the delay unit 12. The delay unit 12 outputs a digital signal delayed by a certain time from the digital signal from the comparator 11.

【0022】図6(C)は、遅延器12から出力される
ディジタル信号を示す。ここで、遅延器12の遅延時間
は、第1の周波数f0の正弦波の半周期(T/2)に等
しく設定されている。乗算器13では、比較器11から
の出力信号と遅延器12からの出力信号を乗算する。た
だし、これらのディジタル信号の乗算操作は、排他的論
理和(EX−OR)演算となる。
FIG. 6C shows a digital signal output from the delay unit 12. Here, the delay time of the delay unit 12 is set equal to a half cycle (T / 2) of the sine wave of the first frequency f0. The multiplier 13 multiplies the output signal from the comparator 11 by the output signal from the delay unit 12. However, the operation of multiplying these digital signals is an exclusive OR (EX-OR) operation.

【0023】図6(D)には、乗算器13からの理想的
な出力信号波形を示している。周波数f0とflの関係
がfl=2×f0となっており、遅延器12の遅延時間
が、第1の周波数f0の正弦波の半周期に設定されてい
れば、乗算器13からの出力が、図6(D)に示すよう
に、ベースバンド信号の1/0値に対応するディジタル
信号波形となる。したがって、原理的には乗算器13の
ディジタル信号をそのままベースバンド信号として出力
することができる。
FIG. 6D shows an ideal output signal waveform from the multiplier 13. If the relationship between the frequencies f0 and fl is fl = 2 × f0, and the delay time of the delay unit 12 is set to a half cycle of the sine wave of the first frequency f0, the output from the multiplier 13 becomes As shown in FIG. 6D, a digital signal waveform corresponding to the 1/0 value of the baseband signal is obtained. Therefore, in principle, the digital signal of the multiplier 13 can be directly output as a baseband signal.

【0024】しかし、現実には、遅延器12の精度が低
かったり、或いは変調時の周波数切り替えにおいてFS
Κ変調信号に不連続点が生じることがあって、実際の乗
算器13の出力信号波形は、図7(A)に示すように、
幅の狭いパルス信号を含んだものとなる。そこで、乗算
器13の出力側に、排他的論理和信号に含まれる高周波
成分を除去する低域通過フィルタ14が接続されてい
る。この低域通過フィルタ14では、排他的論理和信号
に対してベースバンド信号成分のみを通過させるフィル
タリングを施して、幅の狭いパルス信号を除去し、図7
(B)に示すようなベースバンド信号を得ている。
However, in reality, the accuracy of the delay unit 12 is low, or the FS
Κ A discontinuous point may occur in the modulated signal, and the actual output signal waveform of the multiplier 13 is, as shown in FIG.
A pulse signal having a narrow width is included. Therefore, a low-pass filter 14 for removing high-frequency components included in the exclusive OR signal is connected to the output side of the multiplier 13. The low-pass filter 14 filters the exclusive OR signal to pass only the baseband signal component to remove a narrow pulse signal.
A baseband signal as shown in FIG.

【0025】上述したFSK受信装置においては、比較
器11からの出力信号と、遅延器12からの出力信号と
の位相差(遅延時間)が、第1の周波数f0の正弦波の
半周期(T/2)に設定されていることが望ましい。し
かし、遅延器12の遅延時間は、第1の周波数f0の正
弦波の半周期の奇数倍であってもよい。また、周波数f
0とflの関係は、必ずしもfl=2×f0となってい
なくてもよく、一般には二つの周波数f1とf2とが、
fl=2n×f0(n=1、2、3、...)の関係に
あれば、図6(D)に示すような、ベースバンド信号の
1/0値に対応するディジタル信号波形を出力できる。
In the above-described FSK receiving apparatus, the phase difference (delay time) between the output signal from the comparator 11 and the output signal from the delay unit 12 is determined by the half period (T) of the sine wave of the first frequency f0. / 2) is desirable. However, the delay time of the delay unit 12 may be an odd multiple of a half cycle of the sine wave of the first frequency f0. Also, the frequency f
The relationship between 0 and fl does not necessarily have to be fl = 2 × f0. Generally, two frequencies f1 and f2 are
If there is a relationship of fl = 2n × f0 (n = 1, 2, 3,...), a digital signal waveform corresponding to the 1/0 value of the baseband signal as shown in FIG. it can.

【0026】以上のように、実施の形態1のFSK受信
装置によれば、比較器、遅延器、乗算器および低域通過
フィルタをそれぞれ1つ有するだけで、FSΚ変調信号
を受信することができるため、従来の受信装置と比べて
部品点数を削減できる。
As described above, according to the FSK receiving apparatus of the first embodiment, an FSΚ modulated signal can be received only by having one comparator, one delay unit, one multiplier, and one low-pass filter. Therefore, the number of components can be reduced as compared with the conventional receiving device.

【0027】従来の受信装置では、大小判定器27にお
いて2つの低域通過フィルタ25,26の出力が比較さ
れるまで、アナログ信号として処理されていた。しか
し、このFSK受信装置では、受信したFSK変調信号
が最初に入力される比較器においてアナログの入力信号
をディジタル信号に変換して処理しているため、トラン
ジスタのゲート遅延等によって遅延器を構成すれば、簡
単に遅延時間を変更できる。例えば比較器、遅延器、乗
算器に相当する回路構成をPLD(ProgrammableLogic
Device)等のディジタル回路によって構成し、遅延時
間等を書き換えるなどすれば、ハードウエアの変更を行
うことなく変調指数の異なる送受信システムにも対応可
能となる。
In the conventional receiving apparatus, the output is processed as an analog signal until the output of the two low-pass filters 25 and 26 is compared in the magnitude judging device 27. However, in this FSK receiving apparatus, a comparator to which a received FSK modulated signal is input first converts an analog input signal into a digital signal and processes the digital signal. The delay time can easily be changed. For example, a circuit configuration corresponding to a comparator, a delay unit, and a multiplier is replaced with a PLD (Programmable Logic).
If the delay time and the like are rewritten by using a digital circuit such as a device, the transmission / reception system having a different modulation index can be supported without changing the hardware.

【0028】実施の形態2.実施の形態1では、図1に
示す受信装置をFSK受信装置として使用する例を説明
した。実施の形態2では、同じ図1に示す受信装置をA
SΚ受信装置として使用する場合の動作について説明す
る。但し、下記のように、比較器11の基準レベルを変
える必要がある。
Embodiment 2 Embodiment 1 has described an example in which the receiving apparatus shown in FIG. 1 is used as an FSK receiving apparatus. In the second embodiment, the receiving apparatus shown in FIG.
The operation in the case of using as an SΚ receiving device will be described. However, it is necessary to change the reference level of the comparator 11 as described below.

【0029】ここでは、最初にΑSΚ変調信号を図1の
受信装置で受信した場合の、各ブロックにおける信号波
形を説明する。
Here, the signal waveform in each block when the {S} modulated signal is first received by the receiving apparatus of FIG. 1 will be described.

【0030】図8(A)は、ベースバンド信号、及びそ
のASΚ変調信号の一例を示す図である。ASΚ変調で
は、ベースバンド信号が”1”の時に周波数f0の正弦
波信号が出力され、”0”の時にはそのような正弦波信
号は出力されない。したがって、このASΚ変調信号が
図1の受信装置に入力した場合、比較器11には”0”
レベルより少し高い基準レベル信号を入力して、その出
力信号波形として、同図(B)に示すようなディジタル
信号を得ることができる。ここで、Tは周波数f0の正
弦波信号における1周期を示す。
FIG. 8A is a diagram showing an example of a baseband signal and its ASΚmodulated signal. In the ASΚ modulation, a sine wave signal having a frequency f0 is output when the baseband signal is “1”, and such a sine wave signal is not output when the baseband signal is “0”. Therefore, when this ASΚmodulated signal is input to the receiving apparatus of FIG. 1, the comparator 11 outputs “0”.
By inputting a reference level signal slightly higher than the level, a digital signal as shown in FIG. Here, T indicates one cycle in the sine wave signal of the frequency f0.

【0031】次に、遅延器12においては、比較器11
からのディジタル信号に対してある一定時間だけ遅延し
たディジタル信号を出力する。図9(A)(B)には、
それぞれ比較器11からの出力信号と遅延器12からの
出力信号とを示す。この遅延器12の遅延時間は、周波
数f0を有する正弦波の半波長(T/2)に等しく設定
されている。
Next, in the delay unit 12, the comparator 11
And outputs a digital signal delayed by a certain time with respect to the digital signal from. In FIGS. 9A and 9B,
The output signal from the comparator 11 and the output signal from the delay unit 12 are shown. The delay time of the delay unit 12 is set equal to a half wavelength (T / 2) of a sine wave having a frequency f0.

【0032】乗算器13では、比較器11からの出力信
号と遅延器12からの出力信号を乗算する。これらのデ
ィジタル信号の乗算操作は、EX−OR演算であって、
図9(C)には乗算器13からの理想的な出力信号波形
を示している。ここで、遅延器12の遅延時間を周波数
f0の正弦波の半波長(T/2)としているため、原理
的には乗算器13のディジタル信号出力をそのままベー
スバンド信号として出力することができる。
The multiplier 13 multiplies the output signal from the comparator 11 by the output signal from the delay unit 12. The multiplication operation of these digital signals is an EX-OR operation,
FIG. 9C shows an ideal output signal waveform from the multiplier 13. Here, since the delay time of the delay unit 12 is a half wavelength (T / 2) of a sine wave of the frequency f0, the digital signal output of the multiplier 13 can be output as a baseband signal in principle.

【0033】しかし、現実には、遅延器12の精度の問
題、或いはASΚ変調信号の不連続点等の問題から、乗
算器13からの実際の出力信号波形は、図9(D)に示
すように、幅の狭いパルス信号を含んだ波形となる。幅
の狭いパルス信号は、低域通過フィルタ14において、
ベースバンド信号成分のみを通過させるフィルタリング
を施すことにより除去され、図9(E)に示すようなベ
ースバンド信号を得ることが可能となる。
However, in reality, the waveform of the actual output signal from the multiplier 13 is as shown in FIG. 9D due to the problem of the accuracy of the delay unit 12 or the problem of the discontinuity of the ASΚmodulated signal. Then, a waveform including a narrow pulse signal is obtained. The narrow pulse signal is passed through the low-pass filter 14.
The filtering is performed by passing only the baseband signal component, thereby removing the baseband signal component, whereby a baseband signal as shown in FIG. 9E can be obtained.

【0034】なお、上述したASK受信装置において
は、比較器11からの出力信号と遅延器12からの出力
信号との位相差が180度であればよく、したがって遅
延器12の遅延時間は、周波数f0の正弦波の半波長
(T/2)の奇数倍に設定されていてもよい。
In the above-described ASK receiving apparatus, the phase difference between the output signal from the comparator 11 and the output signal from the delay unit 12 only needs to be 180 degrees. It may be set to an odd multiple of the half wavelength (T / 2) of the sine wave of f0.

【0035】以上のように、実施の形態2のΑSΚ受信
装置は、受信したASK変調信号が最初に入力される比
較器においてアナログの入力信号をディジタル信号に変
換して処理しているため、トランジスタのゲート遅延等
によって遅延器を構成すれば、簡単に遅延時間を変更で
きる。したがって、実施の形態1の場合と同様に、比較
器、遅延器、乗算器に相当する回路構成をPLD(Prog
rammable Logic Device)等のディジタル回路によっ
て構成し、遅延時間等を書き換えるなどすれば、ハード
ウエアの変更を行うことなく異なる周波数f0のASK
変調信号の受信も可能となる。
As described above, the {S} receiving apparatus according to the second embodiment converts the analog input signal into a digital signal and processes it in the comparator to which the received ASK modulation signal is input first, so that the transistor The delay time can be easily changed if the delay device is constituted by the gate delay or the like. Therefore, similarly to the case of the first embodiment, a circuit configuration corresponding to a comparator, a delay unit, and a multiplier is replaced with a PLD (Prog
ASK of different frequency f0 without changing hardware if it is composed of digital circuits such as a rammable logic device) and rewrites the delay time etc.
Modulation signals can also be received.

【0036】[0036]

【発明の効果】以上述べたように、この発明によれば、
部品点数が少なく、しかも異なる送受信システムに対応
可能な受信装置を提供できる。また、ハードウェアの変
更なしにFSΚ受信装置、或いはASΚ受信装置のいず
れを実現することも可能である。
As described above, according to the present invention,
It is possible to provide a receiving device which has a small number of parts and can cope with different transmitting / receiving systems. Further, it is possible to realize either the FS @ receiving apparatus or the AS @ receiving apparatus without changing the hardware.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施の形態1、或いは実施の形態に係る受信
装置を示すブロック図である。
FIG. 1 is a block diagram illustrating a receiving device according to Embodiment 1 or an embodiment.

【図2】 従来のFSΚ変調信号を受信する受信装置を
示すブロック図である。
FIG. 2 is a block diagram showing a conventional receiving apparatus for receiving an FSΚ modulated signal.

【図3】 FSK変調信号の一例を示す波形図である。FIG. 3 is a waveform chart showing an example of an FSK modulation signal.

【図4】 従来の受信装置の動作を説明するための各部
の信号波形図である。
FIG. 4 is a signal waveform diagram of each unit for explaining the operation of the conventional receiving device.

【図5】 ASK変調信号の一例を示す波形図である。FIG. 5 is a waveform chart showing an example of an ASK modulation signal.

【図6】 実施の形態1に係る受信装置の動作を説明す
るための各部の信号波形図である。
FIG. 6 is a signal waveform diagram of each unit for describing the operation of the receiving device according to the first embodiment.

【図7】 実施の形態1に係る受信装置の低域通過フィ
ルタの入出力波形を示す図である。
FIG. 7 is a diagram showing input / output waveforms of a low-pass filter of the receiving device according to the first embodiment.

【図8】 実施の形態2に係る受信装置の比較器の入出
力波形を示す図である。
FIG. 8 is a diagram showing input / output waveforms of a comparator of the receiving apparatus according to the second embodiment.

【図9】 実施の形態2に係る受信装置の動作を説明す
るための各部の信号波形図である。
FIG. 9 is a signal waveform diagram of each unit for describing the operation of the receiving apparatus according to the second embodiment.

【符号の説明】[Explanation of symbols]

11 比較器、 12 遅延器、 13 乗算器、 1
4 低域通過フィルタ。
11 comparators, 12 delay units, 13 multipliers, 1
4 Low-pass filter.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉谷 敦彦 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内 Fターム(参考) 5K004 AA03 AA04 DA01 DF00 EA01 EG09  ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Atsuhiko Sugitani 1-7-12 Toranomon, Minato-ku, Tokyo Oki Electric Industry Co., Ltd. F term (reference) 5K004 AA03 AA04 DA01 DF00 EA01 EG09

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 ベースバンド信号の1/0値に応じて搬
送波の周波数を切り替えることによって変調されたFS
K変調信号を受信する受信装置において、 受信したFSK変調信号を所定の基準レベルと比較し、
1/0のディジタル信号に変換して出力する比較器と、 前記比較器の出力を一定時間だけ遅延して出力する遅延
器と、 前記比較器の出力と前記遅延器の出力を乗算して排他的
論理和信号を出力する乗算器とを備え、前記乗算器の排
他的論理和信号からベースバンド信号を復調することを
特徴とする受信装置。
1. An FS modulated by switching a frequency of a carrier according to a 1/0 value of a baseband signal.
In a receiving apparatus for receiving a K-modulated signal, the received FSK-modulated signal is compared with a predetermined reference level,
A comparator that converts and outputs a 1/0 digital signal, a delay device that delays the output of the comparator by a fixed time and outputs the same, multiplies the output of the comparator and the output of the delay device and exclusions And a multiplier for outputting a logical OR signal, and demodulating a baseband signal from an exclusive OR signal of the multiplier.
【請求項2】 前記遅延器の遅延時間を、前記搬送波と
して受信された2つの正弦波のうち、低周波の正弦波の
半周期、もしくはその奇数倍の時間に設定することを特
徴とする請求項1に記載の受信装置。
2. A delay time of the delay unit is set to a half cycle of a low frequency sine wave of two sine waves received as the carrier wave or an odd multiple thereof. Item 2. The receiving device according to Item 1.
【請求項3】 前記FSK変調信号は、一方が他方の偶
数倍の波長に設定された2つの正弦波を搬送波とするも
のであることを特徴とする請求項1又は2のいずれかに
記載の受信装置。
3. The FSK modulation signal according to claim 1, wherein one of the FSK modulated signals has two sinusoidal waves set to an even multiple wavelength of the other as a carrier. Receiver.
【請求項4】 ベースバンド信号の1/0に応じて搬送
波をオンオフすることによって変調されたASK変調信
号を受信する受信装置において、 受信したASK変調信号を所定の基準レベルと比較し、
1/0のディジタル信号に変換して出力する比較器と、 前記比較器の出力信号を一定時間だけ遅延して出力する
遅延器と、 前記比較器の出力と前記遅延器の出力を乗算して排他的
論理和信号を出力する乗算器とを備え、前記乗算器の排
他的論理和信号からベースバンド信号を復調することを
特徴とする受信装置。
4. A receiving apparatus for receiving an ASK modulated signal modulated by turning on / off a carrier according to 1/0 of a baseband signal, comparing the received ASK modulated signal with a predetermined reference level,
A comparator that converts the signal into a 1/0 digital signal and outputs the signal; a delay device that delays the output signal of the comparator by a predetermined time and outputs the signal; and multiplies the output of the comparator and the output of the delay device. A receiving device, comprising: a multiplier that outputs an exclusive OR signal; and demodulating a baseband signal from the exclusive OR signal of the multiplier.
【請求項5】 前記遅延器の遅延時間を、前記搬送波と
して受信された正弦波の半周期、もしくはその奇数倍の
時間に設定することを特徴とする請求項4に記載の受信
装置。
5. The receiving apparatus according to claim 4, wherein a delay time of the delay unit is set to a half cycle of a sine wave received as the carrier wave or an odd multiple thereof.
【請求項6】 前記乗算器の排他的論理和信号に含まれ
る高周波成分を除去する低域通過フィルタをさらに備え
ることを特徴とする請求項1または4のいずれかに記載
の受信装置。
6. The receiver according to claim 1, further comprising a low-pass filter that removes a high-frequency component included in an exclusive OR signal of the multiplier.
JP33116199A 1999-11-22 1999-11-22 Receiver Expired - Fee Related JP4161488B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33116199A JP4161488B2 (en) 1999-11-22 1999-11-22 Receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33116199A JP4161488B2 (en) 1999-11-22 1999-11-22 Receiver

Publications (2)

Publication Number Publication Date
JP2001148722A true JP2001148722A (en) 2001-05-29
JP4161488B2 JP4161488B2 (en) 2008-10-08

Family

ID=18240568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33116199A Expired - Fee Related JP4161488B2 (en) 1999-11-22 1999-11-22 Receiver

Country Status (1)

Country Link
JP (1) JP4161488B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002073607A1 (en) * 2001-03-12 2002-09-19 Sony Corporation Disc-shaped recording medium, disc-state recording medium cutting apparatus, and disc drive apparatus
WO2005067155A1 (en) * 2003-12-24 2005-07-21 Microchip Technology Incorporated A time signal peripheral
CN105337578A (en) * 2014-08-06 2016-02-17 大陆汽车电子(长春)有限公司 ASK demodulator
JP2019219876A (en) * 2018-06-19 2019-12-26 三菱日立パワーシステムズ株式会社 Signal processing device and signal processing module

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002073607A1 (en) * 2001-03-12 2002-09-19 Sony Corporation Disc-shaped recording medium, disc-state recording medium cutting apparatus, and disc drive apparatus
US7151727B2 (en) 2001-03-12 2006-12-19 Sony Corporation Disc-shaped recording medium, disc-state recording medium cutting apparatus, and disc drive apparatus
US7391686B2 (en) 2001-03-12 2008-06-24 Sony Corporation Disc-shaped recording medium, cutting apparatus for same, and disc drive
US7486607B2 (en) 2001-03-12 2009-02-03 Sony Corporation Disc-shaped recording medium, cutting apparatus for same, and disc drive
US8000192B2 (en) 2001-03-12 2011-08-16 Sony Corporation Disc-shaped recording medium, cutting apparatus for same, and disc drive
US8254226B2 (en) 2001-03-12 2012-08-28 Sony Corporation Disc-shaped recording medium, cutting apparatus for same, and disc drive
WO2005067155A1 (en) * 2003-12-24 2005-07-21 Microchip Technology Incorporated A time signal peripheral
CN1898875B (en) * 2003-12-24 2011-10-19 密克罗奇普技术公司 Time signal peripheral equipment
CN105337578A (en) * 2014-08-06 2016-02-17 大陆汽车电子(长春)有限公司 ASK demodulator
CN105337578B (en) * 2014-08-06 2018-07-24 大陆汽车电子(长春)有限公司 ASK demodulators
JP2019219876A (en) * 2018-06-19 2019-12-26 三菱日立パワーシステムズ株式会社 Signal processing device and signal processing module
JP7113677B2 (en) 2018-06-19 2022-08-05 三菱重工業株式会社 Signal processor and signal processing module

Also Published As

Publication number Publication date
JP4161488B2 (en) 2008-10-08

Similar Documents

Publication Publication Date Title
CN1069464C (en) Receiver with quadrature decimation stage, method of processing digital signals
EP0819338B1 (en) In-phase and quadrature sampling circuit
CA2341883A1 (en) Feher keying (fk) modulation and transceivers including clock shaping processors
JP2001148722A (en) Receiver
US6188880B1 (en) Apparatus and method for reducing low-frequency distortion in frequency converted signals
EP0695028B1 (en) Small-scale signal adding device and differential detecting device
EP1693954B1 (en) Demodulation circuit for use in receiver using IF sampling scheme
US7130361B1 (en) Telecommunication device with analog fourier transformation unit
JP4408092B2 (en) Wireless communication method, wireless transmission method, wireless communication system, and wireless transmitter
US7336938B1 (en) Phase-alternating mixer with alias and harmonic rejection
KR100959229B1 (en) Data receiving device
US20020067218A1 (en) Circuit configuration for producing a quadrature-amplitude-modulated transmission signal
JP4504149B2 (en) Wireless communication system, wireless transmitter, wireless communication method, and wireless transmission method
US6985541B1 (en) FM demodulator for a low IF receiver
US10498354B1 (en) Amplitude modulation system and apparatus
JP2002300224A (en) Receiver
US6560304B1 (en) Apparatus for reducing pattern jitter by using locally symmetry forcing wave generating unit and method using the same
CN108344976B (en) Hardware frequency-reduction sampling method and system for narrow-band signal and digital signal processing system
JP3643109B2 (en) Data receiving device
WO2003001759A2 (en) Cycle-by-cycle synchronous waveform shaping circuits based on time-domain superposition and convolution
Liu et al. A Variable Bandwidth High Speed FIR Filter Design for RFID Reader Receiver
Zhang et al. Design of multi-channel dual-frequency digital receiver based on FPGA
JP2006148627A (en) Demodulator of frequency modulation signal and demodulation method of frequency modulation signal
JPS63215140A (en) Carrier recovery circuit
RU2192093C1 (en) Digital and analog data transmission equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees