JP2001144318A - Photoelectric conversion element and manufacturing method therefor - Google Patents

Photoelectric conversion element and manufacturing method therefor

Info

Publication number
JP2001144318A
JP2001144318A JP32766699A JP32766699A JP2001144318A JP 2001144318 A JP2001144318 A JP 2001144318A JP 32766699 A JP32766699 A JP 32766699A JP 32766699 A JP32766699 A JP 32766699A JP 2001144318 A JP2001144318 A JP 2001144318A
Authority
JP
Japan
Prior art keywords
conductivity type
diffusion layer
type diffusion
region
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32766699A
Other languages
Japanese (ja)
Inventor
Shin Itagaki
伸 板垣
Makoto Nakagawa
眞 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP32766699A priority Critical patent/JP2001144318A/en
Publication of JP2001144318A publication Critical patent/JP2001144318A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve sensitivity by efficiently taking out a drift current caused by light irradiation as an optical current. SOLUTION: An N-type impurity is injected into a P-type semiconductor substrate 21 at a relatively low dose amount and high energy, embedding an N-diffused layer 35. A P-type flat initial impurity profile is kept in a P-type region 21a of the P-type semiconductor substrate 21 present above the N diffusion layer 35. An N+ region 37 is formed as the contact of the N-diffused layer 35 in a partial region of the P-region 21a. The N-diffused layer 35 and N+ region 37 are formed away from a field oxide film 26 for element isolation, with a P-diffused layer 27 below it.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光電変換素子及び
その製造方法に関し、特に青色などの短波長の光に対し
て高い感度をもつ光電変換素子及びその製造方法に関す
るものである。光電変換素子は、ラインセンサやエリア
センサなどのカラーCMOSイメージセンサやCCDな
どに適用される。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a photoelectric conversion element and a method of manufacturing the same, and more particularly, to a photoelectric conversion element having high sensitivity to light having a short wavelength such as blue light and a method of manufacturing the same. The photoelectric conversion element is applied to a color CMOS image sensor such as a line sensor or an area sensor, a CCD, or the like.

【0002】[0002]

【従来の技術】CMOSにより構成されるカラーイメー
ジセンサにおいては、光電変換素子として、残像が少な
く、かつ高速応答が可能なフォトダイオードがよく用い
られる。フォトダイオードを含む一般的な光電変換回路
の回路図を図1に示す。フォトダイオード1には、ゲー
ト電極にリセット信号3が与えられるPチャネル型MO
SトランジスタからなるスイッチSW1を介してリセッ
ト電圧電源5が接続されている。リセット信号3が与え
られてスイッチSW1がオンになると、フォトダイオー
ド1は電源5のリセット電圧によって充電されて初期値
が設定される。その状態からスイッチSW1がオフとな
って光照射が始まると、フォトダイオード1に発生した
電荷に起因する放電がある一定期間行われ、Nチャネル
型MOSトランジスタQ1及びNチャネル型MOSトラ
ンジスタQ2で構成されるソースフォロワ回路7の入力
のゲート電位(トランジスタQ1のゲート電位)を下げ
る。
2. Description of the Related Art In a color image sensor composed of a CMOS, a photodiode having little afterimage and capable of high-speed response is often used as a photoelectric conversion element. FIG. 1 shows a circuit diagram of a general photoelectric conversion circuit including a photodiode. The photodiode 1 has a P-channel type MO in which a reset signal 3 is supplied to a gate electrode.
The reset voltage power supply 5 is connected via a switch SW1 composed of an S transistor. When the reset signal 3 is supplied and the switch SW1 is turned on, the photodiode 1 is charged by the reset voltage of the power supply 5 and an initial value is set. When the switch SW1 is turned off and light irradiation starts from that state, a discharge caused by the charge generated in the photodiode 1 is performed for a certain period of time, and is constituted by an N-channel MOS transistor Q1 and an N-channel MOS transistor Q2. The gate potential of the input of the source follower circuit 7 (gate potential of the transistor Q1) is lowered.

【0003】トランジスタQ1のソースとトランジスタ
Q2のドレインが接続されてソースフォロワ回路7の出
力端子を構成する。トランジスタQ1のドレインには電
源9が接続され、トランジスタQ2のソースは接地され
ており、トランジスタQ2のゲート電極には、適切な負
荷電流が流れるようにバイアス11が与えられている。
トランジスタQ1のゲート電位の変化はフォトダイオー
ド1に照射された光量及び時間に比例し、その情報がソ
ースフォロワ回路7の出力側に接続された蓄積容量13
に蓄積される。その蓄積電荷量は、シフトレジスタから
の選択信号15がゲート電極に与えられるPチャネル型
MOSトランジスタからなるスイッチSW2のスイッチ
ングにより出力バッファ17に導かれ、各画素からの信
号が各出力端子19から順次シリアルに出力される。
The source of the transistor Q1 and the drain of the transistor Q2 are connected to form an output terminal of a source follower circuit 7. A power supply 9 is connected to a drain of the transistor Q1, a source of the transistor Q2 is grounded, and a bias 11 is applied to a gate electrode of the transistor Q2 so that an appropriate load current flows.
The change in the gate potential of the transistor Q1 is proportional to the amount of light applied to the photodiode 1 and the time, and the information is stored in the storage capacitor 13 connected to the output side of the source follower circuit 7.
Is accumulated in The accumulated charge amount is guided to the output buffer 17 by switching of a switch SW2 composed of a P-channel type MOS transistor in which a selection signal 15 from the shift register is applied to the gate electrode, and a signal from each pixel is sequentially output from each output terminal 19. Output serially.

【0004】図1に示す光電変換回路における出力電圧
はフォトダイオード1で発生する光電流に比例し、フォ
トダイオード1の接合容量とそれに接続されているスイ
ッチSW1やソースフォロワ回路7、スイッチSW2な
どの寄生容量の和に反比例する。したがって、感度の高
い光電変換を実現するためにはフォトダイオード1の光
電流を増やすか、あるいはフォトダイオード1を含む光
電変換回路の接合容量を減らすという2通りの方法があ
る。
The output voltage in the photoelectric conversion circuit shown in FIG. 1 is proportional to the photocurrent generated in the photodiode 1, and the junction capacitance of the photodiode 1 and the switches SW1, the source follower circuit 7, the switch SW2, etc. It is inversely proportional to the sum of the parasitic capacitances. Therefore, there are two methods for realizing highly sensitive photoelectric conversion, such as increasing the photocurrent of the photodiode 1 or reducing the junction capacitance of the photoelectric conversion circuit including the photodiode 1.

【0005】CMOSプロセスにおいて最も簡便なフォ
トダイオード作製方法は、MOSトランジスタのソース
又はドレインのPN接合を用いる方法である。図2は、
従来のフォトダイオードの構造を示す断面図である。こ
こでは、受光面がN+拡散層(N型不純物を比較的高濃
度に含む拡散層)の例を示す。フォトダイオードはMO
Sトランジスタのソース、ドレインと同じ工程で形成さ
れる。P型半導体基板21表面に各画素を構成するN+
拡散層23が形成されてPN接合が形成されている。隣
り合うN+拡散層23はP型半導体基板21表面に形成
された厚いフィールド酸化膜25とその直下に形成され
たP拡散層(P型不純物を含む拡散層)27によって分
離されている。P型半導体基板21表面にはP型半導体
基板21に共通の電位をとるためのP+拡散層(P型不
純物を比較的高濃度に含む拡散層)29が形成されてい
る。
[0005] The simplest method of manufacturing a photodiode in a CMOS process is a method using a PN junction of a source or a drain of a MOS transistor. FIG.
FIG. 11 is a cross-sectional view illustrating a structure of a conventional photodiode. Here, an example is shown in which the light receiving surface is an N + diffusion layer (a diffusion layer containing an N-type impurity at a relatively high concentration). Photodiode is MO
It is formed in the same step as the source and drain of the S transistor. N + forming each pixel on the surface of the P-type semiconductor substrate 21
The diffusion layer 23 is formed to form a PN junction. Adjacent N + diffusion layers 23 are separated by a thick field oxide film 25 formed on the surface of the P-type semiconductor substrate 21 and a P diffusion layer (a diffusion layer containing a P-type impurity) 27 formed immediately below. On the surface of the P-type semiconductor substrate 21, a P + diffusion layer (a diffusion layer containing a relatively high concentration of P-type impurities) 29 for forming a common potential with the P-type semiconductor substrate 21 is formed.

【0006】N+拡散層23表面及びP+拡散層29表面
に層間絶縁膜31が形成され、N+拡散層23表面には
層間絶縁膜31上に形成された電極23aが、P+拡散
層29表面には層間絶縁膜31上に形成された電極29
aが層間絶縁膜31に形成されたコンタクトホールを介
してそれぞれ接続されている。フィールド酸化膜25
上、電極23a,29a上及び層間絶縁膜31上には最
終保護膜33が形成されている。電極23a,29a上
の最終保護膜33にはパッド開口部が形成されており、
+拡散層23は電極23aを介してカソード電極23
bに接続され、P+拡散層29は電極29aを介してア
ノード電極29bに接続される。
[0006] N + interlayer insulating film 31 is formed on the diffusion layer 23 surface and the P + diffusion layer 29 surface, N + diffusion layer 23 electrode 23a formed on the interlayer insulating film 31 on the surface, the P + diffusion layer On the surface of the electrode 29, an electrode 29 formed on the interlayer insulating film 31 is formed.
a are connected to each other through contact holes formed in the interlayer insulating film 31. Field oxide film 25
A final protective film 33 is formed on the upper electrodes 23a and 29a and on the interlayer insulating film 31. A pad opening is formed in the final protective film 33 on the electrodes 23a and 29a.
N + diffusion layer 23 is connected to cathode electrode 23 through electrode 23a.
b, and the P + diffusion layer 29 is connected to the anode electrode 29b via the electrode 29a.

【0007】図2に示すようなフォトダイオードでは、
単位面積当たりの接合容量は、MOSトランジスタのソ
ース、ドレインと同様に、P型半導体基板21とN+
散層23の接合面積により決定される。接合容量を減ら
すために接合面積を小さくすると有効な受光面積も同時
に小さくなるため感度の向上にはつながらない。したが
って、感度を向上させるためには受光面積を確保しなが
ら何らかの方法で単位面積当たりの接合容量を減少させ
る必要がある。
In a photodiode as shown in FIG. 2,
The junction capacitance per unit area is determined by the junction area between the P-type semiconductor substrate 21 and the N + diffusion layer 23, similarly to the source and drain of the MOS transistor. If the junction area is reduced in order to reduce the junction capacitance, the effective light receiving area also decreases at the same time, which does not lead to an improvement in sensitivity. Therefore, in order to improve the sensitivity, it is necessary to reduce the junction capacitance per unit area by some method while securing the light receiving area.

【0008】一方、光電流については、半導体基板表面
に照射された光の強度は吸収により深さ方向に対して指
数関数的に減少する。特に青色などの短波長の光では吸
収係数が大きく、減衰は著しい。そのため短波長の光に
対しては、最も効率よく光電流を生じる空乏層領域、す
なわちPN接合を浅い位置に形成することが重要とな
る。MOSトランジスタのソース、ドレインのPN接合
では適切なトランジスタ特性を得ることができるように
その接合深さが決められているため、より浅いPN接合
を得るためにはフォトダイオードの接合をMOSトラン
ジスタのソース、ドレインと別工程で形成しなければな
らない。
On the other hand, as for the photocurrent, the intensity of the light applied to the semiconductor substrate surface decreases exponentially in the depth direction due to absorption. In particular, light having a short wavelength such as blue has a large absorption coefficient and is remarkably attenuated. Therefore, for short-wavelength light, it is important to form a depletion layer region that generates a photocurrent most efficiently, that is, a PN junction at a shallow position. Since the junction depth of the PN junction of the source and drain of the MOS transistor is determined so that appropriate transistor characteristics can be obtained, the junction of the photodiode must be connected to the source of the MOS transistor in order to obtain a shallower PN junction. , Must be formed in a separate process from the drain.

【0009】フォトダイオードの感度を向上させるPN
接合の形成方法として、例えば特許第2792219号
公報や特開平9−298308号公報などがある。特許
第2792219号公報では、受光素子周囲の素子分離
酸化膜の端部にPN接合を形成することにより、受光面
積に比して接合面積の割合を小さくして接合容量を減ら
している。受光面積は半導体基板中で発生するキャリア
による拡散電流を主とするため素子領域全面となるとし
ている。特開平9−298308号公報では、浅く、比
較的低不純物濃度に、かつ表面に近づくほどその不純物
濃度が高くなるように不純物拡散層を形成してPN接合
を形成することにより、特に短波長での感度の改善を図
っている。ここでは表面に近づくほど濃度が高くなる不
純物拡散層の不純物プロファイルに起因して生じる電界
の作用により、表面付近で発生したキャリアを内部のP
N接合の空乏層領域まで導き、光電流として寄与させて
いる。
PN for improving the sensitivity of a photodiode
As a method for forming the junction, for example, there are Japanese Patent No. 2792219 and Japanese Patent Application Laid-Open No. 9-298308. In Japanese Patent No. 2792219, a PN junction is formed at an end of an element isolation oxide film around a light receiving element, so that a junction area ratio is reduced as compared with a light receiving area to reduce a junction capacitance. The light receiving area is assumed to be the entire element region since the diffusion current is mainly caused by carriers generated in the semiconductor substrate. Japanese Patent Application Laid-Open No. 9-298308 discloses that a PN junction is formed by forming an impurity diffusion layer such that the impurity concentration is shallow, has a relatively low impurity concentration, and the impurity concentration increases as approaching the surface. The sensitivity of is improved. Here, due to the action of an electric field caused by the impurity profile of the impurity diffusion layer whose concentration increases as approaching the surface, carriers generated near the surface are converted into P ions inside the surface.
It leads to the depletion layer region of the N junction and contributes as a photocurrent.

【0010】[0010]

【発明が解決しようとする課題】しかし、特許第279
2219号公報に記載のフォトダイオードの構造では、
最も効率よく光電流を生じる空乏層中で発生したキャリ
アによるドリフト電流は、接合面積が小さいためにその
寄与が少ないことが予想され、感度の低下要因となる。
また、特開平9−298308号公報に記載のフォトダ
イオードの構造では、不純物拡散層の不純物プロファイ
ルに起因する電界は空乏層中の電界に比べて小さいた
め、表面付近まで空乏層が伸びている場合に比べて、光
電流として取り出される前に再結合するキャリアの割合
は高いと考えられる。
However, Japanese Patent No. 279
In the structure of the photodiode described in Japanese Patent No. 2219,
The drift current due to the carrier generated in the depletion layer that generates the photocurrent most efficiently is expected to contribute little because the junction area is small, and may cause a decrease in sensitivity.
In the structure of the photodiode described in JP-A-9-298308, the electric field caused by the impurity profile of the impurity diffusion layer is smaller than the electric field in the depletion layer. It is considered that the ratio of carriers that recombine before being taken out as a photocurrent is higher than that of.

【0011】そこで本発明は、光照射に起因するドリフ
ト電流を光電流として効率よく取り出せるようにして、
特に青色などの短波長の光に対する感度を改善した光電
変換素子及びその製造方法を提供することを目的とする
ものである。
Accordingly, the present invention provides a method of efficiently extracting a drift current caused by light irradiation as a photocurrent.
In particular, it is an object of the present invention to provide a photoelectric conversion element with improved sensitivity to short-wavelength light such as blue light and a method for manufacturing the same.

【0012】[0012]

【課題を解決するための手段】本発明の光電変換素子
は、第1導電型の半導体基板内部に埋め込まれた第2導
電型拡散層が形成され、第2導電型拡散層の上部、下部
及び端部でPN接合が形成されおり、第2導電型拡散層
のある領域の基盤表面が受光面となっており、PN接合
には逆バイアス電圧が印加されてているものである。
According to the photoelectric conversion element of the present invention, a second conductivity type diffusion layer embedded in a semiconductor substrate of a first conductivity type is formed. A PN junction is formed at the end, a substrate surface in a region where the second conductivity type diffusion layer is located is a light receiving surface, and a reverse bias voltage is applied to the PN junction.

【0013】第1導電型の半導体基板内部に埋め込まれ
た第2導電型拡散層を形成することにより、その第2導
電型拡散層の上部を含む周囲にPN接合の空乏層領域を
形成することができ、より多くのドリフト電流を光電流
として取り出せる。
Forming a second conductivity type diffusion layer embedded inside a first conductivity type semiconductor substrate to form a depletion layer region of a PN junction around an upper portion of the second conductivity type diffusion layer. And more drift current can be extracted as photocurrent.

【0014】本発明の光電変換素子の製造方法は、第1
導電型の半導体基板中に高エネルギーで第2導電型不純
物をイオン注入して、第1導電型の半導体基板内部に埋
め込まれた、上部、下部及び端部を第1導電型の半導体
基板の第1導電型領域で囲まれた第2導電型拡散層を形
成する。
The method for manufacturing a photoelectric conversion element according to the present invention comprises:
The second conductivity type impurity is ion-implanted with high energy into the conductivity type semiconductor substrate, and the upper, lower and end portions of the first conductivity type semiconductor substrate embedded in the first conductivity type semiconductor substrate are embedded. A second conductivity type diffusion layer surrounded by the one conductivity type region is formed.

【0015】高エネルギーで比較的低ドーズ量で第1導
電型の半導体基板中に第2導電型不純物をイオン注入し
て第1導電型の半導体基板内部に第2導電型拡散層を形
成することにより、第2導電型拡散層を簡便な製造工程
で容易に形成することができる。
Forming a second conductivity type diffusion layer inside the first conductivity type semiconductor substrate by ion-implanting a second conductivity type impurity into the first conductivity type semiconductor substrate at a high energy and a relatively low dose; Thereby, the second conductivity type diffusion layer can be easily formed by a simple manufacturing process.

【0016】[0016]

【発明の実施の形態】本発明にかかる光電変換素子にお
いて、第2導電型拡散層の電極取出し部(コンタクト)
として、第1導電型の半導体基板の表面から伸びた、第
2導電型拡散に比べて高不純物濃度の第2導電型領域が
第2導電型拡散層に接続されていることが好ましい。そ
の結果、光照射によって生じるドリフト電流を光電流と
して効率よく取り出せるとともに、カソード電極側の直
列抵抗を下げ、応答速度の低下を防ぐことができる。
BEST MODE FOR CARRYING OUT THE INVENTION In a photoelectric conversion element according to the present invention, an electrode extraction portion (contact) of a second conductivity type diffusion layer.
Preferably, a second conductivity type region having a higher impurity concentration than the second conductivity type diffusion and extending from the surface of the first conductivity type semiconductor substrate is connected to the second conductivity type diffusion layer. As a result, it is possible to efficiently extract a drift current generated by light irradiation as a photocurrent, reduce the series resistance on the cathode electrode side, and prevent a reduction in response speed.

【0017】素子分離のための厚い酸化膜層下にチャネ
ルドープ層として第1導電型拡散層が形成されており、
第2導電型拡散層及び高不純物濃度の第2導電型領域
は、厚い酸化膜層及び第1導電型拡散層とは間隔をもっ
て形成されていることが好ましい。その結果、厚い酸化
膜層及び第1導電型拡散層によっては空乏層の伸びが妨
げられず、接合容量の増大を避けられる。また、接合位
置は、フィールド酸化膜端の残留ストレスの大きい領域
から離れているので低暗電流を抑制することもできる。
A first conductivity type diffusion layer is formed as a channel dope layer under a thick oxide film layer for element isolation.
It is preferable that the second conductivity type diffusion layer and the second conductivity type region having a high impurity concentration are formed at an interval from the thick oxide film layer and the first conductivity type diffusion layer. As a result, the extension of the depletion layer is not hindered by the thick oxide film layer and the first conductivity type diffusion layer, and an increase in junction capacitance can be avoided. Further, since the bonding position is far from the region where the residual stress is large at the end of the field oxide film, it is possible to suppress the low dark current.

【0018】第2導電型拡散層は、その内部のすべて又
はほとんどが空乏化する濃度条件で形成されていること
が好ましい。その濃度条件は、例えば第1導電型の半導
体基板の不純物濃度が1×1014〜1×1016/c
3、第2導電型拡散層の不純物濃度が1×1015〜1
×1017/cm3である。その結果、接合容量が低減す
るとともに、発生したキャリアは再結合して消失するこ
とがなく、発生したすべてのキャリアがドリフト電流成
分となる。
The second conductivity type diffusion layer is preferably formed under a concentration condition that depletes all or most of the inside. The concentration condition is, for example, that the impurity concentration of the semiconductor substrate of the first conductivity type is 1 × 10 14 to 1 × 10 16 / c.
m 3 , the impurity concentration of the second conductivity type diffusion layer is 1 × 10 15 to 1
× 10 17 / cm 3 . As a result, the junction capacitance is reduced, and the generated carriers do not recombine and disappear, and all generated carriers become drift current components.

【0019】第2導電型拡散層の上部に存在する第1導
電型領域は、少なくとも動作時に表面付近まで空乏化す
る濃度条件で形成されていることが好ましい。その濃度
条件は、例えば第1導電型の半導体基板の不純物濃度が
1×1014〜1×1016/cm3、第2導電型拡散層の
不純物濃度が1×1015〜1×1017/cm3であり、
第1導電型領域の厚さが0.1〜0.5μm程度であ
る。その結果、吸収係数の大きい青色などの短波長の光
に対して表面付近で発生したキャリアを空乏層中で集め
ることができる。
The first conductivity type region present above the second conductivity type diffusion layer is preferably formed under a concentration condition that depletes at least to the vicinity of the surface during operation. The concentration conditions are, for example, that the impurity concentration of the semiconductor substrate of the first conductivity type is 1 × 10 14 to 1 × 10 16 / cm 3 and the impurity concentration of the diffusion layer of the second conductivity type is 1 × 10 15 to 1 × 10 17 / cm 3 . cm 3
The thickness of the first conductivity type region is about 0.1 to 0.5 μm. As a result, carriers generated near the surface with respect to light of a short wavelength such as blue having a large absorption coefficient can be collected in the depletion layer.

【0020】第2導電型拡散層の上部に存在する第1導
電型領域の表面付近の導電型は第1導電型の半導体基板
の表面に形成された表面保護膜としての酸化膜の固定電
荷により反転していることが好ましい。例えば第1導電
型の半導体基板の不純物濃度が1×1014〜1×1016
/cm3であれば、第1導電型領域の表面付近の導電型
は自然反転する。その結果、最表面で熱的に発生した少
数キャリアが表面再結合することによって生じる暗電流
を低減することができる。
The conductivity type near the surface of the first conductivity type region existing above the second conductivity type diffusion layer is caused by fixed charges of an oxide film as a surface protection film formed on the surface of the first conductivity type semiconductor substrate. Preferably, it is inverted. For example, the impurity concentration of the semiconductor substrate of the first conductivity type is 1 × 10 14 to 1 × 10 16
/ Cm 3 , the conductivity type near the surface of the first conductivity type region is naturally inverted. As a result, it is possible to reduce dark current caused by the surface recombination of minority carriers thermally generated on the outermost surface.

【0021】本発明にかかる製造方法において、第2導
電型拡散層を形成する工程とは別に、第2導電型拡散層
の上部に存在する第1導電型領域の一部に第2導電型拡
散層よりも高濃度に第2導電型不純物をイオン注入し
て、第1導電型の半導体基板表面から第2導電型拡散層
までを電気的に接続する高不純物濃度の第2導電型領域
を電極取出し部として形成することが好ましい。その結
果、光照射によって生じるドリフト電流を光電流として
効率よく取り出せるようにするとともに一方の電極側の
直列抵抗を下げ、応答速度の低下を防ぐ第2導電型拡散
層を簡便な製造工程で容易に形成することができる。
In the manufacturing method according to the present invention, apart from the step of forming the second conductivity type diffusion layer, the second conductivity type diffusion layer is formed in a part of the first conductivity type region existing above the second conductivity type diffusion layer. The second conductivity type impurity is ion-implanted to a higher concentration than the layer, and the second conductivity type region having a high impurity concentration is electrically connected from the surface of the first conductivity type semiconductor substrate to the second conductivity type diffusion layer. Preferably, it is formed as a take-out part. As a result, the drift current caused by light irradiation can be efficiently extracted as a photocurrent, the series resistance on one electrode side is reduced, and the second conductivity type diffusion layer that prevents a decrease in response speed can be easily manufactured by a simple manufacturing process. Can be formed.

【0022】[0022]

【実施例】図3は、本発明にかかる光電変換素子をフォ
トダイオードに適用した一実施例の構造を示す断面図で
ある。図2と同じ部分には同じ符号を付す。ここでは受
光面がN拡散層(N型不純物を含む拡散層)をもつフォ
トダイオードが一次元に配列されたフォトダイオードア
レイ(ラインセンサ)に適用した例を示す。ただし、本
発明はこの実施例に限定されるものではなく、特許請求
の範囲に記載の要旨の範囲内で種々の変更が可能であ
る。
FIG. 3 is a sectional view showing the structure of an embodiment in which a photoelectric conversion element according to the present invention is applied to a photodiode. 2 are given the same reference numerals. Here, an example is shown in which a photodiode having a light-receiving surface having an N diffusion layer (a diffusion layer containing an N-type impurity) is applied to a photodiode array (line sensor) in which one-dimensional array is provided. However, the present invention is not limited to this embodiment, and various changes can be made within the scope of the claims.

【0023】不純物濃度が1×1014〜1×1016/c
3のP型半導体基板21の表面近傍に各画素を構成す
るN拡散層35が埋め込まれて形成され、N拡散層35
の上部、下部及び端部でPN接合が形成されている。N
拡散層35は、例えばN型不純物としてのリンが高エネ
ルギーのイオン注入によって形成され、P型半導体基板
21の内部にピークをもち、例えば1×1015〜1×1
17/cm3の濃度に形成されている。N拡散層35の
上部に存在するP型半導体基板21のP領域21aでは
P型の平坦な初期不純物プロファイルが維持されてい
る。P領域21aの厚さは例えば0.1〜0.5μm程
度である。
The impurity concentration is 1 × 10 14 to 1 × 10 16 / c
An N diffusion layer 35 constituting each pixel is buried and formed near the surface of the P-type semiconductor substrate 21 of m 3.
PN junctions are formed at the upper, lower and end portions of the. N
The diffusion layer 35 is formed, for example, by ion implantation of high-energy phosphorus as an N-type impurity, has a peak inside the P-type semiconductor substrate 21, and has a peak of, for example, 1 × 10 15 to 1 × 1.
It is formed at a concentration of 0 17 / cm 3 . In the P region 21a of the P-type semiconductor substrate 21 existing above the N-diffusion layer 35, a P-type flat initial impurity profile is maintained. The thickness of the P region 21a is, for example, about 0.1 to 0.5 μm.

【0024】P領域21aの一部の領域に、N拡散層3
5に比較して高濃度に例えばリンが導入されたコンタク
トとしてのN+領域37がP型半導体基板21の表面か
らN拡散層35に達して形成されている。N+領域37
のリン濃度は例えば5×101 9〜5×1020/cm3
ある。隣り合うN拡散層35は、フィールド酸化膜25
及びその下側のP拡散層27によって分離されている。
フィールド酸化膜25及びP拡散層27とN拡散層35
及びN+領域37は間隔をもって形成されており、PN
接合をフィールド酸化膜25端の残留ストレスの大きい
領域から離すことにより暗電流の発生が抑制されてい
る。P型半導体基板21表面にはコンタクトとしてのP
+拡散層29が形成されている。
An N diffusion layer 3 is formed in a part of the P region 21a.
5, an N + region 37 as a contact in which, for example, phosphorus is introduced at a higher concentration than the contact region 5 is formed from the surface of the P-type semiconductor substrate 21 to the N diffusion layer 35. N + region 37
Phosphorus concentration is 5 × 10 1 9 ~5 × 10 20 / cm 3 , for example. The adjacent N diffusion layer 35 is formed of the field oxide film 25.
And a P diffusion layer 27 thereunder.
Field oxide film 25, P diffusion layer 27 and N diffusion layer 35
And N + regions 37 are formed at intervals, and PN
The occurrence of dark current is suppressed by separating the junction from the region where the residual stress is large at the end of the field oxide film 25. P as a contact is formed on the surface of the P-type semiconductor substrate 21.
+ Diffusion layer 29 is formed.

【0025】P領域21a表面及びP+拡散層29表面
に例えばシリコン酸化膜からなる層間絶縁膜31が形成
されている。P領域21aの表面付近の導電型は層間絶
縁膜31の固定電荷により反転している。これにより、
最表面で熱的に発生した少数キャリアが表面再結合する
ことによって生じる暗電流を低減することができる。N
+領域37表面には層間絶縁膜31上に形成された電極
35aが、P+拡散層29表面には層間絶縁膜31上に
形成された電極29aが層間絶縁膜31に形成されたコ
ンタクトホールを介してそれぞれ接続されている。
An interlayer insulating film 31 made of, for example, a silicon oxide film is formed on the surface of the P region 21a and the surface of the P + diffusion layer 29. The conductivity type near the surface of the P region 21 a is inverted by the fixed charge of the interlayer insulating film 31. This allows
It is possible to reduce dark current caused by the surface recombination of minority carriers thermally generated on the outermost surface. N
An electrode 35a formed on the interlayer insulating film 31 is formed on the surface of the + region 37, and a contact hole formed on the interlayer insulating film 31 is formed on the surface of the P + diffusion layer 29 by the electrode 29a formed on the interlayer insulating film 31. Connected to each other.

【0026】フィールド酸化膜25上、電極29a,3
5a上及び層間絶縁膜31上には例えばシリコン窒化膜
からなる最終保護膜33が形成されている。電極29
a,35a上の最終保護膜33にはパッド開口部が形成
されており、N拡散層35はN +領域37及び電極35
aを介してカソード電極35bに接続され、P+拡散層
29は電極29aを介してアノード電極29bに接続さ
れる。図示は省略しているが、フォトダイオードアレイ
の周辺には通常のLSIと同様に配線などが形成され
る。
On the field oxide film 25, the electrodes 29a, 3
For example, a silicon nitride film is formed on 5a and on the interlayer insulating film 31.
Is formed. Electrode 29
Pad openings are formed in the final protective film 33 on the a and 35a.
N diffusion layer 35 is N +Region 37 and electrode 35
a to the cathode electrode 35b via+Diffusion layer
29 is connected to an anode electrode 29b via an electrode 29a.
It is. Although not shown, the photodiode array
In the periphery of the device, wiring and the like are formed in the same way as a normal LSI
You.

【0027】この実施例の動作時に、P領域21aを含
むP型半導体基板21とN拡散層35のPN接合に逆バ
イアスが印加されると、N拡散層35の上部、下部及び
端部に形成された空乏層が拡大するとともに、N拡散層
35内部のすべて又はほとんどが空乏化する。これによ
り、光照射に起因するキャリアをドリフト電流として効
率よく取り出すことができる。また、N拡散層35の上
部、下部及び端部にPN接合を形成するので接合面積は
増えるが、N拡散層35内部のすべて又はほとんどが空
乏化するので接合容量は低減される。
During the operation of this embodiment, when a reverse bias is applied to the PN junction between the P-type semiconductor substrate 21 including the P region 21a and the N diffusion layer 35, the N-type diffusion layer 35 is formed on the upper, lower and end portions of the N diffusion layer 35. As the depletion layer expands, all or most of the inside of the N diffusion layer 35 is depleted. Thus, carriers caused by light irradiation can be efficiently extracted as a drift current. Further, since a PN junction is formed at the upper, lower, and end portions of the N diffusion layer 35, the junction area increases, but since all or most of the inside of the N diffusion layer 35 is depleted, the junction capacitance is reduced.

【0028】さらに、フィールド酸化膜25及びP拡散
層27は、N拡散層35及びN+領域37とは間隔をも
って形成されているので、空乏層の伸びが妨げられるこ
とはない。さらに、N拡散層35の上部に存在するP領
域21aでは表面付近まで空乏化する。これにより、光
照射に起因する表面付近で発生したキャリアを空乏層中
で集めることができる。光照射によって生じたキャリア
に起因するドリフト電流は、N+領域37及び電極35
aを介して光電流としてカソード電極35bに取り出さ
れる。N+領域37はカソード電極35b側の直列抵抗
を下げるので、応答速度の低下を防ぐことができる。
Further, since the field oxide film 25 and the P diffusion layer 27 are formed with an interval from the N diffusion layer 35 and the N + region 37, the extension of the depletion layer is not hindered. Further, in the P region 21a located above the N diffusion layer 35, the P region 21a is depleted to near the surface. This allows carriers generated near the surface due to light irradiation to be collected in the depletion layer. Drift current caused by carriers generated by light irradiation is caused by the N + region 37 and the electrode 35.
The light is taken out to the cathode electrode 35b as a photocurrent through a. Since the N + region 37 lowers the series resistance on the cathode electrode 35b side, it is possible to prevent a reduction in response speed.

【0029】この実施例によれば、基板表面から内部ま
で空乏層内で発生したキャリアをドリフト電流として取
り出すことができるので、吸収係数の大きい青色などの
短波長の光に対しても感度の向上を図ることができ、図
2に示すようなPN接合をトランジスタのソース、ドレ
イン接合と共通の工程で形成するフォトダイオードはも
ちろんのこと、従来のフォトダイオードに比べて大きな
感度改善が期待できる。
According to this embodiment, the carrier generated in the depletion layer from the substrate surface to the inside can be taken out as a drift current, so that the sensitivity is improved even for light of short wavelength such as blue having a large absorption coefficient. Therefore, not only the photodiode in which the PN junction as shown in FIG. 2 is formed in the same process as the source and drain junctions of the transistor, but also a large improvement in sensitivity as compared with the conventional photodiode can be expected.

【0030】次に、本発明にかかる光電変換素子の製造
方法の一実施例として、図3のフォトダイオードの製造
方法を説明する。ただし、本発明はこの実施例に限定さ
れるものではなく、特許請求の範囲に記載された本発明
の要旨の範囲内で種々の変更が可能である。
Next, a method of manufacturing the photodiode shown in FIG. 3 will be described as an embodiment of the method of manufacturing the photoelectric conversion element according to the present invention. However, the present invention is not limited to this embodiment, and various changes can be made within the scope of the present invention described in the appended claims.

【0031】本考案のフォトダイオード構造は以下を特
徴とする製造方法で作製される。P型半導体基板21の
表面に、P拡散領域27及びその上にフィールド酸化膜
25を形成した後、受光面となる領域のP型半導体基板
21に、例えばドーズ量が5×1010〜5×1012/c
2、エネルギーが500k(キロ)〜1M(メガ)e
Vの条件でリンを注入してN拡散層35を形成する。こ
れにより、簡便な製造工程によってP型半導体基板21
の内部にN拡散層35を形成することができる。
The photodiode structure of the present invention is manufactured by a manufacturing method characterized by the following. After a P diffusion region 27 and a field oxide film 25 are formed on the surface of the P-type semiconductor substrate 21, a dose of, for example, 5 × 10 10 to 5 × 10 12 / c
m 2, energy is 500k (kilo) ~1M (Mega) e
Phosphorus is implanted under the condition of V to form the N diffusion layer 35. Thereby, the P-type semiconductor substrate 21 can be formed by a simple manufacturing process.
The N diffusion layer 35 can be formed inside.

【0032】上記のイオン注入は、動作時に与えられる
逆バイアス印加でN拡散層35の内部がすべて又はほと
んど空乏化するよう比較的低ドーズ量で、かつP領域2
1aの不純物プロファイルが残るような高エネルギーの
条件であればどのようなドーズ量及びエネルギーであっ
てもよい。また、N拡散層35の形成は、再分布による
プロファイルの変化を避けるために、トランジスタ形成
工程が終了した後に行なうことが好ましい。
The above-described ion implantation is performed at a relatively low dose so as to completely or almost completely deplete the inside of the N diffusion layer 35 by applying a reverse bias applied during operation, and to the P region 2.
Any dose and energy may be used as long as the condition of high energy is such that the impurity profile of 1a remains. The N diffusion layer 35 is preferably formed after the transistor forming step is completed in order to avoid a change in profile due to redistribution.

【0033】N拡散層35の上部に存在するP領域21
aの一部の領域に、例えばドーズ量が1×1015〜1×
1016/cm2、エネルギーが30〜50keVの条件
でリンを注入してN+領域37を形成する。これによ
り、簡便な製造工程によって、N拡散層35の電位をP
型半導体基板21表面に取り出す電極を形成することが
できる。また、カソード電極35b側の直列抵抗を下げ
るためには、N+領域37のレイアウトの最適化が重要
となる。その後、P+拡散層29、層間絶縁膜31、電
極29a,35a、最終保護膜33及び電極29b,3
5bを形成する。
P region 21 existing above N diffusion layer 35
For example, a dose amount of 1 × 10 15 to 1 ×
Phosphorus is implanted under the conditions of 10 16 / cm 2 and energy of 30 to 50 keV to form an N + region 37. Thus, the potential of the N diffusion layer 35 is set to P by a simple manufacturing process.
An electrode to be taken out can be formed on the surface of the mold semiconductor substrate 21. Further, in order to reduce the series resistance on the cathode electrode 35b side, it is important to optimize the layout of the N + region 37. Thereafter, the P + diffusion layer 29, the interlayer insulating film 31, the electrodes 29a and 35a, the final protective film 33, and the electrodes 29b and 3
5b is formed.

【0034】図3の実施例では、本発明を受光面がN拡
散層をもつフォトダイオードに適用しているが、P拡散
層をもつフォトダイオードにも適用できることはいうま
でもない。
In the embodiment shown in FIG. 3, the present invention is applied to a photodiode having a light-receiving surface having an N diffusion layer, but it is needless to say that the invention can be applied to a photodiode having a P diffusion layer.

【0035】[0035]

【発明の効果】請求項1の光電変換素子においては、第
1導電型の半導体基板内部に埋め込まれた第2導電型拡
散層が形成され、第2導電型拡散層の上部、下部及び端
部でPN接合が形成されているようにしたので、その第
2導電型拡散層の上部を含む周囲にPN接合の空乏層領
域を形成することができ、光照射に起因するドリフト電
流を光電流として効率よく取り出すことができる。
According to the first aspect of the present invention, the second conductivity type diffusion layer embedded in the first conductivity type semiconductor substrate is formed, and the upper, lower and end portions of the second conductivity type diffusion layer are formed. Is formed, the depletion layer region of the PN junction can be formed around the upper portion of the second conductivity type diffusion layer including the upper portion thereof, and the drift current caused by light irradiation is used as the photocurrent. It can be taken out efficiently.

【0036】請求項2の光電変換素子においては、第2
導電型拡散層の電極取出し部は、第1導電型の半導体基
板の表面から伸びた、第2導電型拡散に比べて高不純物
濃度の第2導電型領域として形成されて第2導電型拡散
層に接続されているので、ドリフト電流を光電流として
効率よく取り出せるとともに、カソード電極側の直列抵
抗を下げ、応答速度の低下を防ぐことができる。
In the photoelectric conversion device of the second aspect, the second
The electrode extraction portion of the conductive type diffusion layer is formed as a second conductive type region having a higher impurity concentration than that of the second conductive type diffusion and extending from the surface of the first conductive type semiconductor substrate. , The drift current can be efficiently extracted as a photocurrent, the series resistance on the cathode electrode side can be reduced, and a reduction in response speed can be prevented.

【0037】請求項3の光電変換素子においては、素子
分離のための厚い酸化膜層下に第1導電型拡散層が形成
されており、第2導電型拡散層及び高不純物濃度の第2
導電型領域は、厚い酸化膜層及び第1導電型拡散層とは
間隔をもって形成されているので、空乏層の伸びが妨げ
られず、接合容量の増大を避けることができるととも
に、接合位置は、フィールド酸化膜端の残留ストレスの
大きい領域から離れているので低暗電流を抑制すること
ができる。
According to the third aspect of the present invention, the first conductivity type diffusion layer is formed under the thick oxide film layer for device isolation, and the second conductivity type diffusion layer and the second impurity layer having a high impurity concentration are formed.
Since the conductivity type region is formed with an interval between the thick oxide film layer and the first conductivity type diffusion layer, the extension of the depletion layer is not hindered, and an increase in junction capacitance can be avoided. Since it is far from the region where the residual stress is large at the end of the field oxide film, a low dark current can be suppressed.

【0038】請求項4の光電変換素子においては、第2
導電型拡散層は、その内部のすべて又はほとんどが空乏
化する濃度条件で形成されているので、接合容量が低減
するとともに、発生したキャリアは再結合して消失する
ことがなく、発生したすべてのキャリアをドリフト電流
として取り出すことができる。
In the photoelectric conversion device according to the fourth aspect, the second
Since the conductivity type diffusion layer is formed under a concentration condition in which all or most of the inside thereof is depleted, the junction capacitance is reduced, and the generated carriers do not recombine and disappear. Carriers can be extracted as drift current.

【0039】請求項5の光電変換素子においては、第2
導電型拡散層の上部に存在する第1導電型領域は、少な
くとも動作時に表面付近まで空乏化する濃度条件で形成
されているので、吸収係数の大きい青色などの短波長の
光に対して表面付近で発生したキャリアを空乏層中で集
めることができる。
In the photoelectric conversion device of the fifth aspect, the second
Since the first conductivity type region existing above the conductivity type diffusion layer is formed under the concentration condition that depletes at least to the vicinity of the surface during operation, the first conductivity type region is near the surface for short wavelength light such as blue having a large absorption coefficient. Can be collected in the depletion layer.

【0040】請求項6の光電変換素子においては、第2
導電型拡散層の上部に存在する第1導電型領域の表面付
近の導電型は第1導電型の半導体基板の表面に形成され
た表面保護膜としての酸化膜の固定電荷により反転して
いるようにしたので、最表面で熱的に発生した少数キャ
リアが表面再結合することによって生じる暗電流を低減
することができる。
In the photoelectric conversion device according to claim 6, the second
The conductivity type near the surface of the first conductivity type region existing above the conductivity type diffusion layer seems to be inverted by fixed charges of an oxide film as a surface protection film formed on the surface of the semiconductor substrate of the first conductivity type. Therefore, the dark current generated by the surface recombination of minority carriers thermally generated on the outermost surface can be reduced.

【0041】請求項7の光電変換素子の製造方法におい
ては、第1導電型の半導体基板中に高エネルギーで第2
導電型不純物をイオン注入して、第1導電型の半導体基
板内部に埋め込まれた、上部、下部及び端部を第1導電
型の半導体基板の第1導電型領域で囲まれた第2導電型
拡散層を形成するようにしたので、第2導電型拡散層を
簡便な製造工程で容易に形成することができる。
According to a seventh aspect of the present invention, in the method of manufacturing a photoelectric conversion element, the second substrate with high energy can be formed in the semiconductor substrate of the first conductivity type.
A second conductivity type ion-implanted with a conductivity type impurity and buried inside the first conductivity type semiconductor substrate, the upper, lower, and end portions being surrounded by the first conductivity type region of the first conductivity type semiconductor substrate. Since the diffusion layer is formed, the second conductivity type diffusion layer can be easily formed by a simple manufacturing process.

【0042】請求項8の光電変換素子の製造方法におい
ては、第2導電型拡散層を形成する工程とは別に、第2
導電型拡散層の上部に存在する第1導電型領域の一部に
第2導電型拡散層よりも高濃度に第2導電型不純物をイ
オン注入して、第1導電型の半導体基板表面から第2導
電型拡散層までを電気的に接続する高不純物濃度の第2
導電型領域を形成するようにしたので、光照射によって
生じるドリフト電流を光電流として効率よく取り出せる
ようにするとともにカソード電極側の直列抵抗を下げ、
応答速度の低下を防ぐ第2導電型拡散層を簡便な製造工
程で容易に形成することができる。
In the method for manufacturing a photoelectric conversion element according to claim 8, the second conductive type diffusion layer is formed separately from the second conductive type diffusion layer.
A second conductivity type impurity is ion-implanted into a part of the first conductivity type region present above the conductivity type diffusion layer at a higher concentration than the second conductivity type diffusion layer, and the second conductivity type impurity is ion-implanted from the surface of the first conductivity type semiconductor substrate. High impurity concentration second layer for electrically connecting up to the two-conductivity type diffusion layer
Since the conductivity type region is formed, the drift current generated by light irradiation can be efficiently extracted as a photocurrent, and the series resistance on the cathode electrode side is reduced,
The second conductivity type diffusion layer for preventing a decrease in response speed can be easily formed by a simple manufacturing process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 フォトダイオードを含む一般的な光電変換回
路の回路図である。
FIG. 1 is a circuit diagram of a general photoelectric conversion circuit including a photodiode.

【図2】 従来のフォトダイオードの構造を示す断面図
である。
FIG. 2 is a cross-sectional view illustrating a structure of a conventional photodiode.

【図3】 本発明にかかる光電変換素子をフォトダイオ
ードに適用した一実施例の構造を示す断面図である。
FIG. 3 is a cross-sectional view showing a structure of one embodiment in which a photoelectric conversion element according to the present invention is applied to a photodiode.

【符号の説明】[Explanation of symbols]

21 P型半導体基板 21a,27 P領域 23 N+拡散層 23a,29a,35a 電極 23b,35b カソード電極 25 フィールド酸化膜 29 P+拡散層 29b アノード電極 31 層間絶縁膜 33 最終保護膜 35 N拡散層 35 N+領域Reference Signs List 21 P-type semiconductor substrate 21 a, 27 P region 23 N + diffusion layer 23 a, 29 a, 35 a Electrode 23 b, 35 b Cathode electrode 25 Field oxide film 29 P + diffusion layer 29 b Anode electrode 31 Interlayer insulation film 33 Final protection film 35 N diffusion layer 35 N + area

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M118 AA01 AA05 AB01 BA14 CA04 CA17 CA32 FA06 FA08 FA26 5F049 MA02 MB12 NA01 NA05 NA15 NA18 NB03 NB05 PA09 PA10 QA15 RA03 RA08 SZ12 WA03 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 4M118 AA01 AA05 AB01 BA14 CA04 CA17 CA32 FA06 FA08 FA26 5F049 MA02 MB12 NA01 NA05 NA15 NA18 NB03 NB05 PA09 PA10 QA15 RA03 RA08 SZ12 WA03

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 第1導電型の半導体基板内部に埋め込ま
れた第2導電型拡散層が形成され、前記第2導電型拡散
層の上部、下部及び端部でPN接合が形成されており、
前記第2導電型拡散層のある領域の基盤表面が受光面と
なっており、前記PN接合には逆バイアス電圧が印加さ
れていることを特徴とする光電変換素子。
1. A second conductivity type diffusion layer embedded in a first conductivity type semiconductor substrate is formed, and PN junctions are formed at upper, lower and end portions of the second conductivity type diffusion layer.
A photoelectric conversion element, wherein a substrate surface in a region where the second conductivity type diffusion layer is located is a light receiving surface, and a reverse bias voltage is applied to the PN junction.
【請求項2】 前記第2導電型拡散層の電極取出し部
は、前記第1導電型の半導体基板の表面から伸びた、前
記第2導電型拡散層に比べて高不純物濃度の第2導電型
領域として形成されて前記第2導電型拡散層に接続され
ている請求項1に記載の光電変換素子。
2. An electrode extraction portion of the second conductivity type diffusion layer, the second conductivity type diffusion layer having a higher impurity concentration than the second conductivity type diffusion layer and extending from a surface of the first conductivity type semiconductor substrate. The photoelectric conversion element according to claim 1, wherein the photoelectric conversion element is formed as a region and connected to the second conductivity type diffusion layer.
【請求項3】 素子分離のための厚い酸化膜層下に第1
導電型拡散層が形成されており、前記第2導電型拡散層
及び前記高不純物濃度の第2導電型領域は、前記厚い酸
化膜層及び前記第1導電型拡散層とは間隔をもって形成
されている請求項2に記載の光電変換素子。
3. The method according to claim 1, further comprising the step of forming a first layer under a thick oxide film layer for device isolation.
A conductive type diffusion layer is formed, and the second conductive type diffusion layer and the high impurity concentration second conductive type region are formed with an interval from the thick oxide film layer and the first conductive type diffusion layer. The photoelectric conversion element according to claim 2.
【請求項4】 前記第2導電型拡散層は、その内部のす
べて又はほとんどが空乏化する濃度条件で形成されてい
る請求項1から3のいずれかに記載の光電変換素子。
4. The photoelectric conversion element according to claim 1, wherein said second conductivity type diffusion layer is formed under a concentration condition in which all or most of the inside thereof is depleted.
【請求項5】 前記第2導電型拡散層の上部に存在する
前記第1導電型領域は、少なくとも動作時に表面付近ま
で空乏化する濃度条件で形成されている請求項1から4
のいずれかに記載の光電変換素子。
5. The first conductivity type region present above the second conductivity type diffusion layer is formed under a concentration condition that depletes at least to the vicinity of the surface during operation.
The photoelectric conversion element according to any one of the above.
【請求項6】 前記第2導電型拡散層の上部に存在する
前記第1導電型領域の表面付近の導電型は前記第1導電
型の半導体基板の表面に形成された表面保護膜としての
酸化膜の固定電荷により反転している請求項1から5の
いずれかに記載の光電変換素子。
6. A oxidization as a surface protection film formed on the surface of the semiconductor substrate of the first conductivity type, wherein the conductivity type near the surface of the first conductivity type region present above the second conductivity type diffusion layer is formed. The photoelectric conversion element according to any one of claims 1 to 5, wherein the photoelectric conversion element is inverted by a fixed charge of the film.
【請求項7】 第1導電型の半導体基板中に高エネルギ
ーで第2導電型不純物をイオン注入して、前記第1導電
型の半導体基板内部に埋め込まれた、上部、下部及び端
部を前記第1導電型の半導体基板の第1導電型領域で囲
まれた第2導電型拡散層を形成することを特徴とする光
電変換素子の製造方法。
7. An ion implantation of an impurity of a second conductivity type with high energy into a semiconductor substrate of the first conductivity type to remove the upper, lower and end portions embedded in the semiconductor substrate of the first conductivity type. A method of manufacturing a photoelectric conversion element, comprising forming a second conductivity type diffusion layer surrounded by a first conductivity type region of a first conductivity type semiconductor substrate.
【請求項8】 前記第2導電型拡散層を形成する工程と
は別に、前記第2導電型拡散層の上部に存在する前記第
1導電型領域の一部に前記第2導電型拡散層よりも高濃
度に第2導電型不純物をイオン注入して、前記第1導電
型の半導体基板表面から前記第2導電型拡散層までを電
気的に接続する高不純物濃度の第2導電型領域を形成す
る工程を備えている請求項7に記載の光電変換素子の製
造方法。
8. In addition to the step of forming the second conductivity type diffusion layer, a part of the first conductivity type region existing on the second conductivity type diffusion layer is formed by the second conductivity type diffusion layer. Also, a second conductivity type impurity is ion-implanted at a high concentration to form a high impurity concentration second conductivity type region electrically connecting the surface of the first conductivity type semiconductor substrate to the second conductivity type diffusion layer. The method for manufacturing a photoelectric conversion element according to claim 7, further comprising the step of:
JP32766699A 1999-11-18 1999-11-18 Photoelectric conversion element and manufacturing method therefor Pending JP2001144318A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32766699A JP2001144318A (en) 1999-11-18 1999-11-18 Photoelectric conversion element and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32766699A JP2001144318A (en) 1999-11-18 1999-11-18 Photoelectric conversion element and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2001144318A true JP2001144318A (en) 2001-05-25

Family

ID=18201623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32766699A Pending JP2001144318A (en) 1999-11-18 1999-11-18 Photoelectric conversion element and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2001144318A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894268B2 (en) 2002-08-01 2005-05-17 Fujitsu Limited Semiconductor photodetector of high sensitivity and small leak current
JP2006216643A (en) * 2005-02-02 2006-08-17 Seiko Instruments Inc Cmos image sensor
JP2007531254A (en) * 2004-03-08 2007-11-01 フォベオン・インコーポレーテッド Method and apparatus for improving the sensitivity of a vertical color CMOS image sensor
JP2012084902A (en) * 2006-02-24 2012-04-26 Sony Corp Solid-state imaging apparatus and camera
US8492804B2 (en) 2006-02-24 2013-07-23 Sony Corporation Solid-state imaging device, method for producing same, and camera

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6894268B2 (en) 2002-08-01 2005-05-17 Fujitsu Limited Semiconductor photodetector of high sensitivity and small leak current
JP2007531254A (en) * 2004-03-08 2007-11-01 フォベオン・インコーポレーテッド Method and apparatus for improving the sensitivity of a vertical color CMOS image sensor
US8487349B2 (en) 2004-03-08 2013-07-16 Foveon, Inc. Method and apparatus for improving sensitivity in vertical color CMOS image sensors
JP2006216643A (en) * 2005-02-02 2006-08-17 Seiko Instruments Inc Cmos image sensor
JP2012084902A (en) * 2006-02-24 2012-04-26 Sony Corp Solid-state imaging apparatus and camera
US8492804B2 (en) 2006-02-24 2013-07-23 Sony Corporation Solid-state imaging device, method for producing same, and camera
JP2014160876A (en) * 2006-02-24 2014-09-04 Sony Corp Manufacturing method for solid image pickup device, and camera
US9000493B2 (en) 2006-02-24 2015-04-07 Sony Corporation Solid-state imaging device, method for producing same, and camera

Similar Documents

Publication Publication Date Title
KR100922931B1 (en) CMOS image sensor and method for fabricating the same
JP3795843B2 (en) Semiconductor photo detector
EP1668701B1 (en) IMAGE SENSOR HAVING PINNED FLOATING DIFFUSION DIODE and its method of manufacturing
US7491992B2 (en) Image sensor cells
US8743247B2 (en) Low lag transfer gate device
CN100592528C (en) CMOS image sensor and method for manufacturing the same
JP5100988B2 (en) Image sensor and manufacturing method thereof
US6545302B2 (en) Image sensor capable of decreasing leakage current between diodes and method for fabricating the same
US20090179232A1 (en) Low lag transfer gate device
US20040108502A1 (en) Solid-state image pickup apparatus
US7875915B2 (en) Integrated circuit comprising a photodiode of the floating substrate type and corresponding fabrication process
JP2007221121A (en) Pixel sensor cell and method of manufacturing the same (photodiode of cmos imaging device having increased capacitance)
US6392263B1 (en) Integrated structure for reduced leakage and improved fill-factor in CMOS pixel
US20010019851A1 (en) Reduced leakage trench isolation
JP2001144318A (en) Photoelectric conversion element and manufacturing method therefor
JP2005166731A (en) Solid-state imaging device
JP2002134731A (en) Photoelectric conversion element and solid-stage image pickup element
KR100893054B1 (en) Imase sensor with improved capability of protection against crosstalk and method for fabricating thereof
KR100748323B1 (en) A fabricating method of image sensor
KR100649009B1 (en) Photo diode and method of manufacturing the same in CMOS image sensor
KR20040058692A (en) CMOS image sensor with shield layer protecting surface of photo diode and method for fabricating thereof
KR20040058689A (en) Fabricating method of cmos image sensor
KR100790286B1 (en) Fabricating method of image sensor
JP2003142672A (en) Solid-state image sensor and method for manufacturing the same
JP2004247647A (en) Photo-diode and image sensor