JP2001144279A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP2001144279A JP2001144279A JP32293099A JP32293099A JP2001144279A JP 2001144279 A JP2001144279 A JP 2001144279A JP 32293099 A JP32293099 A JP 32293099A JP 32293099 A JP32293099 A JP 32293099A JP 2001144279 A JP2001144279 A JP 2001144279A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- solid
- substrate
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 大型化と低価格化を共に実現することができ
る固体撮像素子を提供する。 【解決手段】 基板２上に薄膜トランジスタによるスイ
ッチ素子１５が形成され、このスイッチ素子１５に接続
された画素電極１１を介してアモルファス半導体層１２
によるセンサ領域が積層されて成る固体撮像素子１を構
成する。
る固体撮像素子を提供する。 【解決手段】 基板２上に薄膜トランジスタによるスイ
ッチ素子１５が形成され、このスイッチ素子１５に接続
された画素電極１１を介してアモルファス半導体層１２
によるセンサ領域が積層されて成る固体撮像素子１を構
成する。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像素子に係
わる。
わる。
【０００２】
【従来の技術】従来、固体撮像素子は、単結晶シリコン
基板が用いられて、この単結晶シリコン基板の表面にセ
ンサや電荷転送レジスタ等が形成されて成る。これによ
り、損失を少なく電荷を転送することができる。
基板が用いられて、この単結晶シリコン基板の表面にセ
ンサや電荷転送レジスタ等が形成されて成る。これによ
り、損失を少なく電荷を転送することができる。
【０００３】
【発明が解決しようとする課題】ところで、デジタルス
チルカメラ用等の固体撮像素子において、多画素化が進
み、今後銀塩カメラを代替することも想定される。
チルカメラ用等の固体撮像素子において、多画素化が進
み、今後銀塩カメラを代替することも想定される。
【０００４】これに対応して、撮像素子（イメージセン
サ）の画面サイズも、例えばＡＰＳ（Advansed photo S
ystem ）用フィルムのサイズや３５ｍｍフィルムのサイ
ズ、さらにそれ以上の大きさへと大画面化されていくこ
とが想定される。
サ）の画面サイズも、例えばＡＰＳ（Advansed photo S
ystem ）用フィルムのサイズや３５ｍｍフィルムのサイ
ズ、さらにそれ以上の大きさへと大画面化されていくこ
とが想定される。
【０００５】しかしながら、このように大画面化した場
合には、基板に現行の８インチ等の単結晶シリコンウエ
ハを用いると理論収率が低下し、撮像素子の大型化や低
価格化が困難となる。
合には、基板に現行の８インチ等の単結晶シリコンウエ
ハを用いると理論収率が低下し、撮像素子の大型化や低
価格化が困難となる。
【０００６】上述した問題の解決のために、本発明にお
いては、大型化と低価格化を共に実現することができる
固体撮像素子を提供するものである。
いては、大型化と低価格化を共に実現することができる
固体撮像素子を提供するものである。
【０００７】
【課題を解決するための手段】本発明の固体撮像素子
は、基板上に薄膜トランジスタによるスイッチ素子が形
成され、このスイッチ素子に接続された画素電極を介し
てアモルファス半導体層によるセンサ領域が積層されて
成るものである。
は、基板上に薄膜トランジスタによるスイッチ素子が形
成され、このスイッチ素子に接続された画素電極を介し
てアモルファス半導体層によるセンサ領域が積層されて
成るものである。
【０００８】上述の本発明の構成によれば、スイッチ素
子が基板上の薄膜トランジスタにより形成されるため、
基板の材料がシリコン単結晶基板に限定されない。ま
た、センサ領域のアモルファス半導体層において、入射
した光が光電変換されて電荷が発生する。そして、この
センサ領域がスイッチ素子に接続された画素電極を介し
て積層されて成ることにより、開口率をほぼ１００％と
することができる。
子が基板上の薄膜トランジスタにより形成されるため、
基板の材料がシリコン単結晶基板に限定されない。ま
た、センサ領域のアモルファス半導体層において、入射
した光が光電変換されて電荷が発生する。そして、この
センサ領域がスイッチ素子に接続された画素電極を介し
て積層されて成ることにより、開口率をほぼ１００％と
することができる。
【０００９】
【発明の実施の形態】本発明は、基板上に薄膜トランジ
スタによるスイッチ素子が形成され、スイッチ素子に接
続された画素電極を介してアモルファス半導体層による
センサ領域が積層されて成る固体撮像素子である。
スタによるスイッチ素子が形成され、スイッチ素子に接
続された画素電極を介してアモルファス半導体層による
センサ領域が積層されて成る固体撮像素子である。
【００１０】また本発明は、上記固体撮像素子におい
て、基板が絶縁基板で形成されて成る構成とする。
て、基板が絶縁基板で形成されて成る構成とする。
【００１１】図１は、本発明の一実施の形態として、固
体撮像素子の概略構成図（断面図）を示す。この固体撮
像素子１は、ガラス基板２上に多結晶シリコン薄膜３が
形成され、これの上に例えばＳｉＯ2 から成るゲート絶
縁膜４を介して多結晶シリコンから成るゲート電極５が
形成されている。また、多結晶シリコン薄膜３内には、
ｎ型の不純物が導入された不純物領域からなるソース／
ドレイン領域６，７が形成されている。即ちゲート電極
５とソース／ドレイン領域６，７を有して成るＭＯＳ構
造の薄膜トランジスタ（ＴＦＴ）１５が形成されてい
る。
体撮像素子の概略構成図（断面図）を示す。この固体撮
像素子１は、ガラス基板２上に多結晶シリコン薄膜３が
形成され、これの上に例えばＳｉＯ2 から成るゲート絶
縁膜４を介して多結晶シリコンから成るゲート電極５が
形成されている。また、多結晶シリコン薄膜３内には、
ｎ型の不純物が導入された不純物領域からなるソース／
ドレイン領域６，７が形成されている。即ちゲート電極
５とソース／ドレイン領域６，７を有して成るＭＯＳ構
造の薄膜トランジスタ（ＴＦＴ）１５が形成されてい
る。
【００１２】尚、多結晶シリコン薄膜３は高抵抗の多結
晶シリコン膜であり、ソース／ドレイン領域６，７の部
分だけ不純物が導入されている。ゲート電極５は、例え
ばｎ型の不純物がドープされた多結晶シリコン膜により
形成する。
晶シリコン膜であり、ソース／ドレイン領域６，７の部
分だけ不純物が導入されている。ゲート電極５は、例え
ばｎ型の不純物がドープされた多結晶シリコン膜により
形成する。
【００１３】ソース／ドレイン領域６，７のうち一方、
図では右側の不純物領域７には、例えばモリブデンポリ
サイド（多結晶シリコン膜とモリブデンシリサイド膜と
の積層膜）から成る導電材層９が接続されている。ま
た、この導電材層９には、例えばＡｌから成る画素電極
１１が接続されている。これら導電材層９及び画素電極
１１は、表面が平坦化された絶縁層８，１０上に水平方
向に形成されていると共に、絶縁層８，１０にそれぞれ
形成された開口を通じて下層に接続されている。
図では右側の不純物領域７には、例えばモリブデンポリ
サイド（多結晶シリコン膜とモリブデンシリサイド膜と
の積層膜）から成る導電材層９が接続されている。ま
た、この導電材層９には、例えばＡｌから成る画素電極
１１が接続されている。これら導電材層９及び画素電極
１１は、表面が平坦化された絶縁層８，１０上に水平方
向に形成されていると共に、絶縁層８，１０にそれぞれ
形成された開口を通じて下層に接続されている。
【００１４】画素電極１１は、所定の平面パターンとさ
れて成り、各画素電極１１に対応して単位画素２０が構
成される。また、画素電極１１は薄膜トランジスタ１５
に光が入射しないようにする遮光膜の役目も果たしてい
る。
れて成り、各画素電極１１に対応して単位画素２０が構
成される。また、画素電極１１は薄膜トランジスタ１５
に光が入射しないようにする遮光膜の役目も果たしてい
る。
【００１５】さらに、画素電極１１上には、アモルファ
スシリコン層１２が全面的に形成されている。さらに、
アモルファスシリコン層１２の上には例えばＩＴＯ（イ
ンジウム・スズ酸化物）から成る透明電極１３が全面的
に形成されている。
スシリコン層１２が全面的に形成されている。さらに、
アモルファスシリコン層１２の上には例えばＩＴＯ（イ
ンジウム・スズ酸化物）から成る透明電極１３が全面的
に形成されている。
【００１６】尚、ソース／ドレイン領域６，７のうち他
方、図では左側の不純物領域６には、図示しない部分に
おいて導電材層９と同様の例えばモリブデンポリサイド
から成る配線層が接続される。
方、図では左側の不純物領域６には、図示しない部分に
おいて導電材層９と同様の例えばモリブデンポリサイド
から成る配線層が接続される。
【００１７】本実施の形態の固体撮像素子１では、特に
このアモルファスシリコン層１２をセンサ領域として用
いて、透明電極１３を通じて図中上方から入射した光に
よって、アモルファスシリコン層１２内で光電変換を行
って電荷を発生させることができる。透明電極１３には
常に正の電位が印加されており、光電変換により発生し
た電荷のうち、電子は各単位画素２０に設けられた画素
電極１１から導電材層９を通じて一方の不純物領域７に
送られ、これら画素電極１１から不純物領域７の間に蓄
積される。
このアモルファスシリコン層１２をセンサ領域として用
いて、透明電極１３を通じて図中上方から入射した光に
よって、アモルファスシリコン層１２内で光電変換を行
って電荷を発生させることができる。透明電極１３には
常に正の電位が印加されており、光電変換により発生し
た電荷のうち、電子は各単位画素２０に設けられた画素
電極１１から導電材層９を通じて一方の不純物領域７に
送られ、これら画素電極１１から不純物領域７の間に蓄
積される。
【００１８】そして、スイッチ素子である薄膜トランジ
スタ１５では、ゲート電極５に所定の電位が与えられて
トランジスタ１５がオン状態になると、電荷（電子）が
一方の不純物領域７から他方の不純物領域６に流れる。
その後は、他方の不純物領域６に接続された配線（図示
せず）を通じて、信号として出力される。
スタ１５では、ゲート電極５に所定の電位が与えられて
トランジスタ１５がオン状態になると、電荷（電子）が
一方の不純物領域７から他方の不純物領域６に流れる。
その後は、他方の不純物領域６に接続された配線（図示
せず）を通じて、信号として出力される。
【００１９】尚、図１の断面図では、各単位画素２０に
１個の薄膜トランジスタ１５が形成されているが、図示
しない部分にさらに薄膜トランジスタを形成して各単位
画素２０に２個以上の薄膜トランジスタを設け、電荷転
送・信号電荷のリセット・増幅・画素の選択等の機能を
もたせるようにすることもできる。即ちいわゆるパッシ
ブ型の固体撮像素子とアクティブ型の固体撮像素子との
いずれも構成することが可能である。
１個の薄膜トランジスタ１５が形成されているが、図示
しない部分にさらに薄膜トランジスタを形成して各単位
画素２０に２個以上の薄膜トランジスタを設け、電荷転
送・信号電荷のリセット・増幅・画素の選択等の機能を
もたせるようにすることもできる。即ちいわゆるパッシ
ブ型の固体撮像素子とアクティブ型の固体撮像素子との
いずれも構成することが可能である。
【００２０】ここで、薄膜トランジスタを各単位画素２
０に１個ずつ形成した、最も単純な回路構成とした場合
の回路構成の一形態を図２に示す。各単位画素３１（２
０）に、アモルファスシリコン層１２により形成された
センサダイオード３２と、薄膜トランジスタ１５により
形成された転送トランジスタ３３とを有し、この単位画
素３１がマトリクス状に配列されて構成されている。
０に１個ずつ形成した、最も単純な回路構成とした場合
の回路構成の一形態を図２に示す。各単位画素３１（２
０）に、アモルファスシリコン層１２により形成された
センサダイオード３２と、薄膜トランジスタ１５により
形成された転送トランジスタ３３とを有し、この単位画
素３１がマトリクス状に配列されて構成されている。
【００２１】転送トランジスタ３３は、ソース／ドレイ
ンの一方がセンサダイオード３２に接続され、他方が垂
直信号線３５に接続されている。また、ゲートは垂直選
択線３４に接続されている。
ンの一方がセンサダイオード３２に接続され、他方が垂
直信号線３５に接続されている。また、ゲートは垂直選
択線３４に接続されている。
【００２２】垂直選択線３４は、垂直走査回路３８に接
続され、駆動パルスφＶ〔φＶ1 ，・・・φＶm-1 ，φ
Ｖm ，・・・〕が供給される。例えばｍ行の垂直選択線
３４ｍには垂直走査回路３８から駆動パルスφＶm が印
加される。垂直信号線３５は、水平選択トランジスタ３
７を介して水平信号線３６に接続されている。水平トラ
ンジスタ３７のゲートは水平走査回路３９に接続され、
駆動パルスφＨ〔φＨ1 ，・・・φＨn ，φＨn+1 ，・
・・〕が供給される。例えばｎ列の水平選択トランジス
タ３７ｎのゲートには水平走査回路３９から駆動パルス
φＨnが印加される。水平信号線３６の先には出力部４
０が設けられ、水平信号線３６からの信号を出力する。
続され、駆動パルスφＶ〔φＶ1 ，・・・φＶm-1 ，φ
Ｖm ，・・・〕が供給される。例えばｍ行の垂直選択線
３４ｍには垂直走査回路３８から駆動パルスφＶm が印
加される。垂直信号線３５は、水平選択トランジスタ３
７を介して水平信号線３６に接続されている。水平トラ
ンジスタ３７のゲートは水平走査回路３９に接続され、
駆動パルスφＨ〔φＨ1 ，・・・φＨn ，φＨn+1 ，・
・・〕が供給される。例えばｎ列の水平選択トランジス
タ３７ｎのゲートには水平走査回路３９から駆動パルス
φＨnが印加される。水平信号線３６の先には出力部４
０が設けられ、水平信号線３６からの信号を出力する。
【００２３】この回路構成は、単位画素３１に増幅トラ
ンジスタを設けていないため、転送トランジスタ３３に
よりセンサダイオード３２に蓄積された電荷が信号電荷
として伝送される。即ちいわゆるパッシブ型の固体撮像
素子の回路構成である。
ンジスタを設けていないため、転送トランジスタ３３に
よりセンサダイオード３２に蓄積された電荷が信号電荷
として伝送される。即ちいわゆるパッシブ型の固体撮像
素子の回路構成である。
【００２４】そして、図２中破線で示すｍ行ｎ列の単位
画素３１では、例えば次のように駆動がなされる。
画素３１では、例えば次のように駆動がなされる。
【００２５】まず、ｍ行が選択される水平走査期間のう
ちの例えば水平ブランキング期間内において、ｍ行の垂
直選択線３４ｍの駆動パルスφＶm を高レベルにして、
ｍ行の単位画素３１の転送トランジスタ３３をオンにす
る。これによりセンサダイオード３２に蓄積されていた
電荷が垂直信号線３５に転送される。このとき、水平選
択トランジスタ３７ｎをオフにしておくと、信号電荷は
垂直信号線３５にとどまっている。
ちの例えば水平ブランキング期間内において、ｍ行の垂
直選択線３４ｍの駆動パルスφＶm を高レベルにして、
ｍ行の単位画素３１の転送トランジスタ３３をオンにす
る。これによりセンサダイオード３２に蓄積されていた
電荷が垂直信号線３５に転送される。このとき、水平選
択トランジスタ３７ｎをオフにしておくと、信号電荷は
垂直信号線３５にとどまっている。
【００２６】次に、ｍ行の垂直選択線３４ｍの駆動パル
スφＶm を低レベルにして、ｍ行の単位画素３１の転送
トランジスタ３３をオフにする。これにより、センサダ
イオード３２に光電変換した電荷の蓄積を行うことが可
能になる。
スφＶm を低レベルにして、ｍ行の単位画素３１の転送
トランジスタ３３をオフにする。これにより、センサダ
イオード３２に光電変換した電荷の蓄積を行うことが可
能になる。
【００２７】続いて、水平ブランキング期間が終了した
後、１列から順次水平走査回路３９からの駆動パルスφ
Ｈを印加していく。そして、ｎ列の駆動パルスφＨn を
高レベルにすると、ｎ列の水平選択トランジスタ３７ｎ
がオンになり、ｎ列の垂直信号線３５ｎにあった信号が
水平信号線３６に伝送され、出力部４０を経て出力され
る。
後、１列から順次水平走査回路３９からの駆動パルスφ
Ｈを印加していく。そして、ｎ列の駆動パルスφＨn を
高レベルにすると、ｎ列の水平選択トランジスタ３７ｎ
がオンになり、ｎ列の垂直信号線３５ｎにあった信号が
水平信号線３６に伝送され、出力部４０を経て出力され
る。
【００２８】同様の動作をマトリクス状に配列された単
位画素３１に対して繰り返し行って、撮像した画像信号
を得ることができる。
位画素３１に対して繰り返し行って、撮像した画像信号
を得ることができる。
【００２９】次に、図１の構造の固体撮像素子１の製造
方法を説明する。まず、図３Ａに示すガラス基板２を用
意する。
方法を説明する。まず、図３Ａに示すガラス基板２を用
意する。
【００３０】次に、図３Ｂに示すように、ガラス基板２
の表面に例えば４００℃以下の低温ＣＶＤ法により多結
晶シリコン薄膜３を形成する。続いて、図３Ｃに示すよ
うに、多結晶シリコン薄膜３に対してエキシマレーザア
ニール２１を行って、多結晶シリコン薄膜３表面の結晶
性を回復して電子の移動度を向上させる。
の表面に例えば４００℃以下の低温ＣＶＤ法により多結
晶シリコン薄膜３を形成する。続いて、図３Ｃに示すよ
うに、多結晶シリコン薄膜３に対してエキシマレーザア
ニール２１を行って、多結晶シリコン薄膜３表面の結晶
性を回復して電子の移動度を向上させる。
【００３１】次に、図３Ｄに示すように、多結晶シリコ
ン薄膜３上に例えば４００℃以下の低温のＣＶＤ法によ
りゲート絶縁膜４となるＳｉＯ2 膜を形成し、その上に
不純物をドープした多結晶シリコン膜を形成し、これを
所定のパターンにパターニングしてゲート電極５を形成
し、このゲート電極５をマスクとして多結晶シリコン薄
膜３に例えばｎ型の不純物の導入を行って、薄膜トラン
ジスタ１５のソース領域及びドレイン領域６，７となる
不純物領域を形成する。その後例えば４００℃以下のエ
キシマレーザアニールを行ってソース領域及びドレイン
領域の不純物を活性化する。
ン薄膜３上に例えば４００℃以下の低温のＣＶＤ法によ
りゲート絶縁膜４となるＳｉＯ2 膜を形成し、その上に
不純物をドープした多結晶シリコン膜を形成し、これを
所定のパターンにパターニングしてゲート電極５を形成
し、このゲート電極５をマスクとして多結晶シリコン薄
膜３に例えばｎ型の不純物の導入を行って、薄膜トラン
ジスタ１５のソース領域及びドレイン領域６，７となる
不純物領域を形成する。その後例えば４００℃以下のエ
キシマレーザアニールを行ってソース領域及びドレイン
領域の不純物を活性化する。
【００３２】次に、図３Ｅに示すように、全面的に表面
を覆って絶縁層８例えば厚いＳｉＯ 2 膜を形成する。
を覆って絶縁層８例えば厚いＳｉＯ 2 膜を形成する。
【００３３】次に、図４Ｆに示すように、薄膜トランジ
スタ１５の右側の不純物領域７上の絶縁層８及びその下
のゲート絶縁膜４にエッチングにより開口２２を形成す
る。このとき、図示しない断面において、同時に薄膜ト
ランジスタ１５の左側の不純物領域６上の絶縁層８及び
その下のゲート絶縁膜４にも開口を形成する。
スタ１５の右側の不純物領域７上の絶縁層８及びその下
のゲート絶縁膜４にエッチングにより開口２２を形成す
る。このとき、図示しない断面において、同時に薄膜ト
ランジスタ１５の左側の不純物領域６上の絶縁層８及び
その下のゲート絶縁膜４にも開口を形成する。
【００３４】続いて、開口内２２を含み全面的にモリブ
デンポリサイド等からなる導電材層９を堆積させる。そ
して、この導電材層９を図４Ｇに示す所定のパターンに
パターンニングして、薄膜トランジスタ１５の右側の不
純物領域７に接続された導電材層９を形成する。このと
き、図示しない断面において、同時に導電材層９のパタ
ーニングにより、薄膜トランジスタ１５の左側の不純物
領域６に接続された配線層を形成する。
デンポリサイド等からなる導電材層９を堆積させる。そ
して、この導電材層９を図４Ｇに示す所定のパターンに
パターンニングして、薄膜トランジスタ１５の右側の不
純物領域７に接続された導電材層９を形成する。このと
き、図示しない断面において、同時に導電材層９のパタ
ーニングにより、薄膜トランジスタ１５の左側の不純物
領域６に接続された配線層を形成する。
【００３５】次に、図４Ｈに示すように、全面的に表面
を覆って絶縁層１０例えば厚いＳｉＯ2 膜を形成する。
この絶縁層１０に開口を形成し、開口を埋めて全面的に
例えばＡｌ膜を形成する。このＡｌ膜を、図４Ｉに示す
単位画素毎のパターンにパターニングして、画素電極１
１を形成する。
を覆って絶縁層１０例えば厚いＳｉＯ2 膜を形成する。
この絶縁層１０に開口を形成し、開口を埋めて全面的に
例えばＡｌ膜を形成する。このＡｌ膜を、図４Ｉに示す
単位画素毎のパターンにパターニングして、画素電極１
１を形成する。
【００３６】次に、図５Ｊに示すように、画素電極１１
上を覆って全面的に非晶質シリコン層１２を形成する。
続いて、図５Ｋに示すように、非晶質シリコン１２層上
に各画素に共通な透明電極１３を例えばＩＴＯにより形
成する。このようにして、図１に示す断面構造の固体撮
像素子１を製造することができる。
上を覆って全面的に非晶質シリコン層１２を形成する。
続いて、図５Ｋに示すように、非晶質シリコン１２層上
に各画素に共通な透明電極１３を例えばＩＴＯにより形
成する。このようにして、図１に示す断面構造の固体撮
像素子１を製造することができる。
【００３７】尚、上述の製造工程において、熱処理の温
度は全て４００℃以下として、ガラス基板２等に熱処理
の影響が生じないようにする。
度は全て４００℃以下として、ガラス基板２等に熱処理
の影響が生じないようにする。
【００３８】上述の本実施の形態によれば、基板を安価
なガラス基板２としているので、固体撮像素子１を大型
化しても、コストの増大を抑えることができる。従っ
て、容易に有効画素エリアの大型化を実現することがで
きる。
なガラス基板２としているので、固体撮像素子１を大型
化しても、コストの増大を抑えることができる。従っ
て、容易に有効画素エリアの大型化を実現することがで
きる。
【００３９】また、薄膜トランジスタ１５が多結晶シリ
コン薄膜３により形成され、この多結晶シリコン薄膜３
がエキシマレーザアニール２１により結晶性が回復され
ているので、シリコン基板を用いた場合と同様に高い電
子移動度を有するＭＯＳトランジスタを形成することが
できる。これにより、薄膜トランジスタ１５のサイズを
小さくして高精細化することが可能になる。
コン薄膜３により形成され、この多結晶シリコン薄膜３
がエキシマレーザアニール２１により結晶性が回復され
ているので、シリコン基板を用いた場合と同様に高い電
子移動度を有するＭＯＳトランジスタを形成することが
できる。これにより、薄膜トランジスタ１５のサイズを
小さくして高精細化することが可能になる。
【００４０】また、薄膜トランジスタ１５によりＭＯＳ
型の固体撮像素子を構成し、走査回路により信号の伝送
を行っていることにより、転送電極及び垂直転送レジス
タを有するＣＣＤ固体撮像素子と比較して、長い距離の
信号伝送を高速に行うことができる。これにより、固体
撮像素子の大画面化を図っても、伝送に要する時間の増
大を抑制することができることから、この点においても
容易に大画面化を実現することができる。
型の固体撮像素子を構成し、走査回路により信号の伝送
を行っていることにより、転送電極及び垂直転送レジス
タを有するＣＣＤ固体撮像素子と比較して、長い距離の
信号伝送を高速に行うことができる。これにより、固体
撮像素子の大画面化を図っても、伝送に要する時間の増
大を抑制することができることから、この点においても
容易に大画面化を実現することができる。
【００４１】また、センサ領域を構成するアモルファス
シリコン層１２が、薄膜トランジスタ１５に接続された
画素電極１１を介して積層されて成るため、ガラス基板
２とは反対側の透明電極１３の側から光を入射させるこ
とにより、入射光が薄膜トランジスタ１５やその配線等
に遮られることがなく、ほぼ全面的に入射光を利用する
ことができる。即ち開口率をほぼ１００％とすることが
できる。従って、光の利用効率を向上させて、感度を高
くすることが可能になる。
シリコン層１２が、薄膜トランジスタ１５に接続された
画素電極１１を介して積層されて成るため、ガラス基板
２とは反対側の透明電極１３の側から光を入射させるこ
とにより、入射光が薄膜トランジスタ１５やその配線等
に遮られることがなく、ほぼ全面的に入射光を利用する
ことができる。即ち開口率をほぼ１００％とすることが
できる。従って、光の利用効率を向上させて、感度を高
くすることが可能になる。
【００４２】そして、各製造工程の熱処理温度を４００
℃以下の低温とすることにより、ガラス基板２を使用す
ることが可能になる。
℃以下の低温とすることにより、ガラス基板２を使用す
ることが可能になる。
【００４３】即ち本実施の形態によれば、安価なガラス
基板２を用いても、感度が高く、電子の移動度が単結晶
シリコン基板と同様に高く、かつ高速駆動が可能である
ため、大画面でかつ高性能な固体撮像素子を実現するこ
とができる。
基板２を用いても、感度が高く、電子の移動度が単結晶
シリコン基板と同様に高く、かつ高速駆動が可能である
ため、大画面でかつ高性能な固体撮像素子を実現するこ
とができる。
【００４４】尚、図２に示した垂直走査回路３８や水平
走査回路３９等の駆動回路や、その他周辺部の回路等
を、画素の薄膜トランジスタ１５と同様にガラス基板２
上の多結晶シリコン薄膜３に形成された薄膜トランジス
タで形成することも可能である。
走査回路３９等の駆動回路や、その他周辺部の回路等
を、画素の薄膜トランジスタ１５と同様にガラス基板２
上の多結晶シリコン薄膜３に形成された薄膜トランジス
タで形成することも可能である。
【００４５】上述の実施の形態では、基板をガラス基板
２としたが、その他の材料を基板に用いることもでき
る。基板上に多結晶シリコン薄膜を例えば４００℃以下
の低温で形成し、この多結晶シリコン薄膜を用いて薄膜
トランジスタを形成して固体撮像素子のスイッチ素子を
構成することにより、基板の耐熱性や電子移動度や結晶
性等の制約が緩和されるため、基板材料の選択の自由度
が広がる。このように、基板材料の選択の自由度が広が
ることにより、シリコン単結晶基板を用いた場合よりも
材料費を低減することが可能である。
２としたが、その他の材料を基板に用いることもでき
る。基板上に多結晶シリコン薄膜を例えば４００℃以下
の低温で形成し、この多結晶シリコン薄膜を用いて薄膜
トランジスタを形成して固体撮像素子のスイッチ素子を
構成することにより、基板の耐熱性や電子移動度や結晶
性等の制約が緩和されるため、基板材料の選択の自由度
が広がる。このように、基板材料の選択の自由度が広が
ることにより、シリコン単結晶基板を用いた場合よりも
材料費を低減することが可能である。
【００４６】そして、石英やサファイア等の材料からな
る絶縁基板を用いて、同様の構成の固体撮像素子を形成
することも可能である。上述のようにガラス基板２を用
いた場合には、より安価に固体撮像素子を形成できる利
点を有する。
る絶縁基板を用いて、同様の構成の固体撮像素子を形成
することも可能である。上述のようにガラス基板２を用
いた場合には、より安価に固体撮像素子を形成できる利
点を有する。
【００４７】本発明は、上述の実施の形態に限定される
ものではなく、本発明の要旨を逸脱しない範囲でその他
様々な構成が取り得る。
ものではなく、本発明の要旨を逸脱しない範囲でその他
様々な構成が取り得る。
【００４８】
【発明の効果】上述の本発明によれば、薄膜トランジス
タによるスイッチ素子により、長い距離の信号伝送を高
速に行うことができる。即ち大画面化を図っても伝送を
高速に行うことが可能である。また、薄膜トランジスタ
を構成する薄膜の特性を向上させれば、電子の移動度を
シリコン基板と同様に高くすることが可能である。従っ
て、基板の材料がシリコン単結晶基板に限定されず、材
料費を低減して安価に固体撮像素子を形成することが可
能であり、容易に固体撮像素子の大画面化が実現でき
る。
タによるスイッチ素子により、長い距離の信号伝送を高
速に行うことができる。即ち大画面化を図っても伝送を
高速に行うことが可能である。また、薄膜トランジスタ
を構成する薄膜の特性を向上させれば、電子の移動度を
シリコン基板と同様に高くすることが可能である。従っ
て、基板の材料がシリコン単結晶基板に限定されず、材
料費を低減して安価に固体撮像素子を形成することが可
能であり、容易に固体撮像素子の大画面化が実現でき
る。
【００４９】また、基板とは反対側から光をセンサ領域
に入射させれば、ほぼ全面的に入射光を利用することが
できるため、感度を高くすることができる。
に入射させれば、ほぼ全面的に入射光を利用することが
できるため、感度を高くすることができる。
【００５０】そして、上述の本発明によれば、感度が高
く、電子の移動度がシリコン基板と同様に高く、かつ高
速駆動が可能であるため、ガラス基板等の安価な基板を
用いても、高性能な固体撮像素子を実現することができ
る。
く、電子の移動度がシリコン基板と同様に高く、かつ高
速駆動が可能であるため、ガラス基板等の安価な基板を
用いても、高性能な固体撮像素子を実現することができ
る。
【図１】本発明の一実施の形態の固体撮像素子の概略構
成図（断面図）である。
成図（断面図）である。
【図２】図１の固体撮像素子の回路構成の一形態を示す
図である。
図である。
【図３】Ａ〜Ｅ 図１の固体撮像素子の製造工程を示す
工程図である。
工程図である。
【図４】Ｆ〜Ｉ 図１の固体撮像素子の製造工程を示す
工程図である。
工程図である。
【図５】Ｊ、Ｋ 図１の固体撮像素子の製造工程を示す
工程図である。
工程図である。
１ 固体撮像素子、２ ガラス基板、３ 多結晶シリコ
ン薄膜、４ ゲート絶縁膜、５ ゲート電極、６，７
ソース／ドレイン領域、８，１０ 絶縁層、９導電材
層、１１ 画素電極、１２ アモルファスシリコン層
（センサ領域）、１３ 透明電極、１５ 薄膜トランジ
スタ、２０，３１ 単位画素、３２ センサダイオー
ド、３３ 転送トランジスタ、３４ 垂直選択線、３５
垂直信号線、３６ 水平信号線、３７ 水平選択トラ
ンジスタ、３８ 垂直走査回路、３９水平走査回路、４
０ 出力部
ン薄膜、４ ゲート絶縁膜、５ ゲート電極、６，７
ソース／ドレイン領域、８，１０ 絶縁層、９導電材
層、１１ 画素電極、１２ アモルファスシリコン層
（センサ領域）、１３ 透明電極、１５ 薄膜トランジ
スタ、２０，３１ 単位画素、３２ センサダイオー
ド、３３ 転送トランジスタ、３４ 垂直選択線、３５
垂直信号線、３６ 水平信号線、３７ 水平選択トラ
ンジスタ、３８ 垂直走査回路、３９水平走査回路、４
０ 出力部
フロントページの続き Ｆターム(参考） 4M118 AA01 AA10 AB01 BA05 BA07 BA14 CB06 CB14 EA01 FB09 FB13 5C024 BA01 CA12 CA31 GA01 GA31 5F049 MA01 MB05 NA01 NA03 NA18 NB05 RA08 SE04 SS01 SS03 UA07
Claims (2)
- 【請求項１】 基板上に薄膜トランジスタによるスイッ
チ素子が形成され、 上記スイッチ素子に接続された画素電極を介して、アモ
ルファス半導体層によるセンサ領域が積層されて成るこ
とを特徴とする固体撮像素子。 - 【請求項２】 上記基板が絶縁基板で形成されて成るこ
とを特徴とする請求項１に記載の固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32293099A JP2001144279A (ja) | 1999-11-12 | 1999-11-12 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32293099A JP2001144279A (ja) | 1999-11-12 | 1999-11-12 | 固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001144279A true JP2001144279A (ja) | 2001-05-25 |
Family
ID=18149228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32293099A Pending JP2001144279A (ja) | 1999-11-12 | 1999-11-12 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001144279A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008093834A1 (ja) | 2007-02-02 | 2008-08-07 | Rohm Co., Ltd. | 固体撮像装置およびその製造方法 |
| WO2009125688A1 (ja) | 2008-04-11 | 2009-10-15 | ローム株式会社 | 光電変換装置およびその製造方法、および固体撮像装置 |
| US8362527B2 (en) | 2007-12-19 | 2013-01-29 | Rohm Co., Ltd. | Solid-state imaging device and fabrication method thereof |
| US9515115B2 (en) | 2013-12-20 | 2016-12-06 | Sony Semiconductor Solutions Corporation | Solid-state image sensor, method of producing the same, and electronic apparatus |
| CN111033760A (zh) * | 2017-08-09 | 2020-04-17 | 株式会社钟化 | 光电转换元件和光电转换装置 |
-
1999
- 1999-11-12 JP JP32293099A patent/JP2001144279A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008093834A1 (ja) | 2007-02-02 | 2008-08-07 | Rohm Co., Ltd. | 固体撮像装置およびその製造方法 |
| US8299510B2 (en) | 2007-02-02 | 2012-10-30 | Rohm Co., Ltd. | Solid state imaging device and fabrication method for the same |
| US9202962B2 (en) | 2007-02-02 | 2015-12-01 | Rohm Co., Ltd. | Solid state imaging device and fabrication method for the same |
| US8362527B2 (en) | 2007-12-19 | 2013-01-29 | Rohm Co., Ltd. | Solid-state imaging device and fabrication method thereof |
| US8486750B2 (en) | 2007-12-19 | 2013-07-16 | Rohm Co., Ltd. | Solid-state imaging device and fabrication method thereof |
| WO2009125688A1 (ja) | 2008-04-11 | 2009-10-15 | ローム株式会社 | 光電変換装置およびその製造方法、および固体撮像装置 |
| US8592933B2 (en) | 2008-04-11 | 2013-11-26 | Rohm Co., Ltd. | Photoelectric conversion device, fabrication method for the same, and solid state imaging device |
| US9515115B2 (en) | 2013-12-20 | 2016-12-06 | Sony Semiconductor Solutions Corporation | Solid-state image sensor, method of producing the same, and electronic apparatus |
| CN111033760A (zh) * | 2017-08-09 | 2020-04-17 | 株式会社钟化 | 光电转换元件和光电转换装置 |
| CN111033760B (zh) * | 2017-08-09 | 2023-01-03 | 株式会社钟化 | 光电转换元件和光电转换装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4271268B2 (ja) | イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置 | |
| JP3189990B2 (ja) | 電子回路装置 | |
| JP5505709B2 (ja) | 固体撮像素子およびその製造方法、並びに電子機器 | |
| JP4304927B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH0750402A (ja) | オーバフロードレイン構造を有する電荷結合素子型固体撮像装置 | |
| US20130149809A1 (en) | Photoelectric conversion element and method for manufacturing same | |
| US20140008745A1 (en) | Solid-state imaging device and electronic apparatus | |
| JP2765635B2 (ja) | 光電変換装置 | |
| JP2000156522A (ja) | 光電変換装置 | |
| JP2009218438A (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| JP2001144279A (ja) | 固体撮像素子 | |
| JP2004014802A (ja) | 撮像装置 | |
| JP2845216B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP3154850B2 (ja) | 光電変換装置及びその製造方法 | |
| JP5025596B2 (ja) | イメージセンサ | |
| JPH0799297A (ja) | 固体撮像装置 | |
| JPH06140618A (ja) | 固体撮像素子 | |
| JP2003158253A (ja) | 光電変換装置及びそれを用いたｘ線検出装置 | |
| JP2010177362A (ja) | 半導体装置およびその製造方法ならびに表示装置 | |
| JP3228552B2 (ja) | 固体撮像装置及びその製造方法 | |
| KR20210046929A (ko) | 이미지 센서 | |
| JP2559465B2 (ja) | 固体撮像装置 | |
| KR20060044088A (ko) | 트랜치 구조의 전달 게이트를 가지는 고체 촬상 소자의픽셀 회로 | |
| JP4439852B2 (ja) | 密着型エリアセンサ | |
| JP2005038908A (ja) | 光電変換装置とその製造方法、並びに固体撮像素子 |