JP2001127304A - Semiconductor device and manufacturing method therefor, and electronic device - Google Patents

Semiconductor device and manufacturing method therefor, and electronic device

Info

Publication number
JP2001127304A
JP2001127304A JP2000242575A JP2000242575A JP2001127304A JP 2001127304 A JP2001127304 A JP 2001127304A JP 2000242575 A JP2000242575 A JP 2000242575A JP 2000242575 A JP2000242575 A JP 2000242575A JP 2001127304 A JP2001127304 A JP 2001127304A
Authority
JP
Japan
Prior art keywords
semiconductor film
laser light
film
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000242575A
Other languages
Japanese (ja)
Other versions
JP4919530B2 (en
JP2001127304A5 (en
Inventor
Kenji Kasahara
健司 笠原
Ritsuko Kawasaki
律子 河崎
Hisashi Otani
久 大谷
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000242575A priority Critical patent/JP4919530B2/en
Publication of JP2001127304A publication Critical patent/JP2001127304A/en
Publication of JP2001127304A5 publication Critical patent/JP2001127304A5/ja
Application granted granted Critical
Publication of JP4919530B2 publication Critical patent/JP4919530B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a laser annealing method for a crystalline semiconductor film with large crystal size. SOLUTION: When an amorphous semiconductor film is crystallized under laser beam irradiation, the front and rear surfaces of the amorphous semiconductor film are irradiated with laser beam. The relation 0<I0'/I0<1 or 1<I0'/I0 is established where I0'/I0 is a ratio between an effective energy intensity of laser beam projected on the front surface and an effective energy intensity I0 of laser beam projected on the rear surface.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はレーザー光を用いた
半導体膜のアニール(以下、レーザーアニールという)
の方法及びそれを行うためのレーザー装置(レーザーと
該レーザーから出力されるレーザー光を被処理体まで導
くための光学系を含む装置)に関する。さらに、そのよ
うなレーザーアニール方法によって形成される半導体装
置及びその作製方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to annealing of a semiconductor film using laser light (hereinafter referred to as laser annealing).
And a laser apparatus (an apparatus including a laser and an optical system for guiding laser light output from the laser to an object to be processed). Further, the present invention relates to a semiconductor device formed by such a laser annealing method and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、薄膜トランジスタ(以下、TFT
という)の開発が進められ、結晶質半導体膜として多結
晶シリコン膜(ポリシリコン膜)を用いたTFTが注目
されている。特に、液晶表示装置(液晶ディスプレイ)
やEL(エレクトロルミネッセンス)表示装置(ELデ
ィスプレイ)においては、画素をスイッチングする素子
やその画素を制御するための駆動回路を形成する素子と
して用いられる。
2. Description of the Related Art In recent years, thin film transistors (hereinafter referred to as TFTs) have been developed.
Has been developed, and a TFT using a polycrystalline silicon film (polysilicon film) as a crystalline semiconductor film has attracted attention. In particular, liquid crystal displays (liquid crystal displays)
And EL (electroluminescence) display devices (EL displays) are used as elements for switching pixels and elements for forming a drive circuit for controlling the pixels.

【0003】ポリシリコン膜を得る手段としては、非晶
質シリコン膜(アモルファスシリコン膜)を結晶化させ
てポリシリコン膜とする技術が一般的である。特に、最
近ではレーザー光を用いてアモルファスシリコン膜を結
晶化する方法が注目されている。本明細書中では、非晶
質半導体膜をレーザー光で結晶化し、結晶質半導体膜を
得る手段をレーザー結晶化という。
As a means for obtaining a polysilicon film, a technique of crystallizing an amorphous silicon film (amorphous silicon film) into a polysilicon film is generally used. In particular, recently, a method of crystallizing an amorphous silicon film using laser light has attracted attention. In this specification, means for crystallizing an amorphous semiconductor film with laser light to obtain a crystalline semiconductor film is called laser crystallization.

【0004】レーザー結晶化は、半導体膜の瞬間的な加
熱が可能であり、ガラス基板やプラスチック基板等の耐
熱性の低い基板上に形成された半導体膜のアニール手段
として有効な技術である。また、従来の電熱炉を用いた
加熱手段(以下、ファーネスアニールという)に比べて
格段にスループットが高い。
[0004] Laser crystallization is a technique capable of instantaneously heating a semiconductor film and effective as an annealing means for a semiconductor film formed on a substrate having low heat resistance such as a glass substrate or a plastic substrate. Further, the throughput is much higher than that of a heating means using a conventional electric furnace (hereinafter, referred to as furnace annealing).

【0005】レーザー光にも様々な種類があるが、一般
的にはパルス発振型のエキシマレーザーを発振源とする
レーザー光(以下、エキシマレーザー光という)を用い
たレーザー結晶化が用いられている。エキシマレーザー
は出力が大きく、高周波数での繰り返し照射が可能であ
るという利点を有し、さらにエキシマレーザー光はシリ
コン膜に対しての吸収係数が高いという利点を有する。
There are various types of laser light, and generally, laser crystallization using laser light (hereinafter referred to as excimer laser light) using a pulse oscillation type excimer laser as an oscillation source is used. . An excimer laser has an advantage that it has a large output and can be repeatedly irradiated at a high frequency, and has an advantage that an excimer laser beam has a high absorption coefficient with respect to a silicon film.

【0006】現在、最も注目されている問題はレーザー
光で結晶化された結晶質半導体膜の結晶粒径を如何に大
きくするかである。当然のことながら、一つの結晶粒
(グレインともいう)が大きくなれば、TFTの特にチ
ャネル形成領域を横切る結晶粒界の数が減る。そのた
め、電界効果移動度やしきい値電圧といったTFTの代
表的な電気特性のばらつきを改善することが可能とな
る。
At present, the most noticeable problem is how to increase the crystal grain size of a crystalline semiconductor film crystallized by laser light. As a matter of course, as one crystal grain (also referred to as a grain) becomes larger, the number of crystal grain boundaries that traverse the TFT, particularly, the channel formation region decreases. Therefore, it is possible to improve variations in typical electric characteristics of the TFT such as the field-effect mobility and the threshold voltage.

【0007】また、各結晶粒の内部は、比較的きれいな
結晶性を維持しており、上述のTFTの諸特性を向上さ
せるためには、一つの結晶粒の内部に完全にチャネル形
成領域が収まるようにしてTFTを形成することが望ま
しい。
Further, the inside of each crystal grain maintains relatively clean crystallinity, and in order to improve the above-mentioned various characteristics of the TFT, the channel forming region is completely contained within one crystal grain. It is desirable to form a TFT in such a manner.

【0008】しかしながら、現在の技術では結晶粒径の
十分に大きな結晶質半導体膜を得ることは困難であり、
実験的に得られたという報告はあるものの、実用化レベ
ルには達していないのが現状である。
However, it is difficult to obtain a crystalline semiconductor film having a sufficiently large crystal grain size with the current technology.
Although there are reports that they were obtained experimentally, they have not yet reached the level of practical use.

【0009】実験的には「"High-Mobility Poly-Si Thi
n-Film Transistors Fabricated bya Novel Excimer La
ser Crystallization Method", K.Shimizu, O.Sugiura
andM.Matumura, IEEE Transactions on Electron Devic
es vol.40, No.1, pp112-117,1993」に示されるような
結果が得られている。同文献は、基板上にSi/SiO
2/n+Siの3層構造を形成し、エキシマレーザー光を
Si側とn+Si側の両方向から照射している。そし
て、このような構成により結晶粒径を大きくできる旨が
示されている。
Experimentally, "" High-Mobility Poly-Si Thi
n-Film Transistors Fabricated bya Novel Excimer La
ser Crystallization Method ", K.Shimizu, O.Sugiura
andM.Matumura, IEEE Transactions on Electron Devic
es vol.40, No.1, pp112-117, 1993 ”. This reference discloses that Si / SiO
A three-layer structure of 2 / n + Si is formed, and excimer laser light is irradiated from both directions of the Si side and the n + Si side. It is shown that such a configuration can increase the crystal grain size.

【0010】[0010]

【発明が解決しようとする課題】本発明は、上記問題点
を解決するための技術であり、結晶粒径の大きい結晶質
半導体膜を得るためのレーザーアニール方法及びそのレ
ーザーアニール方法に用いるレーザー装置を提供するこ
とを課題とする。また、そのようなレーザーアニール方
法を用いた半導体装置及びその作製方法を提供すること
を課題とする。
SUMMARY OF THE INVENTION The present invention is directed to solving the above-mentioned problems, and is directed to a laser annealing method for obtaining a crystalline semiconductor film having a large crystal grain size and a laser apparatus used for the laser annealing method. The task is to provide Another object is to provide a semiconductor device using such a laser annealing method and a manufacturing method thereof.

【0011】[0011]

【課題を解決するための手段】本発明の要旨は、非晶質
半導体膜を結晶化するにあたって、レーザー光を非晶質
半導体膜の表面(上に薄膜が重ねられていく面)及び裏
面(表面とは反対側の面)に同時に照射し、且つ、その
表面に照射されたレーザー光(以下、第一次レーザー光
という)の実効エネルギー強度と裏面に照射されるレー
ザー光(以下、第二次レーザー光という)の実効エネル
ギー強度とを異なるものとする点にある。
SUMMARY OF THE INVENTION The gist of the present invention is that when crystallizing an amorphous semiconductor film, a laser beam is applied to the surface of the amorphous semiconductor film (the surface on which the thin film is superposed) and the back surface ( And the effective energy intensity of the laser light (hereinafter referred to as primary laser light) applied to the front surface and the laser light applied to the back surface (hereinafter referred to as second laser light). (Referred to as secondary laser light).

【0012】即ち、第一次レーザー光の実効エネルギー
強度を(I0)とし、第二次レーザー光の実効エネルギ
ー強度を(I0')とした時、実効エネルギー強度比(I
0'/I0)に「0<I0'/I0<1」または「1<I0'/
0」の関係が成り立つようにレーザー光を照射するこ
とを特徴とする。勿論、I0・I0'≠0である。
That is, when the effective energy intensity of the primary laser light is (I 0 ) and the effective energy intensity of the secondary laser light is (I 0 ′), the effective energy intensity ratio (I 0 )
0 ′ / I 0 ) to “0 <I 0 ′ / I 0 <1” or “1 <I 0 ′ /
It is characterized by irradiating a laser beam so that the relationship of “I 0 ” is satisfied. Of course, I 0 · I 0 ′ ≠ 0.

【0013】なお、本明細書中において、「実効エネル
ギー強度」とはレーザー光が非晶質半導体膜の表面また
は裏面に達した時に有するエネルギー強度であり、反射
等によるエネルギー損失を考慮したエネルギー強度(こ
こでは、単位は密度:mJ/cm2で表す)と定義す
る。測定することはできないが、レーザー光の経路に存
在する媒質が判れば反射率や透過率の計算から求めるこ
とができる。
In this specification, the term “effective energy intensity” refers to the energy intensity of a laser beam when it reaches the front or back surface of the amorphous semiconductor film, and is an energy intensity in consideration of energy loss due to reflection or the like. Here, the unit is defined as density: mJ / cm 2 . Although it cannot be measured, it can be obtained from the calculation of reflectance and transmittance if the medium existing in the path of the laser beam is known.

【0014】例えば、図6に示す構造に本発明を実施し
た場合について、実効エネルギー強度の具体的な算出方
法を説明する。図6において、601はアルミニウムで
なる反射体、602はコーニング社#1737基板(厚
さ0.7mm)、603は200nm厚の窒化酸化シリ
コン膜(以下、SiON膜という)、604は55nm
厚のアモルファスシリコン膜である。このような試料に
対して空気中で、波長308nmのXeClエキシマレ
ーザー光を照射する場合を例にとる。
For example, a specific method of calculating the effective energy intensity when the present invention is applied to the structure shown in FIG. 6 will be described. In FIG. 6, 601 is a reflector made of aluminum, 602 is a Corning # 1737 substrate (0.7 mm thick), 603 is a 200-nm-thick silicon nitride oxide film (hereinafter referred to as SiON film), and 604 is 55 nm
It is a thick amorphous silicon film. A case where such a sample is irradiated with XeCl excimer laser light having a wavelength of 308 nm in the air will be taken as an example.

【0015】アモルファスシリコン膜604に到達する
直前のレーザー光(波長308nm)のエネルギー強度
を(Ia)とする。このとき、第一次レーザー光の実効
エネルギー強度(I0)は、アモルファスシリコン膜の
表面におけるレーザー光の反射を考慮して、I0=I
a(1−RSi)で表される。但し、RSiはレーザー光の
反射率である。この場合、計算ではI0=0.45Ia
なる。
The energy intensity of the laser light (wavelength 308 nm) immediately before reaching the amorphous silicon film 604 is defined as (I a ). At this time, the effective energy intensity (I 0 ) of the primary laser light is given by I 0 = I 0 in consideration of the reflection of the laser light on the surface of the amorphous silicon film.
a is represented by (1−R Si ). Here, R Si is the reflectance of the laser beam. In this case, the I 0 = 0.45I a in the calculation.

【0016】また、第二次レーザー光の実効エネルギー
強度(I0')は、I0'=Ia1737Al1737(1−R
SiON-Si)で表される。但し、T1737は#1737基板
の透過率、RAlはアルミニウム表面での反射率、R
SiON-SiはSiON膜中からアモルファスシリコン膜へ
入射する際の反射率である。なお、空気中からSiON
膜へ入射する際の反射率、SiON膜中の透過率、Si
ON膜中から#1737基板へ入射する際の反射率及び
#1737基板中からSiON膜へ入射する際の反射率
は、実験的に無視しうることが判明したので計算に含め
なかった。この場合、計算ではI0'=0.13Iaとな
る。
The effective energy intensity (I 0 ′) of the secondary laser light is I 0 ′ = I a T 1737 R Al T 1737 (1-R
SiON-Si ). Here, T 1737 is the transmittance of the # 1737 substrate, R Al is the reflectance on the aluminum surface, R
SiON-Si is the reflectivity when entering the amorphous silicon film from inside the SiON film. In addition, SiON
Reflectance when entering the film, transmittance in SiON film, Si
The reflectivity when entering the # 1737 substrate from inside the ON film and the reflectivity when entering the SiON film from inside the # 1737 substrate were not included in the calculation because it was experimentally found to be negligible. In this case, the I 0 '= 0.13I a in the calculation.

【0017】従って、図6の構造の場合、第一次レーザ
ー光の実効エネルギー強度(I0)は0.45Ia、第二
次レーザー光の実効エネルギー強度(I0')は0.13
aと求められる。即ち、実効エネルギー強度比(I0'
/I0)は0.29である。以上のようにして求められ
る実効エネルギー強度比が、0<I0'/I0<1を満た
すという点が本発明の特徴の一つである。
Accordingly, in the case of the structure shown in FIG. 6, the effective energy intensity (I 0 ) of the primary laser light is 0.45I a , and the effective energy intensity (I 0 ′) of the secondary laser light is 0.13.
Obtained as I a. That is, the effective energy intensity ratio (I 0
/ I 0 ) is 0.29. One of the features of the present invention is that the effective energy intensity ratio obtained as described above satisfies 0 <I 0 ′ / I 0 <1.

【0018】また、第一次レーザー光の強度が第二次レ
ーザー光の強度よりも小さい場合においても本発明は成
り立つ。即ち、実効エネルギー強度比が1<I0'/I0
を満たす場合においても本発明が成り立つ。
Further, the present invention can be realized even when the intensity of the primary laser light is smaller than the intensity of the secondary laser light. That is, the effective energy intensity ratio is 1 <I 0 ′ / I 0
The present invention is also satisfied when the condition is satisfied.

【0019】第一次レーザー光と第二次レーザー光の実
効エネルギー強度を異なるものとするためには、以下の
方法が挙げられる。 1)基板の下に設けた反射体を用いて非晶質半導体膜の
表面及び裏面にレーザー光を照射する際に、反射体の反
射率を調節することで第二次レーザー光の実効エネルギ
ー強度を減衰させ、相対的に第一次レーザー光の実効エ
ネルギー強度よりも小さくする方法。 2)第一次レーザー光を途中で分割して第二次レーザー
光を形成し、第一次レーザー光の実効エネルギー強度も
しくは第二次レーザー光の実効エネルギー強度をフィル
ター(バリアブルアッテネータ等)で減衰させ、相対的
に両者の実効エネルギー強度を異なるものとする方法。 3)非晶質半導体膜を形成する基板の材質によって、第
二次レーザー光の実効エネルギー強度を減衰させ、相対
的に第一次レーザー光の実効エネルギー強度よりも小さ
くする方法。 4)基板と非晶質半導体膜の間に絶縁膜を挟み、第二次
レーザー光の実効エネルギー強度をその絶縁膜で減衰さ
せ、相対的に第一次レーザー光の実効エネルギー強度よ
りも小さくする方法。 5)非晶質半導体膜の表面を絶縁膜で覆っておき、非晶
質半導体膜の表面における第一次レーザー光の反射率を
小さくすることで、第一次レーザー光の実効エネルギー
強度を相対的に第二次レーザー光の実効エネルギー強度
よりも大きくなるようにする方法。 6)非晶質半導体膜を絶縁膜で覆っておき、第一次レー
ザー光の実効エネルギーをその絶縁膜で減衰させ、相対
的に第二次レーザー光の実効エネルギーよりも小さくな
るようにする方法。 7)第一次レーザー光と第二次レーザー光をそれぞれ別
のレーザーを発振源として形成し、両者の実効エネルギ
ー強度を異なるものとする方法。
In order to make the effective energy intensities of the primary laser light and the secondary laser light different, the following method can be used. 1) When irradiating laser light to the front and back surfaces of the amorphous semiconductor film using a reflector provided below the substrate, the effective energy intensity of the secondary laser light is adjusted by adjusting the reflectance of the reflector. Attenuating the laser beam so that it is relatively smaller than the effective energy intensity of the primary laser beam. 2) The primary laser light is split in the middle to form a secondary laser light, and the effective energy intensity of the primary laser light or the secondary laser light is attenuated by a filter (variable attenuator, etc.). And making the effective energy intensities of the two relatively different. 3) A method in which the effective energy intensity of the secondary laser light is attenuated depending on the material of the substrate on which the amorphous semiconductor film is formed, and is relatively smaller than the effective energy intensity of the primary laser light. 4) An insulating film is interposed between the substrate and the amorphous semiconductor film, and the effective energy intensity of the secondary laser light is attenuated by the insulating film so as to be relatively smaller than the effective energy intensity of the primary laser light. Method. 5) By covering the surface of the amorphous semiconductor film with an insulating film and reducing the reflectance of the primary laser light on the surface of the amorphous semiconductor film, the effective energy intensity of the primary laser light is relatively reduced. Method to make the effective energy intensity of the secondary laser light larger than the effective energy intensity. 6) A method in which the amorphous semiconductor film is covered with an insulating film, and the effective energy of the primary laser light is attenuated by the insulating film so as to be relatively smaller than the effective energy of the secondary laser light. . 7) A method in which the primary laser light and the secondary laser light are formed using different lasers as oscillation sources, and the effective energy intensities thereof are different.

【0020】また、本発明はレーザーの種類によるもの
ではなく、一般的に知られるエキシマレーザー(代表的
にはKrFレーザーもしくはXeClレーザー)、固体
レーザー(代表的にはNd:YAGレーザーもしくはル
ビーレーザー)、ガスレーザー(代表的にはアルゴンレ
ーザーもしくはヘリウム・ネオンレーザー)、金属蒸気
レーザー(代表的には銅蒸気レーザーもしくはヘリウム
・カドミウムレーザー)または半導体レーザーを用いる
ことができる。
The present invention does not depend on the type of laser, but generally known excimer laser (typically, KrF laser or XeCl laser), solid laser (typically, Nd: YAG laser or ruby laser). A gas laser (typically, an argon laser or a helium-neon laser), a metal vapor laser (typically, a copper vapor laser or a helium-cadmium laser), or a semiconductor laser can be used.

【0021】なお、Nd:YAGレーザーのように基本
波(第1高調波:波長1064nm)の波長が長いレー
ザー光を用いる場合は、第2高調波、第3高調波もしく
は第4高調波を用いるのが好ましい。これらの高調波は
非線形結晶(非線形素子)を用いて得ることができる。
また、公知のQスイッチ方式を用いても良い。
When a laser beam having a long fundamental wave (first harmonic: wavelength 1064 nm), such as an Nd: YAG laser, is used, the second, third, or fourth harmonic is used. Is preferred. These harmonics can be obtained using a non-linear crystal (non-linear element).
Further, a known Q-switch method may be used.

【0022】〔発明に至るまでの経緯〕ここで、本出願
人が本発明に想到した経緯について、実験結果に基づい
て説明する。図7に示すSEM(Scanning Electron Mi
croscopy)写真はレーザー結晶化により形成したポリシ
リコン膜にセコ・エッチングを施した後の写真である。
セコ・エッチング技術に関する詳細は、「F.Secco d' A
ragona:"Dislocation Etch for (100) Planes in Silic
on".J.Electrochem.soc.Vol.119.No.7.pp.948-950(197
2)」を参考にすれば良い。
[Circumstances leading up to the invention] Here, the background that the present applicant came to the present invention will be described based on experimental results. SEM (Scanning Electron Mi) shown in FIG.
The croscopy photograph is a photograph after the polysilicon film formed by laser crystallization is subjected to Secco etching.
For more information on Seco etching technology, see "F.Secco d'A
ragona: "Dislocation Etch for (100) Planes in Silic
on ".J.Electrochem.soc.Vol.119.No.7.pp.948-950 (197
2) ”.

【0023】どちらもコーニング社製#1737基板
(厚さ0.7mm)の上に酸化シリコン膜(厚さ200
nm)を介してアモルファスシリコン膜(厚さ55n
m)を形成し、エキシマレーザー光を照射して得てい
る。なお、この実験で用いたエキシマレーザー光は、励
起ガスとしてXeClガスを用いた波長308nmのパ
ルスレーザー光であり、パルス幅は30ns、ショット
数は20ショット、エネルギー密度は370mJ/cm
2とした。
In both cases, a silicon oxide film (thickness: 200 mm) was placed on a Corning # 1737 substrate (thickness: 0.7 mm).
nm) through an amorphous silicon film (thickness 55n).
m) is formed, and is obtained by irradiating an excimer laser beam. The excimer laser light used in this experiment was a pulse laser light having a wavelength of 308 nm using XeCl gas as an excitation gas, a pulse width was 30 ns, the number of shots was 20, and the energy density was 370 mJ / cm.
And 2 .

【0024】図7(A)はアモルファスシリコン膜の表
面のみにレーザー光を照射して得たポリシリコン膜(平
均結晶粒径は約0.3μm)であり、図7(B)はアモ
ルファスシリコン膜の表面及び裏面にレーザー光を照射
して得たポリシリコン膜(平均結晶粒径は約1.5μ
m)である。これによればアモルファスシリコン膜の表
面及び裏面にレーザー光を照射して得たポリシリコン膜
の方が結晶粒径は約5倍も大きく、両面からの照射が非
常に効果的であることが確認された。
FIG. 7A shows a polysilicon film (average crystal grain diameter is about 0.3 μm) obtained by irradiating laser light only to the surface of the amorphous silicon film, and FIG. 7B shows the amorphous silicon film. A polysilicon film obtained by irradiating a laser beam to the front and back surfaces of the semiconductor device (the average crystal grain size is about 1.5 μm)
m). According to this, the polysilicon film obtained by irradiating the laser light to the front and back surfaces of the amorphous silicon film has a crystal grain size about 5 times larger than that of the amorphous silicon film, and it has been confirmed that irradiation from both surfaces is very effective. Was done.

【0025】なお、本明細書中において、平均結晶粒径
の定義は特開平11−219133号出願の明細書中に
おける「結晶粒領域の平均径の定義」に準ずるものとす
る。
In the present specification, the definition of the average crystal grain size is based on the definition of the average diameter of the crystal grain region in the specification of Japanese Patent Application Laid-Open No. 11-219133.

【0026】以上のように、非晶質半導体膜の表面及び
裏面にレーザー光を照射することで結晶粒径を大きくで
きることが確認された。なお、従来例で示した文献中の
実験は、結晶化させようとする半導体膜の裏面に直接レ
ーザー光は照射されず、n+Siの余熱を利用して蓄熱
効果を狙っており、本出願人が行った実験とは全く構成
が異なっている。
As described above, it has been confirmed that the crystal grain size can be increased by irradiating the front and back surfaces of the amorphous semiconductor film with laser light. In the experiments in the literature described in the conventional example, the back surface of the semiconductor film to be crystallized is not directly irradiated with the laser beam, but aims at the heat storage effect using the residual heat of n + Si. The configuration is completely different from the experiment performed by humans.

【0027】次に、本出願人は、ガラス基板の代わりに
石英基板を用いて同様の実験(但し、レーザー光のエネ
ルギー密度は200mJ/cm2とした。)を行った。
その結果、図8に示すような結果(セコ・エッチング後
のSEM写真)が得られた。
Next, the present applicant conducted a similar experiment using a quartz substrate instead of a glass substrate (provided that the energy density of the laser beam was 200 mJ / cm 2 ).
As a result, the result as shown in FIG. 8 (SEM photograph after Seco etching) was obtained.

【0028】図8(A)はアモルファスシリコン膜の表
面のみにレーザー光を照射して得られたポリシリコン膜
であり、図8(B)はアモルファスシリコン膜の表面及
び裏面にレーザー光を照射して得られたポリシリコン膜
である。これによれば基板として石英基板を用いた場
合、平均結晶粒径はせいぜい0.4〜0.5μm程度で
あり、図7(B)に示したような大粒径化は確認できな
かった。また、基板の片面から照射しても両面から照射
しても結晶粒径に差は見られなかった。即ち、前述と同
様に、非晶質半導体膜の表面及び裏面にレーザー光を照
射したにも拘わらず、平均結晶粒径の増大という効果は
確認されなかった。
FIG. 8A shows a polysilicon film obtained by irradiating only the surface of the amorphous silicon film with a laser beam, and FIG. 8B shows the polysilicon film obtained by irradiating the laser beam on the front and back surfaces of the amorphous silicon film. This is a polysilicon film obtained by the above method. According to this, when a quartz substrate was used as the substrate, the average crystal grain size was at most about 0.4 to 0.5 μm, and the increase in grain size as shown in FIG. 7B could not be confirmed. In addition, no difference was observed in the crystal grain size when the irradiation was performed from one side or both sides of the substrate. That is, as described above, the effect of increasing the average crystal grain size was not confirmed despite the laser light irradiation on the front and back surfaces of the amorphous semiconductor film.

【0029】そこで本出願人は、以上の実験結果につい
て考察し、図7及び図8に示した実験の差は、ガラス基
板の透過率(約50%)と石英基板の透過率(約93
%)の差、即ち、非晶質半導体膜の裏面に照射されるレ
ーザー光の実効エネルギー強度の差であると予想した。
そして、確認のため以下のような実験を行った。
Then, the present applicant considered the above experimental results, and the difference between the experiments shown in FIGS. 7 and 8 is that the transmittance of the glass substrate (about 50%) and the transmittance of the quartz substrate (about 93%).
%), That is, the difference in the effective energy intensity of the laser light applied to the back surface of the amorphous semiconductor film.
The following experiment was performed for confirmation.

【0030】まず、本実験では図6に示した構造の試料
を、基板602に石英基板を用い、反射体601に窒化
タンタル膜を用いて作製した。そして、この試料に対し
て図7(B)の写真を得たのと同一条件でXeClエキ
シマレーザー光を照射し、得られたポリシリコン膜の平
均結晶粒径をセコ・エッチング後のSEM写真にて確認
した。この結果を図9に示す。
First, in this experiment, a sample having the structure shown in FIG. 6 was manufactured using a quartz substrate as the substrate 602 and a tantalum nitride film as the reflector 601. Then, this sample was irradiated with XeCl excimer laser light under the same conditions as those for obtaining the photograph of FIG. 7 (B), and the average crystal grain size of the obtained polysilicon film was shown on the SEM photograph after Seco etching. Confirmed. The result is shown in FIG.

【0031】図9を見れば判るように、得られたポリシ
リコン膜の結晶粒は、図7(B)のポリシリコン膜とほ
ぼ同じ様な状態で分布していることが確認された。ま
た、図7(B)の写真を得た試料の場合、第一次レーザ
ー光と第二次レーザー光の実効エネルギー強度比が0.
29であることは既に述べた。これは実質的にガラス基
板で第二次レーザー光が減衰した結果である。これと同
じように本実験の試料について実効エネルギー強度比を
計算した結果、0.33という値が得られた。これは実
質的に反射体で第二次レーザー光が減衰した結果であ
る。
As can be seen from FIG. 9, it is confirmed that the crystal grains of the obtained polysilicon film are distributed in almost the same state as the polysilicon film of FIG. 7B. In the case of the sample obtained in the photograph of FIG. 7B, the effective energy intensity ratio between the primary laser light and the secondary laser light is 0.5.
29 has already been mentioned. This is substantially the result of the attenuation of the secondary laser light on the glass substrate. Similarly, as a result of calculating the effective energy intensity ratio for the sample of the present experiment, a value of 0.33 was obtained. This is a result of the secondary laser light being substantially attenuated by the reflector.

【0032】また、図8(B)の試料(石英とアルミニ
ウムでなる反射体の組み合わせ)と図9の試料(石英と
窒化タンタルでなる反射体の組み合わせ)は反射体表面
の材質が異なる以外同一構造であり、異なる点は図9の
試料では反射体表面の反射率が図8(B)の試料よりも
小さい点のみである。
The sample of FIG. 8B (combination of a reflector made of quartz and aluminum) and the sample of FIG. 9 (combination of a reflector made of quartz and tantalum nitride) are the same except that the material of the reflector surface is different. The structure is different from that of the sample of FIG. 9 only in that the reflectance of the reflector surface is smaller than that of the sample of FIG.

【0033】以上の結果を考察すると、非晶質半導体膜
の表面及び裏面にレーザー光を照射して結晶化する場
合、表面側のレーザー光(第一次レーザー光)の実効エ
ネルギー強度よりも、裏面側のレーザー光(第二次レー
ザー光)の実効エネルギー強度が小さい場合において平
均結晶粒径の増加が確認されることが判った。
Considering the above results, when the front and back surfaces of the amorphous semiconductor film are crystallized by irradiating laser light, the effective energy intensity of the laser light (primary laser light) on the front surface side is larger than the effective energy intensity. It was found that when the effective energy intensity of the laser beam (secondary laser beam) on the back side was small, an increase in the average crystal grain size was confirmed.

【0034】[0034]

【発明の実施の形態】〔実施形態1〕本発明の実施形態
の一つについて説明する。図1(A)は本発明のレーザ
ー装置の構成を示す図である。このレーザー装置は、レ
ーザー101、レーザー101を発振源とするレーザー
光を線状に変形する光学系201、透光性基板を固定す
るステージ102を有し、ステージ102にはヒータ1
03とヒータコントローラー104が具備されて、基板
を室温〜550℃の範囲の温度に保持することができ
る。また、ステージ102上には反射体105が設けら
れ、その上に非晶質半導体膜が形成された基板106が
設置される。
[Embodiment 1] One embodiment of the present invention will be described. FIG. 1A is a diagram showing a configuration of a laser device of the present invention. This laser apparatus includes a laser 101, an optical system 201 that linearly transforms laser light using the laser 101 as an oscillation source, and a stage 102 for fixing a light-transmitting substrate.
03 and the heater controller 104 are provided to keep the substrate at a temperature in the range of room temperature to 550 ° C. A reflector 105 is provided on the stage 102, and a substrate 106 on which an amorphous semiconductor film is formed is provided.

【0035】次に、図1(A)のような構成のレーザー
装置において、基板106の保持方法を図1(B)を用
いて説明する。ステージ102に保持された基板106
は、反応室107に設置され、レーザー101を発振源
とする線状のレーザー光が照射される。反応室内は図示
されていない排気系またはガス系により減圧状態または
不活性ガス雰囲気とすることができ、半導体膜を汚染さ
せることなく100〜450℃まで加熱することができ
る。
Next, a method for holding the substrate 106 in the laser device having the structure shown in FIG. 1A will be described with reference to FIG. Substrate 106 held on stage 102
Is installed in the reaction chamber 107, and is irradiated with a linear laser beam having the laser 101 as an oscillation source. The inside of the reaction chamber can be reduced in pressure or in an inert gas atmosphere by an exhaust system or a gas system (not shown), and can be heated to 100 to 450 ° C. without contaminating the semiconductor film.

【0036】また、ステージ102はガイドレール10
8に沿って反応室内を移動することができ、基板の全面
に線状のレーザー光を照射することができる。レーザー
光は基板106の上面に設けられた図示されていない石
英製の窓から入射する。また、図1(B)ではこの反応
室107にトランスファー室109、中間室110、ロ
ード・アンロード室111が接続され、それぞれの室は
仕切弁112、113で分離されている。
The stage 102 is mounted on the guide rail 10.
8, the substrate can be moved in the reaction chamber, and the entire surface of the substrate can be irradiated with linear laser light. The laser light enters from a quartz window (not shown) provided on the upper surface of the substrate 106. In FIG. 1B, a transfer chamber 109, an intermediate chamber 110, and a load / unload chamber 111 are connected to the reaction chamber 107, and these chambers are separated by gate valves 112 and 113.

【0037】ロード・アンロード室111には複数の基
板を保持することが可能なカセット114が設置され、
トランスファー室109に設けられた搬送ロボット11
5により基板が搬送される。基板106'は搬送中の基
板を表す。このような構成とすることによりレーザーア
ニールを減圧下または不活性ガス雰囲気中で連続して処
理することができる。
In the load / unload chamber 111, a cassette 114 capable of holding a plurality of substrates is provided.
Transfer robot 11 provided in transfer room 109
The substrate is transported by 5. The substrate 106 'represents the substrate being transported. With such a configuration, laser annealing can be continuously performed under reduced pressure or in an inert gas atmosphere.

【0038】次に、レーザー光を線状にする光学系20
1の構成について図2を用いて説明する。図2(A)は
光学系201を側面から見た図であり、図2(B)は光
学系201を上面から見た図である。
Next, an optical system 20 for linearizing the laser light
1 will be described with reference to FIG. FIG. 2A is a diagram of the optical system 201 viewed from the side, and FIG. 2B is a diagram of the optical system 201 viewed from the top.

【0039】レーザー101を発振源とするレーザー光
はシリンドリカルレンズアレイ202により縦方向に分
割される。この分割されたレーザー光はシリンドリカル
レンズ203によりさらに横方向に分割される。即ち、
レーザー光はシリンドリカルレンズアレイ202、20
3によって最終的にはマトリクス状に分割されることに
なる。
A laser beam having the laser 101 as an oscillation source is split vertically by a cylindrical lens array 202. The split laser light is further split in the horizontal direction by the cylindrical lens 203. That is,
The laser light is applied to the cylindrical lens arrays 202 and 20.
3 will eventually be divided into a matrix.

【0040】そして、レーザー光はシリンドリカルレン
ズ204により一旦集光される。その際、シリンドリカ
ルレンズ204の直後にシリンドリカルレンズ205を
通る。その後、ミラー206で反射され、シリンドリカ
ルレンズ207を通った後、照射面208に達する。
Then, the laser light is once collected by the cylindrical lens 204. At this time, the light passes through the cylindrical lens 205 immediately after the cylindrical lens 204. After that, the light is reflected by the mirror 206, passes through the cylindrical lens 207, and reaches the irradiation surface 208.

【0041】このとき、照射面208に投影されたレー
ザー光は線状の照射面を示す。即ち、シリンドリカルレ
ンズ207を透過したレーザー光の断面形状は線状にな
っていることを意味する。この線状に変形されたレーザ
ー光の幅方向(短い方向)の均質化は、シリンドリカル
レンズアレイ202、シリンドリカルレンズ204及び
シリンドリカルレンズ207で行われる。また、上記レ
ーザー光の長さ方向(長い方向)の均質化は、シリンド
リカルレンズアレイ203及びシリンドリカルレンズ2
05で行われる。
At this time, the laser light projected on the irradiation surface 208 shows a linear irradiation surface. That is, it means that the cross-sectional shape of the laser beam transmitted through the cylindrical lens 207 is linear. Homogenization of the linearly deformed laser light in the width direction (short direction) is performed by the cylindrical lens array 202, the cylindrical lens 204, and the cylindrical lens 207. The homogenization in the length direction (long direction) of the laser beam is performed by the cylindrical lens array 203 and the cylindrical lens 2.
05.

【0042】次に、基板上に形成された被処理膜の表面
及び裏面からレーザー光を照射するための構成について
図3を用いて説明する。図3に示したのは、図1におけ
る基板106と反射体105との位置関係を示す図であ
る。
Next, a configuration for irradiating a laser beam from the front and back surfaces of the film to be processed formed on the substrate will be described with reference to FIG. FIG. 3 is a diagram showing a positional relationship between the substrate 106 and the reflector 105 in FIG.

【0043】図3において、301は透光性基板であ
り、その表面(薄膜または素子が形成される側の面)に
は絶縁膜302、非晶質半導体膜(または微結晶半導体
膜)303が形成されている。また、透光性基板301
の下にはレーザー光を反射させるための反射体304が
配置される。
In FIG. 3, reference numeral 301 denotes a light-transmitting substrate, and an insulating film 302 and an amorphous semiconductor film (or a microcrystalline semiconductor film) 303 are provided on the surface thereof (the surface on which a thin film or element is formed). Is formed. In addition, the light-transmitting substrate 301
A reflector 304 for reflecting the laser light is disposed below.

【0044】透光性基板301はガラス基板、石英基
板、結晶化ガラス基板若しくはプラスチック基板が用い
られる。この透光性基板301自体で第二次レーザー光
の実効エネルギー強度を調節することが可能である。ま
た、絶縁膜302は酸化シリコン膜や窒化酸化シリコン
膜(SiOxNy)などの珪素を含む絶縁膜を用いれば
良く、この絶縁膜302で第二次レーザー光の実効エネ
ルギー強度を調節しても良い。また、非晶質半導体膜3
03はアモルファスシリコン膜の他に、アモルファスシ
リコンゲルマニウム膜などの化合物半導体膜も含む。
As the translucent substrate 301, a glass substrate, a quartz substrate, a crystallized glass substrate, or a plastic substrate is used. The transmissive substrate 301 itself can adjust the effective energy intensity of the secondary laser light. Further, as the insulating film 302, an insulating film containing silicon such as a silicon oxide film or a silicon nitride oxide film (SiOxNy) may be used, and the effective energy intensity of the secondary laser light may be adjusted with the insulating film 302. Further, the amorphous semiconductor film 3
03 includes a compound semiconductor film such as an amorphous silicon germanium film in addition to the amorphous silicon film.

【0045】また、反射体304は表面(レーザー光の
反射面)に金属膜を形成した基板であっても良いし、金
属元素でなる基板であっても良い。この場合、金属膜と
しては如何なる材料を用いても良い。代表的には、シリ
コン(Si)、アルミニウム(Al)、銀(Ag)、タ
ングステン(W)、チタン(Ti)、タンタル(Ta)
のいずれかの元素を含む金属膜を用いる。例えば、窒化
タングステン(WN)、窒化チタン(TiN)、窒化タ
ンタル(TaN)を用いても良い。
The reflector 304 may be a substrate having a metal film formed on the surface (reflection surface of laser light) or a substrate made of a metal element. In this case, any material may be used for the metal film. Typically, silicon (Si), aluminum (Al), silver (Ag), tungsten (W), titanium (Ti), tantalum (Ta)
A metal film containing any one of the above elements is used. For example, tungsten nitride (WN), titanium nitride (TiN), and tantalum nitride (TaN) may be used.

【0046】さらに、この反射体304は透光性基板3
01に接して設けても良いし、離して設けても良い。ま
た、反射体304を配置する代わりに、基板301の裏
面(表面の反対側の面)に直接上述のような金属膜を形
成し、そこでレーザー光を反射させることも可能であ
る。いずれにしても、この反射体304の反射率で第二
次レーザー光の実効エネルギー強度を調節することがで
きる。また、反射体304を透光性基板301と離して
設置する場合、その隙間に充填する気体(ガス)で第二
次レーザー光のエネルギー強度を制御することも可能で
ある。
Further, the reflector 304 is formed on the transparent substrate 3.
01 may be provided, or may be provided separately. Instead of disposing the reflector 304, it is also possible to form the above-described metal film directly on the back surface (the surface opposite to the front surface) of the substrate 301 and reflect the laser light there. In any case, the reflectivity of the reflector 304 can be used to adjust the effective energy intensity of the secondary laser light. When the reflector 304 is provided separately from the light-transmitting substrate 301, the energy intensity of the secondary laser light can be controlled by a gas filling the gap.

【0047】そして、図2で説明した光学系201を経
由して線状に変形されたレーザー光が、非晶質半導体膜
303に照射される。この線状に変形されたレーザー光
の照射はレーザー光を走査することによって行われる。
Then, the amorphous semiconductor film 303 is irradiated with the linearly deformed laser light via the optical system 201 described with reference to FIG. The irradiation of the linearly deformed laser light is performed by scanning the laser light.

【0048】いずれにしても、シリンドリカルレンズ2
07を透過して非晶質半導体膜303の表面に照射され
る第一次レーザー光305と、反射体304で一旦反射
されて非晶質半導体膜303の裏面に照射される第二次
レーザー光306との実効エネルギー強度比(I0'/I
0)が、0<I0'/I0<1または1<I0'/I0の関係
を満たすことが重要である。このためには、反射体30
4のレーザー光に対する反射率は20〜80%であるこ
とが好ましい。また、このとき、本実施形態でいくつか
述べた第二次レーザー光の実効エネルギー強度を減衰さ
せる手段を、複数組み合わせて所望の強度比としても良
い。
In any case, the cylindrical lens 2
07, the first laser light 305 irradiating the front surface of the amorphous semiconductor film 303 and the second laser light once reflected by the reflector 304 and irradiating the back surface of the amorphous semiconductor film 303. 306 and the effective energy intensity ratio (I 0 ′ / I
0 ) satisfies the relationship of 0 <I 0 ′ / I 0 <1 or 1 <I 0 ′ / I 0 . For this purpose, the reflector 30
The reflectivity of the laser light of No. 4 is preferably 20 to 80%. At this time, a desired intensity ratio may be obtained by combining a plurality of means for attenuating the effective energy intensity of the secondary laser light described in this embodiment.

【0049】また、シリンドリカルレンズ207を通過
したレーザー光は、集光される過程で基板表面に対して
45〜90°の入射角を持つ。そのため、第二次レーザ
ー光306は非晶質半導体膜303の裏面側にも回り込
んで照射される。また、反射体304の反射面に起伏部
を設けてレーザー光を乱反射させることで、第二次レー
ザー光306をさらに効率良く得ることができる。
The laser beam having passed through the cylindrical lens 207 has an incident angle of 45 to 90 ° with respect to the substrate surface in the process of being focused. Therefore, the secondary laser light 306 is also applied to the back surface side of the amorphous semiconductor film 303 while wrapping around. In addition, the secondary laser light 306 can be obtained more efficiently by providing an uneven portion on the reflection surface of the reflector 304 and irregularly reflecting the laser light.

【0050】〔実施形態2〕本実施形態ではの実施形態
1と異なる実施の形態について説明する。本実施形態で
は、実施形態1のような反射体を用いず、光学系の途中
で分光した二系統のレーザー光を非晶質半導体膜の表面
及び裏面から照射する例を示す。
[Embodiment 2] An embodiment different from Embodiment 1 in this embodiment will be described. In the present embodiment, an example is shown in which two systems of laser light separated in the middle of the optical system are irradiated from the front surface and the back surface of the amorphous semiconductor film without using the reflector as in the first embodiment.

【0051】図4(A)は本実施形態のレーザー装置の
構成を示す図である。基本的な構成は実施形態1で説明
した図1のレーザー装置と同様であるので異なる部分の
符号を変えて説明する。
FIG. 4A is a diagram showing the configuration of the laser device of this embodiment. Since the basic configuration is the same as that of the laser apparatus of FIG. 1 described in the first embodiment, the description will be made with the reference numerals of the different parts changed.

【0052】このレーザー装置は、レーザー101、レ
ーザー101を発振源とするレーザー光を線状に変形
し、且つ、二系統に分光する光学系401、透光性基板
を固定する透光性のステージ402を有する。また、ス
テージ402上には基板403aが設置され、その上に
非晶質半導体膜403bが形成されている。
This laser apparatus comprises a laser 101, an optical system 401 for linearly transforming a laser beam emitted from the laser 101 as an oscillation source and splitting the laser light into two systems, and a translucent stage for fixing a translucent substrate. 402. A substrate 403a is provided on the stage 402, and an amorphous semiconductor film 403b is formed thereon.

【0053】本実施形態の場合、ステージ402を透過
したレーザー光を非晶質半導体膜403bに照射するた
め、ステージ402は透光性を有してなければならな
い。また、ステージ402側から照射されるレーザー光
(第二次レーザー光)はステージ402を透過するの
で、その実効エネルギー強度はステージ402を透過す
る際の減衰を考慮しなければならない。
In the case of this embodiment, since the amorphous semiconductor film 403b is irradiated with the laser beam transmitted through the stage 402, the stage 402 must have a light transmitting property. In addition, since the laser light (secondary laser light) emitted from the side of the stage 402 passes through the stage 402, the effective energy intensity of the laser light needs to consider the attenuation when transmitting through the stage 402.

【0054】また、図4(B)は図4(A)に示したレ
ーザー装置における基板403aの保持方法を説明する
図面であるが、透光性ステージ402を用いること以外
は図1(B)に示した構成と同一であるので説明は省略
する。
FIG. 4B is a view for explaining a method for holding the substrate 403a in the laser device shown in FIG. 4A, except that a light-transmitting stage 402 is used. Since the configuration is the same as that shown in FIG.

【0055】次に、図4(A)に示した光学系401の
構成について図5を用いて説明する。図5は光学系40
1を側面から見た図である。レーザー501を発振源と
するレーザー光はシリンドリカルレンズアレイ502に
より縦方向に分割される。この分割されたレーザー光は
シリンドリカルレンズ503によりさらに横方向に分割
される。こうしてレーザー光はシリンドリカルレンズア
レイ502、503によってマトリクス状に分割され
る。
Next, the configuration of the optical system 401 shown in FIG. 4A will be described with reference to FIG. FIG. 5 shows an optical system 40.
FIG. 1 is a side view of 1. Laser light having a laser 501 as an oscillation source is split in a vertical direction by a cylindrical lens array 502. The split laser beam is further split laterally by the cylindrical lens 503. In this manner, the laser light is divided into a matrix by the cylindrical lens arrays 502 and 503.

【0056】そして、レーザー光はシリンドリカルレン
ズ504により一旦集光される。その際、シリンドリカ
ルレンズ504の直後にシリンドリカルレンズ505を
通る。ここまでは図2に示した光学系と同様である。
Then, the laser light is once collected by the cylindrical lens 504. At this time, the light passes through the cylindrical lens 505 immediately after the cylindrical lens 504. Up to this point, it is the same as the optical system shown in FIG.

【0057】その後、レーザー光はハーフミラー506
に入射し、ここでレーザー光は第一次レーザー光507
と第二次レーザー光508とに分光される。そして、第
一次レーザー光507はミラー509、510で反射さ
れ、シリンドリカルレンズ511を通った後、非晶質半
導体膜403bの表面に達する。
Thereafter, the laser light is applied to the half mirror 506.
, Where the laser beam is the primary laser beam 507
And a secondary laser beam 508. Then, the primary laser light 507 is reflected by the mirrors 509 and 510, passes through the cylindrical lens 511, and reaches the surface of the amorphous semiconductor film 403b.

【0058】また、ハーフミラー506で分光された第
二次レーザー光508はミラー512、513、514
で反射され、シリンドリカルレンズ515を通った後、
基板403aを透過して非晶質半導体膜403bの裏面に
達する。
The secondary laser light 508 split by the half mirror 506 is reflected by mirrors 512, 513, 514.
After being reflected by and passing through the cylindrical lens 515,
The light passes through the substrate 403a and reaches the back surface of the amorphous semiconductor film 403b.

【0059】このとき、実施形態1と同様に基板の照射
面に投影されたレーザー光は線状の照射面を示す。ま
た、この線状に変形されたレーザー光の幅方向(短い方
向)の均質化は、シリンドリカルレンズアレイ502、
シリンドリカルレンズ504及びシリンドリカルレンズ
515で行われる。また、上記レーザー光の長さ方向
(長い方向)の均質化は、シリンドリカルレンズアレイ
503、シリンドリカルレンズ505及びシリンドリカ
ルレンズ511で行われる。
At this time, similarly to the first embodiment, the laser light projected on the irradiation surface of the substrate shows a linear irradiation surface. The homogenization in the width direction (short direction) of the linearly deformed laser light is performed by the cylindrical lens array 502,
This is performed by the cylindrical lens 504 and the cylindrical lens 515. Further, homogenization in the length direction (long direction) of the laser light is performed by the cylindrical lens array 503, the cylindrical lens 505, and the cylindrical lens 511.

【0060】いずれにしても、シリンドリカルレンズ5
11を透過して非晶質半導体膜403bの表面に照射さ
れる第一次レーザー光と、シリンドリカルレンズ515
を透過して非晶質半導体膜403bの裏面に照射される
第二次レーザー光との実効エネルギー強度比(I0'/I
0)が、0<I0'/I0<1または1<I0'/I0の関係
を満たすことが重要である。
In any case, the cylindrical lens 5
A primary laser beam transmitted through the laser beam 11 and irradiated on the surface of the amorphous semiconductor film 403b;
Energy intensity ratio (I 0 ′ / I) with the secondary laser light that is transmitted through the laser beam and irradiates the back surface of the amorphous semiconductor film 403b.
0 ) satisfies the relationship of 0 <I 0 ′ / I 0 <1 or 1 <I 0 ′ / I 0 .

【0061】本実施形態では基板403aとしてガラス
基板(ここで用いるレーザー光の透過率が約50%の材
料でなるもの)を用いることで、上述の関係式を満たす
ようにしている。勿論、基板以外にも基板403a上に
設けた絶縁膜(図示せず)や、基板403aを設置する
ステージ(図示せず)の透過率や界面の反射率を調節し
て第二次レーザー光の実効エネルギー強度を減衰させて
も良い。
In the present embodiment, the above relational expression is satisfied by using a glass substrate (made of a material having a laser beam transmittance of about 50% used here) as the substrate 403a. Of course, in addition to the substrate, the transmittance of the insulating film (not shown) provided on the substrate 403a or the stage (not shown) on which the substrate 403a is installed and the reflectance of the interface are adjusted to adjust the secondary laser light. The effective energy intensity may be attenuated.

【0062】また、光学系401の第二次レーザー光の
光路において、任意の場所に減光フィルターを設けて、
第二次レーザー光の実効エネルギー強度を減衰させるこ
とも可能であるし、逆に光学系401の第一次レーザー
光の光路において、任意の場所に減光フィルターを設け
て、第一次レーザー光の実効エネルギー強度を減衰させ
ることも可能である。
Further, in the optical path of the secondary laser light of the optical system 401, a neutral density filter is provided at an arbitrary position,
It is also possible to attenuate the effective energy intensity of the secondary laser light. Conversely, in the optical path of the primary laser light of the optical system 401, a neutral density filter is provided at an arbitrary position to provide the primary laser light. Can be attenuated.

【0063】また、本実施形態でいくつか述べた第一次
レーザー光もしくは第二次レーザー光の実効エネルギー
強度を減衰させる手段を、複数組み合わせて所望の強度
比としても良い。
Further, a plurality of means for attenuating the effective energy intensity of the primary laser light or the secondary laser light described in this embodiment may be used in combination to obtain a desired intensity ratio.

【実施例】〔実施例1〕本実施例では、実施形態1に示
した構成でアモルファスシリコン膜の結晶化を行った例
を示す。説明には図3を用いる。
[Example 1] In this example, an example in which an amorphous silicon film is crystallized with the configuration shown in the first embodiment will be described. FIG. 3 is used for the description.

【0064】本実施例では、基板301として1.1m
m厚の石英基板、絶縁膜302として200nm厚の窒
化酸化シリコン膜(SiON膜)、非晶質半導体膜30
3としてアモルファスシリコン膜を用いた。このとき、
SiON膜302とアモルファスシリコン膜303はプ
ラズマCVD法を用いて形成した。
In this embodiment, the substrate 301 is 1.1 m
m-thick quartz substrate, 200-nm-thick silicon nitride oxide film (SiON film) as the insulating film 302, and the amorphous semiconductor film 30
As No. 3, an amorphous silicon film was used. At this time,
The SiON film 302 and the amorphous silicon film 303 were formed using a plasma CVD method.

【0065】本実施例では、まずSiH4を4SCCM、N2
Oを400SCCMとして反応室に導入し、成膜温度400
℃、反応圧力30Pa、放電電力密度0.41W/cm2、放
電周波数60MHzとしてSiON膜302を形成した。
次に、SiH4を100SCCMで反応室に導入し、成膜温
度300℃、反応圧力45Pa、放電電力密度0.037
W/cm2、放電周波数13.56MHzとしてアモルファスシ
リコン膜303を形成した。なお、実際にはアモルファ
スシリコン膜をパターニングして島状パターンとした。
In this embodiment, first, 4 SCCM of SiH 4 and N 2
O was introduced into the reaction chamber at 400 SCCM,
The SiON film 302 was formed at a temperature of 30 ° C., a reaction pressure of 30 Pa, a discharge power density of 0.41 W / cm 2 , and a discharge frequency of 60 MHz.
Next, SiH 4 was introduced into the reaction chamber at 100 SCCM, the film formation temperature was 300 ° C., the reaction pressure was 45 Pa, and the discharge power density was 0.037.
An amorphous silicon film 303 was formed at W / cm 2 and a discharge frequency of 13.56 MHz. Actually, the amorphous silicon film was patterned into an island pattern.

【0066】次に、図1(B)に示したようなエキシマ
レーザー装置を用いてアモルファスシリコン膜303の
レーザー結晶化を行った。このとき、図3の反射体30
4としては、シリコン基板上に窒化タングステン膜を形
成したものを用いた。また、反射体304と石英基板3
01との間には150μmの隙間を空けた。
Next, laser crystallization of the amorphous silicon film 303 was performed using an excimer laser apparatus as shown in FIG. At this time, the reflector 30 of FIG.
As No. 4, a tungsten nitride film formed on a silicon substrate was used. The reflector 304 and the quartz substrate 3
A gap of 150 μm was provided between the gap and 01.

【0067】この状態で図3に示すようにエキシマレー
ザー光(第一次レーザー光305と第二次レーザー光3
06)をアモルファスシリコン膜303に対して室温、
大気雰囲気中で照射した。エキシマレーザー光は図2に
示した光学系により断面形状を線状(0.4mm×16
0mm)に変形し、基板の一端から他端まで走査した。
また、走査速度は1mm/sとし、エネルギー密度(図
6のIaに想到するエネルギー強度)は336mJ/c
2、パルス幅は30ns、繰り返し周波数は30H
z、重ね合わせ率は90%とした。これにより一カ所に
20ショットのレーザー光を照射することができた。
In this state, as shown in FIG. 3, excimer laser light (primary laser light 305 and secondary laser light 3
06) with respect to the amorphous silicon film 303 at room temperature,
Irradiation was performed in an air atmosphere. The cross section of the excimer laser light is linear (0.4 mm × 16 mm) by the optical system shown in FIG.
0 mm) and scanned from one end of the substrate to the other.
The scanning speed was set to 1 mm / s, and the energy density (energy intensity imagining Ia in FIG. 6) was 336 mJ / c.
m 2 , pulse width 30 ns, repetition frequency 30H
z and the overlapping ratio were 90%. As a result, one shot could be irradiated with 20 shots of laser light.

【0068】なお、本実施例の構成でレーザー結晶化を
行う場合、第一次レーザー光の実効エネルギー強度(I
0)は151.2mJ/cm2であり、第二次レーザー光
の実効エネルギー強度(I0')は77.3mJ/cm2
であった。従って、実効エネルギー強度比(I0'/
0)は0.51であった。
When laser crystallization is performed in the configuration of this embodiment, the effective energy intensity (I
0 ) is 151.2 mJ / cm 2 , and the effective energy intensity (I 0 ′) of the secondary laser beam is 77.3 mJ / cm 2
Met. Therefore, the effective energy intensity ratio (I 0 ′ /
I 0 ) was 0.51.

【0069】ここで本実施例に従って結晶化させたポリ
シリコン膜のSEM写真を図10に示す。なお、図10
はセコ・エッチング後の状態である。このセコ・エッチ
ングはフッ化水素酸溶液50ccと水25ccと1.1
4gのクロム酸カリウム(二価)とを加えた室温のエッ
チャントを用いた。
FIG. 10 shows an SEM photograph of the polysilicon film crystallized according to this embodiment. Note that FIG.
Is the state after the Seco etching. This secco etching was performed using 50 cc of hydrofluoric acid solution, 25 cc of water and 1.1 cc.
A room temperature etchant to which 4 g of potassium chromate (divalent) was added was used.

【0070】その結果、図10に示すように、島状パタ
ーンの中心付近に平均結晶粒径が0.5〜0.6μm程
度の比較的大きな結晶粒が確認できた。島状パターンの
端部には結晶粒径の小さな結晶粒が存在するが、レーザ
ーエネルギー密度を変えることで形成される位置が変化
する。実際に本実施例によって形成したポリシリコン膜
をTFTの活性層として用いる場合には、このような結
晶粒径の小さな部分がチャネル形成領域に当たらないよ
うに設計すれば良い。
As a result, as shown in FIG. 10, relatively large crystal grains having an average crystal grain size of about 0.5 to 0.6 μm were confirmed near the center of the island pattern. Although crystal grains having a small crystal grain size exist at the end of the island-shaped pattern, the positions formed by changing the laser energy density change. In the case where the polysilicon film formed according to the present embodiment is actually used as an active layer of a TFT, the design should be such that such a portion having a small crystal grain size does not hit the channel formation region.

【0071】〔実施例2〕本実施例では、実施形態1に
示した構成でアモルファスシリコン膜の結晶化を行った
例を示す。なお、本実施例で行ったレーザー結晶化は実
施例1において反射体304の表面に形成する膜をタン
グステン膜に、レーザーエネルギー密度を369mJ/
cm2に変更しただけであるので、他の条件の詳細な説
明は実施例1を参考にすれば良い。
[Embodiment 2] In this embodiment, an example in which an amorphous silicon film is crystallized with the structure shown in the first embodiment will be described. In the laser crystallization performed in this embodiment, the film formed on the surface of the reflector 304 in the first embodiment is a tungsten film, and the laser energy density is 369 mJ /.
Since it was merely changed to cm 2 , the detailed description of the other conditions may be referred to Example 1.

【0072】本実施例に従って結晶化させたポリシリコ
ン膜のSEM写真を図11に示す。なお、実施例1と同
様に図11はセコ・エッチング後の状態である。セコ・
エッチングの条件は実施例1を参考にすれば良い。
FIG. 11 shows an SEM photograph of the polysilicon film crystallized according to this embodiment. Note that FIG. 11 shows a state after the secco etching as in the first embodiment. Seco
The etching conditions may be referred to Embodiment 1.

【0073】なお、本実施例の構成でレーザー結晶化を
行う場合、第一次レーザー光の実効エネルギー強度(I
0)は166.1mJ/cm2であり、第二次レーザー光
の実効エネルギー強度(I0')は88.6mJ/cm2
であった。従って、実効エネルギー強度比(I0'/
0)は0.53であった。
When laser crystallization is performed in the configuration of this embodiment, the effective energy intensity (I
0 ) is 166.1 mJ / cm 2 and the effective energy intensity (I 0 ′) of the secondary laser beam is 88.6 mJ / cm 2.
Met. Therefore, the effective energy intensity ratio (I 0 ′ /
I 0 ) was 0.53.

【0074】その結果、図11に示すように、島状パタ
ーン全体に平均結晶粒径が0.6〜0.7μm程度の比
較的大きな結晶粒が確認できた。なお、図11では図1
0に見られたような島状パターンの端部の小さな結晶粒
は顕著に見られなかった。しかしながら、レーザーエネ
ルギー密度を変えることで顕著に見られる条件もあった
ため、レーザーエネルギー密度の最適化が必要である。
また、結晶粒径の小さな部分があっても、実施例1と同
様にTFTのチャネル形成領域に当たらないように設計
すれば問題はない。
As a result, as shown in FIG. 11, relatively large crystal grains having an average crystal grain size of about 0.6 to 0.7 μm were confirmed in the entire island pattern. In FIG. 11, FIG.
Small crystal grains at the edge of the island-like pattern as shown in FIG. 0 were not remarkably observed. However, there are some conditions that are conspicuous when the laser energy density is changed, so that the laser energy density needs to be optimized.
Even if there is a portion having a small crystal grain size, there is no problem if the design is made so as not to hit the channel forming region of the TFT as in the first embodiment.

【0075】〔実施例3〕本実施例では、実施形態1に
示した構成でアモルファスシリコン膜の結晶化を行った
例を示す。なお、本実施例で行ったレーザー結晶化は実
施例1において反射体304の表面に形成する膜を窒化
チタン膜に、レーザーエネルギー密度を384mJ/c
2に変更しただけであるので、他の条件の詳細な説明
は実施例1を参考にすれば良い。
[Embodiment 3] In this embodiment, an example in which an amorphous silicon film is crystallized with the structure shown in the first embodiment will be described. In the laser crystallization performed in this embodiment, the film formed on the surface of the reflector 304 in the first embodiment is a titanium nitride film, and the laser energy density is 384 mJ / c.
Since only m 2 has been changed, the detailed description of the other conditions may be referred to the first embodiment.

【0076】本実施例に従って結晶化させたポリシリコ
ン膜のSEM写真を図12に示す。なお、実施例1と同
様に図12はセコ・エッチング後の状態である。セコ・
エッチングの条件は実施例1を参考にすれば良い。
FIG. 12 shows an SEM photograph of the polysilicon film crystallized according to this embodiment. FIG. 12 shows a state after Seco etching as in the first embodiment. Seco
The etching conditions may be referred to Embodiment 1.

【0077】なお、本実施例の構成でレーザー結晶化を
行う場合、第一次レーザー光の実効エネルギー強度(I
0)は172.8mJ/cm2であり、第二次レーザー光
の実効エネルギー強度(I0')は57.6mJ/cm2
であった。従って、実効エネルギー強度比(I0'/
0)は0.33であった。
When laser crystallization is performed in the configuration of this embodiment, the effective energy intensity (I
0 ) is 172.8 mJ / cm 2 , and the effective energy intensity (I 0 ′) of the secondary laser light is 57.6 mJ / cm 2
Met. Therefore, the effective energy intensity ratio (I 0 ′ /
I 0 ) was 0.33.

【0078】その結果、図12に示すように、島状パタ
ーン全体に平均結晶粒径が0.8〜1.0μm程度の大
きな結晶粒が確認できた。この結晶粒は紙面に向かって
横方向に長い形状であり、島状パターンの横方向の端部
から結晶化が進行した可能性を示唆するものと思われ
る。この傾向は図11においても若干確認される。
As a result, as shown in FIG. 12, large crystal grains having an average crystal grain size of about 0.8 to 1.0 μm were confirmed in the entire island pattern. These crystal grains have a shape that is longer in the horizontal direction toward the paper surface, and it is considered that this suggests the possibility that crystallization has progressed from the horizontal ends of the island pattern. This tendency is slightly confirmed also in FIG.

【0079】また、やはりレーザーエネルギー密度を変
えることで顕著に見られる条件もあったため、レーザー
エネルギー密度の最適化が必要である。また、結晶粒径
の小さな部分があっても、実施例1と同様にTFTのチ
ャネル形成領域に当たらないように設計すれば問題はな
い。
Further, there are also conditions that are remarkably observed when the laser energy density is changed, so that the laser energy density needs to be optimized. Even if there is a portion having a small crystal grain size, there is no problem if the design is made so as not to hit the channel forming region of the TFT as in the first embodiment.

【0080】〔実施例4〕本実施例では、実施形態1ま
たは実施形態2の方法により、TFTの活性層となるポ
リシリコン膜を形成する例について説明する。説明には
図13を用いる。
[Embodiment 4] In this embodiment, an example of forming a polysilicon film to be an active layer of a TFT by the method of Embodiment 1 or Embodiment 2 will be described. FIG. 13 is used for the description.

【0081】まず、ガラス基板上に厚さ200nmの窒
化酸化シリコン膜(図示せず)を形成し、その上に50
nm厚のアモルファスシリコン膜(図示せず)を形成す
る。次に、アモルファスシリコン膜をパターニングして
アモルファスシリコン膜でなる島状パターン1301
a、1301bを形成する。(図13(A))
First, a 200-nm-thick silicon nitride oxide film (not shown) is formed on a glass substrate, and a 50-nm-thick silicon nitride oxide film is formed thereon.
An amorphous silicon film (not shown) having a thickness of nm is formed. Next, the amorphous silicon film is patterned to form an island pattern 1301 made of an amorphous silicon film.
a and 1301b are formed. (FIG. 13A)

【0082】次に、島状パターン1301a、1301b
を、実施形態1または実施形態2の方法によってレーザ
ー結晶化する。レーザー結晶化によって得られたポリシ
リコン膜でなる島状パターン1302a、1302bは端
部に結晶粒の小さな領域1303a、1303bを有する
ことがある。また、島状パターン1302a、1302b
の端部は結晶欠陥や格子歪みを多く含む領域でもある。
(図13(B))
Next, island-like patterns 1301a and 1301b
Is laser-crystallized by the method of the first or second embodiment. The island-shaped patterns 1302a and 1302b made of a polysilicon film obtained by laser crystallization may have regions 1303a and 1303b with small crystal grains at end portions. In addition, island-like patterns 1302a and 1302b
Is also a region containing a lot of crystal defects and lattice distortion.
(FIG. 13 (B))

【0083】なお、1304a、1304bで示された点
線は、アモルファスシリコン膜でなる島状パターン13
01a、1301bの跡であり、レーザー結晶化によって
島状パターンが1〜15%ほど縮小化することを意味す
る。この縮小化はシリコン膜の緻密化と気化によって起
こると考えられるが詳細は明らかではない。
The dotted lines 1304a and 1304b indicate the island-shaped patterns 13 made of an amorphous silicon film.
01a and 1301b, which means that the island pattern is reduced by about 1 to 15% by laser crystallization. This reduction is considered to occur due to the densification and vaporization of the silicon film, but details are not clear.

【0084】また、この島状パターン1301a、13
01bの跡1304a、1304bは、下に形成された窒
化酸化シリコン膜(図示せず)の段差となって残る。
The island-like patterns 1301a and 1301a
Traces 1304a and 1304b of 01b remain as steps of a silicon nitride oxide film (not shown) formed below.

【0085】次に、ポリシリコン膜でなる島状パターン
1302a、1302bを再びパターニングして活性層1
305a、1305bを形成する。なお、1306a、1
306bで示された点線は結晶粒の小さな領域1303
a、1303bの跡である。また、活性層1305a、1
305bを形成することによって下に形成された窒化酸
化シリコン膜(図示せず)には再び段差が形成される。
(図13(C))
Next, the island-like patterns 1302a and 1302b made of a polysilicon film are patterned again to form the active layer 1
305a and 1305b are formed. Note that 1306a, 1
A dotted line indicated by 306b indicates a small region 1303 of a crystal grain.
a, 1303b. Also, the active layers 1305a, 1
By forming 305b, a step is again formed in the silicon nitride oxide film (not shown) formed below.
(FIG. 13 (C))

【0086】即ち、前工程で形成された島状パターン1
301a、1301bの形状に沿って形成された第1の段
差と、活性層1305a、1305bの形状に沿って形成
された第2の段差とが、ガラス基板上の窒化酸化シリコ
ン膜に形成されることになる。このように、まず第1の
形状の半導体パターンを形成した後にレーザー結晶化
し、第1の形状の半導体パターンをさらにパターニング
して第2の形状の半導体パターンを形成する技術は特開
平8−228006号公報に開示されている。この技術
を使うと上述のような二つの段差が残る。
That is, the island pattern 1 formed in the previous step
A first step formed along the shapes of 301a and 1301b and a second step formed along the shapes of the active layers 1305a and 1305b are formed on the silicon nitride oxide film on the glass substrate. become. As described above, a technique of forming a first shape semiconductor pattern and then laser crystallization and further patterning the first shape semiconductor pattern to form a second shape semiconductor pattern is disclosed in JP-A-8-228006. It is disclosed in the gazette. The use of this technique leaves two steps as described above.

【0087】次に、活性層1305a、1305bを覆っ
て80nm厚の窒化酸化シリコン膜でなるゲート絶縁膜
を形成し、その上にゲート電極1307を形成する。ゲ
ート電極1307は窒化タングステン膜とタングステン
膜との積層構造で形成し、膜厚は300nmとする。
(図13(D))
Next, a gate insulating film made of a silicon nitride oxide film having a thickness of 80 nm is formed so as to cover the active layers 1305a and 1305b, and a gate electrode 1307 is formed thereon. The gate electrode 1307 is formed with a stacked structure of a tungsten nitride film and a tungsten film, and has a thickness of 300 nm.
(FIG. 13D)

【0088】ゲート電極1307を形成したら、n型を
付与する不純物元素の添加工程を行い、ソース領域13
08a、ドレイン領域1309a、LDD領域1310を
形成する。さらに、選択的にp型を付与する不純物元素
の添加工程を行い、ソース領域1308b、ドレイン領
域1309bを形成する。また同時に、チャネル形成領
域1311a、1311b(活性層のうち不純物元素が添
加されなかった領域)が形成される。
After the gate electrode 1307 is formed, a step of adding an impurity element for imparting n-type is performed, and the source region 13 is formed.
08a, a drain region 1309a, and an LDD region 1310 are formed. Further, a step of selectively adding an impurity element imparting p-type is performed, so that a source region 1308b and a drain region 1309b are formed. At the same time, channel formation regions 1311a and 1311b (regions to which an impurity element is not added in the active layer) are formed.

【0089】次に、酸化シリコン膜でなる層間絶縁膜
(図示せず)を1μmの厚さに形成した後、コンタクト
ホールを開けて、ソース配線1312a、1312b、ド
レイン配線1313を形成する。これら配線はアルミニ
ウム膜を主体とする低抵抗な導電膜で形成すれば良い。
(図13(E))
Next, after an interlayer insulating film (not shown) made of a silicon oxide film is formed to a thickness of 1 μm, contact holes are opened to form source wirings 1312a, 1312b and drain wiring 1313. These wirings may be formed of a low-resistance conductive film mainly composed of an aluminum film.
(FIG. 13E)

【0090】以上の工程によって、図13(E)に示す
ような構造のnチャネル型TFT1314及びpチャネ
ル型TFT1315を相補的に組み合わせたCMOS回
路1316が形成される。
Through the above steps, a CMOS circuit 1316 in which an n-channel TFT 1314 and a p-channel TFT 1315 having a structure as shown in FIG.

【0091】なお、本実施例は本発明をTFTの活性層
を形成する際に実施した一実施例であり、この作製工程
に限定する必要はない。本発明は、公知のあらゆるTF
Tの作製工程に用いることができる。但し、活性層の下
に遮光膜等を設ける場合、即ち、非晶質半導体膜の表面
及び裏面を同時にレーザーアニールすることが不可能な
場合を除く。
This embodiment is an embodiment in which the present invention is implemented when forming an active layer of a TFT, and it is not necessary to limit the present invention to this manufacturing process. The present invention relates to any known TF
It can be used for the manufacturing process of T. However, this excludes the case where a light-shielding film or the like is provided below the active layer, that is, the case where it is impossible to simultaneously perform laser annealing on the front and back surfaces of the amorphous semiconductor film.

【0092】また、本実施例ではCMOS回路を形成す
る例を示しているが、アクティブマトリクス型画像表示
装置の画素部に設けられる画素TFTも、公知の技術を
用いれば容易に作製することが可能である。
In this embodiment, an example in which a CMOS circuit is formed is shown. However, a pixel TFT provided in a pixel portion of an active matrix image display device can be easily manufactured by using a known technique. It is.

【0093】〔実施例5〕本実施例では、実施形態1ま
たは実施形態2によって形成した結晶質半導体膜を、T
FTの活性層として用いる場合の配置について説明す
る。
Example 5 In this example, the crystalline semiconductor film formed according to the first or second embodiment is
An arrangement in the case of using as an FT active layer will be described.

【0094】実施例2の条件において、レーザー密度を
384mJ/cm2に変更してレーザーアニールを行っ
て得たポリシリコン膜は、図26に示すような状態で結
晶粒が分布していることが確認できた。即ち、島状パタ
ーンの端部に平均結晶粒径の大きな第1の領域が形成さ
れ、中央部に第1の領域よりも平均結晶粒径の小さな第
2の領域が形成される。なお、第2の領域の平均結晶粒
径は第1の平均結晶粒径に比べて1/3以下である。こ
のような場合、図14(A)に示すように中心部の第2
の領域を使わないように活性層の配置を設計する必要が
ある。
In the polysilicon film obtained by performing laser annealing under the conditions of Example 2 while changing the laser density to 384 mJ / cm 2 , crystal grains are distributed as shown in FIG. It could be confirmed. That is, a first region having a larger average crystal grain size is formed at the end of the island-shaped pattern, and a second region having a smaller average crystal grain size than the first region is formed at the center. The average crystal grain size in the second region is 1/3 or less of the first average crystal grain size. In such a case, as shown in FIG.
It is necessary to design the arrangement of the active layer so as not to use the region.

【0095】図14(A)において、1401は本実施
例の条件で形成された島状パターンの模式図であり、1
402は第2の領域である。また、1403a、140
3bは第1の領域(活性層として用いる領域)であり、
1404a、1404bで示される点線は活性層が形成さ
れる部分に対応する。
In FIG. 14A, reference numeral 1401 denotes a schematic diagram of an island pattern formed under the conditions of the present embodiment.
Reference numeral 402 denotes a second area. 1403a, 140
3b is a first region (a region used as an active layer),
Dotted lines 1404a and 1404b correspond to portions where an active layer is formed.

【0096】また、図14(B)のように、図14
(A)のように配置された活性層を有する二種類のTF
T(nチャネル型TFTとpチャネル型TFT)を組み
合わせてCMOS回路を形成することも可能である。
Also, as shown in FIG.
Two types of TFs having active layers arranged as in (A)
It is also possible to form a CMOS circuit by combining T (n-channel TFT and p-channel TFT).

【0097】図14(B)において、nチャネル型TF
T1405は、ゲート電極1406、ソース領域140
7a、ドレイン領域1408a、LDD領域1409、チ
ャネル形成領域1410a、ソース配線1411a及びド
レイン配線1412で構成される。また、pチャネル型
TFT1413は、ゲート電極1406、ソース領域1
407b、ドレイン領域1408b、チャネル形成領域1
410b、ソース配線1411b及びドレイン配線141
2で構成される。
In FIG. 14B, n-channel type TF
T1405 indicates that the gate electrode 1406 and the source region 140
7a, a drain region 1408a, an LDD region 1409, a channel formation region 1410a, a source wiring 1411a, and a drain wiring 1412. Further, the p-channel TFT 1413 includes a gate electrode 1406 and a source region 1.
407b, drain region 1408b, channel formation region 1
410b, source wiring 1411b, and drain wiring 141
It consists of two.

【0098】そして、nチャネル型TFT1405とp
チャネル型TFT1413とでゲート電極1406及び
ドレイン配線1412を共通化して、CMOS回路を形
成することができる。勿論、これ以外の電気回路または
電気素子を形成することも可能である。
Then, the n-channel TFT 1405 and p-type TFT
By sharing the gate electrode 1406 and the drain wiring 1412 with the channel type TFT 1413, a CMOS circuit can be formed. Of course, other electric circuits or electric elements can be formed.

【0099】なお、実施例4でも述べたように、本実施
例を実施すると島状パターン1401に対応する段差及
び活性層1404a、1404bに対応する段差が、ポリ
シリコン膜の下地となる絶縁膜(または基板)に形成さ
れる。これは本実施例を実施した場合の特徴と言える。
As described in the fourth embodiment, when the present embodiment is carried out, the step corresponding to the island pattern 1401 and the step corresponding to the active layers 1404a and 1404b become the insulating film (base) of the polysilicon film. Or a substrate). This can be said to be a feature of the present embodiment.

【0100】図14(A)と図14(B)に共通な概念
は、結晶粒径の大きな第1の領域に少なくともチャネル
形成領域が形成されるように活性層を配置することであ
る。チャネル形成領域に含まれる結晶粒界が1本、好ま
しくは0本となるように配置することが最も好ましい。
そうすることでTFTの電界効果移動度やしきい値電圧
といった代表的な電気特性を改善することが可能であ
る。
The concept common to FIGS. 14A and 14B is that an active layer is arranged so that at least a channel forming region is formed in a first region having a large crystal grain size. Most preferably, the crystal grain boundaries included in the channel formation region are arranged to be one, preferably zero.
By doing so, it is possible to improve typical electric characteristics such as a field effect mobility and a threshold voltage of the TFT.

【0101】〔実施例6〕本実施例では、実施例5の図
26で説明したような結晶状態の島状パターンから活性
層を切り出してTFTを作製する場合について説明す
る。具体的には画素部の画素TFTおよび保持容量と、
画素部の周辺に設けられる駆動回路のnチャネル型TF
Tとpチャネル型TFTとを同時に作製する方法につい
て説明する。説明には図15〜図17を用いる。
[Embodiment 6] In this embodiment, a case will be described in which an active layer is cut out from the crystalline island-like pattern as described with reference to FIG. Specifically, the pixel TFT and the storage capacitor of the pixel portion,
N-channel type TF of a driving circuit provided around the pixel portion
A method for simultaneously manufacturing a T and a p-channel TFT will be described. 15 to 17 are used for the description.

【0102】図15(A)において、基板701にはコ
ーニング社の#7059ガラスや#1737ガラスなど
に代表されるバリウムホウケイ酸ガラスやアルミノホウ
ケイ酸ガラスなどのガラス基板の他に、ポリエチレンテ
レフタレート(PET)、ポリエチレンナフタレート
(PEN)、ポリエーテルサルフォン(PES)など光
学的異方性を有しないプラスチック基板を用いることが
できる。また、石英基板や結晶化ガラス基板を用いても
良い。
In FIG. 15A, a substrate 701 is made of a glass substrate such as barium borosilicate glass or aluminoborosilicate glass typified by Corning # 7059 glass or # 1737 glass, etc., and polyethylene terephthalate (PET). ), Polyethylene naphthalate (PEN), polyethersulfone (PES), and other plastic substrates having no optical anisotropy. Further, a quartz substrate or a crystallized glass substrate may be used.

【0103】そして、基板701のTFTを形成する表
面に、基板701からの不純物拡散を防ぐために、酸化
シリコン膜、窒化シリコン膜または酸化窒化シリコン膜
などの下地膜702を形成する。本実施例ではプラズマ
CVD法でSiH4、NH3、N2Oから作製される酸化
窒化シリコン膜702aを10〜200nm(好ましくは
50〜100nm)、同様にSiH4、N2Oから作製され
る酸化窒化水素化シリコン膜702bを50〜200n
m(好ましくは100〜150nm)の厚さに積層形成す
る。
Then, a base film 702 such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film is formed on the surface of the substrate 701 where a TFT is to be formed, in order to prevent impurity diffusion from the substrate 701. SiH 4 by plasma CVD in this embodiment, NH 3, silicon oxynitride is formed from N 2 O film 702a of 10 to 200 nm (preferably 50 to 100 nm), is similarly prepared from SiH 4, N 2 O 50 to 200 n of silicon oxynitride hydrogenated film 702b
m (preferably 100 to 150 nm).

【0104】酸化窒化シリコン膜は従来の平行平板型の
プラズマCVD法を用いて形成する。酸化窒化シリコン
膜702aは、SiH4を10SCCM、NH3を100SCC
M、N 2Oを20SCCMとして反応室に導入し、基板温度3
25℃、反応圧力40Pa、放電電力密度0.41W/c
m2、放電周波数60MHzとする。一方、酸化窒化水素化
シリコン膜702bは、SiH4を5SCCM、N2Oを12
0SCCM、H2を125SCCMとして反応室に導入し、基板
温度400℃、反応圧力20Pa、放電電力密度0.41
W/cm2、放電周波数60MHzとする。これらの膜は、基板
温度を変化させ、反応ガスの切り替えのみで連続して形
成することもできる。
The silicon oxynitride film is a conventional parallel plate type
It is formed by a plasma CVD method. Silicon oxynitride
The film 702a is made of SiHFourTo 10 SCCM, NHThreeTo 100 SCC
M, N TwoO was introduced into the reaction chamber at 20 SCCM, and the substrate temperature was 3
25 ° C, reaction pressure 40Pa, discharge power density 0.41W / c
mTwoAnd the discharge frequency is 60 MHz. On the other hand, hydrogen oxynitride
The silicon film 702b is made of SiHFourTo 5 SCCM, NTwoO to 12
0 SCCM, HTwoInto the reaction chamber as 125 SCCM
Temperature 400 ° C, reaction pressure 20Pa, discharge power density 0.41
W / cmTwoAnd the discharge frequency is 60 MHz. These films are
Change the temperature and change the reaction gas
It can also be done.

【0105】また、酸化窒化シリコン膜702aは基板
を中心に考えて、その内部応力が引張り応力となるよう
に形成する。酸化窒化シリコン膜702bも同様な方向
に内部応力を持たせるが、酸化窒化シリコン膜702a
よりも絶対値で比較して小さい応力となるようにする。
The silicon oxynitride film 702a is formed so that its internal stress becomes a tensile stress, considering the substrate as a center. The silicon oxynitride film 702b also has internal stress in the same direction.
The stress should be smaller than the absolute value.

【0106】次に、25〜80nm(好ましくは30〜
60nm)の厚さで非晶質半導体膜703を、プラズマ
CVD法やスパッタ法などの公知の方法で形成する。例
えば、プラズマCVD法で非晶質シリコン膜を55nm
の厚さに形成する。このとき、下地膜702と非晶質半
導体膜703とは両者を連続形成することも可能であ
る。例えば、前述のように酸化窒化シリコン膜702a
と酸化窒化水素化シリコン膜702bをプラズマCVD
法で連続して成膜後、反応ガスをSiH4、N2O、H2
からSiH4とH2或いはSiH4のみに切り替えれば、
一旦大気雰囲気に晒すことなく連続形成できる。その結
果、酸化窒化水素化シリコン膜702bの表面の汚染を
防ぐことが可能となり、作製するTFTの特性バラツキ
やしきい値電圧の変動を低減させることができる。
Next, 25 to 80 nm (preferably 30 to 80 nm)
An amorphous semiconductor film 703 having a thickness of 60 nm is formed by a known method such as a plasma CVD method or a sputtering method. For example, an amorphous silicon film is 55 nm thick by a plasma CVD method.
Formed to a thickness of At this time, both the base film 702 and the amorphous semiconductor film 703 can be formed continuously. For example, as described above, the silicon oxynitride film 702a
And hydrogenated silicon oxynitride film 702b by plasma CVD
After continuous film formation by the method, SiH 4 , N 2 O, H 2
If you switch to only SiH 4 and H 2 or SiH 4 from
It can be formed continuously without once exposing it to the atmosphere. As a result, contamination of the surface of the hydrogenated silicon oxynitride film 702b can be prevented, and variation in characteristics of a TFT to be manufactured and fluctuation in threshold voltage can be reduced.

【0107】そして、まず非晶質構造を有する半導体層
703から、図15(B)で点線で示すように第1の形
状を有する島状半導体層704〜706を形成する。図
18(A)はこの状態における島状半導体層704の上
面図であり、同様に図19(A)は島状半導体層706
の上面図を示す。
Then, first, island-shaped semiconductor layers 704 to 706 having a first shape are formed from the semiconductor layer 703 having an amorphous structure as shown by a dotted line in FIG. FIG. 18A is a top view of the island-shaped semiconductor layer 704 in this state, and similarly, FIG.
FIG.

【0108】図18および図19において、島状半導体
層は長方形とし一辺が50μm以下となるように形成す
るが、島状半導体層の形状は任意なものとすることが可
能で、好ましくはその中心部から端部までの最小距離が
50μm以下となるような形態であればどのような多角
形、或いは円形とすることもできる。
In FIG. 18 and FIG. 19, the island-shaped semiconductor layer is rectangular and formed so that one side is 50 μm or less. The shape of the island-shaped semiconductor layer can be arbitrary, preferably the center thereof. Any polygon or circle may be used as long as the minimum distance from the part to the end is 50 μm or less.

【0109】次に、このような島状半導体層704〜7
06に対して結晶化の工程を行う。結晶化の工程は、実
施形態1または2で説明したどちらの方法を用いること
も可能であるが、本実施例では実施形態1の方法で島状
半導体層704〜706にレーザーアニールを行う。こ
うして図15(B)の実線で示す結晶質シリコン膜から
成る島状半導体層707〜711が形成される。
Next, such island-like semiconductor layers 704 to 7
The crystallization process is performed on the 06. In the crystallization step, either of the methods described in the first and second embodiments can be used, but in this embodiment, laser annealing is performed on the island-shaped semiconductor layers 704 to 706 by the method of the first embodiment. Thus, island-shaped semiconductor layers 707 to 711 each formed of a crystalline silicon film indicated by a solid line in FIG.

【0110】なお、本実施例では二つのTFTに対応し
て一つの島状半導体層を形成する例を示しているが、島
状半導体層の専有面積が大きくなる場合(一つのTFT
の大きさが大きくなる場合)には、複数の島状半導体層
に分割し、複数のTFTを直列に接続したものを一つの
TFTとして機能させることも可能である。
In this embodiment, an example is shown in which one island-shaped semiconductor layer is formed corresponding to two TFTs. However, when the occupied area of the island-shaped semiconductor layer becomes large (one TFT-shaped semiconductor layer).
In the case where the size becomes larger, it is also possible to divide the semiconductor layer into a plurality of island-shaped semiconductor layers and connect a plurality of TFTs connected in series to function as one TFT.

【0111】このとき、非晶質シリコン膜の結晶化に伴
って膜が緻密化し、1〜15%程度収縮する。そして、
島状半導体層の端部には収縮により歪みが発生した領域
712が形成される。さらに、島状半導体層の中央部に
は結晶粒の小さな領域(平均結晶粒径の小さな領域)7
13が形成される。図18(B)および図19(B)
は、それぞれこの状態の島状半導体層の上面図を示す。
同図中で点線で示す領域704、706は元々あった島
状半導体層704、706の大きさを示す。
At this time, as the amorphous silicon film is crystallized, the film becomes denser and shrinks by about 1 to 15%. And
A region 712 in which distortion has occurred due to shrinkage is formed at an end of the island-shaped semiconductor layer. Further, a region having a small crystal grain (a region having a small average crystal grain size) is provided at the center of the island-shaped semiconductor layer.
13 are formed. FIG. 18 (B) and FIG. 19 (B)
Shows top views of the island-shaped semiconductor layers in this state, respectively.
In the drawing, regions 704 and 706 indicated by dotted lines indicate the sizes of the originally formed island-shaped semiconductor layers 704 and 706.

【0112】このように歪みが蓄積した領域712や結
晶粒が小さい領域713がチャネル形成領域に含まれて
しまうと、多数の欠陥準位によりTFTの特性を劣化さ
せる原因となる。例えば、オフ電流値が増大したり、こ
の領域に電流が集中して局部的に発熱したりするため好
ましくない。
When the region 712 in which the strain is accumulated and the region 713 in which the crystal grains are small are included in the channel formation region, a large number of defect levels cause deterioration of TFT characteristics. For example, it is not preferable because the off-state current value increases or the current concentrates in this region to locally generate heat.

【0113】従って、図15(C)で示すように、上述
のような領域が除去されるように第2の形状の島状半導
体層715、716を形成する。但し、図19に示すよ
うに画素TFTの活性層となる島状半導体層719の場
合、ソース領域、ドレイン領域及び保持容量の電極とし
て働く領域に、上述の結晶粒が小さい領域713が含ま
れている。このような結晶粒が小さい領域はチャネル形
成領域にさえ含まれていなければ問題とはならない。
Therefore, as shown in FIG. 15C, island-shaped semiconductor layers 715 and 716 of the second shape are formed so that the above-described region is removed. However, as shown in FIG. 19, in the case of the island-shaped semiconductor layer 719 serving as an active layer of the pixel TFT, the above-described region 713 in which crystal grains are small is included in a region serving as a source region, a drain region, and an electrode of a storage capacitor. I have. Such a region where the crystal grains are small is not a problem as long as it is not included in the channel formation region.

【0114】なお、図中点線で示す714'は歪みが蓄
積した領域712や結晶粒が小さい領域713が存在し
ていた領域であり、その領域より内側に第2の形状の島
状半導体層715、716、719を形成する状態を示
している。この第2の形状の島状半導体層715、71
6、719の形状は任意な形状のものとすれば良い。図
18(C)にはこの状態における島状半導体層715、
716の上面図を示す。また、同様に図19(C)には
島状半導体層719の上面図を示す。
A region 712 in which a strain is accumulated and a region 713 in which crystal grains are small exist in a region indicated by a dotted line 714 ′, and an island-shaped semiconductor layer 715 having a second shape is located inside the region. , 716 and 719 are shown. The island-shaped semiconductor layers 715, 71 of the second shape
The shape of 6, 719 may be any shape. FIG. 18C shows an island-shaped semiconductor layer 715 in this state.
716 shows a top view. Similarly, FIG. 19C is a top view of the island-shaped semiconductor layer 719.

【0115】その後、この島状半導体層715〜719
を覆って、プラズマCVD法またはスパッタ法により5
0〜100nmの厚さの酸化シリコン膜によるマスク層
720を形成する。この状態で島状半導体層に対し、T
FTのしきい値電圧(Vth)を制御する目的でp型を付
与する不純物元素を1×1016〜5×1017atoms/cm3
程度の濃度で島状半導体層の全面に添加しても良い。
Thereafter, the island-shaped semiconductor layers 715 to 719 are formed.
And cover 5 by plasma CVD or sputtering.
A mask layer 720 made of a silicon oxide film having a thickness of 0 to 100 nm is formed. In this state, the island-like semiconductor layer
In order to control the threshold voltage (Vth) of the FT, the impurity element imparting p-type is set to 1 × 10 16 to 5 × 10 17 atoms / cm 3.
It may be added to the entire surface of the island-shaped semiconductor layer at a concentration of about the same.

【0116】半導体に対してp型を付与する不純物元素
には、ホウ素(B)、アルミニウム(Al)、ガリウム
(Ga)など周期律表第13族の元素が知られている。
その方法として、イオン注入法やイオンドープ法を用い
ることができるが、大面積基板を処理するにはイオンド
ープ法が適している。イオンドープ法ではジボラン(B
26)をソースガスとして用いホウ素(B)を添加す
る。このような不純物元素の注入は必ずしも必要でなく
省略しても差し支えないが、特にnチャネル型TFTの
しきい値電圧を所定の範囲内に収めるためには有効であ
る。
As the impurity element imparting p-type to the semiconductor, an element belonging to Group 13 of the periodic table such as boron (B), aluminum (Al), and gallium (Ga) is known.
As the method, an ion implantation method or an ion doping method can be used, but the ion doping method is suitable for treating a large-area substrate. In the ion doping method, diborane (B
Boron (B) is added using 2 H 6 ) as a source gas. Such implantation of the impurity element is not always necessary and may be omitted, but it is particularly effective for keeping the threshold voltage of the n-channel TFT within a predetermined range.

【0117】駆動回路のnチャネル型TFTのLDD領
域を形成するために、n型を付与する不純物元素を島状
半導体層716、718に選択的に添加する。そのた
め、あらかじめレジストマスク721a〜721eを形
成する。n型を付与する不純物元素としては、リン
(P)や砒素(As)を用いれば良く、ここではリン
(P)を添加すべく、フォスフィン(PH3)を用いた
イオンドープ法を用いる。
In order to form an LDD region of an n-channel TFT of a driver circuit, an impurity element imparting n-type is selectively added to the island-shaped semiconductor layers 716 and 718. Therefore, resist masks 721a to 721e are formed in advance. As an impurity element imparting n-type, phosphorus (P) or arsenic (As) may be used. Here, an ion doping method using phosphine (PH 3 ) is used to add phosphorus (P).

【0118】形成された不純物領域は低濃度n型不純物
領域722、723として、このリン(P)濃度は2×
1016〜5×1019atoms/cm3の範囲とすれば良い。本
明細書中では、ここで形成された不純物領域722、7
23に含まれるn型を付与する不純物元素の濃度を(n
-)と表す。また、不純物領域724は、画素部の保持
容量を形成するための半導体層であり、この領域にも同
じ濃度でリン(P)が添加される(図15(D))。
The formed impurity regions are low-concentration n-type impurity regions 722 and 723, and the phosphorus (P) concentration is 2 ×
The range may be in the range of 10 16 to 5 × 10 19 atoms / cm 3 . In this specification, the impurity regions 722, 7 formed here are
The concentration of the impurity element imparting n-type contained in
- ). The impurity region 724 is a semiconductor layer for forming a storage capacitor in the pixel portion, and phosphorus (P) is added to this region at the same concentration (FIG. 15D).

【0119】次に、添加した不純物元素を活性化させる
工程を行う。活性化は、窒素雰囲気中で500〜600
℃で1〜4時間の熱処理や、レーザー活性化の方法によ
り行うことができる。また、両者を併用して行っても良
い。レーザー活性化の方法による場合、KrFエキシマ
レーザー光(波長248nm)を用い、線状ビームを形
成して、発振周波数5〜50Hz、エネルギー密度10
0〜500mJ/cm 2として線状ビームのオーバーラ
ップ割合を80〜98%として走査して、島状半導体層
が形成された基板全面を処理する。尚、レーザー光の照
射条件には何ら限定される事項はなく、実施者が適宣決
定すれば良い。この工程は、マスク層720を残して行
っても良いし、除去してから行っても良い。
Next, the added impurity element is activated.
Perform the process. Activation is performed in a nitrogen atmosphere at 500 to 600
C. for 1 to 4 hours or by laser activation
Can be performed. It is also acceptable to use both together
No. In the case of laser activation method, KrF excimer
Form a linear beam using laser light (wavelength 248 nm)
Oscillation frequency 5-50Hz, energy density 10
0-500mJ / cm TwoAs linear beam overlay
The scan is performed with the tip ratio being 80 to 98%, and the island-shaped semiconductor layer is scanned.
The entire surface of the substrate on which is formed is processed. Note that the laser light
There are no restrictions on the firing conditions, and
It should be set. This step is performed while leaving the mask layer 720.
May be performed, or may be performed after removal.

【0120】図15(E)において、ゲート絶縁膜72
5はプラズマCVD法またはスパッタ法を用い、膜厚を
40〜150nmとしてシリコンを含む絶縁膜で形成す
る。例えば、120nmの厚さで酸化窒化シリコン膜か
ら形成すると良い。また、SiH4とN2OにO2を添加
させて作製された酸化窒化シリコン膜は、膜中の固定電
荷密度が低減されているのでこの用途に対して好ましい
材料となる。勿論、ゲート絶縁膜725はこのような酸
化窒化シリコン膜に限定されるものでなく、他のシリコ
ンを含む絶縁膜を単層または積層構造として用いても良
い。いずれにしても、ゲート絶縁膜725は基板を中心
に考え圧縮応力となるように形成する。
In FIG. 15E, a gate insulating film 72 is formed.
5 is formed of an insulating film containing silicon with a film thickness of 40 to 150 nm by using a plasma CVD method or a sputtering method. For example, a silicon oxynitride film with a thickness of 120 nm is preferably used. A silicon oxynitride film formed by adding O 2 to SiH 4 and N 2 O is a preferable material for this application because the fixed charge density in the film is reduced. Needless to say, the gate insulating film 725 is not limited to such a silicon oxynitride film, and another insulating film containing silicon may be used as a single layer or a stacked structure. In any case, the gate insulating film 725 is formed to have a compressive stress considering the substrate as a center.

【0121】そして、図15(E)に示すように、ゲー
ト絶縁膜725上にゲート電極を形成するための耐熱性
導電層を形成する。耐熱性導電層は単層で形成しても良
いが、必要に応じて二層あるいは三層といった複数の層
から成る積層構造としても良い。このような耐熱性導電
性材料を用い、例えば、導電性の窒化物金属膜から成る
導電層(A)726と金属膜から成る導電層(B)72
7とを積層した構造とすると良い。
Then, as shown in FIG. 15E, a heat-resistant conductive layer for forming a gate electrode is formed over the gate insulating film 725. The heat-resistant conductive layer may be formed as a single layer, or may be formed as a multilayer structure including a plurality of layers such as two layers or three layers as necessary. Using such a heat-resistant conductive material, for example, a conductive layer (A) 726 made of a conductive nitride metal film and a conductive layer (B) 72 made of a metal film
7 is preferably laminated.

【0122】導電層(B)727はタンタル(Ta)、
チタン(Ti)、モリブデン(Mo)、タングステン
(W)から選ばれた元素、または前記元素を主成分とす
る合金か、前記元素を組み合わせた合金膜(代表的には
Mo−W合金膜、Mo−Ta合金膜)で形成すれば良
く、導電層(A)726は窒化タンタル(TaN)、窒
化タングステン(WN)、窒化チタン(TiN)膜、窒
化モリブデン(MoN)などで形成する。また、導電層
(A)726はタングステンシリサイド、チタンシリサ
イド、モリブデンシリサイドを適用しても良い。
The conductive layer (B) 727 is made of tantalum (Ta),
An element selected from titanium (Ti), molybdenum (Mo), and tungsten (W), an alloy containing the above element as a main component, or an alloy film combining the above elements (typically, a Mo-W alloy film, Mo -Ta alloy film), and the conductive layer (A) 726 is formed using tantalum nitride (TaN), tungsten nitride (WN), titanium nitride (TiN), molybdenum nitride (MoN), or the like. Further, as the conductive layer (A) 726, tungsten silicide, titanium silicide, or molybdenum silicide may be used.

【0123】また、導電層(B)727は低抵抗化を図
るために含有する不純物濃度を低減させることが好まし
く、特に酸素濃度に関しては30ppm以下とすること
が好ましい。例えば、タングステン(W)は酸素濃度を
30ppm以下とすることで20μΩcm以下の比抵抗
値を実現することができる。
It is preferable that the impurity concentration of the conductive layer (B) 727 be reduced in order to reduce the resistance, and it is particularly preferable that the oxygen concentration be 30 ppm or less. For example, tungsten (W) can realize a specific resistance value of 20 μΩcm or less by setting the oxygen concentration to 30 ppm or less.

【0124】導電層(A)726は10〜50nm(好
ましくは20〜30nm)とし、導電層(B)727は
200〜400nm(好ましくは250〜350nm)
とすれば良い。Wをゲート電極とする場合には、Wをタ
ーゲットとしたスパッタ法で、アルゴン(Ar)ガスと
窒素(N2)ガスを導入して導電層(A)726を窒化
タングステン(WN)で50nmの厚さに形成し、導電層
(B)727をWで250nmの厚さに形成する。その他
の方法として、W膜は6フッ化タングステン(WF6
を用いて熱CVD法で形成することもできる。
The conductive layer (A) 726 has a thickness of 10 to 50 nm (preferably 20 to 30 nm), and the conductive layer (B) 727 has a thickness of 200 to 400 nm (preferably 250 to 350 nm).
It is good. When W is used as the gate electrode, an argon (Ar) gas and a nitrogen (N 2 ) gas are introduced by sputtering using W as a target, and the conductive layer (A) 726 is made of tungsten nitride (WN) of 50 nm. The conductive layer (B) 727 is formed with W to a thickness of 250 nm. As another method, the W film is made of tungsten hexafluoride (WF 6 )
Can also be formed by a thermal CVD method.

【0125】いずれにしてもゲート電極として使用する
ためには低抵抗化を図る必要があり、W膜の抵抗率は2
0μΩcm以下にすることが望ましい。W膜は結晶粒を
大きくすることで低抵抗率化を図ることができるが、W
中に酸素などの不純物元素が多い場合には結晶化が阻害
され高抵抗化する。このことより、スパッタ法による場
合、純度99.9999%のWターゲットを用い、さら
に成膜時に気相中からの不純物の混入がないように十分
配慮してW膜を形成することにより、抵抗率9〜20μ
Ωcmを実現することができる。
In any case, in order to use the gate electrode as a gate electrode, it is necessary to reduce the resistance.
It is desirable to set it to 0 μΩcm or less. The resistivity of the W film can be reduced by enlarging the crystal grains.
When there are many impurity elements such as oxygen therein, crystallization is inhibited and the resistance is increased. Thus, in the case of using the sputtering method, a W target having a purity of 99.9999% is used, and further, the W film is formed with sufficient care so as not to mix impurities from the gas phase during film formation. 9-20μ
Ωcm can be realized.

【0126】一方、導電層(A)726にTaN膜を、
導電層(B)727にTa膜を用いる場合には、同様に
スパッタ法で形成することが可能である。TaN膜はT
aをターゲットとしてスパッタガスにArと窒素との混
合ガスを用いて形成し、Ta膜はスパッタガスにArを
用いる。また、これらのスパッタガス中に適量のXeや
Krを加えておくと、形成する膜の内部応力を緩和して
膜の剥離を防止することができる。α相のTa膜の抵抗
率は20μΩcm程度でありゲート電極に使用することが
できるが、β相のTa膜の抵抗率は180μΩcm程度で
ありゲート電極とするには不向きである。TaN膜はα
相に近い結晶構造を持つので、この上にTa膜を形成す
ればα相のTa膜が容易に得られる。
On the other hand, a TaN film is formed on the conductive layer (A) 726,
When a Ta film is used for the conductive layer (B) 727, it can be formed by a sputtering method in the same manner. TaN film is T
The target film a is formed using a mixed gas of Ar and nitrogen as a sputtering gas, and the Ta film uses Ar as a sputtering gas. When an appropriate amount of Xe or Kr is added to these sputter gases, the internal stress of the film to be formed can be relaxed and the film can be prevented from peeling. The α-phase Ta film has a resistivity of about 20 μΩcm and can be used as a gate electrode, but the β-phase Ta film has a resistivity of about 180 μΩcm and is not suitable for a gate electrode. TaN film is α
Since it has a crystal structure close to a phase, if a Ta film is formed thereon, an α-phase Ta film can be easily obtained.

【0127】なお、図示しないが、導電層(A)726
の下に2〜20nm程度の厚さでリン(P)をドープし
たシリコン膜を形成しておくことは有効である。これに
より、その上に形成される導電膜の密着性向上と酸化防
止を図ると同時に、導電層(A)726または導電層
(B)727が微量に含有するアルカリ金属元素がゲー
ト絶縁膜725に拡散するのを防ぐことができる。いず
れにしても、導電層(B)727は抵抗率を10〜50
μΩcmの範囲とすることが好ましい。
Although not shown, the conductive layer (A) 726
It is effective to form a silicon film doped with phosphorus (P) with a thickness of about 2 to 20 nm under the layer. Accordingly, the adhesion of the conductive film formed thereover is improved and oxidation is prevented, and at the same time, a small amount of an alkali metal element contained in the conductive layer (A) 726 or the conductive layer (B) 727 is added to the gate insulating film 725. Spreading can be prevented. In any case, the conductive layer (B) 727 has a resistivity of 10 to 50.
It is preferable to be in the range of μΩcm.

【0128】次に、フォトマスクを用い、フォトリソグ
ラフィーの技術を使用してレジストマスク728a〜7
28fを形成し、導電層(A)726と導電層(B)7
27とを一括でエッチングしてゲート電極729〜73
3と容量配線734を形成する。ゲート電極729〜7
33と容量配線734は、導電層(A)から成る729
a〜733aと、導電層(B)から成る729b〜73
3bとが一体として形成されている(図16(A))。
Next, using a photomask, the resist masks 728a to 728a are formed by photolithography.
28f, and the conductive layer (A) 726 and the conductive layer (B) 7
27 are collectively etched to form gate electrodes 729-73.
3 and a capacitor wiring 734 are formed. Gate electrodes 729-7
33 and a capacitor wiring 734 are formed of a conductive layer (A) 729
a to 733a and 729b to 73 made of a conductive layer (B)
3b are integrally formed (FIG. 16A).

【0129】また、この状態における島状半導体層71
5、716とゲート電極729、730との位置関係を
図18(D)に示す。同様に島状半導体層719とゲー
ト電極733、容量配線734の関係を図19(D)に
示す。図18(D)および図19(D)において、ゲー
ト絶縁膜725は省略する。
In this state, the island-like semiconductor layer 71
FIG. 18D shows the positional relationship between the gate electrodes 5 and 716 and the gate electrodes 729 and 730. Similarly, FIG. 19D shows the relationship between the island-shaped semiconductor layer 719, the gate electrode 733, and the capacitor wiring 734. In FIG. 18D and FIG. 19D, the gate insulating film 725 is omitted.

【0130】導電層(A)および導電層(B)をエッチ
ングする方法は実施者が適宣選択すれば良いが、前述の
ようにWを主成分とする材料で形成されている場合に
は、高速でかつ精度良くエッチングを実施するために高
密度プラズマを用いたドライエッチング法を適用するこ
とが望ましい。高密度プラズマを得る方法として、マイ
クロ波プラズマや誘導結合プラズマ(Inductively Coup
led Plasma:ICP)エッチング装置を用いると良い。
The method of etching the conductive layer (A) and the conductive layer (B) may be appropriately selected by a practitioner. However, when the conductive layer (A) and the conductive layer (B) are formed of a material containing W as a main component as described above, It is desirable to apply a dry etching method using high-density plasma in order to perform etching at high speed and with high accuracy. Microwave plasma or inductively coupled plasma (Inductively Coup
It is preferable to use an led plasma (ICP) etching apparatus.

【0131】例えば、ICPエッチング装置を用いたW
のエッチング法は、エッチングガスにCF4とCl2の2
種のガスを反応室に導入し、圧力0.5〜1.5Pa
(好ましくは1Pa)とし、誘導結合部に200〜10
00Wの高周波(13.56MHz)電力を印加する。
この時、基板が置かれたステージには20Wの高周波電
力が印加され、自己バイアスで負電位に帯電することに
より、正イオンが加速されて異方性のエッチングを行う
ことができる。ICPエッチング装置を使用することに
より、Wなどの硬い金属膜も2〜5nm/秒のエッチング
速度を得ることができる。また、残渣を残すことなくエ
ッチングするためには、10〜20%程度の割合でエッ
チング時間を増しオーバーエッチングをすると良い。し
かし、この時に下地とのエッチングの選択比に注意する
必要がある。例えば、W膜に対する酸化窒化シリコン膜
(ゲート絶縁膜725)の選択比は2.5〜3であるの
で、このようなオーバーエッチング処理により、酸化窒
化シリコン膜が露出した面は20〜50nm程度エッチン
グされて実質的に薄くなる。
For example, W using an ICP etching apparatus
Is an etching method using CF 4 and Cl 2 as etching gas.
A seed gas is introduced into the reaction chamber, and the pressure is 0.5 to 1.5 Pa.
(Preferably 1 Pa), and 200 to 10
A high-frequency (13.56 MHz) power of 00 W is applied.
At this time, a high frequency power of 20 W is applied to the stage on which the substrate is placed, and the stage is charged to a negative potential by a self-bias, so that positive ions are accelerated and anisotropic etching can be performed. By using an ICP etching apparatus, even a hard metal film such as W can obtain an etching rate of 2 to 5 nm / sec. In order to perform etching without leaving a residue, overetching is preferably performed by increasing the etching time at a rate of about 10 to 20%. At this time, however, it is necessary to pay attention to the etching selectivity with the base. For example, since the selectivity of the silicon oxynitride film (gate insulating film 725) to the W film is 2.5 to 3, the exposed surface of the silicon oxynitride film is etched by about 20 to 50 nm by such an over-etching process. Being substantially thinner.

【0132】そして、画素TFTのnチャネル型TFT
にLDD領域を形成するために、n型を付与する不純物
元素添加の工程(n--ドープ工程)を行う。ゲート電極
729〜733をマスクとして自己整合的にn型を付与
する不純物元素をイオンドープ法で添加すればよい。n
型を付与する不純物元素として添加するリン(P)の濃
度は1×1016〜5×1019atoms/cm3の濃度範囲で添
加する。このようにして、図16(B)に示すように島
状半導体層に低濃度n型不純物領域735〜739を形
成する。
Then, the n-channel type TFT of the pixel TFT is used.
In order to form an LDD region, a step of adding an impurity element imparting n-type (n doping step) is performed. Using the gate electrodes 729 to 733 as a mask, an impurity element that imparts n-type may be added in a self-aligned manner by an ion doping method. n
The concentration of phosphorus (P) added as an impurity element for imparting a mold is added in a concentration range of 1 × 10 16 to 5 × 10 19 atoms / cm 3 . Thus, low-concentration n-type impurity regions 735 to 739 are formed in the island-shaped semiconductor layer as shown in FIG.

【0133】次に、nチャネル型TFTにおいて、ソー
ス領域またはドレイン領域として機能する高濃度n型不
純物領域の形成を行う(n+ドープ工程)。まず、フォ
トマスクを用い、レジストのマスク740a〜740d
を形成し、n型を付与する不純物元素を添加して高濃度
n型不純物領域741〜746を形成する。n型を付与
する不純物元素にはリン(P)を用い、その濃度が1×
1020〜1×1021atoms/cm3の濃度範囲となるように
フォスフィン(PH3)を用いたイオンドープ法で行う
(図16(C))。
Next, in the n-channel TFT, a high-concentration n-type impurity region functioning as a source region or a drain region is formed (n + doping step). First, using a photomask, resist masks 740a to 740d are used.
Is formed, and an impurity element imparting n-type is added to form high-concentration n-type impurity regions 741 to 746. Phosphorus (P) is used as an impurity element for imparting n-type and its concentration is 1 ×
The ion doping method using phosphine (PH 3 ) is performed so as to have a concentration of 10 20 to 1 × 10 21 atoms / cm 3 (FIG. 16C).

【0134】そして、pチャネル型TFTを形成する島
状半導体層715、717にソース領域およびドレイン
領域とする高濃度p型不純物領域748、749を形成
する。ここでは、ゲート電極729、731をマスクと
してp型を付与する不純物元素を添加し、自己整合的に
高濃度p型不純物領域を形成する。このとき、nチャネ
ル型TFTを形成する島状半導体膜716、718、7
19は、フォトマスクを用いてレジストマスク747a
〜747cを形成し全面を被覆しておく。
Then, high-concentration p-type impurity regions 748 and 749 serving as a source region and a drain region are formed in the island-shaped semiconductor layers 715 and 717 forming the p-channel TFT. Here, an impurity element imparting p-type is added using the gate electrodes 729 and 731 as a mask, and a high-concentration p-type impurity region is formed in a self-aligned manner. At this time, the island-shaped semiconductor films 716, 718, 7 forming the n-channel TFT
Reference numeral 19 denotes a resist mask 747a using a photomask.
747c is formed and the entire surface is covered.

【0135】高濃度p型不純物領域748、749はジ
ボラン(B26)を用いたイオンドープ法で形成する。
この領域のボロン(B)濃度は3×1020〜3×1021
atoms/cm3となるようにする(図16(D))。
The high-concentration p-type impurity regions 748 and 749 are formed by an ion doping method using diborane (B 2 H 6 ).
The boron (B) concentration in this region is 3 × 10 20 to 3 × 10 21.
atoms / cm 3 (FIG. 16D).

【0136】この高濃度p型不純物領域748、749
には、前工程においてリン(P)が添加されていて、高
濃度p型不純物領域748a、749aには1×1020
〜1×1021atoms/cm3の濃度で、高濃度p型不純物領
域748b、749bには1×1016〜5×1019atom
s/cm3の濃度でリンが含まれるが、この工程で添加する
ボロン(B)の濃度を、含まれるリンの濃度の1.5か
ら3倍とすることでpチャネル型TFTのソース領域お
よびドレイン領域として問題なく機能させることができ
る。
The high-concentration p-type impurity regions 748 and 749
Has phosphorus (P) added in the previous step, and 1 × 10 20 is added to the high-concentration p-type impurity regions 748a and 749a.
The concentration is about 1 × 10 21 atoms / cm 3 , and the high-concentration p-type impurity regions 748b and 749b have 1 × 10 16 to 5 × 10 19 atoms.
Phosphorus is contained at a concentration of s / cm 3, and the concentration of boron (B) added in this step is set to 1.5 to 3 times the concentration of the contained phosphorus, so that the source region of the p-channel TFT and It can function as a drain region without any problem.

【0137】その後、図17(A)に示すように、ゲー
ト電極およびゲート絶縁膜上から保護絶縁膜750を形
成する。保護絶縁膜は酸化シリコン膜、酸化窒化シリコ
ン膜、窒化シリコン膜、またはこれらを組み合わせた積
層膜で形成すれば良い。いずれにしても保護絶縁膜75
0は無機絶縁物材料から形成する。保護絶縁膜750の
膜厚は100〜200nmとする。
Thereafter, as shown in FIG. 17A, a protective insulating film 750 is formed over the gate electrode and the gate insulating film. The protective insulating film may be formed using a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or a stacked film including a combination thereof. In any case, the protective insulating film 75
0 is formed from an inorganic insulating material. The thickness of the protective insulating film 750 is 100 to 200 nm.

【0138】ここで、酸化シリコン膜を用いる場合に
は、プラズマCVD法で、オルトケイ酸テトラエチル
(Tetraethyl Orthosilicate:TEOS)とO2とを混
合し、反応圧力40Pa、基板温度300〜400℃と
し、高周波(13.56MHz)電力密度0.5〜0.8W
/cm2で放電させて形成することができる。酸化窒化シリ
コン膜を用いる場合には、プラズマCVD法でSi
4、N2O、NH3から作製される酸化窒化シリコン
膜、またはSiH4、N2Oから作製される酸化窒化シリ
コン膜で形成すれば良い。この場合の作製条件は反応圧
力20〜200Pa、基板温度300〜400℃とし、高
周波(60MHz)電力密度0.1〜1.0W/cm2で形成す
ることができる。また、SiH4、N2O、H2から作製
される酸化窒化水素化シリコン膜を適用しても良い。窒
化シリコン膜も同様にプラズマCVD法でSiH4、N
3から作製することが可能である。このような保護絶
縁膜は、基板を中心に考えて圧縮応力となるように形成
する。
Here, when a silicon oxide film is used, tetraethyl orthosilicate (TEOS) and O 2 are mixed by plasma CVD, the reaction pressure is 40 Pa, the substrate temperature is 300 to 400 ° C., and the high frequency (13.56MHz) Power density 0.5 ~ 0.8W
/ cm 2 and can be formed by discharging. In the case of using a silicon oxynitride film, Si
A silicon oxynitride film formed from H 4 , N 2 O, and NH 3 , or a silicon oxynitride film formed from SiH 4 , N 2 O may be used. The manufacturing conditions in this case are a reaction pressure of 20 to 200 Pa, a substrate temperature of 300 to 400 ° C., and a high frequency (60 MHz) power density of 0.1 to 1.0 W / cm 2 . Alternatively, a hydrogenated silicon oxynitride film formed from SiH 4 , N 2 O, and H 2 may be used. Similarly, the silicon nitride film is formed by SiH 4 , N
It can be prepared from H 3. Such a protective insulating film is formed so as to have a compressive stress considering the substrate as a center.

【0139】その後、それぞれの濃度で添加されたn型
またはp型を付与する不純物元素を活性化する工程を行
う。この工程は電熱炉を用いるファーネスアニール法で
行う。その他に、レーザーアニール法、またはラピッド
サーマルアニール法(RTA法)を適用することができ
る。ファーネスアニール法では酸素濃度が1ppm以
下、好ましくは0.1ppm以下の窒素雰囲気中で40
0〜700℃、代表的には500〜600℃で行うこと
が好ましく、本実施例では550℃で4時間の熱処理を
行う。また、基板701に耐熱温度が低いプラスチック
基板を用いる場合にはレーザーアニール法を用いる(図
17(B))。
Thereafter, a step of activating the impurity elements imparting n-type or p-type added at the respective concentrations is performed. This step is performed by a furnace annealing method using an electric furnace. In addition, a laser annealing method or a rapid thermal annealing method (RTA method) can be applied. In the furnace annealing method, the oxygen concentration is 40 ppm or less in a nitrogen atmosphere of 1 ppm or less, preferably 0.1 ppm or less.
The heat treatment is preferably performed at 0 to 700 ° C, typically 500 to 600 ° C. In this embodiment, the heat treatment is performed at 550 ° C for 4 hours. In the case where a plastic substrate having a low heat-resistant temperature is used as the substrate 701, a laser annealing method is used (FIG. 17B).

【0140】活性化の工程の後、さらに、3〜100%
の水素を含む雰囲気中で、300〜450℃で1〜12
時間の熱処理を行い、島状半導体層を水素化する工程を
行う。この工程は熱的に励起された水素により島状半導
体層のダングリングボンドを終端する工程である。水素
化の他の手段として、プラズマ水素化(プラズマにより
励起された水素を用いる)を行っても良い。また、基板
701の耐熱性が許せば300〜450℃の加熱処理に
より下地膜702の酸化窒化水素化シリコン膜702
b、保護絶縁膜750の酸化窒化シリコン膜の水素をに
拡散させて島状半導体層を水素化しても良い。
After the activation step, an additional 3 to 100%
1 to 12 at 300 to 450 ° C. in an atmosphere containing hydrogen
A heat treatment is performed for a long time to perform a step of hydrogenating the island-shaped semiconductor layer. This step is a step of terminating dangling bonds in the island-shaped semiconductor layer by thermally excited hydrogen. As another means of hydrogenation, plasma hydrogenation (using hydrogen excited by plasma) may be performed. If the heat resistance of the substrate 701 permits, a heat treatment at 300 to 450 ° C. is performed to form the silicon oxynitride nitride film 702 of the base film 702.
b, The island-shaped semiconductor layer may be hydrogenated by diffusing hydrogen in the silicon oxynitride film of the protective insulating film 750 into hydrogen.

【0141】活性化および水素化の工程が終了したら、
有機絶縁物からなる層間絶縁膜751を1.0〜2.0
μmの平均厚を有して形成する。有機絶縁物としては、
ポリイミド、アクリル、ポリアミド、ポリイミドアミ
ド、BCB(ベンゾシクロブテン)等を使用することが
できる。例えば、基板に塗布後、熱重合するタイプのポ
リイミドを用いる場合には、クリーンオーブンで300
℃で焼成して形成する。また、アクリルを用いる場合に
は、2液性のものを用い、主材と硬化剤を混合した後、
スピナーを用いて基板全面に塗布した後、ホットプレー
トで80℃で60秒の予備加熱を行い、さらにクリーン
オーブンで250℃で60分焼成して形成することがで
きる。
When the activation and hydrogenation steps are completed,
The interlayer insulating film 751 made of an organic insulator is formed to a thickness of 1.0 to 2.0.
It is formed with an average thickness of μm. As an organic insulator,
Polyimide, acrylic, polyamide, polyimide amide, BCB (benzocyclobutene), or the like can be used. For example, when using a polyimide that is thermally polymerized after being applied to a substrate, a 300 mm clean oven is used.
It is formed by firing at ℃. Also, when using acrylic, use a two-liquid type, after mixing the main material and the curing agent,
After coating the entire surface of the substrate using a spinner, preheating is performed at 80 ° C. for 60 seconds on a hot plate, and further, firing is performed at 250 ° C. for 60 minutes in a clean oven.

【0142】層間絶縁膜を有機絶縁物で形成することに
より、表面を良好に平坦化させることができる。また、
有機絶縁物は一般に誘電率が低いので、寄生容量を低減
するできる。しかし、吸湿性があり保護膜としての効果
は弱いので、本実施例のように、保護絶縁膜750とし
て形成した酸化シリコン膜、酸化窒化シリコン膜、窒化
シリコン膜などと組み合わせて用いることが好ましい。
The surface can be satisfactorily planarized by forming the interlayer insulating film with an organic insulator. Also,
Since organic insulators generally have a low dielectric constant, parasitic capacitance can be reduced. However, since it has a hygroscopic property and its effect as a protective film is weak, it is preferable to use it in combination with a silicon oxide film, a silicon oxynitride film, a silicon nitride film, or the like formed as the protective insulating film 750 as in this embodiment.

【0143】その後、フォトマスクを用い、所定のパタ
ーンのレジストマスクを形成し、それぞれの島状半導体
膜に形成されたソース領域またはドレイン領域に達する
コンタクトホールを形成する。コンタクトホールの形成
はドライエッチング法により行う。この場合、エッチン
グガスにCF4、O2、Heの混合ガスを用い有機絶縁物
から成る層間絶縁膜751をまずエッチングし、その
後、続いてエッチングガスをCF4、O2として保護絶縁
膜750をエッチングする。さらに、島状半導体層との
選択比を高めるために、エッチングガスをCHF3に切
り替えてゲート絶縁膜725をエッチングすることによ
り、良好にコンタクトホールを形成することができる。
Thereafter, a resist mask having a predetermined pattern is formed using a photomask, and a contact hole reaching a source region or a drain region formed in each island-like semiconductor film is formed. The formation of the contact hole is performed by a dry etching method. In this case, the interlayer insulating film 751 made of an organic insulator is first etched by using a mixed gas of CF 4 , O 2 , and He as an etching gas, and then the protective insulating film 750 is formed by using the etching gas as CF 4 and O 2. Etch. Further, by switching the etching gas to CHF 3 and etching the gate insulating film 725 in order to increase the selectivity with respect to the island-shaped semiconductor layer, a contact hole can be formed favorably.

【0144】そして、導電性の金属膜をスパッタ法や真
空蒸着法で形成し、フォトマスクによりレジストマスク
を形成し、エッチングによってソース配線752〜75
6とドレイン配線757〜761を形成する。ドレイン
配線762は隣接する画素のドレイン配線を示す。ここ
で、ドレイン配線761は画素電極として機能するもの
である。図示していないが、本実施例ではこの電極を、
Ti膜を50〜150nmの厚さで形成し、島状半導体層
のソースまたはドレイン領域を形成する半導体膜とコン
タクトを形成し、そのTi膜上に重ねてアルミニウム
(Al)を300〜400nmの厚さで形成して配線とす
る。
Then, a conductive metal film is formed by a sputtering method or a vacuum evaporation method, a resist mask is formed by using a photomask, and the source wirings 752 to 752 are formed by etching.
6 and drain wirings 757 to 761 are formed. A drain wiring 762 indicates a drain wiring of an adjacent pixel. Here, the drain wiring 761 functions as a pixel electrode. Although not shown, in this embodiment, this electrode is
A Ti film is formed to a thickness of 50 to 150 nm, a contact is formed with the semiconductor film forming the source or drain region of the island-shaped semiconductor layer, and aluminum (Al) is formed on the Ti film to a thickness of 300 to 400 nm. Then, it is formed as a wiring.

【0145】図18(E)はこの状態における島状半導
体層715、716、ゲート電極729、730、ソー
ス配線752、753およびドレイン配線757、75
8の上面図を示す。ソース配線752、753は図示さ
れていない層間絶縁膜および保護絶縁膜に設けられたコ
ンタクトホールによって、島状半導体層715、716
とそれぞれ830、833で接続している。また、ドレ
イン配線757、758は831、832で島状半導体
層715、716と接続している。
FIG. 18E shows island-like semiconductor layers 715 and 716, gate electrodes 729 and 730, source wirings 752 and 753, and drain wirings 757 and 75 in this state.
8 shows a top view. The source wirings 752 and 753 are connected to the island-shaped semiconductor layers 715 and 716 by contact holes provided in an interlayer insulating film and a protective insulating film (not shown).
And 830 and 833 respectively. The drain wirings 757 and 758 are connected to the island-shaped semiconductor layers 715 and 716 at 831 and 832.

【0146】同様に、図19(E)では島状半導体層7
19、ゲート電極733、容量配線734、ソース配線
756およびドレイン配線761の上面図を示し、ソー
ス配線756はコンタクト部834で、ドレイン配線7
61はコンタクト部835でそれぞれ島状半導体層71
9と接続している。
Similarly, in FIG. 19E, the island-shaped semiconductor layer 7 is formed.
19, a gate electrode 733, a capacitor wiring 734, a source wiring 756, and a drain wiring 761 are shown in top views. The source wiring 756 is a contact portion 834 and the drain wiring 7
Numeral 61 denotes contact portions 835 each of which is an island-shaped semiconductor layer 71
9 is connected.

【0147】いずれにしても、第1の形状を有する島状
半導体層の内側の領域に、歪みが残留している領域を除
去して、第2の形状を有する島状半導体層を形成し、T
FTを形成する。
In any case, in the region inside the island-shaped semiconductor layer having the first shape, the region where the strain remains is removed, and the island-shaped semiconductor layer having the second shape is formed. T
Form FT.

【0148】この状態で水素化処理を行うとTFTの特
性向上に対して好ましい結果が得られる。例えば、3〜
100%の水素を含む雰囲気中で、300〜450℃で
1〜12時間の熱処理を行うと良く、あるいはプラズマ
水素化法を用いても同様の効果が得られる。また、この
ような熱処理により保護絶縁膜750や、下地膜702
にに存在する水素を島状半導体膜715〜719に拡散
させ水素化をすることもできる。いずれにしても、島状
半導体層715〜719中の欠陥密度を1016/cm3以下
とすることが望ましく、そのためには水素を5×1018
〜5×1019atoms/cm3程度付与することが好ましい。
(図17(C))。
When hydrogenation is performed in this state, favorable results can be obtained for improving the characteristics of the TFT. For example, 3 ~
Heat treatment may be performed at 300 to 450 ° C. for 1 to 12 hours in an atmosphere containing 100% hydrogen, or the same effect can be obtained by using a plasma hydrogenation method. In addition, by such heat treatment, the protective insulating film 750 and the base film 702 are formed.
Can be diffused into the island-shaped semiconductor films 715 to 719 for hydrogenation. In any case, the island-like semiconductor layer is desirably defect density and 10 16 / cm 3 or less in the 715-719, hydrogen 5 × 10 in order that 18
It is preferable to provide about 5 × 10 19 atoms / cm 3 .
(FIG. 17C).

【0149】こうして同一の基板上に、駆動回路のTF
Tと画素部の画素TFTとを有した基板を完成させるこ
とができる。駆動回路には第1のpチャネル型TFT8
00、第1のnチャネル型TFT801、第2のpチャ
ネル型TFT802、第2のnチャネル型TFT80
3、画素部には画素TFT804、保持容量805が形
成されている。本明細書では便宜上このような基板をア
クティブマトリクス基板と呼ぶ。
Thus, the TF of the driving circuit is provided on the same substrate.
A substrate having T and a pixel TFT in a pixel portion can be completed. The drive circuit includes a first p-channel TFT 8
00, a first n-channel TFT 801, a second p-channel TFT 802, a second n-channel TFT 80
3. In the pixel portion, a pixel TFT 804 and a storage capacitor 805 are formed. In this specification, such a substrate is referred to as an active matrix substrate for convenience.

【0150】駆動回路の第1のpチャネル型TFT80
0には、島状半導体膜715にチャネル形成領域80
6、高濃度p型不純物領域から成るソース領域807
a、807b、ドレイン領域808a、808bを有し
た構造となっている。
First p-channel TFT 80 of drive circuit
0, the channel-forming region 80 is formed in the island-shaped semiconductor film 715.
6. Source region 807 including high concentration p-type impurity region
a, 807b and drain regions 808a, 808b.

【0151】第1のnチャネル型TFT801には、島
状半導体膜716にチャネル形成領域809、ゲート電
極730と重なるLDD領域810、ソース領域81
2、ドレイン領域811を有している。このLDD領域
において、ゲート電極730と重なるLDD領域のチャ
ネル長方向の長さは0.5〜3.0μm、好ましくは
1.0〜2.0μmとする。nチャネル型TFTにおけ
るLDD領域の長さをこのようにすることにより、ドレ
イン領域近傍に発生する高電界を緩和して、ホットキャ
リアの発生を防ぎ、TFTの劣化を防止することができ
る。
In the first n-channel TFT 801, a channel formation region 809, an LDD region 810 overlapping the gate electrode 730, and a source region 81 are formed on the island-shaped semiconductor film 716.
2. It has a drain region 811. In this LDD region, the length in the channel length direction of the LDD region overlapping with the gate electrode 730 is set to 0.5 to 3.0 μm, preferably 1.0 to 2.0 μm. By setting the length of the LDD region in the n-channel TFT in this way, a high electric field generated near the drain region can be reduced, hot carriers can be prevented from being generated, and deterioration of the TFT can be prevented.

【0152】駆動回路の第2のpチャネル型TFT80
2は同様に、島状半導体膜717にチャネル形成領域8
13、高濃度p型不純物領域から成るソース領域814
a、814b、ドレイン領域815a、815bを有し
たシングルドレインの構造を有している。
Second p-channel TFT 80 of drive circuit
Similarly, a channel forming region 8 is formed in the island-shaped semiconductor film 717.
13. Source region 814 including high-concentration p-type impurity region
a, 814b and drain regions 815a, 815b.

【0153】第2のnチャネル型TFT803には、島
状半導体膜718にチャネル形成領域816、ゲート電
極732と一部が重なるLDD領域817、818、ソ
ース領域820、ドレイン領域819が形成されてい
る。このTFTのゲート電極732と重なるLDD領域
の長さも0.5〜3.0μm、好ましくは1.0〜2.
0μmとする。また、ゲート電極と重ならないLDD領
域のチャネル長方向の長さは0.5〜4.0μm、好ま
しくは1.0〜2.0μmとする。
In the second n-channel TFT 803, a channel forming region 816, LDD regions 817 and 818 partially overlapping the gate electrode 732, a source region 820, and a drain region 819 are formed on the island-shaped semiconductor film 718. . The length of the LDD region overlapping with the gate electrode 732 of this TFT is also 0.5 to 3.0 μm, preferably 1.0 to 2.0 μm.
0 μm. The length in the channel length direction of the LDD region that does not overlap with the gate electrode is 0.5 to 4.0 μm, preferably 1.0 to 2.0 μm.

【0154】画素TFT804には、島状半導体膜71
9にチャネル形成領域821、822、LDD領域82
3〜825、ソースまたはドレイン領域826〜828
を有している。LDD領域のチャネル長方向の長さは
0.5〜4.0μm、好ましくは1.5〜2.5μmで
ある。さらに、容量配線734と、ゲート絶縁膜と同じ
材料から成る絶縁膜と、画素TFT804のドレイン領
域828に接続する半導体層829とから保持容量80
5が形成されている。図17(C)では画素TFT80
4をダブルゲート構造としたが、シングルゲート構造で
も良いし、複数のゲート電極を設けたマルチゲート構造
としても差し支えない。
The pixel TFT 804 includes the island-shaped semiconductor film 71.
9, the channel forming regions 821 and 822 and the LDD region 82
3-825, source or drain regions 826-828
have. The length of the LDD region in the channel length direction is 0.5 to 4.0 μm, preferably 1.5 to 2.5 μm. Further, the storage capacitor 80 is formed from the capacitor wiring 734, the insulating film made of the same material as the gate insulating film, and the semiconductor layer 829 connected to the drain region 828 of the pixel TFT 804.
5 are formed. In FIG. 17C, the pixel TFT 80
4 has a double gate structure, but may have a single gate structure or a multi-gate structure provided with a plurality of gate electrodes.

【0155】図20は画素部のほぼ一画素分を示す上面
図である。図中に示すA−A'断面が図17(C)に示
す画素部の断面図に対応している。画素TFT804の
ゲート電極733は、図示されていないゲート絶縁膜を
介してその下の島状半導体層719と交差している。図
示はしていないが、島状半導体層には、ソース領域、ド
レイン領域、LDD領域が形成されている。また、83
4はソース配線756とソース領域826とのコンタク
ト部、835はドレイン配線761とドレイン領域82
8とのコンタクト部である。保持容量805は、画素T
FT804のドレイン領域828から延在する半導体層
829がゲート絶縁膜を介して容量配線734と重なる
領域で形成されている。
FIG. 20 is a top view showing almost one pixel of the pixel portion. The AA ′ cross section in the drawing corresponds to the cross-sectional view of the pixel portion in FIG. The gate electrode 733 of the pixel TFT 804 intersects the island-shaped semiconductor layer 719 thereunder via a gate insulating film (not shown). Although not shown, a source region, a drain region, and an LDD region are formed in the island-shaped semiconductor layer. Also, 83
4 is a contact portion between the source wiring 756 and the source region 826, and 835 is a drain wiring 761 and the drain region 82.
8 is a contact portion. The storage capacitor 805 is connected to the pixel T
A semiconductor layer 829 extending from the drain region 828 of the FT 804 is formed in a region overlapping with the capacitor wiring 734 with a gate insulating film interposed therebetween.

【0156】以上のようにしてアクティブマトリクス基
板が完成する。本実施例に従って作製されたアクティブ
マトリクス基板は、画素部および駆動回路の仕様に応じ
て適切な構造のTFTを配置している。そのため、この
アクティブマトリクス基板を用いた電気光学装置の動作
性能と信頼性を向上させることを可能としている。
The active matrix substrate is completed as described above. In the active matrix substrate manufactured according to this embodiment, a TFT having an appropriate structure is arranged according to the specifications of the pixel portion and the driving circuit. Therefore, it is possible to improve the operation performance and reliability of the electro-optical device using the active matrix substrate.

【0157】なお、本実施例では画素TFT804のド
レイン配線761をそのまま画素電極として用いてお
り、反射型液晶表示装置に対応した構造となっている。
しかし、ドレイン配線761に電気的に接続されるよう
に透明導電膜でなる画素電極を形成することで透過型液
晶表示装置にも対応できる。
In the present embodiment, the drain wiring 761 of the pixel TFT 804 is used as it is as a pixel electrode, and has a structure corresponding to a reflection type liquid crystal display device.
However, by forming a pixel electrode made of a transparent conductive film so as to be electrically connected to the drain wiring 761, it is possible to cope with a transmission type liquid crystal display device.

【0158】また、本実施例は本発明を用いた半導体装
置の作製工程の一例であり、本実施例に示した材料や数
値範囲に限定する必要はない。さらに、LDD領域の配
置なども実施者が適宜決定すれば良い。
This embodiment is an example of a manufacturing process of a semiconductor device using the present invention, and it is not necessary to limit the materials and numerical ranges shown in this embodiment. Furthermore, the arrangement of the LDD region and the like may be appropriately determined by the practitioner.

【0159】〔実施例7〕本実施例では実施例6に従っ
て作製したアクティブマトリクス基板から、アクティブ
マトリクス型液晶表示装置を作製する工程を説明する。
まず、図21(A)に示すように、図17(C)の状態
のアクティブマトリクス基板にパターニングにより樹脂
材料でなるスペーサ901a〜901fを形成する。な
お、スペーサとして公知の球状シリカ等を散布して用い
ることもできる。
[Embodiment 7] In this embodiment, a process of manufacturing an active matrix type liquid crystal display device from an active matrix substrate manufactured according to Embodiment 6 will be described.
First, as shown in FIG. 21A, spacers 901a to 901f made of a resin material are formed on the active matrix substrate in the state of FIG. 17C by patterning. In addition, well-known spherical silica or the like can be sprayed and used as the spacer.

【0160】本実施例では、樹脂材料でなるスペーサ9
01a〜901fとしてJSR社製のNN700を用い、
スピナーで塗布した後、露光と現像処理によって所定の
パターンに形成する。さらにクリーンオーブンなどで1
50〜200℃で加熱して硬化させる。このようにして
作製されるスペーサは露光と現像処理の条件によって形
状を異ならせることができるが、好ましくは、柱状で頂
部が平坦な形状となるようにすると、対向側の基板を合
わせたときに液晶表示パネルとしての機械的な強度を確
保することができる。
In this embodiment, the spacer 9 made of a resin material is used.
Using NN700 manufactured by JSR as 01a to 901f,
After application by a spinner, a predetermined pattern is formed by exposure and development. In a clean oven etc.
Heat and cure at 50-200 ° C. The spacer produced in this manner can have a different shape depending on the conditions of exposure and development processing.However, it is preferable that the top be a columnar shape and the top be flat, when the substrates on the opposite side are combined. Mechanical strength as a liquid crystal display panel can be secured.

【0161】また、形状は円錐状、角錐状など特別の限
定はないが、例えば円錐状としたときに具体的には、高
さHを1.2〜5μmとし、平均半径L1を5〜7μ
m、平均半径L1と底部の半径L2との比を1対1.5
とする。このとき側面のテーパー角は±15°以下とす
る。
The shape is not particularly limited, such as a conical shape or a pyramid shape. For example, when the shape is a conical shape, specifically, the height H is set to 1.2 to 5 μm and the average radius L1 is set to 5 to 7 μm.
m, the ratio of the average radius L1 to the bottom radius L2 is 1: 1.5.
And At this time, the taper angle of the side surface is set to ± 15 ° or less.

【0162】スペーサ901a〜901fの配置は任意に
決定しても良いが、好ましくは、図21(A)で示すよ
うに、画素部においてはドレイン配線761(画素電
極)のコンタクト部835と重ねてその部分を覆うよう
に形成すると良い。コンタクト部835は平坦性が損な
われこの部分では液晶がうまく配向しなくなるので、コ
ンタクト部835にスペーサ用の樹脂を充填することで
ディスクリネーションなどを防止することができる。
The arrangement of the spacers 901a to 901f may be determined arbitrarily. However, as shown in FIG. 21A, it is preferable that the spacer overlap the contact portion 835 of the drain wiring 761 (pixel electrode) in the pixel portion. It is good to form so that the part may be covered. Since the flatness of the contact portion 835 is impaired and the liquid crystal is not well aligned in this portion, disclination and the like can be prevented by filling the contact portion 835 with a resin for a spacer.

【0163】その後、配向膜902を形成する。通常液
晶表示素子の配向膜にはポリイミド樹脂を用いる。配向
膜を形成した後、ラビング処理を施して液晶分子がある
一定のプレチルト角を持って配向するようにする。画素
部に設けたスペーサ901a〜901fの端部からラビン
グ方向に対してラビングされない領域が2μm以下とな
るようにすることが好ましい。また、ラビング処理では
静電気の発生がしばしば問題となるが、駆動回路のTF
T上において、少なくともソース配線およびドレイン配
線上にもスペーサ901a〜901eを形成しておく
と、ラビング工程におけるスペーサとしての本来の役割
と、静電気からTFTを保護する効果を得ることができ
る。
After that, an alignment film 902 is formed. Usually, a polyimide resin is used for the alignment film of the liquid crystal display element. After forming the alignment film, a rubbing treatment is performed so that the liquid crystal molecules are aligned with a certain pretilt angle. It is preferable that the area not rubbed in the rubbing direction from the ends of the spacers 901a to 901f provided in the pixel portion is 2 μm or less. In the rubbing process, the generation of static electricity often poses a problem.
If the spacers 901a to 901e are formed on at least the source wiring and the drain wiring on T, the original role as the spacer in the rubbing step and the effect of protecting the TFT from static electricity can be obtained.

【0164】対向基板903には、遮光膜904、透明
導電膜でなる対向電極905および配向膜906を形成
する。遮光膜904はTi、Cr、Alなどを150〜
300nmの厚さで形成する。そして、画素部と駆動回路
が形成されたアクティブマトリクス基板と対向基板とを
シール剤907で貼り合わせる。シール剤907にはフ
ィラー908が混合されていて、このフィラー908と
スペーサ901a〜901fによって均一な間隔を持って
対向基板とアクティブマトリクス基板とが貼り合わせら
れる。
On the opposite substrate 903, a light-shielding film 904, an opposite electrode 905 made of a transparent conductive film, and an alignment film 906 are formed. The light-shielding film 904 is made of Ti, Cr, Al,
It is formed with a thickness of 300 nm. Then, the active matrix substrate on which the pixel portion and the driver circuit are formed and the counter substrate are attached with a sealant 907. A filler 908 is mixed in the sealant 907, and the counter substrate and the active matrix substrate are bonded to each other at a uniform interval by the filler 908 and the spacers 901a to 901f.

【0165】その後、両基板の間に液晶材料909を注
入し、封止剤(図示せず)によって完全に封止する。液
晶材料には公知の液晶材料を用いれば良い。例えば、T
N液晶の他に、電場に対して透過率が連続的に変化する
電気光学応答性を示す無しきい値反強誘電性混合液晶を
用いることもできる。無しきい値反強誘電性混合液晶に
はV字型の電気光学応答特性を示すものもある。詳細は
「H.Furue et al.;Charakteristics and Drivng Scheme
of Polymer-Stabilized Monostable FLCD Exhibiting
Fast Response Time and High Contrast Ratio with Gr
ay-Scale Capability,SID,1998」、「T.Yoshida et a
l.;A Full-Color Thresholdless Antiferroelectric LC
D Exhibiting Wide Viewing Angle with Fast Response
Time,841,SID97DIGEST,1997」、「S.Inui et al.;Thre
sholdless antiferroelectricity in liquid crystals
and its application to displays,671-673,J.Mater.Ch
em.6(4),1996」、または米国特許第5,594,569号を参照
すれば良い。
After that, a liquid crystal material 909 is injected between the two substrates, and is completely sealed with a sealing agent (not shown). A known liquid crystal material may be used as the liquid crystal material. For example, T
In addition to the N liquid crystal, a thresholdless antiferroelectric mixed liquid crystal exhibiting electro-optical response in which the transmittance changes continuously with an electric field can be used. Some thresholdless antiferroelectric mixed liquid crystals exhibit a V-shaped electro-optical response characteristic. See `` H. Furue et al .; Charakteristics and Drivng Scheme '' for details.
of Polymer-Stabilized Monostable FLCD Exhibiting
Fast Response Time and High Contrast Ratio with Gr
ay-Scale Capability, SID, 1998 '', `` T. Yoshida et a
l.; A Full-Color Thresholdless Antiferroelectric LC
D Exhibiting Wide Viewing Angle with Fast Response
Time, 841, SID97DIGEST, 1997 '', `` S.Inui et al.; Thre
sholdless antiferroelectricity in liquid crystals
and its application to displays, 671-673, J.Mater.Ch
em. 6 (4), 1996 "or U.S. Pat. No. 5,594,569.

【0166】このようにして図21(B)に示すアクテ
ィブマトリクス型液晶表示装置が完成する。図21では
スペーサ901a〜901eを駆動回路のTFT上の少な
くともソース配線およびドレイン配線上にに分割して形
成したが、その他に、駆動回路の全面を覆って形成して
も差し支えない。
Thus, the active matrix type liquid crystal display device shown in FIG. 21B is completed. In FIG. 21, the spacers 901a to 901e are formed separately on at least the source wiring and the drain wiring on the TFT of the driving circuit. However, the spacers 901a to 901e may be formed so as to cover the entire surface of the driving circuit.

【0167】図22はアクティブマトリクス基板の上面
図を示し、画素部および駆動回路部とスペーサおよびシ
ール剤の位置関係を示す上面図である。画素部1500
の周辺に駆動回路として走査信号駆動回路1501と画
像信号駆動回路1502が設けられている。さらに、そ
の他CPUやメモリなどの信号処理回路1503も付加
されていても良い。
FIG. 22 is a top view of the active matrix substrate, showing a positional relationship between the pixel portion and the drive circuit portion, the spacers, and the sealant. Pixel section 1500
, A scanning signal driving circuit 1501 and an image signal driving circuit 1502 are provided as driving circuits. Further, a signal processing circuit 1503 such as a CPU and a memory may be added.

【0168】そして、これらの駆動回路は接続配線15
11によって外部入出力端子1510と接続されてい
る。画素部1500では走査信号駆動回路1501から
延在するゲート配線群1504と画像信号駆動回路15
02から延在するソース配線群1505がマトリクス状
に交差して画素を形成し、各画素にはそれぞれ画素TF
T804と保持容量805が設けられている。
These drive circuits are connected to the connection wiring 15.
11 is connected to the external input / output terminal 1510. In the pixel portion 1500, a gate wiring group 1504 extending from the scanning signal driving circuit 1501 and the image signal driving circuit 15
02 are formed in a matrix by intersecting a source wiring group 1505 extending in a matrix form.
T804 and a storage capacitor 805 are provided.

【0169】画素部において設けられるスペーサ150
6は、図21で示したスペーサ901fに対応するもの
で、すべての画素に対して設けても良いが、マトリクス
状に配列した画素の数個から数十個おきに設けても良
い。即ち、画素部を構成する画素の全数に対するスペー
サの数の割合は20〜100%とすると良い。また、駆
動回路部に設けるスペーサ1507〜1509はその全
面を覆うように設けても良いし、図21で示したように
各TFTのソースおよびドレイン配線の位置にあわせて
複数個に分割して設けても良い。
Spacer 150 provided in pixel portion
Reference numeral 6 corresponds to the spacer 901f shown in FIG. 21, and may be provided for all pixels, or may be provided for every several to several tens of pixels arranged in a matrix. That is, the ratio of the number of spacers to the total number of pixels constituting the pixel portion is preferably 20 to 100%. Further, the spacers 1507 to 1509 provided in the driver circuit portion may be provided so as to cover the entire surface thereof, or may be provided in plural pieces in accordance with the positions of the source and drain wirings of each TFT as shown in FIG. May be.

【0170】シール剤907は、基板701上の画素部
1500および走査信号制御回路1501、画像信号制
御回路1502、その他の信号処理回路1503の外側
であって、外部入出力端子1510よりも内側に形成す
る。
The sealant 907 is formed outside the pixel portion 1500 and the scanning signal control circuit 1501, the image signal control circuit 1502, and other signal processing circuits 1503 on the substrate 701 and inside the external input / output terminal 1510. I do.

【0171】このようなアクティブマトリクス型液晶表
示装置の構成を図23の斜視図を用いて説明する。図2
3においてアクティブマトリクス基板は、ガラス基板7
01上に形成された、画素部1500と、走査信号駆動
回路1501と、画像信号駆動回路1502とその他の
信号処理回路1503とで構成される。
The structure of such an active matrix type liquid crystal display device will be described with reference to the perspective view of FIG. FIG.
In 3, the active matrix substrate is a glass substrate 7
01, a pixel portion 1500, a scanning signal driving circuit 1501, an image signal driving circuit 1502, and another signal processing circuit 1503.

【0172】画素部1500には画素TFT804と保
持容量805が設けられ、画素部の周辺に設けられる駆
動回路はCMOS回路を基本として構成されている。走
査信号駆動回路1501と、画像信号駆動回路1502
はそれぞれゲート配線733とソース配線756で画素
TFT804に接続している。また、フレキシブルプリ
ントサーキット(Flexible Printed Circuit:FPC)
1513が外部入力端子1510に接続していて画像信
号などを入力するのに用いる。フレキシブルプリントサ
ーキット1513は補強樹脂1512で接着強度を高め
て固定されている。そして接続配線1511でそれぞれ
の駆動回路に接続している。また、対向基板903には
図示していないが、遮光膜や透明電極が設けられてい
る。
The pixel portion 1500 is provided with a pixel TFT 804 and a storage capacitor 805, and a driving circuit provided around the pixel portion is basically formed of a CMOS circuit. Scanning signal driving circuit 1501 and image signal driving circuit 1502
Are connected to the pixel TFT 804 via a gate wiring 733 and a source wiring 756, respectively. In addition, Flexible Printed Circuit (FPC)
Reference numeral 1513 is connected to the external input terminal 1510 and used to input an image signal or the like. The flexible print circuit 1513 is fixed with a reinforcing resin 1512 to increase the adhesive strength. Then, a connection wiring 1511 is connected to each drive circuit. Although not shown, the opposing substrate 903 is provided with a light-shielding film and a transparent electrode.

【0173】このような構成の液晶表示装置は、実施例
6で示したアクティブマトリクス基板を用いて形成する
ことができる。例えば、図17(C)の構造のアクティ
ブマトリクス基板を用いれば反射型の液晶表示装置が得
られ、実施例6で述べたように画素電極として透明導電
膜を用いたアクティブマトリクス基板を用いれば透過型
の液晶表示装置を得ることができる。
A liquid crystal display having such a structure can be formed using the active matrix substrate described in the sixth embodiment. For example, a reflective liquid crystal display device can be obtained by using an active matrix substrate having the structure in FIG. 17C, and transmission can be achieved by using an active matrix substrate using a transparent conductive film as a pixel electrode as described in Embodiment 6. Type liquid crystal display device.

【0174】〔実施例8〕実施例1では、非晶質半導体
膜に対して実施形態1または実施形態2に示した方法で
レーザーアニールを施して結晶化する例を示している
が、ある程度まで結晶化が進んだ段階の半導体膜に対し
てレーザーアニールを行うこともできる。
[Eighth Embodiment] In the first embodiment, an example is shown in which an amorphous semiconductor film is crystallized by laser annealing according to the method described in the first or second embodiment. Laser annealing can also be performed on the semiconductor film at the stage where crystallization has progressed.

【0175】即ち、ファーネスアニールにより非晶質半
導体膜を結晶化させて得た結晶質半導体膜に、さらにレ
ーザーアニールを施して結晶性を改善する場合において
も本発明のレーザーアニールは有効である。
That is, the laser annealing of the present invention is also effective when the crystalline semiconductor film obtained by crystallizing the amorphous semiconductor film by furnace annealing is further subjected to laser annealing to improve the crystallinity.

【0176】具体的には、特開平7−161634号公
報、特開平7−321339号公報または特開平7−1
31034号公報等の出願におけるレーザー照射工程
(レーザーアニール工程)に、実施形態1乃至実施形態
3のレーザーアニール方法を用いることが可能である。
Specifically, JP-A-7-161634, JP-A-7-321339 or JP-A-7-13-1
It is possible to use the laser annealing method of Embodiments 1 to 3 in the laser irradiation step (laser annealing step) in the application such as 31034.

【0177】なお、上記公報に本発明を用いた後、形成
された結晶質半導体膜を用いたTFTを作製することが
できる。即ち、本実施例と実施例4乃至実施例7とを組
み合わせることが可能である。
After using the present invention in the above publication, a TFT using the formed crystalline semiconductor film can be manufactured. That is, it is possible to combine this embodiment with the fourth to seventh embodiments.

【0178】〔実施例9〕実施例1〜実施例3では、本
発明を液晶表示装置に対して用いた例を示しているが、
本発明はTFTを用いる半導体装置であれば如何なるも
のにも実施することが可能である。
[Embodiment 9] Embodiments 1 to 3 show examples in which the present invention is applied to a liquid crystal display device.
The present invention can be applied to any semiconductor device using a TFT.

【0179】具体的には、アクティブマトリクス型のE
L(エレクトロルミネッセンス)表示装置やアクティブ
マトリクス型のEC(エレクトロクロミクス)表示装置
を作製する場合に、半導体膜のレーザーアニール工程に
おいて本発明を実施することが可能である。その際、実
施形態1または2のどちらの構成を用いても良い。
Specifically, an active matrix type E
When manufacturing an L (electroluminescence) display device or an active matrix type EC (electrochromic) display device, the present invention can be implemented in a laser annealing step of a semiconductor film. In that case, either of the configurations of the first and second embodiments may be used.

【0180】さらに、ICやLSIに使われるSRAM
の負荷トランジスタを形成する際に本発明を実施するこ
ともできるし、ICやLSIの上に三次元構造でTFT
を形成する場合においても本発明は有効である。
Furthermore, SRAM used for ICs and LSIs
The present invention can be implemented when forming a load transistor of the present invention, and a TFT having a three-dimensional structure can be formed on an IC or LSI.
The present invention is also effective in forming

【0181】本発明はレーザーアニール工程の部分の発
明であるので、その他の部分は公知のTFT作製プロセ
スが適用できる。従って、アクティブマトリクス型EL
表示装置やアクティブマトリクス型EC表示装置を作製
する場合には、公知の技術に本発明を適用すれば良い。
勿論、図15〜17で説明した作製工程を参考にして作
製することも可能である。
Since the present invention is an invention of a laser annealing step, a known TFT manufacturing process can be applied to other parts. Therefore, the active matrix EL
When a display device or an active matrix type EC display device is manufactured, the present invention may be applied to a known technique.
Of course, it is also possible to manufacture by referring to the manufacturing steps described with reference to FIGS.

【0182】〔実施例10〕本発明は、アクティブマト
リクス型液晶表示装置やアクティブマトリクス型EL表
示装置などの電気光学装置を表示ディスプレイとして有
する電子装置(電子機器ともいう)に対して実施するこ
とが可能である。電子装置としては、パーソナルコンピ
ュータ、デジタルカメラ、ビデオカメラ、携帯情報端末
(モバイルコンピュータ、携帯電話、電子書籍など)、
ナビゲーションシステムなどが上げられる。
[Embodiment 10] The present invention can be applied to an electronic device (also referred to as electronic equipment) having an electro-optical device such as an active matrix liquid crystal display device or an active matrix EL display device as a display. It is possible. Electronic devices include personal computers, digital cameras, video cameras, personal digital assistants (mobile computers, mobile phones, e-books, etc.),
Navigation system and the like are raised.

【0183】図24(A)はパーソナルコンピュータで
あり、マイクロプロセッサやメモリーなどを備えた本体
2001、画像入力部2002、表示部2003、キー
ボード2004で構成される。本発明は表示部2003
やその他の信号処理回路の作製に際して実施することが
できる。
FIG. 24A shows a personal computer, which comprises a main body 2001 provided with a microprocessor and a memory, an image input section 2002, a display section 2003, and a keyboard 2004. The present invention relates to a display unit 2003.
And other signal processing circuits.

【0184】図24(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6で構成される。本発明は表示部2102やその他の信
号制御回路の作製に際して実施することができる。
FIG. 24B shows a video camera, which includes a main body 2101, a display section 2102, an audio input section 2103, operation switches 2104, a battery 2105, and an image receiving section 210.
6. The present invention can be implemented when the display portion 2102 and other signal control circuits are manufactured.

【0185】図24(C)はゴーグル型ディスプレイで
あり、本体2201、表示部2202、アーム部220
3から成っている。本発明は表示部2202やその他図
示されていない信号制御回路の作製に際して実施するこ
とができる。。
FIG. 24C shows a goggle type display, which comprises a main body 2201, a display section 2202, and an arm section 220.
Consists of three. The present invention can be implemented when manufacturing the display portion 2202 and other signal control circuits (not shown). .

【0186】図24(D)はテレビゲームまたはビデオ
ゲームなどの電子遊技機器であり、CPU等の電気回路
2308、記録媒体2304などが搭載された本体23
01、コントローラ2305、表示部2303、本体2
301に組み込まれた表示部2302で構成される。表
示部2303と本体2301に組み込まれた表示部23
02とは、同じ情報を表示しても良いし、前者を主表示
部とし、後者を副表示部として記録媒体2304の情報
を表示したり、機器の動作状態を表示したり、或いはタ
ッチセンサーの機能を付加して操作盤とすることもでき
る。また、本体2301とコントローラ2305と表示
部2303とは、相互に信号を伝達するために有線通信
としても良いし、センサ部2306、2307を設けて
無線通信または光通信としても良い。本発明は、表示部
2302、2303の作製に際して実施することができ
る。また、表示部2303は従来のCRTを用いること
もできる。
FIG. 24D shows an electronic game machine such as a video game or a video game, and includes a main body 23 on which an electric circuit 2308 such as a CPU, a recording medium 2304, and the like are mounted.
01, controller 2305, display unit 2303, main body 2
The display unit 2302 is incorporated in the display unit 301. The display unit 2303 and the display unit 23 incorporated in the main body 2301
02 may display the same information, display the information of the recording medium 2304 as the main display unit and the latter as the sub display unit, display the operation state of the device, or display the touch sensor. An operation panel can be provided with additional functions. Further, the main body 2301, the controller 2305, and the display unit 2303 may be wired communication for transmitting signals to each other, or may be wireless communication or optical communication by providing the sensor units 2306 and 2307. The present invention can be implemented when the display portions 2302 and 2303 are manufactured. Further, the display portion 2303 can use a conventional CRT.

【0187】図24(E)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体2401、表示部2402、スピーカー部24
03、記録媒体2404、操作スイッチ2405で構成
される。なお、記録媒体にはDVD(Digital Versati
le Disc)やコンパクトディスク(CD)などを用い、
音楽プログラムの再生や映像表示、ビデオゲーム(また
はテレビゲーム)やインターネットを介した情報表示な
どを行うことができる。本発明は表示部2402やその
他の信号制御回路の作製に際して実施することができ
る。
FIG. 24E shows a player that uses a recording medium (hereinafter, referred to as a recording medium) on which a program is recorded, and includes a main body 2401, a display section 2402, and a speaker section 24.
03, a recording medium 2404, and operation switches 2405. The recording medium is a DVD (Digital Versati
le Disc) and compact disc (CD)
Playback of music programs, video display, video games (or video games), information display via the Internet, and the like can be performed. The present invention can be implemented when the display portion 2402 and other signal control circuits are manufactured.

【0188】図24(F)はデジタルカメラであり、本
体2501、表示部2502、接眼部2503、操作ス
イッチ2504、受像部(図示しない)で構成される。
本発明は表示部2502やその他の信号制御回路の作製
に際して実施することができる。
FIG. 24F shows a digital camera, which comprises a main body 2501, a display section 2502, an eyepiece section 2503, operation switches 2504, and an image receiving section (not shown).
The present invention can be implemented when the display portion 2502 and other signal control circuits are manufactured.

【0189】図25(A)はフロント型プロジェクター
であり、光学エンジン2601、スクリーン2602で
構成される。図25(B)はリア型プロジェクターであ
り、本体2701、光学エンジン2702、ミラー27
03、スクリーン2704で構成される。
FIG. 25A shows a front type projector, which comprises an optical engine 2601 and a screen 2602. FIG. 25B shows a rear projector, which includes a main body 2701, an optical engine 2702, and a mirror 27.
03, and a screen 2704.

【0190】なお、図25(C)に、図25(A)およ
び図25(B)における光学エンジン(光源光学系およ
び表示装置を含むシステム)2601、2702の構造
の一例を示す。光学エンジン2601、2702は光源
光学系2801、ミラー2802、2804〜280
6、ダイクロイックミラー2803、ビームスプリッタ
ー2807、液晶表示装置2808、位相差板280
9、投射光学系2810で構成される。投射光学系28
10は複数の光学レンズで構成される。
FIG. 25C shows an example of the structure of the optical engine (system including the light source optical system and the display device) 2601 and 2702 in FIGS. 25A and 25B. The optical engines 2601 and 2702 include a light source optical system 2801 and mirrors 2802 and 2804 to 280.
6, dichroic mirror 2803, beam splitter 2807, liquid crystal display 2808, retardation plate 280
9. The projection optical system 2810. Projection optical system 28
Reference numeral 10 includes a plurality of optical lenses.

【0191】図25(C)では液晶表示装置2808を
三つ使用する三板式の例を示したが、このような方式に
限定されず、単板式の光学系で構成しても良い。また、
図25(C)中で矢印で示した光路には適宣光学レンズ
や偏光機能を有するフィルムや位相を調節するためのフ
ィルムや、IRフィルムなどを設けても良い。
FIG. 25C shows an example of a three-plate type using three liquid crystal display devices 2808. However, the present invention is not limited to such a type, and a single plate type optical system may be used. Also,
An optical path indicated by an arrow in FIG. 25C may be provided with a suitable optical lens, a film having a polarizing function, a film for adjusting a phase, an IR film, or the like.

【0192】また、図25(D)は図25(C)におけ
る光源光学系2801の構造の一例を示した図である。
本実施例では、光源光学系2801はリフレクター28
11、光源2812、レンズアレイ2813、281
4、偏光変換素子2815、集光レンズ2816で構成
される。なお、図25(D)に示した光源光学系は一例
であって図示した構成に限定されるものではない。
FIG. 25D shows an example of the structure of the light source optical system 2801 in FIG. 25C.
In this embodiment, the light source optical system 2801 is
11, light source 2812, lens arrays 2813, 281
4. It is composed of a polarization conversion element 2815 and a condenser lens 2816. Note that the light source optical system shown in FIG. 25D is an example and is not limited to the illustrated configuration.

【0193】また、ここでは図示しなかったが、本発明
はその他にも、ナビゲーションシステムやイメージセン
サの読み取り回路などの作製に際して実施することもで
きる。。このように本発明の適用範囲はきわめて広く、
あらゆる分野の電子装置の作製に際して実施することが
できる。
Although not shown here, the present invention can also be implemented when manufacturing a navigation system or a reading circuit of an image sensor. . Thus, the applicable range of the present invention is extremely wide,
The present invention can be implemented when manufacturing electronic devices in all fields.

【0194】〔実施例11〕本実施例では、図27
(A)、(B)に示した構造に対して、実施例1に示し
た条件でレーザー光を照射した場合について説明する。
[Embodiment 11] In this embodiment, FIG.
A case where the structure shown in (A) and (B) is irradiated with laser light under the conditions shown in Example 1 will be described.

【0195】図27(A)の構造において、1601は
1.1mm厚の石英基板、1602は200nm厚の窒
化酸化シリコン膜、1603は55nm厚のアモルファ
スシリコン膜である。このように、図27(A)の構造
では通常のレーザー結晶化を行った。
In the structure of FIG. 27A, reference numeral 1601 denotes a 1.1-mm-thick quartz substrate, 1602 denotes a 200-nm-thick silicon nitride oxide film, and 1603 denotes a 55-nm-thick amorphous silicon film. Thus, in the structure of FIG. 27A, normal laser crystallization was performed.

【0196】また、図27(B)の構造において、16
04は表面(反射面)が窒化タンタル膜でなる反射体、
1605は1.1mm厚の石英基板、1606は200
nm厚の窒化酸化シリコン膜、1607は55nm厚の
アモルファスシリコン膜である。このように、図27
(B)の構造では本発明を実施してレーザー結晶化を行
った。
In the structure shown in FIG.
04 is a reflector whose surface (reflection surface) is a tantalum nitride film,
1605 is a 1.1 mm thick quartz substrate, 1606 is 200 mm
A silicon nitride oxide film having a thickness of nm is provided, and 1607 is an amorphous silicon film having a thickness of 55 nm. Thus, FIG.
In the structure of (B), laser crystallization was performed according to the present invention.

【0197】その結果得られたポリシリコン膜のTEM
(Transmission Electron Microscopy)写真を図28
(A)、(B)に示す。図28(A)は、図27(A)
の構造でアモルファスシリコン膜1603を結晶化して
得たポリシリコン膜のTEM写真であり、図28(B)
は、図27(B)の構造でアモルファスシリコン膜16
07を結晶化して得たポリシリコン膜のTEM写真であ
る。
The TEM of the resulting polysilicon film
(Transmission Electron Microscopy) Fig. 28
(A) and (B) show. FIG. 28 (A) shows the state shown in FIG.
28B is a TEM photograph of a polysilicon film obtained by crystallizing the amorphous silicon film 1603 with the structure shown in FIG.
Is an amorphous silicon film 16 having a structure shown in FIG.
11 is a TEM photograph of a polysilicon film obtained by crystallizing 07.

【0198】図28(A)と図28(B)とを比較する
と、本発明を実施した図28(B)のポリシリコン膜の
方が明らかに結晶粒径が大きいことを確認できる。以上
のように、本発明を実施することで結晶質半導体膜の平
均結晶粒径を拡大することができることがTEM写真か
らも確かめられた。
By comparing FIG. 28A and FIG. 28B, it can be confirmed that the polysilicon film of FIG. 28B according to the present invention has a clearly larger crystal grain size. As described above, it was also confirmed from the TEM photograph that the present invention can increase the average crystal grain size of the crystalline semiconductor film.

【0199】〔実施例12〕本出願人の実験によれば、
実効エネルギー強度比(I0'/I0)が0<I0'/I0
1または1<I0'/I0の関係を満たす場合において、
特に平均結晶粒径の拡大が顕著な条件が存在した。
Example 12 According to the experiment performed by the present applicant,
The effective energy intensity ratio (I 0 ′ / I 0 ) is 0 <I 0 ′ / I 0 <
When 1 or 1 <I 0 ′ / I 0 is satisfied,
In particular, there was a condition under which the expansion of the average crystal grain size was remarkable.

【0200】本実施例では、図6に示した構造において
基板(全て1.1mm厚)または反射体(厳密には反射
体の反射面)の材質を様々に変えて行った実験について
説明する。まず、実験に用いた試料(A)〜(B)にお
ける基板及び反射体とその時の実効エネルギー強度比を
表1に示す。
In this embodiment, an experiment will be described in which the material shown in FIG. 6 is changed variously for the substrate (all are 1.1 mm thick) or the reflector (strictly, the reflection surface of the reflector). First, Table 1 shows the substrates and reflectors and the effective energy intensity ratios at that time in the samples (A) and (B) used in the experiment.

【0201】[0201]

【表1】 [Table 1]

【0202】なお、表1において、#1737はコーニ
ング社製ガラス基板の商品名であり、AN100は旭ガ
ラス社製ガラス基板の商品名である。
In Table 1, # 1737 is a product name of a glass substrate manufactured by Corning Incorporated, and AN100 is a product name of a glass substrate manufactured by Asahi Glass Co., Ltd.

【0203】このように実効エネルギー強度比が0.0
7〜1.0の範囲で作製された試料に対して実施例1〜
3と同様の条件でXeClエキシマレーザー光を照射
し、その結果得られたポリシリコン膜をSEM写真にて
観察した。
Thus, the effective energy intensity ratio is 0.0
Examples 1 to 7 for samples prepared in the range of 7 to 1.0
XeCl excimer laser light was irradiated under the same conditions as in No. 3, and the resulting polysilicon film was observed in an SEM photograph.

【0204】その結果、実効エネルギー強度比が0.2
9、0.33、0.53または0.67では平均結晶粒
径が1μm程度となることが確認され、実効エネルギー
強度比が1.0、0.16、0.11、0.07の場合
においては、平均結晶粒径が0.3μm程度であること
が確認された。即ち、第一次レーザー光と第二次レーザ
ー光とで実効エネルギー強度が20%以上違う条件にお
いて、平均結晶粒径の拡大が顕著に起こると考えられ
る。従って、以上の結果は、実効エネルギー強度比がI
0'/I0=0.2〜0.9(好ましくは0.3〜0.
7)である時に最適な結晶化条件が存在することを示唆
していると考えられる。
As a result, the effective energy intensity ratio was 0.2
At 9, 0.33, 0.53 or 0.67, the average grain size was confirmed to be about 1 μm, and when the effective energy intensity ratio was 1.0, 0.16, 0.11, 0.07. In, it was confirmed that the average crystal grain size was about 0.3 μm. That is, under the condition that the effective energy intensity of the primary laser light differs from that of the secondary laser light by 20% or more, it is considered that the average crystal grain size significantly increases. Therefore, the above results indicate that the effective energy intensity ratio is I
0 ′ / I 0 = 0.2 to 0.9 (preferably 0.3 to 0 .
It is considered that when the condition (7) is satisfied, it indicates that the optimal crystallization condition exists.

【0205】〔実施例13〕本実施例では、実施例12
において、反射体の反射面における多重反射の影響を考
慮して実効エネルギー強度比を求めた例を示す。なお、
実験に用いた試料(A)〜(H)は実施例12と同一の
ものである。また、本実施例の場合、第二次レーザー光
の実効エネルギー強度(I0')は、I0'=Iasub
mirrorsub(1−RSiON-Si)/1−RSiON-Sisub
mirrorsubで表される。
[Embodiment 13] In this embodiment, Embodiment 12 will be described.
In this example, an example in which the effective energy intensity ratio is obtained in consideration of the influence of multiple reflection on the reflecting surface of the reflector will be described. In addition,
Samples (A) to (H) used in the experiment are the same as those in Example 12. In the case of the present embodiment, the effective energy intensity (I 0 ′) of the secondary laser light is I 0 ′ = I a T sub R
mirror T sub (1-R SiON-Si ) / 1-R SiON-Si T sub R
It is represented by mirror T sub .

【0206】但し、Tsubは基板の透過率、Rmirror
反射体の表面での反射率、RSiON-SiはSiON膜中か
らアモルファスシリコン膜へ入射する際の反射率であ
る。なお、空気中からSiON膜へ入射する際の反射
率、SiON膜中の透過率、SiON膜中から基板へ入
射する際の反射率及び基板中からSiON膜へ入射する
際の反射率は、実験的に無視しうることが判明したので
計算に含めなかった。
Here, T sub is the transmittance of the substrate, R mirror is the reflectance on the surface of the reflector, and R SiON-Si is the reflectance when entering the amorphous silicon film from inside the SiON film. The reflectance when entering the SiON film from the air, the transmittance in the SiON film, the reflectance when entering from the SiON film to the substrate, and the reflectance when entering from the substrate to the SiON film are experimentally determined. Since it turned out to be negligible, it was not included in the calculation.

【0207】上記数式から計算されたデータを表2に示
す。表2に示すデータは表1のデータに多重反射の影響
を考慮して修正を加えたものである。
Table 2 shows data calculated from the above equations. The data shown in Table 2 is obtained by modifying the data in Table 1 in consideration of the influence of multiple reflection.

【0208】[0208]

【表2】 [Table 2]

【0209】表2に示したデータを基にしても実施例7
で述べた最適な結晶化条件、即ち実効エネルギー強度比
がI0'/I0=0.2〜0.9(好ましくは0.3〜
0.7)を満たす条件は変わらなかった。
Example 7 is based on the data shown in Table 2.
The optimum crystallization condition described in the above, that is, the effective energy intensity ratio is I 0 ′ / I 0 = 0.2 to 0.9 (preferably 0.3 to 0.9).
The condition satisfying 0.7) was not changed.

【0210】〔実施例14〕本実施例では、本発明の効
果について実験結果に基づいて説明を行う。なお、本実
施例では、結晶性を相対的に5段階に分けて評価した。
本明細書中において結晶状態は以下のように区別して評
価することにした。
[Embodiment 14] In this embodiment, effects of the present invention will be described based on experimental results. In this example, the crystallinity was evaluated in five stages relatively.
In the present specification, the crystalline state is evaluated as distinguished as follows.

【0211】結晶状態(0):膜がアブレーションによ
り消失するに至った状態。 結晶状態(1):図29(A)に示されるように、細か
い結晶粒が見受けられる微結晶状態。 結晶状態(2):図29(B)に示されるように、平均
結晶粒径が300〜450nm程度の結晶粒が見受けら
れる結晶状態。 結晶状態(3):図30(A)に示されるように、平均
結晶粒径が600〜800nm程度の比較的大きな結晶
粒が見受けられる結晶状態。 結晶状態(4):図30(B)に示されるように、長径
で3μm程度を超える非常に大きな結晶粒が見受けられ
る結晶状態。なお、本実施例ではこの状態の結晶粒をS
LG(Super Lateral Growth)により形成された結晶粒
と呼ぶことにする。
Crystal state (0): state in which the film has disappeared by ablation. Crystal state (1): As shown in FIG. 29A, a fine crystal state in which fine crystal grains are observed. Crystal state (2): As shown in FIG. 29B, a crystal state in which crystal grains having an average crystal grain size of about 300 to 450 nm are observed. Crystal state (3): As shown in FIG. 30A, a crystal state in which relatively large crystal grains having an average crystal grain size of about 600 to 800 nm are observed. Crystal state (4): As shown in FIG. 30 (B), a crystal state in which very large crystal grains having a major axis exceeding about 3 μm are observed. In this embodiment, the crystal grains in this state are defined as S
The crystal grains are formed by LG (Super Lateral Growth).

【0212】以上の評価に基づき、レーザー結晶化の条
件と結晶状態の関係を調べた。図31に示されるデータ
は、照射エネルギー(アモルファスシリコン膜に到達す
る直前のレーザー光のエネルギー強度Iaに相当する)
と結晶状態の関係をシングル照射とデュアル照射とで比
較した結果である。なお、シングル照射とは表面のみへ
レーザー光を照射した場合であり、デュアル照射とは表
面および裏面へレーザー光を照射した場合を指す。
On the basis of the above evaluation, the relationship between the laser crystallization conditions and the crystal state was examined. The data shown in Figure 31, (corresponding to an energy intensity I a of the laser beam just before reaching the amorphous silicon film) irradiation energy
4 shows the results of comparison between the single irradiation and the dual irradiation for the relationship between and single crystal irradiation. Note that single irradiation refers to a case where only the front surface is irradiated with laser light, and dual irradiation refers to a case where the front and back surfaces are irradiated with laser light.

【0213】図31から明らかなように、デュアル照射
の方が低い照射エネルギーで結晶状態の良好な膜が得ら
れる。即ち、シングル照射の場合はSLGを起こすため
に510mJ/cm2前後の照射エネルギーが必要であるが、
デュアル照射の場合は440〜460mJ/cm2前後の照射
エネルギーで良い。このことは従来のシングル照射に比
べて本発明で用いるデュアル照射の方が低い照射エネル
ギーでより結晶性の高い半導体膜が得られることを示し
ている。
As is apparent from FIG. 31, a film having a good crystal state can be obtained with dual irradiation at a lower irradiation energy. In other words, in the case of single irradiation, irradiation energy of about 510 mJ / cm 2 is required to cause SLG,
In the case of dual irradiation, irradiation energy of about 440 to 460 mJ / cm 2 is sufficient. This indicates that a semiconductor film having higher crystallinity can be obtained with lower irradiation energy in the dual irradiation used in the present invention than in the conventional single irradiation.

【0214】また、実験的には照射エネルギーが高いほ
ど第一次レーザー光の実効エネルギーが高くなり、形成
された結晶質半導体膜の表面荒れが増すことが判ってい
る。このことはSLGにより形成された結晶を得るにあ
たって、デュアル照射の方が膜表面に与えるダメージを
少なくできることを示唆している。
It has been experimentally found that the higher the irradiation energy is, the higher the effective energy of the primary laser light is, and the surface roughness of the formed crystalline semiconductor film is increased. This suggests that, in obtaining crystals formed by SLG, dual irradiation can reduce damage to the film surface.

【0215】次に、デュアル照射の場合において、反射
体の反射率を変えて実効エネルギー強度比を変えた実験
結果を示す。図32(A)は照射エネルギーと結晶状態
の関係を、図32(B)は実効入射エネルギーと結晶状
態の関係を示している。
Next, in the case of dual irradiation, experimental results are shown in which the reflectance of the reflector is changed to change the effective energy intensity ratio. FIG. 32A shows the relationship between the irradiation energy and the crystal state, and FIG. 32B shows the relationship between the effective incident energy and the crystal state.

【0216】図32(A)に示すように、反射体の反射
率が高くなるほど(第二次レーザー光の実効エネルギー
強度が強くなるほど)、同じ照射エネルギーでも結晶状
態が良くなる結果が得られた。これは同じ照射エネルギ
ーの場合、デュアル照射の方が実効入射エネルギーが高
いためと考えられる。なお、実効入射エネルギーとは、
非晶質半導体膜に入射した実効エネルギーの総和であ
り、第一次レーザー光の実効エネルギー強度と第二次実
効エネルギー強度の和に相当する。
As shown in FIG. 32 (A), the higher the reflectivity of the reflector (the higher the effective energy intensity of the secondary laser beam), the better the crystal state was obtained with the same irradiation energy. . This is probably because, for the same irradiation energy, the dual irradiation has a higher effective incident energy. The effective incident energy is
This is the sum of the effective energies incident on the amorphous semiconductor film, and corresponds to the sum of the effective energy intensity of the primary laser light and the secondary effective energy intensity.

【0217】そこで、同じ照射エネルギーに固定して実
効入射エネルギーと結晶状態の関係を調べた。すると図
32(B)に示すように、反射率が高くなるほどSLG
により形成された結晶(結晶状態4)を得るために必要
な実効入射エネルギーが高エネルギー側へシフトしてい
た。換言すれば、反射体の反射率は低い方が、より少な
い実効入射エネルギーでSLGにより形成された結晶粒
を得やすい、即ちエネルギー損失の少ない結晶化が可能
であることを意味している。
Therefore, the relationship between the effective incident energy and the crystal state was examined with the same irradiation energy fixed. Then, as shown in FIG. 32B, the higher the reflectance, the higher the SLG
The effective incident energy required to obtain the crystal (crystal state 4) formed by the above was shifted to a higher energy side. In other words, the lower the reflectivity of the reflector, the easier it is to obtain crystal grains formed by SLG with less effective incident energy, that is, it means that crystallization with less energy loss is possible.

【0218】また、図32(B)に示すように、反射体
の反射率の低くしていくとSLGに必要な実効入射エネ
ルギーも低くなっていくが、反射率がゼロではSLGは
発生しないことが確認されている。このことから反射体
の反射率には、SLGが発生する上での最適値が存在す
ると考えられる。
As shown in FIG. 32 (B), as the reflectance of the reflector decreases, the effective incident energy required for the SLG also decreases. However, when the reflectance is zero, SLG does not occur. Has been confirmed. From this, it is considered that the reflectance of the reflector has an optimal value for generating SLG.

【0219】[0219]

【発明の効果】本発明に示したように、非晶質半導体膜
をレーザー結晶化する際に、レーザー光を非晶質半導体
膜の表面及び裏面を同時に照射し、且つ、裏面側に照射
される実効エネルギー強度と表面側に照射される実効エ
ネルギー強度とを異なるものとすることにより、従来に
比べて平均結晶粒径の大きい結晶質半導体膜を得ること
が可能となる。
As shown in the present invention, when the amorphous semiconductor film is subjected to laser crystallization, the laser light is simultaneously irradiated on the front and back surfaces of the amorphous semiconductor film and is irradiated on the back surface side. By making the effective energy intensity different from the effective energy intensity applied to the surface side, it is possible to obtain a crystalline semiconductor film having an average crystal grain size larger than that of the related art.

【0220】そして、結晶粒径の大きい結晶質半導体膜
を得ることにより、TFT又はTFTで形成されたアク
ティブマトリクス型表示装置に代表される半導体装置の
性能を大幅に向上させうる。
By obtaining a crystalline semiconductor film having a large crystal grain size, the performance of a TFT or a semiconductor device typified by an active matrix display device formed of a TFT can be significantly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 レーザー装置の構成を示す図。FIG. 1 is a diagram showing a configuration of a laser device.

【図2】 レーザー装置の光学系の構成を示す図。FIG. 2 is a diagram showing a configuration of an optical system of the laser device.

【図3】 レーザーアニールの方法を示す図。FIG. 3 is a view showing a laser annealing method.

【図4】 レーザー装置の構成を示す図。FIG. 4 is a diagram showing a configuration of a laser device.

【図5】 レーザー装置の光学系の構成を示す図。FIG. 5 is a diagram showing a configuration of an optical system of the laser device.

【図6】 第一次レーザー光と第二次レーザー光を説
明するための図。
FIG. 6 is a diagram for explaining a primary laser beam and a secondary laser beam.

【図7】 ポリシリコン膜の結晶粒の様子を示すSE
M写真。
FIG. 7 is an SE showing crystal grains in a polysilicon film.
M photo.

【図8】 ポリシリコン膜の結晶粒の様子を示すSE
M写真。
FIG. 8 shows SE showing crystal grains of a polysilicon film.
M photo.

【図9】 ポリシリコン膜の結晶粒の様子を示すSE
M写真。
FIG. 9 is an SE showing crystal grains in a polysilicon film.
M photo.

【図10】 ポリシリコン膜の結晶粒の様子を示すSE
M写真。
FIG. 10 is an SE showing crystal grains of a polysilicon film.
M photo.

【図11】 ポリシリコン膜の結晶粒の様子を示すSE
M写真。
FIG. 11 shows an SE showing crystal grains of a polysilicon film.
M photo.

【図12】 ポリシリコン膜の結晶粒の様子を示すSE
M写真。
FIG. 12 shows SE showing crystal grains in a polysilicon film.
M photo.

【図13】 TFTを用いたCMOS回路の作製工程を
示す図。
FIG. 13 is a view showing a manufacturing process of a CMOS circuit using a TFT.

【図14】 活性層の配置の例を示す図。FIG. 14 is a diagram showing an example of an arrangement of an active layer.

【図15】 アクティブマトリクス基板の作製工程を示
す図。
FIG. 15 illustrates a manufacturing process of an active matrix substrate.

【図16】 アクティブマトリクス基板の作製工程を示
す図。
FIG. 16 illustrates a manufacturing process of an active matrix substrate.

【図17】 アクティブマトリクス基板の作製工程を示
す図。
FIG. 17 illustrates a manufacturing process of an active matrix substrate.

【図18】 アクティブマトリクス基板の作製工程を示
す図。
FIG. 18 illustrates a manufacturing process of an active matrix substrate.

【図19】 アクティブマトリクス基板の作製工程を示
す図。
FIG. 19 illustrates a manufacturing process of an active matrix substrate.

【図20】 画素構造を示す図。FIG. 20 illustrates a pixel structure.

【図21】 アクティブマトリクス型液晶表示装置の断
面構造を示す図。
FIG. 21 illustrates a cross-sectional structure of an active matrix liquid crystal display device.

【図22】 アクティブマトリクス型液晶表示装置の上
面構造を示す図。
FIG. 22 is a diagram illustrating a top structure of an active matrix liquid crystal display device.

【図23】 アクティブマトリクス型液晶表示装置の斜
視図。
FIG. 23 is a perspective view of an active matrix liquid crystal display device.

【図24】 電子装置の一例を示す図。FIG. 24 illustrates an example of an electronic device.

【図25】 プロジェクターの一例を示す図。FIG. 25 illustrates an example of a projector.

【図26】 試料構造を示す図。FIG. 26 illustrates a sample structure.

【図27】 ポリシリコン膜の結晶粒の様子を示すSE
M写真。
FIG. 27 shows SE showing crystal grains in a polysilicon film.
M photo.

【図28】 ポリシリコン膜の結晶粒の様子を示すTE
M写真。
FIG. 28 is a view showing TE showing a state of crystal grains of a polysilicon film.
M photo.

【図29】 ポリシリコン膜の結晶状態を示すSEM写
真。
FIG. 29 is an SEM photograph showing a crystal state of a polysilicon film.

【図30】 ポリシリコン膜の結晶状態を示すSEM写
真。
FIG. 30 is an SEM photograph showing a crystal state of a polysilicon film.

【図31】 照射エネルギーと結晶状態の関係を示す
図。
FIG. 31 is a diagram showing a relationship between irradiation energy and a crystal state.

【図32】 照射エネルギーまたは実効入射エネルギー
と結晶状態の関係を示す図。
FIG. 32 is a diagram showing a relationship between irradiation energy or effective incident energy and a crystal state.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shunpei Yamazaki 398 Hase, Atsugi-shi, Kanagawa Japan Semiconductor Energy Laboratory Co., Ltd.

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】第1の領域と該第1の領域に挟まれ、且
つ、該第1の領域よりも平均結晶粒径の小さい第2の領
域とを有する島状半導体層をパターニングして得られた
活性層を含み、 前記活性層の少なくともチャネル形成領域が前記第1の
領域で形成されていることを特徴とする半導体装置。
An island-shaped semiconductor layer having a first region and a second region sandwiched between the first regions and having a smaller average crystal grain size than the first region is obtained by patterning. A semiconductor device, comprising: an active layer formed on the substrate; and at least a channel forming region of the active layer is formed by the first region.
【請求項2】第1の領域と該第1の領域に挟まれ、且
つ、該第1の領域よりも平均結晶粒径の小さい第2の領
域とを有する島状半導体層をパターニングして得られた
活性層を含み、 前記活性層の少なくともチャネル形成領域が前記第1の
領域で形成されたnチャネル型TFT及びpチャネル型
TFTを組み合わせてなることを特徴とする半導体装
置。
2. An island-like semiconductor layer having a first region and a second region sandwiched between the first regions and having a smaller average crystal grain size than the first region is obtained by patterning. A semiconductor device, comprising: an active layer formed on the active layer; and at least a channel forming region of the active layer is a combination of an n-channel TFT and a p-channel TFT formed in the first region.
【請求項3】請求項1または請求項2において、前記第
2の領域の平均結晶粒径は前記第1の領域の平均結晶粒
径の1/3以下であることを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein an average crystal grain size of the second region is equal to or less than 3 of an average crystal grain size of the first region.
【請求項4】請求項1乃至請求項3のいずれか一に記載
の半導体装置を有することを特徴とする電子装置。
4. An electronic device comprising the semiconductor device according to claim 1.
【請求項5】基板上に半導体膜を形成する工程と、 前記半導体膜の表面及び裏面にレーザー光を照射して前
記半導体膜を結晶化する工程と、 前記結晶化する工程によって結晶化された半導体膜を活
性層とするTFTを形成する工程と、 を有し、 前記レーザー光が前記半導体膜の表面及び裏面に照射さ
れる時、前記半導体膜の表面に照射されるレーザー光の
実効エネルギー強度(I0)と前記半導体膜の裏面に照
射されるレーザー光の実効エネルギー強度(I0')が異
なることを特徴とする半導体装置の作製方法。
5. A step of forming a semiconductor film on a substrate, a step of irradiating a laser beam to the front and back surfaces of the semiconductor film to crystallize the semiconductor film, and a step of crystallizing the semiconductor film. Forming a TFT having a semiconductor film as an active layer; and when the laser light is applied to the front and back surfaces of the semiconductor film, the effective energy intensity of the laser light applied to the surface of the semiconductor film (I 0 ) is different from an effective energy intensity (I 0 ′) of a laser beam applied to the back surface of the semiconductor film.
【請求項6】基板上に半導体膜を形成する工程と、 前記半導体膜の表面及び裏面にレーザー光を照射して前
記半導体膜を結晶化する工程と、 前記結晶化する工程によって結晶化された半導体膜を活
性層とするTFTを形成する工程と、 を有し、 前記レーザー光が前記半導体膜の表面及び裏面に照射さ
れる時、前記半導体膜の表面に照射されるレーザー光の
実効エネルギー強度(I0)と前記半導体膜の裏面に照
射されるレーザー光の実効エネルギー強度(I0')との
間に0<I0'/I0<1または1<I0'/I0の関係があ
ることを特徴とする半導体装置の作製方法。
6. A step of forming a semiconductor film on a substrate, a step of irradiating a laser beam to the front and back surfaces of the semiconductor film to crystallize the semiconductor film, and a step of crystallizing the semiconductor film. Forming a TFT having a semiconductor film as an active layer; and when the laser light is applied to the front and back surfaces of the semiconductor film, the effective energy intensity of the laser light applied to the surface of the semiconductor film (I 0) and the 'to 0 <I 0 between / I 0 <1 or 1 <I 0' / I 0 of the relationship the effective energy intensity of the laser light irradiated on the back surface of the semiconductor film (I 0) ' A method for manufacturing a semiconductor device.
【請求項7】基板上に半導体膜を形成する工程と、 前記半導体膜の表面及び裏面にレーザー光を照射して前
記半導体膜を結晶化する工程と、 前記結晶化する工程によって結晶化された半導体膜を活
性層とするTFTを形成する工程と、 を有し、 前記半導体膜の裏面に照射されるレーザー光は、前記半
導体膜の裏面側に設けられた反射体で反射されて前記半
導体膜の裏面に照射されることを特徴とする半導体装置
の作製方法。
7. A step of forming a semiconductor film on a substrate, a step of irradiating a laser beam to a front surface and a back surface of the semiconductor film to crystallize the semiconductor film, and a step of crystallizing the semiconductor film. Forming a TFT having a semiconductor film as an active layer, wherein the laser light applied to the back surface of the semiconductor film is reflected by a reflector provided on the back surface side of the semiconductor film to form the semiconductor film. A method for manufacturing a semiconductor device, comprising irradiating a back surface of a semiconductor device.
【請求項8】基板上に半導体膜を形成する工程と、 前記半導体膜の表面及び裏面にレーザー光を照射して前
記半導体膜を結晶化する工程と、 前記結晶化する工程によって結晶化された半導体膜を活
性層とするTFTを形成する工程と、 を有し、 前記半導体膜の裏面に照射されるレーザー光は、前記半
導体膜の裏面側に設けられた反射体で反射されて前記半
導体膜の裏面に照射され、 前記半導体膜の表面に照射されるレーザー光の実効エネ
ルギー強度(I0)と前記半導体膜の裏面に照射される
レーザー光の実効エネルギー強度(I0')が異なること
を特徴とする半導体装置の作製方法。
8. A step of forming a semiconductor film on a substrate, a step of irradiating a laser beam to a front surface and a back surface of the semiconductor film to crystallize the semiconductor film, and a step of crystallizing the semiconductor film. Forming a TFT having a semiconductor film as an active layer, wherein the laser light applied to the back surface of the semiconductor film is reflected by a reflector provided on the back surface side of the semiconductor film to form the semiconductor film. And that the effective energy intensity (I 0 ) of the laser light applied to the back surface of the semiconductor film is different from the effective energy intensity (I 0 ) of the laser light applied to the back surface of the semiconductor film. A method for manufacturing a semiconductor device.
【請求項9】基板上に半導体膜を形成する工程と、 前記半導体膜の表面及び裏面にレーザー光を照射して前
記半導体膜を結晶化する工程と、 前記結晶化する工程によって結晶化された半導体膜を活
性層とするTFTを形成する工程と、 を有し、 前記半導体膜の裏面に照射されるレーザー光は、前記半
導体膜の裏面側に設けられた反射体で反射されて前記半
導体膜の裏面に照射され、 前記半導体膜の表面に照射されるレーザー光の実効エネ
ルギー強度(I0)と前記半導体膜の裏面に照射される
レーザー光の実効エネルギー強度(I0')との間に0<
0'/I0<1または1<I0'/I0の関係があることを
特徴とする半導体装置の作製方法。
9. A step of forming a semiconductor film on a substrate, a step of irradiating a laser beam to the front and back surfaces of the semiconductor film to crystallize the semiconductor film, and a step of crystallizing the semiconductor film. Forming a TFT having a semiconductor film as an active layer, wherein the laser light applied to the back surface of the semiconductor film is reflected by a reflector provided on the back surface side of the semiconductor film to form the semiconductor film. is the irradiation on the back, between the effective energy intensity of the laser light irradiated on the surface of the semiconductor film (I 0) and the effective energy intensity of the laser light irradiated on the back surface of the semiconductor film (I 0 ') 0 <
A method for manufacturing a semiconductor device, wherein a relationship of I 0 ′ / I 0 <1 or 1 <I 0 ′ / I 0 is satisfied.
【請求項10】基板上に半導体膜を形成する工程と、 前記半導体膜の表面及び裏面にレーザー光を照射して前
記半導体膜を結晶化する工程と、 前記結晶化する工程によって結晶化された半導体膜を活
性層とするTFTを形成する工程と、 を有し、 前記レーザー光は光学系により前記半導体膜の表面に照
射されるレーザー光と前記半導体膜の裏面に照射される
レーザー光とに分割されることを特徴とする半導体装置
の作製方法。
10. A step of forming a semiconductor film on a substrate, a step of irradiating a laser beam to the front and back surfaces of the semiconductor film to crystallize the semiconductor film, and a step of crystallizing the semiconductor film. Forming a TFT having a semiconductor film as an active layer, wherein the laser light is converted into a laser light applied to a surface of the semiconductor film by an optical system and a laser light applied to a back surface of the semiconductor film. A method for manufacturing a semiconductor device, which is divided.
【請求項11】基板上に半導体膜を形成する工程と、 前記半導体膜の表面及び裏面にレーザー光を照射して前
記半導体膜を結晶化する工程と、 前記結晶化する工程によって結晶化された半導体膜を活
性層とするTFTを形成する工程と、 を有し、 前記レーザー光は光学系により前記半導体膜の表面に照
射されるレーザー光と前記半導体膜の裏面に照射される
レーザー光とに分割され、 前記半導体膜の表面に照射されるレーザー光の実効エネ
ルギー強度(I0)と前記半導体膜の裏面に照射される
レーザー光の実効エネルギー強度(I0')が異なること
を特徴とする半導体装置の作製方法。
11. A step of forming a semiconductor film on a substrate, a step of irradiating a laser beam to the front and back surfaces of the semiconductor film to crystallize the semiconductor film, and a step of crystallizing the semiconductor film. Forming a TFT having a semiconductor film as an active layer, wherein the laser light is converted into a laser light applied to a surface of the semiconductor film by an optical system and a laser light applied to a back surface of the semiconductor film. The effective energy intensity (I 0 ) of the laser light irradiated on the front surface of the semiconductor film is different from the effective energy intensity (I 0 ) of the laser light irradiated on the back surface of the semiconductor film. A method for manufacturing a semiconductor device.
【請求項12】基板上に半導体膜を形成する工程と、 前記半導体膜の表面及び裏面にレーザー光を照射して前
記半導体膜を結晶化する工程と、 前記結晶化する工程によって結晶化された半導体膜を活
性層とするTFTを形成する工程と、 を有し、 前記レーザー光は光学系により前記半導体膜の表面に照
射されるレーザー光と前記半導体膜の裏面に照射される
レーザー光とに分割され、 前記半導体膜の表面に照射されるレーザー光の実効エネ
ルギー強度(I0)と前記半導体膜の裏面に照射される
レーザー光の実効エネルギー強度(I0')との間に0<
0'/I0<1または1<I0'/I0の関係があることを
特徴とする半導体装置の作製方法。
12. A step of forming a semiconductor film on a substrate, a step of irradiating a laser beam to a front surface and a back surface of the semiconductor film to crystallize the semiconductor film, and a step of crystallizing the semiconductor film. Forming a TFT having a semiconductor film as an active layer, wherein the laser light is converted into a laser light applied to a surface of the semiconductor film by an optical system and a laser light applied to a back surface of the semiconductor film. is divided, 0 between the effective energy strength of the semiconductor film laser light irradiated on the surface of the (I 0) and the effective energy intensity of the laser light irradiated on the back surface of the semiconductor film (I 0 ') <
A method for manufacturing a semiconductor device, wherein a relationship of I 0 ′ / I 0 <1 or 1 <I 0 ′ / I 0 is satisfied.
【請求項13】請求項5乃至請求項12のいずれか一に
おいて、前記レーザー光が線状に変形される段階が含ま
れることを特徴とする半導体装置の作製方法。
13. The method for manufacturing a semiconductor device according to claim 5, further comprising the step of linearly deforming the laser light.
【請求項14】請求項5乃至請求項12のいずれか一に
おいて、前記半導体膜とは非晶質半導体膜若しくは微結
晶半導体膜であることを特徴とする半導体装置の作製方
法。
14. The method for manufacturing a semiconductor device according to claim 5, wherein the semiconductor film is an amorphous semiconductor film or a microcrystalline semiconductor film.
JP2000242575A 1999-08-18 2000-08-10 Method for manufacturing semiconductor device Expired - Fee Related JP4919530B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000242575A JP4919530B2 (en) 1999-08-18 2000-08-10 Method for manufacturing semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP23116599 1999-08-18
JP1999231165 1999-08-18
JP11-231165 1999-08-18
JP2000242575A JP4919530B2 (en) 1999-08-18 2000-08-10 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2001127304A true JP2001127304A (en) 2001-05-11
JP2001127304A5 JP2001127304A5 (en) 2007-09-06
JP4919530B2 JP4919530B2 (en) 2012-04-18

Family

ID=26529732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000242575A Expired - Fee Related JP4919530B2 (en) 1999-08-18 2000-08-10 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4919530B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349635A (en) * 2003-05-26 2004-12-09 Fuji Photo Film Co Ltd Laser annealing method and laser annealer
US7867873B2 (en) 2007-06-26 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a semiconductor substrate using a damaged region
JP2015015471A (en) * 2013-07-04 2015-01-22 上海和輝光電有限公司Everdisplay Optronics (Shanghai) Limited Method for manufacturing polycrystalline silicon

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349635A (en) * 2003-05-26 2004-12-09 Fuji Photo Film Co Ltd Laser annealing method and laser annealer
JP4660074B2 (en) * 2003-05-26 2011-03-30 富士フイルム株式会社 Laser annealing equipment
US7867873B2 (en) 2007-06-26 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a semiconductor substrate using a damaged region
JP2015015471A (en) * 2013-07-04 2015-01-22 上海和輝光電有限公司Everdisplay Optronics (Shanghai) Limited Method for manufacturing polycrystalline silicon

Also Published As

Publication number Publication date
JP4919530B2 (en) 2012-04-18

Similar Documents

Publication Publication Date Title
US7338913B2 (en) Semiconductor device, manufacturing method thereof, and electronic device
EP1054452B1 (en) Method for fabricating a TFT
JP3897965B2 (en) Laser apparatus and laser annealing method
CN1322561C (en) Laser device, laser annealing method and method for manufacturing semiconductor device
US6624013B2 (en) Method for manufacturing a semiconductor device
US7476937B2 (en) Semiconductor device and method of fabricating the same
KR101024959B1 (en) Beam homogenizer, laser irradiation apparatus, and method for manufacturing semiconductor device
US20020094008A1 (en) Laser annealing method and semiconductor device fabricating method
JP4646368B2 (en) Method for manufacturing liquid crystal display device
JP4558748B2 (en) Method for manufacturing semiconductor device and method for manufacturing display device
JP4919530B2 (en) Method for manufacturing semiconductor device
US7679131B1 (en) Semiconductor device, manufacturing method thereof, and electronic device
JP4776746B2 (en) Method for manufacturing semiconductor device
JP3920065B2 (en) Method for manufacturing thin film transistor
JP3902101B2 (en) Method for manufacturing semiconductor device
JP3920066B2 (en) Method for manufacturing thin film transistor
JP3942855B2 (en) Method for manufacturing thin film transistor
CN1953148B (en) Manufacturing method of a semiconductor device
JP2002203863A (en) Thin film transistor and its manufacturing method

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120131

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees