JP2001125065A - 蛍光ランプの駆動回路 - Google Patents
蛍光ランプの駆動回路Info
- Publication number
- JP2001125065A JP2001125065A JP30580799A JP30580799A JP2001125065A JP 2001125065 A JP2001125065 A JP 2001125065A JP 30580799 A JP30580799 A JP 30580799A JP 30580799 A JP30580799 A JP 30580799A JP 2001125065 A JP2001125065 A JP 2001125065A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- fluorescent lamp
- driving circuit
- video signal
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 液晶表示装置のバックライトとして用いられ
る蛍光ランプにおいて、大きな電力で駆動するためにパ
ルス幅を広げた場合に生じる放電ノイズによる画面表示
の劣化を防止する。 【解決手段】 映像信号に基づいて画面を表示する液晶
表示装置のバックライトに用いられる蛍光ランプの駆動
回路において、映像信号の水平又は垂直同期信号に同期
するパルス電圧を変換するパルス変換部を有し、該パル
ス変換部は変換されたパルス電圧の立ち下がりが前記映
像信号の水平又は垂直ブランキング期間内に生じるよう
に変換することを特徴とする。
る蛍光ランプにおいて、大きな電力で駆動するためにパ
ルス幅を広げた場合に生じる放電ノイズによる画面表示
の劣化を防止する。 【解決手段】 映像信号に基づいて画面を表示する液晶
表示装置のバックライトに用いられる蛍光ランプの駆動
回路において、映像信号の水平又は垂直同期信号に同期
するパルス電圧を変換するパルス変換部を有し、該パル
ス変換部は変換されたパルス電圧の立ち下がりが前記映
像信号の水平又は垂直ブランキング期間内に生じるよう
に変換することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置のバ
ックライトに用いられる蛍光ランプの駆動回路に関する
ものである。
ックライトに用いられる蛍光ランプの駆動回路に関する
ものである。
【０００２】
【従来の技術】液晶表示装置のバックライトとして用い
られる蛍光ランプには均一な輝度特性が要求され、例え
ば特開昭６０−１８９１５４号公報等に示されるよう
に、平面型蛍光ランプの構成を工夫することによって輝
度特性の改善が図られている。
られる蛍光ランプには均一な輝度特性が要求され、例え
ば特開昭６０−１８９１５４号公報等に示されるよう
に、平面型蛍光ランプの構成を工夫することによって輝
度特性の改善が図られている。
【０００３】一方、平面型蛍光ランプは、原理的に、放
電時間を数μ秒程度に非常に短くパルス点灯駆動するこ
とによって、均一な輝度特性が得られることが知られて
いる。
電時間を数μ秒程度に非常に短くパルス点灯駆動するこ
とによって、均一な輝度特性が得られることが知られて
いる。
【０００４】第３図に液晶表示装置等のバックライト用
平面型蛍光ランプをパルス点灯駆動する従来の駆動回路
を示す。
平面型蛍光ランプをパルス点灯駆動する従来の駆動回路
を示す。
【０００５】図３の駆動回路において、先ず（II）に水
平同期信号に同期した、例えば図４（ｇ）のようなパル
ス電圧が印加される。このとき、斯かるパルス電圧
（ｇ）のパルス幅を調節することによって入力電圧を可
変にできる。このパルス電圧からなる信号は、図３の
（Ｄ）の部分に示されるバッファ回路を経て、ＦＥＴ
（Ｑ７）のゲートに印加される。即ち、ＦＥＴ（Ｑ７）
は水平同期信号に同期したパルス電圧（ｇ）のオン、オ
フによってスイッチングされる。
平同期信号に同期した、例えば図４（ｇ）のようなパル
ス電圧が印加される。このとき、斯かるパルス電圧
（ｇ）のパルス幅を調節することによって入力電圧を可
変にできる。このパルス電圧からなる信号は、図３の
（Ｄ）の部分に示されるバッファ回路を経て、ＦＥＴ
（Ｑ７）のゲートに印加される。即ち、ＦＥＴ（Ｑ７）
は水平同期信号に同期したパルス電圧（ｇ）のオン、オ
フによってスイッチングされる。
【０００６】ＦＥＴ（Ｑ７）がオンからオフに反転する
と、一次巻線（ｌ３）の電流が減少し、二次巻線（ｌ
４）に、図４（ｈ）に示すような数百ボルトのフライバ
ック電圧が１〜２μ秒の間発生する。このフライバック
電圧（ｈ）に基づいて蛍光ランプ（Ｌ２）は、水平同期
信号に同期したパルス電圧（ｇ）の立ち下がりに同期し
て１〜２μ秒の間だけ放電する。即ち、水平同期信号の
周期約６３．５μ秒毎に１〜２μ秒の間だけ放電させる
ことにより、均一な発光を得ている。
と、一次巻線（ｌ３）の電流が減少し、二次巻線（ｌ
４）に、図４（ｈ）に示すような数百ボルトのフライバ
ック電圧が１〜２μ秒の間発生する。このフライバック
電圧（ｈ）に基づいて蛍光ランプ（Ｌ２）は、水平同期
信号に同期したパルス電圧（ｇ）の立ち下がりに同期し
て１〜２μ秒の間だけ放電する。即ち、水平同期信号の
周期約６３．５μ秒毎に１〜２μ秒の間だけ放電させる
ことにより、均一な発光を得ている。
【０００７】
【発明が解決しようとする課題】近年、液晶表示装置の
大型化に伴うバックライト用平面型蛍光ランプの大型化
や明るい環境下での使用のために輝度を上げることが要
求されており、大きな電力で蛍光ランプの駆動を行う必
要が出てきた。
大型化に伴うバックライト用平面型蛍光ランプの大型化
や明るい環境下での使用のために輝度を上げることが要
求されており、大きな電力で蛍光ランプの駆動を行う必
要が出てきた。
【０００８】大きな電力で蛍光ランプを駆動するには、
パルス電圧（ｇ）のパルス幅を広げなくてはならない。
ところが、蛍光ランプ（Ｌ２）は水平同期信号に同期し
たパルス電圧（ｇ）の立ち下がりで放電を開始するた
め、例えば３Ｗ以上の電力で駆動する場合、パルス電圧
（ｇ）のパルス幅が広がることによって、その立ち下が
りが水平同期信号のブランキング期間内から外れ、その
結果、フライバック電圧（ｈ）も水平同期信号のブラン
キング期間を超えて蛍光ランプ（Ｌ２）を放電させるた
め、放電ノイズが映像に現れるといった画面表示の劣化
が生じる。
パルス電圧（ｇ）のパルス幅を広げなくてはならない。
ところが、蛍光ランプ（Ｌ２）は水平同期信号に同期し
たパルス電圧（ｇ）の立ち下がりで放電を開始するた
め、例えば３Ｗ以上の電力で駆動する場合、パルス電圧
（ｇ）のパルス幅が広がることによって、その立ち下が
りが水平同期信号のブランキング期間内から外れ、その
結果、フライバック電圧（ｈ）も水平同期信号のブラン
キング期間を超えて蛍光ランプ（Ｌ２）を放電させるた
め、放電ノイズが映像に現れるといった画面表示の劣化
が生じる。
【０００９】
【課題を解決するための手段】本発明は、上記課題を解
決するため、映像信号に基づいて画面を表示する液晶表
示装置のバックライトに用いられる蛍光ランプの駆動回
路であって、映像信号の水平又は垂直同期信号に同期す
るパルス電圧を変換するパルス変換部を有し、該パルス
変換部は変換されたパルス電圧の立ち下がりが前記映像
信号の水平又は垂直ブランキング期間内に生じるように
変換することを特徴とする。
決するため、映像信号に基づいて画面を表示する液晶表
示装置のバックライトに用いられる蛍光ランプの駆動回
路であって、映像信号の水平又は垂直同期信号に同期す
るパルス電圧を変換するパルス変換部を有し、該パルス
変換部は変換されたパルス電圧の立ち下がりが前記映像
信号の水平又は垂直ブランキング期間内に生じるように
変換することを特徴とする。
【００１０】なお、前記パルス変換部には、単安定マル
チバイブレータあるいは遅延回路を用いることができ
る。
チバイブレータあるいは遅延回路を用いることができ
る。
【００１１】
【発明の実施の形態】以下、図面を参照して本発明を説
明する。図１は本発明の一実施例を示す回路図であり、
図２は本実施例における各種信号を示すタイミングチャ
ートである。
明する。図１は本発明の一実施例を示す回路図であり、
図２は本実施例における各種信号を示すタイミングチャ
ートである。
【００１２】先ず、（Ｉ）に映像信号の水平同期信号に
同期した、図２（ａ）に示されるパルス電圧が印加され
る。すると、パルスレベル変換回路として動作する図１
の（Ａ）の部分においてパルス電圧のパルスレベルが１
２Ｖに変換された後、例えば型番４５３８のようなロジ
ック集積回路からなる単安定マルチバイブレータ（Ｍ
Ｍ）の入力端子Ｂに図２（ｂ）に示されるパルス電圧が
入力される。
同期した、図２（ａ）に示されるパルス電圧が印加され
る。すると、パルスレベル変換回路として動作する図１
の（Ａ）の部分においてパルス電圧のパルスレベルが１
２Ｖに変換された後、例えば型番４５３８のようなロジ
ック集積回路からなる単安定マルチバイブレータ（Ｍ
Ｍ）の入力端子Ｂに図２（ｂ）に示されるパルス電圧が
入力される。
【００１３】パルス幅調節回路として動作する図１の
（Ｂ）の部分では、単安定マルチバイブレータ（ＭＭ）
に入力されたパルス電圧（ｂ）の立ち下がりに同期し、
さらに時定数決定用の抵抗（Ｒ４）、可変抵抗（ＶＲ
１）、コンデンサ（Ｃ２）に基づいてパルス幅が所定値
に調整されたパルス電圧が単安定マルチバイブレータ
（ＭＭ）の出力端子Ｑ及びＱバーから出力される。これ
らのパルス電圧を図２（ｃ）、（ｄ）に示す。
（Ｂ）の部分では、単安定マルチバイブレータ（ＭＭ）
に入力されたパルス電圧（ｂ）の立ち下がりに同期し、
さらに時定数決定用の抵抗（Ｒ４）、可変抵抗（ＶＲ
１）、コンデンサ（Ｃ２）に基づいてパルス幅が所定値
に調整されたパルス電圧が単安定マルチバイブレータ
（ＭＭ）の出力端子Ｑ及びＱバーから出力される。これ
らのパルス電圧を図２（ｃ）、（ｄ）に示す。
【００１４】そして、図１の（Ｃ）の部分に示されるＦ
ＥＴドライブ回路を経て、図２（ｅ）に示されるパルス
電圧がインバータ用のスイッチング素子を形成するＦＥ
Ｔ（Ｑ４）のゲートに入力され、このパルス電圧（ｅ）
の立ち下がりに同期して、図２（ｆ）に示されるピーク
電圧９００ボルトのパルス電圧が昇圧トランス（Ｔ）の
二次巻線（ｌ２）に発生し、蛍光ランプ（Ｌ１）が放電
する。
ＥＴドライブ回路を経て、図２（ｅ）に示されるパルス
電圧がインバータ用のスイッチング素子を形成するＦＥ
Ｔ（Ｑ４）のゲートに入力され、このパルス電圧（ｅ）
の立ち下がりに同期して、図２（ｆ）に示されるピーク
電圧９００ボルトのパルス電圧が昇圧トランス（Ｔ）の
二次巻線（ｌ２）に発生し、蛍光ランプ（Ｌ１）が放電
する。
【００１５】このとき、単安定マルチバイブレータ（Ｍ
Ｍ）は同期パルス（ａ）の立ち上がりによってトリガさ
れるため、本実施例においては、映像信号の水平ブラン
キング期間の前縁に一致する同期パルス（ａ）の前縁
が、単安定マルチバイブレータ（ＭＭ）の出力端子Ｑ及
びＱバーから出力されるパルス電圧（ｃ）（ｄ）の後縁
に一致させることができる。そして、時定数決定用の抵
抗（Ｒ４）、可変抵抗（ＶＲ１）、コンデンサ（Ｃ２）
に基づき所望輝度を得るために調整されたパルス幅ｔの
パルス電圧（ｅ）がＦＥＴ（Ｑ）のゲートに印加され
る。
Ｍ）は同期パルス（ａ）の立ち上がりによってトリガさ
れるため、本実施例においては、映像信号の水平ブラン
キング期間の前縁に一致する同期パルス（ａ）の前縁
が、単安定マルチバイブレータ（ＭＭ）の出力端子Ｑ及
びＱバーから出力されるパルス電圧（ｃ）（ｄ）の後縁
に一致させることができる。そして、時定数決定用の抵
抗（Ｒ４）、可変抵抗（ＶＲ１）、コンデンサ（Ｃ２）
に基づき所望輝度を得るために調整されたパルス幅ｔの
パルス電圧（ｅ）がＦＥＴ（Ｑ）のゲートに印加され
る。
【００１６】即ち、本実施例では、パルス電圧（ｅ）の
後縁によって生じるフライバック電圧（ｆ）のピーク電
圧が水平ブランキング期間の前縁に同期することとな
る。従って、このフライバック電圧（ｆ）のピーク電圧
は、パルス電圧（ｅ）のパルス幅ｔに拘わらず１〜２μ
秒であるので、必ず水平ブランキング期間内に納まるこ
とになり、放電ノイズによる画面表示劣化を防止するこ
とが可能となる。
後縁によって生じるフライバック電圧（ｆ）のピーク電
圧が水平ブランキング期間の前縁に同期することとな
る。従って、このフライバック電圧（ｆ）のピーク電圧
は、パルス電圧（ｅ）のパルス幅ｔに拘わらず１〜２μ
秒であるので、必ず水平ブランキング期間内に納まるこ
とになり、放電ノイズによる画面表示劣化を防止するこ
とが可能となる。
【００１７】さらに、斯かる実施例の単安定マルチバイ
ブレータ（ＭＭ）の代わりに遅延回路を設け、同期パル
ス（ａ）の立ち下がりを次の水平ブランキング期間内に
入るように遅延させることによって、この遅延同期パル
ス（ａ）によって生じるフライバック電圧（ｈ）のピー
ク電圧を水平ブランキング期間内に納まるようにして
も、本実施例と同等の効果が得られる。
ブレータ（ＭＭ）の代わりに遅延回路を設け、同期パル
ス（ａ）の立ち下がりを次の水平ブランキング期間内に
入るように遅延させることによって、この遅延同期パル
ス（ａ）によって生じるフライバック電圧（ｈ）のピー
ク電圧を水平ブランキング期間内に納まるようにして
も、本実施例と同等の効果が得られる。
【００１８】また、本実施例では、フライバック電圧の
ピーク電圧を水平ブランキング期間内に納めることにつ
いて説明したが、垂直ブランキング期間内に納めるよう
にしても同じ効果が得られることは勿論である。
ピーク電圧を水平ブランキング期間内に納めることにつ
いて説明したが、垂直ブランキング期間内に納めるよう
にしても同じ効果が得られることは勿論である。
【００１９】
【発明の効果】以上の如く、本発明では、平面型蛍光ラ
ンプを大きな電力で駆動する際に、パルス電圧の幅を大
きくしても、フライバック電圧のピーク電圧が必ず水平
ブランキング期間内に納まるので、放電ノイズによる画
面表示の劣化を防止することができる。
ンプを大きな電力で駆動する際に、パルス電圧の幅を大
きくしても、フライバック電圧のピーク電圧が必ず水平
ブランキング期間内に納まるので、放電ノイズによる画
面表示の劣化を防止することができる。
【図１】本発明の一実施例を示す平面型蛍光ランプ駆動
回路の回路図である。
回路の回路図である。
【図２】本発明の一実施例の動作を説明するための各種
信号を示すタイミングチャートである。
信号を示すタイミングチャートである。
【図３】従来の平面型蛍光ランプ駆動回路の回路図であ
る。
る。
【図４】従来の駆動回路の動作を説明するための各種信
号を示すタイミングチャートである。
号を示すタイミングチャートである。
（Ａ） パルスレベル変換回路 （Ｂ） パルス幅調節回路 （Ｃ） ＦＥＴドライブ回路 ＭＭ 単安定マルチバイブレータ Ｌ１ 蛍光ランプ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NC21 NC44 ND40 NE06 3K072 AA01 BA03 BB01 BC07 DD05 GA02 GB04 GC04 HB03 5C006 AA01 AF73 BB11 BB29 BF07 BF29 BF31 BF37 BF46 EA01 FA32 FA33 FA54 5C080 AA10 BB05 DD12 DD17 DD29 EE17 JJ03 JJ04
Claims (5)
- 【請求項１】 映像信号に基づいて画面を表示する液晶
表示装置のバックライトに用いられる蛍光ランプの駆動
回路において、映像信号の水平又は垂直同期信号に同期
するパルス電圧を変換するパルス変換部を有し、該パル
ス変換部は変換されたパルス電圧の立ち下がりが前記映
像信号の水平又は垂直ブランキング期間内に生じるよう
に変換することを特徴とする蛍光ランプの駆動回路。 - 【請求項２】 前記パルス変換部は単安定マルチバイブ
レータを含むことを特徴とする請求項１記載の蛍光ラン
プの駆動回路。 - 【請求項３】 前記パルス変換部は遅延回路を含むこと
を特徴とする請求項１記載の蛍光ランプの駆動回路。 - 【請求項４】 前記パルス変換部は、前記映像信号の水
平又は垂直同期信号に同期するパルス電圧のパルス幅を
も変換することを特徴とする請求項１乃至３記載の蛍光
ランプの駆動回路。 - 【請求項５】 映像信号に基づいて画面を表示する液晶
表示装置のバックライトに用いられる蛍光ランプの駆動
回路において、映像信号の水平又は垂直ブランキング期
間の前縁に同期して立ち下がるパルス電圧を発生させ、
且つ当該パルス電圧のパルス幅を調整して出力するパル
ス調整部と、該パルス調整部の出力パルスによって駆動
されるスイッチング素子と、蛍光ランプと、前記スイッ
チング素子が一次回路側に接続され、前記蛍光ランプが
二次回路側に接続された昇圧トランスとを有することを
特徴とする蛍光ランプの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30580799A JP2001125065A (ja) | 1999-10-27 | 1999-10-27 | 蛍光ランプの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30580799A JP2001125065A (ja) | 1999-10-27 | 1999-10-27 | 蛍光ランプの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001125065A true JP2001125065A (ja) | 2001-05-11 |
Family
ID=17949610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30580799A Pending JP2001125065A (ja) | 1999-10-27 | 1999-10-27 | 蛍光ランプの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001125065A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100363819C (zh) * | 2001-06-25 | 2008-01-23 | 乙全科技股份有限公司 | 使用外电极荧光灯的背光单元 |
| KR100890023B1 (ko) * | 2002-09-04 | 2009-03-25 | 삼성전자주식회사 | 액정 표시 장치용 인버터 장치 |
-
1999
- 1999-10-27 JP JP30580799A patent/JP2001125065A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100363819C (zh) * | 2001-06-25 | 2008-01-23 | 乙全科技股份有限公司 | 使用外电极荧光灯的背光单元 |
| KR100890023B1 (ko) * | 2002-09-04 | 2009-03-25 | 삼성전자주식회사 | 액정 표시 장치용 인버터 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001235720A (ja) | 液晶表示装置 | |
| US6246185B1 (en) | High frequency ballast for high intensity discharge lamps | |
| GB2093289A (en) | Horizontal deflection circuit | |
| JP2001125065A (ja) | 蛍光ランプの駆動回路 | |
| JP4200542B2 (ja) | 液晶表示装置 | |
| CN113848677A (zh) | 激光投影设备 | |
| JPH10213789A (ja) | 液晶表示装置 | |
| EP0844787A1 (en) | Dynamic focusing apparatus for cathode-ray tube display device | |
| JPH08237511A (ja) | マルチスキャン対応水平偏向ドライブ回路 | |
| JPH02293891A (ja) | デイスプレイの垂直走査の制御装置と方法 | |
| JP3276771B2 (ja) | 放電灯駆動装置 | |
| KR950010496A (ko) | 자막 표시 기능을 갖는 텔레비젼 수상기 | |
| JP2780453B2 (ja) | 直流放電灯点灯装置 | |
| JPH11242202A (ja) | 液晶表示ユニットの照明装置 | |
| JP2003216112A (ja) | 液晶駆動回路 | |
| KR20100114609A (ko) | 액정 표시 장치의 램프 구동 회로 및 구동 방법 | |
| JPH06251880A (ja) | 平面蛍光管駆動回路及び平面蛍光管を備えたバックライト装置 | |
| JPH09219801A (ja) | 垂直偏向回路並びに該回路に用いるチャージポンプ回路 | |
| JP2586451B2 (ja) | 放電管駆動回路 | |
| JPH06118902A (ja) | 平面蛍光管を使用した装置及び平面蛍光管の駆動方法 | |
| JP2000069225A (ja) | 画像読取り装置 | |
| JP2001257094A (ja) | 蛍光ランプの駆動回路 | |
| JP2000069227A (ja) | 画像読取り装置 | |
| JP3316346B2 (ja) | 平面螢光ランプの駆動装置 | |
| KR0164971B1 (ko) | 영상표시기기의 수평드라이브 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040406 |