JP2001109667A - データ処理方法および装置 - Google Patents

データ処理方法および装置

Info

Publication number
JP2001109667A
JP2001109667A JP29093599A JP29093599A JP2001109667A JP 2001109667 A JP2001109667 A JP 2001109667A JP 29093599 A JP29093599 A JP 29093599A JP 29093599 A JP29093599 A JP 29093599A JP 2001109667 A JP2001109667 A JP 2001109667A
Authority
JP
Japan
Prior art keywords
data
processing
address
bits
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29093599A
Other languages
English (en)
Inventor
Kazuyuki Yamashita
和幸 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP29093599A priority Critical patent/JP2001109667A/ja
Priority to SG200005728A priority patent/SG116409A1/en
Priority to DE60025424T priority patent/DE60025424T2/de
Priority to EP00122169A priority patent/EP1093056B1/en
Priority to KR10-2000-0059917A priority patent/KR100388001B1/ko
Publication of JP2001109667A publication Critical patent/JP2001109667A/ja
Priority to HK01103693A priority patent/HK1033187A1/xx
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory

Abstract

(57)【要約】 【課題】 データ処理ユニットがデータバスを介してデ
ータメモリに読み書きする処理データのセキュリティ性
を向上させる。 【解決手段】 データ処理ユニット３０２がデータバス
３０３を介してデータメモリ３０１に処理データをデー
タ書込するとき、データ処理ユニット３０２のスクラン
ブル手段３０５が処理データをスクランブルし、データ
読出するときは、データ処理ユニット３０２のデスクラ
ンブル手段３０６が処理データをデスクランブルする。
データバス３０３の転送データはスクランブルされてお
り、データメモリ３０１の記憶データもスクランブルさ
れているので、データバス３０３やデータメモリ３０１
をプロービングしても処理データを入手できない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、データ処理ユニッ
トがデータメモリに処理データを各々固有のアドレスで
データ書込するとともにデータ読出するデータ処理方法
および装置に関する。
【０００２】
【従来の技術】現在、いわゆるワンチップマイコンなど
のデータ処理装置は、ＲＡＭ(RandomAccess Memory)等
のデータメモリとＣＰＵ(Central Processing Unit)等
のデータ処理ユニットとを具備しており、これらがデー
タバスとアドレスバスとで接続されている。
【０００３】このようなデータ処理装置では、データ処
理ユニットがデータメモリに処理データをデータ書込す
るとともにデータ読出することができるが、このように
データメモリにデータ書込される処理データのデータ内
容は部外秘であることが多い。
【０００４】しかし、ワンチップマイコンなどのデータ
処理装置では、一般的にデータメモリとデータ処理ユニ
ットとをデータバス等で接続しているので、このデータ
バスでデータ転送される処理データを外部からプロービ
ングして不正に入手することが可能である。
【０００５】このため、上述のような処理データの外部
漏洩の防止を目的としたデータ処理装置が、特開平１１
−１６７５２６号公報や特開平１１−２０３２３７号公
報に開示されている。そこで、これらの公報に開示され
ているデータ処理装置を第一第二の従来例として以下に
簡単に説明する。
【０００６】まず、特開平１１−１６７５２６号公報の
データ処理装置１００は、図５に示すように、データメ
モリであるＲＡＭ１０１とデータ処理ユニットであるＣ
ＰＵ１０２とがアドレスバス(図示せず)とデータバス１
０３とで接続されているが、このデータバス１０３にス
クランブル／デスクランブル回路１０４が挿入されてい
る。
【０００７】このスクランブル／デスクランブル回路１
０４は、ＣＰＵ１０２からＲＡＭ１０１にデータ書込さ
れる処理データをスクランブルし、ＲＡＭ１０１からＣ
ＰＵ１０２にデータ読出される処理データをデスクラン
ブルする。このため、このデータ処理装置１００では、
ＲＡＭ１０１のメモリセルの記憶状態をプロービングし
てもスクランブルされた処理データしか入手できず、ス
クランブル／デスクランブル回路１０４とＲＡＭ１０１
とを接続している位置でデータバス１０３をプロービン
グしてもスクランブルされた処理データしか入手できな
い。
【０００８】また、特開平１１−２０３２３７号公報の
データ処理装置２００も、図６に示すように、データメ
モリであるＲＡＭ２０１とデータ処理ユニットであるＣ
ＰＵ２０２とがアドレスバス２０３とデータバス２０４
とで接続されているが、 ＲＡＭ２０１とＣＰＵ２０２
との両方にスクランブル／デスクランブル回路２０５，
２０６が一体化されている。
【０００９】このため、上述のデータ処理装置２００で
は、ＣＰＵ２０２からＲＡＭ２０１にデータ書込される
処理データは、ＣＰＵ１０２のスクランブル／デスクラ
ンブル回路２０６でスクランブルされてからデータバス
２０４でデータ転送され、スクランブル／デスクランブ
ル回路２０６でデスクランブルされてからＲＡＭ２０１
にデータ書込される。
【００１０】反対に、ＲＡＭ２０１からＣＰＵ２０２に
データ読出される処理データも、データバス２０４でデ
ータ転送される時点ではスクランブルされているので、
このデータ処理装置２００では、データバス２０４をプ
ロービングしてもスクランブルされた処理データしか入
手できない。
【００１１】
【発明が解決しようとする課題】上述のようなデータ処
理装置１００，２００では、処理データの漏洩を防止す
るため、処理データをスクランブルしている。しかし、
第一の従来例のデータ処理装置１００では、スクランブ
ル／デスクランブル回路１０４とＣＰＵ１０２とを接続
している位置でデータバス１０３をプロービングすると
処理データを入手することができる。
【００１２】また、第二の従来例のデータ処理装置２０
０では、ＲＡＭ２０２のメモリセル２０７の記憶状態を
プロービングすると処理データを入手することができ
る。このため、上述のようなデータ処理装置１００，２
００のデータ処理方法では、処理データの漏洩を確実に
防止することが困難である。
【００１３】本発明は上述のような課題に鑑みてなされ
たものであり、処理データの漏洩を簡単な構造で良好に
防止できるデータ処理方法および装置を提供することを
目的とする。
【００１４】
【課題を解決するための手段】本発明のデータ処理装置
は、各種の処理データを個々に指定されるアドレスで更
新自在にデータ記憶するデータメモリと、このデータメ
モリに各種の処理データを各々固有のアドレスでデータ
書込するとともにデータ読出するデータ処理ユニット
と、このデータ処理ユニットと前記データメモリとに接
続されていて処理データをデータ転送するデータバス
と、前記データ処理ユニットと前記データメモリとに接
続されていてアドレスデータをデータ転送するアドレス
バスと、を具備しているデータ処理装置であって、前記
データ処理ユニットに一体化されていて前記データメモ
リにデータ書込される処理データをスクランブルするス
クランブル手段と、前記データ処理ユニットに一体化さ
れていて前記データメモリからデータ読出される処理デ
ータをデスクランブルするデスクランブル手段と、を具
備している。
【００１５】従って、本発明のデータ処理装置のデータ
処理方法では、データ処理ユニットがデータバスを介し
てデータメモリに処理データをデータ書込するとき、デ
ータ処理ユニットに一体化されているスクランブル手段
が処理データをスクランブルする。一方、データ処理ユ
ニットがデータバスを介してデータメモリから処理デー
タをデータ読出するときは、データ処理ユニットに一体
化されているデスクランブル手段が処理データをデスク
ランブルする。このため、データバスによりデータ転送
される処理データはスクランブルされており、データメ
モリにデータ記憶される処理データもスクランブルされ
ている。
【００１６】上述のようなデータ処理装置において、処
理データをスクランブル手段がアドレスに対応してスク
ランブルし、処理データをデスクランブル手段がアドレ
スに対応してデスクランブルすることも可能である。こ
の場合、処理データごとにスクランブルとデスクランブ
ルとが実行され、データ書込とデータ読出とのタイミン
グが相違していてもスクランブルした処理データがデス
クランブルされる。
【００１７】上述のようなデータ処理装置において、処
理データの所定位置の複数ビットをスクランブル手段が
アドレスデータの所定位置の複数ビットに対応して反転
させ、処理データの所定位置の複数ビットをデスクラン
ブル手段がアドレスデータの所定位置の複数ビットに対
応して反転させ、処理データのスクランブルとデスクラ
ンブルとが簡単な動作で確実に対応させることも可能で
ある。この場合、スクランブルとデスクランブルとに利
用する処理データやアドレスデータのビット位置は任意
に設定されるので、これを解析することは容易ではな
い。
【００１８】上述のようなデータ処理装置において、処
理データの所定位置の複数ビットをスクランブル手段が
アドレスデータの下位の複数ビットに対応して反転さ
せ、処理データの所定位置の複数ビットをデスクランブ
ル手段がアドレスデータの下位の複数ビットに対応して
反転させるので、処理データのスクランブルとデスクラ
ンブルとが簡単な動作で確実に対応させることも可能で
ある。この場合、アドレスデータの下位の複数ビットは
頻繁に変化するので、これに対応したスクランブルとデ
スクランブルとも頻繁に変化する。
【００１９】上述のようなデータ処理装置において、処
理データの複数ビットを複数のインバータ素子が個々に
反転させ、処理データの反転された複数ビットと反転さ
れていない複数ビットとを複数のセレクタ回路がアドレ
スデータの複数ビットに個々に対応して個々に選択する
ことでも、スクランブル手段によるスクランブルとデス
クランブル手段によるデスクランブルとを実行すること
が可能である。
【００２０】上述のようなデータ処理装置において、事
前に複数に区分されているデータメモリのアドレスのグ
ループに対応してスクランブル手段が処理データをスク
ランブルし、事前に複数に区分されているデータメモリ
のアドレスのグループに対応してデスクランブル手段が
処理データをデスクランブルし、アドレスのグループご
とに処理データのスクランブルとデスクランブルとを実
行することも可能である。
【００２１】上述のようなデータ処理装置において、ア
ドレスデータに対応してデータメモリの複数のグループ
から一つをエリア判定回路が判定し、この判定結果に対
応してセレクタ制御回路が複数のセレクタ回路を制御
し、処理データの複数ビットを複数のインバータ素子が
個々に反転させ、処理データの反転された複数ビットと
反転されていない複数ビットとを複数のセレクタ回路が
個々に選択することでも、スクランブル手段によるスク
ランブルとデスクランブル手段によるデスクランブルと
を実行することが可能である。
【００２２】なお、本発明で云う各種手段は、その機能
を実現するように形成されていれば良く、例えば、所定
の機能を発生する専用のハードウェア、所定の機能がプ
ログラムにより付与されたコンピュータ、プログラムに
よりコンピュータの内部に実現された所定の機能、これ
らの組み合わせ、等を許容する。
【００２３】
【発明の実施の形態】本発明の実施の第一の形態を図１
を参照して以下に説明する。ただし、本実施の形態に関
して前述した一従来例と同一の部分は、同一の名称を使
用して詳細な説明は省略する。なお、同図は本実施の形
態のデータ処理装置の要部を示す模式的なブロック図で
ある。
【００２４】本実施の形態のデータ処理装置３００は、
例えば、ワンチップマイコンとして形成されており、従
来のデータ処理装置と同様に、データメモリであるＲＡ
Ｍ３０１、データ処理ユニットであるＣＰＵ３０２、デ
ータバス３０３、アドレスバス(図示せず)、等を具備し
ている。
【００２５】ＲＡＭ３０１は、多数のメモリセル３０４
がマトリクス状に配列されており、各種の処理データを
個々に指定されるアドレスで更新自在にデータ記憶す
る。ＣＰＵ３０２は、各種のデータ処理を実行し、ＲＡ
Ｍ３０１に各種の処理データを各々固有のアドレスでデ
ータ書込するとともにデータ読出する。
【００２６】データバス３０３は、ＣＰＵ３０２とＲＡ
Ｍ３０１とに接続されており、処理データをデータ転送
する。アドレスバスも、ＣＰＵ３０２とＲＡＭ３０１と
に接続されており、アドレスデータをデータ転送する。
ただし、本実施の形態のデータ処理装置３００は、従来
のデータ処理装置とは相違して、ＣＰＵ３０２にスクラ
ンブル回路３０５とデスクランブル回路３０６とが一体
化されている。
【００２７】スクランブル回路３０５は、ＣＰＵ３０２
の内部でデータバス３０３に接続されており、ＣＰＵ３
０２からＲＡＭ３０１にデータ書込される処理データを
スクランブルする。デスクランブル回路３０６も、ＣＰ
Ｕ３０２の内部でデータバス３０３に接続されており、
ＣＰＵ３０２によりＲＡＭ３０１からデータ読出される
処理データをデスクランブルする。
【００２８】より詳細には、スクランブル回路３０５お
よびデスクランブル回路３０６は、複数のインバータ素
子３０７と複数のセレクタ回路３０８とを各々具備して
おり、複数のインバータ素子３０７は、処理データの複
数ビットを個々に反転させる。
【００２９】複数のセレクタ回路３０８には、アドレス
データの下位の複数ビット、処理データの複数ビット、
インバータ素子３０７により各々反転された処理データ
の複数ビット、が各々入力され、処理データの反転され
た複数ビットと反転されていない複数ビットとをアドレ
スデータの複数ビットに個々に対応して個々に選択す
る。
【００３０】例えば、処理データが４ビットからなり、
アドレスデータが１６ビットからなる場合、１６ビット
のアドレスデータの下位の４ビットが四個のセレクタ回
路３０８に個々に入力される。これらのセレクタ回路３
０８は、アドレスデータのビットが“０”だと反転され
ていない処理データのビットを選択し、アドレスデータ
のビットが“１”だと反転された処理データのビットを
選択する。
【００３１】上述のような構成において、本実施の形態
のデータ処理装置３００でも、ＣＰＵ３０２は各種の処
理データを各々固有のアドレスでＲＡＭ３０１にデータ
書込することができ、このＲＡＭ３０１から各々固有の
アドレスで各種の処理データをデータ読出することがで
きる。
【００３２】ただし、本実施の形態のデータ処理装置３
００では、ＣＰＵ３０２がＲＡＭ３０１にデータ書込す
る処理データは、そのアドレスに対応してスクランブル
回路３０５によりスクランブルされ、ＣＰＵ３０２がＲ
ＡＭ３０１からデータ読出する処理データは、そのアド
レスに対応してデスクランブル回路３０６によりデスク
ランブルされる。
【００３３】例えば、ＣＰＵ３０２がＲＡＭ３０１にデ
ータ書込する処理データの４ビットが“１１１０”でア
ドレスデータの下位の４ビットが“０１０１”の場合、
このアドレスデータに対応して処理データは“１０１
１”にスクランブルされることになる。
【００３４】本実施の形態のデータ処理装置３００で
は、上述のようにＣＰＵ３０２からＲＡＭ３０１までデ
ータバス３０３でデータ転送される処理データがスクラ
ンブルされており、ＲＡＭ３０１にデータ記憶される処
理データもスクランブルされている。
【００３５】このため、データバス３０３をプロービン
グしてもスクランブルされた処理データしか入手でき
ず、ＲＡＭ３０１のメモリセルの記憶状態をプロービン
グしてもスクランブルされた処理データしか入手できな
いので、処理データのセキュリティ性が良好である。
【００３６】しかも、本実施の形態のデータ処理装置３
００では、上述のように処理データをアドレスデータに
対応してスクランブルし、処理データを一様にスクラン
ブルしないので、スクランブルされた処理データを解析
することが困難である。それでいて、スクランブルおよ
びデスクランブルのキーをアドレスデータとしているの
で、データ書込とデータ読出とのタイミングが相違して
いても、スクランブルされた処理データを簡単かつ確実
にデスクランブルすることができる。
【００３７】さらに、スクランブルおよびデスクランブ
ルのキーをアドレスデータの下位ビットとしており、こ
のアドレスデータの下位ビットは頻繁に変化するので、
処理データのスクランブル状態も頻繁に変化することに
なり、さらに処理データの解析が困難である。
【００３８】また、複数のインバータ素子３０７とセレ
クタ回路３０８とでスクランブル回路３０５およびデス
クランブル回路３０６を形成しているので、アドレスデ
ータに対応した処理データのスクランブルとデスクラン
ブルとを簡単な構造で確実に実行することができる。
【００３９】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態ではアドレスデータの下位ビ
ットに対応して処理データの全ビットをスクランブルお
よびデスクランブルすることを例示した。
【００４０】しかし、アドレスデータの下位以外の所定
ビットをキーとしてスクランブルおよびデスクランブル
を実行することも可能であり、処理データの所定位置の
一部のビットのみスクランブルすることも可能である。
前述のようにアドレスデータの下位ビットは頻繁に変化
するので、これをキーとするとスクランブル状態を頻繁
に変化させることができる。しかし、スクランブルのキ
ーがアドレスデータの下位ビットであることが判明する
と処理データの解析が容易となるので、その場合にはア
ドレスデータの任意のビットをスクランブルのキーとす
ることが好適である。
【００４１】さらに、上記形態ではデータメモリとして
ＲＡＭを例示したが、このデータメモリは処理データを
アドレスに対応して更新自在にデータ記憶するものであ
れば良く、例えば、フラッシュメモリ、ＦＤ(Floppy Di
sc)、ＭＯ(Magnetic Optical Disc)、等でも良い。
【００４２】つぎに、本発明の実施の第二の形態を図２
ないし図４を参照して以下に説明する。ただし、この実
施の第二の形態に関して上述した第一の形態と同一の部
分は、同一の名称および符号を使用して詳細な説明は省
略する。なお、図２は区分されたＲＡＭの複数のエリア
を示す模式図、図３は本実施の形態のデータ処理装置の
要部を示す模式的なブロック図、図４はセレクタ制御回
路の内部構造を示す回路図、である。
【００４３】本実施の形態のデータ処理装置(図示せず)
では、図２に示すように、ＲＡＭ３０１が四個のエリア
に区分されており、この四個のエリアに対応してアドレ
スデータも四つのグループに区分されている。なお、Ｒ
ＡＭ３０１の区分は物理的なものではなく、アドレスに
より任意に規定したものである。
【００４４】本実施の形態のデータ処理装置では、図３
に示すように、スクランブル回路３０５とデスクランブ
ル回路３０６との各々で、複数のセレクタ回路３０８に
一個のセレクタ制御回路４０１が接続されており、この
セレクタ制御回路４０１にエリア判定回路４０２が接続
されている。
【００４５】このエリア判定回路４０２は、アドレスデ
ータにより四つのグループから一つを判定し、この判定
結果として一つだけ反転した４ビットのエリアシグナル
をセレクタ制御回路４０１にパラレル出力する。このセ
レクタ制御回路４０１は、アンドゲート４０３やオアゲ
ート４０４で構築された論理回路からなり、パラレル入
力されるエリアシグナルに対応してスクランブル回路３
０５(デスクランブル回路３０６)のセレクタ回路３０８
を制御する。
【００４６】上述のような構成において、本実施の形態
のデータ処理装置でも、処理データをアドレスデータに
対応してスクランブルすることができ、スクランブルさ
れた処理データをアドレスデータに対応してデスクラン
ブルすることができるので、やはり処理データの解析を
困難とすることができる。
【００４７】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
【００４８】本発明のデータ処理装置のデータ処理方法
では、データ処理ユニットがデータバスを介してデータ
メモリに処理データをデータ書込するとき、データ処理
ユニットに一体化されているスクランブル手段が処理デ
ータをスクランブルし、データ処理ユニットがデータバ
スを介してデータメモリから処理データをデータ読出す
るときは、データ処理ユニットに一体化されているデス
クランブル手段が処理データをデスクランブルすること
により、データバスによりデータ転送される処理データ
はスクランブルされており、データメモリにデータ記憶
される処理データもスクランブルされているので、デー
タバスの転送データやデータメモリの記憶データをプロ
ービングしてもスクランブルされた処理データしか入手
できず、処理データのセキュリティ性が良好である。
【００４９】また、上述のようなデータ処理装置におい
て、処理データをスクランブル手段がアドレスに対応し
てスクランブルし、処理データをデスクランブル手段が
アドレスに対応してデスクランブルすることにより、処
理データごとにスクランブルとデスクランブルとを実行
することができ、全部の処理データに一様なスクランブ
ルおよびデスクランブルが実行されないので、さらに処
理データのセキュリティ性を向上させることができ、そ
れでいてデータ書込とデータ読出とのタイミングが相違
していても、スクランブルした処理データをデスクラン
ブルすることができる。
【００５０】また、処理データの所定位置の複数ビット
をスクランブル手段がアドレスデータの所定位置の複数
ビットに対応して反転させ、処理データの所定位置の複
数ビットをデスクランブル手段がアドレスデータの所定
位置の複数ビットに対応して反転させることにより、処
理データのスクランブルとデスクランブルとを簡単な動
作で確実に対応させることができ、スクランブルとデス
クランブルとに利用する処理データやアドレスデータの
ビット位置を任意に設定できるので、処理データのセキ
ュリティ性を向上させることができる。
【００５１】また、処理データの所定位置の複数ビット
をスクランブル手段がアドレスデータの下位の複数ビッ
トに対応して反転させ、処理データの所定位置の複数ビ
ットをデスクランブル手段がアドレスデータの下位の複
数ビットに対応して反転させることにより、処理データ
のスクランブルとデスクランブルとが簡単な動作で確実
に対応させることができ、アドレスデータの下位の複数
ビットは頻繁に変化するので、これに対応したスクラン
ブルとデスクランブルとも頻繁に変化することになり、
処理データのセキュリティ性を向上させることができ
る。
【００５２】また、処理データの複数ビットを複数のイ
ンバータ素子が個々に反転させ、処理データの反転され
た複数ビットと反転されていない複数ビットとを複数の
セレクタ回路がアドレスデータの複数ビットに個々に対
応して個々に選択することにより、これでスクランブル
手段によるスクランブルとデスクランブル手段によるデ
スクランブルとを実行することができ、アドレスデータ
に対応した処理データのスクランブルおよびデスクラン
ブルを簡単な構造で確実に実行することができる。
【００５３】また、事前に複数に区分されているデータ
メモリのアドレスのグループに対応してスクランブル手
段が処理データをスクランブルし、事前に複数に区分さ
れているデータメモリのアドレスのグループに対応して
デスクランブル手段が処理データをデスクランブルする
ことにより、アドレスのグループごとに処理データのス
クランブルとデスクランブルとを実行することができ、
全部の処理データに一様なスクランブルおよびデスクラ
ンブルが実行されないので、さらに処理データのセキュ
リティ性を向上させることができる。
【００５４】また、アドレスデータに対応してデータメ
モリの複数のグループから一つをエリア判定回路が判定
し、この判定結果に対応してセレクタ制御回路が複数の
セレクタ回路を制御し、処理データの複数ビットを複数
のインバータ素子が個々に反転させ、処理データの反転
された複数ビットと反転されていない複数ビットとを複
数のセレクタ回路が個々に選択することにより、これで
スクランブル手段によるスクランブルとデスクランブル
手段によるデスクランブルとを実行することができ、ア
ドレスデータに対応した処理データのスクランブルおよ
びデスクランブルを簡単な構造で確実に実行することが
できる。
【図面の簡単な説明】
【図１】本発明の実施の第一の形態のデータ処理装置の
要部を示す模式的なブロック図である。
【図２】本発明の実施の第二の形態のデータメモリであ
るＲＡＭの区分された複数のエリアを示す模式図であ
る。
【図３】データ処理装置の要部を示す模式的なブロック
図である。
【図４】セレクタ制御回路の内部構造を示す回路図であ
る。
【図５】第一の従来例のデータ処理装置の要部を示す模
式的なブロック図である。
【図６】第二の従来例のデータ処理装置の要部を示す模
式的なブロック図である。
【符号の説明】
３００ データ処理装置 ３０１ データメモリであるＲＡＭ ３０２ データ処理ユニットであるＣＰＵ ３０３ データバス ３０４ メモリセル ３０５ スクランブル回路 ３０６ デスクランブル回路 ３０７ インバータ素子 ３０８ セレクタ回路 ４０１ セレクタ制御回路 ４０２ エリア判定回路

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 各種の処理データを個々に指定されるア
    ドレスで更新自在にデータ記憶するデータメモリと、こ
    のデータメモリに各種の処理データを各々固有のアドレ
    スでデータ書込するとともにデータ読出するデータ処理
    ユニットと、このデータ処理ユニットと前記データメモ
    リとに接続されていて処理データをデータ転送するデー
    タバスと、前記データ処理ユニットと前記データメモリ
    とに接続されていてアドレスデータをデータ転送するア
    ドレスバスと、を具備しているデータ処理装置のデータ
    処理方法であって、 前記データメモリにデータ書込される処理データを前記
    データ処理ユニットの内部でスクランブルし、 前記データメモリからデータ読出される処理データを前
    記データ処理ユニットの内部でデスクランブルするよう
    にしたデータ処理方法。
  2. 【請求項２】 各種の処理データを個々に指定されるア
    ドレスで更新自在にデータ記憶するデータメモリと、こ
    のデータメモリに各種の処理データを各々固有のアドレ
    スでデータ書込するとともにデータ読出するデータ処理
    ユニットと、このデータ処理ユニットと前記データメモ
    リとに接続されていて処理データをデータ転送するデー
    タバスと、前記データ処理ユニットと前記データメモリ
    とに接続されていてアドレスデータをデータ転送するア
    ドレスバスと、を具備しているデータ処理装置のデータ
    処理方法であって、 前記データメモリにデータ書込される処理データをアド
    レスに対応して前記データ処理ユニットの内部でスクラ
    ンブルし、 前記データメモリからデータ読出される処理データをア
    ドレスに対応して前記データ処理ユニットの内部でデス
    クランブルするようにしたデータ処理方法。
  3. 【請求項３】 各種の処理データを個々に指定されるア
    ドレスで更新自在にデータ記憶するデータメモリと、こ
    のデータメモリに各種の処理データを各々固有のアドレ
    スでデータ書込するとともにデータ読出するデータ処理
    ユニットと、このデータ処理ユニットと前記データメモ
    リとに接続されていて処理データをデータ転送するデー
    タバスと、前記データ処理ユニットと前記データメモリ
    とに接続されていてアドレスデータをデータ転送するア
    ドレスバスと、を具備しているデータ処理装置であっ
    て、 前記データ処理ユニットに一体化されていて前記データ
    メモリにデータ書込される処理データをスクランブルす
    るスクランブル手段と、前記データ処理ユニットに一体
    化されていて前記データメモリからデータ読出される処
    理データをデスクランブルするデスクランブル手段と、
    を具備しているデータ処理装置。
  4. 【請求項４】 前記スクランブル手段は、処理データを
    アドレスに対応してスクランブルし、 前記デスクランブル手段は、処理データをアドレスに対
    応してデスクランブルする請求項３に記載のデータ処理
    装置。
  5. 【請求項５】 前記スクランブル手段は、処理データの
    所定位置の複数ビットをアドレスデータの所定位置の複
    数ビットに対応して反転させ、 前記デスクランブル手段は、処理データの所定位置の複
    数ビットをアドレスデータの所定位置の複数ビットに対
    応して反転させる請求項４に記載のデータ処理装置。
  6. 【請求項６】 前記スクランブル手段は、処理データの
    所定位置の複数ビットをアドレスデータの下位の複数ビ
    ットに対応して反転させ、 前記デスクランブル手段は、処理データの所定位置の複
    数ビットをアドレスデータの下位の複数ビットに対応し
    て反転させる請求項４に記載のデータ処理装置。
  7. 【請求項７】 前記スクランブル手段および前記デスク
    ランブル手段は、 処理データの複数ビットを個々に反転させる複数のイン
    バータ素子と、 処理データの反転された複数ビットと反転されていない
    複数ビットとをアドレスデータの複数ビットに個々に対
    応して個々に選択する複数のセレクタ回路と、を各々具
    備している請求項５または６に記載のデータ処理装置。
  8. 【請求項８】 前記スクランブル手段は、事前に複数に
    区分されている前記データメモリのアドレスのグループ
    に対応して処理データをスクランブルし、 前記デスクランブル手段は、事前に複数に区分されてい
    る前記データメモリのアドレスのグループに対応して処
    理データをデスクランブルする請求項４に記載のデータ
    処理装置。
  9. 【請求項９】 前記スクランブル手段および前記デスク
    ランブル手段は、 処理データの複数ビットを個々に反転させる複数のイン
    バータ素子と、 処理データの反転された複数ビットと反転されていない
    複数ビットとを個々に選択する複数のセレクタ回路と、 前記データメモリの複数のグループからアドレスデータ
    に対応した一つを判定するエリア判定回路と、 このエリア判定回路の判定結果に対応して前記セレクタ
    回路を制御するセレクタ制御回路と、を具備している請
    求項８に記載のデータ処理装置。
JP29093599A 1999-10-13 1999-10-13 データ処理方法および装置 Pending JP2001109667A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP29093599A JP2001109667A (ja) 1999-10-13 1999-10-13 データ処理方法および装置
SG200005728A SG116409A1 (en) 1999-10-13 2000-10-06 Data processor having data processing unit incorporating scramble and descramble means.
DE60025424T DE60025424T2 (de) 1999-10-13 2000-10-12 Datenprozessor mit Datenverarbeitungseinheit, die eine Ver- und eine Entschlüsselungsvorrichtung enthält
EP00122169A EP1093056B1 (en) 1999-10-13 2000-10-12 Data processor having data processing unit incorporating scramble and descramble means
KR10-2000-0059917A KR100388001B1 (ko) 1999-10-13 2000-10-12 스크램블 및 디스크램블 수단을 포함하는 데이터 프로세싱유닛을 갖는 데이터 프로세서
HK01103693A HK1033187A1 (en) 1999-10-13 2001-05-29 Data processor having data processing unit incorporating scramble and descramble means

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29093599A JP2001109667A (ja) 1999-10-13 1999-10-13 データ処理方法および装置

Publications (1)

Publication Number Publication Date
JP2001109667A true JP2001109667A (ja) 2001-04-20

Family

ID=17762415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29093599A Pending JP2001109667A (ja) 1999-10-13 1999-10-13 データ処理方法および装置

Country Status (6)

Country Link
EP (1) EP1093056B1 (ja)
JP (1) JP2001109667A (ja)
KR (1) KR100388001B1 (ja)
DE (1) DE60025424T2 (ja)
HK (1) HK1033187A1 (ja)
SG (1) SG116409A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006185347A (ja) * 2004-12-28 2006-07-13 Fujitsu Ltd 情報処理装置及び情報処理方法
JP2008010923A (ja) * 2006-06-27 2008-01-17 Megachips Lsi Solutions Inc 半導体メモリ及びデータ授受システム
WO2010109516A1 (ja) 2009-03-23 2010-09-30 富士通株式会社 データ処理装置及びデータ処理方法
US7877615B2 (en) 2007-01-29 2011-01-25 Samsung Electronics Co., Ltd. Semiconductor devices and scrambled data transmission methods thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4683442B2 (ja) * 2000-07-13 2011-05-18 富士通フロンテック株式会社 処理装置および集積回路
DE10115118A1 (de) * 2001-03-27 2002-10-10 Philips Corp Intellectual Pty Verfahren zur Übertragung von Daten über einen Datenbus
US7558967B2 (en) * 2001-09-13 2009-07-07 Actel Corporation Encryption for a stream file in an FPGA integrated circuit
JP2004361986A (ja) * 2003-04-08 2004-12-24 Sharp Corp スクランブル回路
GB2424089A (en) * 2005-03-09 2006-09-13 Sharp Kk Side channel attack prevention in data processing apparatus such as a smart card
CN102257484A (zh) * 2008-12-18 2011-11-23 Nxp股份有限公司 单式存储器结构中安全存储路径的建立

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4319079A (en) * 1979-09-13 1982-03-09 Best Robert M Crypto microprocessor using block cipher
US4573119A (en) * 1983-07-11 1986-02-25 Westheimer Thomas O Computer software protection system
US5095525A (en) * 1989-06-26 1992-03-10 Rockwell International Corporation Memory transformation apparatus and method
US5081675A (en) * 1989-11-13 1992-01-14 Kitti Kittirutsunetorn System for protection of software in memory against unauthorized use
US5892826A (en) * 1996-01-30 1999-04-06 Motorola, Inc. Data processor with flexible data encryption
US5873120A (en) * 1996-05-03 1999-02-16 Digital Equipment Corporation Variable split virtual address space allocation with multi-system compatibility

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006185347A (ja) * 2004-12-28 2006-07-13 Fujitsu Ltd 情報処理装置及び情報処理方法
JP2008010923A (ja) * 2006-06-27 2008-01-17 Megachips Lsi Solutions Inc 半導体メモリ及びデータ授受システム
US7877615B2 (en) 2007-01-29 2011-01-25 Samsung Electronics Co., Ltd. Semiconductor devices and scrambled data transmission methods thereof
WO2010109516A1 (ja) 2009-03-23 2010-09-30 富士通株式会社 データ処理装置及びデータ処理方法
JPWO2010109516A1 (ja) * 2009-03-23 2012-09-20 富士通株式会社 データ処理装置及びデータ処理方法
US8707057B2 (en) 2009-03-23 2014-04-22 Fujitsu Limited Data processing apparatus and data processing method
JP5541277B2 (ja) * 2009-03-23 2014-07-09 富士通株式会社 データ処理装置及びデータ処理方法

Also Published As

Publication number Publication date
EP1093056B1 (en) 2006-01-11
EP1093056A1 (en) 2001-04-18
HK1033187A1 (en) 2001-08-17
SG116409A1 (en) 2005-11-28
DE60025424T2 (de) 2006-09-07
DE60025424D1 (de) 2006-04-06
KR20010050965A (ko) 2001-06-25
KR100388001B1 (ko) 2003-06-18

Similar Documents

Publication Publication Date Title
US8532296B2 (en) Processor, memory device, computer system, and method for transferring data
US5513262A (en) Device for enciphering and deciphering, by means of the DES algorithm, data to be written to be read from a hard disk
CA1318028C (en) System and method for providing for secure encryptor key management
US20070118761A1 (en) Semiconductor integrated circuit device, program delivery method, and program delivery system
CN1307563C (zh) 加密装置、加密系统、解密装置和半导体系统
US8467534B2 (en) Method and system for secure access and processing of an encryption/decryption key
JP2001109667A (ja) データ処理方法および装置
US20210097209A1 (en) Apparatuses and methods for signal encryption in high bandwidth memory
JPH03210483A (ja) メモリ試験装置
US11017128B2 (en) Data security using bit transposition during memory accesses
US20070217608A1 (en) Data scramble/descramble technique for improving data security within semiconductor device
KR960004734B1 (ko) 정보 보호방법 및 정보기억미디어
US7194627B2 (en) Method and system for data encryption and decryption
US8234504B2 (en) Method and system for data encryption and decryption
CN109426738B (zh) 一种硬件加密器及加密方法、电子装置
US20180307626A1 (en) Hardware-assisted memory encryption circuit
CN107861892A (zh) 一种实现数据处理的方法及终端
US9014370B2 (en) High performance hardware-based execution unit for performing C2 block cipher encryption/decryption
US20050033961A1 (en) Method and apparatus for scrambling cell content in an integrated circuit
US11748271B2 (en) Data security for memory and computing systems
KR100511684B1 (ko) 유사 난수 발생기
WO2024006085A1 (en) Data encryption suitable for use in systems with processing-in-memory
JPH02139648A (ja) メモリカードのデータ暗号化システム
JPH09147597A (ja) メモリ集積回路チップ、その製造方法及びその試験方法
JPH04282473A (ja) Ａｌｐｇデータ発生方式

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041025

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041025

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050817