JP2001103732A - 並列冗長電源システム及びこれに用いる出力電圧検出回路 - Google Patents
並列冗長電源システム及びこれに用いる出力電圧検出回路Info
- Publication number
- JP2001103732A JP2001103732A JP2000113195A JP2000113195A JP2001103732A JP 2001103732 A JP2001103732 A JP 2001103732A JP 2000113195 A JP2000113195 A JP 2000113195A JP 2000113195 A JP2000113195 A JP 2000113195A JP 2001103732 A JP2001103732 A JP 2001103732A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- parallel
- unit power
- error amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/10—Parallel operation of dc sources
- H02J1/102—Parallel operation of dc sources being switching converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/001—Hot plugging or unplugging of load or power modules to or from power distribution networks
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 並列接続された単位電源の出力電流を均一に
保持し、一単位電源の故障あるいは活線挿抜による出力
電圧の変動を抑え、冗長電源の共通部である並列運転制
御信号のオープン／ショート故障に対しても出力電圧変
動を一定の変動幅に抑えることが可能な並列冗長電源シ
ステムを提供することを目的とする。 【解決手段】 複数個の単位電源を並列接続することに
よって外部の負荷に直流電力を供給する並列冗長電源シ
ステムにおいて、前記単位電源は，自己の出力電流に対
応する信号を得る電流検出手段と、前記自己の出力電流
に対応する信号をアノードに接続し、前記並列接続され
た単位電源の最大出力電流に対応する信号をカソードに
接続する理想ダイオードと、前記理想ダイオードのアノ
ード電位とカソード電位の誤差信号を出力する誤差増幅
器Ｕ２と、前記誤差信号がゼロになる方向に自己の出力
電圧を加減する出力電圧調整手段を備えた。
保持し、一単位電源の故障あるいは活線挿抜による出力
電圧の変動を抑え、冗長電源の共通部である並列運転制
御信号のオープン／ショート故障に対しても出力電圧変
動を一定の変動幅に抑えることが可能な並列冗長電源シ
ステムを提供することを目的とする。 【解決手段】 複数個の単位電源を並列接続することに
よって外部の負荷に直流電力を供給する並列冗長電源シ
ステムにおいて、前記単位電源は，自己の出力電流に対
応する信号を得る電流検出手段と、前記自己の出力電流
に対応する信号をアノードに接続し、前記並列接続され
た単位電源の最大出力電流に対応する信号をカソードに
接続する理想ダイオードと、前記理想ダイオードのアノ
ード電位とカソード電位の誤差信号を出力する誤差増幅
器Ｕ２と、前記誤差信号がゼロになる方向に自己の出力
電圧を加減する出力電圧調整手段を備えた。
Description
【０００１】
【発明の属する技術分野】本発明は、複数個の単位電源
を並列接続することによって外部の負荷に直流電力を供
給する並列冗長電源システムに関するものである。
を並列接続することによって外部の負荷に直流電力を供
給する並列冗長電源システムに関するものである。
【０００２】
【従来の技術】従来の並列冗長電源システムは、複数個
の単位電源を並列接続して外部の負荷に直流電力を供給
していた。図５は、このような並列冗長電源システムに
用いられる単位電源の構成図である。
の単位電源を並列接続して外部の負荷に直流電力を供給
していた。図５は、このような並列冗長電源システムに
用いられる単位電源の構成図である。
【０００３】図５において、単位電源１０の自己の出力
電流に対応する出力電流検出信号を出力する出力電流検
出手段１は、抵抗Ｒ１２を介して誤差増幅器Ｕ２のマイ
ナス入力端子に接続され、自己の出力電圧に対応する出
力電圧検出信号を出力する出力電圧検出手段２は、誤差
増幅器Ｕ１のマイナス入力端子に接続されている。
電流に対応する出力電流検出信号を出力する出力電流検
出手段１は、抵抗Ｒ１２を介して誤差増幅器Ｕ２のマイ
ナス入力端子に接続され、自己の出力電圧に対応する出
力電圧検出信号を出力する出力電圧検出手段２は、誤差
増幅器Ｕ１のマイナス入力端子に接続されている。
【０００４】誤差増幅器Ｕ１のプラス入力端子は基準電
圧Ｖｒ１が接続され、出力はダイオードＤのアノードに
接続されている。このダイオードＤのカソードは抵抗Ｒ
１１を介して誤差増幅器Ｕ２のマイナス入力端子に接続
されると共に並列運転制御信号端子ＣＴに接続されてい
る。
圧Ｖｒ１が接続され、出力はダイオードＤのアノードに
接続されている。このダイオードＤのカソードは抵抗Ｒ
１１を介して誤差増幅器Ｕ２のマイナス入力端子に接続
されると共に並列運転制御信号端子ＣＴに接続されてい
る。
【０００５】誤差増幅器Ｕ２のプラス入力端子は基準電
圧Ｖｒ２が接続され、出力は直流電源回路３に接続され
ている。
圧Ｖｒ２が接続され、出力は直流電源回路３に接続され
ている。
【０００６】直流電源回路３は、誤差増幅器Ｕ２の出力
によって出力電流を制御される直流電源回路であり、こ
れは例えば、誤差増幅器Ｕ２の出力をパルス幅変調する
パルス幅変調回路３ａと、パルス幅変調回路３ａの出力
をスイッチング素子に入力するスイッチング電源３ｂに
よって構成されている。このスイッチング電源３ｂの出
力が出力端子ＯＵＴ＋と出力端子ＯＵＴ−に接続されて
いる。
によって出力電流を制御される直流電源回路であり、こ
れは例えば、誤差増幅器Ｕ２の出力をパルス幅変調する
パルス幅変調回路３ａと、パルス幅変調回路３ａの出力
をスイッチング素子に入力するスイッチング電源３ｂに
よって構成されている。このスイッチング電源３ｂの出
力が出力端子ＯＵＴ＋と出力端子ＯＵＴ−に接続されて
いる。
【０００７】このように構成された単位電源１０は、図
６のように、複数個の単位電源１０〜１０ｂの各出力端
子ＣＴ、ＯＵＴ＋、ＯＵＴ−を並列接続して負荷５０に
電力を供給する。従って負荷５０には単位電源１０〜１
０ｂの出力電流の合計電流が供給される。また、同図で
は３個の単位電源１０〜１０ｂを並列接続した例を示し
たが、これは負荷５０の必要とする電流容量によって、
単位電源の個数を加減して用いることが可能である。
６のように、複数個の単位電源１０〜１０ｂの各出力端
子ＣＴ、ＯＵＴ＋、ＯＵＴ−を並列接続して負荷５０に
電力を供給する。従って負荷５０には単位電源１０〜１
０ｂの出力電流の合計電流が供給される。また、同図で
は３個の単位電源１０〜１０ｂを並列接続した例を示し
たが、これは負荷５０の必要とする電流容量によって、
単位電源の個数を加減して用いることが可能である。
【０００８】図６のように接続された単位電源では、各
単位電源に備えられた出力電流検出手段１によって検出
された自己の出力電流に対応する電圧信号（以下、出力
電流検出信号Ｖｃという。）が誤差増幅器Ｕ１によって
基準電圧Ｖｒ１と比較され、この比較信号がダイオード
Ｄを介して並列運転制御信号端子ＣＴに出力される。
単位電源に備えられた出力電流検出手段１によって検出
された自己の出力電流に対応する電圧信号（以下、出力
電流検出信号Ｖｃという。）が誤差増幅器Ｕ１によって
基準電圧Ｖｒ１と比較され、この比較信号がダイオード
Ｄを介して並列運転制御信号端子ＣＴに出力される。
【０００９】単位電源１０〜１０ｂの並列運転制御信号
端子ＣＴは並列接続されているため、単位電源１０〜１
０ｂの並列運転制御信号端子ＣＴから出力される信号
（以下、並列運転制御信号Ｖｐと言う。）は、各単位電
源のダイオードＤの作用によって、並列接続された単位
電源のうち、最も高い値の並列運転制御信号Ｖｐが、各
単位電源の抵抗Ｒ１１に印加される。この、最も高い値
の並列運転制御信号Ｖｐを出力している単位電源が他の
単位電源の出力を制御するマスター電源となる。
端子ＣＴは並列接続されているため、単位電源１０〜１
０ｂの並列運転制御信号端子ＣＴから出力される信号
（以下、並列運転制御信号Ｖｐと言う。）は、各単位電
源のダイオードＤの作用によって、並列接続された単位
電源のうち、最も高い値の並列運転制御信号Ｖｐが、各
単位電源の抵抗Ｒ１１に印加される。この、最も高い値
の並列運転制御信号Ｖｐを出力している単位電源が他の
単位電源の出力を制御するマスター電源となる。
【００１０】並列接続された各単位電源は、マスター電
源から出力された並列運転制御信号Ｖｐを抵抗Ｒ１１、
Ｒ１２と誤差増幅器Ｕ２によって自己の単位電源の出力
電流検出信号Ｖｃと加算し、この加算信号と基準電圧Ｖ
ｒ２の比較出力を誤差増幅器Ｕ２によって直流電源回路
３に出力する。
源から出力された並列運転制御信号Ｖｐを抵抗Ｒ１１、
Ｒ１２と誤差増幅器Ｕ２によって自己の単位電源の出力
電流検出信号Ｖｃと加算し、この加算信号と基準電圧Ｖ
ｒ２の比較出力を誤差増幅器Ｕ２によって直流電源回路
３に出力する。
【００１１】各単位電源の直流電源回路３は、誤差増幅
器Ｕ２から出力される比較出力に従って、出力電流を制
御する。
器Ｕ２から出力される比較出力に従って、出力電流を制
御する。
【００１２】従って、このような構成の並列冗長電源シ
ステムでは、並列接続された各単位電源の基準電圧Ｖｒ
２を等しい値に設定することによって、各単位電源の出
力電流を均一に制御することが可能となる。
ステムでは、並列接続された各単位電源の基準電圧Ｖｒ
２を等しい値に設定することによって、各単位電源の出
力電流を均一に制御することが可能となる。
【００１３】
【発明が解決しようとする課題】しかしながら従来の並
列冗長電源システムでは、並列接続された各単位電源の
出力電流を高い精度で均一にすることが可能であるが、
マスター電源となっている単位電源が故障あるいは、活
線挿抜された場合、マスター電源が他の単位電源に移行
するまでの短い時間、出力電圧の変動が大きくなるとい
う問題点があった。
列冗長電源システムでは、並列接続された各単位電源の
出力電流を高い精度で均一にすることが可能であるが、
マスター電源となっている単位電源が故障あるいは、活
線挿抜された場合、マスター電源が他の単位電源に移行
するまでの短い時間、出力電圧の変動が大きくなるとい
う問題点があった。
【００１４】また、従来の並列冗長電源システムでは、
マスター電源以外の単位電源は出力電圧を直接制御して
おらず、並列運転制御信号と自己の出力電流の和を一定
にするように制御されているため、出力電流検出手段と
して例えば変流器等の一定の検出遅れが発生するものを
用いた場合、出力電圧の変動が大きくなるという問題点
があった。
マスター電源以外の単位電源は出力電圧を直接制御して
おらず、並列運転制御信号と自己の出力電流の和を一定
にするように制御されているため、出力電流検出手段と
して例えば変流器等の一定の検出遅れが発生するものを
用いた場合、出力電圧の変動が大きくなるという問題点
があった。
【００１５】本発明は、上記課題を解決するもので、並
列接続された単位電源の出力電流を均一に保持し、一単
位電源の故障あるいは活線挿抜による出力電圧の変動を
抑え、冗長電源の共通部である並列運転制御信号のオー
プン／ショート故障に対しても出力電圧変動を一定の変
動幅に抑えることが可能な並列冗長電源システムを提供
することを目的とする。
列接続された単位電源の出力電流を均一に保持し、一単
位電源の故障あるいは活線挿抜による出力電圧の変動を
抑え、冗長電源の共通部である並列運転制御信号のオー
プン／ショート故障に対しても出力電圧変動を一定の変
動幅に抑えることが可能な並列冗長電源システムを提供
することを目的とする。
【００１６】
【課題を解決するための手段】このような目的を達成す
るために請求項１に記載の発明では、複数個の単位電源
を並列接続することによって外部の負荷に直流電力を供
給する並列冗長電源システムにおいて、前記単位電源
は，自己の出力電流に対応する信号を得る電流検出手段
と、前記自己の出力電流に対応する信号をアノードに接
続し、前記並列接続された単位電源の最大出力電流に対
応する信号をカソードに接続する理想ダイオードと、前
記理想ダイオードのアノード電位とカソード電位の誤差
信号を出力する誤差増幅器Ｕ２と、前記誤差信号がゼロ
になる方向に自己の出力電圧を加減する出力電圧調整手
段を備えたことを特徴とするものである。
るために請求項１に記載の発明では、複数個の単位電源
を並列接続することによって外部の負荷に直流電力を供
給する並列冗長電源システムにおいて、前記単位電源
は，自己の出力電流に対応する信号を得る電流検出手段
と、前記自己の出力電流に対応する信号をアノードに接
続し、前記並列接続された単位電源の最大出力電流に対
応する信号をカソードに接続する理想ダイオードと、前
記理想ダイオードのアノード電位とカソード電位の誤差
信号を出力する誤差増幅器Ｕ２と、前記誤差信号がゼロ
になる方向に自己の出力電圧を加減する出力電圧調整手
段を備えたことを特徴とするものである。
【００１７】また、請求項２に記載の発明では、複数個
の単位電源を並列接続することによって外部の負荷に直
流電力を供給する並列冗長電源システムにおいて、前記
単位電源は，自己の出力電流に対応する出力電流検出信
号Ｖｃを出力する出力電流検出手段１と、自己の出力電
圧に対応する出力電圧検出信号Ｖｓを出力する出力電圧
検出手段２と、前記出力電流検出信号Ｖｃをアノードに
接続しカソードに並列運転制御信号端子ＣＴを接続され
た理想ダイオード回路Ｄ１と、前記理想ダイオード回路
Ｄ１のカソードに印加された信号と前記出力電流検出信
号Ｖｃの比較信号を出力する誤差増幅器Ｕ２と、前記誤
差増幅器Ｕ２の出力に接続されたローパスフィルタ４
と、前記ローパスフィルタ４の出力と基準電圧Ｖｒ１を
加算し、この加算信号と前記出力電圧検出信号Ｖｓの比
較信号を出力する誤差増幅器Ｕ１と、前記誤差増幅器Ｕ
１の比較信号に従って出力電圧を制御する直流電源回路
３を備えたことを特徴とするものである。
の単位電源を並列接続することによって外部の負荷に直
流電力を供給する並列冗長電源システムにおいて、前記
単位電源は，自己の出力電流に対応する出力電流検出信
号Ｖｃを出力する出力電流検出手段１と、自己の出力電
圧に対応する出力電圧検出信号Ｖｓを出力する出力電圧
検出手段２と、前記出力電流検出信号Ｖｃをアノードに
接続しカソードに並列運転制御信号端子ＣＴを接続され
た理想ダイオード回路Ｄ１と、前記理想ダイオード回路
Ｄ１のカソードに印加された信号と前記出力電流検出信
号Ｖｃの比較信号を出力する誤差増幅器Ｕ２と、前記誤
差増幅器Ｕ２の出力に接続されたローパスフィルタ４
と、前記ローパスフィルタ４の出力と基準電圧Ｖｒ１を
加算し、この加算信号と前記出力電圧検出信号Ｖｓの比
較信号を出力する誤差増幅器Ｕ１と、前記誤差増幅器Ｕ
１の比較信号に従って出力電圧を制御する直流電源回路
３を備えたことを特徴とするものである。
【００１８】請求項３に記載の発明では、請求項２に記
載の発明において、前記並列冗長電源システムは、複数
個の前記単位電源の出力端子ＯＵＴ＋、ＯＵＴ−と並列
運転制御信号端子ＣＴをそれぞれ並列接続して構成され
たことを特徴とするものである。
載の発明において、前記並列冗長電源システムは、複数
個の前記単位電源の出力端子ＯＵＴ＋、ＯＵＴ−と並列
運転制御信号端子ＣＴをそれぞれ並列接続して構成され
たことを特徴とするものである。
【００１９】このような構成によれば、マスター電源か
ら送られる並列運転制御信号と自己の出力した出力電流
に対応する出力電流検出信号を理想ダイオード回路によ
って突き合わせ、いずれかの大きいほうの信号を正確に
選択し誤差増幅器Ｕ２に入力することが可能となる。誤
差増幅器Ｕ２はこのようにして得られた並列運転制御信
号（または、自己の出力した出力電流に対応する出力電
流検出信号）と、自己の出力した出力電流に対応する出
力電流検出信号の比較信号を出力し、ローパスフィルタ
４に入力する。誤差増幅器Ｕ１はローパスフィルタ４の
出力と自己の出力した出力電圧に対応する出力電圧検出
信号の比較信号を出力し、この比較信号によって、直流
電源回路３の出力電圧を制御する。従って、ローパスフ
ィルタ４の時定数を出力電圧の制御時定数より１００倍
以上大きくすることによって負荷の急峻な変化に対する
追従動作を制御系のみによって行うことが可能となり出
力電圧の変動を最小限に抑えることが可能となる。
ら送られる並列運転制御信号と自己の出力した出力電流
に対応する出力電流検出信号を理想ダイオード回路によ
って突き合わせ、いずれかの大きいほうの信号を正確に
選択し誤差増幅器Ｕ２に入力することが可能となる。誤
差増幅器Ｕ２はこのようにして得られた並列運転制御信
号（または、自己の出力した出力電流に対応する出力電
流検出信号）と、自己の出力した出力電流に対応する出
力電流検出信号の比較信号を出力し、ローパスフィルタ
４に入力する。誤差増幅器Ｕ１はローパスフィルタ４の
出力と自己の出力した出力電圧に対応する出力電圧検出
信号の比較信号を出力し、この比較信号によって、直流
電源回路３の出力電圧を制御する。従って、ローパスフ
ィルタ４の時定数を出力電圧の制御時定数より１００倍
以上大きくすることによって負荷の急峻な変化に対する
追従動作を制御系のみによって行うことが可能となり出
力電圧の変動を最小限に抑えることが可能となる。
【００２０】請求項４に記載の発明では、請求項２に記
載の発明において、前記理想ダイオード回路Ｄ１は、入
力端子４１をプラス入力端子に接続された誤差増幅器Ｕ
４と、前記誤差増幅器Ｕ４の出力にアノードを接続さ
れ、カソードを前記誤差増幅器Ｕ４のマイナス入力端子
と出力端子４３に接続されたダイオードによって構成さ
れたことを特徴とするものである。
載の発明において、前記理想ダイオード回路Ｄ１は、入
力端子４１をプラス入力端子に接続された誤差増幅器Ｕ
４と、前記誤差増幅器Ｕ４の出力にアノードを接続さ
れ、カソードを前記誤差増幅器Ｕ４のマイナス入力端子
と出力端子４３に接続されたダイオードによって構成さ
れたことを特徴とするものである。
【００２１】請求項５に記載の発明では、請求項２に記
載の発明において、前記ローパスフィルタ４は、前記誤
差増幅器Ｕ２の出力をコンデンサＣ１によって負帰還接
続することによって実現されたことを特徴とするもので
ある。
載の発明において、前記ローパスフィルタ４は、前記誤
差増幅器Ｕ２の出力をコンデンサＣ１によって負帰還接
続することによって実現されたことを特徴とするもので
ある。
【００２２】請求項６に記載の発明では、請求項２に記
載の発明において、前記ローパスフィルタ４は、前記誤
差増幅器Ｕ１のプラス入力端子をコンデンサＣ３によっ
て共通電位に接続することによって実現されたことを特
徴とするものである。
載の発明において、前記ローパスフィルタ４は、前記誤
差増幅器Ｕ１のプラス入力端子をコンデンサＣ３によっ
て共通電位に接続することによって実現されたことを特
徴とするものである。
【００２３】請求項７に記載の発明では、請求項２に記
載の発明において、前記誤差増幅器Ｕ１のマイナス入力
端子と前記理想ダイオード回路Ｄ１のアノードは、ツェ
ナーダイオードＤｚによって接続されたことを特徴とす
るものである。
載の発明において、前記誤差増幅器Ｕ１のマイナス入力
端子と前記理想ダイオード回路Ｄ１のアノードは、ツェ
ナーダイオードＤｚによって接続されたことを特徴とす
るものである。
【００２４】このような構成によれば、自己の出力した
出力電流に対応する出力電流検出信号がツェナーダイオ
ードＤｚのツェナー電圧を超えた場合、誤差増幅器Ｕ１
の出力を直流電源回路３の出力を低下させる方向に出力
させるため、一つの単位電源の過度の電流供給を抑制す
ることが可能となる。
出力電流に対応する出力電流検出信号がツェナーダイオ
ードＤｚのツェナー電圧を超えた場合、誤差増幅器Ｕ１
の出力を直流電源回路３の出力を低下させる方向に出力
させるため、一つの単位電源の過度の電流供給を抑制す
ることが可能となる。
【００２５】また、請求項８に記載の発明では、並列冗
長電源システムを構成する単位電源の出力電圧を検出す
る出力電圧検出回路において、前記単位電源の出力電流
経路に順方向に挿入されたダイオードＤ３１と、前記ダ
イオードＤ３１のアノードと前記単位電源の出力端子Ｏ
ＵＴ−間を接続する抵抗Ｒ３４と、前記ダイオードＤ３
１のカソードと前記単位電源の出力端子ＯＵＴ−間の電
圧を分圧する分圧抵抗Ｒ３１、Ｒ３２、Ｒ３３と、前記
分圧抵抗Ｒ３１、Ｒ３２、Ｒ３３によって分圧された電
圧をアノードに接続し、カソードを前記ダイオードＤ３
１のアノードに接続するダイオードＤ３２によって構成
されたことを特徴とするものである。
長電源システムを構成する単位電源の出力電圧を検出す
る出力電圧検出回路において、前記単位電源の出力電流
経路に順方向に挿入されたダイオードＤ３１と、前記ダ
イオードＤ３１のアノードと前記単位電源の出力端子Ｏ
ＵＴ−間を接続する抵抗Ｒ３４と、前記ダイオードＤ３
１のカソードと前記単位電源の出力端子ＯＵＴ−間の電
圧を分圧する分圧抵抗Ｒ３１、Ｒ３２、Ｒ３３と、前記
分圧抵抗Ｒ３１、Ｒ３２、Ｒ３３によって分圧された電
圧をアノードに接続し、カソードを前記ダイオードＤ３
１のアノードに接続するダイオードＤ３２によって構成
されたことを特徴とするものである。
【００２６】
【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図１は本発明に係る並列冗長電源システムに
用いられる単位電源の構成図である。また、同図におい
て従来例と同様のものは同一の符号を付しその説明を省
略する。
説明する。図１は本発明に係る並列冗長電源システムに
用いられる単位電源の構成図である。また、同図におい
て従来例と同様のものは同一の符号を付しその説明を省
略する。
【００２７】図１において、単位電源２０の出力電流検
出手段１の出力は、理想ダイオード回路Ｄ１のアノード
に接続され、この理想ダイオード回路Ｄ１のカソードは
並列運転制御信号端子ＣＴに接続されている。
出手段１の出力は、理想ダイオード回路Ｄ１のアノード
に接続され、この理想ダイオード回路Ｄ１のカソードは
並列運転制御信号端子ＣＴに接続されている。
【００２８】また、理想ダイオード回路Ｄ１のアノード
は抵抗Ｒ２７を介して誤差増幅器Ｕ２のマイナス入力端
子に接続され、カソードは分圧抵抗Ｒ２５とＲ２６に接
続されている。この分圧抵抗Ｒ２５とＲ２６の共通接続
点は誤差増幅器Ｕ２のプラス入力端子に接続されてい
る。
は抵抗Ｒ２７を介して誤差増幅器Ｕ２のマイナス入力端
子に接続され、カソードは分圧抵抗Ｒ２５とＲ２６に接
続されている。この分圧抵抗Ｒ２５とＲ２６の共通接続
点は誤差増幅器Ｕ２のプラス入力端子に接続されてい
る。
【００２９】理想ダイオード回路とは、一般のダイオー
ドでは順方向に約０．６Ｖの電圧がかからないと電流は
流れないが、その０〜０．６Ｖの範囲内においてもダイ
オードとしての特性を示すダイオード回路のことであ
る。
ドでは順方向に約０．６Ｖの電圧がかからないと電流は
流れないが、その０〜０．６Ｖの範囲内においてもダイ
オードとしての特性を示すダイオード回路のことであ
る。
【００３０】図２に理想ダイオード回路の特性図を示
す。この特性曲線２００から明らかなように、理想ダイ
オード回路は、順方向に電圧がかかった場合オンとな
り、逆方向に電圧がかかった場合オフとなるスイッチ回
路と等価の特性を示す。
す。この特性曲線２００から明らかなように、理想ダイ
オード回路は、順方向に電圧がかかった場合オンとな
り、逆方向に電圧がかかった場合オフとなるスイッチ回
路と等価の特性を示す。
【００３１】理想ダイオード回路Ｄ１は、例えば図３
（ａ）のような回路によって実現される。同図におい
て、入力端子４１は誤差増幅器Ｕ４のプラス入力端子に
入力され、誤差増幅器Ｕ４の出力はダイオード４２を介
して出力端子４３に接続されている。また、ダイオード
４２のカソードと出力端子４３の共通接続点は誤差増幅
器Ｕ４のマイナス入力端子に接続されている。このよう
な理想ダイオード回路において、入力端子４１はアノー
ドであり出力端子４３はカソードである。
（ａ）のような回路によって実現される。同図におい
て、入力端子４１は誤差増幅器Ｕ４のプラス入力端子に
入力され、誤差増幅器Ｕ４の出力はダイオード４２を介
して出力端子４３に接続されている。また、ダイオード
４２のカソードと出力端子４３の共通接続点は誤差増幅
器Ｕ４のマイナス入力端子に接続されている。このよう
な理想ダイオード回路において、入力端子４１はアノー
ドであり出力端子４３はカソードである。
【００３２】図１において、誤差増幅器Ｕ２の出力はロ
ーパスフィルタ４に接続されると共に帰還抵抗Ｒ２８を
介してマイナス入力端子に接続されている。
ーパスフィルタ４に接続されると共に帰還抵抗Ｒ２８を
介してマイナス入力端子に接続されている。
【００３３】ここで用いられるローパスフィルタ４は、
例えば図３（ｂ）のように、誤差増幅器Ｕ２の出力をコ
ンデンサＣ１によって負帰還接続することによって実現
される。
例えば図３（ｂ）のように、誤差増幅器Ｕ２の出力をコ
ンデンサＣ１によって負帰還接続することによって実現
される。
【００３４】また、ここで用いられるローパスフィルタ
４は、例えば図７のように、誤差増幅器Ｕ１のプラス入
力端子をコンデンサＣ３によって共通電位に接続するこ
とによって実現される。
４は、例えば図７のように、誤差増幅器Ｕ１のプラス入
力端子をコンデンサＣ３によって共通電位に接続するこ
とによって実現される。
【００３５】図１において、誤差増幅器Ｕ１は、出力電
圧検出手段２の出力が抵抗Ｒ２１を介してマイナス入力
端子に接続されると共に、ローパスフィルタ４の出力が
抵抗Ｒ２３を介してプラス入力端子に接続されている。
圧検出手段２の出力が抵抗Ｒ２１を介してマイナス入力
端子に接続されると共に、ローパスフィルタ４の出力が
抵抗Ｒ２３を介してプラス入力端子に接続されている。
【００３６】また、誤差増幅器Ｕ１のマイナス入力端子
と抵抗Ｒ２１の共通接続点ｂと、理想ダイオード回路Ｄ
１のアノード（図１のａに示した点である。）は、直列
接続された抵抗Ｒ２２とツェナーダイオードＤｚによっ
て接続されており、誤差増幅器Ｕ１のプラス入力端子と
抵抗Ｒ２３の共通接続点は直列接続された抵抗Ｒ２４と
基準電圧Ｖｒ１によって共通電位に接続されている。
と抵抗Ｒ２１の共通接続点ｂと、理想ダイオード回路Ｄ
１のアノード（図１のａに示した点である。）は、直列
接続された抵抗Ｒ２２とツェナーダイオードＤｚによっ
て接続されており、誤差増幅器Ｕ１のプラス入力端子と
抵抗Ｒ２３の共通接続点は直列接続された抵抗Ｒ２４と
基準電圧Ｖｒ１によって共通電位に接続されている。
【００３７】誤差増幅器Ｕ１の出力は、従来例と同様に
直流電源回路３に接続されている。
直流電源回路３に接続されている。
【００３８】このように構成された単位電源２０は、従
来例で説明した図６のように、複数個の単位電源の各出
力端子ＣＴ、ＯＵＴ＋、ＯＵＴ−を並列接続して負荷５
０に電力を供給する。従って負荷５０には単位電源１０
〜１０ｂの出力電流の合計電流が供給される。
来例で説明した図６のように、複数個の単位電源の各出
力端子ＣＴ、ＯＵＴ＋、ＯＵＴ−を並列接続して負荷５
０に電力を供給する。従って負荷５０には単位電源１０
〜１０ｂの出力電流の合計電流が供給される。
【００３９】本発明の単位電源２０を図６のように接続
した場合、各単位電源では、出力電流検出手段１によっ
て得られた出力電流検出信号Ｖcが理想ダイオード回路
Ｄ１を経由して並列運転制御信号端子ＣＴに並列運転制
御信号Ｖpとして出力される。
した場合、各単位電源では、出力電流検出手段１によっ
て得られた出力電流検出信号Ｖcが理想ダイオード回路
Ｄ１を経由して並列運転制御信号端子ＣＴに並列運転制
御信号Ｖpとして出力される。
【００４０】各単位電源の並列運転制御信号端子ＣＴは
すべての単位電源で並列接続されているため、並列接続
された単位電源のうち、最も高い値の並列運転制御信号
Ｖpが、各単位電源の抵抗Ｒ２５に印加される。この、
最も高い値の並列運転制御信号Ｖpを出力している単位
電源が他の単位電源の出力を制御するマスター電源とな
る。
すべての単位電源で並列接続されているため、並列接続
された単位電源のうち、最も高い値の並列運転制御信号
Ｖpが、各単位電源の抵抗Ｒ２５に印加される。この、
最も高い値の並列運転制御信号Ｖpを出力している単位
電源が他の単位電源の出力を制御するマスター電源とな
る。
【００４１】並列接続された各単位電源は、マスター電
源から出力された並列運転制御信号Ｖpを誤差増幅器Ｕ
２によって自己の単位電源の出力電流検出信号Ｖcと比
較し、この比較信号をローパスフィルタ４に出力する。
源から出力された並列運転制御信号Ｖpを誤差増幅器Ｕ
２によって自己の単位電源の出力電流検出信号Ｖcと比
較し、この比較信号をローパスフィルタ４に出力する。
【００４２】このローパスフィルタ４の出力は、抵抗Ｒ
２３とＲ２４によって基準電圧Ｖｒ１と加算され、誤差
増幅器Ｕ１のプラス入力端子に入力される。また、誤差
増幅器Ｕ１のマイナス入力端子には、自己の出力電圧に
対応する出力電圧検出信号Ｖsが入力されているため、
例えば、自己の出力電流がマスター電源の出力電流より
少ない場合は自己の出力電流を増加する方向に直流電源
回路３を制御する。逆に、自己の出力電流が、マスター
電源の出力電流より多い場合は自己の出力電流を減少さ
せる方向に直流電源回路３を制御する。
２３とＲ２４によって基準電圧Ｖｒ１と加算され、誤差
増幅器Ｕ１のプラス入力端子に入力される。また、誤差
増幅器Ｕ１のマイナス入力端子には、自己の出力電圧に
対応する出力電圧検出信号Ｖsが入力されているため、
例えば、自己の出力電流がマスター電源の出力電流より
少ない場合は自己の出力電流を増加する方向に直流電源
回路３を制御する。逆に、自己の出力電流が、マスター
電源の出力電流より多い場合は自己の出力電流を減少さ
せる方向に直流電源回路３を制御する。
【００４３】このようにして、各単位電源の出力電流は
誤差増幅器Ｕ２の増幅度と抵抗Ｒ２３、Ｒ２４の抵抗値
によって決定される一定範囲内で均一の値となるように
制御される。
誤差増幅器Ｕ２の増幅度と抵抗Ｒ２３、Ｒ２４の抵抗値
によって決定される一定範囲内で均一の値となるように
制御される。
【００４４】但し、各単位電源の出力電流が均一の値と
なるまでの時間（セトリングタイム）は、ローパスフィ
ルタ４の時定数によって決定される。そしてこの時定数
を出力電圧の制御時定数（通常は誤差増幅器Ｕ１の入出
力間にＣＲ回路を接続して位相補償することによって決
定される。）より極めて大きく（例えば１００倍以上で
ある。）設定すれば、負荷の急峻な変化に対する追従動
作は各単位電源の出力電圧の制御系のみによって行われ
るため、出力電圧の変動を最小に抑えることができる。
なるまでの時間（セトリングタイム）は、ローパスフィ
ルタ４の時定数によって決定される。そしてこの時定数
を出力電圧の制御時定数（通常は誤差増幅器Ｕ１の入出
力間にＣＲ回路を接続して位相補償することによって決
定される。）より極めて大きく（例えば１００倍以上で
ある。）設定すれば、負荷の急峻な変化に対する追従動
作は各単位電源の出力電圧の制御系のみによって行われ
るため、出力電圧の変動を最小に抑えることができる。
【００４５】また、負荷の急峻な変化に対する追従動作
は上記の動作によって出力電圧の変動を最小に抑えるこ
とができるが、負荷の急峻な変動に対する追従動作は上
記の動作だけでは追従することはできない。この場合の
各単位電源の出力電流の分担割合は各単位電源の動的出
力インピーダンスのみによって決定される。従って、各
単位電源の製造時のばらつき等によって各単位電源の動
的出力インピーダンスが均等でない場合、最も低い動的
インピーダンスを持つ単位電源から負荷の急峻な変動分
に対応する電流が供給されることになり、これを供給し
ている単位電源の電気的ストレスを著しく高めることに
なる。
は上記の動作によって出力電圧の変動を最小に抑えるこ
とができるが、負荷の急峻な変動に対する追従動作は上
記の動作だけでは追従することはできない。この場合の
各単位電源の出力電流の分担割合は各単位電源の動的出
力インピーダンスのみによって決定される。従って、各
単位電源の製造時のばらつき等によって各単位電源の動
的出力インピーダンスが均等でない場合、最も低い動的
インピーダンスを持つ単位電源から負荷の急峻な変動分
に対応する電流が供給されることになり、これを供給し
ている単位電源の電気的ストレスを著しく高めることに
なる。
【００４６】これを防止する目的で付加された回路が、
ツェナーダイオードＤｚと加算抵抗ネットワークを形成
する抵抗Ｒ２１と抵抗Ｒ２２である。
ツェナーダイオードＤｚと加算抵抗ネットワークを形成
する抵抗Ｒ２１と抵抗Ｒ２２である。
【００４７】ツェナーダイオードＤｚのカソードの接続
点ａには出力電流に対応する出力電流検出信号Ｖcが印
加されており、この電流検出信号Ｖcの電圧がツェナー
ダイオードＤｚのツェナー電圧を超えた場合、その超過
分の電圧が抵抗Ｒ２１と抵抗Ｒ２２で決定される比率で
分圧され、誤差増幅器Ｕ１のマイナス入力端子に印加さ
れる。これによって、直流電源回路３は自己の出力電流
を減少させる方向に動作する。
点ａには出力電流に対応する出力電流検出信号Ｖcが印
加されており、この電流検出信号Ｖcの電圧がツェナー
ダイオードＤｚのツェナー電圧を超えた場合、その超過
分の電圧が抵抗Ｒ２１と抵抗Ｒ２２で決定される比率で
分圧され、誤差増幅器Ｕ１のマイナス入力端子に印加さ
れる。これによって、直流電源回路３は自己の出力電流
を減少させる方向に動作する。
【００４８】つまり、ツェナーダイオードＤｚと加算抵
抗ネットワークを形成する抵抗Ｒ２１と抵抗Ｒ２２によ
って、出力電流がツェナーダイオードＤｚのツェナー電
圧で規定される一定の電流値を超えた場合、その一定の
電流値を超える電流変動に対して抵抗Ｒ２１と抵抗Ｒ２
２の抵抗値で決定される比率に従って出力電流を低下さ
せ、その単位電源への過度の電流供給を抑制することが
できる。
抗ネットワークを形成する抵抗Ｒ２１と抵抗Ｒ２２によ
って、出力電流がツェナーダイオードＤｚのツェナー電
圧で規定される一定の電流値を超えた場合、その一定の
電流値を超える電流変動に対して抵抗Ｒ２１と抵抗Ｒ２
２の抵抗値で決定される比率に従って出力電流を低下さ
せ、その単位電源への過度の電流供給を抑制することが
できる。
【００４９】また、ローパスフィルタ４（或は、誤差増
幅器Ｕ２）の出力Ｖｄの電圧出力範囲を０Ｖ〜１Ｖとす
ると、出力Ｖｄが０Ｖの時の誤差増幅器Ｕ１の入力電圧
（出力電圧の基準電圧である。）は、 Ｒ２３／（Ｒ２３＋Ｒ２４）×Ｖｒ１ （１） となり、出力Ｖｄが１Ｖの時の誤差増幅器Ｕ１の入力電
圧は、 Ｒ２３／（Ｒ２３＋Ｒ２４）×Ｖｒ１＋Ｒ２４／（Ｒ２３＋Ｒ２４）×Ｖ ｒ１ （２） となるため、抵抗Ｒ２３と抵抗Ｒ２４の抵抗値を適切に
選択することによって、各単位電源の出力電圧の可変幅
を自由に設定することができる。
幅器Ｕ２）の出力Ｖｄの電圧出力範囲を０Ｖ〜１Ｖとす
ると、出力Ｖｄが０Ｖの時の誤差増幅器Ｕ１の入力電圧
（出力電圧の基準電圧である。）は、 Ｒ２３／（Ｒ２３＋Ｒ２４）×Ｖｒ１ （１） となり、出力Ｖｄが１Ｖの時の誤差増幅器Ｕ１の入力電
圧は、 Ｒ２３／（Ｒ２３＋Ｒ２４）×Ｖｒ１＋Ｒ２４／（Ｒ２３＋Ｒ２４）×Ｖ ｒ１ （２） となるため、抵抗Ｒ２３と抵抗Ｒ２４の抵抗値を適切に
選択することによって、各単位電源の出力電圧の可変幅
を自由に設定することができる。
【００５０】従って、並列運転信号Ｖpがオープン状態
となった場合であってもショート状態となった場合であ
っても、各単位電源の出力電圧が抵抗Ｒ２３と抵抗Ｒ２
４で設定された出力電圧の可変幅を超えることは無く、
また、上述したツェナーダイオードＤｚと加算抵抗ネッ
トワークの効果によって、一つの単位電源への過度の電
流供給を抑制することができるため、電源システムとし
ての出力電圧の変動幅を最小限に抑えることが可能とな
る。
となった場合であってもショート状態となった場合であ
っても、各単位電源の出力電圧が抵抗Ｒ２３と抵抗Ｒ２
４で設定された出力電圧の可変幅を超えることは無く、
また、上述したツェナーダイオードＤｚと加算抵抗ネッ
トワークの効果によって、一つの単位電源への過度の電
流供給を抑制することができるため、電源システムとし
ての出力電圧の変動幅を最小限に抑えることが可能とな
る。
【００５１】また、このような構成の並列冗長電源シス
テムでは、例えば、並列動作中のいずれかの単位電源が
ショートモードで故障すると、他の正常な単位電源から
電流が流入して電源システムの出力電圧がドロップす
る、或は、並列動作中のいずれかの単位電源が休止中の
場合、休止中の単位電源の出力端子（ＯＵＴ＋，ＯＵＴ
−）には他の動作中の単位電源の出力電圧が印加される
ため、休止中の単位電源の電圧検出手段がこれを検出し
て誤差増幅器Ｕ１のマイナス入力端子に常にこの電圧に
対応する出力電圧検出信号Ｖｓが印加されているので、
例えば、休止中の単位電源を起動した時に、出力電圧が
オーバーシュート或はアンダーシュートする場合があ
る。
テムでは、例えば、並列動作中のいずれかの単位電源が
ショートモードで故障すると、他の正常な単位電源から
電流が流入して電源システムの出力電圧がドロップす
る、或は、並列動作中のいずれかの単位電源が休止中の
場合、休止中の単位電源の出力端子（ＯＵＴ＋，ＯＵＴ
−）には他の動作中の単位電源の出力電圧が印加される
ため、休止中の単位電源の電圧検出手段がこれを検出し
て誤差増幅器Ｕ１のマイナス入力端子に常にこの電圧に
対応する出力電圧検出信号Ｖｓが印加されているので、
例えば、休止中の単位電源を起動した時に、出力電圧が
オーバーシュート或はアンダーシュートする場合があ
る。
【００５２】このような現象は、例えば、並列接続され
た各単位電源の出力電圧検出回路に保護回路を付加する
ことによって回避できる。
た各単位電源の出力電圧検出回路に保護回路を付加する
ことによって回避できる。
【００５３】図８は、上記の現象を回避することが可能
な、並列冗長電源システムの単位電源に用いる出力電圧
検出回路の一例を示す構成図である。尚、同図は、図１
に説明した単位電源の出力部分を抜粋したものであり、
図１の構成と同一のものは、同一の符号を付し、説明を
省略する。
な、並列冗長電源システムの単位電源に用いる出力電圧
検出回路の一例を示す構成図である。尚、同図は、図１
に説明した単位電源の出力部分を抜粋したものであり、
図１の構成と同一のものは、同一の符号を付し、説明を
省略する。
【００５４】同図において、直流電源回路のプラス側出
力はダイオードＤ３１を介して出力端子ＯＵＴ＋に接続
され、直流電源回路のマイナス側出力は出力端子ＯＵＴ
−に接続されている。
力はダイオードＤ３１を介して出力端子ＯＵＴ＋に接続
され、直流電源回路のマイナス側出力は出力端子ＯＵＴ
−に接続されている。
【００５５】また、ダイオードＤ３１のアノードと出力
端子ＯＵＴ−間は、抵抗Ｒ３４によって接続され、ダイ
オードＤ３１のカソードと出力端子ＯＵＴ−間は、分圧
抵抗Ｒ３１、Ｒ３２、Ｒ３３によって接続されている。
端子ＯＵＴ−間は、抵抗Ｒ３４によって接続され、ダイ
オードＤ３１のカソードと出力端子ＯＵＴ−間は、分圧
抵抗Ｒ３１、Ｒ３２、Ｒ３３によって接続されている。
【００５６】また、分圧抵抗Ｒ３１とＲ３２の共通接続
点とダイオードＤ３１のアノードはダイオードＤ３２に
よって接続され、分圧抵抗Ｒ３２とＲ３３の共通接続点
の電位が出力電圧検出信号Ｖｓとして出力されている。
点とダイオードＤ３１のアノードはダイオードＤ３２に
よって接続され、分圧抵抗Ｒ３２とＲ３３の共通接続点
の電位が出力電圧検出信号Ｖｓとして出力されている。
【００５７】このような構成の出力電圧検出回路では、
例えば、単位電源がショートモードで故障した場合、ダ
イオードＤ３１が出力端子ＯＵＴ＋からの逆流電流を阻
止し、例えば、単位電源が休止中であった場合、ダイオ
ードＤ３２と抵抗Ｒ３４が出力電圧検出信号Ｖｓの信号
レベルを低下させる働きを行なうため、上記の現象を回
避することができる。
例えば、単位電源がショートモードで故障した場合、ダ
イオードＤ３１が出力端子ＯＵＴ＋からの逆流電流を阻
止し、例えば、単位電源が休止中であった場合、ダイオ
ードＤ３２と抵抗Ｒ３４が出力電圧検出信号Ｖｓの信号
レベルを低下させる働きを行なうため、上記の現象を回
避することができる。
【００５８】なお、以上の説明は、本発明の説明および
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明は、上記実施例に限定されること
なく、その本質から逸脱しない範囲で更に多くの変更、
変形をも含むものである。
【００５９】例えば、上述したツェナーダイオードＤｚ
は、図４の点線部６０に示した回路を用いて実現するこ
とが可能である。点線部６０の回路では、誤差増幅器Ｕ
３のプラス入力端子が抵抗Ｒ６１を介して接続点ａに接
続され、マイナス入力端子が基準電圧Ｖｒ３に接続され
ている。また、誤差増幅器Ｕ３の出力は抵抗Ｒ２２に接
続されると共に、帰還抵抗Ｒ６２とコンデンサＣ２を介
してプラス入力端子に接続されている。
は、図４の点線部６０に示した回路を用いて実現するこ
とが可能である。点線部６０の回路では、誤差増幅器Ｕ
３のプラス入力端子が抵抗Ｒ６１を介して接続点ａに接
続され、マイナス入力端子が基準電圧Ｖｒ３に接続され
ている。また、誤差増幅器Ｕ３の出力は抵抗Ｒ２２に接
続されると共に、帰還抵抗Ｒ６２とコンデンサＣ２を介
してプラス入力端子に接続されている。
【００６０】ツェナーダイオードＤｚの代わりに点線部
６０のような回路を用いることによって、上述したツェ
ナーダイオードＤｚのツェナー電圧で規定される一定の
電流値に対応する電圧を正確に設定することが可能であ
る。この回路では、ツェナーダイオードＤｚのツェナー
電圧に対応する電圧を基準電圧Ｖｒ３に設定する。
６０のような回路を用いることによって、上述したツェ
ナーダイオードＤｚのツェナー電圧で規定される一定の
電流値に対応する電圧を正確に設定することが可能であ
る。この回路では、ツェナーダイオードＤｚのツェナー
電圧に対応する電圧を基準電圧Ｖｒ３に設定する。
【００６１】
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。請求項１、２、
３、７に記載の発明では、本発明に係わる電源システム
は、負荷の急峻な変動に対して出力電圧の変動を最小限
に抑えることができるため、一単位電源の故障あるいは
活線挿抜による出力電圧の変動を抑え、冗長電源の共通
部である並列運転制御信号のオープン／ショート故障に
対しても出力電圧変動を一定の変動幅に抑えることが可
能となる。
本発明によれば次のような効果がある。請求項１、２、
３、７に記載の発明では、本発明に係わる電源システム
は、負荷の急峻な変動に対して出力電圧の変動を最小限
に抑えることができるため、一単位電源の故障あるいは
活線挿抜による出力電圧の変動を抑え、冗長電源の共通
部である並列運転制御信号のオープン／ショート故障に
対しても出力電圧変動を一定の変動幅に抑えることが可
能となる。
【００６２】請求項４に記載の発明では、請求項１に記
載された発明に用いる理想ダイオード回路を簡単な回路
構成で実現することが可能である。
載された発明に用いる理想ダイオード回路を簡単な回路
構成で実現することが可能である。
【００６３】請求項５と６に記載の発明では、請求項１
に記載された発明に用いるローパスフィルタを簡単な回
路構成で実現することが可能である。
に記載された発明に用いるローパスフィルタを簡単な回
路構成で実現することが可能である。
【００６４】請求項８に記載の発明では、単位電源がシ
ョートモードで故障した場合、或は休止中の単位電源を
起動した場合の電圧変動を防止することが可能な並列冗
長電源に用いる出力電圧検出回路を実現することが可能
である。
ョートモードで故障した場合、或は休止中の単位電源を
起動した場合の電圧変動を防止することが可能な並列冗
長電源に用いる出力電圧検出回路を実現することが可能
である。
【図１】本発明に係る単位電源の一実施例を示す構成図
である。
である。
【図２】本発明に係る理想ダイオード回路を説明する図
である。
である。
【図３】本発明に係る理想ダイオード回路の回路図であ
る。
る。
【図４】本発明に係るツェナーダイオード回路の回路図
である。
である。
【図５】従来の単位電源の一例を示す構成図である。
【図６】従来の電源システムの構成を示す構成図であ
る。
る。
【図７】本発明に係るローパスフィルタの一実施例を示
す回路図である。
す回路図である。
【図８】本発明に係る出力電圧検出手段の一実施例を示
す回路図である。
す回路図である。
１ 電流検出手段 ２ 出力電圧検出手段 ３ 直流電源回路 ３ａ パルス幅変調回路 ３ｂ スイッチング電源 ４ ローパスフィルタ Ｕ１，Ｕ２，Ｕ３，Ｕ４ 誤差増幅器 Ｃ１、Ｃ２、Ｃ３ コンデンサ Ｒ１１〜Ｒ１８、Ｒ２１〜Ｒ２８、Ｒ３１〜Ｒ３４ 抵
抗 Ｄ１ 理想ダイオード回路 Ｄｚ ツェナーダイオード Ｄ ダイオード
抗 Ｄ１ 理想ダイオード回路 Ｄｚ ツェナーダイオード Ｄ ダイオード
Claims (8)
- 【請求項１】複数個の単位電源を並列接続することによ
って外部の負荷に直流電力を供給する並列冗長電源シス
テムにおいて、 前記単位電源は，自己の出力電流に対応する信号を得る
電流検出手段と、 前記自己の出力電流に対応する信号をアノードに接続
し、前記並列接続された単位電源の最大出力電流に対応
する信号をカソードに接続する理想ダイオードと、 前記理想ダイオードのアノード電位とカソード電位の誤
差信号を出力する誤差増幅器と、 前記誤差信号がゼロになる方向に自己の出力電圧を加減
する出力電圧調整手段を備えたことを特徴とする並列冗
長電源システム。 - 【請求項２】複数個の単位電源を並列接続することによ
って外部の負荷に直流電力を供給する並列冗長電源シス
テムにおいて、 前記単位電源は，自己の出力電流に対応する出力電流検
出信号（Ｖｃ）を出力する出力電流検出手段（１）と、 自己の出力電圧に対応する出力電圧検出信号（Ｖｓ）を
出力する出力電圧検出手段（２）と、 前記出力電流検出信号（Ｖｃ）をアノードに接続しカソ
ードに並列運転制御信号端子（ＣＴ）を接続された理想
ダイオード回路（Ｄ１）と、 前記理想ダイオード回路（Ｄ１）のカソードに印加され
た信号と前記出力電流検出信号（Ｖｃ）の比較信号を出
力する誤差増幅器（Ｕ２）と、 前記誤差増幅器（Ｕ２）の出力に接続されたローパスフ
ィルタ（４）と、 前記ローパスフィルタ（４）の出力と基準電圧（Ｖｒ
１）を加算し、この加算信号と前記出力電圧検出信号
（Ｖｓ）の比較信号を出力する誤差増幅器（Ｕ１）と、 前記誤差増幅器（Ｕ１）の比較信号に従って出力電圧を
制御する直流電源回路（３）を備えたことを特徴とする
並列冗長電源システム。 - 【請求項３】前記並列冗長電源システムは、複数個の前
記単位電源の出力端子（ＯＵＴ＋、ＯＵＴ−）と並列運
転制御信号端子（ＣＴ）をそれぞれ並列接続して構成さ
れたことを特徴とする請求項２に記載の並列冗長電源シ
ステム。 - 【請求項４】前記理想ダイオード回路（Ｄ１）は、入力
端子（４１）をプラス入力端子に接続された誤差増幅器
（Ｕ４）と、前記誤差増幅器（Ｕ４）の出力にアノード
を接続され、カソードを前記誤差増幅器（Ｕ４）のマイ
ナス入力端子と出力端子（４３）に接続されたダイオー
ドによって構成されたことを特徴とする請求項２に記載
の並列冗長電源システム。 - 【請求項５】前記ローパスフィルタ（４）は、前記誤差
増幅器（Ｕ２）の出力をコンデンサ（Ｃ１）によって負
帰還接続することによって実現されたことを特徴とする
請求項２に記載の並列冗長電源システム。 - 【請求項６】前記ローパスフィルタ（４）は、前記誤差
増幅器（Ｕ１）のプラス入力端子をコンデンサ（Ｃ３）
によって共通電位に接続することによって実現されたこ
とを特徴とする請求項２に記載の並列冗長電源システ
ム。 - 【請求項７】前記誤差増幅器（Ｕ１）のマイナス入力端
子と前記理想ダイオード回路（Ｄ１）のアノードは、ツ
ェナーダイオード（Ｄｚ）によって接続されたことを特
徴とする請求項２に記載の並列冗長電源システム。 - 【請求項８】並列冗長電源システムを構成する単位電源
の出力電圧を検出する出力電圧検出回路において、 前記単位電源の出力電流経路に順方向に挿入されたダイ
オード（Ｄ３１）と、 前記ダイオード（Ｄ３１）のアノードと前記単位電源の
出力端子（ＯＵＴ−）間を接続する抵抗（Ｒ３４）と、 前記ダイオード（Ｄ３１）のカソードと前記単位電源の
出力端子（ＯＵＴ−）間の電圧を分圧する分圧抵抗（Ｒ
３１、Ｒ３２、Ｒ３３）と、 前記分圧抵抗（Ｒ３１、Ｒ３２、Ｒ３３）によって分圧
された電圧をアノードに接続し、カソードを前記ダイオ
ード（Ｄ３１）のアノードに接続するダイオード（Ｄ３
２）によって構成されたことを特徴とする出力電圧検出
回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000113195A JP2001103732A (ja) | 1999-07-28 | 2000-04-14 | 並列冗長電源システム及びこれに用いる出力電圧検出回路 |
| US09/607,263 US6229291B1 (en) | 1999-07-28 | 2000-06-30 | Current sharing control system of power supply and output voltage sensing circuit |
| CN00121969A CN1291736A (zh) | 1999-07-28 | 2000-07-27 | 电源分流控制系统和输出电压传感电路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21403799 | 1999-07-28 | ||
| JP11-214037 | 1999-07-28 | ||
| JP2000113195A JP2001103732A (ja) | 1999-07-28 | 2000-04-14 | 並列冗長電源システム及びこれに用いる出力電圧検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001103732A true JP2001103732A (ja) | 2001-04-13 |
Family
ID=26520114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000113195A Pending JP2001103732A (ja) | 1999-07-28 | 2000-04-14 | 並列冗長電源システム及びこれに用いる出力電圧検出回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6229291B1 (ja) |
| JP (1) | JP2001103732A (ja) |
| CN (1) | CN1291736A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007198943A (ja) * | 2006-01-27 | 2007-08-09 | Mitsubishi Electric Corp | 赤外線センサ |
| CN100463347C (zh) * | 2003-07-22 | 2009-02-18 | 夏普株式会社 | 直流稳压电源装置 |
| JP2009055695A (ja) * | 2007-08-27 | 2009-03-12 | Fuji Electric Device Technology Co Ltd | スイッチング電源 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10125334A1 (de) * | 2001-05-23 | 2002-12-05 | Infineon Technologies Ag | Gleichspannungswandler mit Schaltregler |
| US6525613B2 (en) * | 2001-05-25 | 2003-02-25 | Infineon Technologies Ag | Efficient current feedback buffer |
| US6686726B1 (en) * | 2002-08-08 | 2004-02-03 | Innoveta Technologies, Inc. | Tracking or independent output voltage adjustment for multiple output supplies |
| FR2872645B1 (fr) * | 2004-07-02 | 2006-09-22 | Atmel Corp | Dispositif de conversion de puissance avec detecteur efficace de courant de sortie |
| US7432695B2 (en) * | 2005-04-18 | 2008-10-07 | Linear Technology Corporation | Adaptive power control for hysteretic regulators |
| US7394633B2 (en) * | 2005-05-09 | 2008-07-01 | Delta Electronics, Inc. | Reverse current protection circuit for switching power supply |
| US7342386B2 (en) * | 2006-05-10 | 2008-03-11 | Astec International Limited | Multiphase power converter having balanced currents |
| WO2009007459A2 (en) * | 2007-07-11 | 2009-01-15 | Cherokee Europe S.C.A. | Method for power supply control |
| US8106643B2 (en) * | 2010-03-19 | 2012-01-31 | Fsp Technology Inc. | Power supply apparatus |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5113432B1 (ja) * | 1970-02-09 | 1976-04-28 | ||
| US5939991A (en) * | 1996-10-22 | 1999-08-17 | Eaton Corporation | Circuit breaker with current level indicator |
| US5862044A (en) * | 1996-12-02 | 1999-01-19 | Yokogawa Electric Corporation | Switching power supply unit |
-
2000
- 2000-04-14 JP JP2000113195A patent/JP2001103732A/ja active Pending
- 2000-06-30 US US09/607,263 patent/US6229291B1/en not_active Expired - Fee Related
- 2000-07-27 CN CN00121969A patent/CN1291736A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100463347C (zh) * | 2003-07-22 | 2009-02-18 | 夏普株式会社 | 直流稳压电源装置 |
| JP2007198943A (ja) * | 2006-01-27 | 2007-08-09 | Mitsubishi Electric Corp | 赤外線センサ |
| JP4530997B2 (ja) * | 2006-01-27 | 2010-08-25 | 三菱電機株式会社 | 赤外線センサ |
| JP2009055695A (ja) * | 2007-08-27 | 2009-03-12 | Fuji Electric Device Technology Co Ltd | スイッチング電源 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6229291B1 (en) | 2001-05-08 |
| CN1291736A (zh) | 2001-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4877972A (en) | Fault tolerant modular power supply system | |
| AU607009B2 (en) | Parallel power systems | |
| US6885236B2 (en) | Reference ladder having improved feedback stability | |
| EP1705787B1 (en) | Current balancing circuit | |
| JP2001103732A (ja) | 並列冗長電源システム及びこれに用いる出力電圧検出回路 | |
| JP3317766B2 (ja) | 電源システム | |
| US6958552B2 (en) | Failsafe power oring with current sharing | |
| CN111864722A (zh) | 均流控制电路、电源系统及均流控制方法 | |
| JP2007328680A (ja) | 電源回路 | |
| JPH03256532A (ja) | パワーコンバータ装置 | |
| CN209963757U (zh) | 均流控制电路和电源系统 | |
| JPH05108173A (ja) | 降圧型電圧調整器 | |
| US6157555A (en) | Current limiter responsive to changing parallel power supply capacity | |
| US7652606B2 (en) | D/A converter | |
| JP3807841B2 (ja) | モータ駆動回路用可変負荷インダクタンス補償装置及び方法 | |
| US20020140402A1 (en) | Voltage detecting circuit | |
| US20020041200A1 (en) | Correction system of resistance inaccuracy in an integrated circuit process | |
| US8963370B2 (en) | Load sharing apparatus | |
| US20030098680A1 (en) | Power supply device and electric appliance employing the same | |
| JP6711730B2 (ja) | 電源装置 | |
| JP7133463B2 (ja) | 電圧変換装置 | |
| CN110401338B (zh) | 多路pfc电路及空调器 | |
| KR102541068B1 (ko) | 차량용 배터리 이퀄라이저의 페일세이프 장치 및 그 제어 방법 | |
| WO2020183820A1 (ja) | システムスイッチング電源装置 | |
| US6661118B2 (en) | Differential voltage limiter |