JP2001103054A - 帯域管理装置 - Google Patents

Abstract

(57)【要約】 【課題】 各方路に要求される最低の帯域を保証しつ
つ、帯域に空が生じた場合には、これを有効に他の方路
に割り当てるとともに、回線速度が高速化したことによ
り帯域管理処理量が増加した場合にも、必要とする処理
に応じた分散制御を可能とし、要求に合わせた方路数の
増設が容易に行えるようにする。 【解決手段】 読み出しが許可されるまでセルを蓄積す
る第１のセルバッファと、セル周期毎に第１のセルバッ
ファにセルの読み出し許可を与える優先順位付与手段
と、他処理ブロックからのセルを蓄積する第２のセルバ
ッファと、第１のセルバッファと第２のセルバッファの
セルの読み出しが競合した場合の調整を行う制御手段と
を有する処理ブロックを帯域管理装置に設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一つの回線内に複
数のチャンネルが帯域を共有する場合に競合による帯域
管理を分散処理により行う帯域管理装置に関し、特に、
ＡＴＭ回線の帯域管理に適用して好適なものである。

【０００２】

【従来の技術】従来、一つの回線内に複数のチャンネル
が帯域を共有する場合の帯域管理の方法は、一回線内の
各チャンネルの帯域を固定的に割り当るテーブルを用い
ることで行われていた。このテーブルは、１セル時間に
１回進み、そのセル時間にどのバッファからセルの読み
出しを行うかが書き込まれている。テーブルにより指示
されたバッファ内にセルが蓄積されていない場合には、
そのセル時間に他のチャンネルにセルが蓄積されていた
としてもセルが出力されることはない。つまり、上記方
法ではあるチャンネルに固定的にしか帯域を割り当てる
ことができない。従って、回線全体としては空帯域が有
るにも関わらず各チャンネルは固定的に割り当てられた
帯域分の情報しか転送できない。この空帯域を有効に利
用するためには、回線内の各チャンネルが一度割り当て
られた帯域を越え情報転送出来る仕組みが必要となる。
この問題を解決する手段としては、特開平９−１３０９
６１号公報に開示されたものがある。この文献に記載の
装置は、各チャネルが自らデータを転送する最低限の帯
域を確保しつつ、回線に空帯域がある場合には必要に応
じてその空帯域を利用してデータ転送をできるようにす
る。

【０００３】また、従来の一つの回線内に複数のチャン
ネルが帯域を共有する場合の帯域管理の方法は、一つの
ＬＳＩ内に複数のチャネルの全ての帯域を管理する制御
部、バッファ部、帯域管理テーブル等を全てを含み集中
管理するものであった。

【０００４】

【発明が解決しようとする課題】しかし、以上述べた方
法では、現在のように回線速度が高速化している状況で
は、一つのＬＳＩでの帯域管理のための処理能力に限界
が生じ、一つのＬＳＩに収容される１回線内のチャンネ
ル数にも限界が生じてくる。従って、一つのＬＳＩで複
数のチャネルの全ての帯域を管理する方法では、要求さ
れる回線速度に適用することも不可能になってきてい
る。一般に、一つのＬＳＩでの処理能力に限界が生じて
きた場合には、処理を複数のＬＳＩに分割することで処
理量の分散化を図り、一つのＬＳＩの処理能力に収まる
ように設計してきた。しかし、帯域管理については、帯
域を管理する制御部、帯域管理テーブルを分散処理させ
ることは難しく、複数個のＬＳＩで帯域管理を実現する
ためには、送出リクエスト、送出許可信号等のやり取り
が複雑に関係し合う構成になると考えられる。この様な
信号のやり取りは、高速な回線速度での帯域管理を実現
する上で大きな障害となる。

【０００５】本発明は、以上の課題を考慮してなされた
もので、回線速度の高速化により帯域管理のための処理
量が増加した場合でも、必要とする処理に応じて分散制
御を可能とする帯域制御装置を提供しようとするもので
ある。

【０００６】

【課題を解決するための手段】かかる課題を解決するた
め、本発明は、回線帯域を分割し、各分割帯域毎に処理
ブロックを有する帯域管理装置において、以下の手段を
設けるようにする。すなわち、処理ブロックに、読み出
しが許可されるまでセルを蓄積する第１のセルバッファ
と、セル周期毎に第１のセルバッファにセルの読み出し
許可を与える優先順位付与手段と、他処理ブロックから
のセルを蓄積する第２のセルバッファと、第１のセルバ
ッファと第２のセルバッファのセルの読み出しが競合し
た場合の調整を行う制御手段とを設けるようにする。

【０００７】

【発明の実施の形態】（１）実施形態 以下、本発明による帯域制御装置の実施形態を図面を参
照しながら詳述する。 （１−１）実施形態の構成 図１は、各方路に設けられ、アドレスフィルタ１０１セ
ルバッファ１０２、バッファ制御部１０３、制御部１０
４、帯域テーブル１０５、テーブルカウンタ１０６、セ
ルバッファ１０７、及びセレクタ１０８からなる基本ブ
ロック１１〜１ｎを多段接続した帯域制御装置の構成を
示すブロック図である。

【０００８】アドレスフィルタ１０１は、セルのヘッダ
等から自方路宛のセルを選別する。セルバッファ１０２
は、セル読み出し制御付きのＦｉＦｏ（Ｆｉｒｓｔ ｉ
ｎＦｉｒｓｔ ｏｕｔ）型メモリから成り、アドレスフ
ィルタ１０１により選別された自方路宛のセルを蓄積
し、また、セル蓄積数をカウントするセル蓄積数管理部
を有する。バッファ制御部１０３は、帯域テーブル１０
５から帯域テーブル１０５がアクティブ（セル送出許可
能）状態を示しているときにセル送出信号を受信した場
合、制御部１０４から送出停止信号を受信していない場
合はそのままセルバッファ１０２に送出要求信号を送出
し、制御部１０４から送出停止信号を受信している場合
はセルバッファ１０２に送出要求信号を送出しない。制
御部１０４は、セルバッファ１０２およびセルバッファ
１０７の送出リクエストが同時に発生した場合の調停を
行う。この場合、セルバッファ１０７の送出リクエスト
を優先した制御を行い、セルバッファ１０２に送出停止
信号を送出する。帯域テーブル１０５は、最大Ｎアドレ
スから成り、テーブルカウンタ１０６によって制御さ
れ、１セル周期に１アドレス進み、制御部１０４からセ
ルバッファ１０２に送出停止信号が送出されている場合
はアドレスは進まない。そして、最大Ｎアドレスに達し
た場合は、最初のアドレスに戻り、これを１セル周期毎
に繰り返す。また、各アドレスには、そのセル周期にセ
ルの送出を指示する場合にはアクティブと書き込まれて
いる。アクティブか非アクティブかは、１ビットの信号
で表すことができる。例えば、回線の帯域が１５０Ｍｂ
ｐｓで、この方路に１／３の５０Ｍｂｐｓの帯域を設定
したい場合は、帯域テーブル１０５の最大アドレス数を
３アドレスに設定し、この３アドレスの内１アドレスの
みにアクティブと書き込む。このように帯域は、（アク
ティブである旨が書き込まれているアドレス数）／（全
アドレス数）、によって制御することが可能である。

【０００９】入力信号は、入力１００から入力され、２
分岐されて１方は他ブロック出力１０９より他ブロック
へ出力され、もう１方はアドレスフィルタ１０１に入力
される。アドレスフィルタ１０１により選択された自方
路宛のセルは、セルバッファ１０２に出力される。セル
バッファ１０２は、アドレスフィルタ１０１により選択
されたセル及びバッファ制御部１０３からの送出要求信
号を入力し、送出要求信号に従ってセレクタ１０８にセ
ルを送出する。バッファ制御部１０３は、帯域テーブル
１０５から送出要求信号及び制御部１０４からの送出停
止信号を受信し、送出停止信号の状態に応じて送出要求
信号をセルバッファ１０２に送出する。制御部１０４
は、帯域テーブル１０５からの送出要求信号及びセルバ
ッファ１０７からの送出要求信号を受信し、バッファ制
御部１０３にセル送出停止信号を、テーブルカウンタ１
０６にカウント停止信号を、それぞれ送出する。帯域テ
ーブル１０５は、テーブルカウンタ１０６からアドレス
を指定するためのカウンタ値を入力し、バッファ制御部
１０３及び制御部１０４に送出要求信号を送出する。テ
ーブルカウンタ１０６は、制御部１０４からカウント停
止信号を入力し、帯域テーブル１０５にカウント値を送
出する。セルバッファ１０７は、他ブロック入力１１０
より他ブロックからのセルを受信し、制御部１０４に送
出要求信号を、多重部１０８にセルを、それぞれ送出す
る。セレクタ１０８は、セルバッファ１０２及びセルバ
ッファ１０７からのセルを受信し、出力１１１に選択し
たセルを送出する。

【００１０】（１−２）実施形態の動作 次に、実施形態の動作を説明する。最初の状態を図２と
して、以下、全てのセルの送出が完了するまでの動作を
図３〜図２１を用いて説明をする。動作の説明のため、
基本ブロックは３段接続されているものとし、基本ブロ
ック中のセルバッファ１０２、帯域テーブル１０５、セ
ルバッファ１０７、及びセレクタ１０８以外の機能ブロ
ックは省略する。初期状態としては、図２に示すように
各バッファ内にセルが蓄積され、各テーブルには、それ
ぞれアクティブである旨が書き込まれている。実際に
は、図２、図３、・・・図２１と動作が繰り返される間
にも、セルの入力があり、各ブロックのバッファに蓄積
されていくが、説明の便宜上、本実施形態では動作の間
はセルの入力は無かったものとする。このようにして
も、動作の説明と実際の動作には差異は生じない。

【００１１】図中のａ〜ｒはバッファに蓄積されている
セルを表し、＊印は、セルバッファ１０２の読み出しを
指示するリードポインタを示している。また、リードポ
インタが図中の最上位のアドレスに来たときにセルバッ
ファ１０２からセルの読み出しを許可するものとし、読
み出し許可が有っても他のブロックから送られてきたセ
ルがセルバッファ１０７に蓄積されている場合には、セ
ルバッファ１０７に蓄積されたセルの読み出しが優先さ
れる。このとき、リードポインタは最上位のアドレスで
セルバッファ１０２のセルが読み出されるまで停止して
いる。

【００１２】図２では、基本ブロック３個の中で、一番
上のブロックのリードポインタが、セルバッファ１０２
の読み出し指示をしているので、セルバッファ１０２か
ら蓄積されているセルｍを読み出し出力する。

【００１３】図３では、３個の基本ブロックのリードポ
インタが１つづつ更新されている。このとき、３個の基
本ブロック中、最下位の基本ブロックのリードポインタ
が読み出しを指示しているので、セルバッファ１０２か
らセルａを読み出し、次に接続されている基本ブロック
のセルバッファ１０７にセルａが送出される。

【００１４】図４では、リードポインタが更新され、中
位の基本ブロックのセルバッファ１０７に蓄積されてい
たセルａが、最上位のブロックのセルバッファ１０７に
送出される。中位の基本ブロックでは、リードポインタ
はセルバッファ１０２内のセルの読み出しを指示してい
るが、セルバッファ１０７にセルが蓄積されているた
め、セルバッファ１０７に蓄積されているセルが優先し
て読み出される。これは、セルバッファ１０７にセルが
蓄積されている場合、リードポインタの位置には関係な
く、その基本ブロックのセルバッファ１０７に蓄積され
ているセルが読み出されるためである。

【００１５】図５では、リードポインタの位置が最上位
と最下位の基本ブロックでは更新されているが、中位の
基本ブロックでは、図４の状態で、セルバッファ１０７
のセルを出力しているため、セルバッファ１０２の読み
出し指示があったにもかかわらず読み出せなかったの
で、リードポインタは停止している。

【００１６】図６では、最上位の基本ブロックのセルバ
ッファ１０７にセルが蓄積されているため、リードポイ
ンタの更新が停止されている。

【００１７】以下同様に図７〜図２１において、セルバ
ッファ１０７のセルの蓄積状態と帯域テーブル１０５の
リードポインタの状態とにより基本ブロックからセルが
送出されていく。

【００１８】以上説明した動作の結果、出力セルは図２
２のように、最初の数回読み出し動作により内部の自律
調整機構が働き、セルの送出が途絶えない定常状態にな
ると、出力セルは与えられた帯域を満足するような順番
で規則正しく出力されるようになる。本実施形態では、
各基本ブロックが１／３の帯域を与えるため、出力セル
は３回に１回の割合で各ブロックから順番に出力される
こととなる。

【００１９】（１−３）実施形態の効果 以上のように、本実施形態の帯域管理装置によれば、回
線速度が高速化したことにより帯域管理処理量が増加し
た場合にも、必要とする処理に応じて分散制御が可能で
あり、要求に合わせた方路数の増設が容易に行える。

【００２０】また、複数方路を収容する場合は、方路毎
に帯域テーブル１０５を設けて１セル時間毎に読み出し
許可を更新し、セルバッファ１０７からセルを送出して
いる間は、帯域テーブル１０５のアドレスを進めないこ
ととしたので、回線全体の使用状況に応じて回線帯域の
有効利用が可能となる。

【００２１】さらに、他ブロック出力１０９と他ブロッ
ク入力１１０を備えたことによって、複数個のＬＳＩに
て構成する場合にも、高速信号をＬＳＩ間で１対１に接
続することが可能となり、基板内で高速信号の分岐の問
題が解消される。

【００２２】（２）他の実施形態 なお、上述の実施形態においては、基本ブロックを３段
接続としたが、回線速度に応じて、基本ブロックを必要
数接続すればよい。ＬＳＩ化等の場合では、この基本ブ
ロックを何回路でも実現可能な数を集積すれば良く、よ
り以上の方路が必要な場合は、そのＬＳＩ間を他ブロッ
ク出力１０９、他ブロック入力１１０に必要数接続して
行けばよい。基本ブロックは、必要方路数に合わせいく
つでも多段接続することが可能である。セルバッファ
長、帯域テーブル長に関しても、実使用に合わせて長さ
を変更することが可能である。各チャンネルの帯域分割
に関しても、本説明で使った１／３に限る必要はなく、
各基本ブロック（方路数）に必要に応じてＸ／Ｙ（ Ｘ
及びＹは任意の数）に分割することが可能である。つま
り、各基本ブロックの合計の帯域が、１以下になればい
くつでも分割可能である。帯域テーブル１０５のリード
ポインタの開始位置も上記実施形態に限るものではな
く、どのアドレスから読み出しを開始しても、自立的に
最も適切なセルの読み出しが可能である。

【００２３】

【発明の効果】上述のように、本発明において、処理ブ
ロックに、読み出しが許可されるまでセルを蓄積する第
１のセルバッファと、セル周期毎に第１のセルバッファ
にセルの読み出し許可を与える優先順位付与手段と、他
処理ブロックからのセルを蓄積する第２のセルバッファ
と、第１のセルバッファと第２のセルバッファのセルの
読み出しが競合した場合の調整を行う制御手段とを、帯
域管理装置に設けたことにより、各方路に要求される最
低の帯域を保証しつつ、帯域に空が生じた場合には、こ
れを有効に他の方路に割り当てるとともに、回線速度が
高速化したことにより帯域管理処理量が増加した場合に
も、必要とする処理に応じた分散制御を可能とし、要求
に合わせた方路数の増設が容易に行える。

【図面の簡単な説明】

【図１】実施形態の帯域管理装置の構成を示すブロック
図である。

【図２】帯域管理動作の初期状態を示すブロック図であ
る。

【図３】図２の状態から１セル送出時間経過後の状態を
示すブロック図である。

【図４】図３の状態から１セル送出時間経過後の状態を
示すブロック図である。

【図５】図４の状態から１セル送出時間経過後の状態を
示すブロック図である。

【図６】図５の状態から１セル送出時間経過後の状態を
示すブロック図である。

【図７】図６の状態から１セル送出時間経過後の状態を
示すブロック図である。

【図８】図７の状態から１セル送出時間経過後の状態を
示すブロック図である。

【図９】図８の状態から１セル送出時間経過後の状態を
示すブロック図である。

【図１０】図９の状態から１セル送出時間経過後の状態
を示すブロック図である。

【図１１】図１０の状態から１セル送出時間経過後の状
態を示すブロック図である。

【図１２】図１１の状態から１セル送出時間経過後の状
態を示すブロック図である。

【図１３】図１２の状態から１セル送出時間経過後の状
態を示すブロック図である。

【図１４】図１３の状態から１セル送出時間経過後の状
態を示すブロック図である。

【図１５】図１４の状態から１セル送出時間経過後の状
態を示すブロック図である。

【図１６】図１５の状態から１セル送出時間経過後の状
態を示すブロック図である。

【図１７】図１６の状態から１セル送出時間経過後の状
態を示すブロック図である。

【図１８】図１７の状態から１セル送出時間経過後の状
態を示すブロック図である。

【図１９】図１８の状態から１セル送出時間経過後の状
態を示すブロック図である。

【図２０】図１９の状態から１セル送出時間経過後の状
態を示すブロック図である。

【図２１】図２０の状態から１セル送出時間経過後の状
態を示すブロック図である。

【図２２】実施形態の帯域管理装置から出力されるセル
の順序を示す図である。

【符号の説明】

１…帯域管理装置、１１〜１Ｎ…基本ブロック、１００
…入力、１０１…アドレスフィルタ、１０２…セルバッ
ファ、１０３…バッファ制御部、１０４…制御部、１０
５…帯域テーブル、１０６…テーブルカウンタ、１０７
…セルバッファ、１０８…セレクタ、１０９…他ブロッ
ク出力、１１０…他ブロック入力、１１１…出力。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 回線帯域を分割し、各分割帯域毎に処理
   ブロックを有する帯域管理装置において、 前記処理ブロックは、 読み出しが許可されるまでセルを蓄積する第１のセルバ
   ッファと、 セル周期毎に前記第１のセルバッファにセルの読み出し
   許可を与える優先順位付与手段と、 他処理ブロックからのセルを蓄積する第２のセルバッフ
   ァと、 前記第１のセルバッファと前記第２のセルバッファのセ
   ルの読み出しが競合した場合の調整を行う制御手段とを
   有することを特徴とする帯域管理装置。
2. 【請求項２】 前記優先順位付与手段は、回線帯域の分
   割数に応じてテーブル長を定めることを特徴とする請求
   項１に記載の帯域管理装置。
3. 【請求項３】 前記制御手段は、前記第１のセルバッフ
   ァと前記第２のセルバッファのセルの読み出しが競合し
   た場合に、前記第２のセルバッファからのセルの読み出
   しを優先することを特徴とする請求項１に記載の帯域管
   理装置。
4. 【請求項４】 前記処理ブロックは入力セルの内、自処
   理ブロック宛のセルを取り込むとともに、前記入力セル
   を他処理ブロックに出力することを特徴とする請求項１
   に記載の帯域管理装置。