JP2001101968A - Silicon lens - Google Patents

Silicon lens

Info

Publication number
JP2001101968A
JP2001101968A JP27995199A JP27995199A JP2001101968A JP 2001101968 A JP2001101968 A JP 2001101968A JP 27995199 A JP27995199 A JP 27995199A JP 27995199 A JP27995199 A JP 27995199A JP 2001101968 A JP2001101968 A JP 2001101968A
Authority
JP
Japan
Prior art keywords
silicon
opening
silicon electrode
electrode
thermal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27995199A
Other languages
Japanese (ja)
Other versions
JP3511233B2 (en
Inventor
Yasuhiro Endo
康浩 遠藤
Ichiro Honjo
一郎 本荘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27995199A priority Critical patent/JP3511233B2/en
Publication of JP2001101968A publication Critical patent/JP2001101968A/en
Application granted granted Critical
Publication of JP3511233B2 publication Critical patent/JP3511233B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a silicon lens which can improve the positioning precision of silicon electrodes and reduce an electronic beam aberration. SOLUTION: A silicon electrode of a diaphragm structure 1, 5 consists of a thinner film 3, 7 formed around a thicker film forming a square shaped opening produced according to crystal direction. The thinner films 3, 7 have a circular opening 2, 6. The silicon electrodes 1 and 5 are assembled with their crystal faces 111} contacting each other through an insulation film 9.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はシリコンレンズに関
するものであり、特に、微小冷陰極(エミッタ)やその
他の陰極をマイクロ電子銃として用いた微小電子光学系
を構成する静電レンズを小型化するための組合せ構造に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon lens, and more particularly, to miniaturizing an electrostatic lens constituting a micro electron optical system using a micro cold cathode (emitter) or another cathode as a micro electron gun. For the combination structure for.

【0002】[0002]

【従来の技術】半導体プロセスによって作製した微小冷
陰極を電子源として用いるマイクロ電子銃において、エ
ミッタから放出された電子を加減速したり、或いは、電
子の切り出しを行う小型のアパーチャ形状の電極や、小
型電子ビーム光学系を構成するレンズ電極は、半導体プ
ロセスやマイクロマシニングプロセスを用いて作製され
ている。
2. Description of the Related Art In a micro electron gun using a micro cold cathode produced by a semiconductor process as an electron source, a small aperture-shaped electrode for accelerating or decelerating electrons emitted from an emitter or cutting out electrons, The lens electrode constituting the small electron beam optical system is manufactured using a semiconductor process or a micromachining process.

【0003】半導体の微細加工技術を用いてこれらの電
極部品を作製した場合には、電極の厚さは高々数十μm
とすることしかできず、単体備品として扱うことが困難
になる。一方、機械加工技術を用いた場合には、大きく
なりすぎて1mm以下の厚さを電極を加工、組み立てる
ことが困難である。
When these electrode parts are manufactured by using a semiconductor fine processing technique, the thickness of the electrodes is at most several tens μm.
And it is difficult to handle as a single item. On the other hand, when the machining technique is used, it becomes too large, and it is difficult to process and assemble an electrode having a thickness of 1 mm or less.

【0004】これらの問題を解決することのできる手段
の一つとして、シリコンの結晶方位を利用した異方性ウ
ェット・エッチング或いは異方性ドライ・エッチングを
利用してシリコン電極を作製する方法が提案されている
ので、図18参照して説明する。
As one of means for solving these problems, there has been proposed a method of forming a silicon electrode by using anisotropic wet etching or anisotropic dry etching utilizing the crystal orientation of silicon. Therefore, a description will be given with reference to FIG.

【0005】図18(a)乃至図(c)参照 図18(a)はシリコン電極の上面図であり、図18
(b)は図18(a)のA−A′を結ぶ一点鎖線に沿っ
た断面図であり、また、図18(c)は下面図である。
まず、シリコン基板の一方の面に異方性ドライ・エッチ
ングを施すことによって中央に微小な円形開口部を形成
したのち、反対側の面から結晶方位を利用したウェット
・エッチングを施すことによって、{111}面が側面
となる四角形開口部112を円形開口部の底面に達する
まで形成して、円形開口部を円形貫通開口部111とす
ることによって第1のシリコン電極110が形成され
る。
FIG. 18 (a) to FIG. 18 (c) FIG. 18 (a) is a top view of a silicon electrode, and FIG.
FIG. 18B is a sectional view taken along a dashed line connecting AA ′ in FIG. 18A, and FIG. 18C is a bottom view.
First, a minute circular opening is formed at the center by performing anisotropic dry etching on one surface of the silicon substrate, and then wet etching is performed by using the crystal orientation from the opposite surface. The first silicon electrode 110 is formed by forming a rectangular opening 112 having a 111 ° plane as a side surface until reaching the bottom of the circular opening and making the circular opening a circular through opening 111.

【0006】この場合、第1のシリコン電極110の周
辺部はシリコン基板の厚さをそのまま使用した厚膜部1
14となっているが、円形貫通開口部111の周辺は非
常に薄い薄膜部113からなるダイヤフラム形状となっ
ており、この様に作製した二個のシリコン電極を組み合
わせてシリコンレンズを構成することになるので、この
シリコンレンズの一例を図19を参照して説明する。
In this case, the peripheral portion of the first silicon electrode 110 is a thick film portion 1 using the thickness of the silicon substrate as it is.
14, the periphery of the circular through-opening portion 111 has a diaphragm shape composed of a very thin thin film portion 113, and a silicon lens is formed by combining the two silicon electrodes thus manufactured. Therefore, an example of this silicon lens will be described with reference to FIG.

【0007】図19(a)乃至図(c)参照 図19(a)はシリコン電極の上面図であり、図19
(b)は図19(a)のA−A′を結ぶ一点鎖線に沿っ
た断面図であり、また、図19(c)は下面図である。
図に示すように、二個のシリコン電極、即ち、第1のシ
リコン電極110と第2のシリコン電極120をガラス
130を用いて接合させることによって二段構造のシリ
コンレンズを構成するものであり、このシリコンレンズ
を構成する第1のシリコン電極110及び第2のシリコ
ン電極120に各々所定の電圧を印加して等電位線を形
状の制御することによって、電子等の荷電粒子ビームの
偏向制御を行うことになる。
FIG. 19 (a) to FIG. 19 (c) FIG. 19 (a) is a top view of a silicon electrode, and FIG.
FIG. 19B is a cross-sectional view taken along a dashed line connecting AA ′ in FIG. 19A, and FIG. 19C is a bottom view.
As shown in the figure, two silicon electrodes, that is, a first silicon electrode 110 and a second silicon electrode 120 are joined using a glass 130 to form a two-stage silicon lens, By applying a predetermined voltage to each of the first silicon electrode 110 and the second silicon electrode 120 constituting the silicon lens to control the shape of the equipotential lines, the deflection of a charged particle beam such as an electron is controlled. Will be.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、電子銃
や光学系の寸法が小さい程、レンズを構成する各電極の
相対的な位置精度が要求され、電子が通過する軌道に対
する軸合わせがより重要となるが、個々に完成したシリ
コン電極を何らかの位置合わせ装置を用いて軸合わせを
行うには装置が高価になりすぎたり、精度が不十分とな
ったりするという問題がある。
However, as the dimensions of the electron gun and the optical system become smaller, the relative positional accuracy of each electrode constituting the lens is required, and it is more important to align the axis with the trajectory through which electrons pass. However, there is a problem in that the alignment of the individually completed silicon electrodes using some kind of alignment device is too expensive or insufficient in accuracy.

【0009】また、光ファイバとシリコンのV字溝を用
いて位置合わせを行う方法も提案されているが、光ファ
イバの加工精度が要求されたり、その組み立て方法が面
倒であったり、さらには、各電極どうしを近づけること
が難しく、寸法上の制約もあるという問題がある。
Further, a method of performing alignment using an optical fiber and a V-shaped groove of silicon has been proposed. However, processing accuracy of the optical fiber is required, an assembling method thereof is troublesome, and There is a problem in that it is difficult to bring the electrodes close to each other, and there are restrictions on the dimensions.

【0010】また、図19に示すように、シリコンの結
晶方位を利用して作製したダイアフラム形状をもつシリ
コン電極を重ねた場合には、電子ビームに収差を発生さ
せるなど悪影響を与えるという問題がある。これは、シ
リコン電極の片面に形成された異方性ウェット・エッチ
ングによる四角形開口部112,122が電子軌道に対
して不均一な電界を形成してしまうためである。
Further, as shown in FIG. 19, when a silicon electrode having a diaphragm shape manufactured by utilizing the crystal orientation of silicon is superposed, there is a problem that an adverse effect such as generation of aberration on an electron beam is caused. . This is because the rectangular openings 112 and 122 formed on one surface of the silicon electrode by anisotropic wet etching form an uneven electric field with respect to the electron orbit.

【0011】したがって、本発明は、シリコン電極の位
置合わせ精度を向上するとともに、シリコンレンズの電
子ビームの収差を低減することを目的とする。
Accordingly, an object of the present invention is to improve the alignment accuracy of a silicon electrode and reduce the aberration of an electron beam of a silicon lens.

【0012】[0012]

【課題を解決するための手段】図1は本発明の原理的構
成の説明図であり、この図1を参照して本発明における
課題を解決するための手段を説明する。なお、図1
(a)はシリコンレンズの断面図であり、図1(b)は
図1(a)における破線の円内を拡大した拡大図であ
る。 図1(a)及び(b)参照 (1)本発明は、結晶方位を利用した四角形開口により
薄膜部3,7とその周辺の厚膜部とからなるダイヤフラ
ム構造の薄膜部3,7に円形貫通開口2,6を設けたシ
リコン電極1,5を複数個組み合わせて構成するシリコ
ンレンズにおいて、少なくとも1対のシリコン電極1,
5が、互いの{111}面を絶縁膜9を介して接触して
いることを特徴とする。
FIG. 1 is an explanatory view of the principle configuration of the present invention. Referring to FIG. 1, means for solving the problems in the present invention will be described. FIG.
FIG. 1A is a cross-sectional view of a silicon lens, and FIG. 1B is an enlarged view enlarging the inside of a broken line circle in FIG. 1 (a) and 1 (b) (1) In the present invention, a thin film portion 3, 7 having a diaphragm structure composed of the thin film portions 3, 7 and a thick film portion around the thin film portions 3, 7 is formed by a rectangular opening utilizing a crystal orientation. In a silicon lens constituted by combining a plurality of silicon electrodes 1 and 5 provided with through openings 2 and 6, at least one pair of silicon electrodes 1 and 5 are provided.
5 are characterized in that their {111} surfaces are in contact with each other via an insulating film 9.

【0013】この様に、互いの{111}面を利用して
入れ子状に嵌合することによって、自動的に位置合わせ
することができるので、位置合わせ精度を大幅に向上す
ることができ、且つ、位置合わせ工程を簡素化すること
ができる。なお、{111}面は、(111)面以外
に、(1−11)面、(11−1)面等の(111)面
と結晶学的に等価な面を意味し、さらに、明細書作成上
の都合により本来“1バー”で表示される指数を“−
1”で表記している。
As described above, the positioning can be automatically performed by nesting and fitting using the {111} surfaces of each other, so that the positioning accuracy can be greatly improved, and In addition, the positioning process can be simplified. The {111} plane means a plane other than the (111) plane, which is crystallographically equivalent to the (111) plane such as the (1-11) plane and the (11-1) plane. The exponent that is originally displayed as "1 bar" for convenience of creation is "-
1 ".

【0014】また、少なくとも1対のシリコン電極1,
5を入れ子状に組み込むことによって、シリコン電極
1,5間の距離をシリコン電極1,5の厚さ以上に近づ
けることができ、それによって、四角形開口による電子
ビーム軌道上での電界の不均一性を緩和することができ
る。
At least one pair of silicon electrodes 1
By nesting 5, the distance between the silicon electrodes 1 and 5 can be made closer to the thickness of the silicon electrodes 1 and 5, and thereby, the non-uniformity of the electric field on the electron beam trajectory due to the square aperture Can be alleviated.

【0015】(2)また、本発明は、上記(1)におい
て、シリコン電極1,5が3個以上からなり、四角形開
口を利用して、相対的に大きな四角形開口を有するシリ
コン電極1に対して、相対的に小さな四角形開口を有す
るシリコン電極5を、四角形開口の大きさが内側から外
側に向かって上下に交互に大きくなるように入れ子状に
組み合わせるとともに、内部に入れ子を組み込んだ相対
的に大きな四角形開口を有するシリコン電極1の周囲に
形成された厚膜部4に少なくとも一つの切り欠き部を設
けたことを特徴とする。
(2) The present invention provides the method according to (1), wherein the silicon electrodes 1 and 5 are three or more and have a relatively large square opening by using a square opening. The silicon electrodes 5 having a relatively small rectangular opening are nested so that the size of the rectangular opening is alternately increased from the inside to the outside in the vertical direction, and the nesting is incorporated inside. It is characterized in that at least one notch is provided in the thick film portion 4 formed around the silicon electrode 1 having a large square opening.

【0016】この様に、四角形開口の大きさが内側から
外側に向かって上下に交互に順次大きくなるように入れ
子状に組み合わせることによって、3枚以上の構成のレ
ンズを簡単に構成することができ、各シリコン電極1,
5に印加する電圧の制御条件を緩和することができる。
なお、この場合には、内側のシリコン電極5に電圧を印
加するために、内部に入れ子を組み込んだ相対的に大き
な四角形開口を有するシリコン電極1の周囲に形成され
た厚膜部4に少なくとも一つの切り欠き部を設ける必要
がある。
In this way, three or more lenses can be easily constructed by nesting them so that the size of the square openings increases in order from the inside to the outside and alternately increases vertically. , Each silicon electrode 1,
5, the control conditions for the voltage applied to 5 can be relaxed.
In this case, in order to apply a voltage to the inner silicon electrode 5, at least one thick film portion 4 formed around the silicon electrode 1 having a relatively large rectangular opening with a nest inserted therein is formed. It is necessary to provide two notches.

【0017】(3)また、本発明は、上記(1)におい
て、シリコン電極1,5が3個以上からなり、四角形開
口を利用して、相対的に大きな四角形開口を有するシリ
コン電極1に対して、相対的に小さな四角形開口を有す
るシリコン電極5を、四角形開口の大きさの順に順次配
列するように入れ子状に組み合わせることを特徴とす
る。
(3) Further, according to the present invention, in the above (1), the silicon electrodes 1 and 5 are three or more, and the silicon electrodes 1 having a relatively large square opening are formed by using a square opening. Thus, the silicon electrodes 5 having relatively small rectangular openings are nested so as to be sequentially arranged in the order of the size of the rectangular openings.

【0018】この様に、相対的に小さな四角形開口を有
するシリコン電極5を、四角形開口の大きさの順に順次
配列するように入れ子状に組み合わせることによって、
3枚以上の構成のレンズを小型に構成することができ
る。
As described above, the silicon electrodes 5 having relatively small rectangular openings are nested so as to be sequentially arranged in the order of the size of the rectangular openings.
Three or more lenses can be miniaturized.

【0019】[0019]

【発明の実施の形態】ここで、図2乃至図8を参照し
て、2枚のシリコン電極を組み合わせてシリコンレンズ
を構成する本発明の第1の実施の形態の製造工程を説明
するが、まず、図2及び図3を参照して第1のシリコン
電極の製造工程を説明する。なお、各図は、シリコンウ
ェハを四角形のチップ状にした場合の製造工程を示す概
略的断面図である。 図2(a)参照 まず、主面が(100)面で、例えば、厚さが500μ
mのシリコンウェハ11を酸化性雰囲気中で熱処理する
ことによって、シリコンウェハ11の全表面に厚さが、
例えば、500nmの熱酸化膜12を形成したのち、フ
ォトリソグラフィー工程によって中央部に円形開口14
を有するレジストパターン13を形成する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A manufacturing process of a first embodiment of the present invention in which a silicon lens is formed by combining two silicon electrodes will be described with reference to FIGS. First, the manufacturing process of the first silicon electrode will be described with reference to FIGS. Each drawing is a schematic cross-sectional view showing a manufacturing process when a silicon wafer is formed into a rectangular chip shape. Referring to FIG. 2A, first, the main surface is the (100) surface, and the thickness is, for example, 500 μm.
m is heat-treated in an oxidizing atmosphere, so that the entire surface of the silicon wafer 11 has a thickness of
For example, after a 500 nm thermal oxide film 12 is formed, a circular opening 14 is formed at the center by a photolithography process.
Is formed.

【0020】図2(b)参照 次いで、レジストパターン13をマスクとして反応性イ
オンエッチング(RIE)によって異方性エッチングす
ることによって熱酸化膜12、即ち、SiO2膜をエッ
チングして、円形開口15を形成する。
Referring to FIG. 2B, the thermal oxide film 12, ie, the SiO 2 film is etched by anisotropic etching by reactive ion etching (RIE) using the resist pattern 13 as a mask, and the circular opening 15 is formed. To form

【0021】図2(c)参照 次いで、レジストパターン13を除去したのち、円形開
口15を設けた熱酸化膜12をマスクとして、再び、R
IEによって異方性エッチングすることによって、深さ
20〜30μmの円形開口部16を形成する。
Next, after the resist pattern 13 is removed, the thermal oxide film 12 provided with the circular opening 15 is used as a mask to remove the resist pattern 13 again.
A circular opening 16 having a depth of 20 to 30 μm is formed by performing anisotropic etching by IE.

【0022】図2(d)参照 次いで、再び、熱酸化することによって、円形開口部1
6を覆い尽くすように熱酸化膜17を形成する。
Next, as shown in FIG. 2D, the circular opening 1 is thermally oxidized again.
A thermal oxide film 17 is formed so as to cover 6.

【0023】図3(e)参照 次いで、円形開口部16を形成した面と反対側の面に、
フォトリソグラフィー工程によって中央部に四角形開口
19を有するレジストパターン18を形成する。なお、
この四角形開口19は、表面に形成した円形開口部16
と相対的な位置合わせができるように、両面マスクアラ
イナを用いて形成する。
Referring to FIG. 3E, a surface opposite to the surface on which the circular opening 16 is formed is
A resist pattern 18 having a square opening 19 at the center is formed by a photolithography process. In addition,
This square opening 19 is formed by a circular opening 16 formed on the surface.
It is formed using a double-sided mask aligner so that relative positioning can be performed.

【0024】図3(f)参照 次いで、レジストパターン18をマスクとして、RIE
によって異方性エッチングすることによって熱酸化膜1
7をエッチングして、四角形開口20を形成する。
Referring to FIG. 3F, RIE is performed using the resist pattern 18 as a mask.
Thermal oxide film 1 by anisotropic etching
7 is etched to form a square opening 20.

【0025】図3(g)参照 次いで、レジストパターン18を除去したのち、四角形
開口20を設けた熱酸化膜17をマスクとして、エチレ
ンジアミン及びカテコールの混合溶液であるEPWを用
いて異方性エッチングを施し、円形開口部16に達した
時点でエッチングを停止することによって、四角形開口
部21及び円形貫通開口部22を形成する。
Next, after the resist pattern 18 is removed, anisotropic etching is performed using EPW which is a mixed solution of ethylenediamine and catechol, using the thermal oxide film 17 having the square openings 20 as a mask. Then, when the etching reaches the circular opening 16, the etching is stopped to form a square opening 21 and a circular through opening 22.

【0026】この場合、EPWは、シリコンの{11
1}面に対するエッチングレートが、{100}面に対
するエッチングレートより著しく小さく、{111}面
を残してエッチングが進行するので、四角形開口部21
の全ての側面は(111)面と結晶学的に等価な{11
1}面で構成されることになる。
In this case, the EPW is the value of
The etching rate for the {1} plane is significantly lower than the etching rate for the {100} plane, and the etching proceeds while leaving the {111} plane.
All the sides of {11} are crystallographically equivalent to {111} planes.
It is composed of 1} plane.

【0027】図3(h)参照 次いで、表面に形成されている熱酸化膜17、即ち、S
iO2 膜をフッ酸(HF)を用いて除去することによっ
て第1のシリコン電極が完成する。
Next, referring to FIG. 3H, the thermal oxide film 17 formed on the surface,
The first silicon electrode is completed by removing the iO 2 film using hydrofluoric acid (HF).

【0028】図4(a)乃至(c)参照 図4は、上記の様にして作製した第1のシリコン電極の
構造の説明図であり、図4(a)は上面図、図4(b)
は、図4(a)のA−A′を結ぶ一点鎖線に沿った断面
図であり、また、図4(c)は下面図である。図に示す
ように、第1のシリコン電極10は、中央に電子ビーム
を通過させる円形貫通開口部22を有しており、下面側
の中央寄りの領域には{111}面で囲まれた四角形開
口部21により形成された薄膜部23によってダイアフ
ラム形状となっており、その周辺にはダイアフラム部を
支持する膜厚部24が設けられた構造になっている。
FIGS. 4A to 4C are explanatory views of the structure of the first silicon electrode manufactured as described above. FIG. 4A is a top view and FIG. )
4A is a cross-sectional view taken along a dashed line connecting AA ′ in FIG. 4A, and FIG. 4C is a bottom view. As shown in the figure, the first silicon electrode 10 has a circular through opening 22 at the center for allowing an electron beam to pass therethrough, and a region near the center on the lower surface side is a square surrounded by a {111} plane. The thin film portion 23 formed by the opening 21 has a diaphragm shape, and around the thin film portion 23, a film thickness portion 24 for supporting the diaphragm portion is provided.

【0029】なお、図2及び図3に示した製造方法は、
チップ状のシリコンウェハ11を用い、このチップ状の
シリコンウェハ11に一個のシリコン電極を形成する場
合の工程であるが、通常は、大きなシリコンウェハに複
数のシリコン電極を一括して形成するので、この様な通
常の製造工程、即ち、第1のシリコン電極の他の製造工
程を図5を参照して説明する。なお、図5(a)は、図
4(c)に対応する下面図であり、図5(b)は図5
(a)におけるA−A′を結ぶ一点鎖線に沿った断面図
である。
The manufacturing method shown in FIG. 2 and FIG.
This is a process in which one silicon electrode is formed on the chip-shaped silicon wafer 11 by using the chip-shaped silicon wafer 11, but usually, a plurality of silicon electrodes are formed on a large silicon wafer at once. Such a normal manufacturing process, that is, another manufacturing process of the first silicon electrode will be described with reference to FIG. FIG. 5A is a bottom view corresponding to FIG. 4C, and FIG.
It is sectional drawing along the dashed-dotted line which connects AA 'in (a).

【0030】図5(a)及び(b)参照 図2(d)の工程までは実質的に同様にしてシリコンウ
ェハ11の表面及び裏面を覆う熱酸化膜(図示を省略)
を形成したのち、円形開口部(図示せず)を中心とする
正方形の枠状のレジストパターン18を円形開口部を設
けた面と反対側の面、即ち、下面側に設け、この枠状の
レジストパターン18をマスクとして、RIEによって
異方性エッチングすることによって熱酸化膜をエッチン
グして、四角形開口(図示せず)を形成する。
5 (a) and 5 (b) A thermal oxide film (not shown) covering the front and back surfaces of the silicon wafer 11 in substantially the same manner up to the step of FIG. 2 (d).
Is formed, a square frame-shaped resist pattern 18 centered on a circular opening (not shown) is provided on the surface opposite to the surface provided with the circular opening, that is, on the lower surface side. Using the resist pattern 18 as a mask, the thermal oxide film is etched by anisotropic etching by RIE to form a square opening (not shown).

【0031】次いで、レジストパターン18を除去した
のち、四角形開口を設けた熱酸化膜をマスクとしてEP
Wを用いて異方性エッチングを施し、円形開口部に達し
た時点でエッチングを停止することによって、四角形開
口部21及び円形貫通開口部22を形成する。なお、図
においては、図示を簡略化するため、便宜上、レジスト
パターン18が残存した状態で四角形開口部21及び円
形貫通開口部22が形成されているように図示してい
る。
Next, after the resist pattern 18 is removed, the thermal oxide film provided with the square openings is used as a mask for the EP.
By performing anisotropic etching using W and stopping the etching when reaching the circular opening, a square opening 21 and a circular through opening 22 are formed. In the drawings, for the sake of simplicity, the rectangular opening 21 and the circular through-opening 22 are formed with the resist pattern 18 remaining for the sake of convenience.

【0032】この場合、枠状のレジストパターン18の
外側にも{111}面からなる傾斜側壁が形成される
が、図において破線で示すダイシングラインに沿って切
り出すことによって、図4に示したシリコン電極と同じ
形状のシリコン電極が得られることになる。
In this case, an inclined side wall composed of a {111} plane is also formed outside the frame-shaped resist pattern 18, but is cut out along a dicing line indicated by a broken line in the figure to obtain the silicon shown in FIG. A silicon electrode having the same shape as the electrode is obtained.

【0033】次に、図6を参照して、本発明の第1の実
施の形態の第2のシリコン電極の製造工程を説明する。
なお、この場合には、図5と同様に、大きなシリコンウ
ェハに複数のシリコン電極を形成する場合の製造工程で
あり、図においては、一個分を図示する。 図6(a)参照 まず、主面が(100)面で、例えば、厚さが300μ
mのシリコンウェハ31を酸化性雰囲気中で熱処理する
ことによって、シリコンウェハ31の全表面に厚さが、
例えば、500nmの熱酸化膜(図示せず)を形成した
のち、フォトリソグラフィー工程によって中央部に円形
開口33を有するレジストパターン32を形成する。
Next, with reference to FIG. 6, a description will be given of a manufacturing process of the second silicon electrode according to the first embodiment of the present invention.
Note that this case is a manufacturing process for forming a plurality of silicon electrodes on a large silicon wafer, as in FIG. 5, and only one electrode is shown in the figure. Referring to FIG. 6A, first, the main surface is a (100) surface, and the thickness is, for example, 300 μm.
m is heat-treated in an oxidizing atmosphere, so that the entire surface of the silicon wafer 31 has a thickness of
For example, after forming a 500 nm thermal oxide film (not shown), a resist pattern 32 having a circular opening 33 at the center is formed by a photolithography process.

【0034】図6(b)参照 次いで、レジストパターン32をマスクとしてRIEに
よって異方性エッチングすることによって熱酸化膜をエ
ッチングして、円形開口(図示せず)を形成したのち、
レジストパターン32を除去し、次いで、円形開口を設
けた熱酸化膜をマスクとして、再び、RIEによって異
方性エッチングすることによって、深さ20〜30μm
の円形開口部34を形成する。なお、この場合も、便宜
上、レジストパターン32が残存した状態で円形開口部
34が形成されるように図示している。
Referring to FIG. 6B, the thermal oxide film is etched by anisotropic etching by RIE using the resist pattern 32 as a mask to form a circular opening (not shown).
The resist pattern 32 is removed, and then anisotropic etching is performed again by RIE using the thermal oxide film provided with the circular opening as a mask to obtain a depth of 20 to 30 μm.
Is formed. Also in this case, for convenience, the circular opening 34 is illustrated with the resist pattern 32 remaining.

【0035】図6(c)参照 次いで、再び、熱酸化することによって、円形開口部3
4を覆い尽くすように熱酸化膜(図示せず)を形成した
のち、円形開口部34を形成した面と反対側の面に、フ
ォトリソグラフィー工程によって中央部の四角形開口3
6を有するレジストパターン35を形成する。なお、こ
の四角形開口36は、表面に形成した円形開口部34と
相対的な位置合わせができるように、両面マスクアライ
ナを用いて形成する。
Next, as shown in FIG. 6C, the circular opening 3 is again oxidized by heat.
After a thermal oxide film (not shown) is formed so as to cover the entire surface of the rectangular opening 3, a square opening 3 in the center is formed on the surface opposite to the surface on which the circular opening 34 is formed by a photolithography process.
A resist pattern 35 having 6 is formed. The rectangular opening 36 is formed using a double-sided mask aligner so that the rectangular opening 36 can be relatively positioned with respect to the circular opening 34 formed on the surface.

【0036】図6(d)参照 次いで、レジストパターン35をマスクとして、RIE
によって異方性エッチングすることによって熱酸化膜を
エッチングして、四角形開口(図示せず)を形成したの
ち、レジストパターン35を除去し、次いで、四角形開
口を設けた熱酸化膜をマスクとして、EPWを用いて異
方性エッチングを施し、円形開口部34に達した時点で
エッチングを停止することによって、四角形開口部37
及び円形貫通開口部38を形成する。なお、この場合
も、図示を簡略化するため、便宜上、レジストパターン
35が残存した状態で四角形開口部37及び円形貫通開
口部38が形成されているように図示している。また、
四角形開口部37の全ての側面は(111)面と結晶学
的に等価な{111}面で構成されることになる。
Next, RIE is performed using the resist pattern 35 as a mask.
After the thermal oxide film is etched by anisotropic etching to form a square opening (not shown), the resist pattern 35 is removed, and then the EPW is formed using the thermal oxide film provided with the square opening as a mask. The anisotropic etching is performed using, and the etching is stopped when the circular opening 34 is reached.
And a circular through opening 38 is formed. Also in this case, for the sake of simplicity, the illustration shows that the rectangular opening 37 and the circular through-opening 38 are formed with the resist pattern 35 remaining for the sake of convenience. Also,
All side surfaces of the rectangular opening 37 are constituted by {111} planes which are crystallographically equivalent to the (111) plane.

【0037】 図6(e)参照次いで、表面に形成されている熱酸化膜
をフッ酸(HF)を用いて除去したのち、図6(d)に
おいて破線で示したダイシングラインに沿って切り出す
ことによって、中央に薄膜部39を備え、且つ、周辺に
厚膜部40を備えた第2のシリコン電極30が完成す
る。
Referring to FIG. 6E, the thermal oxide film formed on the surface is removed using hydrofluoric acid (HF), and then cut out along the dicing line shown by the broken line in FIG. 6D. Thereby, the second silicon electrode 30 having the thin film portion 39 at the center and the thick film portion 40 at the periphery is completed.

【0038】図7(a)乃至(c)参照 図7は、上記の様にして作製した第2のシリコン電極の
構造の説明図であり、図7(a)は上面図、図7(b)
は、図7(a)のA−A′を結ぶ一点鎖線に沿った断面
図であり、また、図7(c)は下面図であり、第1のシ
リコン電極10と上下面が逆になっている。図に示すよ
うに、第2のシリコン電極30は、中央に電子ビームを
通過させる円形貫通開口部38を有しており、上面側の
中央寄りの領域には{111}面で囲まれた四角形開口
部37により形成された薄膜部39によってダイアフラ
ム形状となっており、その周辺には内側壁及び外側壁が
{111}面で構成されたダイアフラム部を支持する膜
厚部40が設けられた構造になっている。
FIGS. 7A to 7C are explanatory views of the structure of the second silicon electrode manufactured as described above. FIG. 7A is a top view and FIG. )
7A is a cross-sectional view taken along a dashed line connecting AA ′ in FIG. 7A, and FIG. 7C is a bottom view, in which the upper and lower surfaces of the first silicon electrode 10 are reversed. ing. As shown in the figure, the second silicon electrode 30 has a circular through-opening 38 at the center for passing an electron beam, and a rectangular area surrounded by a {111} plane in a region near the center on the upper surface side. A structure in which a thin film portion 39 formed by the opening portion 37 forms a diaphragm, and a film thickness portion 40 for supporting the diaphragm portion having inner and outer walls formed of {111} surfaces is provided around the thin film portion 39. It has become.

【0039】次に、図8を参照して、本発明の第1の実
施の形態における第1のシリコン電極と第2のシリコン
電極の接合方法を説明する。 図8(a)参照 まず、第1のシリコン電極10を熱酸化することによっ
て、表面に、例えば、厚さが500nmの熱酸化膜25
を形成する。
Next, a method for bonding the first silicon electrode and the second silicon electrode according to the first embodiment of the present invention will be described with reference to FIG. 8A, first, the first silicon electrode 10 is thermally oxidized to form a thermal oxide film 25 having a thickness of, for example, 500 nm on the surface.
To form

【0040】図8(b)参照 次いで、レジストパターン(図示せず)をマスクとして
フッ酸を用いて熱酸化膜25をエッチングすることによ
って開口部26を形成したのち、第1のシリコン電極1
0の四角形開口部21と第2のシリコン電極30の四角
形開口部37とが互いに対向するように入れ子状に組み
合わせる。この場合、第1のシリコン電極10の四角形
開口部21を構成する{111}面と、第2のシリコン
電極30の厚膜部の外側壁を構成する{111}面とが
互いに接触し合うので、自己整合的に位置合わせが行わ
れ、特別な位置合わせ装置等は不要になる。
Referring to FIG. 8B, an opening 26 is formed by etching the thermal oxide film 25 using hydrofluoric acid using a resist pattern (not shown) as a mask, and then the first silicon electrode 1 is formed.
The square openings 21 of the zero and the square openings 37 of the second silicon electrode 30 are nested so as to face each other. In this case, the {111} plane forming the square opening 21 of the first silicon electrode 10 and the {111} plane forming the outer wall of the thick film part of the second silicon electrode 30 come into contact with each other. The alignment is performed in a self-aligned manner, and a special alignment device or the like is not required.

【0041】次いで、第2のシリコン電極30側が正
に、熱酸化膜25側、即ち、第1のシリコン電極10側
が負になるように直流電源27に接続し、第1のシリコ
ン電極10及び第2のシリコン電極30をヒーター28
によって、例えば、300℃に加熱した状態で、直流電
源27によって、例えば、400Vの電圧を印加するこ
とによって陽極接合する。
Next, the first silicon electrode 10 and the first silicon electrode 10 are connected together so that the second silicon electrode 30 side is positive and the thermal oxide film 25 side, that is, the first silicon electrode 10 side, is negative. 2 silicon electrode 30 to heater 28
For example, in a state heated to 300 ° C., anodic bonding is performed by applying a voltage of, for example, 400 V by the DC power supply 27.

【0042】図8(c)参照 次いで、フッ酸を用いて熱酸化膜25の露出部を除去す
ることによって、2つのシリコン電極を組み合わせたア
インツェル型のシリコンレンズが完成する。なお、この
場合、第1のシリコン電極10と第2のシリコン電極3
0とは残存する熱酸化膜25によって電気的に分離され
ており、任意の電圧を印加することができる。
Next, by removing the exposed portion of the thermal oxide film 25 using hydrofluoric acid, an Einzel-type silicon lens combining two silicon electrodes is completed. In this case, the first silicon electrode 10 and the second silicon electrode 3
0 is electrically separated by the remaining thermal oxide film 25, and any voltage can be applied.

【0043】この本発明の第1の実施の形態において
は、2つのシリコン電極を互いの膜厚部の側壁を構成す
る{111}面を利用して組み合わせているので、自己
整合的に位置合わせを行うことができ、中央部に設けた
円形貫通開口部22,38の位置合わせを精度良く行う
ことができる。
In the first embodiment of the present invention, since the two silicon electrodes are combined using the {111} planes forming the side walls of the film thickness portions, the two electrodes are aligned in a self-aligned manner. And the positioning of the circular through-opening portions 22 and 38 provided at the center can be accurately performed.

【0044】また、組み合わせる際に、互いの四角形開
口部21,37が対向するように入れ子状に組み合わせ
ているので、シリコン電極間の距離をシリコン電極の厚
さ以上に接近させることができ、それによって、四角形
開口部21,37に起因する電界の不均一性を緩和する
ことができるので、電子ビーム軌道に対して必要な軸対
称の均一な電界分布を形成することが可能になる。
In addition, since the square openings 21 and 37 are nested so as to face each other when they are combined, the distance between the silicon electrodes can be reduced to be greater than the thickness of the silicon electrodes. Thereby, the non-uniformity of the electric field caused by the square openings 21 and 37 can be reduced, and thus a uniform axially required electric field distribution with respect to the electron beam trajectory can be formed.

【0045】次に、図9乃至図12を参照して、3つの
シリコン電極によってシリコンレンズを構成した本発明
の第2の実施の形態を説明するが、図においては、レジ
ストパターンの形状を強調するために、シリコンウェハ
をエッチングする際にマスクとなるSiO2 膜の図示は
省略し、シリコンウェハをエッチングする際にも、便宜
上、レジストパターンが残存した状態で示している。ま
ず、図9を参照して、本発明の第2の実施の形態に用い
る中型シリコン電極の製造工程を説明する。なお、図9
(a)は断面図であり、また、図9(b)は下面図であ
り、図9(c)は図9(a)においてA−A′を結ぶ一
点鎖線に沿った断面図である。
Next, a second embodiment of the present invention in which a silicon lens is constituted by three silicon electrodes will be described with reference to FIGS. 9 to 12. In the drawings, the shape of the resist pattern is emphasized. Therefore, the illustration of the SiO 2 film serving as a mask when etching the silicon wafer is omitted, and the resist pattern is left in a state where the silicon wafer is etched for convenience. First, with reference to FIG. 9, a description will be given of a manufacturing process of a medium-sized silicon electrode used in the second embodiment of the present invention. Note that FIG.
9A is a cross-sectional view, FIG. 9B is a bottom view, and FIG. 9C is a cross-sectional view taken along a dashed line connecting AA ′ in FIG. 9A.

【0046】図9(a)参照 まず、主面が(100)面で、例えば、厚さが500μ
mのシリコンウェハ51を酸化性雰囲気中で熱処理する
ことによって、シリコンウェハ51の全表面に厚さが、
例えば、500nmの熱酸化膜(図示せず)を形成した
のち、フォトリソグラフィー工程によって中央部に円形
開口53を有する正方形状のレジストパターン52を形
成する。
Referring to FIG. 9A, first, the main surface is the (100) plane, and the thickness is, for example, 500 μm.
m is heat-treated in an oxidizing atmosphere so that the entire surface of the silicon wafer 51 has a thickness of
For example, after a thermal oxide film (not shown) of 500 nm is formed, a square resist pattern 52 having a circular opening 53 at the center is formed by a photolithography process.

【0047】次いで、レジストパターン52をマスクと
してRIEによって異方性エッチングすることによって
熱酸化膜をエッチングして、円形開口(図示せず)を形
成したのち、レジストパターン52を除去し、次いで、
円形開口を設けた熱酸化膜をマスクとして、再び、RI
Eによって異方性エッチングすることによって、深さ2
0〜30μmの円形開口部54を形成する。なお、この
際、周辺部にも円形開口部54と同じ深さの段差部55
が形成される。
Next, the thermal oxide film is etched by anisotropic etching by RIE using the resist pattern 52 as a mask to form a circular opening (not shown), and then the resist pattern 52 is removed.
Again using the thermal oxide film provided with the circular opening as a mask, RI
Anisotropic etching with E gives a depth of 2
A circular opening 54 of 0 to 30 μm is formed. At this time, a step 55 having the same depth as the circular opening 54 is also provided in the peripheral portion.
Is formed.

【0048】図9(b)及び(c)参照 次いで、再び、熱酸化することによって、円形開口部5
4及び段差部55を覆い尽くすように熱酸化膜(図示せ
ず)を形成したのち、円形開口部54を形成した面と反
対側の面に、フォトリソグラフィー工程によって中央部
に四角形開口を有するとともに、一辺の中央部が開放さ
れた形状のレジストパターン56を形成する。
9 (b) and 9 (c). Then, the circular opening 5 is again thermally oxidized.
After forming a thermal oxide film (not shown) so as to cover the step 4 and the step portion 55, a square opening is formed at the center portion by a photolithography process on the surface opposite to the surface on which the circular opening 54 is formed. Then, a resist pattern 56 having a shape in which the center of one side is opened is formed.

【0049】次いで、レジストパターン56をマスクと
して、RIEによって異方性エッチングすることによっ
て熱酸化膜をエッチングして、一部が開放された四角形
開口(図示せず)を形成したのち、レジストパターン5
6を除去し、次いで、一部が開放された四角形開口を設
けた熱酸化膜をマスクとして、EPWを用いて異方性エ
ッチングを施し、円形開口部54及び周辺の段差部55
に達した時点でエッチングを停止することによって、四
角形開口部57、円形貫通開口部58、及び、切り欠き
部59を形成する。
Next, using the resist pattern 56 as a mask, the thermal oxide film is etched by anisotropic etching by RIE to form a partially opened rectangular opening (not shown).
6 and then anisotropically etching using EPW using a thermal oxide film provided with a partially opened rectangular opening as a mask to form a circular opening 54 and a peripheral step 55.
By stopping the etching at the time when the number of holes reaches the predetermined value, a square opening 57, a circular through opening 58, and a notch 59 are formed.

【0050】次いで、表面に形成されている熱酸化膜を
フッ酸(HF)を用いて除去することによって中型シリ
コン電極50が完成する。また、この場合も、厚膜部の
内外の側壁は{111}面で構成されることになる。
Next, the thermal oxide film formed on the surface is removed using hydrofluoric acid (HF) to complete the medium-sized silicon electrode 50. Also in this case, the inner and outer side walls of the thick film portion are formed of {111} planes.

【0051】次に、図10を参照して、本発明の第2の
実施の形態に用いる小型シリコン電極の製造工程を説明
する。なお、図10(a)は上面図であり、図10
(b)は図10(a)においてA−A′を結ぶ一点鎖線
に沿った断面図であり、また、図10(c)は下面図で
あり、図10(d)は図10(c)においてB−B′を
結ぶ一点鎖線に沿った断面図である。
Next, with reference to FIG. 10, a description will be given of a manufacturing process of the small silicon electrode used in the second embodiment of the present invention. FIG. 10A is a top view, and FIG.
10B is a cross-sectional view taken along a dashed line connecting AA ′ in FIG. 10A, FIG. 10C is a bottom view, and FIG. 10D is FIG. 10C. FIG. 3 is a sectional view taken along a dashed line connecting BB ′ in FIG.

【0052】図10(a)及び(b)参照 まず、主面が(100)面で、例えば、厚さが300μ
mのシリコンウェハ61を酸化性雰囲気中で熱処理する
ことによって、シリコンウェハ61の全表面に厚さが、
例えば、500nmの熱酸化膜(図示せず)を形成した
のち、フォトリソグラフィー工程によって中央部に円形
開口63を有する正方形パターンと突出パターンとから
なるレジストパターン62を形成する。
Referring to FIGS. 10A and 10B, first, the main surface is the (100) surface, and the thickness is, for example, 300 μm.
m, by heat-treating the silicon wafer 61 in an oxidizing atmosphere,
For example, after forming a thermal oxide film (not shown) of 500 nm, a resist pattern 62 composed of a square pattern having a circular opening 63 at the center and a protruding pattern is formed by a photolithography process.

【0053】次いで、レジストパターン62をマスクと
してRIEによって異方性エッチングすることによって
熱酸化膜をエッチングして、円形開口(図示せず)を形
成したのち、レジストパターン62を除去し、次いで、
円形開口を設けた熱酸化膜をマスクとして、再び、RI
Eによって異方性エッチングすることによって、深さ2
0〜30μmの円形開口部64を形成する。なお、この
際、周辺部にも円形開口部64と同じ深さの段差部が形
成される。
Next, the thermal oxide film is etched by anisotropic etching by RIE using the resist pattern 62 as a mask to form a circular opening (not shown), and then the resist pattern 62 is removed.
Again using the thermal oxide film provided with the circular opening as a mask, RI
Anisotropic etching with E gives a depth of 2
A circular opening 64 of 0 to 30 μm is formed. At this time, a step portion having the same depth as the circular opening 64 is also formed in the peripheral portion.

【0054】図10(c)及び(d)参照 次いで、再び、熱酸化することによって、円形開口部6
4及び段差部を覆い尽くすように熱酸化膜(図示せず)
を形成したのち、円形開口部64を形成した面と反対側
の面に、フォトリソグラフィー工程によって中央部に四
角形開口を有するとともに、レジストパターン62の突
出部に対応する突出部を有する形状のレジストパターン
65を形成する。
Next, referring to FIGS. 10C and 10D, the circular opening 6 is again thermally oxidized.
Thermal oxide film (not shown) to cover step 4 and step
After the formation of the resist pattern, a resist pattern having a rectangular opening in the center by a photolithography process and a projection corresponding to the projection of the resist pattern 62 is formed on the surface opposite to the surface on which the circular opening 64 is formed. Form 65.

【0055】次いで、レジストパターン65をマスクと
して、RIEによって異方性エッチングすることによっ
て熱酸化膜をエッチングして、四角形開口(図示せず)
を形成したのち、レジストパターン65を除去し、次い
で、四角形開口を設けた熱酸化膜をマスクとして、EP
Wを用いて異方性エッチングを施し、円形開口部64及
び周辺の段差部に達した時点でエッチングを停止するこ
とによって、四角形開口部66、円形貫通開口部67、
及び、突出部68を形成する。
Then, using the resist pattern 65 as a mask, the thermal oxide film is etched by anisotropic etching by RIE to form a square opening (not shown).
After the formation of the resist pattern 65, the resist pattern 65 is removed.
By performing anisotropic etching using W and stopping the etching when reaching the circular opening 64 and the peripheral step, the square opening 66, the circular through opening 67,
And, the protrusion 68 is formed.

【0056】次いで、表面に形成されている熱酸化膜を
フッ酸(HF)を用いて除去することによって小型シリ
コン電極60が完成する。また、この場合も、厚膜部及
び突出部68の内外の側壁は{111}面で構成される
ことになり、また、厚膜の突出部68は小型シリコン電
極60の電極引出し部となる。
Next, the small-sized silicon electrode 60 is completed by removing the thermal oxide film formed on the surface using hydrofluoric acid (HF). Also in this case, the inner and outer side walls of the thick film portion and the protruding portion 68 are constituted by {111} planes, and the thick film protruding portion 68 becomes an electrode lead portion of the small silicon electrode 60.

【0057】次に、図11を参照して、本発明の第2の
実施の形態に用いる大型シリコン電極の製造工程を説明
するが、大きさは若干異なるものの、製造工程は図9に
示した中型シリコン電極と実質的に同一である。なお、
図11(a)は上面図であり、また、図11(b)及び
図11(c)は、夫々図11(a)におけるA−A′及
びB−B′を結ぶ一点鎖線に沿った断面図である。
Next, the manufacturing process of the large silicon electrode used in the second embodiment of the present invention will be described with reference to FIG. 11. The manufacturing process is shown in FIG. 9, although the size is slightly different. Substantially the same as the medium silicon electrode. In addition,
11 (a) is a top view, and FIGS. 11 (b) and 11 (c) are cross sections taken along a dashed line connecting AA 'and BB' in FIG. 11 (a), respectively. FIG.

【0058】図11(a)乃至(c)参照 まず、図9(a)の場合と同様に、主面が(100)面
で、例えば、厚さが500μmのシリコンウェハ71を
酸化性雰囲気中で熱処理することによって、シリコンウ
ェハ71の全表面に厚さが、例えば、500nmの熱酸
化膜(図示せず)を形成したのち、フォトリソグラフィ
ー工程によって中央部に円形開口を有する正方形状のレ
ジストパターン(図示せず)を形成し、次いで、このレ
ジストパターンをマスクとしてRIEによって異方性エ
ッチングすることによって熱酸化膜をエッチングして、
円形開口(図示せず)を形成したのち、レジストパター
ンを除去し、次いで、円形開口を設けた熱酸化膜をマス
クとして、再び、RIEによって異方性エッチングする
ことによって、深さ20〜30μmの円形開口部(図示
せず)を形成する。なお、この際、周辺部にも円形開口
部と同じ深さの段差部が形成される。
Referring to FIGS. 11A to 11C, first, as in the case of FIG. 9A, a silicon wafer 71 having a (100) main surface and a thickness of, for example, 500 μm is placed in an oxidizing atmosphere. After forming a thermal oxide film (not shown) having a thickness of, for example, 500 nm on the entire surface of the silicon wafer 71 by a heat treatment, a square resist pattern having a circular opening at the center by a photolithography process. (Not shown), and then anisotropically etching by RIE using this resist pattern as a mask to etch the thermal oxide film,
After a circular opening (not shown) is formed, the resist pattern is removed, and then anisotropic etching is performed again by RIE using the thermal oxide film provided with the circular opening as a mask to obtain a 20 to 30 μm deep. A circular opening (not shown) is formed. At this time, a step portion having the same depth as the circular opening is also formed in the peripheral portion.

【0059】次いで、再び、熱酸化することによって、
円形開口部及び段差部を覆い尽くすように熱酸化膜(図
示せず)を形成したのち、円形開口部を形成した面と反
対側の面、即ち、上面側に、フォトリソグラフィー工程
によって中央部に四角形開口を有するとともに、一辺の
中央部が開放された形状のレジストパターン72を形成
する。
Then, again by thermal oxidation,
After a thermal oxide film (not shown) is formed so as to cover the circular opening and the stepped portion, the surface opposite to the surface on which the circular opening is formed, that is, the upper surface is formed by photolithography at the center. A resist pattern 72 having a rectangular opening and having a central portion opened on one side is formed.

【0060】次いで、レジストパターン72をマスクと
して、RIEによって異方性エッチングすることによっ
て熱酸化膜をエッチングして、一部が開放された四角形
開口(図示せず)を形成したのち、レジストパターン7
2を除去し、次いで、一部が開放された四角形開口を設
けた熱酸化膜をマスクとして、EPWを用いて異方性エ
ッチングを施し、円形開口部及び周辺の段差部に達した
時点でエッチングを停止することによって、四角形開口
部73、円形貫通開口部74、及び、切り欠き部75を
形成する。
Next, using the resist pattern 72 as a mask, the thermal oxide film is etched by anisotropic etching by RIE to form a partially opened rectangular opening (not shown).
2 is anisotropically etched using an EPW using a thermal oxide film provided with a partially opened rectangular opening as a mask, and etched when the circular opening and the peripheral step are reached. Are stopped to form a square opening 73, a circular through opening 74, and a cutout 75.

【0061】次いで、表面に形成されている熱酸化膜を
フッ酸(HF)を用いて除去することによって大型シリ
コン電極70が完成する。また、この場合も、厚膜部の
内外の側壁は{111}面で構成されることになる。
Next, the thermal oxide film formed on the surface is removed using hydrofluoric acid (HF) to complete the large silicon electrode 70. Also in this case, the inner and outer side walls of the thick film portion are formed of {111} planes.

【0062】次に、図8に示した陽極接合方法を二度行
うことによって、図12に示した構造のシリコンレンズ
を作製する。なお、図12(a)は上面図であり、ま
た、図12(b)及び図12(c)は、夫々図12
(a)におけるA−A′及びB−B′を結ぶ一点鎖線に
沿った断面図である。 図12(a)乃至(c)参照 即ち、図8に示した場合と同様に、まず、中型シリコン
電極50を熱酸化することによって、表面に、例えば、
厚さが500nmの熱酸化膜(図示せず)を形成したの
ち、レジストパターン(図示せず)をマスクとしてフッ
酸を用いて熱酸化膜をエッチングすることによって開口
部を形成する。
Next, a silicon lens having the structure shown in FIG. 12 is manufactured by performing the anodic bonding method shown in FIG. 8 twice. FIG. 12A is a top view, and FIGS. 12B and 12C are FIGS.
It is sectional drawing which follows the dashed-dotted line which connects AA 'and BB' in (a). 12 (a) to 12 (c) That is, similarly to the case shown in FIG. 8, first, the medium-sized silicon electrode 50 is thermally oxidized so that, for example,
After forming a thermal oxide film (not shown) having a thickness of 500 nm, an opening is formed by etching the thermal oxide film using hydrofluoric acid using a resist pattern (not shown) as a mask.

【0063】次いで、中型シリコン電極50の四角形開
口部57と小型シリコン電極60の四角形開口部66と
が互いに対向し、且つ、中型シリコン電極50に設けた
切り欠き部59と小型シリコン電極60に設けた突出部
68とが対応するように入れ子状に組み合わせる。この
場合、中型シリコン電極50の四角形開口部57を構成
する{111}面と、小型シリコン電極60の厚膜部の
外側壁を構成する{111}面とが互いに接触し合って
自己整合的に位置合わせが行われるため、特別な位置合
わせ装置等は不要になる。
Next, the square opening 57 of the middle silicon electrode 50 and the square opening 66 of the small silicon electrode 60 face each other, and the cutout 59 provided in the middle silicon electrode 50 and the small silicon electrode 60 are provided. The projections 68 are nested so that the projections 68 correspond to each other. In this case, the {111} plane forming the square opening 57 of the middle-sized silicon electrode 50 and the {111} plane forming the outer wall of the thick film part of the small silicon electrode 60 are in contact with each other and are self-aligned. Since positioning is performed, a special positioning device or the like is not required.

【0064】次いで、小型シリコン電極60及び中型シ
リコン電極50をヒーターによって、例えば、300℃
に加熱した状態で、小型シリコン電極60側が正に、中
型シリコン電極50側が負になるように直流電源によっ
て、例えば、400Vの電圧を印加することによって陽
極接合する。
Next, the small silicon electrode 60 and the medium silicon electrode 50 are heated at, for example, 300.degree.
In this state, the anodic bonding is performed by applying a voltage of, for example, 400 V by a DC power source so that the small silicon electrode 60 side is positive and the middle silicon electrode 50 side is negative.

【0065】次いで、小型シリコン電極60を入れ子状
に組み込んだ中型シリコン電極50の四角形開口部57
と大型シリコン電極70の四角形開口部73とが互いに
対向し、且つ、大型シリコン電極70に設けた切り欠き
部75と小型シリコン電極60に設けた突出部68とが
対応するように入れ子状に組み合わせる。この場合、中
型シリコン電極50の厚膜部の外側壁を構成する{11
1}面と、大型シリコン電極70の四角形開口部73を
構成する{111}面とが互いに接触し合って自己整合
的に位置合わせが行われるため、特別な位置合わせ装置
等は不要になる。
Next, the square opening 57 of the medium-sized silicon electrode 50 in which the small-sized silicon electrodes 60 are nested is formed.
And the rectangular opening 73 of the large silicon electrode 70 are opposed to each other, and the cutout 75 provided on the large silicon electrode 70 and the projection 68 provided on the small silicon electrode 60 are nested so as to correspond to each other. . In this case, the outer wall of the thick film portion of the middle silicon electrode 50 is formed.
Since the {1} plane and the {111} plane constituting the square opening 73 of the large silicon electrode 70 are in contact with each other and are aligned in a self-aligned manner, a special alignment device or the like is not required.

【0066】次いで、大型シリコン電極70及び中型シ
リコン電極50をヒーターによって、例えば、350℃
に加熱した状態で、大型シリコン電極60側が正に、中
型シリコン電極50側が負になるように直流電源によっ
て、例えば、400Vの電圧を印加することによって陽
極接合する。
Next, the large silicon electrode 70 and the medium silicon electrode 50 are heated at 350 ° C. by a heater, for example.
In this state, the anode is bonded by applying a voltage of, for example, 400 V by a DC power supply so that the large silicon electrode 60 side is positive and the medium silicon electrode 50 side is negative.

【0067】次いで、フッ酸を用いて熱酸化膜の露出部
を除去することによって、3つのシリコン電極を組み合
わせたアインツェル型のシリコンレンズが完成する。な
お、この場合も、中型シリコン電極50と小型シリコン
電極60との間、及び、中型シリコン電極50と大型シ
リコン電極70との間は残存する熱酸化膜(図示を省
略)によって電気的に分離されているので、各シリコン
電極に任意の電圧を印加することができる。
Next, the exposed portion of the thermal oxide film is removed by using hydrofluoric acid to complete an Einzel-type silicon lens combining three silicon electrodes. In this case as well, between the middle silicon electrode 50 and the small silicon electrode 60 and between the middle silicon electrode 50 and the large silicon electrode 70 are electrically separated by the remaining thermal oxide film (not shown). Therefore, an arbitrary voltage can be applied to each silicon electrode.

【0068】この本発明の第2の実施の形態において
も、3つのシリコン電極を互いの膜厚部の側壁を構成す
る{111}面を利用して組み合わせているので、自己
整合的に位置合わせを行うことができ、中央部に設けた
円形貫通開口部58,67,74の位置合わせを精度良
く行うことができる。
Also in the second embodiment of the present invention, since the three silicon electrodes are combined using the {111} planes forming the side walls of the film thickness portions, the alignment is performed in a self-aligned manner. And the positioning of the circular through-openings 58, 67, 74 provided at the center can be performed accurately.

【0069】また、組み合わせる際に、互いの四角形開
口部が対向するように四角形開口部の大きさが内側から
外側に向かって上下に交互に大きくなるように入れ子状
に組み合わせているので、シリコン電極間の距離をシリ
コン電極の厚さ以上に接近させることができ、それによ
って、四角形開口部57,66,73に起因する電界の
不均一性を緩和することができるので、電子ビーム軌道
に対して必要な軸対称の均一な電界分布を形成すること
が可能になる。また、電極間の距離が比較的広いので、
印加する電圧の制限が緩和されることになる。
Further, when combining, the rectangular openings are nested so that the sizes of the rectangular openings are alternately increased vertically from inside to outside so that the rectangular openings face each other. The distance between them can be made closer than the thickness of the silicon electrode, thereby reducing the non-uniformity of the electric field caused by the square openings 57, 66, 73, so that the It is possible to form a required axially symmetric and uniform electric field distribution. Also, since the distance between the electrodes is relatively wide,
This limits the applied voltage.

【0070】次に、図13乃至図16を参照して、本発
明の第3の実施の形態の説明するが、小型シリコン電極
及び大型シリコン電極の製造工程は、突出部及び切り欠
き部を設けないだけで、実質的な工程は上記の第2の実
施の形態と同様であるので、小型シリコン電極及び大型
シリコン電極の製造工程の説明は省略する。まず、図1
3を参照して、本発明の第3の実施の形態のシリコンレ
ンズの全体構成を説明する。なお、図13(a)は上面
図であり、図13(b)は図13(a)におけるA−
A′を結ぶ一点鎖線に沿った断面図であり、また、図1
3(c)は図13(b)における破線の円内の拡大図で
ある。
Next, a third embodiment of the present invention will be described with reference to FIGS. 13 to 16. In the manufacturing process of a small silicon electrode and a large silicon electrode, a projection and a notch are provided. However, since the substantial steps are the same as those of the above-described second embodiment, the description of the manufacturing steps of the small silicon electrode and the large silicon electrode will be omitted. First, FIG.
With reference to FIG. 3, an overall configuration of a silicon lens according to a third embodiment of the present invention will be described. FIG. 13A is a top view, and FIG.
FIG. 1 is a sectional view taken along a dashed line connecting A ′, and FIG.
FIG. 3C is an enlarged view of the inside of the dashed circle in FIG.

【0071】図13(a)及び(b)参照 図8に示した場合と同様に、まず、中型シリコン電極8
4を熱酸化することによって、表面に、例えば、厚さが
500nmの熱酸化膜(図示せず)を形成したのち、レ
ジストパターン(図示せず)をマスクとしてフッ酸を用
いて熱酸化膜をエッチングすることによって開口部を形
成する。
Referring to FIGS. 13 (a) and 13 (b), as in the case shown in FIG.
After thermally oxidizing 4 to form a thermal oxide film (not shown) having a thickness of, for example, 500 nm on the surface, the thermal oxide film is formed using hydrofluoric acid with a resist pattern (not shown) as a mask. An opening is formed by etching.

【0072】次いで、中型シリコン電極84の四角形開
口部86と小型シリコン電極81の四角形開口部83と
が互いに対向するように入れ子状に組み合わせる。この
場合、中型シリコン電極84の四角形開口部86を構成
する{111}面と、小型シリコン電極81の厚膜部の
外側壁を構成する{111}面とが互いに接触し合って
自己整合的に位置合わせが行われるため、特別な位置合
わせ装置等は不要になる。
Next, the square openings 86 of the middle silicon electrode 84 and the square openings 83 of the small silicon electrode 81 are nested so as to face each other. In this case, the {111} plane forming the square opening 86 of the middle-sized silicon electrode 84 and the {111} plane forming the outer wall of the thick film part of the small silicon electrode 81 contact each other and are self-aligned. Since positioning is performed, a special positioning device or the like is not required.

【0073】次いで、小型シリコン電極81及び中型シ
リコン電極84をヒーターによって、例えば、300℃
に加熱した状態で、小型シリコン電極81側が正に、中
型シリコン電極84側が負になるように直流電源によっ
て、例えば、400Vの電圧を印加することによって陽
極接合する。
Next, the small silicon electrode 81 and the medium silicon electrode 84 are heated at, for example, 300 ° C.
In this state, the anodic bonding is performed by applying a voltage of, for example, 400 V by a DC power supply so that the small silicon electrode 81 side is positive and the medium silicon electrode 84 side is negative.

【0074】次いで、小型シリコン電極81を入れ子状
に組み込んだ中型シリコン電極84の円形貫通開口部8
5と大型シリコン電極87の四角形開口部89とが対向
するように入れ子状に組み合わせる。この場合、中型シ
リコン電極84の厚膜部の外側壁を構成する{111}
面と、大型シリコン電極87の四角形開口部89を構成
する{111}面とが互いに接触し合って自己整合的に
位置合わせが行われるため、特別の位置合わせ装置等は
不要になる。
Next, the circular through opening 8 of the middle silicon electrode 84 in which the small silicon electrodes 81 are nested is formed.
5 are nested so that the square openings 89 of the large silicon electrodes 87 face each other. In this case, {111} forming the outer wall of the thick film portion of the middle silicon electrode 84 is formed.
The surface and the {111} surface forming the rectangular opening 89 of the large silicon electrode 87 are in contact with each other to perform alignment in a self-aligning manner, so that a special alignment device or the like is not required.

【0075】次いで、大型シリコン電極87及び中型シ
リコン電極84をヒーターによって、例えば、350℃
に加熱した状態で、大型シリコン電極87側が正に、中
型シリコン電極84側が負になるように直流電源によっ
て、例えば、400Vの電圧を印加することによって陽
極接合する。次いで、フッ酸を用いて熱酸化膜の露出部
を除去することによって、3つのシリコン電極を組み合
わせたアインツェル型のシリコンレンズが完成する。
Next, the large silicon electrode 87 and the medium silicon electrode 84 are heated at 350 ° C. by a heater, for example.
In this state, the anode is bonded by applying a voltage of, for example, 400 V by a DC power source so that the large silicon electrode 87 side is positive and the medium silicon electrode 84 side is negative. Next, by removing the exposed portion of the thermal oxide film using hydrofluoric acid, an Einzel-type silicon lens combining three silicon electrodes is completed.

【0076】図13(c)参照 この場合も、中型シリコン電極84と小型シリコン電極
81との間、及び、中型シリコン電極84と大型シリコ
ン電極87との間は残存する熱酸化膜90,91によっ
て電気的に分離されているので、各シリコン電極に任意
の電圧を印加することができる。
Referring to FIG. 13C, also in this case, the thermal oxide films 90 and 91 remain between the middle silicon electrode 84 and the small silicon electrode 81 and between the middle silicon electrode 84 and the large silicon electrode 87. Since it is electrically isolated, any voltage can be applied to each silicon electrode.

【0077】この第3の実施の形態においては、中型シ
リコン電極84の厚膜部の外側壁の形状が第2の実施の
形態と異なるので、図14乃至図16を参照して、第3
の実施の形態における中型シリコン電極の製造工程及び
構造を説明するが、まず、図14及び図15を参照して
中型シリコン電極の製造工程を説明する。なお、各図
は、シリコンウェハを四角形のチップ状にした場合の製
造工程を示す概略的断面図である。 図14(a)参照 まず、主面が(100)面で、例えば、厚さが500μ
mのシリコンウェハ92を酸化性雰囲気中で熱処理する
ことによって、シリコンウェハ92の全表面に厚さが、
例えば、500nmの熱酸化膜93を形成したのち、フ
ォトリソグラフィー工程によって中央部に円形開口95
を有するレジストパターン94を形成すし、次いで、レ
ジストパターン94をマスクとしてRIEによって異方
性エッチングすることによって熱酸化膜93をエッチン
グして、円形開口96を形成する。
In the third embodiment, since the shape of the outer wall of the thick film portion of the middle silicon electrode 84 is different from that of the second embodiment, the third embodiment will be described with reference to FIGS.
The manufacturing process and structure of the medium-sized silicon electrode according to the embodiment will be described. First, the manufacturing process of the medium-sized silicon electrode will be described with reference to FIGS. Each drawing is a schematic cross-sectional view showing a manufacturing process when a silicon wafer is formed into a rectangular chip shape. Referring to FIG. 14A, first, the main surface is the (100) plane, and the thickness is, for example, 500 μm.
m is heat-treated in an oxidizing atmosphere so that the entire surface of the silicon wafer 92 has a thickness of
For example, after a 500 nm thermal oxide film 93 is formed, a circular opening 95 is formed at the center by a photolithography process.
Is formed, and then the thermal oxide film 93 is etched by anisotropic etching by RIE using the resist pattern 94 as a mask to form a circular opening 96.

【0078】図14(b)参照 次いで、レジストパターン94を除去したのち、円形開
口96を設けた熱酸化膜93をマスクとして、再び、R
IEによって異方性エッチングすることによって、深さ
20〜30μmの円形開口部97を形成する。
Next, after the resist pattern 94 is removed, the thermal oxide film 93 provided with the circular opening 96 is used as a mask to remove the resist pattern 94 again.
By performing anisotropic etching by IE, a circular opening 97 having a depth of 20 to 30 μm is formed.

【0079】図14(c)参照 次いで、再び、熱酸化することによって、円形開口部9
7を覆い尽くすように熱酸化膜98を形成する。
Next, as shown in FIG. 14C, the circular opening 9 is formed by thermal oxidation again.
A thermal oxide film 98 is formed so as to cover 7.

【0080】図14(d)参照 次いで、円形開口部97を形成した面の周囲を四角形の
枠状に露出する形状のレジストパターン99を形成し、
このレジストパターン99をマスクとしてRIEによっ
て異方性エッチングすることによって熱酸化膜98の周
辺の露出部をエッチングする。なお、このレジストパタ
ーン99は、円形開口部97を形成した面と反対の面を
全て覆うように設ける。
Next, as shown in FIG. 14D, a resist pattern 99 having a shape exposing a rectangular frame around the surface on which the circular opening 97 is formed is formed.
By performing anisotropic etching by RIE using the resist pattern 99 as a mask, an exposed portion around the thermal oxide film 98 is etched. The resist pattern 99 is provided so as to cover the entire surface opposite to the surface on which the circular opening 97 is formed.

【0081】図14(e)参照 次いで、レジストパターン99を除去したのち、熱酸化
膜98をマスクとして、EPWを用いて異方性エッチン
グを施すことによって、(111)面と結晶学的に等価
な{111}面からなる側壁を形成する。
Next, after the resist pattern 99 is removed, anisotropic etching is performed using EPW with the thermal oxide film 98 as a mask, thereby crystallographically equivalent to the (111) plane. A side wall made of a {111} plane is formed.

【0082】図15(f)参照 次いで、再び、熱酸化することによって、露出した{1
11}面からなる側壁を覆い尽くすように熱酸化膜10
0を形成する。
Next, as shown in FIG. 15F, the exposed # 1 was thermally oxidized again.
Thermal oxide film 10 so as to cover the side wall composed of the 11 ° plane.
0 is formed.

【0083】図15(g)参照 次いで、円形開口部97を形成した面と反対側の面に、
フォトリソグラフィー工程によって中央部に四角形開口
102を有するレジストパターン101を形成したの
ち、レジストパターン101をマスクとして、RIEに
よって異方性エッチングすることによって熱酸化膜10
0をエッチングして、四角形開口103を形成する。な
お、この場合、四角形開口102は、表面に形成した円
形開口部97と相対的な位置合わせができるように、両
面マスクアライナを用いて形成する。
Next, as shown in FIG. 15G, a surface opposite to the surface on which the circular opening 97 is formed is
After forming a resist pattern 101 having a square opening 102 at the center by a photolithography process, the thermal oxide film 10 is anisotropically etched by RIE using the resist pattern 101 as a mask.
0 is etched to form a square opening 103. In this case, the rectangular opening 102 is formed using a double-sided mask aligner so that the rectangular opening 102 can be relatively aligned with the circular opening 97 formed on the surface.

【0084】図15(h)参照 次いで、レジストパターン101を除去したのち、四角
形開口103を設けた熱酸化膜100をマスクとして、
EPWを用いて異方性エッチングを施し、円形開口部9
7に達した時点でエッチングを停止することによって、
四角形開口部86及び円形貫通開口部85を形成する。
この場合も、四角形開口部86の全ての側面は(11
1)面と結晶学的に等価な{111}面で構成されるこ
とになる。
Next, after removing the resist pattern 101, the thermal oxide film 100 provided with the square openings 103 is used as a mask, as shown in FIG.
Anisotropic etching is performed using EPW, and a circular opening 9 is formed.
By stopping the etching when it reaches 7,
A square opening 86 and a circular through opening 85 are formed.
Also in this case, all side surfaces of the square opening 86 are (11)
1) It is composed of {111} plane which is crystallographically equivalent to the plane.

【0085】図15(i)参照 次いで、表面に形成されている熱酸化膜101をフッ酸
を用いて除去することによって中型シリコン電極84が
完成する。
Referring to FIG. 15I, the thermal oxide film 101 formed on the surface is removed using hydrofluoric acid to complete the middle silicon electrode 84.

【0086】図16(a)乃至(c)参照 図16は、上記の様にして作製した中型シリコン電極の
構造の説明図であり、図16(a)は下面図、図16
(b)は、図16(a)のA−A′を結ぶ一点鎖線に沿
った断面図であり、また、図16(c)は上面図であ
る。図に示すように、中型シリコン電極84は、中央に
電子ビームを通過させる円形貫通開口部85を有してお
り、四角形開口部86の周辺の厚膜部の側壁は同じ傾斜
方向に傾斜する{111}面によって構成された構造に
なっている。
FIGS. 16A to 16C are explanatory views of the structure of the medium-sized silicon electrode manufactured as described above. FIG. 16A is a bottom view, and FIG.
FIG. 16B is a cross-sectional view taken along a dashed line connecting AA ′ in FIG. 16A, and FIG. 16C is a top view. As shown in the figure, the middle-sized silicon electrode 84 has a circular through-opening 85 through which an electron beam passes in the center, and the side wall of the thick film around the rectangular opening 86 is inclined in the same inclination direction. It has a structure composed of 111 ° planes.

【0087】この本発明の第3の実施の形態において
も、3つのシリコン電極を互いの膜厚部の側壁を構成す
る{111}面を利用して組み合わせているので、自己
整合的に位置合わせを行うことができるため、中央部に
設けた円形貫通開口部82,85,88の位置合わせを
精度良く行うことができる。
Also in the third embodiment of the present invention, since the three silicon electrodes are combined using the {111} planes forming the side walls of the film thickness portions, the alignment is performed in a self-aligned manner. Therefore, the positioning of the circular through-openings 82, 85, 88 provided at the center can be accurately performed.

【0088】また、3つのシリコン電極を組み合わせる
際に、相対的に小さな四角形開口を有するシリコン電極
を、四角形開口の大きさの順に順次配列するように入れ
子状に組み合わせる、即ち、小型シリコン電極81、中
型シリコン電極84、及び、大型シリコン電極87の順
に入れ子状に組み合わせているので、シリコン電極間の
距離を、上記の第2の実施の形態より接近させることが
でき、それによって、シリコンレンズをより小型化する
ことができるとともに、四角形開口部83,86,89
に起因する電界の不均一性を緩和することができるの
で、電子ビーム軌道に対して必要な軸対称の均一な電界
分布を形成することが可能になる。
When three silicon electrodes are combined, silicon electrodes having relatively small square openings are nested so as to be sequentially arranged in the order of the size of the square openings. Since the middle-sized silicon electrode 84 and the large-sized silicon electrode 87 are nested in this order, the distance between the silicon electrodes can be made shorter than in the above-described second embodiment. The size can be reduced, and the square openings 83, 86, 89 can be formed.
Can alleviate the non-uniformity of the electric field, so that it is possible to form a uniform axially symmetric electric field distribution required for the electron beam orbit.

【0089】次に、図17を参照して、本発明の第4の
実施の形態を説明するが、小型シリコン電極と中型シリ
コン電極の接合方法が異なるだけで、他の製造工程及び
構造は上記の第3の実施の形態と実質的に同じであるの
詳細な説明は省略する。なお、図17(a)は上面図で
あり、図17(b)は図17(a)におけるA−A′を
結ぶ一点鎖線に沿った断面図であり、また、図17
(c)は図17(b)における破線の円内の拡大図であ
る。
Next, a fourth embodiment of the present invention will be described with reference to FIG. 17, except that the method of joining the small silicon electrode and the medium silicon electrode is different, and the other manufacturing steps and structures are the same as those described above. A detailed description of the third embodiment which is substantially the same as that of the third embodiment is omitted. FIG. 17A is a top view, FIG. 17B is a cross-sectional view taken along a dashed line connecting AA ′ in FIG. 17A, and FIG.
(C) is an enlarged view of the inside of the dashed circle in FIG. 17 (b).

【0090】図17(a)及び(b)参照 まず、熱酸化膜を形成しない状態で中型シリコン電極8
4の四角形開口部86と小型シリコン電極104の四角
形開口部106とが互いに対向するように入れ子状に組
み合わせ、直接接合法、即ち、拡散接合法、或いは、共
晶接合法を用いて両者を接合する。なお、共晶接合法を
用いる場合には、一方のシリコン電極の接合面にAlや
Auを形成しておき、AlやAuとシリコンとが共晶を
形成する温度まで加熱すれば良く、陽極接合法のような
電圧印加装置等を必要としない。
Referring to FIGS. 17A and 17B, first, a medium-sized silicon electrode 8 is formed without forming a thermal oxide film.
4 and the rectangular opening 106 of the small silicon electrode 104 are nested so as to face each other, and they are joined using a direct joining method, that is, a diffusion joining method or a eutectic joining method. I do. In the case of using the eutectic bonding method, Al or Au is formed on the bonding surface of one silicon electrode, and then heated to a temperature at which Al or Au and silicon form a eutectic. There is no need for a voltage application device or the like that is legal.

【0091】以降は、大型シリコン電極97を熱酸化す
ることによって、表面に、例えば、厚さが500nmの
熱酸化膜(図示せず)を形成したのち、レジストパター
ン(図示せず)をマスクとしてフッ酸を用いて熱酸化膜
をエッチングすることによって開口部を形成する。
After that, a thermal oxide film (not shown) having a thickness of, for example, 500 nm is formed on the surface by thermally oxidizing the large silicon electrode 97, and then using the resist pattern (not shown) as a mask. An opening is formed by etching the thermal oxide film using hydrofluoric acid.

【0092】次いで、小型シリコン電極104を入れ子
状に組み込んだ中型シリコン電極84の円形貫通開口部
85と大型シリコン電極87の四角形開口部89とが対
向するように入れ子状に組み合わせたのち、大型シリコ
ン電極87及び中型シリコン電極84をヒーターによっ
て、例えば、350℃に加熱した状態で、大型シリコン
電極87側が負に、中型シリコン電極84側が正になる
ように直流電源によって、例えば、400Vの電圧を印
加することによって陽極接合する。次いで、フッ酸を用
いて熱酸化膜の露出部を除去することによって、3つの
シリコン電極を組み合わせたアインツェル型のシリコン
レンズが完成する。
Next, the small silicon electrode 104 is nested so that the circular through opening 85 of the middle silicon electrode 84 in which the small silicon electrode 104 is nested and the square opening 89 of the large silicon electrode 87 face each other. While the electrode 87 and the medium-sized silicon electrode 84 are heated to, for example, 350 ° C. by a heater, a voltage of, for example, 400 V is applied by a DC power supply so that the large-sized silicon electrode 87 is negative and the medium-sized silicon electrode 84 is positive. Anodic bonding. Next, by removing the exposed portion of the thermal oxide film using hydrofluoric acid, an Einzel-type silicon lens combining three silicon electrodes is completed.

【0093】図17(c)参照 この場合、中型シリコン電極84と大型シリコン電極8
7との間は残存する熱酸化膜90によって電気的に分離
されているが、中型シリコン電極84と小型シリコン電
極81との間は直接的に接合して電気的に短絡している
ので、実効的に2枚組のシリコンレンズとなる。
Referring to FIG. 17C, in this case, the middle silicon electrode 84 and the large silicon electrode 8
7 are electrically separated by the remaining thermal oxide film 90, but the middle silicon electrode 84 and the small silicon electrode 81 are directly joined and electrically short-circuited. The result is a two-piece silicon lens.

【0094】この本発明の第4の実施の形態において
は、3つのシリコン電極を用いて2枚組のシリコンレン
ズとしているが、一方の電極を2つのシリコン電極、即
ち、小型電極104と中型シリコン電極84とによって
構成しているので、その外部への露出部は電気的に同電
位の平坦面で構成され、したがって、小型シリコン電極
104の四角形開口部106と中型シリコン電極84の
四角形開口部86は、電界分布に影響を与えないので、
より均一な電界分布を形成することが可能になる。
In the fourth embodiment of the present invention, three silicon electrodes are used to form a two-piece silicon lens, but one electrode is composed of two silicon electrodes, that is, a small electrode 104 and a medium silicon Since it is constituted by the electrode 84, the exposed portion to the outside is constituted by a flat surface having the same electric potential electrically. Therefore, the square opening 106 of the small silicon electrode 104 and the square opening 86 of the medium silicon electrode 84 are formed. Does not affect the electric field distribution,
It is possible to form a more uniform electric field distribution.

【0095】以上、本発明の各実施の形態を説明してき
たが、本発明は、各実施の形態に記載した構成に限られ
るものではなく、各種の変更が可能である。例えば、上
記の各実施の形態の説明においては、{111}面を形
成する際の異方性エッチャントとしてEPWを用いてい
るが、EPWに限られるものではなく、水酸化カリウム
溶液(KOH)を用いても良い。なお、KOHを用いる
場合には、保護膜としてSiO2 膜の代わりにSi3
4 膜を用いる必要がある。
The embodiments of the present invention have been described above.
However, the present invention is limited to the configuration described in each embodiment.
Instead, various changes are possible. For example, on
In the description of each of the embodiments, the {111} plane is formed.
EPW is used as an anisotropic etchant for
But not limited to EPW, potassium hydroxide
A solution (KOH) may be used. In addition, use KOH
In such a case, SiO 2 is used as a protective film.TwoSi instead of filmThreeN
FourIt is necessary to use a membrane.

【0096】また、上記の各実施の形態の説明において
は、シリコン電極を構成するためのシリコンウェハの不
純物濃度或いは比抵抗については言及していないもの
の、例えば、比抵抗が1Ω・cmのn型シリコンを用い
れば良い。
Although the above embodiments do not refer to the impurity concentration or the specific resistance of a silicon wafer for forming a silicon electrode, for example, an n-type silicon substrate having a specific resistance of 1 Ω · cm is used. Silicon may be used.

【0097】また、n型シリコンウェハを用いる場合に
は、エッチング終点検出を容易にするために、予め、円
形開口部を設ける側に20〜30μmの厚さにp型層を
形成しても良いものである。
When an n-type silicon wafer is used, a p-type layer having a thickness of 20 to 30 μm may be previously formed on the side where the circular opening is provided in order to easily detect the etching end point. Things.

【0098】また、上記の第1の実施の形態において
は、第1のシリコン電極の表面を熱酸化し、第1のシリ
コン電極側が負になるようにバイアスして陽極接合して
いるが、第2のシリコン電極の表面を熱酸化しても良い
ものであり、いずれにしても、熱酸化膜を形成した側の
シリコン電極側が負になるようにバイアスすれば良い。
In the first embodiment, the surface of the first silicon electrode is thermally oxidized, and the first silicon electrode side is biased so as to be negative and anodic bonding is performed. The surface of the second silicon electrode may be thermally oxidized. In any case, the bias may be applied so that the silicon electrode side on which the thermal oxide film is formed becomes negative.

【0099】また、上記の第2乃至第4の実施の形態に
おいては、大型シリコン電極の厚膜部の外壁面も{11
1}面で構成しているが、必ずしも{111}面である
必要はなく、図5における製造方法に示したように、ダ
イシングによって垂直面にしても良いものである。
In the second to fourth embodiments, the outer wall surface of the thick film portion of the large silicon electrode also has
Although the plane is constituted by the 1 plane, the plane is not necessarily required to be the {111} plane, and may be a vertical plane by dicing as shown in the manufacturing method in FIG.

【0100】また、上記の各実施の形態においては、シ
リコンレンズを2枚組或いは3枚組で構成しているが、
4枚組以上によって構成しても良いものであり、第2の
実施の形態のように組み込む場合には、少なくとも内側
に組み込む2つ以上のシリコン電極に対して電極引出し
部を構成する突出部を設ける必要がある。
In each of the above embodiments, the silicon lens is constituted by a set of two or three lenses.
It may be constituted by a set of four or more. In the case of assembling as in the second embodiment, at least two or more silicon electrodes to be incorporated inside are provided with protrusions constituting electrode lead portions. Must be provided.

【0101】[0101]

【発明の効果】本発明によれば、シリコン単結晶の有す
るエッチング異方性を利用することによって形成した
{111}面を利用して入れ子状に組み込むことによ
り、各シリコン電極に設けた電子ビームの通過口となる
円形貫通開口部を自己整合的に位置合わせすることがで
き、また、各シリコン電極間の距離をより接近させるこ
とができるので、電子ビーム軌道上での電界の不均一性
を緩和させて電子ビームの収差を小さくすることがで
き、それによって、シリコンレンズの高性能化或いは低
コスト化に寄与するころが大きい。
According to the present invention, the electron beam provided on each silicon electrode is nested using the {111} plane formed by utilizing the etching anisotropy of the silicon single crystal. The self-aligning positioning of the circular through-opening, which is the passage opening of the silicon electrode, and the distance between the silicon electrodes can be made closer, thereby reducing the non-uniformity of the electric field on the electron beam orbit. It is possible to reduce the aberration of the electron beam by alleviating it, thereby greatly contributing to higher performance or lower cost of the silicon lens.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の原理的構成の説明図である。FIG. 1 is an explanatory diagram of a basic configuration of the present invention.

【図2】本発明の第1の実施の形態の途中までの製造工
程の説明図である。
FIG. 2 is an explanatory diagram of a manufacturing process partway through the first embodiment of the present invention.

【図3】本発明の第1の実施の形態の図2以降の途中ま
での製造工程の説明図である。
FIG. 3 is an explanatory diagram of a manufacturing process of the first embodiment of the present invention up to the middle of FIG. 2;

【図4】第1のシリコン電極の構造の説明図である。FIG. 4 is an explanatory diagram of a structure of a first silicon electrode.

【図5】第1のシリコン電極の他の製造工程の説明図で
ある。
FIG. 5 is an explanatory diagram of another manufacturing process of the first silicon electrode.

【図6】本発明の第1の実施の形態の図3以降の途中ま
での製造工程の説明図である。
FIG. 6 is an explanatory view of a manufacturing process of the first embodiment of the present invention up to the middle of FIG. 3;

【図7】第2のシリコン電極の構造の説明図である。FIG. 7 is an explanatory diagram of a structure of a second silicon electrode.

【図8】本発明の第1の実施の形態の図6以降の途中ま
での製造工程の説明図である。
FIG. 8 is an explanatory view of a manufacturing process of the first embodiment of the present invention up to the middle of FIG. 6;

【図9】本発明の第2の実施の形態の途中までの製造工
程の説明図である。
FIG. 9 is an explanatory diagram of a manufacturing process partway through a second embodiment of the present invention.

【図10】本発明の第2の実施の形態の図9以降の途中
までの製造工程の説明図である。
FIG. 10 is an explanatory view of the manufacturing process of the second embodiment of the present invention up to the middle of FIG. 9;

【図11】本発明の第2の実施の形態の図10以降の途
中までの製造工程の説明図である。
FIG. 11 is an explanatory diagram of a manufacturing process of the second embodiment of the present invention up to the middle of FIG. 10;

【図12】本発明の第2の実施の形態の図11以降の製
造工程の説明図である。
FIG. 12 is an explanatory view of the manufacturing process of the second embodiment of the present invention after FIG. 11;

【図13】本発明の第3の実施の形態の説明図である。FIG. 13 is an explanatory diagram of a third embodiment of the present invention.

【図14】本発明の第3の実施の形態の中型シリコン電
極の途中までの製造工程の説明図である。
FIG. 14 is an explanatory diagram of a manufacturing process of a middle-sized silicon electrode according to the third embodiment of the present invention halfway;

【図15】本発明の第3の実施の形態の中型シリコン電
極の図14以降の製造工程の説明図である。
FIG. 15 is an explanatory diagram of a manufacturing process of the middle-sized silicon electrode according to the third embodiment of the present invention after FIG. 14;

【図16】本発明の第3の実施の形態の中型シリコン電
極の構造の説明図である。
FIG. 16 is an explanatory diagram of a structure of a medium-sized silicon electrode according to the third embodiment of this invention.

【図17】本発明の第4の実施の形態の説明図である。FIG. 17 is an explanatory diagram of a fourth embodiment of the present invention.

【図18】従来のシリコン電極の構造の説明図である。FIG. 18 is an explanatory view of a structure of a conventional silicon electrode.

【図19】従来のシリコンレンズの構造の説明図であ
る。
FIG. 19 is an explanatory diagram of a structure of a conventional silicon lens.

【符号の説明】[Explanation of symbols]

1 シリコン電極 2 円形貫通開口 3 薄膜部 4 厚膜部 5 シリコン電極 6 円形貫通開口 7 薄膜部 8 厚膜部 9 絶縁膜 10 第1のシリコン電極 11 シリコンウェハ 12 熱酸化膜 13 レジストパターン 14 円形開口 15 円形開口 16 円形開口 17 熱酸化膜 18 レジストパターン 19 四角形開口 20 四角形開口 21 四角形開口部 22 円形貫通開口部 23 薄膜部 24 厚膜部 25 熱酸化膜 26 開口部 27 直流電源 28 ヒーター 30 第2のシリコン電極 31 シリコンウェハ 32 レジストパターン 33 円形開口 34 円形開口 35 レジストパターン 36 四角形開口 37 四角形開口部 38 円形貫通開口部 39 薄膜部 40 厚膜部 50 中型シリコン電極 51 シリコンウェハ 52 レジストパターン 53 円形開口 54 円形開口部 55 段差部 56 レジストパターン 57 四角形開口部 58 円形貫通開口部 59 切り欠き部 60 小型シリコン電極 61 シリコンウェハ 62 レジストパターン 63 円形開口 64 円形開口部 65 レジストパターン 66 四角形開口部 67 円形貫通開口部 68 突出部 70 大型シリコン電極 71 シリコンウェハ 72 レジストパターン 73 四角形開口部 74 円形貫通開口部 75 切り欠き部 81 小型シリコン電極 82 円形貫通開口部 83 四角形開口部 84 中型シリコン電極 85 円形貫通開口部 86 四角形開口部 87 大型シリコン電極 88 円形貫通開口部 89 四角形開口部 90 熱酸化膜 91 熱酸化膜 92 シリコンウェハ 93 熱酸化膜 94 レジストパターン 95 円形開口 96 円形開口 97 円形開口部 98 熱酸化膜 99 レジストパターン 100 熱酸化膜 101 レジストパターン 102 四角形開口 103 四角形開口 104 小型シリコン電極 105 円形貫通開口部 106 四角形開口部 110 第1のシリコン電極 111 円形貫通開口部 112 四角形開口部 113 薄膜部 114 厚膜部 120 第2のシリコン電極 121 円形貫通開口部 122 四角形開口部 130 ガラス Reference Signs List 1 silicon electrode 2 circular through opening 3 thin film part 4 thick film part 5 silicon electrode 6 circular through opening 7 thin film part 8 thick film part 9 insulating film 10 first silicon electrode 11 silicon wafer 12 thermal oxide film 13 resist pattern 14 circular opening Reference Signs List 15 circular opening 16 circular opening 17 thermal oxide film 18 resist pattern 19 square opening 20 square opening 21 square opening 22 circular through opening 23 thin film portion 24 thick film portion 25 thermal oxide film 26 opening 27 DC power supply 28 heater 30 second Silicon electrode 31 silicon wafer 32 resist pattern 33 circular opening 34 circular opening 35 resist pattern 36 square opening 37 square opening 38 circular through opening 39 thin film part 40 thick film part 50 medium silicon electrode 51 silicon wafer 52 resist pattern 53 circular opening 5 Circular opening 55 Stepped portion 56 Resist pattern 57 Square opening 58 Circular through opening 59 Notch 60 Small silicon electrode 61 Silicon wafer 62 Resist pattern 63 Circular opening 64 Circular opening 65 Resist pattern 66 Square opening 67 Circular through opening Part 68 Projecting part 70 Large silicon electrode 71 Silicon wafer 72 Resist pattern 73 Square opening 74 Circular through opening 75 Notch 81 Small silicon electrode 82 Circular through opening 83 Square opening 84 Medium silicon electrode 85 Circular through opening 86 Square opening 87 Large silicon electrode 88 Circular through opening 89 Square opening 90 Thermal oxide film 91 Thermal oxide film 92 Silicon wafer 93 Thermal oxide film 94 Resist pattern 95 Circular opening 96 Circular opening 97 Circular opening 98 thermal oxide film 99 resist pattern 100 thermal oxide film 101 resist pattern 102 square opening 103 square opening 104 small silicon electrode 105 circular through opening 106 square opening 110 first silicon electrode 111 circular through opening 112 square opening 113 thin film Part 114 Thick film part 120 Second silicon electrode 121 Circular through opening 122 Square opening 130 Glass

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 結晶方位を利用した四角形開口により薄
膜部とその周辺の厚膜部とからなるダイヤフラム構造の
前記薄膜部に円形の貫通開口部を設けたシリコン電極を
複数個組み合わせて構成するシリコンレンズにおいて、
少なくとも1対のシリコン電極が、互いの{111}面
を絶縁膜を介して接触していることを特徴とするシリコ
ンレンズ。
1. A silicon structure comprising a combination of a plurality of silicon electrodes in which a circular through opening is provided in a thin film portion of a diaphragm structure comprising a thin film portion and a thick film portion around the thin film portion by a rectangular opening utilizing a crystal orientation. In the lens,
A silicon lens, characterized in that at least one pair of silicon electrodes is in contact with each other on {111} surfaces via an insulating film.
【請求項2】 上記シリコン電極が3個以上からなり、
上記四角形開口を利用して、相対的に大きな四角形開口
を有するシリコン電極に対して、相対的に小さな四角形
開口を有するシリコン電極を、四角形開口の大きさが内
側から外側に向かって上下に交互に大きくなるように入
れ子状に組み合わせるとともに、内部に入れ子を組み込
んだ相対的に大きな四角形開口を有するシリコン電極の
周囲に形成された厚膜部に少なくとも一つの切り欠き部
を設けたことを特徴とする請求項1記載のシリコンレン
ズ。
2. The method according to claim 1, wherein the silicon electrode comprises three or more electrodes,
Utilizing the rectangular opening, a silicon electrode having a relatively small rectangular opening is alternately arranged with a silicon electrode having a relatively small rectangular opening from the inner side to the outer side. It is characterized in that at least one cutout portion is provided in a thick film portion formed around a silicon electrode having a relatively large square opening with a nest incorporated therein while being nested so as to become larger. The silicon lens according to claim 1.
【請求項3】 上記シリコン電極が3個以上からなり、
上記四角形開口を利用して、相対的に大きな四角形開口
を有するシリコン電極に対して、相対的に小さな四角形
開口を有するシリコン電極を、四角形開口の大きさの順
に順次配列するように入れ子状に組み合わせることを特
徴とする請求項1記載のシリコンレンズ。
3. The method according to claim 2, wherein the silicon electrode comprises three or more electrodes,
Utilizing the square opening, a silicon electrode having a relatively small square opening is nested with a silicon electrode having a relatively small square opening so as to be sequentially arranged in the order of the size of the square opening. The silicon lens according to claim 1, wherein:
JP27995199A 1999-09-30 1999-09-30 Silicon lens Expired - Fee Related JP3511233B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27995199A JP3511233B2 (en) 1999-09-30 1999-09-30 Silicon lens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27995199A JP3511233B2 (en) 1999-09-30 1999-09-30 Silicon lens

Publications (2)

Publication Number Publication Date
JP2001101968A true JP2001101968A (en) 2001-04-13
JP3511233B2 JP3511233B2 (en) 2004-03-29

Family

ID=17618207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27995199A Expired - Fee Related JP3511233B2 (en) 1999-09-30 1999-09-30 Silicon lens

Country Status (1)

Country Link
JP (1) JP3511233B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503734A (en) * 2004-06-21 2008-02-07 カプレス・アクティーゼルスカブ How to align the probe
JP6146840B1 (en) * 2016-08-04 2017-06-14 日本新工芯技株式会社 Electrode plate
JP6146839B1 (en) * 2016-08-04 2017-06-14 日本新工芯技株式会社 Ring for electrode
JP6176620B1 (en) * 2017-02-02 2017-08-09 日本新工芯技株式会社 Ring for electrode
JP2017218360A (en) * 2016-06-10 2017-12-14 日本新工芯技株式会社 Production method of regenerated silicon member

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008503734A (en) * 2004-06-21 2008-02-07 カプレス・アクティーゼルスカブ How to align the probe
JP2017218360A (en) * 2016-06-10 2017-12-14 日本新工芯技株式会社 Production method of regenerated silicon member
WO2018025780A1 (en) * 2016-08-04 2018-02-08 日本新工芯技株式会社 Ring for electrode
JP6146839B1 (en) * 2016-08-04 2017-06-14 日本新工芯技株式会社 Ring for electrode
JP2018022801A (en) * 2016-08-04 2018-02-08 日本新工芯技株式会社 Electrode ring
JP2018022802A (en) * 2016-08-04 2018-02-08 日本新工芯技株式会社 Electrode plate
WO2018025781A1 (en) * 2016-08-04 2018-02-08 日本新工芯技株式会社 Electrode plate
JP6146840B1 (en) * 2016-08-04 2017-06-14 日本新工芯技株式会社 Electrode plate
US10580621B2 (en) 2016-08-04 2020-03-03 Thinkon New Technology Japan Corporation Electrode Plate
EP3496134A4 (en) * 2016-08-04 2020-03-18 Thinkon New Technology Japan Corporation Ring for electrode
US11380525B2 (en) 2016-08-04 2022-07-05 Thinkon New Technology Japan Corporation Ring for electrode
JP6176620B1 (en) * 2017-02-02 2017-08-09 日本新工芯技株式会社 Ring for electrode
JP2018022866A (en) * 2017-02-02 2018-02-08 日本新工芯技株式会社 Electrode ring

Also Published As

Publication number Publication date
JP3511233B2 (en) 2004-03-29

Similar Documents

Publication Publication Date Title
US7960693B2 (en) Microengineered electrode assembly
US6620712B2 (en) Defined sacrifical region via ion implantation for micro-opto-electro-mechanical system (MOEMS) applications
US6195214B1 (en) Microcolumn assembly using laser spot welding
JP2008181040A (en) Optical scanning mirror
US6188167B1 (en) Micro electron beam source and a fabrication process thereof
JP2007266525A (en) Charged particle beam lens array, charged particle beam exposure device employing the charged particle beam lens array
JP3511233B2 (en) Silicon lens
US20120257268A1 (en) Actuator, optical scanner, and image forming apparatus
JP2015179207A (en) Optical fiber holding member, endoscope, and method of producing optical fiber holding member
CA2229731C (en) Method for fabrication of discrete dynode electron multipliers
JP3195547B2 (en) Vacuum sealed field emission type electron source device and manufacturing method thereof
US20090026363A1 (en) Performance enhancement through use of higher stability regions and signal processing in non-ideal quadrupole mass filters
JP3079993B2 (en) Vacuum micro device and manufacturing method thereof
JP2008181042A (en) Semiconductor structure and method of manufacturing the same
JP2006528830A (en) Microcolumn lens assembly manufacturing method and lens assembly manufactured by the method
JP4347433B2 (en) Manufacturing method of micro multipolar electrode
JPH05266789A (en) Manufacture of electron beam device
JPH08306302A (en) Field emission type electron source and its manufacture
JPH05226324A (en) Manufacture of semiconductor device
KR100497839B1 (en) Method of manufacturing a micro column combined emission
JP2022134384A (en) Microchannel plate and manufacturing method thereof
JP2007012753A (en) Stencil mask and its manufacturing method
JP2000243692A (en) Manufacture of blank for transfer mask
JP3795192B2 (en) Deflector, method of manufacturing the same, and electron beam apparatus
JPH0512994A (en) Manufacture of laminate type micro-channel

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees