JP2001100900A - Coordinate reader - Google Patents

Coordinate reader

Info

Publication number
JP2001100900A
JP2001100900A JP27751799A JP27751799A JP2001100900A JP 2001100900 A JP2001100900 A JP 2001100900A JP 27751799 A JP27751799 A JP 27751799A JP 27751799 A JP27751799 A JP 27751799A JP 2001100900 A JP2001100900 A JP 2001100900A
Authority
JP
Japan
Prior art keywords
circuit
coil
signal
voltage
loop coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27751799A
Other languages
Japanese (ja)
Inventor
Hironaga Wakayama
裕修 若山
Tsutomu Ohashi
勉 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP27751799A priority Critical patent/JP2001100900A/en
Publication of JP2001100900A publication Critical patent/JP2001100900A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a coordinate reader, capable of reading coordinates at high speed by shortening timing to read amplitude information out of respective loop coils. SOLUTION: An electronic blackboard is composed of a pen for generating an alternating field and a writing panel. An induced voltage is generated in a loop coil 23 by the pen and amplified by an amplifier 50c, while successively connecting the respective coils 23 by an X coil switching circuit 50a and a Y-coil switching circuit 50b, noises at the time of switching are muted by a mute circuit 46 and filtered by a band pass filter 50b, and the amplitude of partial signals is detected by an amplitude detecting circuit 51 provided with a rectifying circuit and a smoothing circuit. When a voltage from one coil is finished by an A/D converting circuit 52, the smoothing circuit is grounded by a switching circuit 41, and the next coil can be sampled promptly. Thus, coordinates can be read at a high speed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、電子黒板等に利用
可能な処理の高速化を図った座標読取装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a coordinate reading apparatus which speeds up processing which can be used for an electronic blackboard or the like.

【0002】[0002]

【従来の技術】座標読取装置として、例えば、ホワイト
ボード等にインクを使用したマーカーペンで文字や図形
を描くと、このボード上に描かれた文字や図形の座標が
読み取られデジタルデータとして取り込まれるいわゆる
電子黒板等が提案されている。この電子黒板では、磁界
の変化を与える位置指示部と、XY方向に敷設された複
数のループコイルとが磁気結合して、その磁界の変化に
よりボード上の位置指示部であるマーカーペンの座標位
置を読み取るものである。この磁界の変化を読み取るた
めに、各ループコイルからの信号を順次切り替え、振幅
検波をして、各ループコイルの入力信号の振幅情報を得
て、この振幅情報に基づいて位置情報を演算する。この
場合、振幅情報を得るためには、入力信号を振幅検波す
る必要があるが、この振幅検波をするために、入力信号
の整流後、例えばRC並列回路を用いて平滑化を行う平
滑回路を備えたものがある。この平滑回路によって、検
波信号が円滑になりキャリアリークを防止して振幅情報
を得ることが可能になるため、整流後の信号は十分に平
滑化されることが望ましい。
2. Description of the Related Art As a coordinate reading device, for example, when a character or figure is drawn on a white board or the like with a marker pen using ink, the coordinates of the character or figure drawn on the board are read and captured as digital data. A so-called electronic blackboard has been proposed. In this electronic blackboard, a position indicator for giving a change in magnetic field and a plurality of loop coils laid in the X and Y directions are magnetically coupled, and the change in the magnetic field causes the coordinate position of a marker pen which is a position indicator on the board to change. Is to read. In order to read the change in the magnetic field, the signals from each loop coil are sequentially switched, amplitude detection is performed, amplitude information of the input signal of each loop coil is obtained, and position information is calculated based on the amplitude information. In this case, in order to obtain amplitude information, it is necessary to perform amplitude detection on the input signal. To perform the amplitude detection, a smoothing circuit that performs rectification of the input signal and performs smoothing using, for example, an RC parallel circuit is used. Some have been provided. This smoothing circuit makes it possible to smooth the detection signal and prevent carrier leakage to obtain amplitude information. Therefore, it is desirable that the rectified signal be sufficiently smoothed.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、例え
ば、平滑回路にRC回路を用いた場合、振幅の平滑化に
伴う検波信号の立ち上がりと、立ち下がりの時間は抵抗
RとキャパシタンスCの値の組み合わせから定められる
時定数により決定されている。もし、キャパシタンスC
に流入する電流が小さければ、電圧を測定するのに必要
な安定した電圧になるまでの検波信号の立ち上がり時間
がかかり、電圧の測定に時間がかかってしまう。一方、
検波信号の立ち上がりを早くしようとすれば、抵抗Rを
大きくして、キャパシタンスCに流入する電流を大きく
することが必要であり、この場合は、電圧上昇の立ち上
がりは早くなるが、一旦キャパシタンスCが充電される
と、ループコイルからの入力信号を遮断してもこのキャ
パシタンスCが放電するまでの所要時間が長くなる。即
ち1つのループコイルから振幅情報を得た直後にそのル
ープコイルから次のループコイルに切り替えて振幅情報
を得ようとしても、入力がないのに拘わらずキャパシタ
ンスCに電荷が残っているため出力をし、正確な振幅情
報が得られないため、キャパシタンスCの放電が完了す
るまでの待ち時間をとらなければならない。その結果、
すべてのループコイルから振幅情報を得るためには一定
の時間がかかり、データの高速な読取ができないという
問題があった。
However, for example, when an RC circuit is used as the smoothing circuit, the rise and fall times of the detection signal due to the smoothing of the amplitude depend on the combination of the values of the resistance R and the capacitance C. It is determined by a fixed time constant. If the capacitance C
If the current flowing into the detector is small, it takes a long time for the detection signal to reach a stable voltage required for measuring the voltage, and it takes time to measure the voltage. on the other hand,
In order to increase the rise of the detection signal, it is necessary to increase the resistance R and increase the current flowing into the capacitance C. In this case, the rise of the voltage rises faster, but once the capacitance C is increased. When charged, the time required until the capacitance C is discharged becomes longer even if the input signal from the loop coil is cut off. That is, immediately after obtaining the amplitude information from one loop coil, even if the loop coil is switched to the next loop coil to obtain the amplitude information, the charge remains in the capacitance C irrespective of the absence of the input. However, since accurate amplitude information cannot be obtained, it is necessary to wait for the discharge of the capacitance C to be completed. as a result,
It takes a certain amount of time to obtain amplitude information from all loop coils, and there is a problem that data cannot be read at high speed.

【0004】この発明は上記課題を解決するものであ
り、各ループコイルからの振幅情報の読み出しをする切
り替えのタイミングを短くして、高速な座標読取が可能
な座標読取装置を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide a coordinate reading apparatus capable of performing high-speed coordinate reading by shortening a switching timing for reading amplitude information from each loop coil. And

【0005】[0005]

【課題を解決するための手段】この目的を達成するため
に、請求項1に係る発明の座標読取装置では、磁界の変
化を与える位置指示部と、複数のループコイルを備えた
受信部とを備えて前記位置指示部と磁気結合可能に構成
され、その磁界の変化により前記受信部における前記位
置指示部の位置を読み取る座標読取装置において、前記
受信部は、前記ループコイルを順次選択して切り替えて
入力するループコイル選択手段と、整流回路と、平滑回
路とを備え、入力された信号を振幅検波する振幅検波回
路と、前記振幅検波された信号に対して所定の時間間隔
での読み出し、振幅の比較、電圧値の記憶によりサンプ
リング処理を行うサンプリング手段と、前記平滑回路と
並列に設けられ、一端が接地されたスイッチング回路
と、前記サンプリング処理の終了後に前記スイッチング
回路を作動させて前記平滑回路に対して接地電位にする
ように作動する放電制御手段とを備えたことを特徴とす
る。
In order to achieve this object, a coordinate reading apparatus according to the first aspect of the present invention comprises a position indicating section for changing a magnetic field and a receiving section having a plurality of loop coils. A coordinate reading device that is provided so as to be magnetically coupled to the position indicating unit, and reads the position of the position indicating unit in the receiving unit based on a change in the magnetic field, wherein the receiving unit sequentially selects and switches the loop coil. And a rectifier circuit, a smoothing circuit, and an amplitude detection circuit for detecting the amplitude of the input signal, reading the amplitude-detected signal at predetermined time intervals, Sampling means for performing a sampling process by comparing the voltage value and storing the voltage value; a switching circuit provided in parallel with the smoothing circuit, one end of which is grounded; It actuates the switching circuit after the end of treatment, characterized in that a discharge control means operable to ground potential with respect to the smoothing circuit.

【0006】この構成に係る座標読取装置では、ループ
コイル選択手段によりループコイルを順次選択して切り
替えて入力して、整流回路と平滑回路とを備えた振幅検
波回路により入力された信号を振幅検波し、サンプリン
グ手段により振幅検波された信号に対して所定の時間間
隔で読み出し、振幅の比較をし、電圧値を記憶すること
によりサンプリング処理を行ってピーク電圧を検出した
後に、放電制御手段により、平滑回路と並列に設けられ
一端が接地されたスイッチング回路を作動させて平滑回
路に対して接地電位にすることで、速やかに振幅検波回
路に次にサンプリングすべき電圧を入力可能な状態にす
ることができる。そのため、多数のコイルを順次スキャ
ンする場合に、そのループコイルからの振幅情報の読み
出しタイミングを短くして、高速な座標読取が可能とな
る。
In the coordinate reading apparatus according to this configuration, the loop coil is sequentially selected and switched by the loop coil selecting means, and the loop coil is input, and the signal inputted by the amplitude detection circuit having the rectifying circuit and the smoothing circuit is subjected to the amplitude detection. After reading the signal amplitude-detected by the sampling means at predetermined time intervals, comparing the amplitudes, performing a sampling process by storing the voltage value, and detecting the peak voltage, the discharge control means By operating a switching circuit provided in parallel with the smoothing circuit and having one end grounded to the ground potential with respect to the smoothing circuit, it is possible to promptly input a voltage to be sampled next to the amplitude detection circuit. Can be. Therefore, when sequentially scanning a large number of coils, the readout timing of the amplitude information from the loop coil can be shortened, and high-speed coordinate reading can be performed.

【0007】請求項2に係る発明の座標読取装置では、
請求項1に記載の座標読取装置の構成に加え、前記ルー
プコイル選択手段は、前記スイッチング回路作動後、所
定時間経過後に次のループコイルに切り替えることを特
徴とする。
In the coordinate reading device according to the second aspect of the present invention,
In addition to the configuration of the coordinate reading device according to the first aspect, the loop coil selecting means switches to a next loop coil after a predetermined time has elapsed after the operation of the switching circuit.

【0008】この構成に係る座標読取装置では、ループ
コイル選択手段により、スイッチング回路作動後、所定
時間経過後に次のループコイルに切り替えることで、1
つのループコイルの処理の終了後、次に処理すべきルー
プコイルの処理を開始するまでの時間を短縮化できる。
そのため、多数のコイルを順次スキャンする場合に、そ
のループコイルからの振幅情報の読み出しタイミングを
さらに短くして、高速な座標読取が可能となる。
In the coordinate reading device according to this configuration, the loop coil selecting means switches to the next loop coil after a predetermined time has elapsed after the operation of the switching circuit.
After the processing of one loop coil is completed, the time until the processing of the next loop coil to be processed can be shortened.
Therefore, when sequentially scanning a large number of coils, the timing for reading out the amplitude information from the loop coil can be further shortened, and high-speed coordinate reading can be performed.

【0009】請求項3に係る発明の座標読取装置では、
請求項1に記載の座標読取装置の構成に加え、前記ルー
プコイル選択手段は、所定間隔でループコイルの切り替
えを行うことを特徴とする。
In the coordinate reading device according to the third aspect of the present invention,
In addition to the configuration of the coordinate reading device according to the first aspect, the loop coil selecting means switches the loop coils at predetermined intervals.

【0010】この構成に係る座標読取装置では、ループ
コイル選択手段により、所定間隔でループコイルの切り
替えを行うことで、簡単な制御にすることができる一方
で、多数のコイルを順次スキャンする場合に、そのルー
プコイルからの振幅情報の読み出しタイミングをさらに
短くして、高速な座標読取が可能となる。
In the coordinate reading apparatus according to this configuration, the loop coil is switched at predetermined intervals by the loop coil selecting means, so that simple control can be achieved. The timing for reading the amplitude information from the loop coil can be further shortened, and high-speed coordinate reading can be performed.

【0011】請求項4に係る発明の座標読取装置では、
請求項1乃至請求項3のいずれかに記載の座標読取装置
の構成に加え、前記位置指示部は、所定周波数の交番磁
界を発生させる発振回路を備えたことを特徴とする。
[0011] In the coordinate reading apparatus of the invention according to claim 4,
In addition to the configuration of the coordinate reading device according to any one of claims 1 to 3, the position indicating section includes an oscillation circuit that generates an alternating magnetic field having a predetermined frequency.

【0012】この構成に係る座標読取装置では、位置指
示部が、所定周波数の交番磁界を発生させる発振回路を
備えたことで、位置指示部から比較的強い信号を得るこ
とができ、この比較的強い信号を、スイッチング回路等
を備えた受信部で高速に処理することで、ノイズに強く
且つ高速に座標を読み取ることができる。
In the coordinate reading device according to this configuration, since the position indicating section includes the oscillation circuit for generating the alternating magnetic field of the predetermined frequency, a relatively strong signal can be obtained from the position indicating section. By processing a strong signal at a high speed by a receiving unit provided with a switching circuit or the like, coordinates can be read at a high speed against noise.

【0013】請求項5に係る発明の座標読取装置では、
請求項1乃至請求項4のいずれかに記載の座標読取装置
の構成に加え、前記ループコイル選択手段により入力さ
れるループコイルが切り替えられる時に作動される前記
ループコイルからの入力を禁止又は減衰させるミュート
回路を備えたことを特徴とする。
[0013] In the coordinate reading apparatus according to the fifth aspect of the present invention,
In addition to the configuration of the coordinate reading device according to any one of claims 1 to 4, an input from the loop coil that is activated when the loop coil input by the loop coil selecting means is switched is inhibited or attenuated. A mute circuit is provided.

【0014】この構成に係る座標読取装置では、ループ
コイル選択手段により入力されるループコイルが切り替
えられる時に、ループコイルからの入力を禁止又は減衰
させるミュート回路が作動することにより、ループコイ
ル選択手段によりループコイルが切り替えられる時に発
生するスイッチングノイズの影響を小さくし、座標読取
精度を向上させることができる。
In the coordinate reading device according to this configuration, when the loop coil input by the loop coil selecting means is switched, the mute circuit for inhibiting or attenuating the input from the loop coil is operated, whereby the loop coil selecting means operates. The effect of switching noise generated when the loop coil is switched can be reduced, and the coordinate reading accuracy can be improved.

【0015】[0015]

【発明の実施の形態】以下、この発明に係る座標読取装
置を、好ましい実施の形態である電子黒板1により添付
図面を参照して説明する。ここでは電子黒板とは、ペン
によりボード上に手書き文字や図形等を描くと同時に、
交番磁界を発生する送信部であるペンのボード上の位置
を、ボードの奥に敷設した複数のループコイルを備えた
受信部により、磁気結合して読み取るものをいう。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A coordinate reading apparatus according to the present invention will be described below with reference to the accompanying drawings using an electronic blackboard 1 as a preferred embodiment. Here, an electronic blackboard is used to draw handwritten characters and figures on the board with a pen,
A pen that is a transmitting unit that generates an alternating magnetic field is magnetically coupled to and read by a receiving unit having a plurality of loop coils laid in the back of the pen.

【0016】図1は、電子黒板1の主要構成を示す外観
斜視図である。図1に示すように、電子黒板1は、位置
指示部であるペン60と、受信部である筆記パネル10
とから構成されるが、まず、位置指示部であるペン60
の主要構成について図3及び図8を参照して説明する。
図3は、ペン60の内部構造を示す説明図であり、図8
は、図3に示すペン60の電気的構成を示す説明図であ
る。
FIG. 1 is an external perspective view showing the main structure of the electronic blackboard 1. As shown in FIG. 1, the electronic whiteboard 1 includes a pen 60 as a position indicating unit and a writing panel 10 as a receiving unit.
First, a pen 60 as a position indicating unit is used.
Will be described with reference to FIG. 3 and FIG.
FIG. 3 is an explanatory diagram showing the internal structure of the pen 60, and FIG.
FIG. 4 is an explanatory diagram illustrating an electrical configuration of the pen 60 illustrated in FIG. 3.

【0017】図3に示すように、ペン60には円筒形状
の胴体部61aと、この胴体部61aの後端に着脱可能
に取り付けられた蓋61cとが備えられている。胴体部
61aの内部には、発振コイルとなるコイルL1と、矢
印F2で示す方向に取り出し可能なインクカートリッジ
63と、このインクカートリッジ63に挿入されたペン
先62と、コイルL1から交番磁界を発生させるための
発振回路等が実装された回路基板69と、この回路基板
69に電気を供給する電源である電池70とが設けられ
ている。このコイルL1は、内径が15mm程度で長さ
が15mm程度に200回巻きされて環状に形成され
る。また、筆記面21a(図1参照)と当接するペン先
62の先端からおよそ20mm程度離して配置されてい
る。
As shown in FIG. 3, the pen 60 is provided with a cylindrical body 61a and a lid 61c detachably attached to the rear end of the body 61a. Inside the body portion 61a, a coil L1 serving as an oscillation coil, an ink cartridge 63 that can be taken out in a direction indicated by an arrow F2, a pen point 62 inserted into the ink cartridge 63, and an alternating magnetic field are generated from the coil L1. A circuit board 69 on which an oscillating circuit and the like for mounting are mounted, and a battery 70 as a power supply for supplying electricity to the circuit board 69 are provided. The coil L1 is formed into an annular shape by being wound 200 times to an inner diameter of about 15 mm and a length of about 15 mm. In addition, the pen tip 62 is arranged at a distance of about 20 mm from the tip of the pen tip 62 that contacts the writing surface 21a (see FIG. 1).

【0018】また、インクカートリッジ63と回路基板
69との間には、上記回路基板69等への電気の供給及
び遮断を行うための押しボタン式のスイッチ67が設け
られている。スイッチ67は、ペン先62を筆記面21
a(図1参照)に押し付け、インクカートリッジ63が
矢印F1で示す方向へ移動するとONし、筆記を中止す
ると、スイッチ67内のばねにより矢印F2で示す方向
へ戻りOFFする。つまり、ペン60によって筆記面2
1aに筆記を行っているときのみコイルL1から交番磁
界が発生する。
Between the ink cartridge 63 and the circuit board 69, there is provided a push button type switch 67 for supplying and shutting off electricity to the circuit board 69 and the like. The switch 67 connects the pen tip 62 to the writing surface 21.
a (see FIG. 1), the ink cartridge 63 is turned on when the ink cartridge 63 moves in the direction indicated by the arrow F1, and when writing is stopped, the ink cartridge 63 returns to the direction indicated by the arrow F2 by a spring in the switch 67 and turns off. That is, the writing surface 2 is
An alternating magnetic field is generated from the coil L1 only when writing on 1a.

【0019】図8に示すように、回路基板69(図3参
照)に実装された回路は、インクの色やペン先の太さ等
のペン60(図3参照)の属性(以下ペン属性とい
う。)毎に異なる変調周波数が設定されたCR発振回路
69eと、このCR発振回路69eから発振された信号
を搬送する搬送波を発振するLC発振回路69cと、こ
のLC発振回路69cの発振周波数をCR発振回路69
eの変調周波数によってFSK(Frequency
Shift Keying)変調するFSK回路69d
とから構成される。搬送波の発振周波数は、LC発振回
路69cを構成するインダクタンスであるコイルL1及
びキャパシタンスであるコンデンサC1,C2,C3に
よって決定され、変調周波数fmは、CR発振回路69
eを構成するコンデンサC5及び抵抗R2、可変抵抗R
3によって決定される。また、搬送波の発振周波数の周
波数偏位は、FSK回路69dのコンデンサC4の容量
によって決定される。
As shown in FIG. 8, the circuit mounted on the circuit board 69 (see FIG. 3) has attributes of the pen 60 (see FIG. 3) such as ink color and pen tip thickness (hereinafter referred to as pen attributes). ), A CR oscillation circuit 69e in which a different modulation frequency is set for each, an LC oscillation circuit 69c that oscillates a carrier that carries a signal oscillated from the CR oscillation circuit 69e, and an oscillation frequency of the LC oscillation circuit 69c Oscillation circuit 69
fSK (Frequency)
Shift Keying) FSK circuit 69d that modulates
It is composed of The oscillation frequency of the carrier wave is determined by the coil L1 which is an inductance and the capacitors C1, C2 and C3 which are capacitances of the LC oscillation circuit 69c, and the modulation frequency fm is determined by the CR oscillation circuit 69c.
e, a capacitor C5 and a resistor R2, and a variable resistor R
3 determined. The frequency deviation of the carrier oscillation frequency is determined by the capacitance of the capacitor C4 of the FSK circuit 69d.

【0020】ペン属性と変調周波数fmとの関係は、そ
の関係を説明する図10に示すように設定されている。
図10において、「細」とはペン先62(図3参照)が
細いことを示しており、「太」とはペン先62が太いこ
とを示す。例えば、「黒太」とは、ペン先62が太く黒
色インクを使用するペン60を示す。なお、イレーサ4
0もコイルを内蔵しており、そのコイルから発生した交
番磁界によってループコイル23に発生した信号に基づ
いてイレーサ40による消去範囲を演算するため、イレ
ーサ40にも変調周波数fmを割り当て、ペン60と識
別する。
The relationship between the pen attribute and the modulation frequency fm is set as shown in FIG. 10 for explaining the relationship.
In FIG. 10, “thin” indicates that the pen tip 62 (see FIG. 3) is thin, and “thick” indicates that the pen tip 62 is thick. For example, “black thick” indicates the pen 60 whose pen tip 62 is thick and uses black ink. In addition, eraser 4
0 also has a built-in coil, and calculates the erasure range of the eraser 40 based on the signal generated in the loop coil 23 by the alternating magnetic field generated from the coil. Identify.

【0021】図8において、スイッチ67がONする
と、電池70の電気が各回路に供給され、CR発振回路
69eの集積回路IC3の出力がFSK回路69dのM
OSFETのゲートをスイッチングし、コンデンサC3
とコンデンサC4とを並列に接続することで静電容量を
変化させ、もってLC発振回路69cから発振した搬送
波がCR発振回路69eから発振された信号によって周
波数変調される。本実施の形態では、搬送波の中心周波
数は、410kHzであり、周波数偏位は±20kHz
である。また、本実施の形態では、集積回路IC1は東
芝製のTC7SLU04Fであり、集積回路IC2及び
IC3は共に東芝製のU04である。また、MOS F
ETは2SK2158である。抵抗R1及びR2は共に
1MΩであり、可変抵抗R3の可変範囲は0Ω〜1MΩ
である。コンデンサC1,C4,C5は、それぞれ0.
1μF,0.0015μF,100pFであり、コンデ
ンサC2,C3は共に0.0033μFである。さら
に、電池70は、LR44であり、その電圧は約1.5
Vである。
In FIG. 8, when the switch 67 is turned on, electricity of the battery 70 is supplied to each circuit, and the output of the integrated circuit IC3 of the CR oscillation circuit 69e is output to the MSK of the FSK circuit 69d.
Switching the gate of the OSFET, the capacitor C3
And the capacitor C4 are connected in parallel to change the capacitance, whereby the carrier oscillated from the LC oscillation circuit 69c is frequency-modulated by the signal oscillated from the CR oscillation circuit 69e. In the present embodiment, the center frequency of the carrier is 410 kHz, and the frequency deviation is ± 20 kHz.
It is. In the present embodiment, the integrated circuit IC1 is a TC7SLU04F made by Toshiba, and the integrated circuits IC2 and IC3 are both U04 made by Toshiba. Also, MOS F
ET is 2SK2158. The resistors R1 and R2 are both 1 MΩ, and the variable range of the variable resistor R3 is 0Ω to 1MΩ.
It is. Capacitors C1, C4 and C5 are respectively set to 0.
1 μF, 0.0015 μF, and 100 pF, and the capacitors C2 and C3 are both 0.0033 μF. Further, the battery 70 is an LR44 and its voltage is about 1.5
V.

【0022】次に本実施の形態に係る電子黒板1の受信
部である筆記パネル10の構成について図1及び図2を
参照して説明する。ここで図2は、図1に示す電子黒板
1にパーソナルコンピュータ(以下、PCと略記す
る。)100及びプリンタ200を接続した状態を示す
説明図である。
Next, the configuration of a writing panel 10 as a receiving unit of the electronic whiteboard 1 according to the present embodiment will be described with reference to FIGS. Here, FIG. 2 is an explanatory diagram showing a state in which a personal computer (hereinafter abbreviated as PC) 100 and a printer 200 are connected to the electronic blackboard 1 shown in FIG.

【0023】図1に示すように電子黒板1には、筆記パ
ネル10と、筆記面21aに筆記を行うためのペン60
と、筆記された軌跡及びその軌跡を示すデータを消去す
るためのイレーサ40とが備えられている。筆記パネル
10には、枠状のフレーム11が備えられており、その
フレーム11には、筆記パネル本体20が組み込まれて
いる。フレーム11の前面下端には、その下端に沿って
板状の台12が前面に張り出す形で取り付けられてい
る。台12の上面には、ペン60を差して収容するため
のスタンド状の複数の凹部12aが形成されている。そ
の凹部12aの右側には、イレーサ40等を置くための
平面部12bが形成されている。
As shown in FIG. 1, the electronic blackboard 1 has a writing panel 10 and a pen 60 for writing on the writing surface 21a.
And an eraser 40 for erasing a written trajectory and data indicating the trajectory. The writing panel 10 includes a frame 11 having a frame shape, and the writing panel main body 20 is incorporated in the frame 11. A plate-like base 12 is attached to the lower end of the front surface of the frame 11 along the lower end so as to project to the front surface. On the upper surface of the table 12, a plurality of stand-shaped recesses 12a for accommodating the pen 60 are formed. On the right side of the concave portion 12a, a flat portion 12b for placing the eraser 40 and the like is formed.

【0024】フレーム11の前面右側には、操作部30
が設けられている。操作部30には、操作音や警告音等
の音を再生するスピーカ(SP)31と、筆記面21a
に筆記された内容を示すデータ(以下筆記データと略称
する。)を記憶したページ数を7セグメントのLEDに
よって表示するページ数表示LED32と、押す毎に1
ページずつ戻るページ戻りボタン33と、押す毎に1ペ
ージずつ送るページ送りボタン34と、記憶されている
筆記データを押す毎に1ページずつ消去する消去ボタン
35と、記憶されている筆記データをプリンタ200
(図2参照)へ出力するために押すプリンタ出力ボタン
36と、記憶されている筆記データをPC100(図2
参照)へ出力するために押すPC出力ボタン37と、各
種の警告を行うLED39と、この電子黒板1を起動す
るために押す電源ボタン38とが設けられている。
On the front right side of the frame 11, an operation unit 30
Is provided. The operation unit 30 includes a speaker (SP) 31 for reproducing sounds such as operation sounds and warning sounds, and a writing surface 21a.
And a page number display LED 32 for displaying the number of pages storing data (hereinafter, abbreviated as handwritten data) indicating the content written by a 7-segment LED.
A page return button 33 for returning by page, a page forward button 34 for sending one page each time the button is pressed, an erase button 35 for erasing one page each time the stored writing data is pressed, and a printer for storing the stored writing data. 200
(See FIG. 2) and a printer output button 36 to be pressed to output to the PC 100 (FIG. 2).
The electronic blackboard 1 is provided with a PC output button 37 that is pressed to output to the electronic blackboard 1, and a power button 38 that is pressed to activate the electronic whiteboard 1.

【0025】フレーム11の前面下部には、この電子黒
板1の電源となる単2乾電池14aを4本収容するバッ
テリーケース14が設けられており、そのバッテリーケ
ース14の前面には、蓋14bが開閉可能に取り付けら
れている。バッテリーケース14の右側には、スピーカ
31のボリューム調節つまみ13cが設けられており、
その右側には、コネクタ13b,13aが設けられてい
る。図2に示すように、コネクタ13bには、プリンタ
200と接続された接続ケーブル204のプラグ202
が接続され、コネクタ13aには、PC100と接続さ
れた接続ケーブル104のプラグ102が接続される。
つまり、電子黒板1の筆記面21aに筆記された内容を
示す筆記データをPC100へ出力し、PC100に備
えられたモニタ103により、電子黒板1に筆記された
内容を見ることができる。また、筆記データをプリンタ
200へ出力し、電子黒板1に筆記された内容を印刷用
紙203に印刷することもできる。
A battery case 14 for accommodating four C-size batteries 14a serving as a power source of the electronic blackboard 1 is provided at a lower portion of the front surface of the frame 11, and a lid 14b is opened and closed on the front surface of the battery case 14. Mounted as possible. On the right side of the battery case 14, a volume control knob 13c of the speaker 31 is provided.
On the right side, connectors 13b and 13a are provided. As shown in FIG. 2, the connector 13b has a plug 202 of a connection cable 204 connected to the printer 200.
Is connected, and the plug 102 of the connection cable 104 connected to the PC 100 is connected to the connector 13a.
That is, writing data indicating the content written on the writing surface 21a of the electronic whiteboard 1 is output to the PC 100, and the content written on the electronic whiteboard 1 can be viewed on the monitor 103 provided in the PC 100. Further, it is also possible to output handwriting data to the printer 200 and print the contents handwritten on the electronic blackboard 1 on the printing paper 203.

【0026】また、図1に示すようにフレーム11の裏
面上端の両端部には、この電子黒板1を壁に掛けるため
の金具15,15が取り付けられている。本実施の形態
では、筆記面21aの高さH1は900mmであり、幅
W1は600mmである。また、フレーム11及び台1
2は、PP(ポリプロピレン)等の合成樹脂により軽量
に形成されており、電子黒板1の総重量は10kg以下
である。
As shown in FIG. 1, metal fittings 15 for hanging the electronic blackboard 1 on a wall are attached to both ends of the upper end of the back surface of the frame 11. In the present embodiment, the height H1 of the writing surface 21a is 900 mm, and the width W1 is 600 mm. Also, the frame 11 and the table 1
2 is made of a synthetic resin such as PP (polypropylene) so as to be lightweight, and the total weight of the electronic blackboard 1 is 10 kg or less.

【0027】次に、筆記パネル本体20の構造について
図4を参照して説明する。図4は、筆記パネル本体20
の各構成部材を示す説明図である。筆記パネル本体20
は、筆記面21aを有する筆記シート21と、板状のパ
ネル22と、ループコイル23が敷設された枠形状の取
付パネル24と、板状のバックパネル25とを順に積層
した構造である。この実施の形態では、筆記シート21
は、貼り合わされたPET(ポリエチレンテレフタレー
ト)フィルムにより厚さ0.1mmに形成されており、
パネル22は、アクリル樹脂、ABS(アクリロニトリ
ル−ブタジエン−スチレン共重合体)、PC(ポリカー
ボネート)等により厚さ3.0mmに形成されている。
また、取付パネル24は、発泡スチロール等の発泡樹脂
製材料により厚さ40mmに形成されており、バックパ
ネル25は、アルミニウム等の導電性材料により厚さ
1.0mmに形成されている。さらに、筆記パネル本体
20の各端部を挟持するフレーム11の全体の厚さは5
0mmである。
Next, the structure of the writing panel main body 20 will be described with reference to FIG. FIG. 4 shows the writing panel body 20.
It is explanatory drawing which shows each component. Writing panel body 20
Has a structure in which a writing sheet 21 having a writing surface 21a, a plate-shaped panel 22, a frame-shaped mounting panel 24 on which a loop coil 23 is laid, and a plate-shaped back panel 25 are sequentially stacked. In this embodiment, the writing sheet 21
Is formed by a PET (polyethylene terephthalate) film bonded to a thickness of 0.1 mm,
The panel 22 is formed of acrylic resin, ABS (acrylonitrile-butadiene-styrene copolymer), PC (polycarbonate) or the like to a thickness of 3.0 mm.
The mounting panel 24 is formed of a foamed resin material such as styrene foam to a thickness of 40 mm, and the back panel 25 is formed of a conductive material such as aluminum to a thickness of 1.0 mm. Furthermore, the entire thickness of the frame 11 that holds each end of the writing panel body 20 is 5
0 mm.

【0028】次に、ループコイル23の構成について図
5を参照して説明する。図5(A)は、図4に示すルー
プコイル23の構成を一部を省略して示す説明図であ
り、図5(B)は、図5(A)に示すループコイル23
の幅及び重ねピッチを示す説明図である。なお、以下の
説明では、ループコイル23のうちX軸方向に配列され
たループコイルをXコイルと称し、Y軸方向に配列され
たループコイルをYコイルと称する。また、ループコイ
ル23を構成する個々のコイルを単にコイルと称する。
図5(A)に示すように、X軸方向には、ペン60及び
イレーサ40の(X、Y)座標のX座標を検出するため
のX1〜XmのXコイルがm本配置されており、Y軸方
向には、Y座標を検出するためのY1〜YnのYコイル
がXコイルと直交してn本配置されている。Xコイル及
びYコイルは、それぞれが略矩形状に形成されており、
矩形部分の長辺の長さはそれぞれP2X,P2Yであ
る。
Next, the configuration of the loop coil 23 will be described with reference to FIG. FIG. 5A is an explanatory view showing a part of the configuration of the loop coil 23 shown in FIG. 4, and FIG. 5B is a diagram showing the loop coil 23 shown in FIG.
It is explanatory drawing which shows the width | variety and overlap pitch. In the following description, of the loop coils 23, a loop coil arranged in the X-axis direction is called an X coil, and a loop coil arranged in the Y-axis direction is called a Y coil. Further, each coil constituting the loop coil 23 is simply referred to as a coil.
As shown in FIG. 5A, in the X-axis direction, m X coils X1 to Xm for detecting the X coordinate of the (X, Y) coordinates of the pen 60 and the eraser 40 are arranged. In the Y-axis direction, n coils Y1 to Yn for detecting the Y coordinate are arranged orthogonally to the X coil. The X coil and the Y coil are each formed in a substantially rectangular shape,
The lengths of the long sides of the rectangular portion are P2X and P2Y, respectively.

【0029】図5(B)に示すように、Xコイルは、矩
形部分の短辺の長さが幅P1に形成されており、隣接す
るXコイルは、幅P1の2分の1のピッチでそれぞれ重
ねられている。Yコイルもそれぞれ幅P1に形成されて
おり、隣接するYコイルは、幅P1の2分の1のピッチ
でそれぞれ重ねられている。ループコイルまた、Xコイ
ルの各端子23aは、Xコイル切り替え回路50aに接
続されており、Yコイルの各端子23bは、Yコイル切
り替え回路50bに接続されている(図9参照)。な
お、以下まとめてX、Yコイル切り替え回路50とい
う。一例として、この実施の形態では、P1=50mm
であり、P2X=680mmであり、P2Y=980m
mである。また、m=22であり、n=34である。さ
らにXコイル及びYコイルは、共に表面に絶縁皮膜層
(例えば、エナメル層)を有する直径0.345mmの
銅線により形成されている。
As shown in FIG. 5B, in the X coil, the length of the short side of the rectangular portion is formed to have a width P1, and the adjacent X coils have a pitch of half the width P1. Each is overlaid. Each of the Y coils is also formed to have a width P1, and adjacent Y coils are each overlapped at a pitch of half the width P1. Each terminal 23a of the loop coil and the X coil is connected to the X coil switching circuit 50a, and each terminal 23b of the Y coil is connected to the Y coil switching circuit 50b (see FIG. 9). Note that the X and Y coil switching circuits 50 are collectively referred to below. As an example, in this embodiment, P1 = 50 mm
P2X = 680 mm, P2Y = 980 m
m. Also, m = 22 and n = 34. Further, both the X coil and the Y coil are formed of a copper wire having a diameter of 0.345 mm and having an insulating film layer (for example, an enamel layer) on the surface.

【0030】次に、筆記面21a上のペン60の位置座
標を検出するための位置座標テーブルについて図6及び
図7を参照して説明する。図6(A)は、XコイルX1
〜X3の一部を示す説明図であり、図6(B)は図6
(A)に示すXコイルX1〜X3に発生する電圧と幅方
向の距離との関係を示すグラフであり、図6(C)は図
6(A)に示すXコイルX1〜X3の相互に隣接するル
ープコイル間の電圧差を示すグラフである。図7(A)
は位置座標テーブルをグラフ化して示す説明図であり、
図7(B)は、位置座標テーブルの説明図であり、図7
(C)は各Xコイルから検出した検出値の記憶状態を示
す説明図である。
Next, a position coordinate table for detecting the position coordinates of the pen 60 on the writing surface 21a will be described with reference to FIGS. FIG. 6A shows the X coil X1.
FIG. 6B is an explanatory diagram showing a part of X3.
FIG. 6C is a graph showing the relationship between the voltage generated in the X coils X1 to X3 shown in FIG. 6A and the distance in the width direction, and FIG. 6C is adjacent to the X coils X1 to X3 shown in FIG. 5 is a graph showing a voltage difference between loop coils. FIG. 7 (A)
Is an explanatory diagram showing the position coordinate table as a graph,
FIG. 7B is an explanatory diagram of the position coordinate table.
(C) is an explanatory view showing a storage state of a detection value detected from each X coil.

【0031】図6においてXコイルX1,X2,X3の
中心線をそれぞれC1,C2,C3とし、XコイルX
1,X2,X3に発生する電圧をそれぞれex1,ex
2,ex3とする。図6(B)に示すように、電圧ex
1〜ex3は、それぞれループコイルの中心C1〜C3
において最大になり、長手方向の端部が近づくにつれて
小さくなる単峰性を示す。なお、各コイルは、自己のヌ
ル点、すなわち、電圧ex1が0となる点が隣接するコ
イルの中心の外側となるようにPの2分の1の幅で重ね
られる。なお、図5(A),(B)、図6(A)におい
ては、各ループコイル23の重なり方を見やすくするた
め、幅をやや小さく示している。図6(C)に示すよう
にXコイルX1〜3の相互に隣接するループコイル間の
電圧差は、ループコイルの中心C1〜C3上にそれぞれ
最大値を有し、ループコイルの中心とループコイルの長
辺部分との中間点、つまり隣接するループコイルが重な
った部分の中間点で零となるグラフとなる。
In FIG. 6, the center lines of the X coils X1, X2, and X3 are C1, C2, and C3, respectively.
1, X2, and X3 are represented by ex1, ex, respectively.
2, ex3. As shown in FIG.
1 to ex3 are the center C1 to C3 of the loop coil, respectively.
, And has a monomodal property that becomes smaller as the end in the longitudinal direction approaches. Each coil is overlapped with a width of 1/2 of P so that its own null point, that is, the point where the voltage ex1 becomes 0 is outside the center of the adjacent coil. In FIGS. 5A, 5B, and 6A, the width is slightly reduced to make it easy to see how the loop coils 23 overlap. As shown in FIG. 6C, the voltage difference between the mutually adjacent loop coils of the X coils X1 to X3 has the maximum value on the centers C1 to C3 of the loop coils, respectively. The graph becomes zero at the midpoint of the long side portion of the graph, that is, at the midpoint of the portion where the adjacent loop coils overlap.

【0032】例えば、図6(C)において(ex1−e
x2)を示すグラフ実線で示す部分は、XコイルX1の
中心C1から、XコイルX2が重ねられた部分の中間点
Q2間での距離(重ねピッチの2分の1、つまりPの4
分の1)と(ex1−ex2)との関係を示す。いま、
仮にペン60が点Q1に存在する場合、(ex1−ex
2)を検出すれば中心C1からQ2点までの距離ΔX1
を検出できるため、Q2点のX座標を求めることができ
る。この実施の形態では、コイル幅P1が50mmであ
るから、P1/4=12.5mmである。例えば、図6
(C)において(ex1−ex2)の特性を示す部分
(実線で描いた部分)を8bitのデジタルデータに変
換すると、図7(A)に示すグラフを得る。このグラフ
をテーブル形式に変換すると、図7(B)に示す位置座
標テーブル58aを得る。この位置座標テーブル58a
は、ROM58(図9参照)等に記憶され、ペン60の
位置座標の演算に用いられる。
For example, in FIG. 6C, (ex1-e
x2) represents the distance from the center C1 of the X coil X1 to the middle point Q2 of the portion where the X coil X2 is superimposed (1/2 of the superimposed pitch, that is, 4 of P).
1) and (ex1-ex2). Now
If the pen 60 exists at the point Q1, (ex1-ex
If 2) is detected, the distance ΔX1 from the center C1 to the point Q2
Can be detected, so that the X coordinate of the point Q2 can be obtained. In this embodiment, since the coil width P1 is 50 mm, P1 / 4 = 12.5 mm. For example, FIG.
In FIG. 7 (C), when a portion (portion drawn by a solid line) showing the characteristic of (ex1-ex2) is converted into 8-bit digital data, a graph shown in FIG. 7 (A) is obtained. When this graph is converted into a table format, a position coordinate table 58a shown in FIG. 7B is obtained. This position coordinate table 58a
Are stored in the ROM 58 (see FIG. 9) or the like, and are used to calculate the position coordinates of the pen 60.

【0033】次に、電子黒板1の主な電気的構成につい
て図9を参照して説明する。図9は、電子黒板1の電気
的構成をブロックで示す説明図である。図19は、従来
の振幅検波回路周辺の構成を示す図であり、図20は、
スイッチング回路41及びミュート回路46を備えた本
実施の形態の振幅検波回路51周辺の構成を示す。ま
た、図21は、スイッチング回路のみを備えた本実施の
形態の振幅検波回路51周辺の構成の変形例を示す。
Next, the main electrical configuration of the electronic blackboard 1 will be described with reference to FIG. FIG. 9 is an explanatory diagram showing the electrical configuration of the electronic whiteboard 1 by blocks. FIG. 19 is a diagram showing a configuration around a conventional amplitude detection circuit, and FIG.
The configuration around the amplitude detection circuit 51 of the present embodiment including the switching circuit 41 and the mute circuit 46 is shown. FIG. 21 shows a modification of the configuration around the amplitude detection circuit 51 of the present embodiment including only a switching circuit.

【0034】図9に示すように、ループコイル23に
は、ループコイル23を構成する個々のコイルを選択的
に接続をするXコイル切り替え回路50a、Yコイル切
り替え回路50bが接続され、X、Yコイル切り替え回
路50には、CPU56から入出力回路(I/O)53
を介して入力開始信号SS(図26参照)が送出され、
この信号に従って所定のコイルが接続される。X、Yコ
イル切り替え回路50には増幅器50cが接続され、選
択的に接続されたコイルから誘起された電流が流れ、増
幅器50cにより増幅される。増幅器50cには、ミュ
ート回路46が接続され、ミュート回路46には、CP
U56から入出力回路(I/O)53を介して制御信号
が送出され、ミュート回路46はこの信号に従って増幅
器50cから出力された信号を減衰させる。さらに、ミ
ュート回路46には、バンドパスフィルタ(BPF)5
0dが接続され、増幅器50cで増幅され、ミュート回
路46で適宜減衰された電流の不必要な帯域のノイズを
除去する。このBPF50dは、例えばLCフィルタや
セラミックフィルタから構成される。BPF50dで不
必要な帯域の信号が除去された信号は、振幅検波回路5
1とリミッタ回路54にそれぞれ出力される。
As shown in FIG. 9, an X coil switching circuit 50a and a Y coil switching circuit 50b for selectively connecting individual coils constituting the loop coil 23 are connected to the loop coil 23. The coil switching circuit 50 includes an input / output circuit (I / O) 53 from the CPU 56.
, An input start signal SS (see FIG. 26) is sent out,
A predetermined coil is connected according to this signal. An amplifier 50c is connected to the X and Y coil switching circuit 50, and a current induced from the selectively connected coil flows and is amplified by the amplifier 50c. A mute circuit 46 is connected to the amplifier 50c.
A control signal is transmitted from U56 via an input / output circuit (I / O) 53, and the mute circuit 46 attenuates the signal output from the amplifier 50c according to this signal. Further, the mute circuit 46 includes a bandpass filter (BPF) 5
0d is connected, the noise in the unnecessary band of the current amplified by the amplifier 50c and appropriately attenuated by the mute circuit 46 is removed. The BPF 50d is composed of, for example, an LC filter or a ceramic filter. The signal from which the unnecessary band signal has been removed by the BPF 50d is sent to the amplitude detection circuit 5
1 and the limiter circuit 54 respectively.

【0035】振幅検波回路51は、入力された信号を振
幅検波し、ここから出力された信号はA/D変換回路5
2により、その電圧がディジタル化され、入出力回路
(I/O)53を介してCPU56に送出される。一
方、リミッタ54は、正弦波を方形波に変換し、FSK
復調回路55に入力する。FSK回路では、入力された
信号をFSK復調して、入出力回路(I/O)53を介
してCPU56に送出され処理が行われる。
The amplitude detection circuit 51 performs amplitude detection on the input signal, and outputs the signal from the A / D conversion circuit 5.
2, the voltage is digitized and transmitted to the CPU 56 via the input / output circuit (I / O) 53. On the other hand, the limiter 54 converts the sine wave into a square wave, and
The signal is input to the demodulation circuit 55. In the FSK circuit, the input signal is FSK-demodulated and sent to the CPU 56 via the input / output circuit (I / O) 53 for processing.

【0036】制御部2について説明する。CPU56に
は、バスを介しROM58、RAM59が接続されて周
知のコンピュータが構成され、入出力回路53及びI/
F回路57とともに制御部2が構成される。制御部2
は、各種の制御、演算を行なう。また、制御部2は、X
コイル切り替え回路50a、Yコイル切り替え回路50
b、A/D変換回路52、ミュート回路47、FSK復
調回路55に制御信号を送出する。さらに、制御部2
は、操作部30に対して入出力を行ったり、音声回路3
1aに制御信号を送出してスピーカ31により音声出力
を行う。
The control section 2 will be described. A ROM 58 and a RAM 59 are connected to the CPU 56 via a bus to form a well-known computer, and the input / output circuit 53 and the I / O
The control unit 2 is configured together with the F circuit 57. Control unit 2
Performs various controls and calculations. In addition, the control unit 2
Coil switching circuit 50a, Y coil switching circuit 50
b, Send a control signal to the A / D conversion circuit 52, the mute circuit 47, and the FSK demodulation circuit 55. Further, the control unit 2
Is used for input / output to / from the operation unit 30 and the audio circuit 3
A control signal is sent to 1a, and sound is output from the speaker 31.

【0037】次に、図19、図20、図21を参照し
て、増幅器50c、バンドパスフィルタ50d、振幅検
波回路51等の構成について詳説する。なお、この説明
においては、同一又は等価の部分は同一の符号を付して
その説明は省略する。
Next, the configurations of the amplifier 50c, the band-pass filter 50d, the amplitude detection circuit 51 and the like will be described in detail with reference to FIGS. In this description, the same or equivalent parts are denoted by the same reference numerals and description thereof will be omitted.

【0038】本実施の形態の増幅器50c、バンドパス
フィルタ50d、振幅検波回路51等の構成を図9、図
19を参照して説明する。本実施の形態の電子黒板1に
おいては、増幅器50c、バンドパスフィルタ50d、
振幅検波回路51の順に配列され、増幅器50cとバン
ドパスフィルタ50dの間には、ミュート回路46が接
続され、振幅検波回路51には、スイッチング回路41
が接続されている。
The configuration of the amplifier 50c, the band-pass filter 50d, the amplitude detection circuit 51, and the like according to the present embodiment will be described with reference to FIGS. In the electronic whiteboard 1 of the present embodiment, the amplifier 50c, the bandpass filter 50d,
The amplitude detection circuit 51 is arranged in this order, a mute circuit 46 is connected between the amplifier 50c and the band-pass filter 50d, and the switching circuit 41 is connected to the amplitude detection circuit 51.
Is connected.

【0039】増幅器50cは、入力抵抗である抵抗R4
とオペアンプであるIC4と、帰還抵抗である抵抗R5
から構成される。抵抗R4により入力が調整され、抵抗
R5により増幅率が調整されてIC4により所定の増幅
率により入力信号が増幅される。
The amplifier 50c has an input resistor R4
And an operational amplifier IC4 and a feedback resistor R5.
Consists of The input is adjusted by the resistor R4, the amplification factor is adjusted by the resistor R5, and the input signal is amplified by the IC4 at a predetermined amplification factor.

【0040】ミュート回路46は、FET2が配設さ
れ、そのソースが、IC4とバンドパスフィルタ50d
の間に接続され、ドレインが接地され、ゲートが制御部
2に接続されて構成される。X、Yコイル切り替え回路
50により各コイルへの切り替えが行われる時に、所定
のタイミングで制御部2から制御信号である方形波が送
出されてゲートに電圧が印加され、ソース側の回路が、
ドレイン側に接地される。そのため増幅器50cから出
力された増幅された信号をバンドパスフィルタ50d側
からミュート回路46側にバイパスして、その結果増幅
器50cのゲインを小さくすることとなり、振幅検波回
路51に流入する信号がミュートされる。その結果、
X、Yコイル切り替え回路50において発生したスイッ
チングノイズは減衰されて、座標読取時の読取精度を下
げることがない。
The mute circuit 46 is provided with the FET 2 and its source is composed of the IC 4 and the band-pass filter 50 d.
, The drain is grounded, and the gate is connected to the control unit 2. When switching to each coil is performed by the X, Y coil switching circuit 50, a square wave which is a control signal is transmitted from the control unit 2 at a predetermined timing, a voltage is applied to the gate, and the circuit on the source side is
Grounded on the drain side. Therefore, the amplified signal output from the amplifier 50c is bypassed from the band-pass filter 50d side to the mute circuit 46 side. As a result, the gain of the amplifier 50c is reduced, and the signal flowing into the amplitude detection circuit 51 is muted. You. as a result,
The switching noise generated in the X, Y coil switching circuit 50 is attenuated, so that the reading accuracy at the time of reading coordinates is not reduced.

【0041】振幅検波回路51は、整流回路51aと平
滑回路51bとから構成される。整流回路51aは、直
列に配置されたコンデンサC6とダイオードD1と、一
端が接地されたダイオードD2とから構成され、入力信
号を検波する。平滑回路51bは、コンデンサC7と抵
抗R6が並列に接地されてCR回路を構成し、整流回路
51aで検波された信号を平滑化する。
The amplitude detection circuit 51 includes a rectifier circuit 51a and a smoothing circuit 51b. The rectifier circuit 51a includes a capacitor C6 and a diode D1 arranged in series, and a diode D2 having one end grounded, and detects an input signal. The smoothing circuit 51b forms a CR circuit in which the capacitor C7 and the resistor R6 are grounded in parallel, and smoothes the signal detected by the rectifier circuit 51a.

【0042】スイッチング回路41は、FET3が配置
され、そのソースが平滑回路51bの直後に接続され、
ドレインが接地され、ゲートが制御部2に接続されて構
成される。A/D変換時に、所定のタイミングで制御部
2から制御信号である方形波が送出されてゲートに電圧
が印加され、ソース側の回路が、ドレイン側に接地され
る。そのため、平滑回路51bは接地電位となりコンデ
ンサC7に充電された電気が放電される。つまり、コン
デンサC7が充電された状態において平滑回路51bに
入力する信号が停止されたときに、このスイッチング回
路41を作動させることにより平滑回路51bを接地電
位にして、平滑回路51bから出力される信号を極めて
短時間にゼロにすることができる。
In the switching circuit 41, the FET 3 is arranged, and its source is connected immediately after the smoothing circuit 51b.
The drain is grounded, and the gate is connected to the control unit 2. At the time of A / D conversion, a square wave as a control signal is transmitted from the control unit 2 at a predetermined timing, a voltage is applied to the gate, and the circuit on the source side is grounded on the drain side. Therefore, the smoothing circuit 51b becomes the ground potential, and the electricity charged in the capacitor C7 is discharged. That is, when the signal input to the smoothing circuit 51b is stopped in a state where the capacitor C7 is charged, the switching circuit 41 is operated to bring the smoothing circuit 51b to the ground potential, and the signal output from the smoothing circuit 51b. Can be reduced to zero in a very short time.

【0043】ここで、図23は、スイッチング回路41
がない場合の図19に示す従来の振幅検波回路51から
出力される信号のオシロスコープにおける画面の一例を
模式的に示した図である。図23に示すように、振幅検
波回路51に入力された信号は、開始電圧SVoから立
ち上がり電圧SVaが素早く上昇し、直ぐにピーク電圧
SVpに達する。その後入力される信号が停止しても、
立ち下がり電圧SVbは、ゆっくりと降下して放電電圧
SVeに落ちるまでには一定の時間がかかることが、こ
の画面から確認できた。
Here, FIG.
FIG. 20 is a diagram schematically showing an example of a screen on an oscilloscope of a signal output from the conventional amplitude detection circuit 51 shown in FIG. As shown in FIG. 23, in the signal input to the amplitude detection circuit 51, the rising voltage SVa quickly rises from the start voltage SVo, and immediately reaches the peak voltage SVp. Even if the input signal stops after that,
From this screen, it was confirmed that the falling voltage SVb slowly took a certain amount of time to drop to the discharge voltage SVe.

【0044】一方、図22は、スイッチング回路41を
備えた振幅検波回路51から出力される信号のオシロス
コープにおける画面の一例を模式的に示した図である。
図22に示すように、振幅検波回路51に入力された信
号は、開始電圧SVoから立ち上がり電圧SVaがゆっ
くりと上昇しピーク電圧SVpまでに達するが、ピーク
電圧SVpが検出された後入力される信号が停止され、
スイッチング回路41が作動すると電圧値SVから立ち
下がり電圧SVbは速やかに降下し、放電電圧SVeに
落ちるまでに、極めて短い時間しかかからないことが、
この画面から確認できた。ここで、図22と図23を比
較すると、入力波形が多少異なるが、図20に示すスイ
ッチング回路41を備えた本実施の形態の振幅検波回路
51では、スイッチング回路41を作動させることで、
従来のものに比較して極めて短時間に電圧を降下させる
ことができることがわかる。
FIG. 22 is a diagram schematically showing an example of a screen on an oscilloscope of a signal output from the amplitude detection circuit 51 having the switching circuit 41.
As shown in FIG. 22, the signal input to the amplitude detection circuit 51 is such that the rising voltage SVa slowly rises from the start voltage SVo to reach the peak voltage SVp, but the signal input after the peak voltage SVp is detected. Is stopped,
When the switching circuit 41 operates, the falling voltage SVb rapidly drops from the voltage value SV, and it takes only an extremely short time to drop to the discharging voltage SVe.
I was able to confirm from this screen. Here, comparing FIG. 22 and FIG. 23, although the input waveforms are slightly different, in the amplitude detection circuit 51 of the present embodiment including the switching circuit 41 shown in FIG.
It can be seen that the voltage can be reduced in a very short time as compared with the conventional one.

【0045】ここで、図9、図19を参照して、従来の
回路を説明する。図19に示すように、従来の回路は、
ミュート回路46とスイッチング回路41を備えてない
ことのみが異なる。まず、ミュート回路46を備えてい
ない電子黒板1の場合について説明すると、ミュート回
路46を備えていない電子黒板の場合では、X、Yコイ
ル切り替え回路50により信号を入力する際にコイルの
切り替えを行うが、この場合にスイッチの開閉が行われ
スイッチングノイズが発生する。このスイッチングノイ
ズは、入力信号の振幅情報や周波数情報を正しく認識す
る場合の妨げになり、座標読取やペン属性の認識率を低
下させることになる。
Here, a conventional circuit will be described with reference to FIGS. As shown in FIG. 19, the conventional circuit is
The only difference is that the mute circuit 46 and the switching circuit 41 are not provided. First, the case of the electronic whiteboard 1 not provided with the mute circuit 46 will be described. In the case of the electronic whiteboard not provided with the mute circuit 46, the X and Y coil switching circuit 50 switches the coils when inputting a signal. However, in this case, the switch is opened and closed, and switching noise occurs. This switching noise hinders correct recognition of the amplitude information and frequency information of the input signal, and lowers the coordinate reading and the pen attribute recognition rate.

【0046】次に、スイッチング回路41を備えていな
い電子黒板1の場合の作用について説明する。ここで、
図28は、従来のA/D変換について説明するタイミン
グチャートを示す。図28に示すように、振幅検波回路
51から出力される信号の電圧SVは、入力された信号
の一部が、平滑回路51bのコンデンサC7の充電に使
用されるため、入力開始時には開始電圧SVoとなり、
直ちに入力された電圧に対応する出力をA/D変換回路
52に出力することができない。その後出力される電圧
は、コンデンサC7の充電率に従い、立ち上がり電圧S
Vaに示すような次第に上昇する電圧の変化を示す。そ
して、コンデンサC7の充電が完了すると、電圧値がピ
ーク電圧SVpとなり安定する。この入力開始電圧SV
oから、ピーク電圧SVpまでの時間を立ち上がり時間
Ttとする。
Next, the operation of the electronic whiteboard 1 without the switching circuit 41 will be described. here,
FIG. 28 is a timing chart illustrating a conventional A / D conversion. As shown in FIG. 28, since the voltage SV of the signal output from the amplitude detection circuit 51 is used for charging the capacitor C7 of the smoothing circuit 51b, a part of the input signal is used as the start voltage SVo at the start of input. Becomes
An output corresponding to the input voltage cannot be immediately output to the A / D conversion circuit 52. The voltage output thereafter depends on the charging rate of the capacitor C7 and the rising voltage S
It shows a gradually increasing voltage change as shown by Va. When the charging of the capacitor C7 is completed, the voltage value becomes the peak voltage SVp and is stabilized. This input start voltage SV
The time from o to the peak voltage SVp is defined as a rise time Tt.

【0047】次に、X、Yコイル切り替え回路50によ
り、コイルからの入力信号の入力を停止しても、コンデ
ンサC7が充電されているため、出力される信号の電圧
は立ち下がり電圧SVbに示すように徐々にコンデンサ
C7の放電に従って降下しながらA/D変換回路51に
出力し、放電電圧SVeとなる。このピーク電圧SVp
から放電電圧SVeまでの時間を放電時間Dtとする。
Next, even if the input of the input signal from the coil is stopped by the X and Y coil switching circuit 50, the voltage of the output signal is indicated by the falling voltage SVb because the capacitor C7 is charged. As described above, the voltage is output to the A / D conversion circuit 51 while gradually falling according to the discharge of the capacitor C7, and becomes the discharge voltage SVe. This peak voltage SVp
From discharge voltage SVe to discharge time Dt.

【0048】次に、このように出力される信号を読み出
し、振幅を比較し、電圧値を記憶するための制御方法に
ついて、図9、図28を参照して説明する。まず、整流
回路51aで振幅検波され、平滑回路51bで平滑され
た信号は、制御部2からの入力開始信号SSによりX、
Yコイル切り替え回路50から入力されると同時に、A
/D変換回路により振幅検波回路51から出力される信
号の電圧を読み出して、その電圧値SVをディジタル化
してRAM59に記憶する、いわゆるサンプリングを行
う。そして、所定のサンプリング間隔dtで次のサンプ
リングを行い、先にサンプリングした電圧値SVと比較
して、その電圧差dvが所定値より大きい場合は、立ち
上がり中として、さらにサンプリング間隔dt後に次の
サンプリングを行いその直前にサンプリングされた電圧
値と比較する。このような処理を繰り返し、いわゆるサ
ンプルアンドホールドを行う。このようにサンプルアン
ドホールドを繰り返し、直前のサンプリング値との電圧
差dvが、図28に示すように所定値ε以下になった時
点で、ピーク電圧SVp、あるいは放電電圧SVeと判
断し、制御部2から入力停止信号ESを出力してX、Y
コイル切り替え回路50によりコイルとの接続を切断し
て入力する信号を停止する。
Next, a control method for reading out such output signals, comparing amplitudes, and storing voltage values will be described with reference to FIGS. First, a signal subjected to amplitude detection by the rectifier circuit 51a and smoothed by the smoothing circuit 51b is X, X by an input start signal SS from the control unit 2.
At the same time as input from the Y coil switching circuit 50, A
The voltage of the signal output from the amplitude detection circuit 51 is read out by the / D conversion circuit, and the voltage value SV is digitized and stored in the RAM 59, so-called sampling is performed. Then, the next sampling is performed at a predetermined sampling interval dt, and compared with the previously sampled voltage value SV, if the voltage difference dv is larger than the predetermined value, it is determined that the voltage is rising and the next sampling is performed after the sampling interval dt. And compares it with the voltage value sampled immediately before. Such processing is repeated to perform so-called sample and hold. In this manner, the sample-and-hold operation is repeated, and when the voltage difference dv from the immediately preceding sampling value becomes equal to or smaller than the predetermined value ε as shown in FIG. 28, the control unit determines the peak voltage SVp or the discharge voltage SVe, 2 outputs an input stop signal ES to output X, Y
The connection to the coil is cut off by the coil switching circuit 50, and the input signal is stopped.

【0049】そして、図28の下部に示すように、さら
にサンプリング間隔dtで、サンプルアンドホールドを
繰り返し、直前の電圧値との電圧差dvが、所定値ε以
下になった放電電圧SVpの検出の時点で、コンデンサ
C7の放電が終了したと判断し、そのコイルの処理を終
了する。そして、制御部2は、この先のコイルの処理の
終了を待って、入力開始信号SSをX、Yコイル切り替
え回路50に送って次のコイルの処理を開始する。つま
り、コンデンサC7の放電が終了したと判断されるまで
は、次のコイルの処理ができないことになる。
Then, as shown in the lower part of FIG. 28, sample-and-hold is repeated at further sampling intervals dt, and the detection of the discharge voltage SVp at which the voltage difference dv from the immediately preceding voltage value has become equal to or less than the predetermined value ε is performed. At this point, it is determined that the discharging of the capacitor C7 has been completed, and the processing of the coil is terminated. Then, after waiting for the end of the processing of the preceding coil, the control unit 2 sends the input start signal SS to the X / Y coil switching circuit 50 to start the processing of the next coil. That is, the processing of the next coil cannot be performed until it is determined that the discharge of the capacitor C7 has been completed.

【0050】ここで、図28に示す開始電圧SVoから
立ち上がり電圧SVaまでに達するまでの立ち上がり時
間Ttは、抵抗R6の抵抗値を上げること等で、コンデ
ンサC7に入力される電流を大きくしてコンデンサC7
が充電される時間を短縮することにより、立ち上がり時
間Ttを短縮できる。しかしながら、コンデンサC7の
放電にかかる時間Dtが経過するまでは、次のコイルの
処理に移れないので、スキャンをする時間は、この時間
Dtにより一定時間より短縮できない。
Here, the rise time Tt from the start voltage SVo to the rise voltage SVa shown in FIG. 28 is increased by increasing the resistance value of the resistor R6 to increase the current input to the capacitor C7. C7
The rise time Tt can be shortened by shortening the time during which is charged. However, the process for the next coil cannot be performed until the time Dt required for discharging the capacitor C7 has elapsed, so that the scanning time cannot be shortened by the time Dt.

【0051】次に、スイッチング回路41を備えた本実
施の形態の電子黒板1の場合について図9、図20を参
照して説明する。ここで、図26は、本実施の形態のA
/D変換について説明するタイミングチャートを示す。
なお、サンプルアンドホールドの処理については、従来
と同じであるので、その説明を省略し、従来の制御方法
と異なる点について説明する。
Next, the case of the electronic whiteboard 1 of the present embodiment having the switching circuit 41 will be described with reference to FIGS. Here, FIG. 26 shows A of the present embodiment.
4 is a timing chart illustrating the / D conversion.
Since the sample-and-hold processing is the same as the conventional one, the description thereof will be omitted, and the points different from the conventional control method will be described.

【0052】図26に示すように、コイル切り替えサイ
クルCtの間隔で制御部2から送出されるサンプル開始
信号SSによりX、Yコイル切り替え回路50は所定の
コイルに接続され、信号が入力される。その後に、ミュ
ート回路46は作動を停止し、A/D変換回路52はサ
ンプリングを開始させる。そして、立ち上がり電圧SV
aに対して前述のようなサンプルアンドホールドの処理
が行われ、ピーク電圧SVpが検出された後に、制御部
2から入力停止信号ESが出力され、ミュート回路46
が作動した後、X、Yコイル切り替え回路50によって
コイルとの接続が切断され入力信号が停止される。その
後制御部2から、スイッチング回路41にスイッチング
信号DSが送出されスイッチング回路41が作動する。
スイッチング回路41が作動することにより、放電時間
Dtの後に平滑回路51bは接地電圧になりA/D変換
回路52への出力はゼロになる。
As shown in FIG. 26, the X, Y coil switching circuit 50 is connected to a predetermined coil by the sample start signal SS transmitted from the control unit 2 at intervals of the coil switching cycle Ct, and a signal is input. Thereafter, the mute circuit 46 stops operating, and the A / D conversion circuit 52 starts sampling. Then, the rising voltage SV
a, the input stop signal ES is output from the control unit 2 and the mute circuit 46 is detected after the peak voltage SVp is detected.
Is operated, the connection to the coil is cut off by the X, Y coil switching circuit 50, and the input signal is stopped. Thereafter, the switching signal DS is sent from the control unit 2 to the switching circuit 41, and the switching circuit 41 operates.
By the operation of the switching circuit 41, the smoothing circuit 51b becomes the ground voltage after the discharge time Dt, and the output to the A / D conversion circuit 52 becomes zero.

【0053】なお、ここでの放電時間Dtは、図28に
示すように従来のスイッチング回路41を備えない平滑
回路51bにおける放電時間Dtと比較して、図26に
示す本実施の形態の放電時間Dtは、極めて短いものと
なり、スイッチング回路41作動後、極めて短い時間で
次のコイルからの入力が可能になる。なお、この放電時
間Dtは、電圧値によって異なるため、コイル切り替え
サイクルCtの設定に当たっては、最大振幅Vmax時
の電圧値SVの場合の立ち上がり時間Ttとその放電時
間Dtの合計時間に設定することで、次のコイルの処理
を開始したときでも、振幅検波回路51からA/D変換
回路52に出力される信号は、先のコイルの影響を受け
ないで、正確に検出できるものとすることができる。
The discharge time Dt in this embodiment is different from the discharge time Dt in the smoothing circuit 51b without the conventional switching circuit 41 as shown in FIG. Dt becomes extremely short, and the input from the next coil becomes possible in an extremely short time after the switching circuit 41 operates. Since the discharge time Dt differs depending on the voltage value, the coil switching cycle Ct is set by setting the total time of the rise time Tt in the case of the voltage value SV at the maximum amplitude Vmax and the discharge time Dt. Even when the processing of the next coil is started, the signal output from the amplitude detection circuit 51 to the A / D conversion circuit 52 can be accurately detected without being affected by the previous coil. .

【0054】ここで、図27は、本実施の形態のA/D
変換についての変形例を説明するタイミングチャートを
示す。本実施の形態では、制御部2から出力される入力
開始信号SSは、所定の長さに設定されたコイル切り替
えサイクルCtの間隔で出力された。しかし、入力され
た信号の振幅が小さいとき、即ち電圧が低いときはその
コイルからの入力開始から立ち上がり電圧SVpの検出
までの立ち上がり時間Ttは短く、また放電時間Dtも
僅かであるが短くなる。従って、少なくとも立ち上がり
時間Ttと放電時間Dtの合計時間が、1つのコイルの
電圧値を検出するために必要な時間であるので、この立
ち上がり時間Ttと放電時間Dtの合計時間が経過した
ら直ちに次のコイルの処理に移行することも考えられ
る。
FIG. 27 shows the A / D of this embodiment.
6 shows a timing chart illustrating a modification example of conversion. In the present embodiment, the input start signal SS output from the control unit 2 is output at intervals of the coil switching cycle Ct set to a predetermined length. However, when the amplitude of the input signal is small, that is, when the voltage is low, the rise time Tt from the start of input from the coil to the detection of the rise voltage SVp is short, and the discharge time Dt is short but short. Therefore, at least the total time of the rise time Tt and the discharge time Dt is a time necessary for detecting the voltage value of one coil, and the next time immediately after the total time of the rise time Tt and the discharge time Dt elapses, It is also conceivable to shift to coil processing.

【0055】しかしながら、放電時間Dtは、単位時間
dt当たりの電圧変化dvが大きいためサンプルアンド
ホールドによりその終了を検出することが困難であるこ
とと、放電時間Dt自体が極めて短い時間であることを
考えれば、そのコイルの立ち上がり時間Ttの経過後、
最大振幅Vmaxにおける電圧での放電時間Dtの合計
時間としても、その差はごく僅かである。つまり、その
コイルの立ち上がり時間Ttの経過後、最大振幅Vma
xにおける電圧での放電時間Dtの合計時間の経過後に
次のコイルの処理に移行するように制御すれば、さらに
スキャンに要する時間を短縮できるとともに複雑な制御
とする必要がない。本変形例においては、このような理
由からその制御を行うものである。
However, it is difficult to detect the end of the discharge time Dt by sample-and-hold due to a large voltage change dv per unit time dt, and that the discharge time Dt itself is extremely short. Considering that after the rise time Tt of the coil elapses,
Even if the total time of the discharge time Dt at the voltage at the maximum amplitude Vmax is small, the difference is very small. That is, after the elapse of the rise time Tt of the coil, the maximum amplitude Vma
If control is performed so as to shift to the processing of the next coil after the lapse of the total time of the discharge time Dt at the voltage at x, the time required for scanning can be further reduced, and there is no need for complicated control. In the present modified example, the control is performed for such a reason.

【0056】この制御の変形例を図27のタイムチャー
トを参照して説明すると、図27に示すように、制御部
2から入力開始信号SSが出力され、X、Yコイル切り
替え回路50から信号の入力を開始するとともに、サン
プルアンドホールドの処理でピーク電圧SVpを検出し
たら、直ちに入力停止信号ESを送出するのは、実施の
形態と同様である。この後、入力停止信号ESの送出
後、入力停止信号ESを基準として一定時間のインター
バル間隔Itが経過したら、制御部2から次のコイルの
入力開始信号SSを送出する。このインターバル間隔I
tは、最大振幅Vmax時の電圧SVにおける放電時間
Dtに対応した時間であるため、次の入力開始信号SS
が送出されるまでには、先のコイルの電圧SVの検出は
既に終了しており、次のコイルの電圧SVを検出するた
めの妨げにはならない。従って、スキャン時間を短縮す
ることができ、座標読取の速度を上げることができる。
実施の形態のスキャンの方法に比べると、ペン60の存
在しないコイル、つまり誘起電圧が検出されないコイル
においての処理速度が著しく速くなる。
A modification of this control will be described with reference to the time chart of FIG. 27. As shown in FIG. 27, the input start signal SS is output from the control unit 2 and the X, Y coil switching circuit 50 outputs the signal. The input stop signal ES is transmitted immediately after the input is started and the peak voltage SVp is detected in the sample-and-hold process, as in the embodiment. Thereafter, after the transmission of the input stop signal ES, the control unit 2 transmits the input start signal SS of the next coil from the control unit 2 when a predetermined time interval It has elapsed based on the input stop signal ES. This interval interval I
Since t is a time corresponding to the discharge time Dt in the voltage SV at the time of the maximum amplitude Vmax, the next input start signal SS
By this time, the detection of the voltage SV of the previous coil has already been completed, and this does not hinder the detection of the voltage SV of the next coil. Therefore, the scan time can be reduced, and the speed of coordinate reading can be increased.
Compared with the scanning method according to the embodiment, the processing speed in the coil where the pen 60 does not exist, that is, the coil in which the induced voltage is not detected is significantly increased.

【0057】次に、以上のように構成された電子黒板1
の制御内容について図11に沿って、図9を参照して説
明する。図11は、図9に示すCPU56が実行する主
な制御内容を示すフローチャートである。
Next, the electronic blackboard 1 configured as described above
Will be described with reference to FIG. 9 along with FIG. FIG. 11 is a flowchart showing main control contents executed by CPU 56 shown in FIG.

【0058】処理が開始されると(スタート)、図9に
示す制御装置50に備えられたCPU56は、電源ボタ
ン38(図1参照)が押下され電源がONされたかどう
かを判断し(ステップ(以下Sと略す。)100)、電
源ONと判断したら(S100:Yes)、ROM58
に記憶されている制御プログラムや位置座標テーブル5
8a(図7(B)参照)をRAM59のワークエリアに
ロードする等の初期設定を行い(S200)、座標読取
・ペン情報検出処理を実行する(S300)。
When the process is started (start), the CPU 56 provided in the control device 50 shown in FIG. 9 determines whether or not the power button 38 (see FIG. 1) is pressed to turn on the power (step ( Hereafter, it is abbreviated as S.) 100) When it is determined that the power is ON (S100: Yes), the ROM 58
Control program and position coordinate table 5 stored in
Initial setting, such as loading 8a (see FIG. 7B) into the work area of the RAM 59 (S200), executes coordinate reading / pen information detection processing (S300).

【0059】ここで、座標読取・ペン情報検出処理(S
300)における座標読取処理について、その流れを示
す図12のフローチャートを参照して説明する。CPU
56は、XコイルX1〜Xmを順に選択して入力する入
力開始信号SS及び入力停止信号ES(図26参照)を
入出力回路(I/O)53を介してXコイル切り替え回
路50aに出力することにより、XコイルX1〜Xmの
スキャンを行う(S302)。ペン60のコイルL1か
ら発生した交番磁界と、いずれかのXコイルとの磁気結
合によって発生した信号は、増幅器50c(図9参照)
によって増幅され、その増幅信号は、バンドパスフィル
タ(BPF)50dによって不要な帯域が濾波され、振
幅検波回路51によって振幅検波される。続いてその振
幅検波された信号は、A/D変換回路52によって振
幅、つまり電圧値に対応したデジタル信号に変換され、
サンプルアンドホールド処理が行われ入出力回路53を
介してCPU56に入力される。
Here, the coordinate reading / pen information detection processing (S
The coordinate reading process in step 300) will be described with reference to the flowchart of FIG. CPU
56 outputs an input start signal SS and an input stop signal ES (see FIG. 26) for sequentially selecting and inputting the X coils X1 to Xm to the X coil switching circuit 50a via the input / output circuit (I / O) 53. Thus, scanning of the X coils X1 to Xm is performed (S302). A signal generated by magnetic coupling between the alternating magnetic field generated from the coil L1 of the pen 60 and one of the X coils is supplied to the amplifier 50c (see FIG. 9).
The amplified signal is filtered by a band-pass filter (BPF) 50 d in an unnecessary band, and amplitude-detected by an amplitude detection circuit 51. Subsequently, the amplitude-detected signal is converted by an A / D conversion circuit 52 into a digital signal corresponding to the amplitude, that is, a voltage value.
The sample-and-hold process is performed, and is input to the CPU 56 via the input / output circuit 53.

【0060】ここで、図24は、図12のフローチャー
トのXコイルスキャン(S302)の制御について詳細
に説明するフローチャートである。このフローチャート
に沿って図12のフローチャートのXコイルスキャン
(S302)の制御について説明する。
FIG. 24 is a flowchart for explaining in detail the control of the X coil scan (S302) in the flowchart of FIG. The control of the X coil scan (S302) in the flowchart of FIG. 12 will be described with reference to this flowchart.

【0061】まず、Xコイルスキャン(図12:S30
2)の処理が開始されると(図24:開始)、サンプリ
ング間隔dt、コイル切り替えサイクルCt等の指定
や、記憶エリアのクリア等を行う初期設定(S302
2)を行う。この指定は、デフォルト値を定めこれによ
るようにしてもよい。また記憶エリアV1,V2、出力
記憶エリア等の初期化も行う。また、ミュート信号が送
出され、ミュート回路46(図20参照)が作動し、コ
イルへの接続を待つ。次に、制御部2から、入力開始信
号SSがXコイル切り替え回路50aに送出され、所定
のコイル、ここではXコイルX1(図5参照)に接続
し、入力を開始する(S3024)。そして、ミュート
信号の出力を停止してミュート回路46の作動を停止し
(S3026)、振幅検波回路51は、コイルからの信
号の入力を開始する。
First, an X coil scan (FIG. 12: S30)
When the process 2) is started (FIG. 24: start), initial settings for designating the sampling interval dt, the coil switching cycle Ct, and clearing the storage area (S302).
Perform 2). This designation may be based on a default value. Further, the storage areas V1 and V2, the output storage area, and the like are also initialized. Further, a mute signal is transmitted, the mute circuit 46 (see FIG. 20) is activated, and waits for connection to the coil. Next, the input start signal SS is sent from the control unit 2 to the X coil switching circuit 50a, connected to a predetermined coil, here, the X coil X1 (see FIG. 5), and input is started (S3024). Then, the output of the mute signal is stopped to stop the operation of the mute circuit 46 (S3026), and the amplitude detection circuit 51 starts inputting a signal from the coil.

【0062】制御部2は、A/D変換回路52に初期サ
ンプリング処理を行う(S3028)。まず、初期サン
プリングを行い、このときに読み出した電圧値Svを、
所定の記憶エリアV1に記憶し、Svをクリアする。そ
して、サンプリング間隔dtが経過するまで待機し(S
3030:No,S3030)、サンプリング後の経過
時間tがt>dtとなりサンプリング間隔dtを経過し
たら(S3030:Yes)、次のサンプリング処理を
行って電圧Svを読み出し所定の記憶エリアV2に記憶
する(S3032)。次に記憶エリアV1と記憶エリア
V2の電圧の差を求め、所定値εと比較する(S303
4)。
The control section 2 performs an initial sampling process on the A / D conversion circuit 52 (S3028). First, initial sampling is performed, and the voltage value Sv read at this time is
It is stored in a predetermined storage area V1, and Sv is cleared. Then, it waits until the sampling interval dt elapses (S
3030: No, S3030), when the elapsed time t after sampling becomes t> dt and the sampling interval dt has elapsed (S3030: Yes), the next sampling process is performed to read out the voltage Sv and store it in the predetermined storage area V2 (S3030: No). S3032). Next, the voltage difference between the storage area V1 and the storage area V2 is determined and compared with a predetermined value ε (S303).
4).

【0063】dv=V2−V1<εでない場合には(S
3034:No)、V1←V2として記憶エリアV2の
電圧値を記憶エリアV1に移動し(S3036)、次の
サンプリングを行う(S3030、S3032)。そし
て、再度記憶エリアV1と記憶エリアV2の電圧の差を
求め、所定値εと比較する(S3034)。
If dv = V2−V1 <ε is not satisfied (S
3034: No), the voltage value of the storage area V2 is moved to the storage area V1 as V1 ← V2 (S3036), and the next sampling is performed (S3030, S3032). Then, the voltage difference between the storage area V1 and the storage area V2 is obtained again and compared with the predetermined value ε (S3034).

【0064】ここで、dv=V2−V1<εである場合
には(S3034:Yes)、記憶エリアV2に記憶さ
れたサンプリング値をそのコイルの電圧値として、図7
(C)に示す電圧値記憶エリア59aの所定のコイルの
領域に記憶するために所定の出力記憶エリアに記憶して
おく(S3038)。そして、制御部2は、ミュート信
号MSを出力し、ミュート回路46を作動させて、スイ
ッチングノイズの発生を防止してから(S3040)、
Xコイル切り替え手段50aに入力停止信号ESを出力
してコイルとの接続を切断し、コイルからの入力を停止
させる(S3042)。
Here, if dv = V2−V1 <ε (S3034: Yes), the sampling value stored in the storage area V2 is used as the voltage value of the coil, and FIG.
The information is stored in a predetermined output storage area for storage in a predetermined coil area of the voltage value storage area 59a shown in (C) (S3038). Then, the control unit 2 outputs the mute signal MS and activates the mute circuit 46 to prevent the occurrence of switching noise (S3040),
The input stop signal ES is output to the X coil switching means 50a to disconnect the connection with the coil and stop the input from the coil (S3042).

【0065】ここで、次に処理すべきコイルがまだあれ
ば終了しないで(S3044:No)、制御部2は、先
のコイル切り替えから、コイル切り替えサイクルCtが
経過するまで待機し(S3046:No→S304
6)、コイル切り替えサイクルCtが経過したら(S3
046:Yes)、つまり一定間隔ごとにXコイル切り
替え回路50aに入力開始信号SSを出力して次の処理
すべきコイルに接続してから(S3024)、ミュート
信号MSの出力を停止して(S3026)、ミュート回
路46の作動を停止させ、振幅検波回路51に次のコイ
ルからの信号の入力を行う(S3026)。一方、S3
044の判断において、次に処理すべきコイルがないと
判断された場合には終了と判断され(S3044:Ye
s)、Xコイルスキャン(S302)の制御を終了し
(終了)、図12のフローチャートのペン検出(S30
4)の判断に移行する。
Here, if there is still a coil to be processed next, the process is not terminated (S3044: No), and the control unit 2 waits until the coil switching cycle Ct elapses from the previous coil switching (S3046: No). → S304
6) When the coil switching cycle Ct has elapsed (S3
046: Yes), that is, after outputting the input start signal SS to the X coil switching circuit 50a at regular intervals and connecting to the next coil to be processed (S3024), the output of the mute signal MS is stopped (S3026). ), The operation of the mute circuit 46 is stopped, and a signal from the next coil is input to the amplitude detection circuit 51 (S3026). On the other hand, S3
If it is determined in step 044 that there is no coil to be processed next, it is determined to end (S3044: Ye).
s), the control of the X coil scan (S302) is ended (end), and the pen detection (S30) in the flowchart of FIG.
Move on to the determination of 4).

【0066】次に、上述の本実施の形態の制御方法の変
形例における図12のフローチャートのXコイルスキャ
ン(S302)の制御について説明する。図25は、上
述の制御方法の変形例における図12のフローチャート
のXコイルスキャン(S302)の制御について説明す
るフローチャートである。
Next, the control of the X coil scan (S302) in the flowchart of FIG. 12 in a modification of the control method of the present embodiment will be described. FIG. 25 is a flowchart illustrating the control of the X coil scan (S302) in the flowchart of FIG. 12 in a modified example of the above-described control method.

【0067】まず、Xコイルスキャン(図12:S30
2)の処理が開始されると(図25:開始)、サンプリ
ング間隔dt、インターバル間隔It等の指定や、記憶
エリアのクリア等を行う初期設定(S3122)を行
う。この指定は、デフォルト値を定めこれによるように
してもよい。また記憶エリアV1,V2、出力記憶エリ
ア等の初期化も行う。また、ミュート信号が送出され、
ミュート回路46が作動し、コイルへの接続を待つ。次
に、制御部2から、入力開始信号SSがXコイル切り替
え回路50aに送出され、所定のコイル、ここではXコ
イルX1に接続し、入力を開始する(S3124)。そ
して、ミュート信号の出力を停止してミュート回路46
の作動を停止し(S3126)、振幅検波回路51は、
コイルからの信号の入力を開始する。
First, an X coil scan (FIG. 12: S30
When the process of 2) is started (FIG. 25: start), initialization (S3122) for designating the sampling interval dt, the interval interval It, and clearing the storage area is performed. This designation may be based on a default value. Further, the storage areas V1 and V2, the output storage area, and the like are also initialized. Also, a mute signal is sent out,
The mute circuit 46 operates and waits for connection to the coil. Next, the input start signal SS is sent from the control unit 2 to the X coil switching circuit 50a, connected to a predetermined coil, here, the X coil X1, and input is started (S3124). Then, the output of the mute signal is stopped and the mute circuit 46 is stopped.
Is stopped (S3126), and the amplitude detection circuit 51
Start inputting the signal from the coil.

【0068】制御部2は、A/D変換回路52にサンプ
リング処理を開始させる。まず、初期サンプリングを行
い、このときに読み出した電圧値をSvを、所定の記憶
エリアV1に記憶し(S3128)、Svをクリアす
る。そして、サンプリング間隔dtが経過するまで待機
し(S3130:No,S3130)、先のサンプリン
グからの経過時間tがt>dtとなりサンプリング間隔
dtを経過したら(S3130:Yes)、次のサンプ
リング処理を行って電圧Svを読み出し所定の記憶エリ
アV2に記憶する(S3132)。次に記憶エリアV1
と記憶エリアV2の電圧の差を求め、所定値εと比較す
る(S3134)。
The control section 2 causes the A / D conversion circuit 52 to start sampling processing. First, initial sampling is performed, and the voltage value read at this time is stored in a predetermined storage area V1 (S3128), and Sv is cleared. Then, the process waits until the sampling interval dt elapses (S3130: No, S3130). When the elapsed time t from the previous sampling becomes t> dt and the sampling interval dt elapses (S3130: Yes), the next sampling process is performed. The voltage Sv is read out and stored in a predetermined storage area V2 (S3132). Next, the storage area V1
The difference between the voltage of the storage area V2 and the voltage of the storage area V2 is obtained and compared with a predetermined value ε (S3134).

【0069】dv=V2−V1<εでない場合には(S
3134:No)、V1←V2として記憶エリアV2の
電圧値を記憶エリアV1に移動し(S3136)、次の
サンプリングを行う(S3130、S3132)。そし
て、再度記憶エリアV1と記憶エリアV2の電圧の差を
求め、所定値εと比較する。
If dv = V2−V1 <ε is not satisfied (S
3134: No), the voltage value of the storage area V2 is moved to the storage area V1 as V1 ← V2 (S3136), and the next sampling is performed (S3130, S3132). Then, the voltage difference between the storage area V1 and the storage area V2 is obtained again and compared with the predetermined value ε.

【0070】dv=V2−V1<εである場合には(S
3134:Yes)、記憶エリアV2に記憶されたサン
プリング値をそのコイルの電圧値として、図7(C)に
示す電圧値記憶エリア59aの所定のコイルの領域に記
憶するために所定の出力記憶エリアに記憶しておく(S
3138)。そして、制御部2は、ミュート信号MSを
出力し、ミュート回路46を作動させて、スイッチング
ノイズの発生を防止してから(S3140)、Xコイル
切り替え手段50aに入力停止信号ESを出力してコイ
ルとの接続を切断し、コイルからの入力を停止させる
(S3142)。
If dv = V2−V1 <ε, (S
3134: Yes), a predetermined output storage area for storing the sampling value stored in the storage area V2 as a voltage value of the coil in a predetermined coil area of the voltage value storage area 59a shown in FIG. 7C. (S
3138). Then, the control unit 2 outputs the mute signal MS, activates the mute circuit 46 to prevent the occurrence of switching noise (S3140), and then outputs the input stop signal ES to the X coil switching means 50a to output the coil stop signal. Is disconnected, and the input from the coil is stopped (S3142).

【0071】ここで、次に処理すべきコイルがまだあれ
ば終了しないで(S3144:No)、制御部2は、入
力停止信号ESを出力してから、所定のインターバル間
隔Itが経過するまで待機し(S3146:No→S3
146)、インターバル間隔Itが経過したら(S31
46:Yes)、つまり一定のインターバルをおいて、
Xコイル切り替え回路50aに入力開始信号SSを出力
して次の処理すべきコイルに接続してから(S312
4)、ミュート信号MSの出力を停止して(S312
6)、ミュート回路46の作動を停止させ、振幅検波回
路51に次のコイルからの信号の入力を行う(S312
6)。一方、S3044の判断において、次に処理すべ
きコイルがないと判断された場合には終了と判断され
(S3144:Yes)、Xコイルスキャン(S30
2)の制御を終了し(終了)、図12のフローチャート
のペン検出(S304)の判断に移行する。
Here, if there is still a coil to be processed next, the processing is not terminated (S3144: No), and the control unit 2 waits until the predetermined interval interval It has elapsed after outputting the input stop signal ES. (S3146: No → S3)
146) When the interval It has elapsed (S31)
46: Yes), that is, after a certain interval,
After outputting the input start signal SS to the X coil switching circuit 50a and connecting it to the next coil to be processed (S312
4), the output of the mute signal MS is stopped (S312)
6), the operation of the mute circuit 46 is stopped, and a signal from the next coil is input to the amplitude detection circuit 51 (S312).
6). On the other hand, if it is determined in S3044 that there is no coil to be processed next, it is determined to end (S3144: Yes), and the X coil scan (S3044) is performed.
The control of 2) is completed (end), and the process proceeds to the determination of pen detection (S304) in the flowchart of FIG.

【0072】以上が本実施の形態の電子黒板1の制御方
法の変形例の処理手順であるが、その違いは、本実施の
形態の制御方法では、制御部2が、Xコイル切り替え回
路50aに出力する入力開始信号SSを基準に、コイル
切り替えサイクルCtの間隔で次の入力開始信号SSを
出力するのに対して、変形例の処理手順では、制御部2
が、入力停止信号ESを基準に、インターバル間隔It
の間隔をおいて次の入力開始信号SSを出力することで
異なるものである。
The above is the processing procedure of the modified example of the control method of the electronic whiteboard 1 of the present embodiment. The difference is that, in the control method of the present embodiment, the control unit 2 controls the X coil switching circuit 50a. The next input start signal SS is output at intervals of the coil switching cycle Ct based on the input start signal SS to be output.
Is the interval interval It based on the input stop signal ES.
This is different by outputting the next input start signal SS at intervals of.

【0073】本実施の形態では、一定間隔で、入力開始
信号SSを出力すればよいので、その制御は単純なもの
となる。しかしながら、前述のように、本実施の形態の
コイル切り替えサイクルCtは、図26に示すように最
大振幅Vmax時の電圧の立ち上がり時間Ttに基づい
た時間であり、インターバル間隔Itは、図27に示す
ように放電時間Dtに基づいた時間である。そのため、
処理時間は、入力される電圧が小さい場合に、変形例の
制御方法では、電圧に従って短くなるのに対し、本実施
の形態の制御方法では変化しないため、変形例の方がよ
り好ましいといえる。
In this embodiment, since the input start signal SS only needs to be output at regular intervals, the control is simple. However, as described above, the coil switching cycle Ct of the present embodiment is a time based on the voltage rising time Tt at the time of the maximum amplitude Vmax as shown in FIG. 26, and the interval It is shown in FIG. Thus, the time is based on the discharge time Dt. for that reason,
When the input voltage is small, the processing time becomes shorter in accordance with the voltage in the control method of the modified example, but does not change in the control method of the present embodiment. Therefore, the modified example is more preferable.

【0074】続いて、図12のフローチャートに沿って
説明を続けると、CPU56は、ペン60を検出したか
どうかを判定し(S304)、ペン60を検出したと判
定したときには(S304:Yes)、XコイルX1〜
Xmをスキャンして入力されたデジタル信号によって示
される電圧値e1〜emを、一時的に保持していた出力
記憶エリアから読み出して、図7(C)に示すように、
Xコイルのコイル番号と対応付けてRAM59の電圧値
記憶エリア59aに順次記憶していく(S306)。続
いてCPU56は、電圧値記憶エリア59aに記憶され
た各電圧値に基づいて以下の手順によってペン60のX
座標を演算する(S308)。まず、電圧値記憶エリア
59aに記憶されている電圧値e1〜emの中で最大の
電圧値emaxを選択し、その電圧値emaxを発生さ
せたXコイルのコイル番号(以下、maxと称する。)
をRAM59に記憶する。例えば、図6に示すように、
ペン60は、位置Q3に存在し、図6(B)に示すよう
に、XコイルX1,X2,X3からそれぞれ電圧値e
1,e2,e3が発生したとすると、最大の電圧値e2
を選択し、その電圧値e2を発生させたXコイルのコイ
ル番号2をmaxとしてRAM59に記憶する。そし
て、CPU56は、emaxの両隣の電圧値emax±
1のうち大きい方を決定し、その決定された電圧値を発
生したXコイルのコイル番号(以下、max2と称す
る。)をRAM59に記憶する。
Continuing the description with reference to the flowchart of FIG. 12, the CPU 56 determines whether or not the pen 60 has been detected (S304). When it is determined that the pen 60 has been detected (S304: Yes), X coil X1
The voltage values e1 to em indicated by the digital signal input by scanning Xm are read out from the temporarily stored output storage area, and as shown in FIG.
It is sequentially stored in the voltage value storage area 59a of the RAM 59 in association with the coil number of the X coil (S306). Subsequently, the CPU 56 determines the X of the pen 60 according to the following procedure based on each voltage value stored in the voltage value storage area 59a.
The coordinates are calculated (S308). First, the maximum voltage value emax is selected from the voltage values e1 to em stored in the voltage value storage area 59a, and the coil number of the X coil that generated the voltage value emax (hereinafter, referred to as max).
Is stored in the RAM 59. For example, as shown in FIG.
The pen 60 is located at the position Q3, and as shown in FIG. 6B, the voltage value e from each of the X coils X1, X2, X3.
1, e2 and e3 occur, the maximum voltage value e2
And the coil number 2 of the X coil that generated the voltage value e2 is stored in the RAM 59 as max. Then, the CPU 56 determines the voltage value emax ± on both sides of emax.
1 is determined, and the coil number (hereinafter, referred to as max2) of the X coil that has generated the determined voltage value is stored in the RAM 59.

【0075】図6に示す例では、e2の両隣の電圧値e
3,e1のうち大きい方のe3に決定し、その電圧値e
3を発生させたXコイルのコイル番号3をmax2とし
てRAM59に記憶する。続いてCPU56は、RAM
59に記憶されたコイル番号max及びmax2を比較
して、コイル番号max2はコイル番号maxからX軸
の+方向又は−方向のどちらに存在するかを判定する。
そして、max2≧maxである場合は、変数SIDE
を1に設定し、max2<maxである場合は、変数S
IDEを−1に設定する。図6に示す例では、ペン60
がQ3にある場合max=2でmax2=3であるか
ら、max2>maxとなり、変数SIDEを1に設定
する。続いてCPU56は、
In the example shown in FIG. 6, the voltage value e on both sides of e2
3, e1 is determined to be the larger e3, and its voltage value e
The coil number 3 of the X coil generating 3 is stored in the RAM 59 as max2. Subsequently, the CPU 56
By comparing the coil numbers max and max2 stored in 59, it is determined whether the coil number max2 exists in the + direction or the − direction of the X axis from the coil number max.
If max2 ≧ max, the variable SIDE
Is set to 1 and if max2 <max, the variable S
Set IDE to -1. In the example shown in FIG.
Is in Q3, since max = 2 and max2 = 3, max2> max, and the variable SIDE is set to 1. Subsequently, the CPU 56

【0076】 DIFF=e(max)−e(max2)・・・(1)DIFF = e (max) −e (max2) (1)

【0077】を演算し、その演算されたDIFFに最も
近い位置座標をROM58に、記憶されている位置座標
テーブル58aから読出し、それをOFFSETとす
る。続いてCPUは、
Is calculated, and the position coordinates closest to the calculated DIFF are read out from the position coordinate table 58a stored in the ROM 58 and set as OFFSET. Subsequently, the CPU

【0078】 X1=(P1/2)×max+OFFSET×SIDEX1 = (P1 / 2) × max + OFFSET × SIDE

【0079】を演算し、X座標X1を求める。ここで、
(P1/2)×maxは、コイル番号maxの中心のX
座標を示す。図6に示す例では、(2)式は、X=(P
1/2)×2+(e2−e3)×1となり、位置Q3の
X座標は、XコイルX2の中心線C2からX軸の+方向
に(e2−e3)に対応する距離、例えばΔX2離れた
座標となる。そして、CPU56は、各Yコイルのスキ
ャンを実行し(S310)、各Yコイルから検出した電
圧値をRAM59のYコイル用の電圧値記録エリアに記
憶する(S312)。続いてCPU56は、前述のS3
08におけるX座標の演算と同じ手法を用いてペン60
のY座標を演算する(S314)。
Is calculated to obtain an X coordinate X1. here,
(P1 / 2) × max is the X of the center of the coil number max.
Indicates coordinates. In the example shown in FIG. 6, the expression (2) is expressed as X = (P
1 /) × 2 + (e2−e3) × 1, and the X coordinate of the position Q3 is separated from the center line C2 of the X coil X2 by a distance corresponding to (e2−e3) in the + direction of the X axis, for example, ΔX2. Coordinates. Then, the CPU 56 scans each Y coil (S310), and stores the voltage value detected from each Y coil in the voltage value recording area for the Y coil of the RAM 59 (S312). Subsequently, the CPU 56 proceeds to step S3.
08, using the same method as that for calculating the X coordinate.
Is calculated (S314).

【0080】次に、CPU56が、ペン属性を判定する
ための電気的構成及び制御について図13乃至図18を
参照して説明する。図13は、FSK復調回路55(図
9参照)の電気的構成を示す説明図であり、図14は図
13に示すFSK復調回路55の各部位に表れる信号波
形を示す説明図である。
Next, the electrical configuration and control for the CPU 56 to determine the pen attribute will be described with reference to FIGS. FIG. 13 is an explanatory diagram showing an electrical configuration of the FSK demodulation circuit 55 (see FIG. 9), and FIG. 14 is an explanatory diagram showing signal waveforms appearing at various parts of the FSK demodulation circuit 55 shown in FIG.

【0081】図15(A)は、CR発振回路69e(図
8参照)の出力信号(以下、CR信号と称する。)と、
LC発振回路69c(図8参照)の出力信号(以下キャ
リア信号と称する。)と、リミッタ回路54(図9参
照)の出力信号(以下リミッタ出力信号と称する。)
と、カウント回路55a(図13参照)によるカウント
値との関係を示す説明図である。図15(B)は、シフ
トレジスタ55b(図13参照)に格納されたカウント
値がシフトする様子を示す説明図である。
FIG. 15A shows an output signal (hereinafter, referred to as a CR signal) of the CR oscillation circuit 69e (see FIG. 8).
The output signal of the LC oscillation circuit 69c (refer to FIG. 8) (hereinafter referred to as a carrier signal) and the output signal of the limiter circuit 54 (refer to FIG. 9) (hereinafter referred to as a limiter output signal).
FIG. 14 is an explanatory diagram showing a relationship between the count value and a count value obtained by a count circuit 55a (see FIG. 13). FIG. 15B is an explanatory diagram showing how the count value stored in the shift register 55b (see FIG. 13) shifts.

【0082】図16(A)は、絶対値コンパレータ55
f(図13参照)によるしきい値判定出力と、CPU5
6の判定周期との関係を示す説明図であり、図16
(B)はカウンタ55gによるカウント値Kが移動する
様子を示す説明図である。図17はS318におけるF
SK復調回路55を構成するカウント回路55aから絶
対値コンパレータ55fまでの処理(ペン属性検出処理
1)の流れを示すフローチャートであり、図18(A)
は,S318におけるカウンタ55gの処理の流れを示
すフローチャートである。また、図18(B)は、S3
18における加算器55i(図13参照)の処理の流れ
を示すフローチャートである。なお、図15(A)に示
すキャリア信号は、例えば前述したように中心周波数が
410kHzであり、周波数偏位が±20kHzである
が、説明をわかり易くするために、図15(A)では、
周波数偏位を誇張している。
FIG. 16A shows an absolute value comparator 55.
f (see FIG. 13) and the CPU 5
FIG. 16 is an explanatory diagram showing the relationship with the determination cycle of FIG.
(B) is an explanatory diagram showing how the count value K by the counter 55g moves. FIG. 17 shows F in step S318.
18 is a flowchart showing the flow of processing (pen attribute detection processing 1) from the count circuit 55a constituting the SK demodulation circuit 55 to the absolute value comparator 55f, and FIG.
FIG. 14 is a flowchart showing the flow of processing of the counter 55g in S318. Also, FIG.
14 is a flowchart showing the flow of processing of an adder 55i (see FIG. 13) in No. 18. Note that the carrier signal shown in FIG. 15A has, for example, a center frequency of 410 kHz and a frequency deviation of ± 20 kHz as described above. However, for the sake of easy understanding, FIG.
Exaggerate the frequency excursion.

【0083】最初に、ペン属性を検出するためのFSK
復調回路55の特徴について図15を参照して説明す
る。図15(A)に示す例では、CR信号のローレベル
の間は、キャリア信号は高い周波数(例えば430kH
z)に変調されており、ハイレベルの間は低い周波数
(例えば390kHz)に変調されている。このため、
CR信号がローレベルの間のリミッタ出力信号の周期を
TBとすると、CR信号がハイレベルの間のリミッタ出
力信号の周期はTBより長いTCとなる。従って、カウ
ント回路55aによるリミッタ出力信号の1周期分のカ
ウント値Kは、CR信号がローレベルからハイレベルに
変化したときに増加し、ハイレベルからローレベルに変
化したときに減少する。
First, FSK for detecting pen attributes
The features of the demodulation circuit 55 will be described with reference to FIG. In the example shown in FIG. 15A, the carrier signal has a high frequency (for example, 430 kHz) during the low level of the CR signal.
z), and is modulated to a low frequency (for example, 390 kHz) during the high level. For this reason,
Assuming that the period of the limiter output signal during the low level of the CR signal is TB, the period of the limiter output signal during the high level of the CR signal is TC longer than TB. Therefore, the count value K for one cycle of the limiter output signal by the count circuit 55a increases when the CR signal changes from a low level to a high level, and decreases when the CR signal changes from a high level to a low level.

【0084】つまり、カウント回路55aによるカウン
ト値Kが変化したタイミングを検出することにより、C
R信号の立ち上がり又は立ち下がりのタイミングを検出
することができる。そして、カウント値Kが変化してか
ら次に変化する間での時間はCR信号の半周期に対応す
るため、カウント値Kの変化している時間の1周期分を
計測すれば、CR信号の周期を求めることができるの
で、ペン属性を検出することができる。ここで、FSK
復調回路55の各構成要素の作用の概略を説明すると、
カウント回路55aはカウント値Kを計測し、シフトレ
ジスタ55b、第1加重平均回路55c、第2加重平均
回路55d、減算器55eおよび絶対値コンパレータ5
5fはカウント値Kの変化タイミングを検出し、カウン
タ55g、レジスタ55hおよび加算器55iはカウン
ト値Kが変化する周期を計測する。そして、CPU56
は、加算器55iから出力された加算値に基づいてペン
属性を判定する(S318)
That is, by detecting the timing at which the count value K by the count circuit 55a changes, C
The rising or falling timing of the R signal can be detected. Since the time from the change of the count value K to the next change corresponds to a half cycle of the CR signal, if one cycle of the change time of the count value K is measured, Since the period can be obtained, the pen attribute can be detected. Where FSK
An outline of the operation of each component of the demodulation circuit 55 will be described.
The count circuit 55a measures the count value K, and outputs a shift register 55b, a first weighted average circuit 55c, a second weighted average circuit 55d, a subtractor 55e, and an absolute value comparator 5
5f detects the change timing of the count value K, and the counter 55g, the register 55h, and the adder 55i measure the cycle in which the count value K changes. And the CPU 56
Determines the pen attribute based on the added value output from the adder 55i (S318).

【0085】次に、FSK復調回路55の動作を詳細に
説明する。バンドパスフィルタ50dから出力された信
号は、リミッタ回路54によって図14(A)に示す方
形波のリミッタ出力信号に変換され、FSK復調回路5
5に出力される。そして、FSK復調回路55は、リミ
ッタ出力信号の立ち上がりを検出すると(図17:S1
0:Yes)、システムクロック(CLK)を用いてリ
ミッタ出力信号の周期のカウントを開始し(S12)、
リミッタ出力信号の次の立ち上がりを検出すると(S1
4:Yes)、カウント値Kをシフトレジスタ55bに
出力し(S16)、カウント値Kをリセットする(S1
8)。つまり、カウント回路55aはリミッタ出力信号
の1周期の長さTB又はTCを計測する。
Next, the operation of the FSK demodulation circuit 55 will be described in detail. The signal output from the bandpass filter 50d is converted by the limiter circuit 54 into a square wave limiter output signal shown in FIG.
5 is output. Then, when the FSK demodulation circuit 55 detects the rise of the limiter output signal (FIG. 17: S1
0: Yes), and starts counting the cycle of the limiter output signal using the system clock (CLK) (S12).
When the next rise of the limiter output signal is detected (S1
4: Yes), the count value K is output to the shift register 55b (S16), and the count value K is reset (S1).
8). That is, the count circuit 55a measures the length TB or TC of one cycle of the limiter output signal.

【0086】この実施の形態では、シフトレジスタ55
bは、図15(B)に示すように、リミッタ出力信号の
1周期分のカウント値KをK1〜K8の8周期分格納
し、最も新しいカウント値Kを取り込むごとに最も古い
カウント値Kを破棄し、各カウンタ値Kを1つずつシフ
トして行く。第1加重平均回路55cは、シフトレジス
タ55bに格納されている最も新しいカウント値から3
番目に新しいカウント値までの加重平均値を演算し、そ
の加重平均値(以下、第1加重平均値と称する。)を減
算器55eに出力する。また、第2加重平均回路55d
は、シフトレジスタ55bに格納されている最も古いカ
ウント値から3番目に古いカウント値までの加重平均値
を演算し、その加重平均値(以下、第2加重平均値と称
する。)を減算器55eに出力する。
In this embodiment, the shift register 55
15B, as shown in FIG. 15B, the count value K for one cycle of the limiter output signal is stored for eight cycles of K1 to K8, and every time the newest count value K is taken in, the oldest count value K is stored. Discarding and shifting each counter value K one by one. The first weighted averaging circuit 55c calculates a value of 3 from the latest count value stored in the shift register 55b.
A weighted average value up to a new count value is calculated first, and the weighted average value (hereinafter, referred to as a first weighted average value) is output to the subtractor 55e. The second weighted average circuit 55d
Calculates a weighted average value from the oldest count value to the third oldest count value stored in the shift register 55b, and calculates the weighted average value (hereinafter, referred to as a second weighted average value) of the subtractor 55e. Output to

【0087】減算器55eは、第1加重平均値と第2加
重平均値との差Δmを演算し、その差Δmを絶対値コン
パレータ55fに出力する(図17:S20)。例え
ば、図15(A)において、第1加重平均回路55cが
カウント値K1〜K3の加重平均値を演算し、第2加重
平均回路55dがカウント値K6〜K8の加重平均値を
演算した場合、カウント値K6〜K8のうち、カウント
値K7及びK8は、リミッタ出力信号の周期TBよりも
長い周期TCをカウントしたものであるから、第2加重
平均値は第1加重平均値よりも大きくなる。従って、第
2加重平均値が第1加重平均値よりも大きくなったこと
を検出すれば、CR信号の周期の変化点を検出すること
ができる。つまり、CR信号の周期の変化点の周期を検
出すれば、CR信号の周期を検出できるため、ペン60
の属性情報を認識することができる。
The subtractor 55e calculates a difference Δm between the first weighted average value and the second weighted average value, and outputs the difference Δm to the absolute value comparator 55f (FIG. 17: S20). For example, in FIG. 15A, when the first weighted average circuit 55c calculates the weighted average value of the count values K1 to K3, and the second weighted average circuit 55d calculates the weighted average value of the count values K6 to K8, Since the count values K7 and K8 of the count values K6 to K8 are obtained by counting the period TC longer than the period TB of the limiter output signal, the second weighted average value is larger than the first weighted average value. Therefore, by detecting that the second weighted average value has become larger than the first weighted average value, it is possible to detect a change point of the period of the CR signal. That is, if the period of the changing point of the period of the CR signal is detected, the period of the CR signal can be detected.
Attribute information can be recognized.

【0088】このように、時間的に離れてカウントされ
たカウント値を加重平均回路によって加重平均するた
め、あるカウント値がノイズの影響を受けても、その影
響は小さくなる。
As described above, since the count values counted in time apart are weighted and averaged by the weighted averaging circuit, even if a certain count value is affected by noise, the influence is reduced.

【0089】次に、絶対値コンパレータ55fから加算
器55iまでの処理について図16を参照しながら説明
する。図16において〜はカウンタ55gによるカ
ウント値を示す。絶対値コンパレータ55fは、差Δm
と、予め設定されているしきい値m1とを比較し、差Δ
mがしきい値m1以上であるか否かを判定し(図17:
S22)、差Δmがしきい値m1以上であると判定する
と(S22:Yes)、しきい値判定出力をローレベル
からハイレベルに変化させる(S24)。つまり、リミ
ッタ出力信号の周期が変化した(CR信号の立ち上がり
エッジを検出した)と判定する。例えば、図15(A)
に示すリミッタ出力信号の短い方の周期TBのカウント
回路55aによるカウント値を10,周期TCのカウン
ト値を16、しきい値m1を2とすると、カウント値K
1〜K6はいずれも10であるから、第1加重平均値=
(K1+K2+K3)/3=10となる。また、カウン
ト値K7及びK8は共に16であるから、第2加重平均
値=(K6+K7+K8)/3=42/3=14とな
り、差Δm=10−14=−4となる。
Next, the processing from the absolute value comparator 55f to the adder 55i will be described with reference to FIG. In FIG. 16, 〜 indicates the count value of the counter 55g. The absolute value comparator 55f calculates the difference Δm
Is compared with a preset threshold value m1, and the difference Δ
It is determined whether or not m is equal to or greater than a threshold value m1 (FIG. 17:
If it is determined that the difference Δm is equal to or larger than the threshold value m1 (S22: Yes), the threshold determination output is changed from a low level to a high level (S24). That is, it is determined that the cycle of the limiter output signal has changed (the rising edge of the CR signal has been detected). For example, FIG.
Assuming that the count value of the shorter cycle TB of the limiter output signal shown in (1) by the count circuit 55a is 10, the count value of the cycle TC is 16, and the threshold value m1 is 2, the count value K
Since 1 to K6 are all 10, the first weighted average value =
(K1 + K2 + K3) / 3 = 10. Further, since the count values K7 and K8 are both 16, the second weighted average value = (K6 + K7 + K8) / 3 = 42/3 = 14, and the difference Δm = 10−14 = −4.

【0090】なお、第1加重平均回路55c及び第2加
重平均回路55d、それぞれ搬送波の周波数(LC発振
回路69cの発振周波数)と変調周波数fmの比と、回
路の複雑さとに基づいて決定する。また、シフトレジス
タ55bが保持するカウント値K、つまりリミッタ出力
信号の周期の数はシステムクロック周波数と、搬送波の
周波数の比で決定され、システムクロックの周波数は、
周波数の変化を十分弁別できる大きさに設定する。
The first weighted averaging circuit 55c and the second weighted averaging circuit 55d are determined based on the ratio between the carrier frequency (the oscillation frequency of the LC oscillation circuit 69c) and the modulation frequency fm, and the circuit complexity. The count value K held by the shift register 55b, that is, the number of periods of the limiter output signal is determined by the ratio of the system clock frequency to the carrier wave frequency.
The frequency is set to be large enough to discriminate the change.

【0091】従って、(差Δmの絶対値=4)>(しき
い値m1=2)となるため、しきい値判定出力がローレ
ベルからハイレベルに変化する(図17:S24)。こ
のハイレベルの状態は、差Δmの絶対値がしきい値m1
以上であると絶対値コンパレータ55fに判定されるま
で維持される。そして、第1加重平均回路55c及び第
2加重平均回路55dの演算範囲が、CR信号のエッジ
を通過した部分に到達すると、リミッタ出力信号の周期
は一定になるため、両加重平均回路55c,55dは共
に同じ周期のカウント値Kの加重平均値を演算するの
で、減算器55eによる減算値は0になり、しきい値判
定出力はハイレベル状態が続く。
Accordingly, since (absolute value of difference Δm = 4)> (threshold value m1 = 2), the threshold value judgment output changes from low level to high level (FIG. 17: S24). This high level state indicates that the absolute value of the difference Δm is equal to the threshold value m1
The above is maintained until the absolute value comparator 55f determines. When the calculation range of the first weighted averaging circuit 55c and the second weighted averaging circuit 55d reaches a portion passing through the edge of the CR signal, the period of the limiter output signal becomes constant. Calculate the weighted average value of the count value K in the same cycle, the subtraction value by the subtractor 55e becomes 0, and the threshold value determination output remains in the high level state.

【0092】一方、カウンタ55gは、しきい値判定出
力がローレベルからハイレベルに変化したことを検出す
ると(図18(A):S30:Yes)判定出力がハイ
レベルになっている時間、つまり判定出力の半周期をシ
ステムクロックを用いてカウントする(S32)。その
カウント値をとする(図16(B):(B1))。そ
して、差Δmがしきい値m1以上であると絶対値コンパ
レータ55fにおいて判定されると(図17:S22:
Yes)、しきい値判定出力をハイレベルからローレベ
ルに変化させる(S24)。つまり、リミッタ出力信号
の周期が変化した(CR信号の立ち下がりエッジを検出
した)と判定する。これにより、カウンタ55gは、し
きい値判定出力がハイレベルからローレベルに変化した
ことを検出し(図18(A)S34:Yes)、図16
(B)の(B2)に示すように、カウント値をレジス
タ55hに出力する(S36)。続いてカウンタ55g
は、カウント値をリセットし(S38)、しきい値判
定出力がローレベルになっている時間、つまりしきい値
判定出力の半周期をカウントする(丸付きB、S3
2)。そのカウント値をとする。
On the other hand, when the counter 55g detects that the threshold value judgment output has changed from the low level to the high level (FIG. 18A: S30: Yes), the time during which the judgment output is at the high level, that is, The half cycle of the judgment output is counted using the system clock (S32). The count value is used (FIG. 16B: (B1)). When the absolute value comparator 55f determines that the difference Δm is equal to or larger than the threshold value m1 (FIG. 17: S22:
Yes), the threshold determination output is changed from the high level to the low level (S24). That is, it is determined that the cycle of the limiter output signal has changed (the falling edge of the CR signal has been detected). Accordingly, the counter 55g detects that the threshold value determination output has changed from the high level to the low level (S34 in FIG. 18A: Yes), and FIG.
As shown in (B2) of (B), the count value is output to the register 55h (S36). Then 55g counter
Resets the count value (S38) and counts the time during which the threshold value judgment output is at the low level, that is, the half cycle of the threshold value judgment output (circled B, S3).
2). The count value is used.

【0093】続いて加算器55iは、カウンタ55g及
びレジスタ55hに共にカウント値が保持されたタイミ
ング、つまり加算タイミングであると判定すると(図1
8(B)S50:Yes)、カウンタ55gが保持して
いるカウント値及びレジスタ55hが保持しているカ
ウント値を加算し(S52)、加算値をCPU5
6へ出力する(S56)。このとき、カウンタ55g
は、図16(B)の(B3)に示すようにカウント値
をレジスタ55hに出力する(図18(A):S3
6)。そして、CPU56は、入出力回路53を介して
FSK復調回路55の値、すなわち加算値を読み込
み(図12:S316、図13)、その読み込んだ加算
値に基づいてペン属性を判定する(S318)。例
えば、加算値が245である場合は、図10に示す
ようにペン属性は黒太であると判定する。また、CPU
56は、ペン属性とXY座標とを対応付けてRAM59
に記憶する。このような形で記憶された筆記データは、
例えばプリンタ200(図2参照)に出力され、黒太で
印刷される。また、PC100(図2参照)へ出力さ
れ、モニタ103(図2参照)に黒太で表示される。つ
まり、ペン60の属性の通りに筆記データを再生するこ
とができる。
Subsequently, the adder 55i determines that the timing at which the count value is held in both the counter 55g and the register 55h, that is, the addition timing (FIG. 1).
8 (B) S50: Yes), the count value held by the counter 55g and the count value held by the register 55h are added (S52), and the added value
6 (S56). At this time, the counter 55g
Outputs the count value to the register 55h as shown in (B3) of FIG. 16B (FIG. 18A: S3
6). Then, the CPU 56 reads the value of the FSK demodulation circuit 55 via the input / output circuit 53, that is, the added value (FIG. 12: S316, FIG. 13), and determines the pen attribute based on the read added value (S318). . For example, when the added value is 245, it is determined that the pen attribute is black and thick as shown in FIG. Also, CPU
56 is a RAM 59 that associates pen attributes with XY coordinates.
To memorize. Writing data stored in such a form
For example, the image is output to the printer 200 (see FIG. 2) and printed in black. The data is output to the PC 100 (see FIG. 2) and displayed on the monitor 103 (see FIG. 2) in black. That is, the writing data can be reproduced according to the attribute of the pen 60.

【0094】続いて加算器55iは、レジスタ55hの
カウント値及びカウンタ55gのカウント値を加算
し、CPU56へ出力する(図16(B):(B
3))。以降、しきい値判定出力が変化する毎に、カウ
ンタ55gによるカウント値は、レジスタ55hに出力
され、加算器55iは、カウンタ55gによるカウント
値及びレジスタ55hに保持されたカウント値を加算
し、加算値をCPU56に出力するというサイクルを繰
り返す。つまり、図16(B)に示すように、加算器5
5iは、カウンタ55gによってカウントされた最新の
カウント値とレジスタ55hに保持されている1つ前の
カウント値とを加算し、それをCPU56に出力するた
め、図16(A)に示すように、CPU56は、しきい
値判定出力の半周期毎に、最新のカウント値及び1つ前
のカウント値の加算値に基づいてペン属性を判定する。
従って、しきい値判定出力の途中、例えば図16(A)
の時刻t0とt1との間でループコイル23のスキャン
が行われた場合であっても、しきい値判定出力の次の1
周期(t2〜t4)の加算値を取り込まなくても、時刻
t1から半周期後の時刻t2〜t4の1周期の加算値を
取り込めばよいため、ペン属性の判定を高速に行うこと
ができる。
Subsequently, the adder 55i adds the count value of the register 55h and the count value of the counter 55g and outputs the result to the CPU 56 (FIG. 16 (B): (B)
3)). Thereafter, every time the threshold value determination output changes, the count value of the counter 55g is output to the register 55h, and the adder 55i adds the count value of the counter 55g and the count value held in the register 55h, and performs addition. The cycle of outputting the value to the CPU 56 is repeated. That is, as shown in FIG.
5i adds the latest count value counted by the counter 55g and the immediately preceding count value held in the register 55h and outputs the result to the CPU 56. Therefore, as shown in FIG. The CPU 56 determines the pen attribute based on the latest count value and the added value of the previous count value every half cycle of the threshold value determination output.
Therefore, during the threshold value judgment output, for example, as shown in FIG.
Even if the scan of the loop coil 23 is performed between the times t0 and t1, the next 1
Even if the added value of the cycle (t2 to t4) is not taken, the added value of one cycle of the time t2 to t4 half a cycle after the time t1 may be taken, so that the pen attribute can be determined at high speed.

【0095】ここで、図11の説明に戻り、また、CP
U56は、ページ戻りボタン33、ページ送りボタン3
4及び消去ボタン35が押されたときに、記憶されてい
る筆記データのページ単位での戻し、送り、あるいは消
去等のページ処理を行う(S400)。つまり、CPU
56は、操作部30に設けられた各種ボタン(図1参
照)の操作により発生するスイッチング信号をI/F回
路57(図9参照)を介して取り込み、RAM59に格
納されている位置座標データを記憶するページをページ
単位で戻したり、送ったり、あるいは位置座標データを
ページ単位で消去する等のページ処理を実行する。ま
た、CPU56は、RAM59に格納されている位置デ
ータのうち、目的のページの位置座標データを適当なフ
ォーマットに変換してPC100やプリンタ200(図
2参照)へ出力するデータ出力処理を実行する(S50
0)。
Here, returning to the description of FIG.
U56 is a page return button 33, a page forward button 3
When the 4 and erase buttons 35 are pressed, page processing such as returning, sending, or erasing the stored writing data in page units is performed (S400). That is, CPU
A 56 receives a switching signal generated by operating various buttons (see FIG. 1) provided on the operation unit 30 via an I / F circuit 57 (see FIG. 9), and stores position coordinate data stored in a RAM 59. A page process such as returning or sending a page to be stored in page units or deleting position coordinate data in page units is performed. Further, the CPU 56 executes a data output process of converting the position coordinate data of the target page from the position data stored in the RAM 59 into an appropriate format and outputting the converted data to the PC 100 or the printer 200 (see FIG. 2) ( S50
0).

【0096】さらに、CPU56(図9参照)は、各種
ボタンが押された際に発生するスイッチング信号に基づ
いて音声回路31a(図9参照)を動作させてスピーカ
(SP)31(図9参照)から「ピー」、「ピッ」等の
操作音を発声する音声出力処理を実行する(図11:S
600)。また、CPU56は、イレーサ40に内蔵さ
れたコイルから発生する交番磁界によってXコイル及び
Yコイルに発生する電圧に基づいてイレーザ40の払拭
軌跡を演算し、その演算した払拭軌跡内の位置座標デー
タをRAM59(図9参照)から消去するイレーサ処理
を実行し(S700)、1巡の処理を終了してS100
に戻り(リターン)S100〜S700の手順を繰り返
す。
Further, the CPU 56 (see FIG. 9) operates the audio circuit 31a (see FIG. 9) based on a switching signal generated when various buttons are pressed, and the speaker (SP) 31 (see FIG. 9). Performs voice output processing for generating operation sounds such as "P" and "B" from FIG.
600). Further, the CPU 56 calculates the wiping locus of the eraser 40 based on the voltage generated in the X coil and the Y coil by the alternating magnetic field generated from the coil built in the eraser 40, and calculates the position coordinate data in the calculated wiping locus. An eraser process for erasing data from the RAM 59 (see FIG. 9) is executed (S700).
(Return) The procedure of S100 to S700 is repeated.

【0097】本発明に係る実施の形態の電子黒板1は、
上記のような構成、作用を備えるため、以下のような効
果がある。即ち、図9に示すループコイル選択手段であ
るX、Yコイル切り替え回路50によりループコイル2
3を順次選択して切り替えて入力して、整流回路51a
と平滑回路51bとを備えた振幅検波回路51(21参
照)により入力された信号を振幅検波し、サンプリング
手段である制御部2とA/D変換回路52により振幅検
波された信号に対して所定の時間間隔で読み出し、振幅
の比較をし、電圧値SVの記憶をすることによりサンプ
リング処理を行ってピーク電圧SVpを検出した後に、
放電制御手段である制御部2により、図21に示す平滑
回路51bと並列に設けられ一端が接地されたスイッチ
ング回路41を作動させて平滑回路51bに対して接地
電位にすることで、速やかに振幅検波回路51に次にサ
ンプリングすべき電圧SVを入力可能な状態にすること
ができるという効果がある。そのため、多数のループコ
イル23を順次スキャンする場合に、そのループコイル
23からの振幅情報の読み出しタイミングを短くして、
高速な座標読取が可能となるという効果を奏する。
The electronic blackboard 1 according to the embodiment of the present invention comprises:
The following effects are obtained by providing the above configuration and operation. That is, the X, Y coil switching circuit 50 which is the loop coil selecting means shown in FIG.
3 is sequentially selected, switched and input, and the rectifier circuit 51a
A signal input by an amplitude detection circuit 51 (see 21) provided with a signal and a smoothing circuit 51b is amplitude-detected. After reading at time intervals, comparing the amplitudes, storing the voltage value SV, and performing a sampling process to detect the peak voltage SVp,
The control unit 2 serving as the discharge control means operates the switching circuit 41 provided in parallel with the smoothing circuit 51b shown in FIG. 21 and having one end grounded to bring the ground potential to the smoothing circuit 51b, thereby quickly setting the amplitude. There is an effect that the voltage SV to be sampled next can be input to the detection circuit 51. Therefore, when sequentially scanning a large number of loop coils 23, the timing of reading the amplitude information from the loop coils 23 is shortened,
This has the effect of enabling high-speed coordinate reading.

【0098】さらに、本実施の形態の電子黒板1では、
制御部2とX、Yコイル切り替え回路50により、一定
間隔で制御部2から入力開始信号SSを出力して所定間
隔でループコイル23の切り替えを行うことで、簡単な
制御とできる一方で、多数のループコイル23を順次ス
キャンする場合に、そのループコイル23からの振幅情
報の読み出しタイミングをさらに短くして、高速な座標
読取が可能となるという効果がある。
Further, in the electronic blackboard 1 of the present embodiment,
While the control unit 2 and the X and Y coil switching circuit 50 output the input start signal SS from the control unit 2 at regular intervals and switch the loop coil 23 at predetermined intervals, simple control can be performed. In the case where the loop coil 23 is sequentially scanned, the timing of reading the amplitude information from the loop coil 23 is further shortened, so that high-speed coordinate reading can be performed.

【0099】特に、変形例で示した制御方法であれば、
X、Yコイル切り替え回路50により、スイッチング回
路41の作動後、インターバル間隔It経過後に次のル
ープコイル23に切り替えることで、1つのループコイ
ル23の処理の終了後、次に処理すべきループコイル2
3の処理を開始するまでの時間を短縮化できるという効
果がある。そのため、多数のループコイル23を順次ス
キャンする場合に、そのループコイルからの振幅情報の
読み出しタイミングをさらに短くして、高速な座標読取
が可能となるという効果を奏する。
In particular, if the control method shown in the modified example,
After the switching circuit 41 is operated and the interval loop It is switched to the next loop coil 23 by the X and Y coil switching circuit 50, the loop coil 2 to be processed next after the processing of one loop coil 23 is completed.
There is an effect that the time until the start of the process 3 can be reduced. Therefore, when scanning a large number of loop coils 23 sequentially, the timing of reading the amplitude information from the loop coils is further shortened, so that high-speed coordinate reading can be performed.

【0100】また、本実施の形態の電子黒板1によれ
ば、位置指示部であるペン60が、所定周波数の交番磁
界を発生させるLC発振回路69cを備えたことで、ペ
ン60から比較的強い信号を得ることができ、この比較
的強い信号を、スイッチング回路41等を備えた受信部
である筆記パネル10で高速に処理することで、ノイズ
に強く且つ高速に座標を読み取ることができるという効
果がある。
According to the electronic blackboard 1 of the present embodiment, the pen 60, which is the position indicating unit, is provided with the LC oscillation circuit 69c for generating an alternating magnetic field of a predetermined frequency. A signal can be obtained, and by processing this relatively strong signal at a high speed by the writing panel 10 as a receiving unit including the switching circuit 41 and the like, it is possible to read the coordinates at a high speed against noise. There is.

【0101】そして、X、Yコイル切り替え回路50に
より入力されるループコイル23が切り替えられる時
に、ループコイル23からの入力を減衰させるミュート
回路46が作動することにより、X、Yコイル切り替え
回路50によりループコイル23が切り替えられる時に
発生するスイッチングノイズの影響を小さくし、座標読
取精度を向上させることができるという効果がある。
When the loop coil 23 input by the X / Y coil switching circuit 50 is switched, the mute circuit 46 for attenuating the input from the loop coil 23 is activated, whereby the X / Y coil switching circuit 50 operates. There is an effect that the influence of switching noise generated when the loop coil 23 is switched can be reduced, and the coordinate reading accuracy can be improved.

【0102】以上、一の実施の形態に基づき本発明を説
明したが、本発明は上述した実施形態に何ら限定される
ものではなく、本発明の趣旨を逸脱しない範囲で種々の
改良変更が可能であることは容易に推察できるものであ
る。
Although the present invention has been described based on one embodiment, the present invention is not limited to the above-described embodiment, and various modifications and changes can be made without departing from the spirit of the present invention. Can be easily inferred.

【0103】例えば、磁界の変化を与える位置指示器
は、本実施の形態に記載された交番磁界を発生するコイ
ルを備えたもの以外にも、位置指示器自体は、磁界を発
生させず、位置指示器がコイルによって受信部が発生さ
せた磁界に変化を与え、受信機側でその磁界の変化を読
み取って座標を読み取るような構成のものであってもよ
い。そうすれば、位置指示器側には、複雑な発振回路を
備えず、且つ電源である電池も備える必要がない。な
お、図21に示すような、ミュート回路46を備えない
回路であっても、スイッチング回路41を備えていれば
スキャンを高速に行うことができるのはいうまでもな
い。
For example, a position indicator that gives a change in a magnetic field is not limited to the one provided with the coil for generating an alternating magnetic field described in the present embodiment. The indicator may change the magnetic field generated by the receiving unit by the coil, and the receiver may read the change in the magnetic field and read the coordinates. Then, the position indicator does not need to include a complicated oscillation circuit and need not include a battery as a power supply. It is needless to say that even if the circuit does not include the mute circuit 46 as shown in FIG.

【0104】[0104]

【発明の効果】以上の説明から明らかなように、請求項
1に係る発明の座標読取装置によれば、ループコイル選
択手段によりループコイルを順次選択して切り替えて入
力して、整流回路と平滑回路とを備えた振幅検波回路に
より入力された信号を振幅検波し、サンプリング手段に
より振幅検波された信号に対して所定の時間間隔で読み
出し、振幅の比較をし、電圧値の記憶によりサンプリン
グ処理を行ってピーク電圧を検出した後に、放電制御手
段により、平滑回路と並列に設けられ一端が接地された
スイッチング回路を作動させて平滑回路に対して接地電
位にすることで、速やかに振幅検波回路に次にサンプリ
ングすべき電圧を入力可能な状態にすることができると
いう効果がある。そのため、多数のコイルを順次スキャ
ンする場合に、そのループコイルからの振幅情報の読み
出しタイミングを短くして、高速な座標読取が可能とな
るという効果を奏する。
As is apparent from the above description, according to the coordinate reading apparatus of the first aspect of the present invention, the loop coils are sequentially selected by the loop coil selecting means, switched and input, and the rectifier circuit and the smoothing circuit are connected. The amplitude of the signal input by the amplitude detection circuit provided with the circuit is amplitude-detected, the signal amplitude-detected by the sampling means is read at predetermined time intervals, the amplitude is compared, and the sampling process is performed by storing the voltage value. After detecting the peak voltage, the discharge control means activates the switching circuit provided in parallel with the smoothing circuit and having one end grounded to bring the ground potential to the smoothing circuit, so that the amplitude detection circuit can be quickly operated. There is an effect that a voltage to be sampled next can be input. Therefore, when a large number of coils are sequentially scanned, there is an effect that the timing of reading amplitude information from the loop coil is shortened to enable high-speed coordinate reading.

【0105】また、請求項2に係る発明の座標読取装置
によれば、請求項1に係る発明の座標読取装置の効果に
加え、ループコイル選択手段により、スイッチング回路
作動後、所定時間経過後に次のループコイルに切り替え
ることで、1つのループコイルの処理の終了後、次に処
理すべきループコイルの処理を開始するまでの時間を短
縮化できるという効果がある。そのため、多数のコイル
を順次スキャンする場合に、そのループコイルからの振
幅情報の読み出しタイミングをさらに短くして、高速な
座標読取が可能となるという効果を奏する。
According to the coordinate reading apparatus of the second aspect of the present invention, in addition to the effect of the coordinate reading apparatus of the first aspect of the present invention, the loop coil selecting means allows the next time after a predetermined time has elapsed after the operation of the switching circuit. By switching to the loop coil, there is an effect that the time from the end of the processing of one loop coil to the start of the processing of the next loop coil to be processed can be shortened. Therefore, when a large number of coils are sequentially scanned, the timing for reading out the amplitude information from the loop coil can be further shortened, so that high-speed coordinate reading can be performed.

【0106】請求項3に係る発明の座標読取装置によれ
ば、請求項1に係る発明の座標読取装置の効果に加え、
ループコイル選択手段により、所定間隔でループコイル
の切り替えを行うことで、簡単な制御とできる一方で、
多数のコイルを順次スキャンする場合に、そのループコ
イルからの振幅情報の読み出しタイミングをさらに短く
して、高速な座標読取が可能となるという効果がある。
According to the coordinate reading device of the third aspect, in addition to the effects of the coordinate reading device of the first aspect,
By performing loop coil switching at predetermined intervals by the loop coil selecting means, simple control can be performed,
When a large number of coils are sequentially scanned, there is an effect that the timing for reading out the amplitude information from the loop coil is further shortened, and high-speed coordinate reading becomes possible.

【0107】請求項4に係る発明の座標読取装置によれ
ば、請求項1乃至請求項3のいずれかに記載の座標読取
装置の効果に加え、位置指示部が、所定周波数の交番磁
界を発生させる発振回路を備えたことで、位置指示部か
ら比較的強い信号を得ることができ、この比較的強い信
号を、スイッチング回路等を備えた受信部で高速に処理
することで、ノイズに強く且つ高速に座標を読み取るこ
とができるという効果がある。
According to a fourth aspect of the present invention, in addition to the effects of the first to third aspects, the position indicating section generates an alternating magnetic field of a predetermined frequency. With the provision of the oscillation circuit, a relatively strong signal can be obtained from the position indicating unit, and the relatively strong signal is processed at a high speed by the receiving unit including the switching circuit and the like, so that it is strong against noise and There is an effect that coordinates can be read at high speed.

【0108】請求項5に係る発明の座標読取装置では、
請求項1乃至請求項4のいずれかに記載の座標読取装置
の効果に加え、ループコイル選択手段により入力される
ループコイルが切り替えられる時に、ループコイルから
の入力を禁止又は減衰させるミュート回路が作動するこ
とにより、ループコイル選択手段によりループコイルが
切り替えられる時に発生するスイッチングノイズの影響
を小さくし、座標読取精度を向上させることができると
いう効果がある。
In the coordinate reading apparatus according to the fifth aspect of the present invention,
In addition to the effects of the coordinate reading device according to any one of claims 1 to 4, a mute circuit for inhibiting or attenuating the input from the loop coil when the loop coil input by the loop coil selecting means is switched is operated. By doing so, there is an effect that the influence of switching noise generated when the loop coil is switched by the loop coil selecting means can be reduced, and the coordinate reading accuracy can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】電子黒板の主要構成を示す外観斜視図である。FIG. 1 is an external perspective view showing a main configuration of an electronic blackboard.

【図2】図1に示す電子黒板にパーソナルコンピュータ
100及びプリンタ200を接続した状態を示す説明図
である。
FIG. 2 is an explanatory diagram showing a state in which a personal computer 100 and a printer 200 are connected to the electronic blackboard shown in FIG.

【図3】ペン60の内部構造を示す説明図である。FIG. 3 is an explanatory diagram showing an internal structure of a pen 60.

【図4】筆記パネル20の各構成部材を示す説明図であ
る。
FIG. 4 is an explanatory diagram showing each component of the writing panel 20.

【図5】(A) 図4に示すループコイル23の構成を
一部を省略して示す説明図である。 (B) 図(A)に示すループコイル23の幅及び重ね
ピッチを示す説明図である。
FIG. 5A is an explanatory view showing a configuration of the loop coil 23 shown in FIG. 4 with a part thereof omitted; (B) It is explanatory drawing which shows the width | variety and overlap pitch of the loop coil 23 shown to FIG. (A).

【図6】(A) XコイルX1〜X3の一部を示す設計
図である。 (B) 図6(A)に示すXコイルX1〜X3に発生す
る電圧と幅方向の距離との関係を示すグラフである。 (C) 図6(A)に示すXコイルX1〜X3の相互に
隣接するループコイル間の電圧差を示すグラフである。
FIG. 6A is a design diagram showing a part of X coils X1 to X3. FIG. 7B is a graph showing the relationship between the voltage generated in the X coils X1 to X3 shown in FIG. 6A and the distance in the width direction. 7C is a graph showing a voltage difference between mutually adjacent loop coils of the X coils X1 to X3 shown in FIG.

【図7】(A) 位置座標テーブルをグラフ化して示す
説明図である。 (B) 位置座標テーブルの説明図である。 (C) 各Xコイルから検出した検出値の記憶状態を示
す説明図である。
FIG. 7A is an explanatory diagram showing a position coordinate table as a graph. (B) It is explanatory drawing of a position coordinate table. (C) It is explanatory drawing which shows the storage state of the detection value detected from each X coil.

【図8】図3に示すペン60の電気的構成を示す説明図
である。
FIG. 8 is an explanatory diagram showing an electrical configuration of the pen 60 shown in FIG.

【図9】電子黒板1の電気的構成をブロックで示す説明
図である。
FIG. 9 is an explanatory diagram showing the electrical configuration of the electronic blackboard 1 by blocks.

【図10】ペン属性と変調周波数fmとの関係を説明す
る図である。
FIG. 10 is a diagram illustrating a relationship between a pen attribute and a modulation frequency fm.

【図11】図9に示すCPU56が実行する主な制御内
容を示すフローチャートである。
11 is a flowchart showing main control contents executed by a CPU 56 shown in FIG.

【図12】座標読取処理についての流れを示すフローチ
ャートである。
FIG. 12 is a flowchart illustrating a flow of a coordinate reading process.

【図13】FSK復調回路55の電気的構成を示す説明
図である。
13 is an explanatory diagram illustrating an electrical configuration of an FSK demodulation circuit 55. FIG.

【図14】図13に示すFSK復調回路55の各部位に
表れる信号波形を示す説明図である。
14 is an explanatory diagram showing signal waveforms appearing at various parts of the FSK demodulation circuit 55 shown in FIG.

【図15】(A) CR発振回路69eの出力信号と、
LC発振回路69cの出力信号と、リミッタ回路54の
出力信号と、カウント回路55aによるカウント値との
関係を示す説明図である。 (B) シフトレジスタ55bに格納されたカウント値
がシフトする様子を示す説明図である。
FIG. 15A shows an output signal of a CR oscillation circuit 69e;
FIG. 9 is an explanatory diagram showing a relationship between an output signal of an LC oscillation circuit 69c, an output signal of a limiter circuit 54, and a count value of a count circuit 55a. (B) is an explanatory view showing how the count value stored in the shift register 55b shifts.

【図16】(A) 絶対値コンパレータ55fによるし
きい値判定出力と、CPU56の判定周期との関係を示
す説明図である。 (B) カウンタ55gによるカウント値が移動する様
子を示す説明図である。
16A is an explanatory diagram showing a relationship between a threshold determination output by an absolute value comparator 55f and a determination cycle of a CPU 56. FIG. (B) It is explanatory drawing which shows a mode that the count value by the counter 55g moves.

【図17】FSK復調回路55を構成するカウント回路
55aから絶対値コンパレータ55fまでの処理(ペン
属性検出処理1)の流れを示すフローチャートである。
FIG. 17 is a flowchart showing the flow of processing (pen attribute detection processing 1) from the count circuit 55a to the absolute value comparator 55f that constitutes the FSK demodulation circuit 55.

【図18】カウンタ55g及び加算機55iの処理(ペ
ン属性検出処理2)の流れを示すフローチャートであ
る。
FIG. 18 is a flowchart showing the flow of processing (pen attribute detection processing 2) of the counter 55g and the adder 55i.

【図19】従来の振幅検波回路周辺の構成を示す図であ
る。
FIG. 19 is a diagram showing a configuration around a conventional amplitude detection circuit.

【図20】スイッチング回路41及びミュート回路46
を備えた本実施の形態の振幅検波回路51周辺の構成を
示す。
FIG. 20 shows a switching circuit 41 and a mute circuit 46.
2 shows a configuration around the amplitude detection circuit 51 of the present embodiment provided with the above.

【図21】スイッチング回路のみを備えた本実施の形態
の振幅検波回路51周辺の構成の変形例を示す。
FIG. 21 shows a modification of the configuration around the amplitude detection circuit 51 of the present embodiment provided with only a switching circuit.

【図22】スイッチング回路41を備えた振幅検波回路
51から出力される信号のオシロスコープにおける画面
の一例を模式的に示した図である。
FIG. 22 is a diagram schematically showing an example of a screen on an oscilloscope of a signal output from an amplitude detection circuit 51 including a switching circuit 41.

【図23】スイッチング回路41がない場合の振幅検波
回路51から出力される信号のオシロスコープにおける
画面の一例を模式的に示した図である。
FIG. 23 is a diagram schematically illustrating an example of a screen on an oscilloscope of a signal output from the amplitude detection circuit 51 when the switching circuit 41 is not provided.

【図24】図12のフローチャートのXコイルスキャン
(S302)の制御について説明するフローチャートで
ある。
FIG. 24 is a flowchart illustrating control of an X coil scan (S302) in the flowchart of FIG. 12;

【図25】本実施の形態の制御方法の変形例における図
12のフローチャートのXコイルスキャン(S302)
の制御について説明するフローチャートである。
FIG. 25 is an X coil scan (S302) in the flowchart of FIG. 12 in a modified example of the control method of the present embodiment.
5 is a flowchart for explaining the control of FIG.

【図26】本実施の形態のA/D変換について説明する
タイミングチャートを示す。
FIG. 26 is a timing chart illustrating A / D conversion of this embodiment.

【図27】本実施の形態のA/D変換についての変形例
を説明するタイミングチャートを示す。
FIG. 27 is a timing chart illustrating a modification of the A / D conversion of the present embodiment.

【図28】従来のA/D変換について説明するタイミン
グチャートを示す。
FIG. 28 is a timing chart illustrating a conventional A / D conversion.

【符号の説明】[Explanation of symbols]

1 電子黒板 2 制御部(ループコイル選択手段、スイッチング手
段、放電制御手段) 10 筆記パネル(受信部) 23 ループコイル 41 スイッチング回路 46 ミュート回路 50 X、Yコイル切り替え回路(ループコイル選択手
段) 51 振幅検波回路 51a 整流回路 51b 平滑回路 52 A/D変換回路(サンプリング手段) 56 CPU 60 ペン(位置指示部)
DESCRIPTION OF SYMBOLS 1 Electronic blackboard 2 Control part (loop coil selection means, switching means, discharge control means) 10 Writing panel (reception part) 23 Loop coil 41 Switching circuit 46 Mute circuit 50 X and Y coil switching circuit (loop coil selection means) 51 Amplitude Detection circuit 51a Rectification circuit 51b Smoothing circuit 52 A / D conversion circuit (sampling means) 56 CPU 60 Pen (position indicating unit)

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2C071 CA02 CA05 CD01 DA05 DB04 DC04 EB04 5B068 AA02 AA15 BB14 BC03 BD02 BD07 BE01 BE08 BE12 BE15 5B087 AA01 AE02 BC03 BC34 CC26 CC32 DG02 DJ01  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 2C071 CA02 CA05 CD01 DA05 DB04 DC04 EB04 5B068 AA02 AA15 BB14 BC03 BD02 BD07 BE01 BE08 BE12 BE15 5B087 AA01 AE02 BC03 BC34 CC26 CC32 DG02 DJ01

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 磁界の変化を与える位置指示部と、複数
のループコイルを備えた受信部とを備えて前記位置指示
部と磁気結合可能に構成され、その磁界の変化により前
記受信部における前記位置指示部の位置を読み取る座標
読取装置において、 前記受信部は、 前記ループコイルを順次選択して切り替えて入力するル
ープコイル選択手段と、 整流回路と、平滑回路とを備え、入力された信号を振幅
検波する振幅検波回路と、 前記振幅検波された信号に対して所定の時間間隔での読
み出し、振幅の比較、電圧値の記憶によりサンプリング
処理を行うサンプリング手段と、 前記平滑回路と並列に設けられ、一端が接地されたスイ
ッチング回路と、 前記サンプリング処理の終了後に前記スイッチング回路
を作動させて前記平滑回路に対して接地電位にするよう
に作動する放電制御手段とを備えたことを特徴とする座
標読取装置。
1. A position indicating section for giving a change in a magnetic field, and a receiving section having a plurality of loop coils are provided so as to be capable of being magnetically coupled to the position indicating section. In a coordinate reading device that reads a position of a position indicating unit, the receiving unit includes a loop coil selecting unit that sequentially selects and switches the loop coil and inputs the loop coil, a rectifier circuit, and a smoothing circuit. An amplitude detection circuit that performs amplitude detection; a sampling unit that performs sampling processing by reading out the amplitude-detected signal at predetermined time intervals, comparing amplitudes, and storing voltage values; and a sampling unit that is provided in parallel with the smoothing circuit. A switching circuit whose one end is grounded, and a ground potential with respect to the smoothing circuit which is operated after the end of the sampling process. And a discharge control means for operating the coordinate reading apparatus.
【請求項2】 前記ループコイル選択手段は、 前記スイッチング回路作動後、所定時間経過後に次のル
ープコイルに切り替えることを特徴とする請求項1に記
載の座標読取手段。
2. The coordinate reading means according to claim 1, wherein said loop coil selecting means switches to a next loop coil after a lapse of a predetermined time after said switching circuit operates.
【請求項3】 前記ループコイル選択手段は、 所定間隔でループコイルの切り替えを行うことを特徴と
する請求項1に記載の座標読取装置。
3. The coordinate reading apparatus according to claim 1, wherein said loop coil selecting means switches the loop coils at predetermined intervals.
【請求項4】 前記位置指示部は、 所定周波数の交番磁界を発生させる発振回路を備えたこ
とを特徴とする請求項1乃至請求項3のいずれかに記載
の座標読取装置。
4. The coordinate reading device according to claim 1, wherein the position indicating unit includes an oscillation circuit that generates an alternating magnetic field having a predetermined frequency.
【請求項5】 前記ループコイル選択手段により入力さ
れるループコイルが切り替えられる時に作動される前記
ループコイルからの入力を禁止又は減衰させるミュート
回路を備えたことを特徴とする請求項1乃至請求項4の
いずれかに記載の座標読取装置。
5. The apparatus according to claim 1, further comprising a mute circuit for inhibiting or attenuating an input from the loop coil which is activated when the loop coil input by the loop coil selecting means is switched. 5. The coordinate reading device according to any one of 4.
JP27751799A 1999-09-29 1999-09-29 Coordinate reader Pending JP2001100900A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27751799A JP2001100900A (en) 1999-09-29 1999-09-29 Coordinate reader

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27751799A JP2001100900A (en) 1999-09-29 1999-09-29 Coordinate reader

Publications (1)

Publication Number Publication Date
JP2001100900A true JP2001100900A (en) 2001-04-13

Family

ID=17584709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27751799A Pending JP2001100900A (en) 1999-09-29 1999-09-29 Coordinate reader

Country Status (1)

Country Link
JP (1) JP2001100900A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011253266A (en) * 2010-05-31 2011-12-15 Brother Ind Ltd Coordinate detector
JPWO2018012563A1 (en) * 2016-07-13 2019-05-09 シャープ株式会社 Writing input device
CN113432516A (en) * 2020-03-23 2021-09-24 深圳普赢创新科技股份有限公司 Electromagnetic induction type coordinate positioning device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011253266A (en) * 2010-05-31 2011-12-15 Brother Ind Ltd Coordinate detector
JPWO2018012563A1 (en) * 2016-07-13 2019-05-09 シャープ株式会社 Writing input device
CN113432516A (en) * 2020-03-23 2021-09-24 深圳普赢创新科技股份有限公司 Electromagnetic induction type coordinate positioning device
CN113432516B (en) * 2020-03-23 2023-06-09 深圳普赢创新科技股份有限公司 Electromagnetic induction type coordinate positioning device

Similar Documents

Publication Publication Date Title
US10073558B2 (en) Position indicator, position detecting device, and input control method of position detecting device
JP4006290B2 (en) Coordinate input device, control method of coordinate input device, and program
US4848496A (en) Coordinates input apparatus
US6476799B1 (en) Method and apparatus for the wireless capture of coordinate-shift information
JP2001142639A (en) Touch panel device
WO2015182222A1 (en) Indicator detection device and signal processing method thereof
JP2001142641A (en) Touch panel device
US6639585B1 (en) Coordinate reading device
WO2016111077A1 (en) Position detection device
JP2001100900A (en) Coordinate reader
JP5924831B1 (en) Position detection device
JP2001142646A (en) Eraser for coordinate input device
ITMI992541A1 (en) REMOTE POSITION DESIGNATION SYSTEM TO DESIGNATE AN OPTIONAL POSITION ON A FLOOR CORRESPONDING TO A REMOTE PLACE FROM THE FLOOR
JP4419305B2 (en) Coordinate reading device
JP2001100902A (en) Graphic input device
JP3414517B2 (en) Position indicator and coordinate input device using the same
JP2001142627A (en) Coordinate reader
JP2001100901A (en) Coordinate input device
JP2001142628A (en) Coordinate reader
JP2001209485A (en) Coordinate digitizer
JP2001282444A (en) Coordinate input tool and coordinate reader
JP2002108552A (en) Coordinate inputting device
JP2001051786A (en) Coordinate input pen and coordinate reader
JP2001056736A (en) Writing device for coordinate reader
JP2001056735A (en) Writing device for coordinate reader

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306