JP2001142646A - Eraser for coordinate input device - Google Patents

Eraser for coordinate input device

Info

Publication number
JP2001142646A
JP2001142646A JP32346999A JP32346999A JP2001142646A JP 2001142646 A JP2001142646 A JP 2001142646A JP 32346999 A JP32346999 A JP 32346999A JP 32346999 A JP32346999 A JP 32346999A JP 2001142646 A JP2001142646 A JP 2001142646A
Authority
JP
Japan
Prior art keywords
eraser
coil
coils
input device
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32346999A
Other languages
Japanese (ja)
Inventor
Yoshiyuki Konno
由之 金野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP32346999A priority Critical patent/JP2001142646A/en
Publication of JP2001142646A publication Critical patent/JP2001142646A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drawing Aids And Blackboards (AREA)
  • Position Input By Displaying (AREA)
  • User Interface Of Digital Computer (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an eraser for a coordinate input device which can use a plurality of erasure ranges differently with a natural feeling of use despile its simple configuration and which is excellent in operation efficiency. SOLUTION: The upper part of the eraser 40 is covered with an outer case 41, coils LA, LB, LC and LD are provided at four corners A to D inside, respectively, and a button battery 43 and a circuit board 42 are provided at the central part. An inner case 44 holding an erasure pad 45 is provided at a lower part while being supported by a spring 49 in a rockable way, and switches SWA, SWB, SWC and SWD at four corners are turned on in accordance with a position where the pad 45 comes into contact. One or two coils L among the coils LA, LB, LC and LD transmit a signal at a prescribed period in accordance with a switch SW turned on. A writing panel 10 provided with a loop coil 23 magnetically coupled to the coils L receives a signal of the eraser 40, detect an erasure position and an erasure area, and erases recorded electronic data.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、消去範囲の設定可
能な座標入力装置のイレーサに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an eraser for a coordinate input device capable of setting an erasure range.

【0002】[0002]

【従来の技術】例えば、発振コイルを備えたマーカーペ
ンである電子ペンにより、複数のループコイルを敷設し
たボード上に文字や図形などを描くと、電子ペンの発振
コイルが形成する磁界と磁気結合したループコイルを介
してその電子ペンの軌跡の座標およびペンの属性がボー
ド側に読み取られ、デジタルデータとして記録される電
子黒板のような座標読取装置が提案されている。このよ
うな座標読取装置においては、電子ペンと同様発振コイ
ルを備えたイレーサを用いて、そのパッド面をボードに
押し付けてボード上を払拭することによりその軌跡の座
標位置が読み取られ、既に記録されたデジタルデータを
消去することができた。このイレーサは、ボード上での
位置を示しその軌跡におけるデジタルデータを消去する
ものであり、その形状は、イレーサの姿勢方向を無視で
きるように円形のものが一般的であった。この円形のイ
レーサにおいてはイレーサの姿勢を考えず中心点から所
定の距離の範囲で消去などをすればよいので構造を簡単
にできる。また、払拭面の大きな面積のものと、小さな
面積のものとを用意しておけば、大きな面積のもので広
範囲の一括消去をしたり、小さな面積のもので狭い範囲
の訂正・書き直しなどの細かい消去もできる。また、例
えば、特公平6−9023号公報に記載されている電子
黒板用イレーサのような発明では、イレーサを長方形あ
るいはこれに準ずる形状にして、使い易くした上で、イ
レーサの形状に応じたイレース範囲の読取りが可能とし
たものである。また、イレーサの部分的使用における読
取りにおいてはスイッチのオン・オフにより予め決めら
れた一辺を中心として消去することができ、操作性に優
れたイレーサとすることができるなどの利点があった。
2. Description of the Related Art For example, when a character or a figure is drawn on a board on which a plurality of loop coils are laid by an electronic pen which is a marker pen having an oscillation coil, magnetic coupling with a magnetic field formed by the oscillation coil of the electronic pen. A coordinate reading device such as an electronic blackboard has been proposed in which the coordinates of the trajectory of the electronic pen and the attributes of the pen are read by the board via the loop coil and recorded as digital data. In such a coordinate reading device, the coordinate position of the locus is read by pressing the pad surface against the board and wiping the board using an eraser having an oscillation coil like an electronic pen, and the coordinate position of the locus is read and already recorded. Digital data could be erased. This eraser indicates a position on the board and erases digital data in its locus, and its shape is generally circular so that the attitude direction of the eraser can be ignored. The structure of the circular eraser can be simplified because erasing may be performed within a predetermined distance from the center point without considering the posture of the eraser. In addition, if you prepare one with a large area of the wiping surface and one with a small area, you can erase a wide area at once with a large area, or correct and rewrite a small area with a small area. You can also delete them. Further, for example, in an invention such as an eraser for an electronic blackboard described in Japanese Patent Publication No. 6-9023, the eraser is formed in a rectangular shape or a similar shape to make it easier to use, and an eraser corresponding to the shape of the eraser is used. The range can be read. Further, in the reading in partial use of the eraser, there is an advantage that the eraser can be erased around a predetermined side by turning on / off the switch, and an eraser excellent in operability can be obtained.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、円形の
イレーサでは、電子ペンとは別に、払拭面積の異なる2
つ以上のイレーサを使用する必要があり、これらをいち
いち持ち替えて使用するため使用者にとって消去の作業
が煩雑になるという問題があった。また、通常の黒板や
ホワイトボードの黒板消しでは、長方形の黒板消しが一
般に用いられており、操作感としては円形より長方形の
方が自然な感じで使用できるという問題もあった。一
方、特公平6−9023号公報に記載されている電子黒
板用イレーサでは、形状が角形であり操作感は円形のも
のよりよいといえるが、イレーサの傾きの検出に傾きセ
ンサを使用して構成され、さらに座標位置の検出とは別
途にイレーサの消去範囲を特定するために赤外線送信部
を設けたりするなど、その構造は複雑なものになるとい
う問題があった。
However, in the case of a circular eraser, apart from the electronic pen, two different wiping areas are used.
It is necessary to use more than one eraser, and there is a problem that the erasing operation becomes complicated for the user since these are used while being changed and used. Further, in a normal blackboard or whiteboard eraser, a rectangular blackboard eraser is generally used, and there is a problem that a rectangular shape can be used more naturally than a circular shape as an operational feeling. On the other hand, in the eraser for an electronic blackboard described in Japanese Patent Publication No. 6-9023, the shape is rectangular and the operational feeling is better than that of a circular shape. In addition, there is a problem in that the structure becomes complicated, for example, an infrared transmission unit is provided to specify the eraser range of the eraser separately from the detection of the coordinate position.

【0004】この発明は上記課題を解決するものであ
り、簡易な構成でありながら、1つのイレーサで複数の
消去範囲を使い分けることができ、自然な使用感で且つ
操作性の優れた座標入力装置のイレーサを提供すること
を目的とする。
The present invention has been made to solve the above-mentioned problems, and has a simple configuration, a plurality of erasure ranges can be selectively used by one eraser, and a coordinate input device having a natural feeling of use and excellent operability. The purpose is to provide an eraser.

【0005】[0005]

【課題を解決するための手段】この目的を達成するため
に、請求項1に係る発明の座標入力装置のイレーサで
は、所定の周波数の交番磁界を発生する発振コイルを備
えた送信部と、前記交番磁界と磁気結合可能な複数のル
ープコイルが敷設されたボード部を備えた受信部とを備
え、前記ボード部上に描かれた前記送信部の軌跡の座標
を読み取って電子的に記録する座標入力装置において前
記ボード部に当接させて、当接された部分の座標に基づ
いて前記送信部により入力された記録を消去する座標入
力装置のイレーサであって、互いに識別可能な交番磁界
を発生させる複数の発振コイルと、前記ボード部に当接
させる当接面と、前記当接面が前記ボード部に当接した
ことを検知する複数の圧力検知手段とを備え、前記複数
の圧力検知手段の少なくとも1つが、前記ボード部に前
記当接面が当接したことを検知したとき、前記圧力検知
手段の検知の組合せから特定される前記記録の消去範囲
の情報を、前記複数の発振コイルの組合せにより前記受
信部に送信することを特徴とする。
In order to achieve the above object, according to the first aspect of the present invention, there is provided an eraser for a coordinate input device, comprising: a transmitting unit having an oscillation coil for generating an alternating magnetic field of a predetermined frequency; A receiving section having a board section on which a plurality of loop coils capable of magnetic coupling with an alternating magnetic field are laid, and coordinates for reading and electronically recording coordinates of a trajectory of the transmitting section drawn on the board section. An eraser for a coordinate input device that is brought into contact with the board unit in an input device and erases a record input by the transmission unit based on the coordinates of the contacted portion, and generates an alternating magnetic field that can be distinguished from each other. A plurality of oscillation coils to be contacted, a contact surface contacting the board portion, and a plurality of pressure detecting means for detecting that the contact surface has contacted the board portion, the plurality of pressure detecting means Little At least one of the plurality of oscillating coils, when detecting that the contact surface abuts on the board portion, determines the information on the erasing range of the recording specified from the combination of the detection of the pressure detecting means. The combination is transmitted to the receiving unit.

【0006】この構成に係る座標入力装置のイレーサで
は、当接面がボード部に当接したことを検知する複数の
圧力検知手段を備え、少なくとも1つ以上の圧力検知手
段がオンされていることが検出された状態で、その組合
せに基づいて、消去範囲を特定することができる。さら
にその特定された消去範囲は、互いに識別可能な交番磁
界を発生させる複数の発振コイルを所定の組合せで受信
部に消去範囲の情報を送信することができるため、1つ
のイレーサであっても、異なる消去範囲を使い分けるこ
とができる。そのため、自然な操作感で、且つ操作性の
優れた座標入力装置のイレーサとすることができる。
[0006] The eraser of the coordinate input device according to this configuration includes a plurality of pressure detecting means for detecting that the contact surface has contacted the board portion, and at least one of the pressure detecting means is turned on. Is detected, the erasure range can be specified based on the combination. Furthermore, the specified erasure range can transmit information of the erasure range to the receiving unit in a predetermined combination of a plurality of oscillation coils that generate alternating magnetic fields that can be distinguished from each other. Different erase ranges can be used properly. Therefore, an eraser of the coordinate input device having a natural operation feeling and excellent operability can be provided.

【0007】請求項2に係る発明の座標入力装置のイレ
ーサでは、請求項1に記載の座標入力装置のイレーサの
構成に加え、前記当接面は、矩形であり、前記圧力検知
手段および前記発振コイルは、それぞれ前記当接面の四
隅に配置され、前記消去範囲は、前記圧力検知手段の検
知の組合せに基づいて、矩形全面、それぞれの辺に基づ
いた一定範囲、もしくはそれぞれの頂点とに基づいた一
定範囲のいずれかの消去範囲が特定され、前記発振コイ
ルは、前記消去範囲の情報を特定の組合せにより発振さ
せることで前記受信部に送信することを特徴とする。
According to a second aspect of the present invention, in addition to the configuration of the eraser of the coordinate input device according to the first aspect, the contact surface is rectangular, and the pressure detecting means and the oscillation are provided. The coils are respectively arranged at the four corners of the contact surface, and the erasing range is based on the entire surface of the rectangle, a fixed range based on each side, or each vertex based on a combination of detections by the pressure detecting means. One of the erasure ranges of the predetermined range is specified, and the oscillation coil transmits the information of the erasure range to the receiving unit by oscillating the information in a specific combination.

【0008】この構成に係る座標入力装置のイレーサで
は、使用者が握持し易く、使用し易い形状である矩形の
当接面を備え、圧力検知手段の検知の組合せに基づいて
矩形全面と、それぞれの辺と、それぞれの頂点に基づい
た範囲で使い分けができるため、自然な操作感で、且つ
操作性の優れた座標入力装置のイレーサとすることがで
きる。
[0008] The eraser of the coordinate input device according to this configuration is provided with a rectangular abutment surface that is easy to grasp and easy to use by the user. Since it is possible to selectively use each side and a range based on each vertex, it is possible to provide an eraser of a coordinate input device having a natural operation feeling and excellent operability.

【0009】請求項3に係る発明の座標入力装置のイレ
ーサでは、請求項1又は請求項2に記載の座標入力装置
のイレーサの構成に加え、前記消去範囲を前記受信部に
送信する前記発振コイルは、所定周期で時分割して、順
次交代して発振させることを特徴とする。
According to a third aspect of the present invention, in addition to the configuration of the eraser for the coordinate input device according to the first or second aspect, the oscillation coil for transmitting the erasure range to the receiving unit. Are characterized in that they are time-divided in a predetermined cycle and are sequentially alternately oscillated.

【0010】この構成に係る座標入力装置のイレーサで
は、消去範囲を受信部に送信する発振コイルが、所定周
期で時分割され、順次交代して発振させるため、受信部
は同時に異なった信号を検出処理する必要がなく、複雑
な機械的構成や複雑な処理を行う負担が軽減され、受信
部の構成を簡易にすることができる。
[0010] In the eraser of the coordinate input device according to this configuration, the oscillating coil for transmitting the erasure range to the receiving unit is time-divided at a predetermined cycle and oscillates alternately, so that the receiving unit detects different signals simultaneously. There is no need to perform the processing, the burden of performing a complicated mechanical configuration and complicated processing is reduced, and the configuration of the receiving unit can be simplified.

【0011】請求項4に係る発明の座標入力装置のイレ
ーサでは、請求項2又は請求項3に記載の座標入力装置
のイレーサの構成に加え、四隅に配置された前記圧力検
知手段の状態に対応して発振させる発振コイルは、最大
2つの発振コイルであることを特徴とする。
According to a fourth aspect of the present invention, in addition to the configuration of the eraser of the coordinate input device according to the second or third aspect, the eraser of the coordinate input device corresponds to the state of the pressure detecting means arranged at four corners. The oscillation coils to be oscillated are a maximum of two oscillation coils.

【0012】この構成に係る座標入力装置のイレーサで
は、四隅に配置された圧力検知手段の状態に対応して発
振させる発振コイルは、最大2つの発振コイルとするこ
とで、受信部の処理の負担がさらに軽くなり、高速な処
理が可能になり、より追従性の良い座標入力装置のイレ
ーサとすることができる。
[0012] In the eraser of the coordinate input device according to this configuration, the number of oscillation coils that oscillate according to the state of the pressure detection means arranged at the four corners is a maximum of two oscillation coils. Is further reduced, high-speed processing becomes possible, and an eraser of a coordinate input device having better tracking performance can be obtained.

【0013】[0013]

【発明の実施の形態】以下、この発明に係る座標入力装
置のイレーサを、好ましい実施の形態である電子黒板1
のイレーサ40を例に挙げて添付図面を参照して説明す
る。図1は、座標入力装置である電子黒板1の主要構成
を示す外観斜視図である。図に示すように、電子黒板1
は、送信部であるペン60と受信部である筆記パネル1
0とイレーサ40とから構成される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an eraser for a coordinate input device according to the present invention will be described.
The eraser 40 will be described as an example with reference to the accompanying drawings. FIG. 1 is an external perspective view showing a main configuration of an electronic blackboard 1 which is a coordinate input device. As shown in the figure, the electronic blackboard 1
Is a pen 60 as a transmitting unit and a writing panel 1 as a receiving unit.
0 and an eraser 40.

【0014】まず、ペン60の主要構成について図3を
参照して説明する。図3は、ペン60の内部構造を示す
説明図であり、図8は、図3に示すペン60の電気的構
成を示す説明図である。
First, the main configuration of the pen 60 will be described with reference to FIG. FIG. 3 is an explanatory diagram showing the internal structure of the pen 60, and FIG. 8 is an explanatory diagram showing the electrical configuration of the pen 60 shown in FIG.

【0015】図3に示すようにペン60には円筒形状の
胴体部61aと、この胴体部61aの後端に着脱可能に
取り付けられた蓋61cとが備えられている。胴体部6
1aの内部には、コイルL1と、矢印F2で示す方向に
取り出し可能なインクカートリッジ63と、このインク
カートリッジ63に挿入されたペン先62と、コイルL
1から交番磁界を発生させるための発振回路などが実装
された回路基板69と、この回路基板69に電気を供給
する電源である電池70とが設けられている。このコイ
ルL1は、内径が15mm程度で長さが15mm程度に
200回巻きされて環状に形成される。また、筆記面2
1a(図1参照)と当接するペン先62の先端からおよ
そ20mm程度離して配置されている。
As shown in FIG. 3, the pen 60 has a cylindrical body 61a and a lid 61c detachably attached to the rear end of the body 61a. Body part 6
1a, a coil L1, an ink cartridge 63 that can be taken out in a direction indicated by an arrow F2, a pen tip 62 inserted into the ink cartridge 63, and a coil L
A circuit board 69 on which an oscillating circuit for generating an alternating magnetic field from 1 is mounted, and a battery 70 as a power supply for supplying electricity to the circuit board 69 are provided. The coil L1 is formed into an annular shape by being wound 200 times to an inner diameter of about 15 mm and a length of about 15 mm. In addition, writing surface 2
1a (see FIG. 1), and is disposed at a distance of about 20 mm from the tip of the pen tip 62 in contact with the pen tip 62.

【0016】また、インクカートリッジ63と回路基板
69との間には、回路基板69などへの電気の供給およ
び遮断を行うための押しボタン式のスイッチ67が設け
られている。スイッチ67は、ペン先62を筆記面21
aに押し付け、インクカートリッジ63が矢印F1で示
す方向へ移動するとONし、筆記を中止すると、スイッ
チ67内のばねにより矢印F2で示す方向へ戻りOFF
する。つまり、ペン60によって筆記面21aに筆記を
行っているときのみコイルL1から交番磁界が発生す
る。
Between the ink cartridge 63 and the circuit board 69, there is provided a push button type switch 67 for supplying and shutting off electricity to the circuit board 69 and the like. The switch 67 connects the pen tip 62 to the writing surface 21.
a, the ink cartridge 63 is turned on when the ink cartridge 63 moves in the direction shown by the arrow F1.
I do. That is, the alternating magnetic field is generated from the coil L1 only when the pen 60 is writing on the writing surface 21a.

【0017】図8に示すように、回路基板69(図3参
照)に実装された回路は、インクの色やペン先62(図
3参照)の太さなどのペン60(図3参照)の属性(以
下ペン属性という。)毎に異なる変調周波数fmが設定
されたCR発振回路69eと、このCR発振回路69e
から発振された信号を搬送する搬送波を発振するLC発
振回路69cと、このLC発振回路69cの発振周波数
をCR発振回路69eの変調周波数fmによってFSK
(Frequency Shift Keying)変
調するFSK回路69dとから構成される。搬送波の発
振周波数は、LC発振回路69cを構成するインダクタ
ンスであるコイルL1およびキャパシタンスであるコン
デンサC2,C3によって決定され、変調周波数fm
は、CR発振回路69eを構成するキャパシタンスであ
るコンデンサC5および抵抗R2、可変抵抗R3によっ
て決定される。また、搬送波の発振周波数の周波数偏移
は、FSK回路69dのキャパシタンスであるコンデン
サC4の容量によって決定される。
As shown in FIG. 8, the circuit mounted on the circuit board 69 (see FIG. 3) includes a pen 60 (see FIG. 3) such as the color of the ink and the thickness of the pen tip 62 (see FIG. 3). A CR oscillation circuit 69e in which a different modulation frequency fm is set for each attribute (hereinafter referred to as a pen attribute);
An LC oscillation circuit 69c that oscillates a carrier wave that carries a signal oscillated from the oscillating circuit.
(Frequency Shift Keying) and an FSK circuit 69d for performing modulation. The oscillation frequency of the carrier is determined by the coil L1 which is the inductance and the capacitors C2 and C3 which are the capacitances of the LC oscillation circuit 69c, and the modulation frequency fm
Is determined by a capacitor C5 which is a capacitance constituting the CR oscillation circuit 69e, a resistor R2, and a variable resistor R3. Further, the frequency shift of the carrier oscillation frequency is determined by the capacitance of the capacitor C4, which is the capacitance of the FSK circuit 69d.

【0018】ペン属性と変調周波数fmとの関係は、そ
の関係を説明する図10(A)に示すように設定されて
いる。図10(A)において、「細」とはペン先62
(図3参照)が細いことを示しており、「太」とはペン
先62が太いことを示す。例えば、「黒太」とは、ペン
先62が太く黒色インクを使用するペンを示す。なお、
イレーサ40には、4つのコイルL,L,L,L
(以下、特に区別しない場合はコイルLという。)が
内蔵されており、そのコイルから発生した交番磁界によ
ってループコイル23に発生した信号に基づいてイレー
サ40による消去範囲を演算するため、イレーサ40の
4つのコイルL,L,L,Lにもそれぞれ異な
る変調周波数fmを割り当てられ、ペン60と識別され
る。
The relationship between the pen attribute and the modulation frequency fm is set as shown in FIG. 10A for explaining the relationship. In FIG. 10A, “thin” means the pen tip 62
(See FIG. 3) indicates that the pen is thin, and “thick” indicates that the pen tip 62 is thick. For example, “black thick” indicates a pen whose pen tip 62 is thick and uses black ink. In addition,
The eraser 40 has four coils L A , L B , L C , L
D (hereinafter, referred to as a coil L unless otherwise specified), and an eraser 40 is used to calculate an erasure range of the eraser 40 based on a signal generated in the loop coil 23 by an alternating magnetic field generated from the coil. The four coils L A , L B , L C , and L D are also assigned different modulation frequencies fm, and are identified as the pen 60.

【0019】図8において、スイッチ67(図3参照)
がONすると、電池70(図3参照)の電気が各回路に
供給され、CR発振回路69eの集積回路IC3の出力
がFSK回路69dのMOS FETのゲートをスイッ
チングし、LC発振回路69cから発振した搬送波がC
R発振回路69eから発振された信号によって周波数変
調される。本実施の形態では、搬送波の中心周波数は、
410kHzであり、周波数偏移は±15kHzであ
る。また、本実施の形態では、集積回路IC1は東芝製
のTC7SLU04Fであり、集積回路IC2およびI
C3は共に東芝製のTC7SLU04である。また、M
OS FETは2SK2158である。抵抗R1および
R2は共に1MΩであり、可変抵抗R3の可変範囲は0
Ω〜1MΩである。コンデンサC2,C3,C4,C5
は、それぞれ2700pF,1000pF,270p
F,100pFである。さらに、電池70は、LR44
であり、その電圧は約1.5Vである。
In FIG. 8, a switch 67 (see FIG. 3)
Is turned on, the electricity of the battery 70 (see FIG. 3) is supplied to each circuit, and the output of the integrated circuit IC3 of the CR oscillation circuit 69e switches the gate of the MOS FET of the FSK circuit 69d and oscillates from the LC oscillation circuit 69c. Carrier is C
The frequency is modulated by the signal oscillated from the R oscillation circuit 69e. In the present embodiment, the center frequency of the carrier is
410 kHz, and the frequency shift is ± 15 kHz. In the present embodiment, the integrated circuit IC1 is TC7SLU04F manufactured by Toshiba, and the integrated circuits IC2 and IC
C3 is TC7SLU04 manufactured by Toshiba. Also, M
The OS FET is 2SK2158. The resistors R1 and R2 are both 1 MΩ, and the variable range of the variable resistor R3 is 0.
Ω to 1 MΩ. Capacitors C2, C3, C4, C5
Are 2700pF, 1000pF and 270p, respectively.
F, 100 pF. Further, the battery 70 is connected to the LR 44
And its voltage is about 1.5V.

【0020】次に本実施の形態に係る座標入力装置の受
信部である電子黒板1の筆記パネル10の構成について
図1および図2を参照して説明する。図2は、図1に示
す電子黒板1にパーソナルコンピュータ(以下、PCと
略記する。)100およびプリンタ200を接続した状
態を示す説明図である。
Next, the configuration of the writing panel 10 of the electronic blackboard 1 which is the receiving unit of the coordinate input device according to the present embodiment will be described with reference to FIGS. FIG. 2 is an explanatory diagram showing a state in which a personal computer (hereinafter abbreviated as PC) 100 and a printer 200 are connected to the electronic whiteboard 1 shown in FIG.

【0021】電子黒板1には、筆記パネル10と、筆記
面21aに筆記を行うためのペン60と、筆記された軌
跡およびその軌跡を示すデータを消去するためのイレー
サ40とが備えられている。筆記パネル10には、枠状
のフレーム11が備えられており、そのフレーム11に
は、筆記パネル本体20が組み込まれている。フレーム
11の前面下端には、その下端に沿って板状の台12が
前面に張り出す形で取り付けられている。台12の上面
には、ペン60を差して収容するためのスタンド状の複
数の凹部12aが形成されている。その凹部12aの右
側には、本発明のイレーサ40を置くための平面部12
bが形成されている。
The electronic blackboard 1 includes a writing panel 10, a pen 60 for writing on the writing surface 21a, and an eraser 40 for erasing the written locus and data indicating the locus. . The writing panel 10 includes a frame 11 having a frame shape, and the writing panel main body 20 is incorporated in the frame 11. A plate-like base 12 is attached to the lower end of the front surface of the frame 11 along the lower end so as to project to the front surface. On the upper surface of the table 12, a plurality of stand-shaped recesses 12a for accommodating the pen 60 are formed. On the right side of the concave portion 12a, a flat portion 12 for placing the eraser 40 of the present invention is provided.
b is formed.

【0022】フレーム11の前面右側には、操作部30
が設けられている。操作部30には、操作音や警告音な
どの音を再生するスピーカ31と、筆記面21aに筆記
された内容を示すデータ(以下筆記データと略称す
る。)を記憶したページ数を7セグメントのLEDによ
って表示するページ数表示LED32と、押す毎に1ペ
ージずつ戻るページ戻りボタン33と、押す毎に1ペー
ジずつ送るページ送りボタン34と、記憶されている筆
記データを押す毎に1ページずつ消去する消去ボタン3
5と、記憶されている筆記データをプリンタ200へ出
力するために押すプリンタ出力ボタン36と、記憶され
ている筆記データをPC100へ出力するために押すP
C出力ボタン37と、入力の不良を警告する入力警告L
ED39aと、電池切れを警告する電池警告LED39
bと、この電子黒板1を起動するために押す電源ボタン
38とが設けられている。
On the front right side of the frame 11, an operation unit 30 is provided.
Is provided. The operation unit 30 has a speaker 31 for reproducing sounds such as an operation sound and a warning sound, and a seven-segment page number in which data indicating the content written on the writing surface 21a (hereinafter abbreviated as writing data) is stored. A page number display LED 32 displayed by an LED, a page return button 33 for returning one page each time the button is pressed, a page forward button 34 for forwarding one page each time the button is pressed, and one page each time the stored writing data is pressed. Delete button 3
5, a printer output button 36 that is pressed to output the stored writing data to the printer 200, and a P button that is pressed to output the stored writing data to the PC 100.
C output button 37 and input warning L for warning of input failure
ED39a and battery warning LED39 that warns of running out of battery
b and a power button 38 pressed to activate the electronic blackboard 1.

【0023】フレーム11の前面下部には、この電子黒
板1の電源となる単2乾電池14aを4本収容するバッ
テリーケース14が設けられており、そのバッテリーケ
ース14の前面には、蓋14bが開閉可能に取り付けら
れている。バッテリーケース14の右側には、スピーカ
31のボリューム調節つまみ13cが設けられており、
その右側には、コネクタ13b,13aが設けられてい
る。コネクタ13bには、プリンタ200と接続された
接続ケーブル204のプラグ202が接続され、コネク
タ13aには、PC100と接続された接続ケーブル1
04のプラグ102が接続される。つまり、電子黒板1
の筆記面21aに筆記された内容を示す筆記データをP
C100へ出力し、PC100に備えられたモニタ10
3により、電子黒板1に筆記された内容を見ることがで
きる。また、筆記データをプリンタ200へ出力し、電
子黒板1に筆記された内容を印刷用紙203に印刷する
こともできる。
A battery case 14 for accommodating four C-size batteries 14a serving as a power source of the electronic blackboard 1 is provided at a lower portion of the front surface of the frame 11, and a lid 14b is opened and closed on the front surface of the battery case 14. Mounted as possible. On the right side of the battery case 14, a volume control knob 13c of the speaker 31 is provided.
On the right side, connectors 13b and 13a are provided. The plug 13 of the connection cable 204 connected to the printer 200 is connected to the connector 13b, and the connection cable 1 connected to the PC 100 is connected to the connector 13a.
04 plug 102 is connected. In other words, electronic blackboard 1
The writing data indicating the contents written on the writing surface 21a of P
Monitor 10 output to C100 and provided in PC 100
3, the content written on the electronic whiteboard 1 can be viewed. Further, it is also possible to output handwriting data to the printer 200 and print the contents handwritten on the electronic blackboard 1 on the printing paper 203.

【0024】また、図1に示すようにフレーム11の裏
面上端の両端部には、この電子黒板1を壁に掛けるため
の金具15,15が取り付けられている。本実施の形態
では、筆記面21aの高さH1は900mmであり、幅
W1は600mmである。また、フレーム11および台
12は、PP(ポリプロピレン)などの合成樹脂により
軽量に形成されており、電子黒板1の総重量は10kg
以下である。
As shown in FIG. 1, metal fittings 15, 15 for hanging the electronic blackboard 1 on a wall are attached to both ends of the upper end of the back surface of the frame 11. In the present embodiment, the height H1 of the writing surface 21a is 900 mm, and the width W1 is 600 mm. The frame 11 and the base 12 are made of a synthetic resin such as PP (polypropylene) so as to be lightweight, and the total weight of the electronic blackboard 1 is 10 kg.
It is as follows.

【0025】次に、筆記パネル本体20の構造について
図4を参照して説明する。図4は、筆記パネル本体20
の各構成部材を示す説明図である。筆記パネル本体20
は、筆記面21aを有する筆記シート21と、板状のパ
ネル22と、ループコイル23が敷設された枠形状の取
付パネル24と、板状のバックパネル25とを順に積層
した構造である。この実施の形態では、筆記シート21
は、貼り合わされたPET(ポリエチレンテレフタレー
ト)フィルムにより厚さ0.1mmに形成されており、
パネル22は、アクリル樹脂、ABS(アクリロニトリ
ル−ブタジエン−スチレン共重合体)、PC(ポリカー
ボネート)などにより厚さ3.0mmに形成されてい
る。また、取付パネル24は、発泡スチロールなどの発
泡樹脂製材料により厚さ40mmに形成されており、バ
ックパネル25は、アルミニウムなどの導電性材料によ
り厚さ1.0mmに形成されている。さらに、筆記パネ
ル本体20の各端部を挟持するフレーム11の全体の厚
さは50mmである。
Next, the structure of the writing panel main body 20 will be described with reference to FIG. FIG. 4 shows the writing panel body 20.
It is explanatory drawing which shows each component. Writing panel body 20
Has a structure in which a writing sheet 21 having a writing surface 21a, a plate-shaped panel 22, a frame-shaped mounting panel 24 on which a loop coil 23 is laid, and a plate-shaped back panel 25 are sequentially stacked. In this embodiment, the writing sheet 21
Is formed by a PET (polyethylene terephthalate) film bonded to a thickness of 0.1 mm,
The panel 22 is formed of acrylic resin, ABS (acrylonitrile-butadiene-styrene copolymer), PC (polycarbonate) or the like to a thickness of 3.0 mm. The mounting panel 24 is formed of a foamed resin material such as styrene foam to have a thickness of 40 mm, and the back panel 25 is formed of a conductive material such as aluminum to have a thickness of 1.0 mm. Furthermore, the entire thickness of the frame 11 that holds each end of the writing panel main body 20 is 50 mm.

【0026】次に、ループコイル23の構成について図
5を参照して説明する。図5(A)は、図4に示すルー
プコイル23の構成を一部を省略して示す説明図であ
り、図5(B)は、図5(A)に示すループコイル23
の幅P1および重ねピッチP1×1/2を示す説明図で
ある。なお、以下の説明では、ループコイル23のうち
X軸方向に配列されたループコイルをXコイルと称し、
Y軸方向に配列されたループコイルをYコイルと称す
る。図5(A)に示すように、X軸方向には、ペン60
およびイレーサ40の(X,Y)座標のX座標を検出す
るためのX1〜XmのXコイルがm本配置されており、
Y軸方向には、Y座標を検出するためのY1〜YnのY
コイルがXコイルと直交してn本配置されている。Xコ
イルおよびYコイルは、それぞれが略矩形状に形成され
ており、矩形部分の長辺の長さはそれぞれP2X,P2
Yである。
Next, the configuration of the loop coil 23 will be described with reference to FIG. FIG. 5A is an explanatory view showing a part of the configuration of the loop coil 23 shown in FIG. 4, and FIG. 5B is a diagram showing the loop coil 23 shown in FIG.
FIG. 4 is an explanatory diagram showing a width P1 and an overlapping pitch P1 × 1/2. In the following description, a loop coil arranged in the X-axis direction among the loop coils 23 is referred to as an X coil,
Loop coils arranged in the Y-axis direction are called Y coils. As shown in FIG. 5A, the pen 60 is moved in the X-axis direction.
And m X coils X1 to Xm for detecting the X coordinate of the (X, Y) coordinate of the eraser 40 are arranged;
In the Y-axis direction, Y1 to Yn for detecting the Y coordinate
N coils are arranged orthogonal to the X coil. The X coil and the Y coil are each formed in a substantially rectangular shape, and the lengths of the long sides of the rectangular portion are P2X and P2, respectively.
Y.

【0027】図5(B)に示すように、Xコイルの矩形
部分の短辺の長さが、それぞれ幅P1に形成されてお
り、隣接するXコイルは、幅P1の2分の1のピッチで
それぞれ重ねられている。Yコイルもそれぞれ幅P1に
形成されており、隣接するYコイルは、幅P1の2分の
1のピッチでそれぞれ重ねられている。また、Xコイル
の各端子23aは、Xコイル切替え回路50aに接続さ
れており、Yコイルの各端子23bは、Yコイル切替え
回路50bに接続されている(以下まとめてX,Yコイ
ル切替え回路50という。)(図9参照)。一例とし
て、この実施の形態では、P1=50mm、P2X=6
80mm、P2Y=980mmである。また、m=2
2、n=34である。さらにXコイルおよびYコイル
は、共に表面に絶縁皮膜層(例えば、エナメル層)を有
する直径0.345mmの銅線により形成されている。
As shown in FIG. 5B, the length of the short side of the rectangular portion of the X coil is formed to have a width P1, and the pitch between adjacent X coils is one half of the width P1. Each is overlapped. Each of the Y coils is also formed to have a width P1, and adjacent Y coils are each overlapped at a pitch of half the width P1. Each terminal 23a of the X coil is connected to the X coil switching circuit 50a, and each terminal 23b of the Y coil is connected to the Y coil switching circuit 50b (hereinafter collectively referred to as the X and Y coil switching circuit 50a). (See FIG. 9). As an example, in this embodiment, P1 = 50 mm, P2X = 6
80 mm, P2Y = 980 mm. Also, m = 2
2, n = 34. Further, both the X coil and the Y coil are formed of a copper wire having a diameter of 0.345 mm and having an insulating film layer (for example, an enamel layer) on the surface.

【0028】次に、筆記面21a上のペン60の位置座
標を検出するための位置座標テーブル58aについて図
6および図7を参照して説明する。図6(A)は、Xコ
イルX1〜X3の一部を示す説明図であり、図6(B)
は図6(A)に示すXコイルX1〜X3に発生する電圧
exと幅方向xの距離との関係を示すグラフであり、図
6(C)は図6(A)に示すXコイルX1〜X3の相互
に隣接するループコイル間の電圧差を示すグラフであ
る。図7(A)は位置座標テーブル58aをグラフ化し
て示す説明図であり、図7(B)は、位置座標テーブル
58aの説明図であり、図7(C)は各Xコイルから検
出した検出値の記憶状態を示す説明図である。
Next, the position coordinate table 58a for detecting the position coordinates of the pen 60 on the writing surface 21a will be described with reference to FIGS. FIG. 6A is an explanatory diagram showing a part of the X coils X1 to X3, and FIG.
6A is a graph showing the relationship between the voltage ex generated in the X coils X1 to X3 shown in FIG. 6A and the distance in the width direction x. FIG. 6C is a graph showing the relationship between the X coils X1 to X3 shown in FIG. 9 is a graph showing a voltage difference between mutually adjacent loop coils of X3. FIG. 7A is an explanatory diagram showing the position coordinate table 58a in the form of a graph, FIG. 7B is an explanatory diagram of the position coordinate table 58a, and FIG. FIG. 9 is an explanatory diagram showing a storage state of a value.

【0029】図6においてXコイルX1,X2,X3の
中心をそれぞれc1,c2,c3とし、XコイルX1,
X2,X3に発生する電圧をそれぞれex1,ex2,
ex3とする。図6(B)に示すように、電圧ex1〜
ex3は、それぞれループコイル23の中心c1〜c3
において最大になり、長手方向の端部が近づくにつれて
小さくなる単峰性を示す。なお、各コイルは、自己のヌ
ル点、すなわち電圧が0となる点が隣接するコイルの中
心の外側となるようにPの2分の1の幅で重ねられる。
なお、図5(A),(B)、図6(A)においては、各
ループコイル23の重なり方を見やすくするため、幅を
やや小さく示している。図6(C)に示すようにXコイ
ルX1〜X3の相互に隣接するループコイル23間の電
圧差は、ループコイル23の中心c1〜c3上にそれぞ
れ最大値を有し、ループコイル23の中心とループコイ
ル23の長辺部分との中間点、つまり隣接するループコ
イル23が重なった部分の中間点で零となるグラフとな
る。
In FIG. 6, the centers of the X coils X1, X2, and X3 are c1, c2, and c3, respectively.
The voltages generated at X2 and X3 are ex1, ex2,
ex3. As shown in FIG.
ex3 is the center c1 to c3 of the loop coil 23, respectively.
, And has a monomodal property that becomes smaller as the end in the longitudinal direction approaches. In addition, each coil is overlapped with a half width of P such that its own null point, that is, the point where the voltage becomes 0 is outside the center of the adjacent coil.
In FIGS. 5A, 5B, and 6A, the width is slightly reduced to make it easy to see how the loop coils 23 overlap. As shown in FIG. 6C, the voltage difference between the mutually adjacent loop coils 23 of the X coils X1 to X3 has a maximum value on the centers c1 to c3 of the loop coils 23, respectively. The graph becomes zero at the midpoint between the loop coil 23 and the long side of the loop coil 23, that is, the midpoint of the portion where the adjacent loop coil 23 overlaps.

【0030】例えば、図6(C)において(ex1−e
x2)を示すグラフの右半分(実線で示す部分)は、X
コイルX1の中心c1から、XコイルX2が重ねられた
部分の中間点Q2間での距離(重ねピッチの2分の1、
つまりPの4分の1)と(ex1−ex2)との関係を
示す。いま、仮にペン60が点Q2に存在する場合、
(ex1−ex2)を検出すれば中心c1から点Q2ま
での距離ΔX1を検出できるため、点Q2のX座標を求
めることができる。この実施の形態では、コイル幅P1
が50mmであるから、P1/4=12.5mmであ
る。例えば、図6(C)において(ex1−ex2)を
示すグラフの右半分(実線で示す部分)を8bitのデ
ジタルデータに変換すると、図7(A)に示すグラフを
得る。このグラフをテーブル形式に変換すると、図7
(B)に示す位置座標テーブル58aを得る。この位置
座標テーブル58aは、ROM58(図9参照)などに
記憶され、ペン60の位置座標の演算に用いられる。
For example, in FIG. 6C, (ex1-e
x2), the right half of the graph (the part shown by the solid line) is X
Distance between the center c1 of the coil X1 and the intermediate point Q2 of the portion where the X coil X2 is overlapped (1/2 of the overlap pitch,
That is, the relationship between (1/4 of P) and (ex1-ex2) is shown. Now, if the pen 60 exists at the point Q2,
If (ex1-ex2) is detected, the distance ΔX1 from the center c1 to the point Q2 can be detected, so that the X coordinate of the point Q2 can be obtained. In this embodiment, the coil width P1
Is 50 mm, so that P1 / 4 = 12.5 mm. For example, when the right half (portion shown by a solid line) of the graph showing (ex1-ex2) in FIG. 6C is converted into 8-bit digital data, the graph shown in FIG. 7A is obtained. When this graph is converted into a table format, FIG.
The position coordinate table 58a shown in FIG. The position coordinate table 58a is stored in the ROM 58 (see FIG. 9) or the like, and is used for calculating the position coordinates of the pen 60.

【0031】次に、電子黒板1の主な電気的構成および
制御内容について図9、図10(B)および図11を参
照して説明する。図9は、電子黒板1の電気的構成をブ
ロックで示す説明図であり、図10(B)は、図9の中
のA,B,C点における信号を示す説明図である。図1
1は図9に示すCPU56が実行する主な制御内容を示
すフローチャートである。制御部3に備えられたCPU
56は、電源ボタン38(図1参照)が押下され、電源
がONしたことを検出すると(ステップ(以下Sと略
す。)100:Yes)、ROM58に記憶されている
制御プログラムや位置座標テーブル58a(図7(B)
参照)をRAM59のワークエリアにロードするなどの
初期設定を行い(S200)、座標読取・ペン情報検出
処理を実行する(S300)。
Next, the main electrical configuration and control contents of the electronic whiteboard 1 will be described with reference to FIGS. 9, 10B and 11. FIG. FIG. 9 is an explanatory diagram showing the electrical configuration of the electronic whiteboard 1 by blocks, and FIG. 10B is an explanatory diagram showing signals at points A, B, and C in FIG. FIG.
1 is a flowchart showing main control contents executed by the CPU 56 shown in FIG. CPU provided in control unit 3
When detecting that the power button 38 (see FIG. 1) is pressed and the power is turned on (step (hereinafter abbreviated as S) 100: Yes), the control program 56 and the position coordinate table 58a stored in the ROM 58 (FIG. 7 (B)
(See S200), and performs a coordinate reading / pen information detection process (S300).

【0032】ここで座標読取処理について、その流れを
示す図12のフローチャートに沿って図9を参照しつつ
説明する。CPU56は、XコイルX1〜Xmを順に選
択するコイル選択信号A(図10(B)参照)を入出力
回路(I/O)53を介してXコイル切替え回路50a
に出力することにより、XコイルX1〜Xmのスキャン
を行う(S302)。続いてペン60のコイルL1から
発生した交番磁界と、いずれかのXコイルとの磁気結合
によって発生した信号は、増幅器50cによって増幅さ
れ、その増幅信号B(図10(B)参照)は、バンドパ
スフィルタ(BPF)50dによって不要な帯域が濾波
され、振幅検波回路51によって振幅検波される。続い
てその振幅検波された信号C(図10(B)参照)は、
A/D変換回路52によって振幅、つまり電圧値に対応
したデジタル信号に変換され、入出力回路53を介して
CPU56に入力される。
Here, the coordinate reading process will be described with reference to FIG. 9 along the flowchart of FIG. 12 showing the flow. The CPU 56 outputs a coil selection signal A (see FIG. 10B) for sequentially selecting the X coils X1 to Xm via the input / output circuit (I / O) 53 to the X coil switching circuit 50a.
To perform scanning of the X coils X1 to Xm (S302). Subsequently, a signal generated by magnetic coupling between the alternating magnetic field generated from the coil L1 of the pen 60 and one of the X coils is amplified by the amplifier 50c, and the amplified signal B (see FIG. 10B) is An unnecessary band is filtered by a pass filter (BPF) 50 d, and the amplitude is detected by an amplitude detection circuit 51. Subsequently, the amplitude-detected signal C (see FIG. 10B) is
The signal is converted into a digital signal corresponding to the amplitude, that is, the voltage value by the A / D conversion circuit 52, and is input to the CPU 56 via the input / output circuit 53.

【0033】続いてCPU56は、ペン60を検出した
と判定し(S304:Yes)、XコイルX1〜Xmを
スキャンして入力されたデジタル信号によって示される
電圧値e1〜emを図7(C)に示すように、Xコイル
のコイル番号と対応付けてRAM59の電圧値記憶エリ
ア59aに順次記憶していく(S306)。続いてCP
U56は、電圧値記憶エリア59aに記憶された各電圧
値に基づいて以下の手順によってペン60のX座標を演
算する(S308)。まず、電圧値記憶エリア59aに
記憶されている電圧値e1〜emの中で最大の電圧値e
maxを選択し、その電圧値emaxを発生させたXコ
イルのコイル番号(以下、maxと称する。)をRAM
59に記憶する。例えば、図6(A)に示すように、ペ
ン60は、点Q3の位置に存在し、図6(B)に示すよ
うに、XコイルX1,X2,X3からそれぞれ電圧値e
1,e2,e3が発生したとすると、最大の電圧値e2
を選択し、その電圧値e2を発生させたXコイルのコイ
ル番号2をmaxとしてRAM59に記憶する。そし
て、CPU56は、emaxの両隣の電圧値emax±
1のうち大きい方を決定し、その決定された電圧値を発
生したXコイルのコイル番号(以下、max2と称す
る。)をRAM59に記憶する。
Subsequently, the CPU 56 determines that the pen 60 has been detected (S304: Yes), scans the X coils X1 to Xm, and converts the voltage values e1 to em indicated by the input digital signals to the values shown in FIG. 7C. As shown in (5), it is sequentially stored in the voltage value storage area 59a of the RAM 59 in association with the coil number of the X coil (S306). Then CP
U56 calculates the X coordinate of pen 60 based on each voltage value stored in voltage value storage area 59a by the following procedure (S308). First, the maximum voltage value e among the voltage values e1 to em stored in the voltage value storage area 59a.
After selecting max, the coil number (hereinafter referred to as max) of the X coil that generated the voltage value emax is stored in the RAM.
59. For example, as shown in FIG. 6A, the pen 60 exists at the position of the point Q3, and as shown in FIG. 6B, the voltage value e from the X coils X1, X2, X3 respectively.
1, e2 and e3 occur, the maximum voltage value e2
And the coil number 2 of the X coil that generated the voltage value e2 is stored in the RAM 59 as max. Then, the CPU 56 determines the voltage value emax ± on both sides of emax.
1 is determined, and the coil number (hereinafter, referred to as max2) of the X coil that has generated the determined voltage value is stored in the RAM 59.

【0034】図6に示す例では、e2の両隣のXコイル
の電圧値e3,e1のうち大きい方のe3に決定し、そ
の電圧値e3を発生させたXコイルのコイル番号3をm
ax2としてRAM59に記憶する。続いてCPU56
は、RAM59に記憶されたコイル番号maxおよびm
ax2を比較して、コイル番号max2はコイル番号m
axからX軸の+方向又は−方向のどちらに存在するか
を判定する。そして、max2≧maxである場合は、
変数SIDEを1に設定し、max2<maxである場
合は、変数SIDEを−1に設定する。図6に示す例で
は、ペン60がQ3にある場合max=2でmax2=
3であるから、max2>maxとなり、変数SIDE
を1に設定する。続いてCPU56は、
In the example shown in FIG. 6, the larger of the voltage values e3 and e1 of the X coils on both sides of e2 is determined to be e3, and the coil number 3 of the X coil that generated the voltage value e3 is m.
ax2 is stored in the RAM 59. Subsequently, the CPU 56
Are the coil numbers max and m stored in the RAM 59
ax2, the coil number max2 is the coil number m
It is determined from ax whether it is present in the + direction or the − direction of the X axis. And when max2 ≧ max,
The variable SIDE is set to 1, and if max2 <max, the variable SIDE is set to -1. In the example shown in FIG. 6, when pen 60 is at Q3, max = 2 and max2 =
3, max2> max, and the variable SIDE
Is set to 1. Subsequently, the CPU 56

【0035】 DIFF=e(max)−e(max2)・・・(1)DIFF = e (max) −e (max2) (1)

【0036】を演算し、その演算されたDIFFに最も
近い位置座標をROM58に記憶されている位置座標テ
ーブル58aから読み出し、それをOFFSETとす
る。続いてCPU56は、
Is calculated, and the position coordinates closest to the calculated DIFF are read out from the position coordinate table 58a stored in the ROM 58, and set as OFFSET. Subsequently, the CPU 56

【0037】 X=(P1/2)×max+OFFSET×SIDE・・・(2)X = (P1 / 2) × max + OFFSET × SIDE (2)

【0038】を演算し、X座標X1を求める。ここで、
(P1/2)×maxは、コイル番号maxの中心のX
座標を示す。図6に示す例では、(2)式は、X=(P
1/2)×2+(e2−e3)×1となり、点Q3の位
置のX座標は、XコイルX2の中心c2からX軸の+方
向に(e2−e3)に対応する距離、例えばΔX2離れ
た座標となる。そして、CPU56は、各Yコイルのス
キャンを実行し(S310)、各Yコイルから検出した
電圧値をRAM59のYコイル用の電圧値記憶エリア5
9aに記憶する(S312)。続いてCPU56は、前
述のS308におけるX座標の演算と同じ手法を用いて
ペン60のY座標を演算する(S314)。
Is calculated to obtain the X coordinate X1. here,
(P1 / 2) × max is the X of the center of the coil number max.
Indicates coordinates. In the example shown in FIG. 6, the expression (2) is expressed as X = (P
)) + 2+ (e2−e3) × 1, and the X coordinate of the position of the point Q3 is away from the center c2 of the X coil X2 in the positive direction of the X axis by (e2−e3), for example, ΔX2. Coordinates. Then, the CPU 56 scans each Y coil (S310), and stores the voltage value detected from each Y coil in the Y coil voltage value storage area 5 of the RAM 59.
9a (S312). Subsequently, the CPU 56 calculates the Y coordinate of the pen 60 using the same method as the above-described calculation of the X coordinate in S308 (S314).

【0039】次に、CPU56が、ペン属性を判定する
ための電気的構成および制御について図13乃至図18
を参照して説明する。図13は、FSK復調回路55
(図9参照)の電気的構成を示す説明図であり、図14
は図13に示すFSK復調回路55(図9参照)の各部
位に表れる信号波形を示す説明図である。
Next, an electrical configuration and control for the CPU 56 to determine the pen attribute will be described with reference to FIGS.
This will be described with reference to FIG. FIG. 13 shows an FSK demodulation circuit 55.
FIG. 14 is an explanatory diagram showing the electrical configuration of FIG.
14 is an explanatory diagram showing signal waveforms appearing at various parts of the FSK demodulation circuit 55 (see FIG. 9) shown in FIG.

【0040】図15(A)は、CR発振回路69e(図
8参照)の出力信号(以下、CR信号と称する。)と、
LC発振回路69c(図8参照)の出力信号(以下キャ
リア信号と称する。)と、リミッタ回路54(図9参
照)の出力信号(以下リミッタ出力信号と称する。)
と、カウント回路55a(図13参照)によるカウント
値Kとの関係を示す説明図である。図15(B)は、シ
フトレジスタ55b(図13参照)に格納されたカウン
ト値Kがシフトする様子を示す説明図である。
FIG. 15A shows an output signal (hereinafter, referred to as a CR signal) of the CR oscillation circuit 69e (see FIG. 8).
The output signal of the LC oscillation circuit 69c (refer to FIG. 8) (hereinafter referred to as a carrier signal) and the output signal of the limiter circuit 54 (refer to FIG. 9) (hereinafter referred to as a limiter output signal).
FIG. 14 is an explanatory diagram showing a relationship between the count value and a count value K by a count circuit 55a (see FIG. 13). FIG. 15B is an explanatory diagram showing how the count value K stored in the shift register 55b (see FIG. 13) shifts.

【0041】図16(A)は、絶対値コンパレータ55
f(図13参照)によるしきい値判定出力と、CPU5
6の判定周期との関係を示す説明図であり、図16
(B)はカウンタ55gによるカウント値Kが移動する
様子を示す説明図である。図17は、図12のS318
におけるFSK復調回路55を構成するカウント回路5
5aから絶対値コンパレータ55fまでの処理(ペン属
性検出処理1)の流れを示すフローチャートであり、図
18(A)は、図12のS318におけるカウンタ55
gの処理の流れを示すフローチャートであり、図18
(B)は、図12のS318における加算器55iの処
理の流れを示すフローチャートである。なお、図15
(A)に示すキャリア信号は、例えば前述したように中
心周波数が410kHzであり、周波数偏移が±15k
Hzであるが、説明をわかり易くするために、図15
(A)では、周波数偏移を誇張している。
FIG. 16A shows an absolute value comparator 55.
f (see FIG. 13) and the CPU 5
FIG. 16 is an explanatory diagram showing the relationship with the determination cycle of FIG.
(B) is an explanatory diagram showing how the count value K by the counter 55g moves. FIG. 17 is a flowchart showing the operation of S318 in FIG.
Count circuit 5 constituting FSK demodulation circuit 55 in FIG.
FIG. 18A is a flowchart showing the flow of processing (pen attribute detection processing 1) from 5a to the absolute value comparator 55f. FIG. 18A shows the counter 55 in S318 in FIG.
FIG. 18 is a flowchart showing the flow of the processing of FIG.
(B) is a flowchart showing the flow of the processing of the adder 55i in S318 of FIG. Note that FIG.
The carrier signal shown in (A) has, for example, a center frequency of 410 kHz and a frequency deviation of ± 15 k as described above.
Hz, but in order to make the explanation easy to understand, FIG.
In (A), the frequency shift is exaggerated.

【0042】最初に、ペン属性を検出するためのFSK
復調回路55の特徴について図15を参照して説明す
る。図15(A)に示す例では、CR信号のローレベル
の間は、キャリア信号は高い周波数(例えば425kH
z)に変調されており、ハイレベルの間は低い周波数
(例えば395kHz)に変調されている。このため、
CR信号がローレベルの間のリミッタ出力信号の周期を
TBとすると、CR信号がハイレベルの間のリミッタ出
力信号の周期はTBより長いTCとなる。従って、カウ
ント回路55aによるリミッタ出力信号の1周期分のカ
ウント値Kは、CR信号がローレベルからハイレベルに
変化したときに増加し、ハイレベルからローレベルに変
化したときに減少する。
First, FSK for detecting pen attributes
The features of the demodulation circuit 55 will be described with reference to FIG. In the example shown in FIG. 15A, the carrier signal has a high frequency (for example, 425 kHz) during the low level of the CR signal.
z), and is modulated to a low frequency (for example, 395 kHz) during the high level. For this reason,
Assuming that the period of the limiter output signal during the low level of the CR signal is TB, the period of the limiter output signal during the high level of the CR signal is TC longer than TB. Therefore, the count value K for one cycle of the limiter output signal by the count circuit 55a increases when the CR signal changes from a low level to a high level, and decreases when the CR signal changes from a high level to a low level.

【0043】つまり、カウント回路55aによるカウン
ト値Kが変化したタイミングを検出することにより、C
R信号の立ち上がりまたは立ち下がりのタイミングを検
出することができる。そして、カウント値Kが変化して
から次に変化する間での時間はCR信号の半周期に対応
するため、カウント値Kの変化している時間の1周期分
を計測すれば、CR信号の周期を求めることができるの
で、ペン属性を検出することができる。ここで、FSK
復調回路55の各構成要素の作用の概略を説明すると、
カウント回路55aはカウント値Kを計測し、シフトレ
ジスタ55b、第1加重平均回路55c、第2加重平均
回路55d、減算器55eおよび絶対値コンパレータ5
5fはカウント値Kの変化タイミングを検出し、カウン
タ55g、レジスタ55hおよび加算器55iはカウン
ト値Kが変化する周期を計測する。そして、CPU56
は、加算器55iから出力された加算値に基づいてペン
属性を判定する(図12のS318)
That is, by detecting the timing at which the count value K by the count circuit 55a changes, C
The rising or falling timing of the R signal can be detected. Since the time from the change of the count value K to the next change corresponds to a half cycle of the CR signal, if one cycle of the change time of the count value K is measured, Since the period can be obtained, the pen attribute can be detected. Where FSK
An outline of the operation of each component of the demodulation circuit 55 will be described.
The count circuit 55a measures the count value K, and outputs a shift register 55b, a first weighted average circuit 55c, a second weighted average circuit 55d, a subtractor 55e, and an absolute value comparator 5
5f detects the change timing of the count value K, and the counter 55g, the register 55h, and the adder 55i measure the cycle in which the count value K changes. And the CPU 56
Determines the pen attribute based on the added value output from the adder 55i (S318 in FIG. 12).

【0044】次に、FSK復調回路55の動作を詳細に
説明する。バンドパスフィルタ50dから出力された信
号は、リミッタ回路54によって図14に示す方形波の
リミッタ出力信号に変換され、FSK復調回路55に出
力される。そして、FSK復調回路55は、リミッタ出
力信号の立ち上がりを検出すると(図17のS10:Y
es)、システムクロック(CLK)を用いてリミッタ
出力信号の周期のカウントを開始し(S12)、リミッ
タ出力信号の次の立ち上がりを検出すると(S14:Y
es)、カウント値Kをシフトレジスタ55bに出力し
(S16)、カウント値Kをリセットする(S18)。
つまり、カウント回路55aはリミッタ出力信号の1周
期の長さTBまたはTCを計測する。
Next, the operation of the FSK demodulation circuit 55 will be described in detail. The signal output from the band-pass filter 50 d is converted by the limiter circuit 54 into a square wave limiter output signal shown in FIG. 14 and output to the FSK demodulation circuit 55. Then, upon detecting the rise of the limiter output signal, the FSK demodulation circuit 55 (S10 in FIG. 17: Y
es), counting of the cycle of the limiter output signal is started using the system clock (CLK) (S12), and when the next rise of the limiter output signal is detected (S14: Y)
es), the count value K is output to the shift register 55b (S16), and the count value K is reset (S18).
That is, the count circuit 55a measures the length TB or TC of one cycle of the limiter output signal.

【0045】この実施の形態では、シフトレジスタ55
bは、図15(B)に示すように、リミッタ出力信号の
1周期分のカウント値KをK1〜K8の8周期分格納
し、最も新しいカウント値Kを取り込むごとに最も古い
カウント値Kを破棄し、各カウント値Kを1つずつシフ
トして行く。第1加重平均回路55cは、シフトレジス
タ55bに格納されている最も新しいカウント値Kから
3番目に新しいカウント値Kまでの加重平均値を演算
し、その加重平均値(以下、第1加重平均値と称す
る。)を減算器55eに出力する。また、第2加重平均
回路55dは、シフトレジスタ55bに格納されている
最も古いカウント値Kから3番目に古いカウント値Kま
での加重平均値を演算し、その加重平均値(以下、第2
加重平均値と称する。)を減算器55eに出力する。
In this embodiment, the shift register 55
15B, as shown in FIG. 15B, the count value K for one cycle of the limiter output signal is stored for eight cycles of K1 to K8, and every time the newest count value K is taken in, the oldest count value K is stored. Discard and shift each count value K one by one. The first weighted average circuit 55c calculates a weighted average value from the latest count value K stored in the shift register 55b to the third newest count value K, and calculates the weighted average value (hereinafter, referred to as the first weighted average value). ) Is output to the subtractor 55e. The second weighted average circuit 55d calculates a weighted average value from the oldest count value K stored in the shift register 55b to the third oldest count value K, and calculates the weighted average value (hereinafter, referred to as a second average value).
It is called the weighted average. ) Is output to the subtractor 55e.

【0046】減算器55eは、第1加重平均値と第2加
重平均値との差Δmを演算し、その差Δmを絶対値コン
パレータ55fに出力する(図17のS20)。例え
ば、図15(A)において、第1加重平均回路55cが
カウント値K1〜K3の加重平均値を演算し、第2加重
平均回路55dがカウント値K6〜K8の加重平均値を
演算した場合、カウント値K6〜K8のうち、カウント
値K7およびK8は、リミッタ出力信号の周期TBより
も長い周期TCをカウントしたものであるから、第2加
重平均値は第1加重平均値よりも大きくなる。従って、
第2加重平均値が第1加重平均値よりも大きくなったこ
とを検出すれば、CR信号の周期の変化点を検出するこ
とができる。つまり、CR信号の周期の変化点の周期を
検出すれば、CR信号の周期を検出できるため、ペン属
性の情報を認識することができる。
The subtractor 55e calculates a difference Δm between the first weighted average value and the second weighted average value, and outputs the difference Δm to the absolute value comparator 55f (S20 in FIG. 17). For example, in FIG. 15A, when the first weighted average circuit 55c calculates the weighted average value of the count values K1 to K3, and the second weighted average circuit 55d calculates the weighted average value of the count values K6 to K8, Since the count values K7 and K8 of the count values K6 to K8 are obtained by counting the period TC longer than the period TB of the limiter output signal, the second weighted average value is larger than the first weighted average value. Therefore,
By detecting that the second weighted average value has become larger than the first weighted average value, it is possible to detect a change point of the period of the CR signal. In other words, if the period of the changing point of the period of the CR signal is detected, the period of the CR signal can be detected, so that the information of the pen attribute can be recognized.

【0047】このように、時間的に離れてカウントされ
たカウント値Kを加重平均回路によって加重平均するた
め、あるカウント値Kがノイズの影響を受けても、その
影響は小さくなる。
As described above, since the count values K counted at different times in time are weighted and averaged by the weighted averaging circuit, even if a certain count value K is affected by noise, the influence is reduced.

【0048】次に、絶対値コンパレータ55fから加算
器55iまでの処理について図16を参照しながら説明
する。図16において〜はカウンタ55gによるカ
ウント値Kを示す。絶対値コンパレータ55fは、差Δ
mと、予め設定されているしきい値m1とを比較し、差
Δmがしきい値m1以上であるか否かを判定し(図17
のS22)、差Δmがしきい値m1以上であると判定す
ると(S22:Yes)、しきい値判定出力をローレベ
ルからハイレベルに変化させる(S24)。つまり、リ
ミッタ出力信号の周期が変化した(CR信号の立ち上が
りエッジを検出した)と判定する。例えば、図15
(A)に示すリミッタ出力信号の短い方の周期TBのカ
ウント回路55aによるカウント値Kを10、周期TC
のカウント値Kを16、しきい値m1を2とすると、カ
ウント値K1〜K6はいずれも10であるから、第1加
重平均値=(K1+K2+K3)/3=10となる。ま
た、カウント値K7およびK8は共に16であるから、
第2加重平均値=(K6+K7+K8)/3=42/3
=14となり、差Δm=10−14=−4となる。
Next, the processing from the absolute value comparator 55f to the adder 55i will be described with reference to FIG. In FIG. 16, 〜 indicates the count value K by the counter 55g. The absolute value comparator 55f calculates the difference Δ
m is compared with a preset threshold value m1, and it is determined whether or not the difference Δm is equal to or greater than the threshold value m1 (FIG. 17).
(S22), when it is determined that the difference Δm is equal to or larger than the threshold value m1 (S22: Yes), the threshold determination output is changed from a low level to a high level (S24). That is, it is determined that the cycle of the limiter output signal has changed (the rising edge of the CR signal has been detected). For example, FIG.
The count value K by the count circuit 55a of the shorter cycle TB of the limiter output signal shown in FIG.
If the count value K is 16 and the threshold value m1 is 2, since the count values K1 to K6 are all 10, the first weighted average value = (K1 + K2 + K3) / 3 = 10. Since the count values K7 and K8 are both 16,
Second weighted average value = (K6 + K7 + K8) / 3 = 42/3
= 14, and the difference Δm = 10−14 = −4.

【0049】なお、第1加重平均回路55cおよび第2
加重平均回路55d、それぞれ搬送波の周波数(LC発
振回路69cの発振周波数)と変調周波数fmの比と、
回路の複雑さとに基づいて決定する。また、シフトレジ
スタ55bが保持するカウント値K、つまりリミッタ出
力信号の周期の数はシステムクロックの周波数と、搬送
波の周波数の比で決定され、システムクロックの周波数
は、周波数の変化を十分弁別できる大きさに設定する。
The first weighted averaging circuit 55c and the second
A weighted averaging circuit 55d, a ratio of the carrier frequency (the oscillation frequency of the LC oscillation circuit 69c) to the modulation frequency fm,
The decision is made based on the complexity of the circuit. The count value K held by the shift register 55b, that is, the number of periods of the limiter output signal is determined by the ratio of the frequency of the system clock to the frequency of the carrier, and the frequency of the system clock is large enough to discriminate the change in the frequency. Set to

【0050】従って、(差Δmの絶対値=4)>(しき
い値m1=2)となるため、しきい値判定出力がローレ
ベルからハイレベルに変化する(図17のS24)。こ
のハイレベルの状態は、差Δmの絶対値がしきい値m1
以上であると絶対値コンパレータ55fに判定されるま
で維持される。そして、第1加重平均回路55cおよび
第2加重平均回路55dの演算範囲が、CR信号のエッ
ジを通過した部分に到達すると、リミッタ出力信号の周
期は一定になるため、第1加重平均回路55cおよび第
2加重平均回路55dは共に同じ周期のカウント値Kの
加重平均値を演算するので、減算器55eによる減算値
は0になり、しきい値判定出力はハイレベル状態が続
く。
Therefore, since (absolute value of difference Δm = 4)> (threshold value m1 = 2), the threshold value judgment output changes from low level to high level (S24 in FIG. 17). This high level state indicates that the absolute value of the difference Δm is equal to the threshold value m1
The above is maintained until the absolute value comparator 55f determines. When the calculation range of the first weighted averaging circuit 55c and the second weighted averaging circuit 55d reaches a portion passing through the edge of the CR signal, the period of the limiter output signal becomes constant. Since both the second weighted averaging circuits 55d calculate the weighted average value of the count value K in the same cycle, the subtraction value by the subtractor 55e becomes 0, and the threshold value determination output remains in the high level state.

【0051】一方、カウンタ55gは、しきい値判定出
力がローレベルからハイレベルに変化したことを検出す
ると(図18(A)のS30:Yes)判定出力がハイ
レベルになっている時間、つまり判定出力の半周期をシ
ステムクロックを用いてカウントする(S32)。その
カウント値Kをとする(図16(B)の(B1))。
そして、差Δmがしきい値m1以上であると絶対値コン
パレータ55fにおいて判定されると(図17のS2
2:Yes)、しきい値判定出力をハイレベルからロー
レベルに変化させる(S24)。つまり、リミッタ出力
信号の周期が変化した(CR信号の立ち下がりエッジを
検出した)と判定する。これにより、カウンタ55g
は、しきい値判定出力がハイレベルからローレベルに変
化したことを検出し(図18(A)のS34:Ye
s)、図16(B)の(B2)に示すように、カウント
値をレジスタ55hに出力する(S36)。続いてカ
ウンタ55gは、カウント値をリセットし(S3
8)、しきい値判定出力がローレベルになっている時
間、つまりしきい値判定出力の半周期をカウントする
(丸付きBを介してS32)。そのカウント値をとす
る。
On the other hand, when the counter 55g detects that the threshold value judgment output has changed from the low level to the high level (S30 in FIG. 18A: Yes), the time when the judgment output is at the high level, that is, The half cycle of the judgment output is counted using the system clock (S32). Let the count value be K ((B1) in FIG. 16B).
When the absolute value comparator 55f determines that the difference Δm is equal to or larger than the threshold value m1 (S2 in FIG. 17).
2: Yes), the threshold determination output is changed from the high level to the low level (S24). That is, it is determined that the cycle of the limiter output signal has changed (the falling edge of the CR signal has been detected). Thereby, the counter 55g
Detects that the threshold determination output has changed from the high level to the low level (S34: Ye in FIG. 18A).
s) As shown in (B2) of FIG. 16B, the count value is output to the register 55h (S36). Subsequently, the counter 55g resets the count value (S3
8) Count the time during which the threshold value judgment output is at the low level, that is, the half cycle of the threshold value judgment output (S32 via circle B). The count value is used.

【0052】続いて加算器55iは、カウンタ55gお
よびレジスタ55hに共にカウント値Kが保持されたタ
イミング、つまり加算タイミングであると判定すると
(図18(B)のS50:Yes)、カウンタ55gが
保持しているカウント値およびレジスタ55hが保持
しているカウント値を加算し(S52)、加算値
をCPU56へ出力する(S56)。このとき、カウン
タ55gは、図16(B)の(B3)に示すようにカウ
ント値をレジスタ55hに出力する(図18(A)の
S36)。そして、CPU56は、入出力回路53を介
してFSK復調回路55の値、すなわち加算値を読
み込み(図12のS316、図13参照)、その読み込
んだ加算値に基づいてペン属性を判定する(S31
8)。例えば、加算値が245である場合は、図1
0(A)に示すようにペン属性は黒太であると判定す
る。また、CPU56は、ペン属性とXY座標とを対応
付けてRAM59に記憶する。このような形で記憶され
た筆記データは、例えばプリンタ200(図2参照)に
出力され、黒太で印刷される。また、PC100(図2
参照)へ出力され、モニタ103(図2参照)に黒太で
表示される。つまり、ペン属性の通りに筆記データを再
生することができる。
Subsequently, when the adder 55i determines that the timing at which the count value K is held in both the counter 55g and the register 55h, that is, the addition timing (S50 in FIG. 18B: Yes), the counter 55g holds the count. The count value and the count value held by the register 55h are added (S52), and the added value is output to the CPU 56 (S56). At this time, the counter 55g outputs the count value to the register 55h as shown in (B3) of FIG. 16B (S36 of FIG. 18A). Then, the CPU 56 reads the value of the FSK demodulation circuit 55 via the input / output circuit 53, that is, the added value (see S316 and FIG. 13 in FIG. 12), and determines the pen attribute based on the read added value (S31).
8). For example, when the added value is 245, FIG.
It is determined that the pen attribute is black thick as shown in FIG. The CPU 56 stores the pen attributes and the XY coordinates in the RAM 59 in association with each other. The writing data stored in this manner is output to, for example, the printer 200 (see FIG. 2) and printed in black. The PC 100 (FIG. 2)
) And is displayed in black on the monitor 103 (see FIG. 2). That is, the writing data can be reproduced according to the pen attribute.

【0053】続いて加算器55iは、レジスタ55hの
カウント値およびカウンタ55gのカウント値を加
算し、CPU56へ出力する(図16(B)の(B
3))。以降、しきい値判定出力が変化する毎に、カウ
ンタ55gによるカウント値Kは、レジスタ55hに出
力され、加算器55iは、カウンタ55gによるカウン
ト値Kおよびレジスタ55hに保持されたカウント値K
を加算し、加算値をCPU56に出力するというサイク
ルを繰り返す。つまり、図16(B)に示すように、加
算器55iは、カウンタ55gによってカウントされた
最新のカウント値Kとレジスタ55hに保持されている
1つ前のカウント値Kとを加算し、それをCPU56に
出力するため、図16(A)に示すように、CPU56
は、しきい値判定出力の半周期毎に、最新のカウント値
Kおよび1つ前のカウント値Kの加算値に基づいてペン
属性を判定する。従って、しきい値判定出力の途中、例
えば図16(A)の時刻t0とt1との間でループコイ
ル23のスキャンが行われた場合であっても、しきい値
判定出力の次の1周期(t2〜t4)の加算値を取り込
まなくても、時刻t1から半周期後の時刻t2〜t4の
1周期の加算値を取り込めばよいため、ペン属性の判定
を高速に行うことができる。
Subsequently, the adder 55i adds the count value of the register 55h and the count value of the counter 55g and outputs the result to the CPU 56 ((B) in FIG. 16B).
3)). Thereafter, every time the threshold determination output changes, the count value K of the counter 55g is output to the register 55h, and the adder 55i outputs the count value K of the counter 55g and the count value K held in the register 55h.
Are repeated, and the cycle of outputting the added value to the CPU 56 is repeated. That is, as shown in FIG. 16B, the adder 55i adds the latest count value K counted by the counter 55g and the immediately preceding count value K held in the register 55h, and adds the result. To output to the CPU 56, as shown in FIG.
Determines the pen attribute based on the latest count value K and the sum of the previous count value K every half cycle of the threshold value determination output. Therefore, even if the scan of the loop coil 23 is performed in the middle of the threshold determination output, for example, between times t0 and t1 in FIG. Even if the added value of (t2 to t4) is not taken, the added value of one cycle from time t2 to t4, which is a half cycle after time t1, may be taken, so that the pen attribute can be determined at high speed.

【0054】もしここで、連続してイレーサ40を検出
しない場合は(図12のS319:No)、ペン属性と
XY座標とを対応付けて記憶し(S320)、再びXコ
イルスキャン(S302)の手順から繰り返し処理され
るが、連続してイレーサ40を検出した場合には(S3
19:Yes)、座標読取・ペン情報検出処理(図11
のS300)の手順を終了し(終了)、次のイレーサ処
理(S400)の手順に移行する。
If the eraser 40 is not continuously detected (S319: No in FIG. 12), the pen attributes and the XY coordinates are stored in association with each other (S320), and the X coil scan (S302) is performed again. The processing is repeated from the procedure. If the eraser 40 is detected continuously (S3
19: Yes), coordinate reading / pen information detection processing (FIG. 11)
(S300) ends (end), and the procedure moves to the next eraser process (S400).

【0055】上記のように、連続してイレーサ40を検
出しない場合は(図12のS319:No)、X、Yコ
イルスキャン(S302,S310)を繰り返し、図1
に示すペン60を筆記面21aに当て書き始め、初めて
ペン60が検出されてから(S304:Yes)、ペン
60を筆記面21aから離してペン60が検出されなく
なるまで(S304:No)の一連のペン60のペン属
性とXY座標とが対応づけられてRAM59の図示しな
い軌跡記憶エリアに記憶される(S320)。このペン
60の位置は、順次軌跡記憶エリアにX軸、Y軸方向に
整列されたドットマトリクスにおける、X座標、Y座標
としてペン属性とともに記憶される。このようにして、
図11に示す座標読取・ペン情報検出処理(S300)
の手順が終了すると、次に、イレーサ処理(S400)
が行われる。
As described above, when the eraser 40 is not continuously detected (S319: No in FIG. 12), the X and Y coil scans (S302, S310) are repeated, and
, The pen 60 is applied to the writing surface 21a, the pen 60 is detected for the first time (S304: Yes), the pen 60 is separated from the writing surface 21a, and the pen 60 is no longer detected (S304: No). The pen attributes of the pen 60 and the XY coordinates are stored in a locus storage area (not shown) of the RAM 59 in association with each other (S320). The position of the pen 60 is sequentially stored in the trajectory storage area as an X coordinate and a Y coordinate together with a pen attribute in a dot matrix aligned in the X-axis and Y-axis directions. In this way,
Coordinate reading / pen information detection processing shown in FIG. 11 (S300)
Is completed, next, the eraser process (S400)
Is performed.

【0056】イレーサ処理(S400)は、ペン60に
より入力され、筆記パネル10のRAM59(図9参
照)に電子的に記憶された筆記データを、消去領域を定
めて消去する処理である。ここで、まず本実施の形態の
電子黒板1におけるイレーサ40について詳説する。
The eraser process (S400) is a process for erasing writing data input by the pen 60 and electronically stored in the RAM 59 (see FIG. 9) of the writing panel 10 by defining an erasing area. Here, first, the eraser 40 in the electronic blackboard 1 of the present embodiment will be described in detail.

【0057】図19は、イレーサ40を上方から見た図
である。また、図20は、図19に示すイレーサ40の
I−I部分における断面図である。なお、ここではイレ
ーサ40の外ケース41側を上方とする。図19に示す
ように、イレーサ40は、上方視が縦横比がおよそ2:
3の長方形に形成されている。以下の説明において図1
9における左上方の隅を角部A、右上方の隅を角部B、
左下方の隅を角部C、右下方の隅を角部Dとそれぞれ呼
ぶことにする。イレーサ40の上方は、図20に示すよ
うにプラスチック製の下方が開放した直方体の外ケース
41が覆っており、その四隅の角部A,B,C,Dに
は、コイルL,L,L,Lが配設される。コイ
ルL,L,L,Lは、円筒形の樹脂パイプの周
囲にエナメル層で被覆された導線がおよそ200回巻き
されたインダクタンスである発振コイルである。このコ
イルL,L,L,Lは、送信信号発生器48
a,48b,48c,48d(以下、特に区別しない場
合は送信信号発生器48という。)(図22参照)を介
して、回路基板42に配設された制御回路46(図22
参照)に接続されている。
FIG. 19 is a diagram of the eraser 40 viewed from above. FIG. 20 is a cross-sectional view taken along the line II of the eraser 40 shown in FIG. Here, the outer case 41 side of the eraser 40 is set to the upper side. As shown in FIG. 19, the eraser 40 has an aspect ratio of about 2:
3 is formed in a rectangle. In the following description, FIG.
9, the upper left corner is a corner A, the upper right corner is a corner B,
The lower left corner is called a corner C, and the lower right corner is called a corner D. Upper eraser 40 covers the rectangular parallelepiped outer case 41 made of plastic downwardly opened as shown in FIG. 20, the four corners of the corner portions A, B, C, the D, the coil L A, L B , L C and L D are provided. The coils L A , L B , L C , and L D are oscillating coils each having an inductance in which a conductor covered with an enamel layer is wound about 200 times around a cylindrical resin pipe. The coils L A , L B , L C , L D are connected to the transmission signal generator 48.
a, 48b, 48c, and 48d (hereinafter referred to as a transmission signal generator 48 unless otherwise specified) (see FIG. 22) (see FIG. 22).
See).

【0058】また、コイルL,L,L,Lの内
部には、圧力検知手段であるスイッチSW,SW
SW,SW(以下、特に区別しない場合はスイッチ
SWという。)がそれぞれ配設される。スイッチS
,SW,SW,SWは、下方にプランジャを
配したプッシュプランジャタイプのリミットスイッチ
で、下方からの押圧によりオンし、押圧されなければ図
示しないリターンスプリングでオフする。
The switches SW A , SW B , which are pressure detecting means, are provided inside the coils L A , L B , L C , L D.
SW C and SW D (hereinafter, referred to as a switch SW unless otherwise specified) are provided. Switch S
W A, SW B, SW C , SW D is a limit switch of the push plunger type which arranged a plunger downward, turned on by pressing from below, it is turned off by a return spring (not shown) unless pressed.

【0059】イレーサ40の上方中央部には、電源であ
るボタン電池43が配置される。ボタン電池43は、電
圧が約1.5VのLR44から構成される。ボタン電池
43の下方には、制御回路46などが実装された回路基
板42が配設されている。さらに、回路基板42の下部
には、スプリング49が装着される。また、外ケース4
1の内部には、内ケース44が下方が突出するように遊
嵌されて装着され、その上端中央部がスプリング49に
揺動可能に支持されている。内ケース44は、下方全体
が開放した直方体の形状の樹脂製部材である。内ケース
44の内部には、下方に突出するように、略直方体のフ
ェルトなどの材質から成型された消去パッド45が嵌合
されて設けられる。この消去パッド45は、筆記面21
a(図1参照)にペン60(図1参照)により描かれた
インク画像を払拭して消去する部材である。
At the upper center of the eraser 40, a button battery 43 as a power supply is arranged. The button battery 43 is composed of an LR 44 having a voltage of about 1.5V. Below the button battery 43, a circuit board 42 on which a control circuit 46 and the like are mounted is arranged. Further, a spring 49 is mounted below the circuit board 42. In addition, outer case 4
Inside 1, an inner case 44 is loosely fitted and mounted so that a lower part protrudes, and a central portion of an upper end thereof is swingably supported by a spring 49. The inner case 44 is a resin member having a rectangular parallelepiped shape whose entire lower part is open. Inside the inner case 44, an erasing pad 45 molded from a material such as a substantially rectangular parallelepiped felt is fitted so as to protrude downward. The erasing pad 45 is used for the writing surface 21.
a (see FIG. 1) is a member for wiping and erasing the ink image drawn by the pen 60 (see FIG. 1).

【0060】消去パッド45を支持する内ケース44
は、その中央上部が、上述のようにスプリング49で支
持されて揺動可能になっており、内ケース44の上方の
四隅の角部A,B,C,Dは、スイッチSW,S
,SW,SWのプランジャに当接するように構
成される。
Inner case 44 supporting erase pad 45
As described above, the upper part of the center is supported by the spring 49 so as to be swingable, and the upper four corners A, B, C, and D of the inner case 44 are provided with the switches SW A , S
W B, SW C, configured so as to contact the plunger of the SW D.

【0061】ここで、図25は、図20に示すイレーサ
40の消去パッド45の全面を筆記面21aに圧接させ
た状態を示す図である。図25に示すようにイレーサ4
0の消去パッド45の全面を筆記面21aに圧接させる
と、スプリング49が内ケース44を介して圧縮される
と同時に、内ケース44の上方の四隅に配設されたスイ
ッチSW,SW,SW,SW(図19参照)
は、下方から内ケース44に押圧され、スイッチS
,SW,SW,SWのすべてがオンの状態に
なる。
FIG. 25 is a diagram showing a state in which the entire surface of the erase pad 45 of the eraser 40 shown in FIG. 20 is pressed against the writing surface 21a. As shown in FIG.
When the entire surface of the erase pad 45 of 0 is pressed against the writing surface 21a, the spring 49 is compressed via the inner case 44, and at the same time, the switches SW A , SW B , disposed at the four upper corners of the inner case 44. SW C , SW D (see FIG. 19)
Is pressed by the inner case 44 from below, and the switch S
W A, SW B, SW C , all SW D is turned on.

【0062】また、図26は、図20に示すイレーサ4
0の消去パッド45の角部A(図19参照)と角部Cを
結ぶ辺を筆記面21aに圧接させた状態を示す図であ
る。図26に示すようにイレーサ40の消去パッド45
の角部Aと角部Cを結ぶ辺を筆記面21aに圧接させる
と、スプリング49が内カバー44を介して圧縮される
と同時に、内ケース44は傾いて、角部Aと角部Cを結
ぶ辺上の隅に配設されたスイッチSW,SWは、下
方から内ケース44に押圧され、スイッチSW,SW
のみがオンの状態になり、スイッチSW,SW
オフの状態が維持される。
FIG. 26 shows the eraser 4 shown in FIG.
FIG. 20 is a diagram showing a state in which a side connecting a corner A (see FIG. 19) and a corner C of the erase pad 45 of 0 is pressed against the writing surface 21a. As shown in FIG. 26, the erase pad 45 of the eraser 40
When the side connecting the corner A and the corner C is pressed against the writing surface 21a, the spring 49 is compressed via the inner cover 44, and at the same time, the inner case 44 is inclined, and the corner A and the corner C are moved. the switch SW a, SW C disposed in the corner on the side connecting, is pressed against the inner case 44 from below, the switch SW a, SW
Only C is turned on, and the switches SW B and SW D are kept off.

【0063】図27は、イレーサ40の消去パッド45
の角部Aを筆記面21aに圧接させた状態を示す模式的
な斜視図である。図27に示すように、消去パッド45
の角部Aを筆記面21aに圧接させると、消去パッド4
5に内ケース44(図20参照)の角部Aが押圧され
て、角部Aに配設されたスイッチSWのみが内ケース
44の上部に押圧されてオンの状態になり、他のスイッ
チSW,SW,SW は、オフの状態が維持され
る。
FIG. 27 shows the erase pad 45 of the eraser 40.
Is a schematic diagram showing a state in which a corner portion A of FIG.
FIG. As shown in FIG.
Is pressed against the writing surface 21a.
5, the corner A of the inner case 44 (see FIG. 20) is pressed.
And the switch SW disposed at the corner AAOnly the inner case
44 and is turned on, and the other switches are turned on.
SwitchB, SWC, SW DIs kept off
You.

【0064】図21は、スイッチSW,SW,SW
,SWのオンの組合せにより決定される消去範囲の
一例を示す模式図である。例えば、スイッチSW,S
,SW,SWのすべてがオンされた場合には、
角部A,B,C,Dに囲まれた図21に示す消去範囲E
の範囲になる。一方、スイッチSWのみがオンさ
れたような場合では、実際に消去パッド45の角部Aに
より消去される範囲は、消去パッド45の形状、材質の
硬度、そのへたり具合、押圧の強さなどで変動するた
め、トライアンドエラーにより実際の消去範囲に最も一
致するように電子的に記録されたデータを消去する消去
範囲EAを設定する。また、スイッチSW,SW
がオンされた場合には、消去範囲EAが、スイッチS
,SW がオンされた場合には、消去範囲EA
消去されるように設定される。なお、対角線上にあるス
イッチSWとSWのみ、あるいはSWとSW
みがオンされることは理論上あり得ないが、実際にはス
イッチSW,SW,SW ,SWは、取付位置な
どに誤差が生じるため対角線上のスイッチSWのみがオ
ンされる場合も想定される。このような場合には、エラ
ーとして消去しない方法も考えられるが、本実施の形態
では、消去パッド45の全面が圧接されたとみなし処理
をする。同様に、4つのスイッチSW,SW,SW
,SWの内の3つのスイッチSWがオンされた場合
にも同様の処理を行う。
FIG. 21 shows a switch SWA, SWB, SW
C, SWDOf the erasure range determined by the combination of
It is a schematic diagram which shows an example. For example, switch SWA, S
WB, SWC, SWDIf all are turned on,
Erasing range E shown in FIG. 21 surrounded by corners A, B, C, and D
A1Range. On the other hand, switch SWAOnly turned on
In such a case, the corner A of the erase pad 45 is actually
The range to be erased further depends on the shape and material of the erase pad 45.
It may vary depending on the hardness, the degree of settling, the strength of pressing, etc.
Of the actual erase range due to trial and error
Erase electronically recorded data to match
Range EA4Set. Also, switch SWB, SWD
Is turned on, the erase range EA3Is the switch S
WC, SW DIs turned on, the erase range EA2But
It is set to be deleted. Note that the diagonal lines
SwitchAAnd SWDOnly or SWBAnd SWCof
It is theoretically not possible for the
SwitchA, SWB, SW C, SWDIs the mounting position
Only the switch SW on the diagonal line is turned off.
It may be assumed that the In such a case,
Although it is conceivable that the data is not erased as
Now, it is assumed that the entire surface of the erase pad 45 is pressed.
do. Similarly, four switches SWA, SWB, SW
C, SWDWhen three switches SW are turned on
The same processing is performed.

【0065】図23は、筆記パネル本体20の筆記面2
1aにおける、消去範囲EAの例を示す図である。な
お、ここではスイッチSW,SW,SW,SW
により特定された消去する範囲及び、その特定された消
去する範囲が移動して消去する領域のいずれも消去範囲
という。上記のように設定される消去範囲EAを具体的
に説明すると、例えば、イレーサ40aのように、接触
部分TPが、角部A,B,C,Dである場合は、消去パ
ッド45(図21参照)の全体が通過した軌跡である部
分が消去範囲EAとして認識され、この部分のデータ
が消去される。また、イレーサ40bのように、接触部
分TPが、角部B,Dである場合は、角部B,Dを結ぶ
辺を中心とした領域が通過した軌跡である部分が消去範
囲EAとして認識され、この部分のデータが消去され
る。さらに、イレーサ40cのように接触部分TPが、
角部Aのみである場合は、角部Aを中心とした所定領域
が通過した軌跡である部分が消去範囲EAとして認識
され、この部分のデータが消去される。
FIG. 23 shows the writing surface 2 of the writing panel body 20.
FIG. 2 is a diagram showing an example of an erasing range EA in 1a. Here, the switches SW A , SW B , SW C , SW D
Both the range to be erased and the area to which the specified range to be moved is to be erased are called erase ranges. The erasing range EA set as described above will be specifically described. For example, when the contact portion TP is at the corners A, B, C, and D as in the eraser 40a, the erasing pad 45 (FIG. 21) is used. parts total of the reference) are trajectories passing through is recognized as the deletion range EA 1, data in this portion is erased. The recognition, as eraser 40b, contact portion TP is, the corner portion B, and a D are corners B, as the partial erase range EA 3 is a trajectory region around the side connecting the D passes And this part of the data is erased. Furthermore, the contact portion TP like the eraser 40c
If only the corner portion A, the portion predetermined area around the corner portion A is the locus passing through is recognized as the deletion range EA 4, data in this portion is erased.

【0066】ここで、図29は、スイッチSW,SW
,SW,SWのオン、オフの組合せと、その場合
に発振するコイルL,L,L,Lの組合せを対
応させた変換テーブルである。なお、コイルL
,L,Lの発振については後述する。表におい
てCASEと記載された縦の列の数字は、それぞれ組合
せを整理するための番号である。それぞれ0から15ま
での行をそれぞれケース0からケース15と呼ぶことに
する。また、SWはオンされたスイッチSWを示し、そ
れぞれA,B,C,Dと記載された縦の列は、それぞれ
スイッチSW,SW,SW,SWを表し、各欄
に丸印を付けたスイッチSWがオンされたことを示す。
例えば、ケース0の場合は、スイッチSW,SW
SW,SW のいずれもオンされていない。またケー
ス1の場合は、スイッチSWのみがオンされているこ
とを示す。そして、ERASE TYPEと記載された
最右列は、それぞれのケースにおける消去の類型を示
す。
Here, FIG.A, SW
B, SWC, SWDON / OFF combination and in that case
The coil L that oscillatesA, LB, LC, LDPairs of
It is a conversion table adapted. Note that the coil LA,
LB, LC, LDWill be described later. Smell on the table
The numbers in the vertical column labeled CASE
It is a number for organizing the set. 0 to 15 each
The rows in are referred to as case 0 to case 15, respectively.
I do. SW indicates a switch SW that is turned on.
The vertical columns labeled A, B, C, D respectively
Switch SWA, SWB, SWC, SWDRepresents each column
Indicates that the switch SW marked with a circle is turned on.
For example, in case 0, the switch SWA, SWB,
SWC, SW DAre not turned on. In addition,
Switch 1, switch SWDOnly that it is turned on
And And it was described as ERASE TYPE
The rightmost column shows the type of erasure in each case.
You.

【0067】まず、ケース0の場合は、いずれのスイッ
チSWもオンしていないので、消去パッド45(図21
参照)は筆記面21a(図23参照)には圧接されてい
ないと判断され、消去の類型はNONEとされ消去範囲
EAは存在しない。また、ケース1,2,4,8は、そ
れぞれ1つのスイッチSWのみがオンされており、オン
されたスイッチSWがある消去パッド45の角部を用い
て消去する消去の類型POINTとされ、それぞれの角
部A,B,C,Dを中心とした所定範囲が消去範囲EA
とされる。また、ケース3,5,10,12は、それぞ
れ隣接する角部の2つのスイッチSWがオンされてお
り、消去パッド45のオンされたスイッチSWのある角
部を結んだ辺AB,BD,CD,ACを用いて消去する
消去の類型LINEとされ、辺AB,BD,CD,AC
を中心とした所定範囲が消去範囲EAとされる。そし
て、ケース15は、4つのスイッチSWのすべてがオン
されており、消去パッド45の全面を筆記面21aに圧
接して消去する消去の類型PLANEとされ、消去パッ
ド45の全面が消去範囲EAとされる。なお、ケース
6,9は、対向する角部の2つのスイッチSWがオンさ
れており、ケース7,11,13,14は、3つのスイ
ッチSWがオンされているが、この場合は前述のように
消去パッド45の全面を筆記面21aに圧接して消去す
るとみなし、消去の類型は、(PLANE)とする。
First, in case 0, since none of the switches SW is turned on, the erase pad 45 (FIG. 21)
Is not pressed against the writing surface 21a (see FIG. 23), the type of erasure is NONE, and the erasure range EA does not exist. In each of the cases 1, 2, 4, and 8, only one switch SW is turned on, and the type of erasing is POINT in which erasing is performed using a corner of the erasing pad 45 having the turned on switch SW. A predetermined range centered on the corners A, B, C, and D is the erasing range EA.
It is said. In the cases 3, 5, 10, and 12, the two switches SW of the adjacent corners are turned on, and the sides AB, BD, and CD connecting the corners of the switches SW of the erase pad 45 that are turned on. , AC, and erase type LINE, and edges AB, BD, CD, AC
A predetermined range centered on is set as the erasing range EA. In case 15, all of the four switches SW are turned on, and the entire erase pad 45 is pressed against the writing surface 21a so as to be erase type PLANE. The entire erase pad 45 has an erase range EA. Is done. In cases 6 and 9, two switches SW at opposing corners are turned on, and in cases 7, 11, 13 and 14, three switches SW are turned on. In this case, as described above. It is assumed that the entire surface of the erasing pad 45 is pressed against the writing surface 21a for erasing, and the type of erasing is (PLANE).

【0068】従って、イレーサ40は、スイッチS
,SW,SW,SWにより、消去パッド45
が筆記面21aに圧接されて、筆記面21a上に描かれ
たインク画像を消去する消去パッド45の部分を検出す
ることが可能になる。つまり、オンの状態にされたスイ
ッチSW,SW,SW,SWの組合せにより、
消去パッド45の全面か、もしくは辺AB,BD,C
D,ACのいずれか、あるいは頂点A,B,C,Dのい
ずれかを用いて消去しているかが検出できる。そのた
め、この検出の結果に基づいて記録の消去範囲を求めれ
ば、筆記パネル10(図1参照)のRAM59(図9参
照)に電子的に記録された筆記面21a上にペン60
(図1参照)により描かれ入力された軌跡のデータの該
当部分の消去が可能となる。そうすれば、筆記面21a
にインクで記録された画像と、筆記パネル10のRAM
59に電子的に記録されたデータが一致し、これらに齟
齬が生じるという不都合を防止することができる。
Therefore, the eraser 40 is connected to the switch S
W A, SW B, SW C , the SW D, eraser pad 45
Is pressed against the writing surface 21a, and the portion of the erasing pad 45 for erasing the ink image drawn on the writing surface 21a can be detected. That is, by the combination of the switches SW A , SW B , SW C , and SW D which are turned on,
All over the erase pad 45 or sides AB, BD, C
Either D or AC, or any of vertices A, B, C, and D can be used to detect whether erasure has occurred. Therefore, if the erasure range of the record is obtained based on the result of this detection, the pen 60 is placed on the writing surface 21a electronically recorded on the RAM 59 (see FIG. 9) of the writing panel 10 (see FIG. 1).
(Refer to FIG. 1), it becomes possible to delete a corresponding portion of the data of the locus drawn and input. Then, the writing surface 21a
And the RAM of the writing panel 10
It is possible to prevent the inconvenience that the electronically recorded data matches the data 59 and a discrepancy occurs between them.

【0069】次に、このように検出された消去範囲EA
を、受信部である筆記パネル10に伝える構成を説明す
る。ここで、図22は、イレーサ40の回路の構成を示
すブロック図である。図22に示すように、イレーサ4
0の回路は、制御回路46と、ここに接続されたボタン
電池43と、スイッチSW,SW,SW,SW
と、送信信号発生器48a,48b,48c,48d
と、それぞれの送信信号発生器48a,48b,48
c,48dに接続されたコイルL,L,L,L
と、発振回路47とから構成される。
Next, the erase range EA detected as described above
Is transmitted to the writing panel 10 which is a receiving unit.
You. Here, FIG. 22 shows a circuit configuration of the eraser 40.
FIG. As shown in FIG.
The circuit of 0 is a control circuit 46 and a button connected thereto.
Battery 43 and switch SWA, SWB, SWC, SW D
And transmission signal generators 48a, 48b, 48c, 48d
And the respective transmission signal generators 48a, 48b, 48
c, coil L connected to 48dA, LB, LC, LD
And an oscillation circuit 47.

【0070】制御回路46は、スイッチSW,S
,SW,SWのオン、オフの状態を検出して、
その組合せに基づいて、変換テーブル(図29参照)に
より発振するコイルL,L,L,Lを選択し、
選択したコイルを実際に発振する時のみそれぞれの送信
信号発生器48a,48b,48c,48dに電力を供
給するように制御する。送信信号発生器48は、送信信
号発生器48aがコイルL に、送信信号発生器48b
がコイルLに、送信信号発生器48cがコイルL
に、送信信号発生器48dがコイルLに、それぞれ
接続される。制御回路46により発信するように選択さ
れたコイルLに接続された送信信号発生器48は、所定
の周波数の搬送波を、それぞれのコイルLに割り当てら
れた特定の周波数で変調し(図10(A)参照)、その
信号によりコイルLを発振させる。従って、コイル
,L,L,Lは、それぞれ共通の搬送周波数
により発振されるが、それぞれ別の固有の周波数で変調
されて発振され受信部である筆記パネル10のFSK復
調回路55(図9参照)により識別が可能になる。
The control circuit 46 includes a switch SWA, S
WB, SWC, SWDTo detect the on / off status of
Based on the combination, the conversion table (see FIG. 29)
Oscillating coil LA, LB, LC, LDAnd select
Each transmission only when the selected coil actually oscillates
Power is supplied to the signal generators 48a, 48b, 48c, 48d.
Control to supply. The transmission signal generator 48
Signal generator 48a is coil L AThe transmission signal generator 48b
Is coil LBThe transmission signal generator 48c has a coil L
CAnd the transmission signal generator 48d has the coil LDTo each
Connected. Selected to transmit by control circuit 46.
The transmission signal generator 48 connected to the coil L
Is assigned to each coil L.
At a specific frequency (see FIG. 10 (A)).
The signal oscillates the coil L. Therefore, the coil
LA, LB, LC, LDAre common carrier frequencies
Oscillating, but modulated at different unique frequencies
FSK recovery of the writing panel 10 which is a receiving unit
The adjustment circuit 55 (see FIG. 9) enables identification.

【0071】このように搬送波を発振し変調する送信信
号発生器48a,48b,48c,48dの電気的構成
は、ペン60の電気的構成(図8参照)と基本的に同じ
ものであるため、図示を省略するが、図8に示すLC発
振回路69c、CR発振回路69e、FSK回路69d
が、送信信号発生器48a,48b,48c,48dに
相当し、押しボタン式のスイッチ67の電力制御機能は
制御回路46中に内蔵される。そのため、CR発振回路
69eは、コンデンサC5の静電容量、抵抗R2、可変
抵抗R3の抵抗値を変化させることで発生する周波数が
変更できるのと同様、送信信号発生器48a,48b,
48c,48dにおけるコンデンサC5、抵抗R2、可
変抵抗R3に相当する図示しないコンデンサおよび抵抗
の静電容量、抵抗値を所定の値に設定することで、受信
部である筆記パネル10側でそれぞれのコイルLを識別
できるように構成できる。ボタン電池43は、制御回路
46、送信信号発生器48、発振回路47の電源であ
る。また、発振回路47は、後述するコイルL
,L,Lを交互に発振するための周期Tを発生
させるための回路であり、図8のCR発振回路69eと
同等の構成の回路である。
The electrical configuration of the transmission signal generators 48a, 48b, 48c, 48d for oscillating and modulating the carrier wave is basically the same as the electrical configuration of the pen 60 (see FIG. 8). Although not shown, the LC oscillation circuit 69c, the CR oscillation circuit 69e, and the FSK circuit 69d shown in FIG.
Correspond to the transmission signal generators 48a, 48b, 48c, 48d, and the power control function of the push button type switch 67 is built in the control circuit 46. Therefore, the CR oscillation circuit 69e can change the frequency generated by changing the capacitance of the capacitor C5 and the resistance values of the resistor R2 and the variable resistor R3, as well as the transmission signal generators 48a, 48b,
By setting the capacitance and resistance value of a capacitor and a resistor (not shown) corresponding to the capacitor C5, the resistor R2, and the variable resistor R3 in 48c and 48d to predetermined values, the respective coils on the side of the writing panel 10 as the receiving unit are set. L can be identified. The button battery 43 is a power source for the control circuit 46, the transmission signal generator 48, and the oscillation circuit 47. The oscillation circuit 47, described later coil L A,
L B, a circuit for L C, and generates the period T to oscillate alternately L D, a circuit of CR oscillator circuit 69e equivalent to the configuration of FIG. 8.

【0072】ところで、先に説明したように、本実施の
形態の電子黒板1の構成においては、同時に複数の入力
信号の処理があるとその処理が困難である。また、その
処理を可能にするためには、受信部である筆記パネル1
0側の構成や処理が複雑になるため、本実施の形態で
は、コイルL,L,L,Lは、同時に発振させ
ることなくそれぞれを時分割して交互に発振させること
で、受信部である筆記パネル10側の処理の負担を軽減
することとしている。
As described above, in the configuration of the electronic whiteboard 1 of the present embodiment, it is difficult to process a plurality of input signals at the same time. Further, in order to enable the processing, a writing panel 1 serving as a receiving unit is required.
Since the 0 side of the structure and process are complicated, in the present embodiment, the coil L A, L B, L C , L D , by oscillating alternately by time division each without oscillate simultaneously, The processing load on the writing panel 10 as the receiving unit is reduced.

【0073】また、4つのコイルL,L,L,L
すべてを、スイッチSW,SW ,SW,SW
のオンに対応させて発振させると、これらを時分割して
順次発振しても、同じ位置にあるイレーサ40から、4
回1組の連続した信号を受信部である筆記パネル10側
のスキャンにより受信する必要がある。そのため、筆記
パネル10の処理の負担が大きくなる。しかし、4回分
の各コイルLのidとその位置座標を同時に検出しなけ
れば正確な位置が認識できない。そのため、イレーサ4
0の位置の変化の速度が大きければ位置の検出誤差が出
てしまう。そこで、本実施の形態のイレーサ40では、
4つのコイルL,L,L,Lのうちの2つのコ
イルLのみを交互に発振させるか、あるいは1つのコイ
ルLを連続して発振させることで、筆記パネル10の処
理の負担を軽減し処理を高速にするように構成される。
以下、この発振させるコイルLを選択するための手順に
ついて説明する。
The four coils LA, LB, LC, L
DEverything, switch SWA, SW B, SWC, SWD
When they are oscillated in response to the ON of
Even if they oscillate sequentially, from the eraser 40 at the same position,
A set of continuous signals is sent to the writing panel 10 as a receiving unit
Must be received by scanning. Therefore, writing
The processing load on panel 10 is increased. However, four times
Of each coil L and its position coordinates must be detected at the same time.
If it is, the exact position cannot be recognized. Therefore, eraser 4
If the speed of change of position 0 is high, a position detection error will occur.
Would. Therefore, in the eraser 40 of the present embodiment,
Four coils LA, LB, LC, LDTwo of the
Or only one coil L is oscillated alternately, or one coil
By continuously oscillating the laser L, the processing of the writing panel 10 is performed.
It is configured to reduce the processing burden and to speed up the processing.
Hereinafter, the procedure for selecting the coil L to be oscillated will be described.
explain about.

【0074】ここで、再び図29の変換テーブルの説明
をする。前述のように制御回路46は、スイッチS
,SW,SW,SWのオン、オフの状態を検
出して、その組合せに基づいて、16種類のケースに分
け、それぞれのケースにおいて消去の類型を行ってい
た。そうすると発振させるコイルLを2つとすると、そ
の情報だけでは4つのスイッチSW,SW,S
,SWの状態と、その位置情報のすべてを受信部
である筆記パネル10側に伝えることができない。そこ
で、先の類型で消去の類型がNONEとされるいずれの
スイッチSWもオンしていないケース0の場合、消去の
類型POINTとされるそれぞれ1つのスイッチSWの
みがオンされたケース1,2,4,8の場合、消去の類
型LINEとされるそれぞれ隣接する角部の2つのスイ
ッチSWがオンされたケース3,5,10,12の場合
は、2つ以内のコイルLを発振させることで筆記パネル
10に識別される。
Here, the conversion table of FIG. 29 will be described again. As described above, the control circuit 46 controls the switch S
W A, SW B, SW C , on the SW D, by detecting the off, on the basis of the combination, divided into 16 different cases, they had done the type of erasing in each case. Then, assuming that there are two coils L to be oscillated, four switches SW A , SW B , and S are used only based on the information.
W C, and the state of the SW D, can not tell the writing panel 10 side is a receiving part of all of the position information. Therefore, in case 0 in which none of the switches SW in which the erase type is NONE in the previous type is not turned on, cases 1, 2 and 2, in which only one switch SW each of which is of the erase type POINT are turned on. In the case of cases 4, 5, 10, 12 in which the two switches SW of the adjacent corners, which are of the erase type LINE, are turned on, in the case of 4, 8, 10, the coils L of up to two are oscillated. It is identified by the writing panel 10.

【0075】一方、消去の類型PLANEとされ4つの
スイッチSWのすべてがオンされたケース15の場合、
消去の類型が(PLANE)とされる対向する角部の2
つのスイッチSWがオンされたケース6,9および3つ
のスイッチSWがオンされたケース7,11,13,1
4の場合には、2つのコイルLを発振させても筆記パネ
ル10では識別できない。しかし、ケース6,9および
ケース7,11,13,14の場合には一律に4つのス
イッチSWのすべてがオンされた消去の類型PLANE
と同等とみなす消去の類型(PLANE)とすることで
処理が可能になる。つまり、ケース6,9およびケース
7,11,13,14の場合には、必ず対角線上に対向
する角部が含まれているため、この2つの角部を結ぶ対
角線を持つ位置にイレーサ40が存在するとみなし、こ
の消去パッド45の全面に位置に基づいて消去範囲EA
を算出する。また、消去の類型PLANEとされ4つの
スイッチSWのすべてがオンされたケース15の場合
は、消去の類型LINEとされるそれぞれ隣接する角部
の2つのスイッチSWがオンされたケース3,5,1
0,12の場合と区別するため、発振させるコイルL
は、コイルL,Lの組合せもしくはコイルL,L
の組合せとすることで区別ができる。本実施の形態で
は、コイルL,Lの組合せで交互に発振する。つま
り、オンされたスイッチSWが1つで頂点あるいは2つ
で辺とされた場合は、そのまま同じ位置のコイルLを発
振する。また、全面又は全面とみなされる場合は、対角
にあるコイルLを発振することで、発振するコイルLを
2つに限定するものである。
On the other hand, in case 15 where the erase type is PLANE and all four switches SW are turned on,
2 of the opposite corner where the type of erasure is (PLANE)
Cases 6 and 9 in which three switches SW are turned on and cases 7, 11, 13, and 1 in which three switches SW are turned on
In the case of No. 4, even if the two coils L are oscillated, the writing panel 10 cannot identify them. However, in Cases 6 and 9, and Cases 7, 11, 13, and 14, the erase type PLANE in which all four switches SW are uniformly turned on.
The processing can be performed by setting the type of erasure (PLANE) regarded as equivalent to the above. That is, in the case of the cases 6, 9 and the cases 7, 11, 13, and 14, since the corners which are opposed to each other on the diagonal line are always included, the eraser 40 is located at the position having the diagonal line connecting these two corners. It is assumed that there is an erase area EA on the entire surface of the erase pad 45 based on the position.
Is calculated. In case 15 in which all the four switches SW are set to the erase type PLANE and all four switches SW are turned on, cases 3 and 5, in which two switches SW of the adjacent corners each set to the erase type LINE are turned on. 1
Oscillating coil L to distinguish it from 0, 12
Is a combination of the coils L A and L D or the coils L B and L
A distinction can be made by combining C. In this embodiment, oscillates alternately in combination coils L A, L D. That is, when one switch SW is turned on at one vertex or two switches at a side, the coil L at the same position is oscillated as it is. In addition, when it is regarded as the whole surface or the whole surface, the coils L that oscillate are limited to two by oscillating the diagonal coils L.

【0076】このようにオンされたスイッチSWに応じ
て選択された2つのコイルLは、以下のような手順で発
振され、筆記パネル10(図1参照)に受信される。図
24は、イレーサ40がコイルLを発振させるタイミン
グとこれを筆記パネル10がスキャンするタイミングを
示すタイミングチャートである。イレーサ40は、前述
のように発振させるコイルLをコイルL,L
,Lの中から1つ又は2つ選択する。ここで選択
されたコイルLが2つの場合は、(イ)、(ウ)、
(エ)に示すように発振回路47(図22参照)により
発振される周期Tの信号に同期されて交互に発振され
る。また、選択されたコイルLが1つの場合は、(ア)
に示すように同じコイルLを連続して発振する。ここ
で、受信部である筆記パネル10(この説明において以
下受信部という)は、tの時間からスキャンを開始す
るとすると、(ア)においては、発振コイルLから発
信された信号f が受信され、ペン60の場合と同様に
コイルLの座標(x,y)が読み取られ、ペン属性に
相当するコイルL,L,L,Lの種類が読み取
られる。以下このコイルLの種類を識別するFSK復調
回路55(図9参照)により読み取られる信号をidと
いう。idは、コイルL,L,L,Lに対応し
てid,id,id,idの4種類が設定され
る。tでのスキャンでは、idとしてidがRA
M59(図9参照)に記憶され、座標として(x,y
)が記憶される。
According to the switch SW thus turned on,
The two coils L selected by the following procedure are generated in the following procedure.
And is received by the writing panel 10 (see FIG. 1). Figure
Reference numeral 24 denotes a timing at which the eraser 40 causes the coil L to oscillate.
And the timing at which the writing panel 10 scans
It is a timing chart shown. The eraser 40 is described above.
The coil L that oscillates likeA, LB,
LC, LDSelect one or two from. Select here
When two coils L are obtained, (a), (c),
As shown in (d), the oscillation circuit 47 (see FIG. 22)
It is oscillated alternately in synchronization with the signal of period T
You. When one coil L is selected, (A)
The same coil L is continuously oscillated as shown in FIG. here
Then, the writing panel 10 serving as a receiving unit (hereinafter, referred to as
Lower receiver) is t1Start scanning from time
Then, in (A), the oscillation coil LADeparts from
Signal f AIs received and the same as in the case of the pen 60
Coil LACoordinates (x, y) are read and the pen attributes
Corresponding coil LA, LB, LC, LDKind of read
Can be Hereinafter, FSK demodulation for identifying the type of the coil L
The signal read by the circuit 55 (see FIG. 9) is denoted by id.
Say. id is the coil LA, LB, LC, LDCorresponding to
IdA, IdB, IdC, IdDFour types are set
You. t1Scan with id1As idAIs RA
M59 (see FIG. 9), and (x1, Y
1) Is stored.

【0077】次に、時間tから間隔T’経過した時点
の時間tにおいて次のスキャンが行われる。ここでス
キャンのサンプリングタイムであるT’は、コイルLが
発振される周期Tと比較すると、同じ周期内のコイルL
の発振中には2回目のスキャンが行われることはなく、
且つ次の周期のコイルLの発振信号を飛び越して次の次
の周期のコイルLの発振信号を読み取らないように、T
j<T’<Ti(但しT’≠T)の範囲で設定されてい
る。ここでは、時間tがちょうどコイルLの発振の切
り替えタイミングTkに当たるため、時間tにおける
スキャンでは有効なデータが読み取れず「nodat
a」とされる。この場合、連続したコイルLの発振信号
が採取できないため、先に時間tにおいて読み取られ
記憶されたデータEは破棄される。そして、時間t
において再び3度目のスキャンがなされ、idとして
idが読み取られ、座標として(x,y)が読み
取られRAM59にあらためて記憶される。続いて時間
において4度目のスキャンが行われ、idとして
idが読み取られ、座標として(x,y)が読み
取られる。このスキャンは、有効な連続したコイルのデ
ータEが得られるまで所定回数繰り替えされる。
Next, the next scan is performed at time t 2 at which the interval T 'has elapsed from the time t 1. Here, T ′, which is the sampling time of the scan, is equal to the coil L within the same cycle as compared to the cycle T in which the coil L is oscillated.
The second scan is not performed during the oscillation of
In order to avoid reading the oscillation signal of the coil L of the next next cycle by skipping the oscillation signal of the coil L of the next cycle,
j <T ′ <Ti (where T′'T). Here, since hitting the switching timing Tk of the oscillation time t 2 exactly coil L, valid data is not read in the scan at time t 2 "nodat
a ". In this case, since the oscillation signal of the continuous coil L can not be collected, the data E 1 stored is read in the previous time t 1 is discarded. And time t 3
Made again third time scan in, id A is read as id 3, (x 3, y 3) as coordinates is again stored in the RAM59 are read. Subsequently fourth time scan at time t 4 is performed, id A is read as id 4, as coordinates (x 4, y 4) are read. This scan is repeated a predetermined number of times until valid continuous coil data E is obtained.

【0078】このようにして連続するコイルLのデータ
Eを得れば(図12のS319:Yes)、このデータ
に基づいてイレーサ処理(図11のS400、図3
0)が行われる。ここでは、連続してidが得られた
ので、図29に示す変換テーブルから角部Aの座標(x
,y)を中心とした所定の角部Aのみが筆記面21
aに接触したケース8と判断される。続いてケース8の
データEが続いて入力されれば、これらを結ぶ領域が消
去範囲EAとされて文字などのデータが消去される。
[0078] If you get the data E of the coil L consecutive this manner (in FIG. 12 S319: Yes), S400 eraser treatment (Fig. 11 based on the data E 4, 3
0) is performed. Here, since id A was continuously obtained, the coordinates (x
3 , y 3 ) only at a predetermined corner A around the writing surface 21
It is determined that Case 8 has contacted a. Subsequently, if data E of case 8 is subsequently input, an area connecting them is set as an erasure range EA, and data such as characters is erased.

【0079】同様に(イ)の場合であれば、図29の変
換テーブルに示すように、短辺である角部B,Dを結ぶ
ケース5、(ウ)の場合は、長辺である角部C,Dを結
ぶケース3、(エ)の場合は消去パッド45の全面が筆
記面21aに圧接されたケース15と判断され、それぞ
れの消去範囲EAの部分の文字などのデータが消去され
る。
Similarly, in the case of (a), as shown in the conversion table of FIG. 29, the case 5 connecting the corners B and D, which are short sides, and in the case of (c), the corner which is a long side In the case 3 connecting the parts C and D, and in the case of (d), it is determined that the entire surface of the erasure pad 45 is pressed against the writing surface 21a, and the data such as characters in the respective erasure ranges EA are erased. .

【0080】本実施の形態の電子黒板1のイレーサ40
および筆記パネル10は上記のように構成されるため、
以下のような作用がある。ここで、図28は、コイルL
を発振する手順を示したフローチャートであり、図30
は、図11のS400のイレーサ処理の詳細を示すフロ
ーチャートである。以下、これらのフローチャートに沿
って説明する。なお、以下の手順は基本的に組合せ論理
回路によっても実現できる。
The eraser 40 of the electronic blackboard 1 of the present embodiment
Since the writing panel 10 is configured as described above,
The following functions are provided. Here, FIG.
FIG. 30 is a flowchart showing a procedure for oscillating clock signals,
12 is a flowchart showing details of the eraser process in S400 of FIG. Hereinafter, description will be given along these flowcharts. The following procedure can be basically realized by a combinational logic circuit.

【0081】まず、イレーサ40の電源を投入すると、
処理が開始され(図28のスタート)、いずれかのスイ
ッチSWがONされているかが判断される(S1)。も
し、いずれのスイッチSWもONされていなければ(S
1:No)、待機状態となる(S1:No→S1)。い
ずれかのスイッチSWがONされていれば(S1:Ye
s)、ONされたスイッチSWに基づいて、図29に示
す変換テーブルにより発振するコイルLを選択する(S
2)。ここで、発振するコイルLが1つであれば(S
3:Yes)、周期Tでその選択されたコイルLを連続
して発振する(S4)。また、発振するコイルが1つで
はない、すなわち2つである場合には(S3:No)、
周期Tで2つのコイルLを交互に発振する(S5)。こ
こで、ONされたスイッチSWが変更されなければ(S
6:No)、そのまま発振を続け、もしONされたスイ
ッチSWが変更された場合には(S6:Yes)、コイ
ルLの発振を停止する(S7)。そして、あらためてS
1からの処理を繰り返す。そして、電源を切断すること
で処理が停止される。
First, when the power of the eraser 40 is turned on,
The process is started (start in FIG. 28), and it is determined whether any of the switches SW is turned on (S1). If none of the switches SW is turned on (S
1: No), and enters a standby state (S1: No → S1). If any switch SW is ON (S1: Ye
s) Based on the switch SW that is turned on, the coil L that oscillates is selected by the conversion table shown in FIG.
2). Here, if there is one oscillating coil L (S
3: Yes), the selected coil L is continuously oscillated in the cycle T (S4). When the number of oscillating coils is not one, that is, two (S3: No),
The two coils L are oscillated alternately in a cycle T (S5). Here, if the ON switch SW is not changed (S
6: No), the oscillation is continued as it is, and if the switch SW that has been turned on is changed (S6: Yes), the oscillation of the coil L is stopped (S7). And S again
The process from 1 is repeated. Then, the process is stopped by turning off the power.

【0082】このようにイレーサ40からコイルLが発
振され送出された信号は、筆記パネル10において以下
のように処理される。以下図30のフローチャートに沿
って説明する。図11のS300において座標読取・ペ
ン情報検出処理が前述のように終了すると、S400の
イレーサ処理が開始される(図30のスタート)。処理
が開始されると、前述のスキャンにより連続したイレー
サ40のデータEが得られたかどうかが判断され、イレ
ーサ40のデータEがない場合は(S401:No)、
処理が終了され(終了)、図11のS500のページ処
理に移行する。ここで、連続したイレーサ40のデータ
Eが読み取られ(図12のS319:Yes)、記憶さ
れている場合には(S401:Yes)、連続した属性
のデータEについて、図29に示す変換テーブルで、消
去の類型を判定され(S402)、続いて連続したデー
タEの座標と、消去の類型に基づいて消去範囲EAが算
出される(S404)。そして、算出された消去範囲E
Aに基づいてペン60により入力され、RAM59(図
9参照)に記録されている電子データの該当部分が消去
される(S406)。そして、Xコイル、Yコイルスキ
ャン、FSK復調回路55の値を読み出し(S40
8)、さらに連続したイレーサ40のデータEが読み取
られたかどうかが判断され(S401)、引き続き連続
したイレーサ40のデータEが読み取られている場合に
は、消去の類型が判定され(S402)、先の消去範囲
EAに連続するように新たな消去範囲EAが算出され
(S404)、消去される(S406)。そして再度ス
キャンが行われ(S408)、イレーサ40のデータE
が連続して入力される限り(S401:Yes)、S4
02〜S408の処理が繰り返され、イレーサ40の連
続するデータEが検出されなくなったら(S401:N
o)、図11のイレーサ処理(S400)を終了し(終
了)、ページ処理(S500)に移行する。
The signal oscillated by the coil L from the eraser 40 and transmitted is processed in the writing panel 10 as follows. This will be described below with reference to the flowchart of FIG. When the coordinate reading / pen information detection processing ends in S300 of FIG. 11 as described above, the eraser processing of S400 starts (start of FIG. 30). When the process is started, it is determined whether or not continuous data E of the eraser 40 is obtained by the above-described scan. If there is no data E of the eraser 40 (S401: No),
The processing ends (ends), and the flow shifts to the page processing of S500 in FIG. Here, if the data E of the continuous eraser 40 is read (S319: Yes in FIG. 12) and stored (S401: Yes), the data E of the continuous attribute is read using the conversion table shown in FIG. The erase type is determined (S402), and the erase range EA is calculated based on the coordinates of the continuous data E and the erase type (S404). Then, the calculated erasure range E
The corresponding portion of the electronic data input by the pen 60 based on A and recorded in the RAM 59 (see FIG. 9) is erased (S406). Then, the values of the X coil, Y coil scan, and FSK demodulation circuit 55 are read (S40).
8) It is determined whether data E of the continuous eraser 40 has been read further (S401). If data E of the continuous eraser 40 is continuously read, the type of erasure is determined (S402). A new erasure range EA is calculated so as to be continuous with the previous erasure range EA (S404), and is erased (S406). Then, scanning is performed again (S408), and the data E of the eraser 40 is read.
As long as is input continuously (S401: Yes), S4
02 to S408 are repeated, and when the continuous data E of the eraser 40 is no longer detected (S401: N
o), the eraser process (S400) of FIG. 11 ends (end), and the process proceeds to the page process (S500).

【0083】ここで、図11のフローチャートに戻り図
9を参照しつつ説明を続ける。イレーサ処理(S40
0)が終了すると、CPU56は、ページ戻りボタン3
3、ページ送りボタン34および消去ボタン35が押さ
れたときに、記憶されている筆記データのページ単位で
の戻し、送り、あるいは消去などのページ処理(S50
0)を行う。ページ処理では、CPU56が、操作部3
0に設けられた各種ボタン(図1参照)の操作により発
生するスイッチング信号をI/F回路57を介して取り
込み、RAM59に格納されている位置座標データを記
憶するページをページ単位で戻したり、送ったり、ある
いは位置座標データをページ単位で消去するなどのペー
ジ処理を実行する。また、CPU56は、RAM59に
格納されている位置データのうち、目的のページの位置
座標データを適当なフォーマットに変換してPC100
やプリンタ200(図2参照)へ出力するデータ出力処
理(S600)を実行する。
Here, returning to the flowchart of FIG. 11, the description will be continued with reference to FIG. Eraser processing (S40
When 0) ends, the CPU 56 returns to the page return button 3
3. When the page feed button 34 and the delete button 35 are pressed, page processing such as returning, sending, or deleting stored writing data in page units (S50).
Perform 0). In the page processing, the CPU 56 operates the operation unit 3
Switching signals generated by the operation of various buttons (see FIG. 1) provided at 0 are fetched via the I / F circuit 57, and the page storing the position coordinate data stored in the RAM 59 is returned in page units. Page processing such as sending or deleting the position coordinate data in page units. Further, the CPU 56 converts the position coordinate data of the target page from the position data stored in the RAM 59 into an appropriate format, and
And a data output process (S600) for outputting to the printer 200 (see FIG. 2).

【0084】さらに、CPU56は、各種ボタンが押さ
れた際に発生するスイッチング信号に基づいて音声回路
31aを動作させてスピーカ(SP)31から「ピ
ー」、「ピッ」などの操作音を発声する音声出力処理を
実行し(S700)、一巡の処理が終了したら、S10
0〜S700までの処理を繰り返す(リターン、S10
0〜S700)。
Further, the CPU 56 operates the audio circuit 31a based on a switching signal generated when various buttons are pressed, and emits operation sounds such as "P" and "P" from the speaker (SP) 31. The voice output process is executed (S700).
The processing from 0 to S700 is repeated (return, S10
0 to S700).

【0085】本発明に係る実施の形態の電子黒板1のイ
レーサ40は、以上のような構成および作用があるの
で、以下のような効果がある。即ち、当接面である消去
パッド45がボード部である筆記面21aに当接したこ
とを検知する四隅に配置された圧力検知手段であるスイ
ッチSW,SW,SW,SWを備え、少なくと
も1つ以上の検知スイッチがオンされていることが検出
された状態で、その組合せに基づいて、消去範囲EAを
特定することができるという効果がある。さらにその特
定された消去範囲EAは、互いに識別可能な交番磁界を
発生させる複数の発振コイルであるコイルL,L
,Lを所定の組合せで受信部である筆記パネル1
0に消去範囲EAの情報を送信することができるため、
1つのイレーサ40であっても、異なる消去範囲EAを
使い分けることができるという効果もある。そのため、
自然な操作感で、且つ操作性の優れた座標入力装置のイ
レーサ40とすることができるという効果を奏する。
Since the eraser 40 of the electronic whiteboard 1 according to the embodiment of the present invention has the above-described configuration and operation, it has the following effects. That is, there are provided switches SW A , SW B , SW C and SW D which are pressure detecting means arranged at four corners for detecting that the erasing pad 45 as the contact surface has contacted the writing surface 21 a as the board portion. In a state where at least one detection switch is detected to be turned on, there is an effect that the erasing range EA can be specified based on the combination. Furthermore the identified deletion range EA, the coil L A is a plurality of oscillation coils for generating distinguishable alternating magnetic field to each other, L B,
L C, writing panel 1 L D is a receiver at a predetermined combination
Since the information of the erasure range EA can be transmitted to 0,
There is also an effect that different erase ranges EA can be properly used even with one eraser 40. for that reason,
There is an effect that the eraser 40 of the coordinate input device having a natural operation feeling and excellent operability can be obtained.

【0086】また、イレーサ40の外ケース41は使用
者が握持し易い矩形であり、また、当接面である消去パ
ッド45が矩形に形成され、スイッチSW,SW
SW ,SWの検知の組合せに基づいて矩形全面と、
それぞれの辺と、それぞれの頂点に基づいた範囲で使い
分けができるため、自然な操作感で、且つ操作性の優れ
た座標入力装置のイレーサ40とすることができるとい
う効果がある。
The outer case 41 of the eraser 40 is used.
It is a rectangle that is easy for
The switch 45 is formed in a rectangular shape and the switch SWA, SWB,
SW C, SWDBased on the combination of detection of
Use a range based on each side and each vertex
Because it can be divided, it has a natural operation feeling and excellent operability
It can be used as the eraser 40 of the coordinate input device
Has the effect.

【0087】消去範囲EAを受信部である筆記パネル1
0に送信するコイルL,L,L ,Lが、所定周
期Tで時分割され、順次交代して発振させるため、筆記
パネル10は同時に異なった信号を検出処理する必要が
なく、複雑な機械的構成や複雑な処理を行う負担が軽減
され、筆記パネル10の構成を簡易にすることができる
という効果がある。
The erasure range EA is set on the writing panel 1 as a receiving unit.
Coil L to send to 0A, LB, L C, LDIs the predetermined
It is time-divided in period T, and it is written
Panel 10 needs to detect and process different signals at the same time.
Reduces the burden of performing complex mechanical configurations and complex processing
Thus, the configuration of the writing panel 10 can be simplified.
This has the effect.

【0088】その上、4つの発振コイルの内の、4つの
スイッチSW,SW,SW,SWの状態に対応
したコイルL,L,L,Lを備えて発振させる
ことで、筆記パネル10に複数の消去範囲EAを送信
し、これに応じた範囲を消去することができるので、さ
らに自然な操作感で、且つ操作性の優れたものにするこ
とができるという効果もある。
[0088] Moreover, of the four oscillator coil, four switches SW A, SW B, SW C , SW D coil L A corresponding to the state of, L B, L C, to oscillate includes a L D Thus, a plurality of erasure ranges EA can be transmitted to the writing panel 10 and a range corresponding to the erasure ranges can be erased, so that a more natural operation feeling and excellent operability can be achieved. There is also.

【0089】また、4つのスイッチSW,SW,S
,SWの状態に対応して発振させるコイルL
,L,Lは、最大2つのコイルLとすること
で、筆記パネル10の処理の負担がさらに軽くなり、高
速な処理が可能になり、より追従性の良い座標入力装置
のイレーサ40とすることができるという効果がある。
The four switches SW A , SW B , S
W C, the coil oscillates in response to the state of the SW D L A,
By using a maximum of two coils L for L B , L C , and L D , the processing load on the writing panel 10 can be further reduced, high-speed processing can be performed, and an eraser for a coordinate input device with better followability can be achieved. There is an effect that it can be set to 40.

【0090】以上、一の実施の形態に基づき本発明を説
明したが、本発明は上述した実施の形態に何ら限定され
るものではなく、例えば、圧力検知手段として機械的な
圧力スイッチを例に説明したが、圧電素子や、感圧ダイ
オード、あるいは光センサなどを用いて当接面である消
去パッドに移動を検出して圧力がかかったことを検知す
るなど、何らかの方法で圧力が検出できればいずれの方
法でもよく、本発明の趣旨を逸脱しない範囲で種々の改
良をし変更することが可能であることは容易に推察でき
るものである。
Although the present invention has been described based on one embodiment, the present invention is not limited to the above-described embodiment. For example, a mechanical pressure switch is used as a pressure detecting means. As described above, if the pressure can be detected by some method, such as detecting the movement of the erasing pad as the contact surface using a piezoelectric element, a pressure-sensitive diode, or an optical sensor to detect that the pressure has been applied, It can be easily inferred that various improvements and changes can be made without departing from the spirit of the present invention.

【0091】[0091]

【発明の効果】以上の説明から明らかなように、請求項
1に係る発明の座標入力装置のイレーサによれば、当接
面がボード部に当接したことを検知する複数の圧力検知
手段を備え、少なくとも1つ以上の圧力検知手段がオン
されていることが検出された状態で、その組合せに基づ
いて、消去範囲を特定することができるという効果があ
る。さらにその特定された消去範囲は、互いに識別可能
な交番磁界を発生させる複数の発振コイルを所定の組合
せで受信部に消去範囲の情報を送信することができるた
め、1つのイレーサであっても、異なる消去範囲を使い
分けることができるという効果もある。そのため、より
自然な操作感で、且つ操作性の優れた座標入力装置のイ
レーサとすることができるという効果を奏する。
As is apparent from the above description, according to the eraser of the coordinate input device according to the first aspect of the present invention, a plurality of pressure detecting means for detecting that the contact surface has contacted the board portion are provided. In addition, in a state where it is detected that at least one or more pressure detecting units are turned on, there is an effect that the erasing range can be specified based on the combination. Furthermore, the specified erasure range can transmit information of the erasure range to the receiving unit in a predetermined combination of a plurality of oscillation coils that generate alternating magnetic fields that can be identified from each other. Another effect is that different erase ranges can be used properly. Therefore, there is an effect that an eraser of a coordinate input device having a more natural operation feeling and excellent operability can be provided.

【0092】また、請求項2に係る発明の座標入力装置
のイレーサによれば、請求項1に係る発明の座標入力装
置のイレーサの効果に加え、使用者が握持し易く、使用
し易い形状である矩形の当接面を備え、圧力検知手段の
検知の組合せに基づいて矩形全面と、それぞれの辺と、
それぞれの頂点に基づいた範囲で使い分けができるた
め、自然な操作感で、且つ操作性の優れた座標入力装置
のイレーサとすることができるという効果がある。
According to the eraser of the coordinate input device according to the second aspect of the present invention, in addition to the effect of the eraser of the coordinate input device according to the first aspect of the present invention, the shape is easy for the user to grasp and use. A rectangular contact surface, and based on the combination of the detection of the pressure detection means, the entire rectangular surface, each side,
Since it is possible to selectively use the range based on each vertex, there is an effect that an eraser of a coordinate input device having a natural operation feeling and excellent operability can be provided.

【0093】請求項3に係る発明の座標入力装置のイレ
ーサによれば、請求項1又は請求項2に係る発明の座標
入力装置のイレーサの効果に加え、消去範囲を受信部に
送信する発振コイルが、所定周期で時分割され、順次交
代して発振させるため、受信部は同時に異なった信号を
検出処理する必要がなく、複雑な機械的構成や複雑な処
理を行う負担が軽減され、受信部の構成を簡易にするこ
とができるという効果がある。
According to the eraser of the coordinate input device of the third aspect of the present invention, in addition to the effect of the eraser of the coordinate input device of the first or second aspect of the present invention, the oscillation coil for transmitting the erasure range to the receiving unit. However, since the signals are time-divided at a predetermined cycle and sequentially oscillated alternately, the receiving unit does not need to detect and process different signals at the same time, and the burden of performing a complicated mechanical configuration and complicated processing is reduced. This has the effect that the configuration can be simplified.

【0094】また、請求項4に係る発明の座標入力装置
のイレーサによれば、請求項2又は請求項3に係る発明
の座標入力装置のイレーサの効果に加え、四隅に配置さ
れた圧力検知手段の状態に対応して発振させる発振コイ
ルは、最大2つの発振コイルとすることで、受信部の処
理の負担がさらに軽くなり、高速な処理が可能になり、
より追従性の良い座標入力装置のイレーサとすることが
できるという効果がある。
According to the eraser of the coordinate input device according to the fourth aspect of the present invention, in addition to the effect of the eraser of the coordinate input device of the second or third aspect of the present invention, the pressure detecting means disposed at the four corners Oscillation coils that oscillate according to the state of (2) are a maximum of two oscillation coils, so that the processing load on the receiving unit is further reduced, and high-speed processing becomes possible
There is an effect that an eraser of a coordinate input device with better followability can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】座標入力装置である電子黒板1の主要構成を示
す外観斜視図である。
FIG. 1 is an external perspective view showing a main configuration of an electronic blackboard 1 which is a coordinate input device.

【図2】図1に示す電子黒板1にパーソナルコンピュー
タ100およびプリンタ200を接続した状態を示す説
明図である。
FIG. 2 is an explanatory diagram showing a state in which a personal computer 100 and a printer 200 are connected to the electronic whiteboard 1 shown in FIG.

【図3】ペン60の内部構造を示す説明図である。FIG. 3 is an explanatory diagram showing an internal structure of a pen 60.

【図4】筆記パネル本体20の各構成部材を示す説明図
である。
FIG. 4 is an explanatory view showing each component of the writing panel main body 20;

【図5】(A) 図4に示すループコイル23の構成を
一部を省略して示す説明図である。 (B) 図5(A)に示すループコイル23の幅P1お
よび重ねピッチP1×1/2を示す説明図である。
FIG. 5A is an explanatory view showing a configuration of the loop coil 23 shown in FIG. 4 with a part thereof omitted; (B) It is explanatory drawing which shows the width | variety P1 of the loop coil 23 shown in FIG.

【図6】(A) XコイルX1〜X3の一部を示す説明
図である。 (B) 図6(A)に示すXコイルX1〜X3に発生す
る電圧exと幅x方向の距離との関係を示すグラフであ
る。 (C) 図6(A)に示すXコイルX1〜X3の相互に
隣接するループコイル間の電圧差を示すグラフである。
FIG. 6A is an explanatory view showing a part of X coils X1 to X3. 7B is a graph illustrating a relationship between a voltage ex generated in the X coils X1 to X3 illustrated in FIG. 6A and a distance in a width x direction. 7C is a graph showing a voltage difference between mutually adjacent loop coils of the X coils X1 to X3 shown in FIG.

【図7】(A) 位置座標テーブル58aをグラフ化し
て示す説明図である。 (B) 位置座標テーブル58aの説明図である。 (C) 各Xコイルから検出した検出値の記憶状態を示
す説明図である。
FIG. 7A is an explanatory diagram showing a position coordinate table 58a in a graph. (B) It is explanatory drawing of the position coordinate table 58a. (C) It is explanatory drawing which shows the storage state of the detection value detected from each X coil.

【図8】図3に示すペン60の電気的構成を示す説明図
である。
FIG. 8 is an explanatory diagram showing an electrical configuration of the pen 60 shown in FIG.

【図9】電子黒板1の電気的構成をブロックで示す説明
図である。
FIG. 9 is an explanatory diagram showing the electrical configuration of the electronic blackboard 1 by blocks.

【図10】(A) ペン属性と変調周波数fmとの関係
を説明する図である。 (B) 図9の中のA,B,C点における信号を示す説
明図である。
FIG. 10A illustrates a relationship between a pen attribute and a modulation frequency fm. (B) It is explanatory drawing which shows the signal in point A, B, and C in FIG.

【図11】図9に示すCPU56が実行する主な制御内
容を示すフローチャートである。
11 is a flowchart showing main control contents executed by a CPU 56 shown in FIG.

【図12】座標読取処理について、その流れを示すフロ
ーチャートである。
FIG. 12 is a flowchart illustrating a flow of a coordinate reading process.

【図13】FSK復調回路55の電気的構成を示す説明
図である。
13 is an explanatory diagram illustrating an electrical configuration of an FSK demodulation circuit 55. FIG.

【図14】図13に示すFSK復調回路55の各部位に
表れる信号波形を示す説明図である。
14 is an explanatory diagram showing signal waveforms appearing at various parts of the FSK demodulation circuit 55 shown in FIG.

【図15】(A) CR発振回路69eの出力信号と、
LC発振回路69cの出力信号と、リミッタ回路54の
出力信号と、カウント回路55aによるカウント値Kと
の関係を示す説明図である。 (B) シフトレジスタ55bに格納されたカウント値
Kがシフトする様子を示す説明図である。
FIG. 15A shows an output signal of a CR oscillation circuit 69e;
FIG. 9 is an explanatory diagram showing a relationship among an output signal of an LC oscillation circuit 69c, an output signal of a limiter circuit 54, and a count value K by a count circuit 55a. (B) is an explanatory diagram showing how the count value K stored in the shift register 55b shifts.

【図16】(A) 絶対値コンパレータ55fによるし
きい値判定出力と、CPU56の判定周期との関係を示
す説明図である。 (B) カウンタ55gによるカウント値Kが移動する
様子を示す説明図である。
16A is an explanatory diagram showing a relationship between a threshold determination output by an absolute value comparator 55f and a determination cycle of a CPU 56. FIG. (B) It is explanatory drawing which shows a mode that the count value K by the counter 55g moves.

【図17】図12のS318におけるFSK復調回路5
5を構成するカウント回路55aから絶対値コンパレー
タ55fまでの処理(ペン属性検出処理1)の流れを示
すフローチャートである。
FIG. 17 is an FSK demodulation circuit 5 in S318 of FIG. 12;
5 is a flowchart showing a flow of processing (pen attribute detection processing 1) from a count circuit 55a to an absolute value comparator 55f constituting No. 5;

【図18】(A) 図12のS318におけるカウンタ
55gの処理の流れを示すフローチャートである。 (B) 図12のS318における加算器55iの処理
の流れを示すフローチャートである。
FIG. 18A is a flowchart showing the flow of processing of a counter 55g in S318 of FIG. FIG. 13B is a flowchart showing the flow of processing of the adder 55i in S318 of FIG.

【図19】イレーサ40を上方から見た図である。FIG. 19 is a view of the eraser 40 as viewed from above.

【図20】図19に示すイレーサ40のI−I部分にお
ける断面図である。
FIG. 20 is a cross-sectional view taken along the line II of the eraser 40 shown in FIG. 19;

【図21】スイッチSW,SW,SW,SW
オンの組合せにより決定される消去範囲の一例を示す模
式図である。
FIG. 21 is a schematic diagram illustrating an example of an erase range determined by a combination of ON states of switches SW A , SW B , SW C , and SW D ;

【図22】イレーサ40の回路の構成を示すブロック図
である。
FIG. 22 is a block diagram showing a configuration of a circuit of the eraser 40.

【図23】筆記パネル本体20の筆記面21aにおけ
る、消去範囲EAの例を示す図である。
FIG. 23 is a diagram illustrating an example of an erasing range EA on the writing surface 21a of the writing panel main body 20.

【図24】イレーサ40がコイルLを発振させるタイミ
ングとこれを筆記パネル10がスキャンするタイミング
を示すタイミングチャートである。
FIG. 24 is a timing chart showing a timing at which the eraser 40 oscillates a coil L and a timing at which the coil L is scanned by the writing panel 10;

【図25】図20に示すイレーサ40の消去パッド45
の全面を筆記面21aに圧接させた状態を示す図であ
る。
FIG. 25 shows an erase pad 45 of the eraser 40 shown in FIG. 20;
FIG. 4 is a diagram showing a state in which the entire surface of the image is pressed against the writing surface 21a.

【図26】図20に示すイレーサ40の消去パッド45
の角部Aと角部Cを結ぶ辺を筆記面21aに圧接させた
状態を示す図である。
FIG. 26 shows an erase pad 45 of the eraser 40 shown in FIG. 20;
FIG. 4 is a diagram showing a state where a side connecting a corner A and a corner C is pressed against the writing surface 21a.

【図27】イレーサ40の消去パッド45の角部Aを筆
記面21aに圧接させた状態を示す模式的な斜視図であ
る。
FIG. 27 is a schematic perspective view showing a state in which a corner A of an erase pad 45 of the eraser 40 is pressed against the writing surface 21a.

【図28】コイルLを発振する手順を示したフローチャ
ートである。
FIG. 28 is a flowchart showing a procedure for oscillating a coil L.

【図29】スイッチSW,SW,SW,SW
オン、オフの組合せと、その場合に発振するコイル
,L,L,Lの組合せを対応させた変換テー
ブルである。
[29] switches SW A, SW B, SW C , on the SW D, a combination of off, the coil L A which oscillates when the, L B, L C, the conversion table that associates the combination of L D is there.

【図30】図11のS400のイレーサ処理の詳細を示
すフローチャートである。
FIG. 30 is a flowchart showing details of the eraser process of S400 in FIG. 11;

【符号の説明】[Explanation of symbols]

1 電子黒板 10 筆記パネル 20 筆記パネル本体 21a 筆記面 23 ループコイル 40 イレーサ 41 外ケース 42 回路基板 43 ボタン電池 44 内ケース 45 消去パッド 46 制御回路 47 発振回路 48,48a,48b,48c,48d 送信信号発生
器 49 スプリング 56 CPU 58 ROM 59 RAM 60 ペン SW,SW,SW,SW,SW スイッチ L,L,L,L,L コイル
Reference Signs List 1 electronic blackboard 10 writing panel 20 writing panel main body 21a writing surface 23 loop coil 40 eraser 41 outer case 42 circuit board 43 button battery 44 inner case 45 erasing pad 46 control circuit 47 oscillation circuit 48, 48a, 48b, 48c, 48d transmission signal generator 49 the spring 56 CPU 58 ROM 59 RAM 60 pen SW, SW A, SW B, SW C, SW D switches L, L A, L B, L C, L D coil

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成11年11月17日(1999.11.
17)
[Submission date] November 17, 1999 (1999.11.
17)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図24[Correction target item name] FIG.

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図24】 FIG. 24

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G06F 3/03 325 G06F 3/03 325D Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat II (reference) G06F 3/03 325 G06F 3/03 325D

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 所定の周波数の交番磁界を発生する発振
コイルを備えた送信部と、前記交番磁界と磁気結合可能
な複数のループコイルが敷設されたボード部を備えた受
信部とを備え、前記ボード部上に描かれた前記送信部の
軌跡の座標を読み取って電子的に記録する座標入力装置
において前記ボード部に当接させて、当接された部分の
座標に基づいて前記送信部により入力された記録を消去
する座標入力装置のイレーサであって、 互いに識別可能な交番磁界を発生させる複数の発振コイ
ルと、 前記ボード部に当接させる当接面と、 前記当接面が前記ボード部に当接したことを検知する複
数の圧力検知手段とを備え、 前記複数の圧力検知手段の少なくとも1つが、前記ボー
ド部に前記当接面が当接したことを検知したとき、前記
圧力検知手段の検知の組合せから特定される前記記録の
消去範囲の情報を、前記複数の発振コイルの組合せによ
り前記受信部に送信することを特徴とする座標入力装置
のイレーサ。
A transmitting unit having an oscillation coil for generating an alternating magnetic field of a predetermined frequency; and a receiving unit having a board unit on which a plurality of loop coils capable of being magnetically coupled with the alternating magnetic field are provided. In the coordinate input device that reads the coordinates of the trajectory of the transmission unit drawn on the board unit and electronically records the coordinates, the transmission unit is brought into contact with the board unit based on the coordinates of the contacted part. An eraser for a coordinate input device for erasing an input record, wherein a plurality of oscillation coils that generate alternating magnetic fields that can be identified from each other, a contact surface that contacts the board unit, and the contact surface is the board. A plurality of pressure detecting means for detecting contact with the board portion, wherein at least one of the plurality of pressure detecting means detects that the contact surface has come into contact with the board portion; means The information erasing range of said recording identified from a combination of detection, eraser coordinate input device and transmits to the receiver by a combination of the plurality of oscillation coils.
【請求項2】 前記当接面は、矩形であり、 前記圧力検知手段および前記発振コイルは、それぞれ前
記当接面の四隅に配置され、 前記消去範囲は、前記圧力検知手段の検知の組合せに基
づいて、矩形全面、それぞれの辺に基づいた一定範囲、
もしくはそれぞれの頂点とに基づいた一定範囲のいずれ
かの消去範囲が特定され、 前記発振コイルは、前記消去範囲の情報を特定の組合せ
により発振させることで前記受信部に送信することを特
徴とする請求項1に記載の座標入力装置のイレーサ。
2. The contact surface has a rectangular shape, the pressure detecting means and the oscillation coil are respectively arranged at four corners of the contact surface, and the erasing range is determined by a combination of detection by the pressure detecting means. Based on the whole rectangle, a certain range based on each side,
Alternatively, any one of the erasure ranges of a certain range based on each vertex is specified, and the oscillation coil transmits the information of the erasure range to the reception unit by oscillating the information in a specific combination. An eraser for the coordinate input device according to claim 1.
【請求項3】 前記消去範囲を前記受信部に送信する前
記発振コイルは、所定周期で時分割して、順次交代させ
て発振させることを特徴とする請求項1又は請求項2に
記載の座標入力装置のイレーサ。
3. The coordinates according to claim 1, wherein the oscillating coil for transmitting the erasure range to the receiving unit is time-division-divided at a predetermined cycle, and sequentially oscillates. Input device eraser.
【請求項4】四隅に配置された前記圧力検知手段の状態
に対応して発振させる発振コイルは、最大2つの発振コ
イルであることを特徴とする請求項2又は請求項3に記
載の座標入力装置のイレーサ。
4. The coordinate input device according to claim 2, wherein a maximum of two oscillation coils are oscillated in accordance with the state of said pressure detecting means arranged at four corners. Equipment eraser.
JP32346999A 1999-11-15 1999-11-15 Eraser for coordinate input device Pending JP2001142646A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32346999A JP2001142646A (en) 1999-11-15 1999-11-15 Eraser for coordinate input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32346999A JP2001142646A (en) 1999-11-15 1999-11-15 Eraser for coordinate input device

Publications (1)

Publication Number Publication Date
JP2001142646A true JP2001142646A (en) 2001-05-25

Family

ID=18155044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32346999A Pending JP2001142646A (en) 1999-11-15 1999-11-15 Eraser for coordinate input device

Country Status (1)

Country Link
JP (1) JP2001142646A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067065A (en) * 2008-09-11 2010-03-25 Sharp Corp Projector operation device, projector, and method for erasing projector projection image
JP2011253266A (en) * 2010-05-31 2011-12-15 Brother Ind Ltd Coordinate detector
CN103317917A (en) * 2012-03-25 2013-09-25 上海华师京城高新技术开发有限公司 Multifunctional electronic blackboard eraser
CN104972807A (en) * 2014-04-10 2015-10-14 王英伟 Quick liquid storage type whiteboard eraser
CN105015232A (en) * 2015-07-28 2015-11-04 杨柳青 Environment-friendly blackboard brush device with time control function
CN105172440A (en) * 2015-07-28 2015-12-23 杨柳青 Environment-friendly blackboard eraser device
CN105946408A (en) * 2016-06-26 2016-09-21 钱煜琴 Improved type chalk wiper
JPWO2018012563A1 (en) * 2016-07-13 2019-05-09 シャープ株式会社 Writing input device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067065A (en) * 2008-09-11 2010-03-25 Sharp Corp Projector operation device, projector, and method for erasing projector projection image
JP2011253266A (en) * 2010-05-31 2011-12-15 Brother Ind Ltd Coordinate detector
CN103317917A (en) * 2012-03-25 2013-09-25 上海华师京城高新技术开发有限公司 Multifunctional electronic blackboard eraser
CN104972807A (en) * 2014-04-10 2015-10-14 王英伟 Quick liquid storage type whiteboard eraser
CN105015232A (en) * 2015-07-28 2015-11-04 杨柳青 Environment-friendly blackboard brush device with time control function
CN105172440A (en) * 2015-07-28 2015-12-23 杨柳青 Environment-friendly blackboard eraser device
CN105946408A (en) * 2016-06-26 2016-09-21 钱煜琴 Improved type chalk wiper
CN107415542A (en) * 2016-06-26 2017-12-01 钱煜琴 A kind of Novel chalk eraser
JPWO2018012563A1 (en) * 2016-07-13 2019-05-09 シャープ株式会社 Writing input device

Similar Documents

Publication Publication Date Title
TW538365B (en) Input system, electronic input apparatus, writing instrument for digitizer input, digitizer, method for inputting coordinates, method for transmitting coordinate information, and storage medium
US10324544B2 (en) Hand-written information process apparatus, hand-written information processing method and hand-written information processing program
KR102308385B1 (en) Position detector and position pointer
JP4006290B2 (en) Coordinate input device, control method of coordinate input device, and program
US5109354A (en) Electronic system pocketbook apparatus
EP0347725A2 (en) Electronic blackboard and accessories such as writing tools
KR0135985B1 (en) Coordinate input device
US20090115744A1 (en) Electronic freeboard writing system
US11977693B2 (en) Position indicator and input system
JP2001142646A (en) Eraser for coordinate input device
US6639585B1 (en) Coordinate reading device
CN111694458B (en) Touch input system
JP4419305B2 (en) Coordinate reading device
JP4078764B2 (en) Coordinate reader
JP2001100902A (en) Graphic input device
JP2001209485A (en) Coordinate digitizer
JP2002108552A (en) Coordinate inputting device
JP2001142628A (en) Coordinate reader
JP2001282444A (en) Coordinate input tool and coordinate reader
JP2001142627A (en) Coordinate reader
JP2001282438A (en) Coordinate input pen and cartridge to be attached to coordinate input pen
JP2001056736A (en) Writing device for coordinate reader
JP2001100900A (en) Coordinate reader
JP2002281209A (en) Writedown processor and computer program and recording medium
JP2001056737A (en) Coordinate reader, recording paper supporting means and correcting means