JP2001093951A - Defect-inspecting semiconductor substrate, and method of inspecting semiconductor substrate and monitor for inspecting the semiconductor substrate - Google Patents

Defect-inspecting semiconductor substrate, and method of inspecting semiconductor substrate and monitor for inspecting the semiconductor substrate

Info

Publication number
JP2001093951A
JP2001093951A JP26514599A JP26514599A JP2001093951A JP 2001093951 A JP2001093951 A JP 2001093951A JP 26514599 A JP26514599 A JP 26514599A JP 26514599 A JP26514599 A JP 26514599A JP 2001093951 A JP2001093951 A JP 2001093951A
Authority
JP
Japan
Prior art keywords
film
semiconductor substrate
pattern
forming portion
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26514599A
Other languages
Japanese (ja)
Other versions
JP3769996B2 (en
Inventor
Ayumi Onoyama
歩 小野山
Koichi Sakurai
光一 櫻井
Kazuhiro Oka
一宏 岡
Hiroyuki Ishii
宏之 石井
Yoko Miyazaki
陽子 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26514599A priority Critical patent/JP3769996B2/en
Publication of JP2001093951A publication Critical patent/JP2001093951A/en
Application granted granted Critical
Publication of JP3769996B2 publication Critical patent/JP3769996B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a defect-inspecting semiconductor substrate facilitating detection of defects, without changing the function and constitution of an inspection unit. SOLUTION: This defect-inspecting semiconductor substrate comprises a base film 1 laid on a semiconductor substrate 13, the base film 1 is intended to raise the film surface contrast of a film forming region 22 to a no-film forming region 23 on a pattern 12 with respect to inspecting light, as compared with the contrast of the semiconductor substrate 13 surface to the film surface of the forming region 22.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えばDRAM等
の半導体記憶装置およびその製造方法において、デバイ
ス不良を引き起こす原因となるパターン形成プロセス等
において発生する欠陥(異物を含む)の検出感度を向上
した欠陥検査用半導体基板、半導体基板の検査方法およ
び半導体基板検査用モニター装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device such as a DRAM and a method of manufacturing the same, which has improved detection sensitivity for defects (including foreign matter) generated in a pattern forming process or the like which causes device failure. The present invention relates to a semiconductor substrate for defect inspection, a method for inspecting a semiconductor substrate, and a monitor device for inspecting a semiconductor substrate.

【0002】[0002]

【従来の技術】半導体デバイスは、例えばDRAMであ
れば、トランジスタやキャパシタ等の基本素子部やそれ
らをつなぐ電気的配線を、多層構造の膜の中に立体的に
作り込んで形成されている。
2. Description of the Related Art In the case of a DRAM, for example, a semiconductor device is formed by three-dimensionally forming a basic element portion such as a transistor and a capacitor and an electrical wiring connecting them in a film having a multilayer structure.

【0003】図10は、特開昭60―202949号公
報に記載された光学式の欠陥検査装置で検査されたもの
で、パターンを形成したウエハ状の半導体基板の断面図
であり、図中、13は半導体基板、12は半導体基板1
3に形成されたパターンであり、22はパターン12に
おいて、膜形成部の膜表面、23はパターン12におい
て、非膜形成部である。また、図11(a)、(b)
は、半導体基板に設ける一般的なパターンの形状を示す
説明図で、各々パターンの形状がストライプ状の場合、
および円形の穴が並んだ形状の場合を示す。
FIG. 10 is a cross-sectional view of a wafer-like semiconductor substrate on which a pattern is formed, which has been inspected by an optical defect inspection apparatus described in Japanese Patent Application Laid-Open No. 60-202949. 13 is a semiconductor substrate, 12 is a semiconductor substrate 1
3, a pattern 22 is a film surface of a film forming portion in the pattern 12, and 23 is a non-film forming portion in the pattern 12. FIGS. 11A and 11B
Is an explanatory view showing the shape of a general pattern provided on the semiconductor substrate, when the shape of each pattern is a stripe,
And a case in which circular holes are arranged.

【0004】写真製版により、上記レジスト膜を用いて
形成するデバイス・パターンを、欠陥を発生させないよ
うに再現性良く形成するための条件を決める上で、例え
ば写真製版の条件別に、欠陥のできにくさを検査する
が、このような場合、従来は、図10に示したように、
例えばSiウエハである半導体基板13上に直接所望の
デバイス・パターン12を形成した半導体基板を作製し
て上記光学式の欠陥検査装置により評価した。
In determining the conditions for forming a device pattern formed using the above resist film with good reproducibility so as not to cause defects by photolithography, for example, the formation of defects may be determined according to the conditions of photolithography. Inspection of the hardness is performed. In such a case, conventionally, as shown in FIG.
For example, a semiconductor substrate in which a desired device pattern 12 was formed directly on a semiconductor substrate 13 such as a Si wafer was produced, and evaluated by the optical defect inspection apparatus.

【0005】しかし、この方法では、半導体基板の高集
積化に伴ってデバイスを構成するパターンの間隔は狭く
なり、パターンによっては、検出できない場合があるた
め、プロセス加工中で不良につながる欠陥を早期に発見
することができずに、不良製品を多発させてしまう場合
が発生するという問題点が生じていた。
However, according to this method, the interval between patterns constituting a device becomes narrower with the increase in the degree of integration of a semiconductor substrate, and some patterns cannot be detected. However, there is a problem that a defective product is frequently generated without being able to be found.

【0006】上記欠陥が検出できない理由は、電気的不
良の原因となる欠陥が微細になり、その大きさが検査装
置の光学的分解能の限界付近であることが多い。また、
欠陥が微細でなくても、例えばその厚みが薄い場合に
は、欠陥部と正常パターン部の光学的情報の差がほとん
どなくなるために、それを欠陥として検出しにくいこと
もよく知られた事実である。なお、このような欠陥の例
としては、写真製版に用いるレジスト膜の塗布条件や露
光条件のゆらぎによるものや、デバイス・パターンを写
し込む露光マスクに内在するマスクパターン欠陥による
もの等である。
[0006] The reason that the above-mentioned defect cannot be detected is that the defect causing the electrical failure is very fine, and the size of the defect is near the limit of the optical resolution of the inspection apparatus in many cases. Also,
It is a well-known fact that even if the defect is not fine, for example, when the thickness is thin, the difference between the optical information of the defective portion and the optical information of the normal pattern is almost eliminated, and it is difficult to detect the defect as a defect. is there. Examples of such defects include those due to fluctuations in application conditions and exposure conditions of a resist film used for photolithography, and those due to mask pattern defects inherent in an exposure mask for imprinting a device pattern.

【0007】上記パターンに存在する欠陥をより確実に
検出する方法として、例えば特開昭61―86637号
公報に、パターンを有するウエハに二種以上の波長の光
を照射して、パターンからのそれぞれの反射光を検出
し、その反射光の差異からパターン内に存在する欠陥を
検出しやすくしようとする方法が開示され、正常なパタ
ーンと欠陥がある異常パターンに2つの異なる波長の光
を照射することで、一つの波長では見分けられなかった
差を検出しやすくしようとするものである。上記方法
は、検査したいデバイス・パターンを形成したウエハを
一種類の波長の光だけで検査する場合に比べて、検出で
きる欠陥を増やすことができる。
As a method for more reliably detecting a defect present in the pattern, for example, Japanese Patent Application Laid-Open No. 61-86637 discloses a method of irradiating a wafer having a pattern with light of two or more wavelengths, A method is disclosed that detects reflected light of a pattern and makes it easier to detect a defect existing in the pattern based on a difference between the reflected lights, and irradiates light having two different wavelengths to a normal pattern and an abnormal pattern having a defect. In this way, it is intended to make it easy to detect a difference that cannot be recognized with one wavelength. According to the above method, the number of defects that can be detected can be increased as compared with the case where a wafer on which a device pattern to be inspected is formed is inspected using only one wavelength of light.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記従
来の方法を用いてパターンが存在するウエハの欠陥を検
出し、管理を行うには、以下のような問題がある。ま
ず、パターンが存在するウエハ上からの反射光を、2つ
の異なる波長の光で検出しても、必ずしも、所望の欠陥
がそれらの波長で、正常なパターンと比べて欠陥と判断
できるような反射率の差異が得られないことである。こ
のような場合、撮像素子が複数の分光感度特性をもって
いたとしても、選択したいずれの波長でもコントラスト
がつかない欠陥を検出するためには、欠陥に応じて、検
査装置側の撮像素子等の構成を変えなければならず、装
置的に大がかりかつ操作性が悪く、実用的ではないとい
う課題があった。
However, detecting and managing defects on a wafer having a pattern using the above-described conventional method involves the following problems. First, even if the reflected light from the wafer on which the pattern is present is detected with light of two different wavelengths, the desired defect is not necessarily reflected at those wavelengths so that it can be judged as a defect compared to a normal pattern. That is, no difference in rate can be obtained. In such a case, even if the image pickup device has a plurality of spectral sensitivity characteristics, in order to detect a defect that does not provide contrast at any of the selected wavelengths, the configuration of the image pickup device or the like on the inspection device side should be determined according to the defect. Has to be changed, and there has been a problem that the device is large and the operability is poor, which is not practical.

【0009】この発明はかかる課題を解消するためにな
されたもので、検査装置の機能や構成を変えることな
く、欠陥を検出しやすくできる欠陥検査用半導体基板お
よび半導体基板の検査方法を得ることを目的とする。ま
た、欠陥の検査における検出感度と欠陥の程度を見極め
ることができる検査用モニター装置を得ることを目的と
する。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor substrate for defect inspection and a method for inspecting a semiconductor substrate which can easily detect defects without changing the function or configuration of the inspection apparatus. Aim. It is another object of the present invention to provide an inspection monitor device capable of determining the detection sensitivity and the degree of defect in defect inspection.

【0010】[0010]

【課題を解決するための手段】本発明に係る第1の欠陥
検査用半導体基板は、半導体基板と、この半導体基板上
に、膜形成部と非膜形成部を配置してなるパターンにお
ける、照射光に対する上記膜形成部と非膜形成部との下
式(1) コントラスト値=|R2−R3|/(R2+R3) ・・(1) (式中、R2は膜形成部での反射率、R3は非膜形成部
での反射率である。)で示されるコントラストを、上記
半導体基板と上記パターンの膜形成部とのコントラスト
より大きくなるようにする下地膜とを備えたものであ
る。
According to a first aspect of the present invention, there is provided a semiconductor substrate for defect inspection, comprising a semiconductor substrate and a pattern formed by arranging a film forming portion and a non-film forming portion on the semiconductor substrate. The following formula (1) for the light between the film forming portion and the non-film forming portion with respect to light: contrast value = | R2-R3 | / (R2 + R3) (1) (where R2 is the reflectance at the film forming portion and R3 Is the reflectance at the non-film-forming portion.) And a base film that makes the contrast higher than the contrast between the semiconductor substrate and the film-forming portion of the pattern.

【0011】本発明に係る第2の欠陥検査用半導体基板
は、上記第1の欠陥検査用半導体基板において、照射光
に対するパターンの膜形成部と下地膜面とのコントラス
トが、上記半導体基板とパターンの膜形成部とのコント
ラストより大きいものである。
A second defect inspection semiconductor substrate according to the present invention is the first defect inspection semiconductor substrate according to the first defect inspection semiconductor substrate, wherein the contrast between the film forming portion of the pattern and the underlying film surface with respect to irradiation light is different from that of the first substrate. Is larger than the contrast with the film forming portion.

【0012】本発明に係る第3の欠陥検査用半導体基板
は、半導体基板と、この半導体基板上に、膜形成部と非
膜形成部を配置してなるパターンにおける、照射光に対
する上記膜形成部と非膜形成部との下式(1) コントラスト値=|R2−R3|/(R2+R3) ・・(1) (式中、R2は膜形成部での反射率、R3は非膜形成部
での反射率である。)で示されるコントラストを、上記
半導体基板とパターンの膜形成部とのコントラストより
小さくなるようにする下地膜とを備えたものである。
According to a third aspect of the present invention, there is provided a semiconductor substrate for defect inspection, comprising: a semiconductor substrate; and a film forming portion for the irradiation light in a pattern in which a film forming portion and a non-film forming portion are arranged on the semiconductor substrate. (1) Contrast value = | R2-R3 | / (R2 + R3) (1) where R2 is the reflectance at the film forming portion, and R3 is the non-film forming portion. Of the semiconductor substrate and a base film that makes the contrast smaller than the contrast between the semiconductor substrate and the film forming portion of the pattern.

【0013】本発明に係る第4の欠陥検査用半導体基板
は、上記第3の欠陥検査用半導体基板において、膜形成
部と非膜形成部とのコントラストが、照射光の膜形成部
と非膜形成部からの反射光が一様と判別できる程度に小
さいものである。
The fourth defect inspection semiconductor substrate according to the present invention is the third defect inspection semiconductor substrate according to the third defect inspection semiconductor substrate, wherein the contrast between the film forming portion and the non-film forming portion is different from that of the irradiation light film forming portion. The light reflected from the forming portion is small enough to be determined to be uniform.

【0014】本発明に係る第1の半導体基板の検査方法
は、パターンを形成した上記第1ないし第4のいずれか
の欠陥検査用半導体基板に、検査光を照射し、上記検査
光の基板からの反射光の強度分布の、正規の強度分布と
の差により欠陥を検出する方法である。
In a first method for inspecting a semiconductor substrate according to the present invention, the inspection light is applied to any one of the first to fourth defect inspection semiconductor substrates on which a pattern is formed, and the inspection light is irradiated from the substrate of the inspection light. This is a method of detecting a defect based on a difference between the intensity distribution of the reflected light and the normal intensity distribution.

【0015】本発明に係る第2の半導体基板の検査方法
は、上記第1の半導体基板の検査方法において、パター
ンの膜厚を調整する方法である。
A second method for inspecting a semiconductor substrate according to the present invention is a method for adjusting the film thickness of a pattern in the first method for inspecting a semiconductor substrate.

【0016】本発明に係る第3の半導体基板の検査方法
は、上記第1の半導体基板の検査方法において、パター
ンが絶縁膜に作り込まれている方法である。
A third method for inspecting a semiconductor substrate according to the present invention is a method for inspecting a semiconductor substrate according to the first method, wherein a pattern is formed in an insulating film.

【0017】本発明に係る第4の半導体基板の検査方法
は、上記第3の半導体基板の検査方法において、絶縁膜
がシリコンの酸化膜またはシリコンの窒化膜の方法であ
る。
A fourth method for inspecting a semiconductor substrate according to the present invention is the third method for inspecting a semiconductor substrate, wherein the insulating film is a silicon oxide film or a silicon nitride film.

【0018】本発明に係る第5の半導体基板の検査方法
は、上記第1の半導体基板の検査方法において、パター
ンが、レジストまたは反射防止膜の方法である。
A fifth method for inspecting a semiconductor substrate according to the present invention is the method for inspecting a semiconductor substrate according to the first aspect, wherein the pattern is a resist or an antireflection film.

【0019】本発明に係る第6の半導体基板の検査方法
は、上記第1ないし第5のいずれかの半導体基板の検査
方法において、照射光が可視光で、パターンまたは絶縁
膜が可視光半透過膜の方法である。
A sixth method for inspecting a semiconductor substrate according to the present invention is the method for inspecting a semiconductor substrate according to any one of the first to fifth aspects, wherein the irradiation light is visible light, and the pattern or the insulating film is semi-transparent to visible light. The method of membrane.

【0020】本発明に係る第7の半導体基板の検査方法
は、上記第1ないし第5のいずれかの半導体基板の検査
方法において、既知の大きさの欠陥をモニターとして、
パターンに作り込む方法である。
According to a seventh method for inspecting a semiconductor substrate according to the present invention, in the method for inspecting a semiconductor substrate according to any one of the first to fifth aspects, a defect having a known size is used as a monitor.
It is a way to make it into a pattern.

【0021】本発明に係る第1の半導体基板検査用モニ
ター装置は上記第1ないし第4のいずれかの欠陥検査用
基板に、既知の大きさの欠陥をモニターとして作り込ん
だものである。
A first semiconductor substrate inspection monitor device according to the present invention is a device in which a defect of a known size is formed as a monitor on any one of the first to fourth defect inspection substrates.

【0022】[0022]

【発明の実施の形態】実施の形態1.図1は本発明の第
1の実施の形態の欠陥検査用半導体基板にパターンを形
成した状態を示す断面図であり、図中、12はパター
ン、10は欠陥検査用半導体基板で、半導体基板13の
パターンを形成する面に下地膜1を設けたもので、22
はパターンの膜形成部、23は非膜形成部であり、上記
パターンは、製品に実際に用いる膜や、プロセス加工装
置の条件出しに用いる膜であるが、所望の膜厚や膜質を
規定された膜である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a sectional view showing a state in which a pattern is formed on a semiconductor substrate for defect inspection according to a first embodiment of the present invention. In the drawing, reference numeral 12 denotes a pattern, reference numeral 10 denotes a semiconductor substrate for defect inspection, and reference numeral 13 denotes a semiconductor substrate. Is provided with a base film 1 on the surface on which the pattern
Is a film forming portion of a pattern, 23 is a non-film forming portion, and the above-mentioned pattern is a film actually used for a product or a film used for determining conditions of a processing apparatus. Film.

【0023】即ち、本実施の形態の欠陥検査用半導体基
板は、半導体基板13に下地膜1を設けたもので、下地
膜1は、本実施の形態の欠陥検査用半導体基板10にパ
ターン12を形成した場合、パターン12には膜が形成
された部分22と膜が形成されていない部分23がある
が、上記膜形成部22の膜面と非膜形成部23との検査
光に対する上式(1)で示すコントラストが、半導体基
板13表面と上記膜形成部22の膜面とのコントラスト
より大きくするように設けたもので、下地膜1は、下記
実施例に示すように、例えば、シリコン酸化膜とシリコ
ン窒化膜の二層膜や、シリコン窒化膜の単層膜など、評
価するパターン12の構成や目的に応じて膜構造を使い
分ける。
That is, the semiconductor substrate for defect inspection according to the present embodiment has a semiconductor substrate 13 provided with a base film 1. The base film 1 is formed by forming a pattern 12 on the semiconductor substrate 10 for defect inspection according to the present embodiment. When formed, the pattern 12 has a portion 22 where a film is formed and a portion 23 where a film is not formed. The above expression (for the inspection light between the film surface of the film forming portion 22 and the non-film forming portion 23) The contrast shown in 1) is provided so as to be larger than the contrast between the surface of the semiconductor substrate 13 and the film surface of the film forming portion 22. The base film 1 is made of, for example, silicon oxide as shown in the following examples. The film structure is properly used depending on the configuration and purpose of the pattern 12 to be evaluated, such as a two-layer film of a film and a silicon nitride film or a single-layer film of a silicon nitride film.

【0024】欠陥や異物の種類によって、その検出のし
やすさを高くする方法は異なるが、膜形成部22と膜の
ない部分即ち、非膜形成部23のコントラストを最大に
すれば、検出しやすくなる場合が多い。つまり、本発明
は、パターンの膜形成部22と非膜形成23とのコント
ラストを大きくすればするだけ、例えば膜が本来ない部
分に膜があるという欠陥がよりコントラストよく見つけ
られるということに基づくものである。
The method of enhancing the ease of detection differs depending on the type of defect or foreign matter. However, if the contrast between the film forming portion 22 and the portion without a film, that is, the non-film forming portion 23 is maximized, the detection is easy. Often it becomes easier. In other words, the present invention is based on the fact that the contrast between the film forming portion 22 and the non-film forming 23 of the pattern is increased, and for example, a defect that a film exists in a portion where the film does not originally exist can be found with higher contrast. It is.

【0025】以上のように、本発明の実施の形態では、
欠陥検出は上記のように反射率から得たコントラストに
より得られるものであり、光学的分解能に規定されるこ
となく、また、検出感度の上昇により、欠陥の膜厚が薄
い場合でもで検出可能である。
As described above, in the embodiment of the present invention,
Defect detection is obtained by the contrast obtained from the reflectance as described above, and is not specified by the optical resolution, and can be detected even when the thickness of the defect is small due to the increase in detection sensitivity. is there.

【0026】なお、パターン12は、例として、等ピッ
チの凹凸パターンの形態で示しているが、これは、図1
1(a)、(b)のようにストライプ状のパターンで
も、円形の穴が並んだパターンでもよく、これ以外のパ
ターンでも、さらに等ピッチではない凹凸パターンの形
態でもよい。即ち、膜がある部分とない部分で構成され
たパターンで、かつ検査に用いる光学式検査装置で測れ
る構造のパターンであればよい。
Incidentally, the pattern 12 is shown in the form of a concavo-convex pattern having an equal pitch as an example.
As shown in FIGS. 1A and 1B, the pattern may be a stripe pattern, a pattern in which circular holes are arranged, a pattern other than this, or a concavo-convex pattern having an even pitch. That is, any pattern may be used as long as it is a pattern composed of a portion where the film is present and a portion where the film is not present, and has a structure that can be measured by an optical inspection device used for inspection.

【0027】また、上記検査をする必要のあるデバイス
・パターン12としては、製品に実際に用いる膜や、プ
ロセス加工装置の条件出しに用いる膜があるが、これら
は使用目的に応じて所望の膜厚や膜質を規定された膜で
ある。また、本明細書においては、以下特に断らない限
り、写真製版で所望のデバイスパターンを作り込むレジ
ストの膜を一例として用いる。このようなレジスト膜に
は様々な種類があり、光学式の欠陥検査装置での検査に
用いる可視光の波長に対しては、各々ある一定の光学的
特性を示す。また、以下特に断らない限り、検査に用い
る可視光の波長が545nmの場合で、その波長に対し
て屈折率nが1.5407、消衰係数kが0.0011
3という値を示すレジスト膜を一例に用いて説明する。
さらに、同じレジスト膜でも、デバイス・パターンに応
じて用いる膜厚は異なるが、ここでは、以下特に断らな
い限り、一例として膜厚が660nmであるような膜を
用いて説明する。
As the device pattern 12 to be inspected, there are a film actually used for a product and a film used for determining the conditions of a processing apparatus. This is a film whose thickness and film quality are specified. In this specification, a resist film that forms a desired device pattern by photolithography will be used as an example unless otherwise specified. There are various types of such resist films, and each of them exhibits certain optical characteristics with respect to the wavelength of visible light used for inspection by an optical defect inspection apparatus. Unless otherwise specified, the wavelength of visible light used for inspection is 545 nm, and the refractive index n is 1.5407 and the extinction coefficient k is 0.0011 for that wavelength.
A description will be given using a resist film having a value of 3 as an example.
Further, although the same resist film has a different thickness depending on the device pattern, a film having a thickness of 660 nm will be described below as an example unless otherwise specified.

【0028】実施の形態2.上記実施の形態1では、パ
ターンの膜形成部22と非膜形成部23とのコントラス
トをできる限り大きくするように半導体基板13に下地
膜1を設けたが、本発明の第2の実施の形態の欠陥検査
用半導体基板は、上記コントラストをできる限り小さく
なるように、下地膜1を設けたものである。
Embodiment 2 In the first embodiment, the base film 1 is provided on the semiconductor substrate 13 so as to maximize the contrast between the film forming portion 22 and the non-film forming portion 23 of the pattern. However, the second embodiment of the present invention The semiconductor substrate for defect inspection described above is provided with a base film 1 so as to minimize the contrast.

【0029】つまり、本発明は、照射光の反射による画
像が一様な状態に近くする程、つまり膜形成部22と非
膜形成部23とのコントラストをできる限り小さくする
ことが好ましく、この場合、欠陥があると、その部分が
一様な状態ではなくなり、明瞭に検出されるというもの
である。
That is, in the present invention, it is preferable that the contrast between the film forming portion 22 and the non-film forming portion 23 be as small as possible, as the image due to the reflection of the irradiation light approaches a uniform state. If there is a defect, the part is not in a uniform state and is clearly detected.

【0030】実施の形態3.本発明の第3の実施の形態
の半導体基板の検査方法は、パターンを形成した上記第
1または第2の実施の形態の欠陥検査用半導体基板に、
検出光を照射し、光センサー等で上記検出光の反射光の
強度分布を読み取り、正規の強度分布のパターンからの
変化を検知して、欠陥検査用半導体基板に形成したパタ
ーンや、パターンを作り込んだ膜の欠陥を検出する検査
方法である。つまり、実施の形態1の場合は、例えば白
黒白黒と規則正しく配置された正規の強度パターンの中
に、欠陥が元来あるべき配置との違いとしてコントラス
トよく明示されることにより検出される。また、実施の
形態2の場合は、欠陥部が、一様な強度を示す正規のパ
ターン中に、他とは異なる強度で検出される。
Embodiment 3 The method for inspecting a semiconductor substrate according to the third embodiment of the present invention includes the steps of: providing a semiconductor substrate for defect inspection according to the first or second embodiment on which a pattern is formed;
Irradiate the detection light, read the intensity distribution of the reflected light of the detection light with an optical sensor or the like, detect the change from the pattern of the normal intensity distribution, and create the pattern or pattern formed on the semiconductor substrate for defect inspection. This is an inspection method for detecting a defect of a film that has entered. That is, in the case of the first embodiment, for example, a defect is detected in a regular intensity pattern regularly arranged in black and white and black and white with a good contrast as a difference from the arrangement where the defect should be originally. Further, in the case of the second embodiment, a defective portion is detected with a different intensity from the others in a regular pattern having a uniform intensity.

【0031】また、実際のプロセスから少し膜厚を変え
てもあまり形状が変動しない場合であれば、パターンの
膜厚を調整することによって、上記コントラストを変化
することができる。つまり、反射率は、次に要点を記載
するような一般的な積層薄膜の反射率や透過の光学理論
に基づいた計算(シミュレーション)によっても得るこ
とができる。
If the shape does not change much even if the film thickness is slightly changed from the actual process, the contrast can be changed by adjusting the film thickness of the pattern. In other words, the reflectance can also be obtained by calculation (simulation) based on the optical theory of reflectance and transmission of a general laminated thin film, as described below.

【0032】[0032]

【数1】 (Equation 1)

【0033】その計算値(計算結果)の例を、横軸にレ
ジスト膜厚、縦軸に反射率を取って、図3に示す。図3
(a)〜(c)は上式に基づき、各々パターンを形成し
た半導体基板および欠陥検査用半導体基板のレジスト膜
厚に対する反射率の変化を検査光の反射率をシミュレー
ションして得た結果を示す特性図で、図3(a)は従来
の下地膜がない場合の特性図、図3(b)、(c)は下
記実施例において詳述する本発明の下地膜を設けた場合
の特性図で、パターン12を構成する膜形成部22の膜
厚によって、反射率は図のように変化する。膜形成部2
2の反射率R2を実線で、非膜形成部23の反射率R3
を点線で示す。
FIG. 3 shows an example of the calculated values (calculated results), with the abscissa plotting the resist film thickness and the ordinate plotting the reflectivity. FIG.
(A) to (c) show the results obtained by simulating the reflectance of the inspection light with respect to the change in the reflectance with respect to the resist film thickness of the semiconductor substrate on which the pattern is formed and the semiconductor substrate for defect inspection based on the above equations. FIG. 3A is a characteristic diagram when there is no conventional under film, and FIGS. 3B and 3C are characteristic diagrams when the under film of the present invention described in detail in the following examples is provided. Then, the reflectance changes as shown in the figure depending on the thickness of the film forming part 22 constituting the pattern 12. Film forming part 2
2 is represented by a solid line, and the reflectance R3 of the non-film forming portion 23 is represented by a solid line.
Is indicated by a dotted line.

【0034】また、横軸にレジスト膜厚、上式に基づ
き、反射率から求めたコントラストを縦軸に取って、図
4に示す。図4(a)は従来の下地膜がない場合の特性
図、(b)、(c)は、下記実施例で詳述する本発明の
実施例の欠陥検査用半導体基板のレジスト膜厚に対する
コントラストの変化を示す特性図で、図3、4から、本
実施の形態では、パターンの膜形成部の膜厚の広い範囲
で高いコントラストを得ることができることがわかる。
即ち、本実施の形態のように下地膜を設けることによ
り、従来より上記コントラストを大きくすることがで
き、かつ高いコントラストを広い範囲の膜厚領域で得る
ことができるが、膜厚を調整することによって、コント
ラストを変化させることもできる。
FIG. 4 shows the resist film thickness on the horizontal axis and the contrast obtained from the reflectance based on the above formula on the vertical axis. FIG. 4A is a characteristic diagram without a conventional underlayer, and FIGS. 4B and 4C are contrast diagrams with respect to the resist film thickness of the semiconductor substrate for defect inspection according to the embodiment of the present invention described in detail in the following embodiments. 3 and 4, it is understood from FIGS. 3 and 4 that in the present embodiment, high contrast can be obtained in a wide range of the film thickness of the film forming portion of the pattern.
In other words, by providing the base film as in this embodiment, the above-described contrast can be increased and a high contrast can be obtained in a wide range of film thickness regions. Can also change the contrast.

【0035】また、上記パターンとしては、写真製版で
得られる、レジストまたは反射防止膜等があり、パター
ンをシリコンの酸化膜やシリコンの窒化膜等絶縁膜を介
して形成されるものもある。また、上記パターンや絶縁
膜に可視光半透過膜を用い、可視光を検出光として用い
た場合、パターン内や絶縁膜内の欠陥またはパターンの
形状等の欠陥を検出することができる。
As the above-mentioned pattern, there is a resist or an anti-reflection film obtained by photolithography, and in some cases, the pattern is formed via an insulating film such as a silicon oxide film or a silicon nitride film. When a visible light semi-transmissive film is used for the pattern or the insulating film and visible light is used as the detection light, a defect in the pattern or the insulating film or a defect such as the shape of the pattern can be detected.

【0036】また、パターンを設けた実施の形態1また
は2の欠陥検査用半導体基板に、検出光により検出可能
な欠陥をあらかじめモニター部として作り込むことによ
り、半導体基板の検査における、欠陥の検出限界および
欠陥の程度を定量的に決定することができる。また、検
査の基本機能に従って、正常パターンと上記モニター部
を作り込んだ欠陥検査用半導体基板を独立して、検査感
度用モニター装置として繰り返して用いることもでき
る。
Further, the defect detectable by the detection light is previously formed as a monitor portion in the semiconductor substrate for defect inspection according to the first or second embodiment provided with the pattern, so that the defect detection limit in the inspection of the semiconductor substrate can be improved. And the degree of defects can be quantitatively determined. Further, according to the basic function of the inspection, the semiconductor substrate for the defect inspection in which the normal pattern and the above-mentioned monitor section are formed can be used independently and repeatedly as a monitor device for the inspection sensitivity.

【0037】[0037]

【実施例】実施例1.図2(a)は上記第1の実施の形
態の欠陥検査用半導体基板10に、写真製版により得ら
れたレジスト膜のパターン12を設けた状態を説明する
断面図であり、13は半導体基板であるSiウエハ、1
は下地膜で、第1の下地膜2としてシリコン窒化膜(S
34膜:波長545nmの光に対して屈折率nが1.
99、消衰係数kが0の値を示す膜)を膜厚63nmで
形成し、その上に第2の下地膜3としてシリコン酸化膜
SiO2の膜(可視光の波長545nmに対して屈折率
nが1.44、消衰係数kが0の値を示す)を膜厚40
0nmで形成し、その上に上記レジスト膜のパターンを
形成したものである。
[Embodiment 1] FIG. 2A is a cross-sectional view illustrating a state in which a pattern 12 of a resist film obtained by photolithography is provided on the semiconductor substrate 10 for defect inspection according to the first embodiment, and reference numeral 13 denotes a semiconductor substrate. A certain Si wafer, 1
Is a base film, and a silicon nitride film (S
i 3 N 4 film: The refractive index n is 1.
99, a film having an extinction coefficient k of 0) is formed to a thickness of 63 nm, and a silicon oxide film SiO 2 (refractive index for a visible light wavelength of 545 nm) is formed thereon as a second base film 3. n is 1.44 and the extinction coefficient k is 0).
The resist film is formed with a thickness of 0 nm, and the pattern of the resist film is formed thereon.

【0038】また、検査光として用いる波長545nm
の可視光に対して、上記パターン12を形成するレジス
トの膜は膜厚が600nmで、屈折率nが1.540
7、消衰係数kが0.00113の値を示すものであ
る。特開昭60―202949号公報に記載された光学
式検査装置を用いて、上記検査光をパターンを設けた欠
陥検査用半導体基板10に照射すると、反射光の反射率
は、パターンの膜形成部22と非膜形成部23では異な
り、上記検査光の反射率はパターンの膜形成部22で1
7%、非膜形成部23部で1%である。上記反射率値か
ら、上式(1)によりコントラスト値を求めると0.9
4となる。
A wavelength of 545 nm used as inspection light
For the visible light, the resist film forming the pattern 12 has a thickness of 600 nm and a refractive index n of 1.540.
7. The extinction coefficient k indicates a value of 0.00113. When the above inspection light is applied to the defect inspection semiconductor substrate 10 provided with a pattern by using an optical inspection apparatus described in JP-A-60-202949, the reflectance of the reflected light becomes 22 and the non-film forming portion 23, the reflectance of the inspection light is 1 in the pattern film forming portion 22.
7%, and 1% in 23 non-film formation portions. When the contrast value is calculated from the reflectance value by the above equation (1), 0.9 is obtained.
It becomes 4.

【0039】なお、上記一般的な積層薄膜の反射率や透
過の光学理論に基づいた計算(シミュレーション)によ
って得た反射率のレジストパターンの膜厚による変化を
示す特性図を図3(b)に示し、上式に基づき、反射率
からもとめたコントラストのレジストパターンの膜厚に
よる変化示す特性図を図4(b)に示す。
FIG. 3 (b) is a characteristic diagram showing the change in the reflectance with the thickness of the resist pattern obtained by the calculation (simulation) based on the optical theory of the reflectance and transmission of the above general laminated thin film. FIG. 4B is a characteristic diagram showing the change of the contrast obtained from the reflectance based on the above-mentioned formula with the thickness of the resist pattern.

【0040】実施例2.実施例1において、図2(b)
に示すように、Siウエハ上に下地膜1としてシリコン
窒化膜2(SiN膜:波長545nmの光に対して屈折
率nが1.99、消衰係数kが0の値を示す膜)を膜厚
63nmのみ形成した、本発明の実施例の欠陥検査用半
導体基板を用いる他は実施例1と同様にパターンを形成
し、上記検査光を欠陥検査用半導体基板10に照射する
と、反射光の反射率は、パターンの膜形成部22と非膜
形成部23では異なり、上記検査光の反射率はパターン
の膜形成部22で14%、非膜形成部23で1%であ
る。上記反射率値から、上式(1)によりコントラスト
値を求めると0.89となる。また、実施例1と同様
に、上記一般的な積層薄膜の反射率や透過の光学理論に
基づいた計算(シミュレーション)によって得た反射率
のレジストパターンの膜厚による変化示す特性図を図3
(c)に示し、上式に基づき、反射率からもとめたコン
トラストのレジストパターンの膜厚による変化示す特性
図を図4(c)に示す。
Embodiment 2 FIG. In the first embodiment, FIG.
As shown in FIG. 3, a silicon nitride film 2 (SiN film: a film having a refractive index n of 1.99 and an extinction coefficient k of 0 with respect to light having a wavelength of 545 nm, a value of 0) is formed as a base film 1 on a Si wafer. A pattern is formed in the same manner as in Example 1 except that the semiconductor substrate for defect inspection according to the embodiment of the present invention in which only the thickness of 63 nm is formed is formed. The reflectance is different between the film forming portion 22 of the pattern and the non-film forming portion 23, and the reflectance of the inspection light is 14% in the film forming portion 22 of the pattern and 1% in the non-film forming portion 23. When the contrast value is calculated from the reflectance value by the above equation (1), it is 0.89. FIG. 3 is a characteristic diagram showing, as in the first embodiment, the change in the reflectance of the general laminated thin film with the thickness of the resist pattern obtained by calculation (simulation) based on the optical theory of the reflectance and transmission.
FIG. 4C is a characteristic diagram showing a change in the contrast of the resist pattern with the film thickness of the resist pattern based on the reflectance based on the above equation.

【0041】比較例1.上記実施例1において、図10
に示す従来の半導体基板即ちシリコンウエハを用いる他
は実施例1と同様にして、デバイス・パターン12を形
成した半導体基板13を検査すると、光学式検査装置に
おいて、上記検査光をパターンを形成した半導体基板1
3に照射すると、反射光の反射率は、パターンの膜形成
部22と非膜形成部23では異なり、上記検査光の反射
率はパターンの膜形成部22で11%、非膜形成部23
部で37%である。上記反射率値から、上式(1)によ
りコントラスト値を求めると0.54となる。また、実
施例1と同様に、上記一般的な積層薄膜の反射率や透過
の光学理論に基づいた計算(シミュレーション)によっ
て得た反射率のレジストパターンの膜厚による変化示す
特性図を図3(a)に示し、上式に基づき、反射率から
もとめたコントラストのレジストパターンの膜厚による
変化示す特性図を図4(a)に示す。なお、Siウエハ
は、波長545nmの光に対して屈折率nが4.10、
消衰係数kが0.0418として計算してある(図3
(a))。
Comparative Example 1 In the first embodiment, FIG.
A semiconductor substrate 13 having a device pattern 12 formed thereon is inspected in the same manner as in the first embodiment except that a conventional semiconductor substrate shown in FIG. Substrate 1
3, the reflectance of the reflected light is different between the film forming part 22 of the pattern and the non-film forming part 23, and the reflectance of the inspection light is 11% in the film forming part 22 of the pattern and the reflectance of the non-film forming part 23 is 11%.
The percentage is 37%. When the contrast value is calculated from the reflectance value by the above equation (1), it is 0.54. Further, as in the case of Example 1, a characteristic diagram showing a change in the reflectance with the thickness of the resist pattern of the reflectance obtained by calculation (simulation) based on the optical theory of the reflectance and transmission of the above general laminated thin film is shown in FIG. FIG. 4A shows a characteristic diagram showing a change in the contrast of the resist pattern depending on the film thickness based on the reflectance based on the above equation. Note that the Si wafer has a refractive index n of 4.10 for light having a wavelength of 545 nm,
The extinction coefficient k is calculated as 0.0418 (see FIG. 3).
(A)).

【0042】上記実施例1、2および比較例1から、下
地膜は、図2に示すように、例えば、シリコン酸化膜3
とシリコン窒化膜2の二層膜図2(a)、シリコン窒化
膜の単層膜図2(b)など、評価するパターン12の構
成や目的に応じて膜構造を使い分けてもよい。この場
合、それぞれの構造での反射率差は、図3(b)、
(c)のように、コントラスト値は図4(b)、(c)
のようになり、従来例の下地膜がない場合、図4(a)
に比べて、いずれもコントラスト値が大幅に増大できて
いることがわかる。
According to the first and second embodiments and the first comparative example, as shown in FIG.
The film structure may be properly used according to the configuration and purpose of the pattern 12 to be evaluated, such as a two-layer film 2a of FIG. 2 and a silicon nitride film 2 and a single-layer film 2b of a silicon nitride film. In this case, the difference in reflectance between the structures is as shown in FIG.
As shown in FIG. 4C, the contrast values are shown in FIGS.
As shown in FIG. 4A, when there is no underlayer of the conventional example,
It can be seen that the contrast value can be significantly increased in each case as compared with the case of FIG.

【0043】実施例3.実施例1において、パターンが
図5に示すものである他は実施例1と同様にして検査光
を照射した。即ち本実施例に係わるパターンは、膜が本
来ない部分に部分的に膜があり25a、膜が本来あるべ
き部分に膜が欠如している24aパターンで、そのパタ
ーンの上面図を図5(a)に、図5(a)におけるA―
A’線断面図を図5(b)に示す。図5(a)、(b)
において、膜形成部22と非膜形成部23が並んでいる
中に、膜が部分的に欠落した部分24aの欠陥や、膜が
部分的に残った部分25aの欠陥があると、膜形成部と
非膜形成部のコントラストが大きい方が上記欠陥を強調
でき、従来の場合よりも検出しやすくなる。実際、図5
に示したようなパターン欠陥に対しては、検出できる欠
陥の範囲も増えた。つまり、比較例1においてはコント
ラスト値が0.54であるのに対して、本実施例の場合
はコントラスト値0.94であるので、欠陥24a、2
5aが検出しやすくなることになる。
Embodiment 3 FIG. In Example 1, the inspection light was applied in the same manner as in Example 1 except that the pattern was as shown in FIG. That is, the pattern according to the present embodiment is a pattern 25a in which a film is partially present in a portion where a film is originally not present and a pattern 24a in which a film is lacking in a portion where the film should be originally, and a top view of the pattern is shown in FIG. ) Shows A- in FIG.
FIG. 5B is a cross-sectional view taken along the line A ′. FIG. 5 (a), (b)
In the case where the film forming portion 22 and the non-film forming portion 23 are arranged side by side, if there is a defect in the portion 24a where the film is partially missing or a defect in the portion 25a where the film is partially left, the film forming portion When the contrast between the film and the non-film forming portion is large, the above-described defect can be emphasized, and the detection becomes easier than in the conventional case. In fact, FIG.
As for the pattern defects as shown in (1), the range of defects that can be detected has also been increased. That is, while the contrast value is 0.54 in the comparative example 1, the contrast value is 0.94 in the present embodiment, so that the defects 24a, 2a
5a becomes easier to detect.

【0044】実施例4.実験的に欠陥を作りこんだデバ
イス・パターンで、本実施例の方が比較例よりどれ程欠
陥が検出しやすかったかを評価して、以下に説明する。
実施例1において、パターンが図6に示すホールパター
ンを用いて行った。図6(a)は本発明の実施例の欠陥
検査用半導体基板にパターンを設けた状態を示す上面
図、図6(b)は図6(a)におけるB―B’線断面図
であり、欠陥24bはホール径が正常パターンより大き
な欠陥を、欠陥25bはホール径が正常パターンより小
さな欠陥を示す。
Embodiment 4 FIG. A description will be given below by evaluating how easy it is to detect a defect in the present embodiment compared to the comparative example in a device pattern in which a defect is experimentally formed.
In Example 1, the pattern was formed using the hole pattern shown in FIG. FIG. 6A is a top view showing a state in which a pattern is provided on the semiconductor substrate for defect inspection according to the embodiment of the present invention, and FIG. 6B is a cross-sectional view taken along line BB ′ in FIG. The defect 24b indicates a defect having a larger hole diameter than the normal pattern, and the defect 25b indicates a defect having a smaller hole diameter than the normal pattern.

【0045】なお、図7は、パターンを構成する穴の内
径の基準からのずれ量による検出率の変化を示す評価結
果を説明する説明図で、図中、比較例とは、上記実施例
1の元の半導体基板13に上記図6に示すホールパター
ンを設けたものである。図から明らかなように、比較例
に比べて、本実施例の方が小さいずれ量に対しても検出
率が高いことがわかり、この穴パターンの場合、このデ
バイス・パターンにおいて欠陥として管理したい値は±
50nmであるが、この値を従来例では管理できない
が、本実施例では管理できることもわかる。
FIG. 7 is an explanatory view for explaining an evaluation result showing a change in a detection rate due to a deviation amount of an inner diameter of a hole constituting a pattern from a reference. In FIG. The hole pattern shown in FIG. 6 is provided on the original semiconductor substrate 13 of FIG. As is clear from the figure, the detection rate of this example is higher than that of the comparative example for any small amount. In the case of this hole pattern, the value to be managed as a defect in this device pattern is determined. Is ±
Although it is 50 nm, it can be understood that this value cannot be managed in the conventional example, but can be managed in the present embodiment.

【0046】また、図7の結果に示すように、本実施例
を用いて、図5や図6の例に示したような欠陥を、欠陥
自体の大きさを段階的に変えて、意図的に欠陥を作り込
んだ評価サンプルを作製することで、デバイス・パター
ンとして管理したいレベルの欠陥が発生しているかどう
かを管理することができる。このような欠陥の作り込み
方法としては、例えば、レジスト露光に用いるマスクに
細工を加えて、パターンを欠落ないしは埋め込む方法
や、ホールや配線をパターニングしたサンプルに直接細
工する方法などがある。
As shown in the results of FIG. 7, the present embodiment is used to remove the defects shown in the examples of FIGS. 5 and 6 by gradually changing the size of the defects themselves. By producing an evaluation sample in which a defect is formed, it is possible to manage whether or not a defect of a level desired to be managed as a device pattern has occurred. Examples of a method of forming such a defect include a method of adding or modifying a mask used for resist exposure to drop or bury a pattern, and a method of directly modifying a sample in which holes or wirings are patterned.

【0047】なお、下地膜としては、実施例1〜4に示
したような程度のコントラストが得られる構造であれ
ば、他の構造や、異なる材質で構成しても構わないこと
は、いうまでもない。例えば、目的に応じて、Siの
膜、シリコン酸化膜、TiNの膜、Tiの膜、Alの膜
などの単層膜でもよく、それらの膜を、それら同士やそ
れとシリコン窒化膜やシリコン酸化膜と組み合わせた多
層構造にしてもよい。この場合、検査に用いる可視光の
波長に対する膜の複素屈折率等を用いて、パターンの膜
形成部22と非膜形成部23の反射率を上記数値シミュ
レーションによって求めることが可能であり、この数値
シミュレーションを用いて、検査に最適な下地膜構造を
設計することができる。
It is needless to say that any other structure or a different material may be used as the underlayer as long as the structure can provide the contrast as shown in Examples 1 to 4. Nor. For example, a single layer film such as a Si film, a silicon oxide film, a TiN film, a Ti film, and an Al film may be used depending on the purpose, and these films may be replaced with each other or with a silicon nitride film or a silicon oxide film. And a multi-layer structure in combination with the above. In this case, it is possible to obtain the reflectance of the film forming portion 22 and the non-film forming portion 23 of the pattern by the above numerical simulation using the complex refractive index of the film with respect to the wavelength of the visible light used for the inspection. Using a simulation, it is possible to design an optimal underlayer structure for inspection.

【0048】なお、本実施例では、レジスト膜のパター
ンを検査する方法について述べたが、他の膜について
も、本実施例と同様に検査することができ、実際の製品
の各工程段階における多層膜構造も検査することができ
る。この場合も、本実施例において図4に示したよう
に、検査に用いる可視光の波長に対する膜の複素屈折率
等を用いて検査したい膜のある部分22と検査したい膜
のない部分23の反射率をあらかじめ計算すれば、所望
の膜構造に対して、どのような下地膜が有効かが設計で
きる。また、図5や図6に示したような、パターンを作
りこんだ評価サンプルを作製することで、実際の欠陥管
理を実施することもできる。
In this embodiment, the method of inspecting the pattern of the resist film has been described. However, other films can be inspected in the same manner as in this embodiment. The membrane structure can also be inspected. Also in this case, as shown in FIG. 4 in this embodiment, the reflection of the portion 22 with the film to be inspected and the portion 23 without the film to be inspected using the complex refractive index of the film with respect to the wavelength of visible light used for the inspection. By calculating the ratio in advance, it is possible to design which base film is effective for a desired film structure. In addition, actual defect management can be performed by preparing an evaluation sample in which a pattern is formed as shown in FIGS.

【0049】また、上記実施例では、半導体基板13と
してシリコン基板を用いているが、基板材料としては、
シリコン基板の他にもSOI基板や化合物、例えばGa
AsやInPの基板や酸化物ガラス基板でもよい。ま
た、対象となるデバイスはシリコンデバイスの他、Ga
AsデバイスやTFTでもよい。また、このような基板
を用いた場合も、上記実施例において図4に示したよう
に、検査に用いる可視光の波長に対する膜と基板の複素
屈折率等を用いて検査したい膜のある部分22と検査し
たい膜のない部分23の反射率を数値シミュレーション
によって求めることが可能であり、この数値シミュレー
ションを用いて、検査に最適な下地膜構造を設計するこ
とができる。
In the above embodiment, a silicon substrate is used as the semiconductor substrate 13.
In addition to a silicon substrate, an SOI substrate or a compound such as Ga
A substrate of As or InP or an oxide glass substrate may be used. The target devices are silicon devices, Ga devices.
As devices or TFTs may be used. Further, even when such a substrate is used, as shown in FIG. 4 in the above embodiment, the portion where the film to be inspected is used by using the complex refractive index and the like of the film and the substrate with respect to the wavelength of visible light used for inspection. It is possible to obtain the reflectance of the portion 23 having no film to be inspected by numerical simulation, and it is possible to design the optimal underlayer structure for inspection using this numerical simulation.

【0050】また、レジスト膜のパターンを変えずに、
例えば膜厚を実際のプロセスから少し変えてもあまり形
状が変動しないような場合であれば、意図的に評価した
い膜21の構造、即ち、ここではレジストの膜厚を変え
て構造をよりコントラスト値が大きくなるようにしても
よい。例えば、図4(c)にてレジスト膜厚を600n
mから少しずらして630nmにして評価すれば、コン
トラスト値は0.90まで高くでき、欠陥の検出のしや
すさを向上できる可能性が増す。
Also, without changing the pattern of the resist film,
For example, if the shape does not change much even if the film thickness is slightly changed from the actual process, the structure of the film 21 to be intentionally evaluated, that is, the structure is changed to a contrast value by changing the resist film thickness here. May be increased. For example, as shown in FIG.
If the evaluation is made slightly shifted from m to 630 nm, the contrast value can be increased to 0.90, and the possibility of improving the ease of detecting a defect increases.

【0051】比較例2.図8は、絶縁膜であるシリコン
窒化膜を介してポリシリコン膜で配線パターンを形成し
た従来の半導体基板13の断面図で30はクラックであ
るが、以下、上記プロセスで発生する欠陥を検査する場
合について説明する。即ち、図8に示すようにSi基板
13上に、シリコン窒化膜(Si34膜)26を膜厚2
00nmで形成し、その上にポリシリコン膜22を膜厚
100nmで形成し、ポリシリコン膜22を図8のよう
にパターニングしたウエハを用いた。ここで、シリコン
窒化膜とポリシリコン膜の膜厚は、実際のデバイス構造
で用いる膜厚である。例えば、この検査で評価したい欠
陥が、絶縁膜26で発生するクラック30である場合に
ついて説明する。クラックは線状の非常に深さが深い欠
陥であるため、光がクラック底まで届かず、欠陥部の反
射率は0%である。
Comparative Example 2 FIG. 8 is a cross-sectional view of a conventional semiconductor substrate 13 in which a wiring pattern is formed with a polysilicon film via a silicon nitride film as an insulating film, and 30 is a crack. The case will be described. That is, as shown in FIG. 8, a silicon nitride film (Si 3 N 4 film) 26
A wafer in which a polysilicon film 22 was formed thereon with a thickness of 100 nm and the polysilicon film 22 was patterned as shown in FIG. 8 was used. Here, the film thickness of the silicon nitride film and the polysilicon film is a film thickness used in an actual device structure. For example, a case where a defect to be evaluated in this inspection is a crack 30 generated in the insulating film 26 will be described. Since the crack is a linear defect having a very large depth, light does not reach the crack bottom, and the reflectance of the defective portion is 0%.

【0052】このウエハを波長545nmの可視光にて
検査すると、配線上22(ポリシリコン膜表面)の反射
率は51.8%、配線下23(シリコン窒化膜表面)の
反射率は0.7%になる。この反射率から、配線上と配
線下のコントラスト値は0.97となり、非常にコント
ラストがついた状態となる。しかし、コントラスト値が
高いにもかかわらず、欠陥として認識したいクラック部
30と配線下23の反射率が極めて近いため、配線下2
3よりも、さらに黒く認識されるクラック30があった
場合はクラックの検出が困難である。
When this wafer was inspected with visible light having a wavelength of 545 nm, the reflectance on the wiring 22 (polysilicon film surface) was 51.8%, and the reflectance on the wiring 23 (silicon nitride film surface) was 0.7. %become. From this reflectivity, the contrast value above and below the wiring is 0.97, which is a very contrasting state. However, despite the high contrast value, the reflectance of the crack portion 30 to be recognized as a defect and the reflectance of the wiring lower portion 23 are extremely close to each other.
If there is a crack 30 that is recognized as being even blacker than 3, it is difficult to detect the crack.

【0053】実施例5.図9は、パターンを形成した本
発明の実施例の欠陥検査用半導体基板の断面図で、図8
に対して、絶縁膜26とシリコン基板13の間に、下地
膜1としてシリコン酸化膜を膜厚236nmで形成して
いる点のみが異なる。上記基板を波長545nmの可視
光にて検査すると、配線上22(ポリシリコン膜表面)
の反射率は38.5%、配線下23(シリコン窒化膜表
面)の反射率は39.3%になる。この反射率から、配
線上22(ポリシリコン膜表面)と配線下23(シリコ
ン窒化膜表面)のコントラスト値は0.01となり、ほ
とんどコントラストのない画像として認識される。しか
し、この場合もクラックである欠陥部30の反射率は0
%のままである。
Embodiment 5 FIG. FIG. 9 is a sectional view of a semiconductor substrate for defect inspection according to the embodiment of the present invention on which a pattern is formed.
The only difference is that a silicon oxide film having a thickness of 236 nm is formed as the base film 1 between the insulating film 26 and the silicon substrate 13. When the above substrate is inspected with visible light having a wavelength of 545 nm, the wiring 22 (polysilicon film surface)
Is 38.5%, and the reflectivity under the wiring 23 (the surface of the silicon nitride film) is 39.3%. From this reflectivity, the contrast value between the wiring 22 (polysilicon film surface) and the wiring 23 (silicon nitride film surface) is 0.01, which is recognized as an image having almost no contrast. However, also in this case, the reflectance of the defective portion 30 which is a crack is 0.
% Remains.

【0054】即ち、比較例2と本実施例を比較すると、
本実施例のように、配線上22(ポリシリコン膜表面)
と配線下23(シリコン窒化膜表面)のコントラスト値
を小さくした方が、配線下23にある、反射率0%のク
ラック30を黒く認識することが可能となり、検出しや
すくなることがわかる。なお、ここではクラックを例と
して挙げたが、常に黒く認識されるような欠陥や異物で
あれば、本実施例5の方が、実施例1よりもさらに検出
しやすい効果を得ることができる。
That is, when the comparative example 2 and this embodiment are compared,
As in this embodiment, on the wiring 22 (polysilicon film surface)
It can be seen that, when the contrast value of the lower part of the wiring 23 (the surface of the silicon nitride film) is made smaller, the crack 30 having the reflectance of 0% under the wiring 23 can be recognized black, and the detection becomes easier. Although cracks have been described as an example here, in the case of a defect or a foreign substance that is always recognized as black, the fifth embodiment can provide an effect that is easier to detect than the first embodiment.

【0055】即ち、欠陥の種類によって、その検出のし
やすさを高くする方法が異なるので、本発明の実施の形
態1または実施の形態2の欠陥検査用半導体基板を適宜
選択して用いる必要がある。
That is, since the method of increasing the ease of detection differs depending on the type of defect, it is necessary to appropriately select and use the semiconductor substrate for defect inspection according to the first or second embodiment of the present invention. is there.

【0056】[0056]

【発明の効果】本発明の第1の欠陥検査用半導体基板
は、半導体基板と、この半導体基板上に、膜形成部と非
膜形成部を配置してなるパターンにおける、照射光に対
する上記膜形成部と非膜形成部との下式(1) コントラスト値=|R2−R3|/(R2+R3) ・・(1) (式中、R2は膜形成部での反射率、R3は非膜形成部
での反射率である。)で示されるコントラストを、この
半導体基板と上記パターンの膜形成部とのコントラスト
より大きくなるようにする下地膜とを備えたもので、検
査装置を変えることなく、欠陥を検出しやすくできる欠
陥検査用半導体基板を得ることができるという効果があ
る。
According to the first aspect of the present invention, there is provided a semiconductor substrate for defect inspection, comprising: a semiconductor substrate; and a film forming portion and a non-film forming portion disposed on the semiconductor substrate. Equation (1) Contrast value = | R2-R3 | / (R2 + R3) (1) where R2 is the reflectance at the film forming part, and R3 is the non-film forming part And a base film that makes the contrast shown by the formula (1) larger than the contrast between the semiconductor substrate and the film forming portion of the pattern. Has an effect that a semiconductor substrate for defect inspection which can easily detect the defect can be obtained.

【0057】本発明の第2の欠陥検査用半導体基板は、
上記第1の欠陥検査用半導体基板において、照射光に対
するパターンの膜形成部と下地膜面とのコントラスト
が、上記半導体基板とパターンの膜形成部とのコントラ
ストより大きいもので、検査装置を変えることなく、欠
陥を検出しやすくできる欠陥検査用半導体基板を得るこ
とができるという効果がある。
The second semiconductor substrate for defect inspection according to the present invention comprises:
In the first defect inspection semiconductor substrate, the contrast between the film formation portion of the pattern and the base film surface with respect to the irradiation light is larger than the contrast between the semiconductor substrate and the film formation portion of the pattern. In addition, there is an effect that a semiconductor substrate for defect inspection that can easily detect defects can be obtained.

【0058】本発明の第3の欠陥検査用半導体基板は、
半導体基板と、この半導体基板上に、膜形成部と非膜形
成部を配置してなるパターンにおける、照射光に対する
上記膜形成部と非膜形成部との下式(1) コントラスト値=|R2−R3|/(R2+R3) ・・(1) (式中、R2は膜形成部での反射率、R3は非膜形成部
での反射率である。)で示されるコントラストを、上記
半導体基板とパターンの膜形成部とのコントラストより
小さくなるようにする下地膜とを備えたもので、検査装
置を変えることなく、欠陥を検出しやすくできる欠陥検
査用半導体基板を得ることができるという効果がある。
A third semiconductor substrate for defect inspection according to the present invention comprises:
In a semiconductor substrate and a pattern formed by arranging a film-forming portion and a non-film-forming portion on the semiconductor substrate, the following expression (1) between the film-forming portion and the non-film-forming portion with respect to irradiation light: contrast value = | R2 −R3 | / (R2 + R3) (1) (where R2 is the reflectance at the film-forming portion and R3 is the reflectance at the non-film-forming portion). A base film for making the contrast smaller than that of the pattern film formation portion, and has an effect that a defect inspection semiconductor substrate capable of easily detecting defects can be obtained without changing the inspection apparatus. .

【0059】本発明の第4の欠陥検査用半導体基板は、
上記第3の欠陥検査用半導体基板において、膜形成部と
非膜形成部とのコントラストが、照射光の膜形成部と非
膜形成部からの反射光が一様と判別できる程度に小さい
もので、検査装置を変えることなく、欠陥を検出しやす
くできる欠陥検査用半導体基板を得ることができるとい
う効果がある。
The fourth defect inspection semiconductor substrate of the present invention comprises:
In the third defect inspection semiconductor substrate, the contrast between the film forming portion and the non-film forming portion is small enough that the reflected light of the irradiation light from the film forming portion and the non-film forming portion can be determined to be uniform. Further, there is an effect that a semiconductor substrate for defect inspection which can easily detect defects can be obtained without changing the inspection apparatus.

【0060】本発明の第1の半導体基板の検査方法は、
パターンを形成した上記第1ないし第4のいずれかの欠
陥検査用半導体基板に、検査光を照射し、上記検査光の
基板からの反射光の強度分布の、正規の強度分布との差
により欠陥を検出する方法で、検査装置を変えることな
く、欠陥を検出しやすくできるという効果がある。
The first method for inspecting a semiconductor substrate according to the present invention comprises:
Inspection light is applied to any of the first to fourth defect inspection semiconductor substrates on which the pattern is formed, and the defect distribution is caused by a difference between the intensity distribution of the inspection light reflected from the substrate and the normal intensity distribution. This method has an effect that the defect can be easily detected without changing the inspection apparatus.

【0061】本発明の第2の半導体基板の検査方法は、
上記第1の半導体基板の検査方法において、パターンの
膜厚を調整する方法で、検査装置を変えることなく、容
易に欠陥を検出しやすくできるという効果がある。
The second method for inspecting a semiconductor substrate according to the present invention comprises:
In the first method for inspecting a semiconductor substrate, the method for adjusting the film thickness of the pattern has an effect that the defect can be easily detected without changing the inspection apparatus.

【0062】本発明の第3の半導体基板の検査方法は、
上記第1の半導体基板の検査方法において、パターンが
絶縁膜に作り込まれている方法で、さらに絶縁膜の欠陥
も検査装置を変えることなく、容易に欠陥を検出しやす
くできるという効果がある。
The third method for inspecting a semiconductor substrate according to the present invention comprises:
In the first method for inspecting a semiconductor substrate, a method in which a pattern is formed in an insulating film has an effect that a defect of an insulating film can be easily detected without changing an inspection device.

【0063】本発明の第4の半導体基板の検査方法は、
上記第3の半導体基板の検査方法において、絶縁膜がシ
リコンの酸化膜またはシリコンの窒化膜の方法で、さら
に絶縁膜の欠陥も検査装置を変えることなく、容易に欠
陥を検出しやすくできるという効果がある。
The fourth method for inspecting a semiconductor substrate according to the present invention comprises:
In the third method for inspecting a semiconductor substrate, the insulating film may be a silicon oxide film or a silicon nitride film, and the defect of the insulating film may be easily detected without changing the inspection apparatus. There is.

【0064】本発明の第5の半導体基板の検査方法は、
上記第1の半導体基板の検査方法において、パターン
が、レジストまたは反射防止膜の方法で、検査装置を変
えることなく、容易に欠陥を検出しやすくできるという
効果がある。
A fifth method for inspecting a semiconductor substrate according to the present invention
In the first method for inspecting a semiconductor substrate, there is an effect that a defect can be easily detected by a method using a resist or an antireflection film without changing an inspection apparatus.

【0065】本発明の第6の半導体基板の検査方法は、
上記第1ないし第5のいずれかの半導体基板の検査方法
において、照射光が可視光で、パターンまたは絶縁膜が
可視光半透過膜の方法で、パターン内または絶縁膜内の
欠陥を検査装置を変えることなく、検出しやすくできる
という効果がある。
According to a sixth method for inspecting a semiconductor substrate of the present invention,
In any of the first to fifth methods for inspecting a semiconductor substrate, the inspection apparatus may be configured to inspect the pattern or the insulating film for defects in the pattern or the insulating film by a method in which the irradiation light is visible light and the pattern or the insulating film is a semi-transparent visible light film. There is an effect that detection can be easily performed without changing.

【0066】本発明の第7の半導体基板の検査方法は、
上記第1ないし第5のいずれかの半導体基板の検査方法
において、既知の大きさの欠陥をモニターとして、パタ
ーンに作り込む方法で、欠陥の検査の検出感度と欠陥の
程度を見極めることができ、微小な欠陥の発生原因とな
るインラインプロセスの評価・管理が可能となるという
効果がある。
According to a seventh method for inspecting a semiconductor substrate of the present invention,
In any one of the first to fifth methods for inspecting a semiconductor substrate, it is possible to determine the detection sensitivity of the defect inspection and the degree of the defect by a method of forming a defect of a known size as a monitor into a pattern, There is an effect that it is possible to evaluate and manage an in-line process that causes a minute defect.

【0067】本発明の第1の半導体基板検査用モニター
装置は上記第1ないし第4のいずれかの欠陥検査用基板
に、既知の大きさの欠陥をモニターとして作り込んだも
ので、欠陥の検査の検出感度と欠陥の程度を見極めるこ
とができ、微小な欠陥の発生原因となるインラインプロ
セスの評価・管理が可能となるという効果がある。
The first monitor apparatus for inspecting a semiconductor substrate of the present invention is one in which a defect of a known size is formed as a monitor on any one of the above-described first to fourth defect inspection substrates. It is possible to determine the detection sensitivity and the degree of defects, and to evaluate and manage an in-line process that causes the generation of minute defects.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1の実施の形態の欠陥検査用半導
体基板にパターンを形成した状態を示す断面図である。
FIG. 1 is a sectional view showing a state in which a pattern is formed on a semiconductor substrate for defect inspection according to a first embodiment of the present invention.

【図2】 本発明の第1の実施の形態の欠陥検査用半導
体基板に、パターンを設けた状態を説明する断面図であ
る。
FIG. 2 is a cross-sectional view illustrating a state in which a pattern is provided on the semiconductor substrate for defect inspection according to the first embodiment of the present invention.

【図3】 本発明の実施例の欠陥検査用半導体基板と比
較例の半導体基板の、レジスト膜厚に対する反射率の変
化を示す特性図である。
FIG. 3 is a characteristic diagram showing a change in reflectance with respect to a resist film thickness of a semiconductor substrate for defect inspection according to an example of the present invention and a semiconductor substrate according to a comparative example.

【図4】 パターンを形成した本発明の実施例の欠陥検
査用半導体基板と比較例の半導体基板の、レジスト膜厚
に対するコントラストの変化を示す特性図である。
FIG. 4 is a characteristic diagram showing a change in contrast with respect to a resist film thickness of a semiconductor substrate for defect inspection according to an example of the present invention on which a pattern is formed and a semiconductor substrate of a comparative example.

【図5】 本発明の欠陥検出用半導体基板にパターンが
形成された状態を示す上面図と断面図である。
5A and 5B are a top view and a cross-sectional view showing a state where a pattern is formed on the semiconductor substrate for defect detection of the present invention.

【図6】 本発明の欠陥検出用半導体基板にパターンが
形成された状態を示す上面図と断面図である。
FIG. 6 is a top view and a cross-sectional view showing a state where a pattern is formed on the semiconductor substrate for defect detection of the present invention.

【図7】 パターンを構成する穴の内径の基準からのず
れ量による検出率の変化を、実施例と従来例を比較して
示す評価結果を説明する説明図である。
FIG. 7 is an explanatory diagram for explaining an evaluation result showing a change in a detection rate due to a deviation amount of an inner diameter of a hole constituting a pattern from a reference by comparing an embodiment with a conventional example.

【図8】 絶縁膜であるシリコン窒化膜を介して配線パ
ターンを形成した従来の半導体基板の断面図である。
FIG. 8 is a cross-sectional view of a conventional semiconductor substrate on which a wiring pattern is formed via a silicon nitride film as an insulating film.

【図9】 絶縁膜であるシリコン窒化膜を介して配線パ
ターンを形成した本発明の欠陥検査用半導体基板の断面
図である。
FIG. 9 is a cross-sectional view of a semiconductor substrate for defect inspection according to the present invention in which a wiring pattern is formed via a silicon nitride film as an insulating film.

【図10】 従来のパターンを形成した半導体基板の断
面図である。
FIG. 10 is a cross-sectional view of a semiconductor substrate on which a conventional pattern is formed.

【図11】 半導体基板に設ける一般的なパターンの形
状を示す説明図である。
FIG. 11 is an explanatory view showing the shape of a general pattern provided on a semiconductor substrate.

【符号の説明】[Explanation of symbols]

1 下地膜、10 欠陥検査用半導体基板、12 パタ
ーン、13 半導体基板、22 膜形成部、23 非膜
形成、26 絶縁膜。
Reference Signs List 1 base film, 10 semiconductor substrate for defect inspection, 12 patterns, 13 semiconductor substrate, 22 film forming portion, 23 non-film forming, 26 insulating film.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡 一宏 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 石井 宏之 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 宮崎 陽子 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 2G051 AA51 AB01 AB02 BA20 CA02 CB01 4M106 AA08 AA10 AA11 AA13 AB07 AB17 AC02 CA19 CA39 CA41 DB07 DB30 DH12 DH31 DJ17 DJ18 DJ20  ──────────────────────────────────────────────────続 き Continued from the front page (72) Kazuhiro Oka 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsui Electric Co., Ltd. (72) Hiroyuki Ishii 2-3-2 Marunouchi, Chiyoda-ku, Tokyo (72) Inventor Yoko Miyazaki 2-3-2 Marunouchi, Chiyoda-ku, Tokyo F-term (reference) 2G051 AA51 AB01 AB02 BA20 CA02 CB01 4M106 AA08 AA10 AA11 AA13 AB07 AB17 AC02 CA19 CA39 CA41 DB07 DB30 DH12 DH31 DJ17 DJ18 DJ20

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板と、この半導体基板上に、膜
形成部と非膜形成部を配置してなるパターンにおける、
照射光に対する上記膜形成部と非膜形成部との下式
(1) コントラスト値=|R2−R3|/(R2+R3) ・・(1) (式中、R2は膜形成部での反射率、R3は非膜形成部
での反射率である。)で示されるコントラストを、上記
半導体基板と上記パターンの膜形成部とのコントラスト
より大きくなるようにする下地膜とを備えた欠陥検査用
半導体基板。
In a semiconductor substrate and a pattern in which a film forming portion and a non-film forming portion are arranged on the semiconductor substrate,
The following expression (1) contrast value between the film forming portion and the non-film forming portion with respect to irradiation light = | R2-R3 | / (R2 + R3) (1) (where R2 is the reflectance at the film forming portion, R3 is the reflectivity at the non-film forming portion.) A defect inspection semiconductor substrate including a base film that makes the contrast shown by the following formula larger than the contrast between the semiconductor substrate and the film forming portion of the pattern. .
【請求項2】 照射光に対するパターンの膜形成部と下
地膜面とのコントラストが、上記半導体基板とパターン
の膜形成部とのコントラストより大きいことを特徴とす
る請求項1に記載の欠陥検査用半導体基板。
2. The defect inspection device according to claim 1, wherein the contrast between the pattern film forming portion and the base film surface with respect to the irradiation light is larger than the contrast between the semiconductor substrate and the pattern film forming portion. Semiconductor substrate.
【請求項3】 半導体基板と、この半導体基板上に、膜
形成部と非膜形成部を配置してなるパターンにおける、
照射光に対する上記膜形成部と非膜形成部との下式
(1) コントラスト値=|R2−R3|/(R2+R3) ・・(1) (式中、R2は膜形成部での反射率、R3は非膜形成部
での反射率である。)で示されるコントラストを、上記
半導体基板とパターンの膜形成部とのコントラストより
小さくなるようにする下地膜とを備えた欠陥検査用半導
体基板。
3. A semiconductor substrate and a pattern comprising a film forming portion and a non-film forming portion disposed on the semiconductor substrate.
The following expression (1) contrast value between the film forming portion and the non-film forming portion with respect to irradiation light = | R2-R3 | / (R2 + R3) (1) (where R2 is the reflectance at the film forming portion, R3 is a reflectance at the non-film forming portion.) A defect inspection semiconductor substrate including a base film that makes the contrast shown by the following formula smaller than the contrast between the semiconductor substrate and the pattern film forming portion.
【請求項4】 膜形成部と非膜形成部とのコントラスト
が、照射光の膜形成部と非膜形成部からの反射光が一様
と判別できる程度に小さいことを特徴とする請求項3に
記載の欠陥検査用半導体基板。
4. The contrast between the film-forming portion and the non-film-forming portion is small enough that the reflected light of the irradiation light from the film-forming portion and the non-film-forming portion can be determined to be uniform. The semiconductor substrate for defect inspection according to 1.
【請求項5】 パターンを形成した請求項1ないし請求
項4のいずれかに記載の欠陥検査用半導体基板に、検査
光を照射し、上記検査光の基板からの反射光の強度分布
の、正規の強度分布との差により欠陥を検出する半導体
基板の検査方法。
5. The semiconductor substrate for defect inspection according to claim 1, wherein said pattern is formed, and said semiconductor substrate for defect inspection is irradiated with inspection light. Inspection method for detecting a defect based on a difference from the intensity distribution of the semiconductor substrate.
【請求項6】 パターンの膜厚を調整することを特徴と
する請求項5に記載の半導体基板の検査方法。
6. The method according to claim 5, wherein the thickness of the pattern is adjusted.
【請求項7】 パターンが絶縁膜に作り込まれているこ
とを特徴とする請求項5に記載の半導体基板の検査方
法。
7. The method according to claim 5, wherein the pattern is formed in the insulating film.
【請求項8】 絶縁膜がシリコンの酸化膜またはシリコ
ンの窒化膜であることを特徴とする請求項7に記載の半
導体基板の検査方法。
8. The method according to claim 7, wherein the insulating film is a silicon oxide film or a silicon nitride film.
【請求項9】 パターンが、レジストまたは反射防止膜
であることを特徴とする請求項5に記載の半導体基板の
検査方法。
9. The method according to claim 5, wherein the pattern is a resist or an anti-reflection film.
【請求項10】 照射光が可視光で、パターンまたは絶
縁膜が可視光半透過膜であることを特徴とする請求項5
ないし請求項9のいずれかに記載の半導体基板の検査方
法。
10. The irradiation light is visible light, and the pattern or the insulating film is a visible light semi-transmissive film.
A method for inspecting a semiconductor substrate according to claim 9.
【請求項11】 既知の大きさの欠陥をモニターとし
て、パターンに作り込むことを特徴とする請求項5ない
し請求項9のいずれかに記載の半導体基板の検査方法。
11. The method according to claim 5, wherein a defect having a known size is formed as a monitor in a pattern.
【請求項12】 請求項1ないし請求項4のいずれかに
記載の欠陥検査用半導体基板に、既知の大きさの欠陥を
モニターとして作り込んだ半導体基板検査用モニター装
置。
12. A monitor device for inspecting a semiconductor substrate, wherein a defect of a known size is formed as a monitor on the semiconductor substrate for defect inspection according to claim 1.
JP26514599A 1999-09-20 1999-09-20 Semiconductor substrate for defect inspection, semiconductor substrate inspection method, and semiconductor substrate inspection monitor device Expired - Fee Related JP3769996B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26514599A JP3769996B2 (en) 1999-09-20 1999-09-20 Semiconductor substrate for defect inspection, semiconductor substrate inspection method, and semiconductor substrate inspection monitor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26514599A JP3769996B2 (en) 1999-09-20 1999-09-20 Semiconductor substrate for defect inspection, semiconductor substrate inspection method, and semiconductor substrate inspection monitor device

Publications (2)

Publication Number Publication Date
JP2001093951A true JP2001093951A (en) 2001-04-06
JP3769996B2 JP3769996B2 (en) 2006-04-26

Family

ID=17413269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26514599A Expired - Fee Related JP3769996B2 (en) 1999-09-20 1999-09-20 Semiconductor substrate for defect inspection, semiconductor substrate inspection method, and semiconductor substrate inspection monitor device

Country Status (1)

Country Link
JP (1) JP3769996B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004233279A (en) * 2003-01-31 2004-08-19 Fujitsu Ltd Evaluation method of semiconductor wafer and manufacturing method of semiconductor device
JP2004294194A (en) * 2003-03-26 2004-10-21 Nikon Corp Device and method for inspecting defect, and method for inspecting hole pattern
JP2006105951A (en) * 2004-10-06 2006-04-20 Nikon Corp Defect inspection method
JP2008101982A (en) * 2006-10-18 2008-05-01 Kurita Water Ind Ltd Water quality evaluation method and device
JP2011141285A (en) * 2011-02-04 2011-07-21 Nikon Corp Method of inspecting defect
US8446578B2 (en) 2003-03-26 2013-05-21 Nikon Corporation Defect inspection apparatus, defect inspection method and method of inspecting hole pattern
WO2017149810A1 (en) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 Copper foil with carrier, production method for same, production method for coreless support with wiring layer, and production method for printed circuit board

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004233279A (en) * 2003-01-31 2004-08-19 Fujitsu Ltd Evaluation method of semiconductor wafer and manufacturing method of semiconductor device
JP2004294194A (en) * 2003-03-26 2004-10-21 Nikon Corp Device and method for inspecting defect, and method for inspecting hole pattern
JP4529366B2 (en) * 2003-03-26 2010-08-25 株式会社ニコン Defect inspection apparatus, defect inspection method, and hole pattern inspection method
US8446578B2 (en) 2003-03-26 2013-05-21 Nikon Corporation Defect inspection apparatus, defect inspection method and method of inspecting hole pattern
JP2006105951A (en) * 2004-10-06 2006-04-20 Nikon Corp Defect inspection method
JP2008101982A (en) * 2006-10-18 2008-05-01 Kurita Water Ind Ltd Water quality evaluation method and device
JP2011141285A (en) * 2011-02-04 2011-07-21 Nikon Corp Method of inspecting defect
WO2017149810A1 (en) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 Copper foil with carrier, production method for same, production method for coreless support with wiring layer, and production method for printed circuit board
WO2017150283A1 (en) * 2016-02-29 2017-09-08 三井金属鉱業株式会社 Copper foil with carrier, production method for same, production method for coreless support with wiring layer, and production method for printed circuit board
US10886146B2 (en) 2016-02-29 2021-01-05 Mitsui Mining & Smelting Co., Ltd. Copper foil with carrier, production method for same, production method for coreless support with wiring layer, and production method for printed circuit board

Also Published As

Publication number Publication date
JP3769996B2 (en) 2006-04-26

Similar Documents

Publication Publication Date Title
US9804103B2 (en) Inspection method, template substrate, and focus offset method
JP5444823B2 (en) SOI wafer inspection method
JP4773155B2 (en) Method for inspecting pattern formed on substrate, and inspection apparatus for performing the same
US20070229814A1 (en) Pattern defect inspection method, photomask manufacturing method, and display device substrate manufacturing method
JP5365581B2 (en) Evaluation method of wafer with thin film
US20020006497A1 (en) Simulated defective wafer and pattern defect inspection recipe preparing method
US7755753B2 (en) Defect inspection apparatus, sensitivity calibration method for the same, substrate for defect detection sensitivity calibration, and manufacturing method thereof
TWI546615B (en) Method of manufacturing a transfer mask and method of manufacturing semiconductor device
JP2001093951A (en) Defect-inspecting semiconductor substrate, and method of inspecting semiconductor substrate and monitor for inspecting the semiconductor substrate
JP2002162729A (en) Method and apparatus for testing pattern and method of manufacturing mask
JP3968209B2 (en) Photomask defect transfer characteristic evaluation method, photomask defect correction method, and semiconductor device manufacturing method
KR102464254B1 (en) Method of evaluating surface condition of photomask blank-associated substrate
KR0144489B1 (en) Process defect inspection method of semiconductor device
US20070035725A1 (en) Defect inspection apparatus, sensitivity calibration method for the same, substrate for defect detection sensitivity calibration, and manufacturing method thereof
JP2991661B2 (en) Semiconductor device process defect inspection method
JPH07231023A (en) Thin film shape measuring method
US6605482B2 (en) Process for monitoring the thickness of layers in a microelectronic device
JP4100514B2 (en) Manufacturing method of glass substrate for electronic device, manufacturing method of photomask blank, and manufacturing method of photomask
US20040165763A1 (en) Method for inspection of periodic grating structures on lithography masks
US7387965B2 (en) Reference pattern for creating a defect recognition level, method of fabricating the same and method of inspecting defects using the same
US7573568B2 (en) Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process
JP2009042072A (en) Film thickness quality discrimination method of thin film layer
JP2007298631A (en) Method for manufacturing photomask blank, and the photomask blank
JP2000162757A (en) Production of phase shift mask
KR20010003507A (en) Method for inspection a photomask

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040623

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060130

LAPS Cancellation because of no payment of annual fees