JP2001083545A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JP2001083545A
JP2001083545A JP26157199A JP26157199A JP2001083545A JP 2001083545 A JP2001083545 A JP 2001083545A JP 26157199 A JP26157199 A JP 26157199A JP 26157199 A JP26157199 A JP 26157199A JP 2001083545 A JP2001083545 A JP 2001083545A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
wiring
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26157199A
Other languages
Japanese (ja)
Inventor
Kenichi Chiyabara
健一 茶原
Takuya Takahashi
卓也 高橋
Kenichi Kizawa
賢一 鬼沢
Katsu Tamura
克 田村
Toshiteru Kaneko
寿輝 金子
Masamichi Terakado
正倫 寺門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP26157199A priority Critical patent/JP2001083545A/en
Publication of JP2001083545A publication Critical patent/JP2001083545A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve yield and to attain low cost by using a wiring film having excellent process stability. SOLUTION: A metallic film formed by adding Cr and Ti to an alloy consisting essentially of at least Mo and W is used as at least one constituting layer among gate wiring and data wiring of a liquid crystal display device. The wiring of 0.5 to 30 wt.% W composition range is used. The wiring of 0.5 to 20 wt.% Cr composition range is used. The wiring of 0.5 to 15 wt.% Ti composition range is used. The liquid crystal display device of high yield and low cost can be provided by using Mo-W-Cr film or Mo-W-Ti film of this invention as a wiring material.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は薄膜トランジスタ
(TFT)によって駆動するアクティブマトリクス型液
晶表示装置(TFT−LCD)に関する。
The present invention relates to an active matrix type liquid crystal display (TFT-LCD) driven by a thin film transistor (TFT).

【0002】[0002]

【従来の技術】薄型化・軽量化・高精細化が図れる画像
表示装置として、従来のブラウン管に比べ、薄膜トラン
ジスタ駆動液晶表示装置(TFT−LCD)の市場が拡
大している。TFT−LCDとは、ガラス基板上に形成
された、ゲート配線,データ配線,ゲート配線とデータ
配線の交点付近に作製された薄膜トランジスタ,薄膜ト
ランジスタに接続された画素電極,ゲート絶縁膜,絶縁
性保護膜と、対向基板と、前記ガラス基板と前記対向基
板との間に挟持された液晶層などから構成される。近年
のTFT−LCDの画面の大型化,高精細化が進行する
につれ、配線の低抵抗化,加工特性等に関する要請は厳
しくなりつつある。ゲート配線やデータ配線には、一般
に金属膜が用いられるが、TFT−LCDに低抵抗なM
o合金配線材料を適用した例として、Alのエッチング
液で加工可能なMo−W合金を適用した特開平6−31781
4 号公報が、AlとMoからなる多層膜を適用した例と
して特開平10−163463 号公報が知られている。
2. Description of the Related Art The market for a thin film transistor driven liquid crystal display (TFT-LCD) has been expanding as an image display device which can be made thinner, lighter and more precise than a conventional cathode ray tube. TFT-LCD refers to a gate wiring, a data wiring, a thin film transistor formed near an intersection of the gate wiring and the data wiring, a pixel electrode connected to the thin film transistor, a gate insulating film, and an insulating protective film formed on a glass substrate. , A counter substrate, and a liquid crystal layer sandwiched between the glass substrate and the counter substrate. With the recent increase in the size and definition of the TFT-LCD screen, demands for wiring resistance reduction, processing characteristics, and the like have been increasing. A metal film is generally used for the gate wiring and the data wiring.
As an example of applying an o-alloy wiring material, Japanese Unexamined Patent Publication No. Hei 6-31781 using a Mo-W alloy that can be processed with an Al etching solution is used.
Japanese Patent Application Laid-Open No. 10-163463 is known as Japanese Patent Application Publication No. 4-163463 as an example in which a multilayer film made of Al and Mo is applied.

【0003】[0003]

【発明が解決しようとする課題】TFT−LCDの大型
化・高精細化が進み、配線材料に対しては、加工性・低
抵抗・ガラス密着性といった要求が厳しくなり続けてい
る。製造プロセスの面ではTFT−LCDは、600mm
×800mmクラスという大型ガラス基板上に、厚さ数十
から数百ナノメートルのゲート配線,ゲート絶縁膜,半
導体層,データ配線,画素電極膜,対抗電極膜,絶縁性
保護膜等の複数の薄膜をホトリソグラフィ法で加工した
ミクロンオーダーの薄膜トランジスタが100万個程度
分布した構造を有し、大面積製造技術と微細加工技術が
共存する技術的特徴を持つため製造歩留りが低下し易す
い問題がある。このような製造プロセス上の特徴をもつ
TFT−LCDの製造工程において、低抵抗化に有利な配
線材料として従来技術で示したMo,Mo−W合金膜を
配線に用いた場合、抵抗は低く保つことはできるが、S
iN膜からなるゲート絶縁膜,絶縁性保護膜のドライエ
ッチング時のMo,Mo−Wのエッチング速度が速いた
め、Mo,Mo−W配線部分の抵抗増加や断線不良が発
生する。この問題は、TFT−LCDの大面積化が進ん
で加工面積が拡大し、また高精細化による微細加工化が
進んで配線幅が減少した場合、顕著になる。
As TFT-LCDs become larger and have higher definition, requirements for wiring materials such as workability, low resistance and glass adhesion continue to be strict. In terms of manufacturing process, TFT-LCD is 600mm
Multiple thin films such as gate wiring, gate insulating film, semiconductor layer, data wiring, pixel electrode film, counter electrode film, and insulating protective film with a thickness of several tens to several hundreds of nanometers on a large glass substrate of × 800 mm class. Has a structure in which about 1 million micron-order thin film transistors distributed by photolithography are distributed, and has a technical feature that large-area manufacturing technology and microfabrication technology coexist. . With such manufacturing process features
In the manufacturing process of the TFT-LCD, when the Mo or Mo-W alloy film shown in the prior art is used for the wiring as a wiring material advantageous for lowering the resistance, the resistance can be kept low.
Since the etching rate of Mo and Mo-W at the time of dry etching of the gate insulating film and the insulating protective film made of the iN film is high, the resistance of the Mo and Mo-W wiring portions increases and disconnection failure occurs. This problem becomes conspicuous when the area of the TFT-LCD is increased due to the increase in the area thereof, and when the width of the wiring is reduced due to the progress of the fine processing due to the high definition.

【0004】本発明の目的は、配線の断線不良を低減し
た液晶表示装置を提供することにある。
An object of the present invention is to provide a liquid crystal display device in which a disconnection failure of a wiring is reduced.

【0005】[0005]

【課題を解決するための手段】上述した課題は、次の各
項目によって達成される。
The above-mentioned objects are achieved by the following items.

【0006】複数のゲート配線と、複数のゲート配線に
交差するように形成された複数のデータ配線と、ゲート
配線と前記データ配線の交点付近に形成された薄膜トラ
ンジスタと、ゲート配線を被覆するゲート絶縁層と、保
護層とを有する基板と、基板に対向する対向基板と、前
記基板と前記対向基板との間に挟持された液晶層とを有
する液晶表示装置が、ゲート配線とデータ配線の少なく
とも一方が、単層膜又は多層膜であって、その構成層と
して少なくとも、MoとWを主体する合金にCr,Ti
が添加された金属膜を用いる構成である。
A plurality of gate wirings, a plurality of data wirings formed so as to intersect the plurality of gate wirings, a thin film transistor formed near an intersection of the gate wirings with the data wirings, and a gate insulation covering the gate wirings A liquid crystal display device having a substrate having a layer, a protective layer, a counter substrate facing the substrate, and a liquid crystal layer sandwiched between the substrate and the counter substrate, wherein at least one of a gate wiring and a data wiring is provided. Is a single-layer film or a multi-layer film, and at least Cr, Ti
This is a configuration using a metal film to which is added.

【0007】またこの金属膜のW組成は0.5 −30w
t%の範囲の金属膜を用いることが好ましい。
The W composition of this metal film is 0.5-30 w
It is preferable to use a metal film in the range of t%.

【0008】またこの金属膜のW組成は0.5 −20w
t%の範囲で、Cr組成は5−15wt%の範囲である
金属膜を用いることが好ましい。
The W composition of this metal film is 0.5-20 w
It is preferable to use a metal film having a Cr composition in the range of 5% to 15% by weight in the range of t%.

【0009】またこの前記金属膜のW組成は0.5 −1
5wt%の範囲で、Ti組成は5−20wt%の範囲で
ある金属膜を用いることが好ましい。
The W composition of the metal film is 0.5 -1.
It is preferable to use a metal film having a Ti composition in a range of 5 wt% and a Ti composition of 5 to 20 wt%.

【0010】[0010]

【発明の実施の形態】(実施例1)Mo膜,Mo−W
膜,Mo−W−Cr膜,Mo−W−Ti膜について、S
6ガスによるドライエッチング速度,比抵抗,ガラス
基板上の臨界強度を調べた実施例である。なお、臨界強
度とはガラス基板に対する膜の付着力の指標となるもの
で、スクラッチ試験を評価した。スクラッチ試験とは、
膜面に平行方向に振動させたダイアモンド針を膜面に接
触させ、膜と針の接触力を増加させてゆく方法であっ
て、接触力が付着力を越えた場合、膜剥離が発生するた
め、この方法によって膜の基板に対する付着力が評価で
きる。図1(a)(b)(c)はそれぞれ、ガラス基板上に作
製したMo−W膜,Mo−W−Cr膜,Mo−W−Ti
膜のドライエッチング速度,比抵抗,臨界強度のW組成
依存性である。Mo−(x)wt%W膜とし、W組成xを
横軸にとってある。Mo−W−Cr膜,Mo−W−Ti
膜については、Cr組成を0.5wt%と20wt%に
固定,Ti組成を0.5wt%と15wt%に固定した
場合のW組成xを横軸にとってある。ゲート配線,ドレ
ーン配線はゲート絶縁膜や絶縁性保護膜に用いられるS
iN膜の下層に配置されるが、SiN膜をSF6ガスを用
いてドライエッチングする際、ゲート配線,ドレーン配
線がドライエッチングされると抵抗増加や断線が生じ問
題となる。SiN膜のドライエッチングレートは約10
nm/secであるが、図1(a)に示すように純Moのド
ライエッチングレートは約2nm/sec で、SiN膜の
ドライエッチング時に純Moがエッチングされ抵抗が上
昇してしまう。MoにWを添加すると、ドライエッチン
グレートは低下するが、30wt% 添加しても約0.9
nm/secで十分低い値ではない。一方、Mo−W−C
r膜では、W組成0.5−30wt%,Cr組成0.5
−20wt%の範囲で、Mo−W−Ti膜では、W組成
0.5−30wt%,Ti組成0.5−15wt%の範囲
で、ドライエッチングレートは0.2nm/secと、Si
N膜の約50分の1と大きく減少した。SiN膜のドラ
イエッチング時間は、通常膜厚分のエッチング時間に対
し1.3 倍のドライエッチング時間に設定されるが、通
常のSiN膜が500nm,金属膜が200nmの膜厚に
対し、SiN膜のドライエッチング後に、金属配線の抵
抗はMo膜ではおよそ15%増に、Mo−30wt%W
膜ではおよそ8%増になるが、上記組成のMo−W−C
r膜,Mo−W−Ti膜では、抵抗上昇は1%以下であ
る。また、図1(b)に示すように、膜の比抵抗は、
W,Cr,Tiの添加に従い、徐々に増加する。Mo−
W−Cr膜では、W組成0.5 −30wt%,Cr組成
0.5−20wt%の範囲で、Mo−W−Ti膜では、
W組成0.5−30wt%,Ti組成0.5−15wt%
の範囲で比抵抗は13μΩcm以下となる。対角18イ
ンチ以上の解像度SXGA(縦1024本,横1280
本)では13μΩcm以下程度が必要である。また、図1
(c)のように、臨界強度は、純Mo膜で約50mNと
低いのに対し、Mo−W−Cr膜では、W組成0.5 −
30wt%,Cr組成0.5−20wt%の範囲で、M
o−W−Ti膜では、W組成0.5−30wt%,Ti
組成0.5 −15wt%の範囲で110mNと倍以上に
増加する。純Mo膜は、膜作製以後の加工工程で膜剥離
が発生するが上記組成のMo−W−Cr膜,Mo−W−
Ti膜では膜剥離は発生しない。以上のように、W組成
0.5−30wt%でCr組成0.5−20wt%のMo
−W−Cr膜、または、W組成0.5−30wt%でT
i組成0.5−15wt%のMo−W−Ti膜を用いる
ことで、純Mo膜に対しSF6 に対するエッチングレー
トが10分の1以下でガラス密着性は2倍以上で、比抵
抗が13μΩcm以下の配線が得られる。また、図2は、
より低抵抗な配線としてAl合金(比抵抗4−5μΩc
m)との積層化をした配線の断面形状である。Al合金
としては、Alを主体とし少なくともNd,Zr,L
a,Y,Smのいずれかを含有する合金膜を用いること
ができる。通常積層化した配線は、各層を異なるエッチ
ング液で加工する必要があるが、Mo−W−Cr膜,M
o−W−Ti膜は、Al合金膜のエッチング液である混
酸(りん酸:硝酸:酢酸:純水)で加工可能であり、1
回のエッチング工程で加工ができる特徴を持つ。図2
(a)はガラス基板2上の膜厚150から400nmの
Mo−W−Cr膜、Mo−W−Ti膜からなる単層配線
1の加工例、図2(b)は二層構造上層配線3に膜厚20
から200nmのMo−W−Cr膜,Mo−W−Ti膜
のいずれかを用い、二層構造下層配線4に膜厚100か
ら350nmのAl合金膜を配した場合の加工例、図2
(c)は三層構造上層配線5に膜厚20から200nm
のMo−W−Cr膜またはMo−W−Ti膜を、三層構
造中間層配線6に膜厚100から350nmのAl合金
膜を、三層構造下層配線に膜厚20から200nmのM
o−W−Cr膜またはMo−W−Ti膜を配した場合の
加工例である。
(Embodiment 1) Mo film, Mo-W
Film, Mo-W-Cr film and Mo-W-Ti film
This is an example in which a dry etching rate by F 6 gas, a specific resistance, and a critical strength on a glass substrate were examined. The critical strength is an index of the adhesive strength of the film to the glass substrate, and the scratch test was evaluated. What is a scratch test?
A method in which a diamond needle vibrated in a direction parallel to the film surface is brought into contact with the film surface to increase the contact force between the film and the needle.If the contact force exceeds the adhesive force, film peeling occurs. By this method, the adhesion of the film to the substrate can be evaluated. FIGS. 1A, 1B, and 1C respectively show a Mo-W film, a Mo-W-Cr film, and a Mo-W-Ti film formed on a glass substrate.
The W composition dependency of the dry etching rate, specific resistance, and critical strength of the film. The Mo- (x) wt% W film is used, and the W composition x is plotted on the horizontal axis. Mo-W-Cr film, Mo-W-Ti
For the film, the horizontal axis represents the W composition x when the Cr composition was fixed at 0.5 wt% and 20 wt% and the Ti composition was fixed at 0.5 wt% and 15 wt%. Gate wiring and drain wiring are used for gate insulating films and insulating protective films.
Although placed below the iN film, when the SiN film is dry-etched using SF 6 gas, if the gate wiring and the drain wiring are dry-etched, resistance increase and disconnection may occur. The dry etching rate of the SiN film is about 10
The dry etching rate of pure Mo is about 2 nm / sec, as shown in FIG. 1A, and pure Mo is etched during dry etching of the SiN film to increase the resistance. When W is added to Mo, the dry etching rate is reduced, but even when 30 wt% is added, about 0.9 is added.
It is not a sufficiently low value in nm / sec. On the other hand, Mo-WC
In the r film, the W composition is 0.5 to 30 wt% and the Cr composition is 0.5.
In the range of −20 wt%, the Mo—W—Ti film has a W composition of 0.5 to 30 wt%, a Ti composition of 0.5 to 15 wt%, a dry etching rate of 0.2 nm / sec, and a Si content.
It was greatly reduced to about 1/50 of the N film. The dry etching time of the SiN film is set to be 1.3 times as long as the etching time for the normal film thickness. The normal SiN film is 500 nm and the metal film is 200 nm. After dry etching, the resistance of the metal wiring is increased by about 15% in the case of the Mo film,
In the film, the increase is about 8%.
In the case of the r film and the Mo-W-Ti film, the resistance rise is 1% or less. Also, as shown in FIG. 1B, the specific resistance of the film is:
It gradually increases with the addition of W, Cr and Ti. Mo-
In the case of the W—Cr film, the W composition is in the range of 0.5-30 wt% and the Cr composition is in the range of 0.5-20 wt%.
W composition 0.5-30 wt%, Ti composition 0.5-15 wt%
, The specific resistance is 13 μΩcm or less. SXGA with a resolution of 18 inches or more (1024 vertical, 1280 horizontal)
In this case, about 13 μΩcm or less is required. FIG.
As shown in (c), the critical strength of the pure Mo film is as low as about 50 mN, whereas the Mo—W—Cr film has a W composition of 0.5 −
In a range of 30 wt% and a Cr composition of 0.5 to 20 wt%, M
In the o-W-Ti film, the W composition is 0.5-30 wt%,
When the composition is in the range of 0.5 to 15 wt%, it is more than doubled to 110 mN. In a pure Mo film, film peeling occurs in a processing step after the film is formed, but the Mo—W—Cr film and the Mo—W—
No film peeling occurs in the Ti film. As described above, Mo of 0.5 to 30 wt% of W composition and 0.5 to 20 wt% of Cr composition is obtained.
-W-Cr film or W composition at 0.5-30 wt%
By using a Mo—W—Ti film having an i composition of 0.5 to 15 wt%, the etching rate of SF 6 with respect to the pure Mo film is 1/10 or less, the glass adhesion is twice or more, and the specific resistance is 13 μΩcm. The following wiring is obtained. Also, FIG.
Al alloy (specific resistance 4-5μΩc
m) is a cross-sectional shape of the wiring laminated. The Al alloy is mainly composed of Al and at least Nd, Zr, L
An alloy film containing any of a, Y, and Sm can be used. Normally, in a laminated wiring, it is necessary to process each layer with a different etching solution.
The oW-Ti film can be processed with a mixed acid (phosphoric acid: nitric acid: acetic acid: pure water) which is an etching solution for the Al alloy film.
It has the feature that it can be processed in a single etching process. FIG.
FIG. 2A shows a processing example of a single-layer wiring 1 made of a Mo—W—Cr film and a Mo—W—Ti film having a thickness of 150 to 400 nm on a glass substrate 2, and FIG. Film thickness 20
Processing example in which an Al alloy film having a film thickness of 100 to 350 nm is disposed on the lower wiring 4 having a two-layer structure using either a Mo-W-Cr film or a Mo-W-Ti film having a thickness of 200 to 200 nm, FIG.
(C) shows a film thickness of 20 to 200 nm for the three-layer structure upper wiring 5.
Mo-W-Cr film or Mo-W-Ti film, an Al alloy film having a thickness of 100 to 350 nm for the three-layer structure intermediate wiring 6, and a M-layer having a thickness of 20 to 200 nm for the lower wiring for the three-layer structure.
This is a processing example when an o-W-Cr film or a Mo-W-Ti film is provided.

【0011】(実施例2)続いて、Mo−25wt%W
−10wt%Cr膜を、横電界液晶駆動方式の液晶表示
装置のゲート配線,ドレーン配線に適用した例である。
ここで、横電界液晶駆動方式とは液晶を挟持するガラス
基板面に対し、水平方向に電界を加えて液晶分子を駆動
する方法で、視野角を広くできる特徴がある。図3は、
作製した液晶表示装置の画素とその周辺部分の平面パタ
ーンである、画素の構成要素の中のゲート配線8,対向
電極9,データ配線10,ドレーン電極11,薄膜トラ
ンジスタ(TFT)12を示してある。ただし、対向電
極9はゲート配線8と同一薄膜から、ホトリソグラフィ
法にて加工されたものであり、ドレーン電極11はデー
タ配線10と同一薄膜から、ホトリソグラフィ法にて加
工されたものである。図4は切断線A−A′の断面図で
ある。表示パネルはTFTガラス基板13の一方の表面
に、ゲート配線14,対向電極下層17,対向電極中間
層18,対向電極上層19,ゲート絶縁膜上層のSiN
膜20,真性半導体21,N型半導体22,データ配線
10,ドレーン電極11,保護膜23,配向膜24を形
成したものと、対向ガラス基板25の一方の表面に、カ
ラーフィルタ26,ブラックマトリクス27,対向基板
保護膜28,対向基板配向膜29を形成したものと、T
FTガラス基板13と対向ガラス基板25に挟持された
液晶層30と、偏向板31と、対向偏向板32で構成さ
れる。
(Embodiment 2) Subsequently, Mo-25 wt% W
This is an example in which a −10 wt% Cr film is applied to a gate wiring and a drain wiring of a liquid crystal display device of a lateral electric field liquid crystal driving method.
Here, the lateral electric field liquid crystal driving method is a method in which a liquid crystal molecule is driven by applying an electric field in a horizontal direction to a glass substrate surface sandwiching the liquid crystal, and has a feature that a viewing angle can be widened. FIG.
A gate wiring 8, a counter electrode 9, a data wiring 10, a drain electrode 11, and a thin film transistor (TFT) 12 are shown as a planar pattern of a pixel of a liquid crystal display device and a peripheral portion thereof, which are components of the pixel. However, the counter electrode 9 is formed from the same thin film as the gate wiring 8 by photolithography, and the drain electrode 11 is formed from the same thin film as the data wiring 10 by photolithography. FIG. 4 is a sectional view taken along the line AA '. The display panel has a gate glass 14, a counter electrode lower layer 17, a counter electrode intermediate layer 18, a counter electrode upper layer 19, and a gate insulating film upper layer SiN on one surface of a TFT glass substrate 13.
A film 20, an intrinsic semiconductor 21, an N-type semiconductor 22, a data wiring 10, a drain electrode 11, a protective film 23, an alignment film 24, a color filter 26, a black matrix 27 on one surface of a counter glass substrate 25. , A counter substrate protection film 28 and a counter substrate alignment film 29 are formed.
It comprises a liquid crystal layer 30 sandwiched between the FT glass substrate 13 and the opposing glass substrate 25, a deflecting plate 31, and an opposing deflecting plate 32.

【0012】図5は、製造工程のフローチャートであ
る。先ず、TFTガラス基板13の片側全面上に、DC
スパッタ法にて、厚さ200nmのMo−25wt%W
−10wt%Cr膜14をスパッタ成膜する。基板温度
は120℃、Ar圧力は0.3Paである。ホト工程
(ホトレジストを塗付して、マスクを用いた選択パター
ン露光を行い、パターン現像まで:この作業を以後ホト
工程と呼ぶ)を、合金膜上に行い、その後PAN混酸
(りん酸:硝酸:酢酸:純水=65:9.6:3.4:2
5.3vol%,40℃)によって金属膜のエッチングを行
いゲート配線下層14及び対向電極19のパターンを作
製する。次に、TFTガラス基板13上のゲート配線及
び対向電極9パターンの上に、SiN膜20(厚さ15
0nm),真性半導体21(非晶質Si,厚さ200n
m),N型半導体22(非晶質Si,厚35nm)をプ
ラズマCVD装置にて、基板温度を300℃として連続
でCVD成膜する。ここで、ホト工程を行い、真性半導
体21,N型半導体22をエッチング(SF6 ガス使
用)でパターン加工する。続いて、厚さ200nmのM
o−25wt%W−10wt%Cr膜を、DCスパッタ
法(基板温度130℃,Ar圧力0.3P)でスパッタ成
膜する。ここで、ホト工程を行い、その後PAN混酸
(りん酸:硝酸:酢酸:純水=65:9.6:3.4:2
5.3vol%,40℃)によって金属膜のエッチングを行
いデータ配線10,ドレーン電極11を形成する。さら
に、プラズマCVD装置を用いてSiN保護膜23(厚
さ500nm)をCVD成膜する。この後、端子部の取
り出しのため、さらにSiN保護膜23をホトリソグラ
フィ及びSF6 ガスを用いたドライエッチングにより加
工する。
FIG. 5 is a flowchart of the manufacturing process. First, on the entire surface of one side of the TFT glass substrate 13, DC
Mo-25wt% W of 200nm thickness by sputtering
A -10 wt% Cr film 14 is formed by sputtering. The substrate temperature is 120 ° C. and the Ar pressure is 0.3 Pa. A photo process (applying a photoresist, performing selective pattern exposure using a mask, and performing pattern development: this operation is hereinafter referred to as a photo process) is performed on the alloy film, and then a PAN mixed acid (phosphoric acid: nitric acid: Acetic acid: pure water = 65: 9.6: 3.4: 2
(5.3 vol%, 40 ° C.) to etch the metal film to form a pattern of the gate wiring lower layer 14 and the counter electrode 19. Next, the SiN film 20 (having a thickness of 15
0 nm), intrinsic semiconductor 21 (amorphous Si, thickness 200 n)
m), N-type semiconductor 22 (amorphous Si, 35 nm thick) is continuously formed by CVD using a plasma CVD apparatus at a substrate temperature of 300 ° C. Here, a photo process is performed, and the intrinsic semiconductor 21 and the N-type semiconductor 22 are patterned by etching (using SF 6 gas). Subsequently, a 200 nm thick M
An o-25 wt% W-10 wt% Cr film is formed by DC sputtering (substrate temperature: 130 ° C., Ar pressure: 0.3 P). Here, a photo process is performed, and then a PAN mixed acid (phosphoric acid: nitric acid: acetic acid: pure water = 65: 9.6: 3.4: 2).
(5.3 vol%, 40 ° C.) to etch the metal film to form the data wiring 10 and the drain electrode 11. Further, an SiN protective film 23 (thickness: 500 nm) is formed by CVD using a plasma CVD apparatus. Thereafter, the SiN protective film 23 is further processed by photolithography and dry etching using SF 6 gas for taking out the terminal portion.

【0013】図6は、表示パネル周辺部の概略を示す平
面図である。表示パネルを作製する場合は、TFTガラ
ス基板13と対向ガラス基板25を貼り合わせたシール
パターン34の開口部35から液晶を封入する。画面部
36に対し、ゲート端子群37とデータ端子群38が図
に示したように配置される。TFTガラス基板13には
互いに平行な複数のゲート配線8(走査信号線または水
平信号線)と、ゲート配線8と交差して形成された互い
に平行なデータ配線10(映像信号線または垂直信号
線)が形成されている。隣接する2本のゲート配線8と
隣接する2本のデータ配線10で囲まれた領域が画素領
域である。本実施例のように、ゲート配線,ドレーン配
線にMo−25wt%W−10wt%Cr膜を用いるこ
とで、SiN膜からなるゲート絶縁膜,絶縁性保護膜の
ドライエッチング時のゲート配線,ドレーン配線のエッ
チングを防止することができ、配線の断線不良等の低減
が可能となる。
FIG. 6 is a plan view schematically showing a peripheral portion of the display panel. When a display panel is manufactured, liquid crystal is sealed through an opening 35 of a seal pattern 34 in which the TFT glass substrate 13 and the opposing glass substrate 25 are bonded. A gate terminal group 37 and a data terminal group 38 are arranged on the screen section 36 as shown in the figure. A plurality of gate lines 8 (scanning signal lines or horizontal signal lines) parallel to each other and data lines 10 (video signal lines or vertical signal lines) parallel to each other are formed on the TFT glass substrate 13. Are formed. A region surrounded by two adjacent gate lines 8 and two adjacent data lines 10 is a pixel region. As in the present embodiment, by using a Mo-25 wt% W-10 wt% Cr film for the gate wiring and the drain wiring, the gate wiring and the drain wiring at the time of dry etching of the gate insulating film made of the SiN film and the insulating protective film are used. Etching can be prevented, and wiring disconnection defects and the like can be reduced.

【0014】(実施例3)続いて、Mo−25wt%W
−10wt%Cr膜を、縦電界駆動方式の液晶表示装置
のゲート配線,ドレーン配線に適用した例である。図7
は、作製した液晶表示装置の1つ画素とその周辺部分の
平面パターンである。画素の構成要素の中のゲート配線
8,データ配線10,遮光膜39,透明画素電極40,
TFT12を示してある。図8は切断線A−A′の断面
図である。表示パネルはTFTガラス基板13の一方の
表面にゲート配線下層14,ゲート配線中間層15,ゲ
ート配線上層16,ゲート絶縁膜のSiN膜20,真性
半導体21,N型半導体22,データ配線10,保護膜
23,透明画素電極40,配向膜24を形成したもの
と、対向ガラス基板25の一方の表面にカラーフィルタ
26,対向基板保護膜28,透明画素電極40,対向基
板配向膜29を形成したものと、TFTガラス基板13
と対向ガラス基板25に挟持された液晶層30と、偏向
板31と、対向偏向板32で構成される。
Example 3 Subsequently, Mo-25 wt% W
This is an example in which a −10 wt% Cr film is applied to a gate wiring and a drain wiring of a vertical electric field driving type liquid crystal display device. FIG.
Is a planar pattern of one pixel of the manufactured liquid crystal display device and its peripheral portion. Gate wiring 8, data wiring 10, light shielding film 39, transparent pixel electrode 40,
The TFT 12 is shown. FIG. 8 is a sectional view taken along the line AA '. The display panel has a gate wiring lower layer 14, a gate wiring intermediate layer 15, a gate wiring upper layer 16, an SiN film 20 as a gate insulating film, an intrinsic semiconductor 21, an N-type semiconductor 22, a data wiring 10, a protection layer on one surface of a TFT glass substrate 13. One in which a film 23, a transparent pixel electrode 40, and an alignment film 24 are formed, and another in which a color filter 26, a counter substrate protection film 28, a transparent pixel electrode 40, and a counter substrate alignment film 29 are formed on one surface of a counter glass substrate 25. And the TFT glass substrate 13
, A liquid crystal layer 30 sandwiched between opposed glass substrates 25, a deflecting plate 31, and an opposed deflecting plate 32.

【0015】図9は、製造工程のフローチャートであ
る。先ず、TFTガラス基板13の片側全面上に、DC
スパッタ法で、厚さ200nmのMo−25wt%W−
10wt%Cr膜14を、スパッタ成膜する。基板温度
は130℃、Ar圧力は0.3Paである。ホト工程(ホ
トレジストを塗付して、マスクを用いた選択パターン露
光を行い、パターン現像まで:この作業を以後ホト工程
と呼ぶ)を、合金膜上に行い、その後混酸(りん酸:硝
酸:酢酸:純水=65:9.6:3.4:25.3vol%,
40℃)によって金属膜のエッチングを行いゲート配線
8及び遮光膜39のパターンを作製する。次に、TFT
ガラス基板13上のゲート配線8及び遮光膜39パター
ンの上に、SiN膜20(厚さ150nm),真性半導
体21(非晶質Si,厚さ200nm),N型半導体2
2(非晶質Si,厚さ35nm)をプラズマCVD装置
にて、基板温度を300℃としてCVD成膜する。ここ
で、ホト工程を行い、真性半導体21,N型半導体22
をエッチング(SF6ガス使用)でパターン加工する。続
いて、厚さ200nmのMo−25wt%W−10wt
%Cr膜を、DCスパッタ法にて基板温度を130℃と
しスパッタ成膜する。ホト工程を行い、その後混酸(り
ん酸:硝酸:酢酸:純水=65:9.6:3.4:25.
3vol%,40℃)によって金属膜のエッチングを行い
データ配線10を形成し、データ配線パターンをマスク
として、N型半導体22をドライエッチング(SF6
ス使用)でパターン加工する。さらに、プラズマCVD
装置を用いてSiN保護膜23(厚さ500nm)をC
VD成膜する。ホト工程により保護膜23をドライエッ
チング(SF6 ガス使用)し、スポット上にデータ配線
10を露出させるスルーホールを形成する。ここで、ス
パッタターゲットに[In23−SnO2(10wt
%)]を用いてDCスパッタ装置で、スズ添加酸化イン
ジウム(ITO)透明画素電極40をスパッタ成膜す
る。基板温度は215℃とし、スパッタガスには、Ar
とO2 の混合ガスを用いた。ホト工程をし、透明画素電
極33をHBrを用い30℃でエッチングし所定パター
ンを作製する。こうして、液晶表示装置のTFT基板が
作製される。
FIG. 9 is a flowchart of the manufacturing process. First, on the entire surface of one side of the TFT glass substrate 13, DC
By sputtering method, Mo-25wt% W-
A 10 wt% Cr film 14 is formed by sputtering. The substrate temperature is 130 ° C. and the Ar pressure is 0.3 Pa. A photo-process (coating a photoresist, performing selective pattern exposure using a mask, and performing pattern development: this operation is hereinafter referred to as a photo-process) is performed on the alloy film, and then a mixed acid (phosphoric acid: nitric acid: acetic acid) : Pure water = 65: 9.6: 3.4: 25.3vol%,
At 40 ° C.), the metal film is etched to form patterns of the gate wiring 8 and the light shielding film 39. Next, TFT
An SiN film 20 (150 nm thick), an intrinsic semiconductor 21 (amorphous Si, 200 nm thick), an N-type semiconductor 2
2 (amorphous Si, thickness 35 nm) is formed by CVD using a plasma CVD apparatus at a substrate temperature of 300 ° C. Here, a photo process is performed, and the intrinsic semiconductor 21 and the N-type semiconductor 22 are formed.
Is patterned by etching (using SF 6 gas). Subsequently, a 200 nm thick Mo-25 wt% W-10 wt
A% Cr film is formed by sputtering at a substrate temperature of 130 ° C. by a DC sputtering method. A photo process is performed, and then a mixed acid (phosphoric acid: nitric acid: acetic acid: pure water = 65: 9.6: 3.4: 25.
(3 vol%, 40 ° C.), the metal film is etched to form the data wiring 10, and the N-type semiconductor 22 is patterned by dry etching (using SF 6 gas) using the data wiring pattern as a mask. Furthermore, plasma CVD
The SiN protective film 23 (thickness 500 nm) is
A VD film is formed. The protection film 23 is dry-etched (using SF 6 gas) by a photo process to form a through hole exposing the data wiring 10 on the spot. Here, [In 2 O 3 -SnO 2 (10 wt.
%)], A tin-added indium oxide (ITO) transparent pixel electrode 40 is formed by sputtering using a DC sputtering apparatus. The substrate temperature was 215 ° C., and the sputtering gas was Ar
And a mixed gas of O 2 was used. A photolithography process is performed, and the transparent pixel electrode 33 is etched at 30 ° C. using HBr to form a predetermined pattern. Thus, a TFT substrate of the liquid crystal display device is manufactured.

【0016】図3は、表示パネル周辺部の概略を示す平
面図である。表示パネルを作製する場合は、TFTガラ
ス基板13と対向ガラス基板25を貼り合わせたシール
パターン34の開口部35から液晶を封入する。画面部
36に対し、ゲート端子群37とドレーン端子群38が
図に示したように配置される。TFT基板13には互い
に平行な複数のゲート配線8(走査信号線または水平信
号線)と、ゲート配線8と交差して形成された互いに平
行なデータ配線10(映像信号線または垂直信号線)が
形成されている。隣接する2本のゲート配線8と隣接す
る2本のデータ配線10で囲まれた領域が画素領域で、
ほぼ全面に透明画素電極40が形成されている。本実施
例のように、ゲート配線,ドレーン配線にMo−25w
t%W−10wt%Cr膜を用いることで、SiN膜か
らなるゲート絶縁膜,絶縁性保護膜のドライエッチング
時のゲート配線,ドレーン配線のエッチングを防止する
ことができ、配線の断線不良等の低減が可能となる。
FIG. 3 is a plan view schematically showing a peripheral portion of the display panel. When a display panel is manufactured, liquid crystal is sealed through an opening 35 of a seal pattern 34 in which the TFT glass substrate 13 and the opposing glass substrate 25 are bonded. A gate terminal group 37 and a drain terminal group 38 are arranged on the screen unit 36 as shown in the figure. A plurality of gate lines 8 (scanning signal lines or horizontal signal lines) parallel to each other and parallel data lines 10 (video signal lines or vertical signal lines) formed crossing the gate lines 8 are formed on the TFT substrate 13. Is formed. A region surrounded by two adjacent gate lines 8 and two adjacent data lines 10 is a pixel region,
A transparent pixel electrode 40 is formed on almost the entire surface. As in the present embodiment, Mo-25w is applied to the gate wiring and the drain wiring.
By using the t% W-10 wt% Cr film, it is possible to prevent the gate wiring and the drain wiring from being etched during the dry etching of the gate insulating film and the insulating protective film made of the SiN film, and to prevent the disconnection of the wiring from occurring. Reduction is possible.

【0017】本発明のMo−W−Cr膜又はMo−W−
Ti膜を少なくともゲート配線,ドレーン配線の一方に
用いることで、SiN膜からなるゲート絶縁膜,絶縁性
保護膜のドライエッチング時のゲート配線,ドレーン配
線の少なくとも一方のドライエッチングを防止すること
ができ、配線の断線不良等を低減することができ、安価
な液晶表示装置を提供できる効果がある。
The Mo—W—Cr film or Mo—W— film of the present invention
By using the Ti film for at least one of the gate wiring and the drain wiring, it is possible to prevent dry etching of at least one of the gate wiring and the drain wiring during dry etching of the gate insulating film and the insulating protective film made of the SiN film. In addition, it is possible to reduce the disconnection failure of the wiring and the like, and to provide an inexpensive liquid crystal display device.

【0018】[0018]

【発明の効果】本発明によれば、配線の断線不良を低減
した液晶表示装置を提供することができる。
According to the present invention, it is possible to provide a liquid crystal display device in which the disconnection failure of the wiring is reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】ドライエッチングレート,比抵抗,臨界強度の
膜組成依存性。
FIG. 1 shows the dependence of dry etching rate, specific resistance and critical strength on film composition.

【図2】配線の断面構造。FIG. 2 is a cross-sectional structure of a wiring.

【図3】画素とその周辺部分の平面図。FIG. 3 is a plan view of a pixel and its peripheral portion.

【図4】図2の切断線A−A′の断面図。FIG. 4 is a sectional view taken along line AA ′ of FIG. 2;

【図5】横電界駆動液晶表示装置の製造フローチャー
ト。
FIG. 5 is a manufacturing flowchart of a liquid crystal display device driven by a lateral electric field.

【図6】液晶表示装置の概略平面図。FIG. 6 is a schematic plan view of a liquid crystal display device.

【図7】縦電界駆動液晶表示装置の画素とその周辺部分
の平面図。
FIG. 7 is a plan view of a pixel of a vertical electric field driving liquid crystal display device and its peripheral portion.

【図8】図6の切断線A−A′の断面図。FIG. 8 is a sectional view taken along line AA ′ of FIG. 6;

【図9】縦電界駆動液晶表示装置の製造フローチャー
ト。
FIG. 9 is a manufacturing flowchart of a vertical electric field driving liquid crystal display device.

【符号の説明】[Explanation of symbols]

1…単層配線、2…ガラス基板、3…二層構造上層配
線、4…二層構造下層配線、5…三層構造上層配線膜、
6…三層構造中間層配線、7…三層構造下層配線、8,
14…ゲート配線、9,17…対向電極、10…データ
配線、11…ドレーン電極、12…薄膜トランジスタ
(TFT)、13…TFTガラス基板、20…SiN
膜、21…真性半導体、22…N型半導体、23…保護
膜、24…配向膜、25…対向ガラス基板、26…カラ
ーフィルタ、27…ブラックマトリクス、28…対向基
板保護膜、29…対向基板配向膜、30…液晶層、31
…偏向板、32…対向偏向板、34…シールパターン、
35…開口部、36…画面部、37…ゲート端子群、3
8…データ端子群、39…遮光膜、40…透明画素電
極、41…共通透明電極。
DESCRIPTION OF SYMBOLS 1 ... Single layer wiring, 2 ... Glass substrate, 3 ... Double layer structure upper layer wiring, 4 ... Double layer structure lower layer wiring, 5 ... Triple layer structure upper layer wiring film,
6 ... three-layer structure middle layer wiring, 7 ... three-layer structure lower layer wiring, 8,
14 gate wiring, 9, 17 counter electrode, 10 data wiring, 11 drain electrode, 12 thin film transistor (TFT), 13 TFT glass substrate, 20 SiN
Film, 21: intrinsic semiconductor, 22: N-type semiconductor, 23: protective film, 24: alignment film, 25: counter glass substrate, 26: color filter, 27: black matrix, 28: counter substrate protective film, 29: counter substrate Alignment film, 30 ... liquid crystal layer, 31
... Deflecting plate, 32… opposed deflecting plate, 34… seal pattern,
35 ... opening, 36 ... screen, 37 ... gate terminal group, 3
8 Data terminal group, 39 light shielding film, 40 transparent pixel electrode, 41 common transparent electrode.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鬼沢 賢一 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 田村 克 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 金子 寿輝 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 寺門 正倫 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 Fターム(参考) 2H092 GA14 HA28 JA24 JA33 JB24 JB33 KA05 KA12 KB05 MA05 MA07 MA18 NA15 NA29 PA08 PA09 5C094 AA42 AA43 AA44 BA03 BA43 CA19 DA13 EA03 EA04 EA07 FB02 FB12 JA01  ──────────────────────────────────────────────────続 き Continuing on the front page (72) Kenichi Onizawa 7-1-1, Omikacho, Hitachi City, Ibaraki Prefecture Inside the Hitachi Research Laboratory, Hitachi, Ltd. No. 1 Inside Hitachi, Ltd.Hitachi Research Laboratories (72) Inventor Toshiki Kaneko 3300 Hayano, Mobara-shi, Chiba Prefecture Inside Display Group, Hitachi, Ltd. (72) Inventor Masanori Terado 3300 Hayano, Mobara-shi, Chiba Hitachi, Ltd. F-term in the display group of the factory (reference) 2H092 GA14 HA28 JA24 JA33 JB24 JB33 KA05 KA12 KB05 MA05 MA07 MA18 NA15 NA29 PA08 PA09 5C094 AA42 AA43 AA44 BA03 BA43 CA19 DA13 EA03 EA04 EA07 FB02 FB12 JA01

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】複数のゲート配線と、前記複数のゲート配
線に交差するように形成された複数のデータ配線と、前
記ゲート配線と前記データ配線の交点付近に形成された
薄膜トランジスタと、前記ゲート配線を被覆するゲート
絶縁層と、保護層とを有する基板と、前記基板に対向す
る対向基板と、前記基板と前記対向基板との間に挟持さ
れた液晶層とを有する液晶表示装置において、前記ゲー
ト配線と前記データ配線の少なくとも一方が、単層膜又
は多層膜であって、その構成層としてMoとWを主体す
る合金にCr,Tiから選んだ少なくとも一方が添加さ
れた金属膜を有することを特徴とする液晶表示装置。
A plurality of gate lines, a plurality of data lines formed so as to intersect the plurality of gate lines, a thin film transistor formed near an intersection of the gate lines and the data lines, and the gate line. A substrate having a gate insulating layer covering the substrate, a protective layer, a counter substrate facing the substrate, and a liquid crystal layer sandwiched between the substrate and the counter substrate; At least one of the wiring and the data wiring is a single-layer film or a multilayer film, and has a metal film in which at least one selected from Cr and Ti is added to an alloy mainly composed of Mo and W as a constituent layer thereof. Characteristic liquid crystal display device.
【請求項2】前記WのW組成は、0.5 −30wt%の
範囲である請求項1の液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein the W composition of said W is in the range of 0.5-30 wt%.
【請求項3】前記CrのCr組成は、0.5 −20wt
%の範囲である請求項1の液晶表示装置。
3. The Cr composition of the Cr is 0.5-20 wt.
%.
【請求項4】前記TiのTi組成は、0.5 −15wt
%の範囲である請求項1の液晶表示装置。
4. The method according to claim 1, wherein said Ti has a Ti composition of 0.5-15 wt.
%.
【請求項5】前記多層膜は2層膜であって、その構成層
として少なくともAlまたはAlを主体とする合金膜を
有する請求項1の液晶表示装置。
5. The liquid crystal display device according to claim 1, wherein said multilayer film is a two-layer film, and has at least Al or an alloy film mainly composed of Al as a constituent layer thereof.
【請求項6】前記多層膜は3層膜であって、その構成層
として少なくともAlまたはAlを主体とする合金膜を
有する請求項1の液晶表示装置。
6. The liquid crystal display device according to claim 1, wherein said multilayer film is a three-layer film, and has at least Al or an alloy film mainly composed of Al as a constituent layer thereof.
【請求項7】請求項5又は6に記載の液晶表示装置であ
って、前記Alを主体とする合金膜は、Alを主体とし
少なくともNd,Zr,La,Y,Smのいずれかを含
有する合金膜であることを特徴とする液晶表示装置。
7. The liquid crystal display device according to claim 5, wherein the alloy film mainly composed of Al is mainly composed of Al and contains at least one of Nd, Zr, La, Y, and Sm. A liquid crystal display device comprising an alloy film.
【請求項8】請求項1から7のいずれかに記載の液晶表
示装置において、前記トランジスタに接続されたドレー
ン電極と、ドレーン電極に対向して配置された対向電極
を有し、前記ゲート配線と前記データと前記ドレーン電
極と前記対向電極の少なくとも1つに、単層膜又は多層
膜であってその構成層としてMoとWを主体する合金に
Cr,Tiから選んだ少なくとも一方が添加された金属
膜を有することを特徴とする液晶表示装置。
8. The liquid crystal display device according to claim 1, further comprising: a drain electrode connected to the transistor; and a counter electrode disposed opposite to the drain electrode, wherein the gate wiring is connected to the drain electrode. A metal in which at least one selected from Cr and Ti is added to an alloy mainly composed of Mo and W as a constituent layer of a single-layer film or a multilayer film in at least one of the data, the drain electrode, and the counter electrode. A liquid crystal display device comprising a film.
【請求項9】請求項1から7のいずれかに記載の液晶表
示装置において、前記トランジスタに接続されたドレー
ン電極を有し、前記ゲート配線と前記データと前記ドレ
ーン電極と前記対向電極の少なくとも1つに、単層膜又
は多層膜であってその構成層としてMoとWを主体する
合金にCr,Tiから選んだ少なくとも一方が添加され
た金属膜を有することを特徴とする液晶表示装置。
9. The liquid crystal display device according to claim 1, further comprising a drain electrode connected to said transistor, wherein at least one of said gate line, said data, said drain electrode and said counter electrode is provided. Finally, a liquid crystal display device comprising a metal film which is a single-layer film or a multi-layer film and whose constituent layer is an alloy mainly composed of Mo and W and at least one of Cr and Ti added thereto.
JP26157199A 1999-09-16 1999-09-16 Liquid crystal display device Pending JP2001083545A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26157199A JP2001083545A (en) 1999-09-16 1999-09-16 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26157199A JP2001083545A (en) 1999-09-16 1999-09-16 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2001083545A true JP2001083545A (en) 2001-03-30

Family

ID=17363771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26157199A Pending JP2001083545A (en) 1999-09-16 1999-09-16 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2001083545A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012031521A (en) * 2011-09-12 2012-02-16 Idemitsu Kosan Co Ltd Sputtering target and transparent conductive film
US8920683B2 (en) 2005-09-01 2014-12-30 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film and transparent electrode
US20210238711A1 (en) * 2020-01-31 2021-08-05 Massachusetts Institute Of Technology Molybdenum-containing alloys and associated systems and methods
US11650193B2 (en) 2012-03-12 2023-05-16 Massachusetts Institute Of Technology Stable binary nanocrystalline alloys and methods of identifying same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8920683B2 (en) 2005-09-01 2014-12-30 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film and transparent electrode
JP2012031521A (en) * 2011-09-12 2012-02-16 Idemitsu Kosan Co Ltd Sputtering target and transparent conductive film
US11650193B2 (en) 2012-03-12 2023-05-16 Massachusetts Institute Of Technology Stable binary nanocrystalline alloys and methods of identifying same
US20210238711A1 (en) * 2020-01-31 2021-08-05 Massachusetts Institute Of Technology Molybdenum-containing alloys and associated systems and methods
CN115210018A (en) * 2020-01-31 2022-10-18 麻省理工学院 Molybdenum-containing alloys and related systems and methods

Similar Documents

Publication Publication Date Title
KR100190023B1 (en) Tft-lcd and fabrication method thereof
JPH10213809A (en) Liquid crystal display device and its production
US20010040649A1 (en) Manufacturing method of a liquid crystal display
JPH10282528A (en) Liquid crystal display device and its production
JPH10253992A (en) Liquid crystal display device, and production thereof
JP2000284326A (en) Liquid crystal display device and its production
JPH06258661A (en) Liquid crystal display device
JPH06250210A (en) Liquid crystal display device and its production
JPH04372934A (en) Manufacture of array substrate for liquid crystal display device
JPH0843853A (en) Liquid crystal display device and its production
JP2001083545A (en) Liquid crystal display device
JP4381691B2 (en) Substrate for liquid crystal display device, liquid crystal display device including the same, and manufacturing method thereof
JP3252299B2 (en) Thin film transistor matrix and method of manufacturing the same
JPH11326942A (en) Liquid crystal display element, liquid crystal display device using the element, parallel electric field type liquid crystal display device, and reflection type liquid crystal display device
JP2000305104A (en) Liquid crystal display device and manufacture thereof
JP3169322B2 (en) Active matrix substrate and manufacturing method thereof
JPH06130415A (en) Manufacture of tft matrix
JPH08262491A (en) Liquid crystal display element and its production
JPH05216069A (en) Production of lower substrate of active matrix liquid crystal display
JP3199873B2 (en) Method for forming titanium pattern and method for manufacturing liquid crystal display device
JP2968269B2 (en) Manufacturing method of liquid crystal display device
JP3013818B2 (en) Liquid crystal display device and method of manufacturing the same
JP2968252B2 (en) Liquid crystal display
JP3265862B2 (en) Liquid crystal display device and manufacturing method thereof
JP2001215530A (en) Method for manufacturing liquid crystal image display device and semiconductor device for image display device