JP2001077119A - Epitaxial silicon wafer and its manufacture - Google Patents

Epitaxial silicon wafer and its manufacture

Info

Publication number
JP2001077119A
JP2001077119A JP24787999A JP24787999A JP2001077119A JP 2001077119 A JP2001077119 A JP 2001077119A JP 24787999 A JP24787999 A JP 24787999A JP 24787999 A JP24787999 A JP 24787999A JP 2001077119 A JP2001077119 A JP 2001077119A
Authority
JP
Japan
Prior art keywords
epitaxial
silicon
epitaxial growth
oxide film
growth surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24787999A
Other languages
Japanese (ja)
Inventor
Koichi Kitahara
功一 北原
Yasumitsu Ota
泰光 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP24787999A priority Critical patent/JP2001077119A/en
Publication of JP2001077119A publication Critical patent/JP2001077119A/en
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To simplify a process for wafer manufacturing by depositing a crystal defect-free silicon epitaxial layer on an epitaxial growth surface of a silicon substrate. SOLUTION: A silicon oxide film 2 is formed in an epitaxial growth surface 3 so that the depth decided by implantation ionic species and acceleration energy is most frequently 30 nm or more and 1.2 μm or less from an epitaxial growth surface 3 of a silicon substrate 1. Thereafter, an oxide film 2 is removed by hydrofluoric acid through ion implantation, and a crystal defect-free silicon epitaxial layer 5 is deposited by an epitaxial growth method on an epitaxial growth surface 3 wherein the oxide film 2 is removed. In the process, a crystal defect layer 6 is formed in a region of 30 nm or more and 1.2 μm or less deep from an epitaxial growth surface 3 by ion implantation.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体集積回路に用
いられるシリコンウエハ及びその製造方法に関するもの
である。
The present invention relates to a silicon wafer used for a semiconductor integrated circuit and a method for manufacturing the same.

【0002】[0002]

【従来の技術】半導体デバイスの電気特性を劣化させる
要因として、金属汚染が挙げられる。金属汚染によるデ
バイスの特性劣化を防ぐ方法として、シリコンの内部ま
たは裏面にゲッタリングサイトを設け、そのゲッタリン
グサイトに金属を集める手法が知られている。ゲッタリ
ングの方法は、熱処理によりシリコンウエハの内部へ酸
素析出物や転位などを導入し、その結晶欠陥を利用して
金属汚染元素をゲッタリング(IG:Internal
Gettering)する方法とシリコンウエハの裏
面にポリシリコン等の不完全結晶膜を形成したり裏面に
イオン注入、サンドブラストなどにより欠陥を導入し、
その欠陥を利用して金属汚染元素をゲッタリング(E
G:External gettering)する方法
が一般的である。
2. Description of the Related Art Metal contamination is a factor that deteriorates the electrical characteristics of semiconductor devices. As a method for preventing the deterioration of device characteristics due to metal contamination, a method of providing a gettering site inside or on the back surface of silicon and collecting metal at the gettering site is known. The gettering method is to introduce oxygen precipitates and dislocations into the inside of a silicon wafer by heat treatment, and to getter metal contaminant elements by utilizing crystal defects (IG: Internal).
Gettering) and forming an incomplete crystalline film such as polysilicon on the back surface of the silicon wafer or introducing defects by ion implantation, sandblasting, etc. on the back surface,
Using these defects, gettering of metal contamination elements (E
G: External gettering is common.

【0003】エピタキシャルウエハに施されるゲッタリ
ング方法としては、IGを用いたものやボロン濃度の高
い基板による鉄-ボロンの結合を利用したものなどが挙
げられる。中でも、エピタキシャル成長前にシリコンウ
エハのエピタキシャル成長面にイオン注入するという技
術が公開されている。特開平11-74276号公報
は、エピタキシャル成長前のイオン注入により転位や歪
み層を形成することで、デバイス近傍にゲッタリングサ
イトを設ける構造及び製造方法が記載されている。追試
したところ、この方法により、ただ単に注入した基板に
エピタキシャル成長した場合、エピ層内に多数のSF
(Stacking Fault)や転位等の欠陥が発
生し、実施例の中で、注入イオン種はどのような元素で
もよいと記載されているが、イオン種によって、加速エ
ネルギ、ドーズ量を最適化しなければ、エピ層に結晶欠
陥が転写、発生し、デバイスの特性に重大な悪影響をも
たらす。
As a gettering method applied to an epitaxial wafer, there are a method using IG and a method using iron-boron bonding by a substrate having a high boron concentration. In particular, a technique has been disclosed in which ions are implanted into an epitaxial growth surface of a silicon wafer before epitaxial growth. Japanese Patent Application Laid-Open No. H11-74276 describes a structure and a manufacturing method in which a gettering site is provided near a device by forming a dislocation or strain layer by ion implantation before epitaxial growth. Additional testing showed that this method resulted in a large number of SFs in the epi layer when epitaxial growth was simply performed on the implanted substrate.
Defects such as (Stacking Fault) and dislocations are generated, and the examples describe that the implanted ion species may be any element. However, depending on the ion species, the acceleration energy and dose must be optimized. In addition, crystal defects are transferred and generated in the epi layer, which has a serious adverse effect on device characteristics.

【0004】[0004]

【発明が解決しようとする課題】デバイスの高集積化に
伴い、デバイスプロセスの熱処理温度は低温化され、シ
リコンウエハさらに大口径化している。大口径化シリコ
ンウエハでは、IGによるゲッタリングサイト(酸素析
出物)を内部に作った場合、そりやスリップなどの問題
が発生する。また裏面でのゲッタリングはそのウエハ厚
みの増加とと低温化プロセスの影響により、金属元素の
十分な拡散距離が得られず、ゲッタリングサイトにまで
到達しないことも考えられる。そのため、金属元素はエ
ピタキシャル膜近傍のデバイス活性領域に存在し、デバ
イスの電気特性の劣化を引き起こす可能性がある。
With the increase in the degree of integration of devices, the heat treatment temperature in the device process has been lowered, and the diameter of silicon wafers has become larger. In a large-diameter silicon wafer, when gettering sites (oxygen precipitates) are formed inside by IG, problems such as warpage and slip occur. It is also conceivable that gettering on the back surface does not reach the gettering site because a sufficient diffusion distance of the metal element cannot be obtained due to an increase in the thickness of the wafer and the influence of the low-temperature process. Therefore, the metal element exists in the device active region near the epitaxial film, and may cause deterioration of the electrical characteristics of the device.

【0005】そこで、上記課題を鑑みると、エピタキシ
ャルウエハに関しては、エピタキシャル膜直下のシリコ
ンウエハ基板にゲッタリングサイトを設けることが重要
である。
In view of the above problems, it is important for an epitaxial wafer to provide a gettering site on a silicon wafer substrate immediately below an epitaxial film.

【0006】その課題解決のため、先に示したイオン注
入を用いる技術がある。従来技術で示した公表されてい
る技術は、注入の欠陥を利用したものであるが、エピタ
キシャル層に結晶欠陥が入らないような注入イオン種、
加速エネルギおよびドーズ量にまで詳細に記載されてお
らず、どの領域を用いて作製すればよいか明確にされて
いない。
In order to solve the problem, there is a technique using the above-described ion implantation. The published technology shown in the prior art utilizes implantation defects, but implanted ion species that do not contain crystal defects in the epitaxial layer,
The acceleration energy and the dose are not described in detail, and it is not clear which region to use for manufacturing.

【0007】本発明の目的は、デバイス活性領域に近い
場所において、つまり、エピ層直下のイオン注入による
結晶欠陥をゲッタリングサイトとして設けることで、エ
ピタキシャルウエハのゲッタリング能力を付与するとと
もに表面のエピタキシャル成長層に結晶欠陥を発生させ
ないシリコンウエハとその製造方法の提供である。さら
に従来技術に比べ、ウエハ製造のプロセスを簡略化さ
せ、そのゲッタリング能力は低下させないような技術の
提供である。
It is an object of the present invention to provide a gettering capability of an epitaxial wafer and to provide epitaxial growth on the surface by providing a crystal defect caused by ion implantation immediately below an epitaxial layer as a gettering site near a device active region. An object of the present invention is to provide a silicon wafer that does not generate crystal defects in a layer and a method for manufacturing the same. Another object of the present invention is to provide a technique that simplifies the wafer manufacturing process and does not lower the gettering ability as compared with the conventional technique.

【0008】[0008]

【課題を解決するための手段】上記課題を解決するため
に鋭意検討を加え、本発明を完成するに至った。
Means for Solving the Problems The inventors of the present invention have made intensive studies to solve the above problems, and have completed the present invention.

【0009】即ち、本発明は、シリコン基板のエピタキ
シャル成長面から深さ30nm以上1.2μm以下の領
域にイオン注入による結晶欠陥層を有し、該シリコン基
板のエピタキシャル成長面上に、結晶欠陥のないシリコ
ンエピタキシャル層を堆積してなることを特徴とするエ
ピタキシャルシリコンウエハである。
That is, the present invention has a crystal defect layer by ion implantation in a region having a depth of 30 nm or more and 1.2 μm or less from an epitaxial growth surface of a silicon substrate, and has a silicon defect free crystal defect on the epitaxial growth surface of the silicon substrate. An epitaxial silicon wafer having an epitaxial layer deposited thereon.

【0010】また、本発明は、注入イオン種と加速エネ
ルギーで決まる飛程距離をシリコン基板のエピタキシャ
ル成長面から30nm〜1.2μmの深さとなす、少な
くとも10nmの厚さの酸化膜を、該シリコン基板のエ
ピタキシャル成長面に形成し、前記飛程距離となるよう
に加速エネルギーを制御したイオンを該シリコン基板の
エピタキシャル成長面に1E13〜1E15ions/
cm2のドーズ量注入した後、前記シリコン酸化膜を除
去してから、該シリコン基板のエピタキシャル成長面に
シリコンエピタキシャル層を堆積することを特徴とする
製造方法である。 ここで、注入イオン種が、特にアル
ゴンイオン(Ar+)、ボロンイオン(B+)及びフッ化
ボロンイオン(BF2 +)から選ばれたいずれか一種によ
って実施することでその作用効果が大きく、加速エネル
ギーが、100〜200KeVであること、シリコン酸
化膜の形成方法が、熱酸化又は化学酸化であること、シ
リコン酸化膜の除去方法がフッ酸であること、シリコン
エピタキシャル層を堆積する方法が1000℃以上12
00℃以下による常圧エピタキシャル成長法であること
が、特にゲッタリングに優れたエピタキシャルシリコン
ウエハの製造方法である。
The present invention also provides an oxide film having a thickness of at least 10 nm and a range of 30 nm to 1.2 μm from the epitaxial growth surface of the silicon substrate, the range of which is determined by the implanted ion species and the acceleration energy. Are formed on the epitaxial growth surface of the silicon substrate, and ions whose acceleration energy is controlled so as to have the above-mentioned range are added to the epitaxial growth surface of the silicon substrate at 1E13 to 1E15 ions /.
After the implantation of a dose of cm 2, the silicon oxide film is removed, and then a silicon epitaxial layer is deposited on an epitaxial growth surface of the silicon substrate. Here, the effect of the implanted ion is large, particularly when it is implemented by any one selected from argon ion (Ar + ), boron ion (B + ), and boron fluoride ion (BF 2 + ). The acceleration energy is 100 to 200 KeV, the method for forming the silicon oxide film is thermal oxidation or chemical oxidation, the method for removing the silicon oxide film is hydrofluoric acid, and the method for depositing the silicon epitaxial layer is 1000. ° C or higher 12
Atmospheric pressure epitaxial growth at a temperature of 00 ° C. or lower is a method of manufacturing an epitaxial silicon wafer particularly excellent in gettering.

【0011】[0011]

【発明の実施の形態】以下、本発明を図面を参照しつつ
実施形態に基づき説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described based on embodiments with reference to the drawings.

【0012】上記目的を達成するために、以下の手順で
実施する(図1参照)。
In order to achieve the above-mentioned object, the following procedure is performed (see FIG. 1).

【0013】注入イオン種と加速エネルギで決まる飛程
距離の最頻値がシリコン基板1のエピタキシャル成長面
3(以下、「エピ層堆積用基板表面」と称する。)から
30nm以上1.2μm以下の深さとなるように、該エ
ピ層堆積用基板表面にシリコン酸化膜2を形成する。そ
の酸化膜は少なくとも10nmは形成しておくことが重
要である。酸化膜形成の理由は、イオン注入による金属
汚染混入の防止と注入均一性の向上である。金属汚染の
混入により、後に形成されるエピタキシャル層5に結晶
欠陥が入る可能性があり、少なくとも10nm以上でな
いとその効果が見られない。飛程距離の最頻値がエピ層
堆積用基板表面から30nmよりも深い位置になるよう
にする理由は、30nm未満ではエピタキシャル成長中
に表面に欠陥が転写するためである。特にどのイオン種
においても、加速エネルギーが100〜200KeVの
間、ドーズ量1E13〜1E15ions/cm2の範
囲でイオン注入を行うと、ゲッタリング能力と表面エピ
タキシャル層の結晶性に優れた特性のエピタキシャルシ
リコンウエハの提供が可能である。注入加速エネルギー
は低すぎると金属をゲッタリングする結晶欠陥の発生率
が低下するため、ゲッタリング能力が低下する。また高
い加速エネルギーで作製すると、エピタキシャル層に結
晶欠陥が発生するため、注入条件が規定される。ドーズ
量も同様に、低すぎると注入欠陥の量が低下する。高す
ぎるとエピタキシャル層に結晶欠陥が転写されるため、
その最適領域が存在する。酸化膜形成は、熱酸化膜や化
学酸化膜等、金属汚染の少ないクリーンな環境において
形成された緻密な酸化膜であることが重要である。
The mode value of the range distance determined by the implanted ion species and the acceleration energy is 30 nm or more and 1.2 μm or less from the epitaxial growth surface 3 (hereinafter referred to as “epi layer deposition substrate surface”) of the silicon substrate 1. Then, a silicon oxide film 2 is formed on the surface of the substrate for epilayer deposition. It is important that the oxide film has a thickness of at least 10 nm. The reason for forming the oxide film is to prevent contamination of metal contamination by ion implantation and to improve the uniformity of implantation. There is a possibility that crystal defects may enter the epitaxial layer 5 formed later due to the contamination of the metal, and the effect is not seen unless the thickness is at least 10 nm or more. The reason that the mode value of the range is set to a position deeper than 30 nm from the surface of the substrate for epilayer deposition is that if it is less than 30 nm, defects are transferred to the surface during epitaxial growth. In particular, for any ion species, when the ion implantation is performed at an acceleration energy of 100 to 200 KeV and a dose of 1E13 to 1E15 ions / cm 2 , epitaxial silicon having characteristics excellent in gettering ability and surface epitaxial layer crystallinity is obtained. A wafer can be provided. If the implantation acceleration energy is too low, the rate of occurrence of crystal defects for gettering the metal is reduced, so that the gettering ability is reduced. In addition, when manufacturing with high acceleration energy, a crystal defect occurs in the epitaxial layer, so that implantation conditions are defined. Similarly, if the dose is too low, the amount of implantation defects decreases. If it is too high, crystal defects will be transferred to the epitaxial layer,
That optimal region exists. It is important that the oxide film is a dense oxide film formed in a clean environment with little metal contamination, such as a thermal oxide film or a chemical oxide film.

【0014】イオン注入後、酸化膜をフッ酸にて除去
し、金属除去、パーティクル除去に有効な洗浄を行う。
これは、エピタキシャル成長前の基板洗浄と兼ねること
ができる。
After the ion implantation, the oxide film is removed with hydrofluoric acid, and cleaning effective for removing metals and particles is performed.
This can also serve as substrate cleaning before epitaxial growth.

【0015】その後、酸化膜が除去されたエピ層堆積用
基板表面上にエピタキシャル成長法によりシリコンエピ
タキシャル層を堆積する。エピタキシャル成長における
1000〜1200℃では、飛程付近でのイオン種によ
る転位等の結晶欠陥は消滅せず、逆に二次欠陥等の生成
が起こる。ここで、常圧エピタキシャル成長装置による
ランプ加熱を用いたエピタキシャル成長の方がより作用
効果を発揮できる。
Thereafter, a silicon epitaxial layer is deposited on the surface of the epitaxial layer deposition substrate from which the oxide film has been removed by an epitaxial growth method. At 1000 to 1200 ° C. in epitaxial growth, crystal defects such as dislocations due to ionic species in the vicinity of the range do not disappear, and conversely, secondary defects occur. Here, the epitaxial growth using lamp heating by a normal pressure epitaxial growth apparatus can exert more advantageous effects.

【0016】なお、本発明に係るエピタキシャルシリコ
ンウェハにおいては、前記したイオン注入により、エピ
層堆積用基板表面から深さ30nm以上1.2μm以下
の領域に、結晶欠陥層6が形成されるが、この「深さ」
は該基板表面3から結晶欠陥層6の中心までの距離を指
すものである。そしてこの結晶欠陥層は、上記数値領域
内にその中心を有するものであれば、その厚みはいかな
るものであっても良い。
In the epitaxial silicon wafer according to the present invention, a crystal defect layer 6 is formed in a region having a depth of 30 nm or more and 1.2 μm or less from the surface of the epitaxial layer deposition substrate by the above-described ion implantation. This "depth"
Indicates the distance from the substrate surface 3 to the center of the crystal defect layer 6. This crystal defect layer may have any thickness as long as it has its center in the above numerical range.

【0017】[0017]

【実施例】以下本発明を実施例によりさらに具体的に説
明する。
EXAMPLES The present invention will be described more specifically with reference to the following examples.

【0018】抵抗率10Ωcm程度のp型(100)の
8インチシリコン基板を準備した。以下の手順で、各種
エピタキシャルシリコンウエハを作製した。尚、ゲッタ
リング評価にはニッケルを故意汚染した試料を用いて評
価している。
A p-type (100) 8-inch silicon substrate having a resistivity of about 10 Ωcm was prepared. Various epitaxial silicon wafers were manufactured in the following procedure. The gettering was evaluated using a sample intentionally contaminated with nickel.

【0019】1) まず、アルゴンイオン、ボロンイオ
ンおよびフッ化ボロンイオンのすべての注入イオンが透
過し、金属に影響を防ぐ最低の酸化膜厚である10nm
の熱酸化膜を形成したシリコン基板を準備し、各イオン
について加速エネルギーを100、150、180、2
00KeVの4水準、ドーズ量を1E13、1E14、
5E14、1E15ions/cm2の4水準として、
計16水準の条件でシリコン基板にイオン注入した。比
較材として注入していないものも用意した。
1) First, all the implanted ions of argon ion, boron ion, and boron fluoride ion are permeated, and a minimum oxide film thickness of 10 nm which does not affect metal.
A silicon substrate on which a thermal oxide film is formed is prepared, and acceleration energy is set to 100, 150, 180, 2 for each ion.
4 levels of 00 KeV, dose amount 1E13, 1E14,
As 4 levels of 5E14, 1E15 ions / cm 2 ,
Ion was implanted into the silicon substrate under a total of 16 levels of conditions. A material not injected was also prepared as a comparative material.

【0020】2) 次に、0.5%の希フッ酸により酸
化膜を除去し、アンモニア過酸化水素水洗浄、塩酸過酸
化水素水洗浄等による金属やパーティクルの除去を行
い、ランプ加熱の常圧エピタキシャル成長装置にて、1
100〜1150℃の温度で5μmのシリコンエピタキ
シャル成長を行った。
2) Next, the oxide film is removed with 0.5% diluted hydrofluoric acid, and metals and particles are removed by washing with ammonia hydrogen peroxide solution, hydrochloric acid hydrogen peroxide solution, etc. Pressure epitaxial growth equipment
Silicon epitaxial growth of 5 μm was performed at a temperature of 100 to 1150 ° C.

【0021】3) 続いて、得られたエピタキシャルシ
リコンウエハ表面に、ニッケルをそれぞれスピンコート
汚染により5E12atoms/cm2の故意汚染を施
した。この場合も汚染していなものも比較として用意し
た。
3) Subsequently, the surface of the obtained epitaxial silicon wafer was intentionally contaminated with nickel at 5E12 atoms / cm 2 by spin coating. Also in this case, a sample that was not contaminated was prepared for comparison.

【0022】4) 1000℃60分、窒素雰囲気で拡
散熱処理を施した後、ゲート酸化膜を300Å形成した
アルミ電極を有するMOSキャパシタを作製し、C-t
測定によるゼルブスト解析から発生ライフタイムを求め
た。
4) After performing a diffusion heat treatment at 1000 ° C. for 60 minutes in a nitrogen atmosphere, a MOS capacitor having an aluminum electrode on which a gate oxide film is formed at 300 ° is manufactured.
The occurrence lifetime was obtained from Zerubst analysis by measurement.

【0023】5) 各イオン注入試料の発生ライフタイ
ム測定結果を表1〜3に示す。発生ライフタイムが10
msec以上であるウエハをゲッタリング能力があると
評価した。加速エネルギーが100〜200KeV、ア
ルゴン、ボロンおよびフッ化ボロンの各イオンのドーズ
量が1E13〜1E15ions/cm2の範囲におい
て、ゲッタリング能力が優れている。しかも、これらの
ウエハでの値は、故意汚染していないエピタキシャルウ
エハのライフタイムとほぼ等しいことが分かる。さら
に、以上の場合すべてにおいて、表面への欠陥の転写は
なかった。
5) Tables 1 to 3 show the measurement results of the generation lifetime of each ion-implanted sample. Occurrence lifetime is 10
A wafer having a msec or longer was evaluated as having gettering ability. The gettering ability is excellent when the acceleration energy is 100 to 200 KeV and the dose of each ion of argon, boron and boron fluoride is in the range of 1E13 to 1E15 ions / cm 2 . In addition, it can be seen that the values for these wafers are almost equal to the lifetime of an epitaxial wafer that is not intentionally contaminated. Furthermore, in all of the above cases, no defects were transferred to the surface.

【0024】6) 図2に、ボロンイオンを加速エネル
ギー100KeV、ドーズ量1E14ions/cm2
で注入した基板上にエピタキシャル層を成長させてなる
エピタキシャルシリコンウエハに、ニッケルを5E12
atoms/cm2で汚染した後、ゲッタリング処理し
たウエハのSIMSによる各元素の深さ方向分布を示し
た。ボロンイオン注入の飛程付近にニッケルがゲッタリ
ングされていることがわかる。
6) As shown in FIG. 2, boron ions are accelerated at an energy of 100 KeV and a dose is 1E14 ions / cm 2.
5E12 is applied to an epitaxial silicon wafer obtained by growing an epitaxial layer on
The depth direction distribution of each element by SIMS of the wafer which was contaminated with atoms / cm 2 and subjected to gettering treatment was shown. It can be seen that nickel is gettered near the range of boron ion implantation.

【0025】[0025]

【表1】 [Table 1]

【0026】[0026]

【表2】 [Table 2]

【0027】[0027]

【表3】 [Table 3]

【0028】[0028]

【発明の効果】以上の通り本発明によれば、デバイス活
性領域に近い、エピタキシャル層直下に、イオン注入に
より、アルゴンイオン、ボロンイオンまたはフッ化ボロ
ンイオンを注入することで、エピタキシャル層直下には
結晶欠陥を導入し、エピタキシャル層にはスタッキング
フォールトや転位の発生のない、高いゲッタリング能力
を持ったエピタキシャルシリコンウエハの提供が可能と
なる。
As described above, according to the present invention, argon ions, boron ions or boron fluoride ions are implanted immediately below the epitaxial layer near the device active region by ion implantation. It is possible to provide an epitaxial silicon wafer having high gettering ability without introducing stacking faults and dislocations in the epitaxial layer by introducing crystal defects.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明のエピタキシャルシリコンウエハの製
造工程図。
FIG. 1 is a manufacturing process diagram of an epitaxial silicon wafer of the present invention.

【図2】 ニッケルを故意汚染した本発明のエピタキシ
ャルシリコンウエハのゲッタリング能力を示すSIMS
による各元素の深さ方向分布図。
FIG. 2 SIMS showing gettering ability of an epitaxial silicon wafer of the present invention intentionally contaminated with nickel.
Fig. 3 is a distribution diagram of each element in the depth direction.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 シリコン酸化膜 3 シリコン基板のエピタキシャル成長面 4 シリコン基板の表面層(注入欠陥回復) 5 エピタキシャル層 6 イオン注入結晶欠陥層 Reference Signs List 1 silicon substrate 2 silicon oxide film 3 silicon substrate epitaxial growth surface 4 silicon substrate surface layer (implantation defect recovery) 5 epitaxial layer 6 ion-implanted crystal defect layer

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板のエピタキシャル成長面か
ら深さ30nm以上1.2μm以下の領域にイオン注入
による結晶欠陥層を有し、該シリコン基板のエピタキシ
ャル成長面上に、結晶欠陥のないシリコンエピタキシャ
ル層を堆積してなることを特徴とするエピタキシャルシ
リコンウエハ。
1. A silicon epitaxial layer having a crystal defect layer by ion implantation in a region having a depth of not less than 30 nm and not more than 1.2 μm from an epitaxial growth surface of a silicon substrate. An epitaxial silicon wafer, comprising:
【請求項2】 注入イオン種と加速エネルギーで決まる
注入イオンの飛程距離をシリコン基板のエピタキシャル
成長面から30nm〜1.2μmの深さとなす、少なく
とも10nmの厚みのシリコン酸化膜を、該シリコン基
板のエピタキシャル成長面に形成し、前記飛程距離とな
るように加速エネルギーを制御したイオンを該シリコン
基板のエピタキシャル成長面に1E13〜1E15io
ns/cm2のドーズ量注入した後、前記シリコン酸化
膜を除去してから、該シリコン基板のエピタキシャル成
長面にシリコンエピタキシャル層を堆積することを特徴
とするエピタキシャルシリコンウエハの製造方法。
2. A silicon oxide film having a thickness of at least 10 nm and having a range of 30 nm to 1.2 μm from the epitaxial growth surface of the silicon substrate, wherein a range of the implanted ions determined by the type of the implanted ions and the acceleration energy is formed. Ions formed on the epitaxial growth surface and whose acceleration energy is controlled so as to have the above-mentioned range are applied to the epitaxial growth surface of the silicon substrate by 1E13 to 1E15io.
A method for manufacturing an epitaxial silicon wafer, comprising: after implanting a dose of ns / cm 2 , removing the silicon oxide film, and then depositing a silicon epitaxial layer on an epitaxial growth surface of the silicon substrate.
【請求項3】 注入イオン種が、アルゴンイオン(Ar
+)、ボロンイオン(B+)及びフッ化ボロンイオン(B
2 +)から選ばれたいずれか一種である請求項2記載の
エピタキシャルシリコンウエハの製造方法。
3. The method according to claim 1, wherein the implanted ion species is argon ion (Ar
+ ), Boron ions (B + ) and boron fluoride ions (B
3. The method for producing an epitaxial silicon wafer according to claim 2, wherein the method is any one selected from F 2 + ).
【請求項4】 加速エネルギーが、100〜200Ke
Vである請求項2記載のエピタキシャルシリコンウエハ
の製造方法。
4. An acceleration energy of 100 to 200 Ke
3. The method for producing an epitaxial silicon wafer according to claim 2, wherein V is V.
【請求項5】 シリコン酸化膜の形成方法が、熱酸化又
は化学酸化である請求項2記載のエピタキシャルシリコ
ンウエハの製造方法。
5. The method according to claim 2, wherein the method for forming the silicon oxide film is thermal oxidation or chemical oxidation.
【請求項6】 シリコン酸化膜の除去方法が、フッ酸で
ある請求項2記載のエピタキシャルシリコンウエハの製
造方法。
6. The method for manufacturing an epitaxial silicon wafer according to claim 2, wherein the method for removing the silicon oxide film is hydrofluoric acid.
【請求項7】 シリコンエピタキシャル層を堆積する方
法が、1000℃以上1200℃以下による常圧エピタ
キシャル成長法である請求項2記載のエピタキシャルシ
リコンウエハの製造方法。
7. The method of manufacturing an epitaxial silicon wafer according to claim 2, wherein the method of depositing the silicon epitaxial layer is a normal pressure epitaxial growth method at 1000 ° C. to 1200 ° C.
JP24787999A 1999-09-01 1999-09-01 Epitaxial silicon wafer and its manufacture Pending JP2001077119A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24787999A JP2001077119A (en) 1999-09-01 1999-09-01 Epitaxial silicon wafer and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24787999A JP2001077119A (en) 1999-09-01 1999-09-01 Epitaxial silicon wafer and its manufacture

Publications (1)

Publication Number Publication Date
JP2001077119A true JP2001077119A (en) 2001-03-23

Family

ID=17169977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24787999A Pending JP2001077119A (en) 1999-09-01 1999-09-01 Epitaxial silicon wafer and its manufacture

Country Status (1)

Country Link
JP (1) JP2001077119A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206385A (en) * 2008-02-29 2009-09-10 Shin Etsu Handotai Co Ltd Silicon wafer with strained silicon layer formed, and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009206385A (en) * 2008-02-29 2009-09-10 Shin Etsu Handotai Co Ltd Silicon wafer with strained silicon layer formed, and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US4053335A (en) Method of gettering using backside polycrystalline silicon
US6140213A (en) Semiconductor wafer and method of manufacturing same
JP2003163216A (en) Epitaxial silicon wafer and its manufacturing method
JP2007317760A (en) Semiconductor device, and its manufacturing method
US6204205B1 (en) Using H2anneal to improve the electrical characteristics of gate oxide
JP2856157B2 (en) Method for manufacturing semiconductor device
CN108885998B (en) Epitaxial wafer manufacturing method and epitaxial wafer
US6518150B1 (en) Method of manufacturing semiconductor device
US7799660B2 (en) Method for manufacturing SOI substrate
TWI726344B (en) Method for manufacturing epitaxial silicon wafer and epitaxial silicon wafer
JP2001077119A (en) Epitaxial silicon wafer and its manufacture
JPH05235005A (en) Semiconductor substrate and manufacture thereof
JP2003100760A (en) Epitaxial silicon wafer and method for manufacturing the same
JPS6392030A (en) Manufacture of semiconductor device
JPH1174276A (en) Epitaxial silicon semiconductor substrate and its manufacture
JP4826993B2 (en) Method for producing p-type silicon single crystal wafer
JPH11297704A (en) Evaluation method for oxygen deposit density
JPH09148335A (en) Semiconductor silicon wafer and manufacture thereof
KR100545990B1 (en) How to remove metal impurities in silicon wafer
JPH0661234A (en) Production of semiconductor device
JP2744022B2 (en) Method for manufacturing semiconductor device
JPH08279475A (en) Forming method of active layer in compound semiconductor device
JPH11243093A (en) Manufacture of silicon epitaxial wafer
JP3296304B2 (en) Method for manufacturing semiconductor device
CN113594030A (en) Manufacturing method of grid structure of field effect transistor device and field effect transistor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060502

A02 Decision of refusal

Effective date: 20060905

Free format text: JAPANESE INTERMEDIATE CODE: A02