JP2001077024A - Semiconductor substrate and manufacture thereof - Google Patents

Semiconductor substrate and manufacture thereof

Info

Publication number
JP2001077024A
JP2001077024A JP25280299A JP25280299A JP2001077024A JP 2001077024 A JP2001077024 A JP 2001077024A JP 25280299 A JP25280299 A JP 25280299A JP 25280299 A JP25280299 A JP 25280299A JP 2001077024 A JP2001077024 A JP 2001077024A
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
silicon oxide
oxide film
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP25280299A
Other languages
Japanese (ja)
Other versions
JP3967045B2 (en
Inventor
Yoshiaki Sano
芳明 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP25280299A priority Critical patent/JP3967045B2/en
Publication of JP2001077024A publication Critical patent/JP2001077024A/en
Application granted granted Critical
Publication of JP3967045B2 publication Critical patent/JP3967045B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent leak current or poor breakdown-strength caused by bad crystallinity which takes place in a defective crystal region by comprising an insulating film for filling a recessed defect contained in a semiconductor wafer as well as a semiconductor device formed on the surface of semiconductor wafer. SOLUTION: By a CVD method, a silicon oxide film 23, for example, is grown to the thickness equal to, or larger than, the radius of a micro pipe 22. Here, the micro pipe 22 (hole part) is filled with the silicon oxide film 23 (b). Then the silicon oxide film 23 is etched and removed from the surface side of a substrate 21, with the etching stopped when reaching the substrate 21. Thus, only the micro pipe 22 is filled with the silicon oxide film 24 (c). Ion-implanting is performed with p-type impurity before thermal-treatment annealing to form a p-type layer 25 (d). Lastly an electrode 26 is formed to provide a semiconductor element where a large joint diode is formed (d).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板及びそ
の製造方法に関するものである。
The present invention relates to a semiconductor substrate and a method for manufacturing the same.

【0002】[0002]

【従来の技術】産業電力分野では、省エネルギー化のた
めに高効率大容量のエネルギー変換素子を必要とし、こ
れまで、Si系半導体によるインバータなどの電力変換
装置が利用されていた。
2. Description of the Related Art In the field of industrial power, high-efficiency, large-capacity energy conversion elements are required for energy saving, and power conversion devices such as inverters made of Si-based semiconductors have been used.

【0003】最近、より高効率の動作が期待できる、例
えばSiC半導体による変換装置の実現が期待されるよ
うになってきたが、マイクロパイプと呼ばれる結晶欠陥
がウエハ内に数十から数百個存在するため、電力用素子
として必要なウエハサイズレベルの大面積の素子を作製
することができなかった。
[0003] Recently, it has been expected to realize a conversion device using, for example, a SiC semiconductor, which can be expected to operate with higher efficiency. However, several tens to several hundreds of crystal defects called micropipes exist in a wafer. As a result, it was not possible to manufacture a large-area device on a wafer size level required as a power device.

【0004】このように、大電力の電力変換装置を実現
するためには、ウエハサイズのダイオードが必要とな
る。ここで、SiC半導体はバンドギャップが広いなど
物性的な特徴から、オン抵抗の小さいダイオードの実現
が期待されている。
As described above, in order to realize a high-power power converter, a wafer-sized diode is required. Here, the SiC semiconductor is expected to realize a diode with low on-resistance due to its physical characteristics such as a wide band gap.

【0005】図2は従来の一般的なSiC半導体ウエハ
の斜視図である。
FIG. 2 is a perspective view of a conventional general SiC semiconductor wafer.

【0006】この図に示すように、SiC基板1の表面
上にはマイクロパイプ2と呼ばれる数ミクロンから十ミ
クロンの直径を持ち、基板1内部方向に伸びる貫通穴状
の欠陥が数十から数百個存在する。
As shown in FIG. 1, on the surface of the SiC substrate 1, there are several tens to several hundreds of through-hole-shaped defects called micropipes 2 having a diameter of several microns to ten microns and extending inwardly of the substrate 1. Exists.

【0007】ここで、そのようなSiC基板を用いてp
n接合型のダイオードを作製したときの問題点を図3を
参照しながら説明する。
Here, using such a SiC substrate, p
The problem when fabricating an n-junction diode will be described with reference to FIG.

【0008】この図3に示すように、n型基板11に対
し、Mgなどをイオン注入・アニールし、p型層12を
形成し、次に上部電極13を形成する。
As shown in FIG. 3, an n-type substrate 11 is ion-implanted with Mg or the like and annealed to form a p-type layer 12, and then an upper electrode 13 is formed.

【0009】ここで、例えば欠陥の位置を示す矢印1
4,16で示す箇所には、イオン注入工程において、ウ
エハ上方から飛来するイオンが貫通穴を通って基板11
の深い位置に注入層15を形成してしまう。p型層の形
成を拡散によって行うとしても不純物が貫通穴を通って
拡散し、同様の問題が起こるのは明らかであり、このよ
うな深さ方向に異常な突起を有するpn接合ダイオード
は、電流リークの発生、ダイオード耐圧がないなど正常
な特性は期待できない。
Here, for example, an arrow 1 indicating the position of a defect
At the locations indicated by 4 and 16, in the ion implantation step, ions flying from above the wafer pass through the through-holes to the substrate 11.
Injection layer 15 is formed at a deep position. Even if the p-type layer is formed by diffusion, it is obvious that the impurity diffuses through the through-hole and the same problem occurs, and the pn junction diode having such an abnormal projection in the depth direction has a large current. Normal characteristics cannot be expected, such as the occurrence of leakage and no diode breakdown voltage.

【0010】また、例えば、矢印16の位置に示すよう
な、より大きい欠陥である穴に電極材料が落ち込み落ち
込み部17が形成され、pn接合に被着する場合も生じ
る。このときpn接合は短絡されダイオード特性を示さ
ない。
Further, for example, as shown in a position indicated by an arrow 16, the electrode material falls into a hole which is a larger defect to form a recessed portion 17, which may be attached to the pn junction. At this time, the pn junction is short-circuited and does not exhibit diode characteristics.

【0011】また、前記SiC基板1を用いてpn接合
型のダイオードを作成したときには、以下のような問題
点がある。
When a pn junction type diode is formed using the SiC substrate 1, there are the following problems.

【0012】(1)まず、図4(a)に示すように、マ
イクロパイプを含むn型基板11に対し、エピタキシャ
ル成長法により、n型のエピ層18を形成する。このと
き、マイクロパイプの付近では、様々な結晶方位を持
ち、結晶欠陥を多く含む不良結晶領域19ができてしま
う。これは、マイクロパイプの穴の側面の結晶方位に依
存したエピタキシャル成長が発生し、これが横方向にも
広がる際、本来の基板11表面からエピタキシャル成長
してくる成長層とせめぎ合うため発生することが原因の
一つと考えられている。
(1) First, as shown in FIG. 4A, an n-type epi layer 18 is formed on an n-type substrate 11 including a micropipe by an epitaxial growth method. At this time, a defective crystal region 19 having various crystal orientations and containing many crystal defects is formed near the micropipe. This is because the epitaxial growth depending on the crystal orientation of the side surface of the hole of the micropipe occurs, and when the epitaxial growth spreads in the lateral direction, the epitaxial growth is caused by the growth layer that epitaxially grows from the original substrate 11 surface. It is considered one.

【0013】(2)次に、図4(b)に示すように、M
gなどをイオン注入・アニールし、p型層20を形成す
る。
(2) Next, as shown in FIG.
g and the like are ion-implanted and annealed to form a p-type layer 20.

【0014】ここで、イオン注入後のアニール工程にお
いて、不良結晶領域19に注入された不純物は、そこに
多く存在する結晶粒界や結晶欠陥を通じて異常に深く拡
散し、図4(b)に示すようなギザギザ(平坦ではない
という意味)の接合面を形成してしまう。このような平
坦でない接合面を有するダイオードは、リーク電流が増
大する、耐圧が低いなどの欠陥を生じてしまう。
Here, in the annealing step after the ion implantation, the impurities implanted in the defective crystal region 19 diffuse abnormally deeply through crystal grain boundaries and crystal defects which are present in a large amount, and are shown in FIG. Such a jagged (not flat) joint surface is formed. A diode having such an uneven junction surface causes defects such as an increase in leakage current and a low withstand voltage.

【0015】また、図4(a)で示すように、半導体の
上に、金属を被着してショットキ型のダイオードを形成
するとしても、不良結晶領域19の位置で結晶性の悪さ
に起因するリーク電流や耐圧の不良が発生し、良好なダ
イオード特性を得ることができない。
Further, as shown in FIG. 4A, even if a metal is deposited on the semiconductor to form a Schottky diode, the poor crystallinity is caused at the position of the defective crystal region 19. Leakage current and defective breakdown voltage occur, and good diode characteristics cannot be obtained.

【0016】[0016]

【発明が解決しようとする課題】以上説明したように、
マイクロパイプを有する基板を用いて大面積のダイオー
ドを作製しようとしても、マイクロパイプの穴の位置
で、接合の異常、電極材料の落ち込みなどの発生や、不
良結晶領域の位置で結晶性の悪さに起因するリーク電流
や耐圧の不良が発生するため、正常な特性を有するダイ
オードを実現できないという問題があった。
As described above,
When trying to fabricate a large-area diode using a substrate with a micropipe, abnormalities in bonding, drop in electrode material, etc. occur at the hole of the micropipe, and poor crystallinity occurs at the position of the defective crystal region. Due to the resulting leakage current and defective breakdown voltage, there is a problem that a diode having normal characteristics cannot be realized.

【0017】本発明は、上記問題点を除去し、半導体基
板におけるマイクロパイプの穴の位置で起こる、接合の
異常、電極材料の落ち込みなどの発生や、不良結晶領域
の位置で起こる結晶性の悪さに起因するリーク電流や耐
圧の不良の発生を防止することができる半導体基板及び
その製造方法を提供することを目的とする。
The present invention has been made to solve the above-mentioned problems, and it has been found that abnormalities in bonding, dropping of electrode material, etc. occur at positions of micropipe holes in a semiconductor substrate, and poor crystallinity occurs at positions of defective crystal regions. It is an object of the present invention to provide a semiconductor substrate and a method for manufacturing the same, which can prevent the occurrence of a leak current and a failure in breakdown voltage caused by the above.

【0018】[0018]

【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔1〕凹型の欠陥を含む半導体ウエハを用いて半導体装
置を形成する半導体基板において、凹型の欠陥を含む半
導体ウエハの前記凹型の欠陥を埋め込む絶縁膜と、前記
半導体ウエハの表面に形成される半導体装置を具備する
ことを特徴とする。
According to the present invention, in order to achieve the above object, there is provided a semiconductor substrate for forming a semiconductor device using a semiconductor wafer having a concave defect. And a semiconductor device formed on a surface of the semiconductor wafer.

【0019】〔2〕上記〔1〕記載の半導体基板におい
て、前記半導体装置は大型のダイオードであることを特
徴とする。
[2] In the semiconductor substrate according to the above [1], the semiconductor device is a large-sized diode.

【0020】〔3〕上記〔1〕記載の半導体基板におい
て、前記半導体ウエハはシリコンであり、前記絶縁膜は
シリコン酸化膜であることを特徴とする。
[3] The semiconductor substrate according to the above [1], wherein the semiconductor wafer is silicon, and the insulating film is a silicon oxide film.

【0021】〔4〕上記〔1〕記載の半導体基板におい
て、前記半導体ウエハはSiCであり、前記絶縁膜はシ
リコン窒化膜であることを特徴とする。
[4] The semiconductor substrate according to the above [1], wherein the semiconductor wafer is SiC and the insulating film is a silicon nitride film.

【0022】〔5〕凹型の欠陥を含む半導体ウエハを用
いて半導体装置を製造する半導体基板の製造方法におい
て、凹型の欠陥を含む半導体ウエハに前記凹型の欠陥を
埋め込むだけの膜厚の絶縁膜を形成する工程と、前記半
導体ウエハの表面の絶縁膜を除去する工程と、前記半導
体ウエハの表面に半導体装置を形成する工程とを施すこ
とを特徴とする。
[5] In a method of manufacturing a semiconductor substrate using a semiconductor wafer having a concave defect, a method of manufacturing a semiconductor substrate, comprising the steps of: forming an insulating film having a thickness enough to embed the concave defect in the semiconductor wafer having the concave defect; Forming a semiconductor device on the surface of the semiconductor wafer; forming an insulating film on the surface of the semiconductor wafer; and forming a semiconductor device on the surface of the semiconductor wafer.

【0023】〔6〕凹型の欠陥を含む半導体ウエハにエ
ピタキシャル成長させる半導体装置を形成する半導体基
板において、凹型の欠陥を含む半導体ウエハの前記凹型
の欠陥を埋め込む絶縁膜と、前記半導体ウエハの表面に
エピタキシャル層を有する半導体装置を具備することを
特徴とする。
[6] In a semiconductor substrate forming a semiconductor device for epitaxial growth on a semiconductor wafer containing a concave defect, an insulating film for embedding the concave defect of the semiconductor wafer containing the concave defect, and an epitaxial film on the surface of the semiconductor wafer. A semiconductor device having a layer is provided.

【0024】〔7〕凹型の欠陥を含む半導体ウエハを用
いてエピタキシャル成長させる半導体装置を製造する半
導体基板の製造方法において、凹型の欠陥を含む半導体
ウエハに前記凹型の欠陥を埋め込むだけの膜厚の絶縁膜
を形成する工程と、前記半導体ウエハの表面の絶縁膜を
除去する工程と、前記半導体ウエハの表面にエピタキシ
ャル成長させる半導体装置を形成する工程とを施すこと
を特徴とする。
[7] In a method of manufacturing a semiconductor substrate for manufacturing a semiconductor device to be epitaxially grown by using a semiconductor wafer having a concave defect, an insulating film having a thickness enough to bury the concave defect in the semiconductor wafer having the concave defect. A step of forming a film, a step of removing an insulating film on the surface of the semiconductor wafer, and a step of forming a semiconductor device to be epitaxially grown on the surface of the semiconductor wafer.

【0025】〔8〕上記〔7〕記載の半導体基板の製造
方法において、前記凹型の欠陥の側面を露出させないよ
うにして、前記エピタキシャル成長を行わせることを特
徴とする。
[8] The method of manufacturing a semiconductor substrate according to the above [7], wherein the epitaxial growth is performed without exposing a side surface of the concave defect.

【0026】[0026]

【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照しながら詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0027】図1は本発明の第1実施例を示す半導体素
子の製造工程断面図であり、ここでは、接合型の大型ダ
イオードを作製する。
FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention, which shows a manufacturing process. In this embodiment, a large junction type diode is manufactured.

【0028】(1)まず、図1(a)に示すように、使
用するn型の基板21内にはマイクロパイプ22が存在
する。
(1) First, as shown in FIG. 1A, a micropipe 22 exists in an n-type substrate 21 to be used.

【0029】(2)そこで、図1(b)に示すように、
CVD(chemical vapour depos
ition)法により、例えばシリコン酸化膜23をマ
イクロパイプ22の半径以上の厚さに成長させる。この
とき、マイクロパイプ22(穴部)は、シリコン酸化膜
23によって埋め込まれた構造となる。
(2) Then, as shown in FIG.
CVD (chemical vapor deposition)
For example, a silicon oxide film 23 is grown to a thickness equal to or larger than the radius of the micropipe 22 by an ition method. At this time, the micropipe 22 (hole) has a structure buried with the silicon oxide film 23.

【0030】(3)次に、図1(c)に示すように、シ
リコン酸化膜23を基板21の表面側からエッチング
し、除去していき、基板21に達したところでエッチン
グを停止する。すると、マイクロパイプ22(穴部)だ
けがシリコン酸化膜24で埋め込まれた構造が得られ
る。
(3) Next, as shown in FIG. 1C, the silicon oxide film 23 is etched from the surface side of the substrate 21 and removed, and when the silicon oxide film 23 reaches the substrate 21, the etching is stopped. Then, a structure in which only the micropipe 22 (hole) is buried with the silicon oxide film 24 is obtained.

【0031】(4)次に、図1(d)に示すように、p
型不純物のイオン注入を行ってから、熱処理アニールに
よってp型層25を形成する。
(4) Next, as shown in FIG.
After ion implantation of the type impurity, the p-type layer 25 is formed by heat treatment annealing.

【0032】(5)最後に、図1(e)に示すように、
電極26を形成し、大型の接合ダイオードが形成された
半導体素子を得る。
(5) Finally, as shown in FIG.
The electrode 26 is formed to obtain a semiconductor element on which a large junction diode is formed.

【0033】このように、この実施例によれば、図1
(c)で示すように、ウエハの不良部分(マイクロパイ
プ)22が絶縁性のシリコン酸化膜23(24)で埋め
込まれている。そのため、このような状況で、図1
(d)に示すにイオン注入が行われても、マイクロパイ
プ22(穴部)に飛来するイオンは、穴部を埋めたシリ
コン酸化膜24で阻止されることになり、マイクロパイ
プ22の穴深く進入することができない。
Thus, according to this embodiment, FIG.
As shown in (c), a defective portion (micropipe) 22 of the wafer is buried with an insulating silicon oxide film 23 (24). Therefore, in such a situation, FIG.
Even if the ion implantation is performed as shown in FIG. 3D, ions flying to the micropipe 22 (hole) are blocked by the silicon oxide film 24 filling the hole, and You cannot enter.

【0034】その結果、基板21の内部に形成されるp
型層25の底面(接合)はマイクロパイプ22に影響さ
れることなく平坦となる。ここで、穴部を埋めたシリコ
ン酸化膜24は、熱的に安定であり、この中に不純物イ
オンが注入されても、その不純物が拡散によって基板2
1内に達することは非常に少ない。
As a result, p formed inside the substrate 21
The bottom surface (joint) of the mold layer 25 becomes flat without being affected by the micropipe 22. Here, the silicon oxide film 24 filling the hole is thermally stable, and even if impurity ions are implanted therein, the impurities are diffused by the substrate 2.
It is very rare to reach within 1.

【0035】ここで、例えば、基板21をSiCとした
場合、上記で用いたシリコン酸化膜の代わりにシリコン
窒化膜を用いるのがよい。理由としては、SiCとシリ
コン窒化膜の密度が同程度なので、不純物の注入深さも
同程度となり、さらにp型層25の底面が平坦となる長
所があるからである。
Here, for example, when the substrate 21 is made of SiC, it is preferable to use a silicon nitride film instead of the silicon oxide film used above. The reason is that since the densities of the SiC and the silicon nitride film are substantially the same, the implantation depth of the impurities is also substantially the same, and the bottom surface of the p-type layer 25 is flat.

【0036】また、当然ながら、図1(e)に示すよう
に、電極26はマイクロパイプに落ち込むことがないた
め、pn接合を短絡する恐れもない。
Also, as shown in FIG. 1E, the electrode 26 does not fall into the micropipe, so that there is no danger of short-circuiting the pn junction.

【0037】以上のように、本発明の第1実施例によれ
ば、マイクロパイプなど凹型の欠陥を含むウエハに対し
ても大型のダイオードの作製を実現することができる。
As described above, according to the first embodiment of the present invention, a large-sized diode can be manufactured even on a wafer having a concave defect such as a micropipe.

【0038】また、本発明の実施例においては、SiC
基板に特有なマイクロパイプ欠陥を絶縁膜で埋め込むこ
とにより、異常な接合形成や、電極の落ち込みを回避し
て大型のダイオードを作製する方法を説明した。しか
し、本発明は、欠陥部の存在にかかわらず、導電型層の
形成や電極の形成を可能にすることができるものであ
り、SiC以外の半導体基板やエピタキシャル基板に
も、同様な凹型の欠陥があり、それにより、均一な接合
の形成や、正常な電極の形成を妨げる要因がある場合で
も、本発明の実施例が適用できることは明らかである。
さらに、本実施例においてはウエハサイズレベルの大型
の接合ダイオードについて説明したが、その他、電界効
果トランジスタやバイポーラトランジスタにも適用でき
るのは明らかである。
Further, in the embodiment of the present invention, SiC
A method of fabricating a large-sized diode by embedding micropipe defects peculiar to the substrate with an insulating film to avoid abnormal junction formation and electrode dropping has been described. However, the present invention enables formation of a conductive layer and formation of an electrode irrespective of the presence of a defective portion. Therefore, it is apparent that the embodiment of the present invention can be applied even when there is a factor that hinders formation of a uniform junction and formation of a normal electrode.
Further, in this embodiment, a large junction diode of a wafer size level has been described, but it is apparent that the present invention can be applied to a field effect transistor and a bipolar transistor.

【0039】次に、本発明の第2実施例について説明す
る。
Next, a second embodiment of the present invention will be described.

【0040】図5は本発明の第2実施例を示す半導体素
子の製造工程断面図である。
FIG. 5 is a sectional view showing a semiconductor device manufacturing process according to a second embodiment of the present invention.

【0041】この実施例では、接合型の大型ダイオード
を作製する例を挙げて説明する。
In this embodiment, an example of manufacturing a large junction type diode will be described.

【0042】(1)まず、図5(a)に示すように、使
用するn型の基板31には、例えば凹型の欠陥であるマ
イクロパイプ32が存在する。
(1) First, as shown in FIG. 5A, a micropipe 32, which is a concave defect, is present in an n-type substrate 31 to be used.

【0043】(2)そこで、図5(b)に示すように、
CVD(chemical vapour depos
ition)法により、例えばシリコン酸化膜33をマ
イクロパイプ32の半径以上の厚さに成長させる。この
とき、マイクロパイプ32は、シリコン酸化膜33によ
って埋め込まれた構造となる。
(2) Then, as shown in FIG.
CVD (chemical vapor deposition)
For example, a silicon oxide film 33 is grown to a thickness equal to or larger than the radius of the micropipe 32 by an ition method. At this time, the micropipe 32 has a structure embedded with the silicon oxide film 33.

【0044】(3)次に、図5(c)に示すように、シ
リコン酸化膜33を基板31の表面側からエッチング除
去していき、基板31に達したところでエッチングを停
止する。すると、マイクロパイプ32の穴部だけがシリ
コン酸化膜34で埋め込まれた構造が得られる。
(3) Next, as shown in FIG. 5C, the silicon oxide film 33 is removed by etching from the front surface side of the substrate 31, and the etching is stopped when the silicon oxide film 33 reaches the substrate 31. Then, a structure in which only the hole of the micropipe 32 is buried with the silicon oxide film 34 is obtained.

【0045】(4)次に、図5(d)に示すように、M
BE(molecular beam epitax
y)法やMOCVD(metal organic c
hemical vapour depositio
n)法により、n型のエピ層35を形成する。このと
き、マイクロパイプ32の位置にあるシリコン酸化膜3
4上にはエピ成長が行われず、図6に拡大して示すよう
に、エピ成長が行われない領域35Aが形成され、周辺
のSiC表面から横方向に成長したエピ層シリコン酸化
膜34の上方で結合することになる。つまり、エピ層3
5の厚さを、エピ層35がシリコン酸化膜34上方で結
合する以上の厚さとする。
(4) Next, as shown in FIG.
BE (Molecular Beam Epitax)
y) method or MOCVD (metal organic c
chemical vapor deposition
An n-type epi layer 35 is formed by the n) method. At this time, the silicon oxide film 3 located at the position of the micropipe 32
6, a region 35A where epi growth is not performed and epi growth is not performed is formed as shown in the enlarged view of FIG. 6, and is formed above the epi-layer silicon oxide film 34 that has grown laterally from the peripheral SiC surface. Will be combined. That is, the epi layer 3
The thickness of 5 is set to a thickness larger than the thickness at which the epi layer 35 is bonded above the silicon oxide film 34.

【0046】(5)次に、図5(e)に示すように、p
型不純物のイオン注入やp型のエピ成長を行って、p型
導電層36を形成し、最後に電極37を形成し、大型の
接合ダイオードを得る。
(5) Next, as shown in FIG.
A p-type conductive layer 36 is formed by ion implantation of p-type impurities and p-type epi growth, and finally an electrode 37 is formed to obtain a large junction diode.

【0047】このように、本発明の第2実施例によれ
ば、図5(d)で示すように、ウエハの不良部分(マイ
クロパイプ)が絶縁膜で埋め込まれているため、エピ成
長がされず、さらに絶縁膜以外の領域からのエピの横方
向成長により、ウエハの不良部分もエピ層で覆われるこ
とになる。
As described above, according to the second embodiment of the present invention, as shown in FIG. 5D, since the defective portion (micropipe) of the wafer is buried with the insulating film, the epitaxial growth is performed. In addition, due to the lateral growth of epi from a region other than the insulating film, a defective portion of the wafer is also covered with the epi layer.

【0048】つまり、本実施例によれば、接合や電極に
対し致命的な凹型の欠陥を含むウエハに対しても、それ
らに起因する欠陥を含まないエピ層を形成することがで
きる。
That is, according to the present embodiment, even for a wafer containing a concave defect that is fatal to bonding or an electrode, it is possible to form an epi layer that does not include a defect caused by the defect.

【0049】その結果、結晶欠陥に起因する不良な電気
特性を持たない大型のダイオードを実現することができ
る。
As a result, it is possible to realize a large-sized diode having no defective electric characteristics due to crystal defects.

【0050】次に、本発明の第3実施例について説明す
る。
Next, a third embodiment of the present invention will be described.

【0051】図5(c)で示す工程において、シリコン
酸化膜33のエッチング除去が過剰に行われると、シリ
コン酸化膜34の表面が基板31より少しへこんでしま
うことがある。これは、シリコン酸化膜33のエッチン
グ方法において、シリコン酸化膜33のエッチング速度
が基板31のエッチング速度より早い場合(例えば、シ
リコン酸化膜33のエッチングにおいて、一般的なフロ
ンガスによるプラズマエッチング法を用いた場合)など
に容易に発生してしまう。この部分の様子を図7に示
す。
In the step shown in FIG. 5C, if the silicon oxide film 33 is excessively removed by etching, the surface of the silicon oxide film 34 may be slightly dented than the substrate 31. This is because when the etching rate of the silicon oxide film 33 is higher than the etching rate of the substrate 31 in the etching method of the silicon oxide film 33 (for example, in the etching of the silicon oxide film 33, a general plasma etching method using Freon gas is used. ) Easily occur. FIG. 7 shows this part.

【0052】つまり、側面露出部31Aが発生すると、
基板31の表面とは異なる結晶方位が現れることにな
り、基板31の表面とは異なる結晶方位のエピ成長が発
生し、結晶欠陥の原因となってしまう。
That is, when the side exposed portion 31A is generated,
A crystal orientation different from the surface of the substrate 31 will appear, and epi-growth with a crystal orientation different from the surface of the substrate 31 will occur, causing crystal defects.

【0053】そこで、上記に述べた凹型欠陥の側面が露
出することのない方法を図8を参照しながら説明する。
Therefore, a method in which the side surface of the above described concave defect is not exposed will be described with reference to FIG.

【0054】(1)まず、図8(a)に示すように、第
2実施例の図5(c)と同様に、基板41の凹型欠陥を
シリコン酸化膜42で埋め込む。このとき、図7に示し
たように、シリコン酸化膜のエッチングが過剰に行わ
れ、シリコン酸化膜42の表面が基板41の表面より下
になっている。
(1) First, as shown in FIG. 8A, similarly to FIG. 5C of the second embodiment, a concave defect of the substrate 41 is buried with a silicon oxide film. At this time, as shown in FIG. 7, the silicon oxide film is excessively etched, and the surface of the silicon oxide film 42 is lower than the surface of the substrate 41.

【0055】(2)そこで、図8(b)に示すように、
基板41をその表面がシリコン酸化膜42の表面より下
になるまで選択的にエッチングする。このとき基板41
がSiCであるとすれば、例えば塩素ガスなどによるド
ライエッチングを行えば、シリコン酸化膜よりSiCの
方のエッチング速度が速いため、前記の状況を実現でき
る。
(2) Then, as shown in FIG.
The substrate 41 is selectively etched until its surface is lower than the surface of the silicon oxide film 42. At this time, the substrate 41
Is SiC, for example, if dry etching is performed using chlorine gas or the like, the above-described situation can be realized because the etching rate of SiC is higher than that of a silicon oxide film.

【0056】(3)次に、図8(c)に示すように、エ
ピタキシャル成長を行うと、基板41の表面の結晶方位
のみに従った成長となり、結晶欠陥のない単結晶層43
が得られる。
(3) Next, as shown in FIG. 8 (c), when epitaxial growth is performed, the growth follows only the crystal orientation of the surface of the substrate 41, and the single crystal layer 43 without crystal defects is formed.
Is obtained.

【0057】このように、本発明の第3実施例によれ
ば、図8(a)に示したように、絶縁膜の表面がエッチ
ングの際基板表面より少しへこんでしまった場合でも、
基板41側をエッチングして低くすることにより、基板
41上に単一の結晶面を露出させることができ、その結
果、基板全面に対し欠陥のないエピタキシャル成長層を
実現させることができる。
As described above, according to the third embodiment of the present invention, as shown in FIG. 8A, even when the surface of the insulating film is slightly dented from the substrate surface during etching,
By etching and lowering the substrate 41 side, a single crystal plane can be exposed on the substrate 41, and as a result, an epitaxial growth layer without defects can be realized over the entire substrate.

【0058】つまり、本実施例によれば、実際には厳密
に行うことが難しい不良部分の絶縁膜埋め込み工程に対
し、確実にそれを行える方法を提供しているので、その
結果、欠陥を含まないエピ層を形成でき、良好な特性を
有する大型のダイオードの作製を実現できる。
That is, according to the present embodiment, a method is provided which can reliably perform the step of embedding the insulating film in the defective portion, which is difficult to perform strictly. A large-sized diode having good characteristics can be manufactured because no epitaxial layer can be formed.

【0059】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づき種々の変形が可能で
あり、それらを本発明の範囲から排除するものではな
い。
It should be noted that the present invention is not limited to the above embodiment, and various modifications are possible based on the spirit of the present invention, and these are not excluded from the scope of the present invention.

【0060】[0060]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。
As described above, according to the present invention, the following effects can be obtained.

【0061】(1)マイクロパイプなど凹型の欠陥を含
むウエハに対しても大型の半導体装置、例えばダイオー
ドの作製を実現することができる。
(1) A large semiconductor device, for example, a diode can be manufactured even on a wafer including a concave defect such as a micropipe.

【0062】(2)接合や電極に対し致命的な凹型の欠
陥を含むウエハに対しても、それらに起因する欠陥を含
まないエピ層を形成することができる。
(2) Even for a wafer containing a concave defect which is fatal to a junction or an electrode, it is possible to form an epilayer free from defects caused by the defect.

【0063】(3)絶縁膜の表面がエッチングの際基板
表面より少しへこんでしまった場合でも、基板側をエッ
チングして低くすることにより、基板上に単一の結晶面
を露出させることができ、その結果、基板全面に対し欠
陥のないエピタキシャル成長層を実現させることができ
る。
(3) Even if the surface of the insulating film is slightly dented from the substrate surface during etching, a single crystal plane can be exposed on the substrate by etching the substrate side to lower it. As a result, a defect-free epitaxial growth layer can be realized over the entire surface of the substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例を示す半導体素子の製造工
程断面図である。
FIG. 1 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to a first embodiment of the present invention.

【図2】従来の一般的なSiC半導体ウエハの斜視図で
ある。
FIG. 2 is a perspective view of a conventional general SiC semiconductor wafer.

【図3】従来のSiC基板を用いてpn接合型のダイオ
ードを作製したときの問題点の説明図である。
FIG. 3 is an explanatory diagram of a problem when a pn junction type diode is manufactured using a conventional SiC substrate.

【図4】従来の他の問題点の説明図である。FIG. 4 is an explanatory diagram of another conventional problem.

【図5】本発明の第2実施例を示す半導体素子の製造工
程断面図である。
FIG. 5 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to a second embodiment of the present invention.

【図6】図5(d)の工程におけるA部拡大断面図であ
る。
FIG. 6 is an enlarged sectional view of a portion A in the step of FIG. 5 (d).

【図7】図5(c)の工程における問題点を示す図であ
る。
FIG. 7 is a diagram showing a problem in the step of FIG. 5 (c).

【図8】本発明の第3実施例を示す半導体素子の製造工
程断面図である。
FIG. 8 is a cross-sectional view illustrating a manufacturing process of a semiconductor device according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

21,31,41 n型の導電型を示す基板 22,32 マイクロパイプ 23,33,42 シリコン酸化膜 24,34 穴部を埋めたシリコン酸化膜 25 p型層 26,37 電極 31A 側面露出部 35 n型のエピ層 35A エピ成長が行われない領域 36 p型導電層 43 単結晶層 21, 31, 41 Substrate showing n-type conductivity 22, 32 Micropipe 23, 33, 42 Silicon oxide film 24, 34 Silicon oxide film filling holes 25 p-type layer 26, 37 Electrode 31A Side exposed portion 35 n-type epi layer 35A region where epi growth is not performed 36 p-type conductive layer 43 single-crystal layer

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 凹型の欠陥を含む半導体ウエハを用いて
半導体装置を形成する半導体基板において、(a)凹型
の欠陥を含む半導体ウエハの前記凹型の欠陥を埋め込む
絶縁膜と、(b)前記半導体ウエハの表面に形成される
半導体装置を具備することを特徴とする半導体基板。
1. A semiconductor substrate on which a semiconductor device is formed using a semiconductor wafer having a concave defect, wherein (a) an insulating film for embedding the concave defect of the semiconductor wafer including the concave defect, and (b) the semiconductor film. A semiconductor substrate comprising a semiconductor device formed on a surface of a wafer.
【請求項2】 請求項1記載の半導体基板において、前
記半導体装置は大型のダイオードであることを特徴とす
る半導体基板。
2. The semiconductor substrate according to claim 1, wherein said semiconductor device is a large-sized diode.
【請求項3】 請求項1記載の半導体基板において、前
記半導体ウエハはシリコンであり、前記絶縁膜はシリコ
ン酸化膜であることを特徴とする半導体基板。
3. The semiconductor substrate according to claim 1, wherein said semiconductor wafer is silicon, and said insulating film is a silicon oxide film.
【請求項4】 請求項1記載の半導体基板において、前
記半導体ウエハはSiCであり、前記絶縁膜はシリコン
窒化膜であることを特徴とする半導体基板。
4. The semiconductor substrate according to claim 1, wherein said semiconductor wafer is made of SiC, and said insulating film is made of a silicon nitride film.
【請求項5】 凹型の欠陥を含む半導体ウエハを用いて
半導体装置を製造する半導体基板の製造方法において、
(a)凹型の欠陥を含む半導体ウエハに前記凹型の欠陥
を埋め込むだけの膜厚の絶縁膜を形成する工程と、
(b)前記半導体ウエハの表面の絶縁膜を除去する工程
と、(c)前記半導体ウエハの表面に半導体装置を形成
する工程とを施すことを特徴とする半導体基板の製造方
法。
5. A semiconductor substrate manufacturing method for manufacturing a semiconductor device using a semiconductor wafer including a concave defect,
(A) forming an insulating film having a thickness enough to embed the concave defects in a semiconductor wafer including the concave defects;
A method for manufacturing a semiconductor substrate, comprising: (b) removing an insulating film from a surface of the semiconductor wafer; and (c) forming a semiconductor device on the surface of the semiconductor wafer.
【請求項6】 凹型の欠陥を含む半導体ウエハにエピタ
キシャル成長させる半導体装置を形成する半導体基板に
おいて、(a)凹型の欠陥を含む半導体ウエハの前記凹
型の欠陥を埋め込む絶縁膜と、(b)前記半導体ウエハ
の表面にエピタキシャル層を有する半導体装置を具備す
ることを特徴とする半導体基板。
6. A semiconductor substrate for forming a semiconductor device epitaxially grown on a semiconductor wafer including a concave defect, wherein (a) an insulating film for filling the concave defect of the semiconductor wafer including the concave defect, and (b) the semiconductor film. A semiconductor substrate comprising a semiconductor device having an epitaxial layer on a surface of a wafer.
【請求項7】 凹型の欠陥を含む半導体ウエハを用いて
エピタキシャル成長させる半導体装置を製造する半導体
基板の製造方法において、(a)凹型の欠陥を含む半導
体ウエハに前記凹型の欠陥を埋め込むだけの膜厚の絶縁
膜を形成する工程と、(b)前記半導体ウエハの表面の
絶縁膜を除去する工程と、(c)前記半導体ウエハの表
面にエピタキシャル成長させる半導体装置を形成する工
程とを施すことを特徴とする半導体基板の製造方法。
7. A method for manufacturing a semiconductor substrate for manufacturing a semiconductor device for epitaxially growing using a semiconductor wafer including a concave defect, wherein (a) a film thickness sufficient to embed the concave defect in the semiconductor wafer including the concave defect. Forming an insulating film, (b) removing the insulating film from the surface of the semiconductor wafer, and (c) forming a semiconductor device to be epitaxially grown on the surface of the semiconductor wafer. Of manufacturing a semiconductor substrate.
【請求項8】 請求項7記載の半導体基板の製造方法に
おいて、前記凹型の欠陥の側面を露出させないように前
記エピタキシャル成長を行わせることを特徴とする半導
体基板の製造方法。
8. The method of manufacturing a semiconductor substrate according to claim 7, wherein the epitaxial growth is performed so as not to expose a side surface of the concave defect.
JP25280299A 1999-09-07 1999-09-07 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3967045B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25280299A JP3967045B2 (en) 1999-09-07 1999-09-07 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25280299A JP3967045B2 (en) 1999-09-07 1999-09-07 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001077024A true JP2001077024A (en) 2001-03-23
JP3967045B2 JP3967045B2 (en) 2007-08-29

Family

ID=17242442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25280299A Expired - Fee Related JP3967045B2 (en) 1999-09-07 1999-09-07 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3967045B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134760A (en) * 2000-10-20 2002-05-10 Fuji Electric Co Ltd Silicon carbide schottky diode and manufacturing method therefor
JP2003332562A (en) * 2002-05-09 2003-11-21 Fuji Electric Co Ltd Silicon carbide semiconductor device and method for manufacturing the same
JP2006278609A (en) * 2005-03-29 2006-10-12 Fujitsu Ltd Silicon carbide substrate, its manufacturing method, and method of manufacturing semiconductor device
JP2012012227A (en) * 2010-06-29 2012-01-19 New Japan Radio Co Ltd Method for removing crystal defect
JP2014225660A (en) * 2013-04-27 2014-12-04 日亜化学工業株式会社 Semiconductor laser device and manufacturing method of the same, and submount manufacturing method
CN113345798A (en) * 2021-06-01 2021-09-03 中科汇通(内蒙古)投资控股有限公司 Method for preparing GaN by SiC substrate epitaxy

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927489A (en) * 1995-07-11 1997-01-28 Nippondenso Co Ltd Semiconductor substrate and method of manufacture

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927489A (en) * 1995-07-11 1997-01-28 Nippondenso Co Ltd Semiconductor substrate and method of manufacture

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134760A (en) * 2000-10-20 2002-05-10 Fuji Electric Co Ltd Silicon carbide schottky diode and manufacturing method therefor
JP2003332562A (en) * 2002-05-09 2003-11-21 Fuji Electric Co Ltd Silicon carbide semiconductor device and method for manufacturing the same
JP2006278609A (en) * 2005-03-29 2006-10-12 Fujitsu Ltd Silicon carbide substrate, its manufacturing method, and method of manufacturing semiconductor device
JP2012012227A (en) * 2010-06-29 2012-01-19 New Japan Radio Co Ltd Method for removing crystal defect
JP2014225660A (en) * 2013-04-27 2014-12-04 日亜化学工業株式会社 Semiconductor laser device and manufacturing method of the same, and submount manufacturing method
US9318871B2 (en) 2013-04-27 2016-04-19 Nichia Corporation Semiconductor laser device and manufacturing method thereof, and submount manufacturing method
US9496680B2 (en) 2013-04-27 2016-11-15 Nichia Corporation Semiconductor laser device and manufacturing method thereof, and submount manufacturing method
JP2019062212A (en) * 2013-04-27 2019-04-18 日亜化学工業株式会社 Semiconductor laser device
CN113345798A (en) * 2021-06-01 2021-09-03 中科汇通(内蒙古)投资控股有限公司 Method for preparing GaN by SiC substrate epitaxy
CN113345798B (en) * 2021-06-01 2022-07-12 中科汇通(内蒙古)投资控股有限公司 Method for preparing GaN by SiC substrate epitaxy

Also Published As

Publication number Publication date
JP3967045B2 (en) 2007-08-29

Similar Documents

Publication Publication Date Title
US7855413B2 (en) Diode with low resistance and high breakdown voltage
US8242023B2 (en) Method of producing a semiconductor device having a trench filled with an epitaxially grown semiconductor layer
US7772100B2 (en) Method of manufacturing a semiconductor device having a buried doped region
US5963822A (en) Method of forming selective epitaxial film
JP2002185019A (en) Semiconductor device and its manufacturing method
TWI754710B (en) Method and system for vertical power devices
WO2018150861A1 (en) Silicon carbide laminated substrate and production method therefor
US20090294917A1 (en) Method of producing semiconductor device
JP2002368216A (en) Semiconductor element and manufacturing method therefor
US9171918B2 (en) Semiconductor device with an electrode buried in a cavity
WO2003028076A1 (en) Method of manufacturing semiconductor device having composite buffer layer
US5952679A (en) Semiconductor substrate and method for straightening warp of semiconductor substrate
TWI405268B (en) Station type semiconductor device and method of manufacturing same
US7391077B2 (en) Vertical type semiconductor device
JP2001077024A (en) Semiconductor substrate and manufacture thereof
KR100314347B1 (en) Semiconductor device and its manufacturing method
KR20100122281A (en) Schottky barrier diode and fabricating method thereof
KR20040110547A (en) Bipolar junction transistor and method for fabricating the same
JP5301091B2 (en) Manufacturing method of semiconductor device
JP2010212440A (en) Method for manufacturing semiconductor device
JPWO2018055838A1 (en) Semiconductor device manufacturing method and semiconductor substrate
US9590083B2 (en) ITC-IGBT and manufacturing method therefor
JP3921764B2 (en) Manufacturing method of semiconductor device
JP2012004174A (en) Reverse-blocking insulating gate type bipolar transistor and method of manufacturing the same
JP2017168720A (en) Method for manufacturing silicon carbide semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070530

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100608

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees