JP2001075732A - Optical detection type digitizer - Google Patents

Optical detection type digitizer

Info

Publication number
JP2001075732A
JP2001075732A JP24966699A JP24966699A JP2001075732A JP 2001075732 A JP2001075732 A JP 2001075732A JP 24966699 A JP24966699 A JP 24966699A JP 24966699 A JP24966699 A JP 24966699A JP 2001075732 A JP2001075732 A JP 2001075732A
Authority
JP
Japan
Prior art keywords
light
potential
scanning line
cell
digitizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24966699A
Other languages
Japanese (ja)
Inventor
Takao Sakamoto
孝雄 坂本
Mitsuo Inoue
満夫 井上
Akihiko Iwata
明彦 岩田
Akihiro Suzuki
昭弘 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP24966699A priority Critical patent/JP2001075732A/en
Publication of JP2001075732A publication Critical patent/JP2001075732A/en
Pending legal-status Critical Current

Links

Landscapes

  • Position Input By Displaying (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain an optical detection type digitizer which can be built in a liquid crystal display panel, eliminates the need for a connection cord, and does not lower the display function by supplying a 1st and a 2nd potential and varying the potential of a 1st scanning line according to light irradiation and nonirradaition. SOLUTION: Row scanning lines Y1 to Y5 are applied with a pulsating potential in line sequence by a pulse voltage generating circuit 1. Row scanning lines Z1 to Z5 are applied with a constant potential. The voltages of column scanning lines X1 to X5 are detected by a detecting circuit 2. The detecting circuit 2 receives each potential showing whether or not cells Cij connected to row scanning lines Yi are irradiated with light sequentially by the row scanning lines Yi through the column scanning lines X1 to X5 and outputs it to outside the optical detection type digitizer. According to the potential outputted from the optical detection type digitizer, the light irradiation positions of cells by a light pen 3 are measured. According to the measurement results, the liquid crystal display cells of a liquid crystal display panel are controlled.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、光を媒介として
位置を検出する光検知型デジタイザに関し、特に、液晶
表示パネルに組み込み可能な光検知型デジタイザに関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light detection type digitizer for detecting a position using light as a medium, and more particularly to a light detection type digitizer which can be incorporated in a liquid crystal display panel.

【0002】[0002]

【従来の技術】図13は、従来の表示一体型デジタイザ
の簡単な構成を示した図である。図において、100、
101はそれぞれ透明電極、102は入力ペン、103
は液晶パネルである。図13の表示一体型デジタイザ
は、例えば、電子手帳に組み込まれ、入力ペンによる入
力位置を検出するための位置検知器として機能する。表
示一体型デジタイザは、それぞれ透明電極100、10
1を有する空隙を持った2枚の透明フィルムが、液晶パ
ネル103の表示専用素子上に設けられている。表示一
体型デジタイザは、入力ペン102により、透明フィル
ムに圧力がかけられ、2枚の透明フィルムが接する箇所
により、透明フィルムの外周部の電圧が変化することを
検知し、その位置を計測して、圧力印加箇所を検出して
いる。
FIG. 13 is a diagram showing a simple structure of a conventional display-integrated digitizer. In the figure, 100,
101 is a transparent electrode, 102 is an input pen, 103
Denotes a liquid crystal panel. The display-integrated digitizer in FIG. 13 is incorporated in, for example, an electronic organizer and functions as a position detector for detecting an input position by an input pen. The display-integrated digitizer has transparent electrodes 100, 10
Two transparent films having a gap having a value of 1 are provided on the display-only element of the liquid crystal panel 103. The display-integrated digitizer detects that pressure is applied to the transparent film by the input pen 102, and that the voltage at the outer peripheral portion of the transparent film changes at a point where the two transparent films come into contact with each other, and measures the position. , The pressure application point is detected.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、従来の
感圧式の表示一体型デジタイザでは、その透明フィルム
に、透明とは言え導電性を持たせなくてはならないた
め、可視光の透過率を低下させてしまい、文字などを表
示する表示画面が暗くなるという問題点があった。特
に、近年注目を浴びている反射型液晶表示装置では、透
過率が20〜30%程度も低下し、著しく表示画面が見
えにくいという問題点が発生する。
However, in the conventional pressure-sensitive display-integrated digitizer, the transparent film must be made transparent but conductive, so that the visible light transmittance is reduced. This causes a problem that a display screen for displaying characters and the like becomes dark. In particular, in a reflection type liquid crystal display device that has been receiving attention in recent years, the transmittance is reduced by about 20 to 30%, and a problem that a display screen is extremely difficult to see occurs.

【0004】また、別のデジタイザとして、表示機能を
低下させないペン入力パネルが一体形成されたタイプが
開発されているが、このタイプでは、例えば、ペン入力
パネルと入力ペンとの静電結合を利用しており、入力ペ
ンとペン入力パネルとの間を接続するコードが、別途必
要となるという問題点があった。
As another digitizer, there has been developed a type in which a pen input panel which does not deteriorate the display function is integrally formed. In this type, for example, an electrostatic coupling between the pen input panel and the input pen is used. Therefore, there is a problem that a code for connecting between the input pen and the pen input panel is separately required.

【0005】この発明は、以上のような問題点を解決す
るためになされたものであり、液晶表示パネルに組み込
み可能で、入力ペンとペン入力パネルとの間を接続する
コードが不要な、かつ表示機能を低下させない光検知型
デジタイザを得ることを目的とする。
The present invention has been made to solve the above problems, and can be incorporated in a liquid crystal display panel, and does not require a code for connecting between an input pen and a pen input panel, and It is an object of the present invention to obtain a light detection type digitizer that does not deteriorate the display function.

【0006】[0006]

【課題を解決するための手段】この発明にかかる光検知
型デジタイザは、第1の走査線と、第1の電位と第2の
電位とが供給され、第1の走査線に接続され、光照射と
光非照射のそれぞれに応じて、第1の走査線の電位を変
化させるセルとを備えたものである。また、セルに接続
され、第1の電位をセルに供給する第2の走査線と、セ
ルに接続され、第2の電位をセルに供給する第3の走査
線とを備えたものである。また、第1の走査線は予め第
3の電位を有し、セルに光が照射された時に、セルは、
第1の走査線の電位を第3の電位から第2の電位に変化
させ、セルに光が非照射である時に、セルは、第1の走
査線の電位を第3の電位に保持させる。また、セルは、
第1の走査線に一端が接続され、他端が第3の走査線に
接続された第1の薄膜トランジスタと、第1の薄膜トラ
ンジスタのゲート電極に一端が接続され、他端が第2の
走査線に接続された第1の光検知素子とを備えたもので
ある。また、セルは、第3の走査線に一端が接続され、
第1の光検知素子の一端に他端が接続された第1の抵抗
素子を備えたものである。また、第1の光検知素子上に
開口部を有し、第1の抵抗素子上に設けられた第1の金
属膜を備えたものである。また、第1の光検知素子は、
非晶質シリコン膜を有する。また、第1の光検知素子の
非晶質シリコン膜の下に第2の金属膜を設けている。ま
た、第1の薄膜トランジスタは、多結晶シリコン薄膜ト
ランジスタである。また、第1の走査線は予め第4の電
位を有し、セルに光が照射された時に、セルは、第1の
走査線の電位を第4の電位に保持させ、セルに光が非照
射である時に、第1の走査線の電位を第4の電位から第
1の電位に変化させる。また、セルは、第1の走査線に
一端が接続され、他端が第2の走査線に接続された第2
の薄膜トランジスタと、第2の薄膜トランジスタのゲー
ト電極に一端が接続され、他端が第2の走査線に接続さ
れた第2の光検知素子と、第3の走査線に一端が接続さ
れ、第2の光検知素子の一端に他端が接続された第2の
抵抗素子とを備えたものである。また、第2の光検知素
子上に開口部を有し、第2の抵抗素子上に設けられた第
3の金属膜を備えたものである。また、第2の光検知素
子は、非晶質シリコン膜を有する。また、第2の光検知
素子の非晶質シリコン膜の下に第4の金属膜を設けてい
る。また、第2の薄膜トランジスタは、多結晶シリコン
薄膜トランジスタである。また、第1の走査線、第2の
走査線、第3の走査線はそれぞれN本設けられ、各第2
の走査線は、N本の第1の走査線に交差して設けられ、
各第3の走査線は、各第2の走査線に沿って、N本の第
1の走査線に交差して設けられ、第1の走査線と第2の
走査線と第3の走査線とに接続されているセルは、マト
リックス状に複数個設けられている。また、N本の第2
の走査線に接続され、第2の走査線のそれぞれに順次第
1の電位を供給するパルス電圧発生回路と、N本の第1
の走査線に接続され、パルス電圧発生回路により第1の
電位が供給されている第2の走査線に接続されている各
セルに基づくN本の第1の走査線の各電位を受け取る検
知回路とを備えたものである。また、第1の走査線、第
2の走査線、第3の走査線、セル、パルス電圧発生回
路、検知回路は、それぞれ薄膜トランジスタアレイ基板
上に設けられている。さらに、セルは、表示機能を構成
する液晶容量と寄生容量と薄膜トランジスタとが設けら
れている。
A light detection type digitizer according to the present invention is supplied with a first scanning line, a first potential and a second potential, is connected to the first scanning line, and is connected to the first scanning line. A cell for changing the potential of the first scanning line according to each of irradiation and non-light irradiation. A second scanning line connected to the cell and supplying a first potential to the cell; and a third scanning line connected to the cell and supplying a second potential to the cell. In addition, the first scanning line has a third potential in advance, and when the cell is irradiated with light, the cell:
The potential of the first scan line is changed from the third potential to the second potential, and when the cell is not irradiated with light, the cell holds the potential of the first scan line at the third potential. Also, the cell is
A first thin film transistor having one end connected to the first scan line and the other end connected to a third scan line; one end connected to a gate electrode of the first thin film transistor; and the other end connected to a second scan line And a first photodetector connected to the first photodetector. The cell has one end connected to the third scanning line,
The first light detecting element includes a first resistance element having one end connected to the other end. In addition, the semiconductor device has an opening on the first light sensing element and includes a first metal film provided on the first resistance element. Further, the first light detecting element is
It has an amorphous silicon film. In addition, a second metal film is provided below the amorphous silicon film of the first light sensing element. Further, the first thin film transistor is a polycrystalline silicon thin film transistor. The first scanning line has a fourth potential in advance, and when the cell is irradiated with light, the cell holds the potential of the first scanning line at the fourth potential and causes the cell to emit no light. At the time of irradiation, the potential of the first scan line is changed from the fourth potential to the first potential. The cell has a second end connected to the first scan line and the other end connected to the second scan line.
A second photodetector having one end connected to a gate electrode of the second thin film transistor and the other end connected to a second scan line, and one end connected to a third scan line. And a second resistance element having the other end connected to one end of the light detection element. In addition, an opening is provided on the second photodetector, and a third metal film provided on the second resistor is provided. Further, the second light detecting element has an amorphous silicon film. Further, a fourth metal film is provided below the amorphous silicon film of the second photodetector. Further, the second thin film transistor is a polycrystalline silicon thin film transistor. Further, N first scanning lines, second scanning lines, and third scanning lines are provided, and
Are provided so as to intersect the N first scanning lines,
Each third scanning line is provided along each second scanning line so as to intersect the N first scanning lines, and the first scanning line, the second scanning line, and the third scanning line are provided. Are connected in a matrix. In addition, N second
A pulse voltage generating circuit connected to each of the scan lines and sequentially supplying a first potential to each of the second scan lines;
Detecting circuit that receives each potential of N first scanning lines based on each cell connected to the second scanning line to which the first potential is supplied by the pulse voltage generation circuit. It is provided with. The first scan line, the second scan line, the third scan line, the cell, the pulse voltage generation circuit, and the detection circuit are provided on the thin film transistor array substrate. Further, the cell is provided with a liquid crystal capacitance, a parasitic capacitance, and a thin film transistor which constitute a display function.

【0007】[0007]

【発明の実施の形態】実施の形態1.この発明にかかる
デジタイザは、光検知型というものである。液晶表示パ
ネル(LCD)は、一般に、液晶表示セルがマトリック
ス状に配置された構成であるので、液晶表示パネルに光
検知型デジタイザを組み込むには、光検知型デジタイザ
の光検知素子もマトリックス状に配列させる構成が良
い。この発明の実施の形態における光検知型デジタイザ
は、液晶表示パネルに組み込まれ、かつマトリックス状
に配置された光検知素子を有する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 The digitizer according to the present invention is of a light detection type. Since a liquid crystal display panel (LCD) generally has a configuration in which liquid crystal display cells are arranged in a matrix, in order to incorporate a photodetection digitizer into the liquid crystal display panel, the photodetection elements of the photodetection digitizer are also arranged in a matrix. The arrangement to arrange them is good. A light detection type digitizer according to an embodiment of the present invention has light detection elements incorporated in a liquid crystal display panel and arranged in a matrix.

【0008】図1は、この発明の実施の形態1の光検知
型デジタイザの構成を示した図である。図において、1
はパルス電圧発生回路、2は検知回路、3は入力用のラ
イトペンである。ライトペン3は、光を照射すること
で、そのペン指示位置が検出される。Xi(i=1〜
5)は列走査線、Yi(i=1〜5)およびZi(i=
1〜5)はそれぞれ行走査線,Cij(i=1〜5、j
=1〜5)はセルである。列走査線X1〜X5が、行走
査線Y1〜Y5および行走査線Z1〜Z5のそれぞれと
交差している。セルCijは、行走査線Yi、行走査線
Ziおよび列走査線Xjに接する領域である。セルCi
jには、光検知素子Sij(i=1〜5、j=1〜5)
と薄膜トランジスタTij(i=1〜5、j=1〜5)
とが設けられている。各走査線は、金属配線で形成され
ている。光検知型デジタイザは、この実施の形態におい
ては、反射型の薄膜トランジスタ液晶ディスプレイ(T
FT−LCD)の薄膜トランジスタアレイ基板上(図示
せず)に、図1のとおり、マトリックス状に形成され
る。薄膜トランジスタ液晶ディスプレイの液晶表示パネ
ルは、対向基板と薄膜トランジスタアレイ基板とを有
し、両基板の間に液晶が存在する。薄膜トランジスタア
レイ基板は、薄膜トランジスタ、配線、反射電極など、
表示機能が存在するシートと、走査線や光検知素子(セ
ンサー)などを有する光検知型デジタイザが存在するシ
ートとが張り合わされて形成される。
FIG. 1 is a diagram showing a configuration of a light detection type digitizer according to a first embodiment of the present invention. In the figure, 1
Is a pulse voltage generation circuit, 2 is a detection circuit, and 3 is a light pen for input. The light pen 3 irradiates light to detect the position indicated by the pen. Xi (i = 1 to
5) is a column scanning line, Yi (i = 1 to 5) and Zi (i =
1 to 5) are row scanning lines, Cij (i = 1 to 5, j
= 1 to 5) are cells. The column scanning lines X1 to X5 intersect with the row scanning lines Y1 to Y5 and the row scanning lines Z1 to Z5, respectively. The cell Cij is an area that is in contact with the row scanning line Yi, the row scanning line Zi, and the column scanning line Xj. Cell Ci
j is a light detecting element Sij (i = 1 to 5, j = 1 to 5)
And thin film transistor Tij (i = 1 to 5, j = 1 to 5)
Are provided. Each scanning line is formed of a metal wiring. In this embodiment, the light detection type digitizer is a reflection type thin film transistor liquid crystal display (T
On a thin film transistor array substrate (not shown) of an FT-LCD, they are formed in a matrix as shown in FIG. A liquid crystal display panel of a thin film transistor liquid crystal display has an opposite substrate and a thin film transistor array substrate, and liquid crystal exists between the two substrates. Thin film transistor array substrate, thin film transistor, wiring, reflective electrode, etc.
A sheet having a display function and a sheet having a light detection type digitizer having a scanning line, a light detection element (sensor), and the like are laminated and formed.

【0009】行走査線Y1〜Y5には、パルス電圧発生
回路1によって、パルス状の電位が線順次に印加され
る。行走査線Z1〜Z5には、一定電位が印加される。
列走査線X1〜X5の電圧が、検知回路2によって検知
される。検知回路2は、順次、行走査線Yiごとに、列
走査線X1〜X5を介して、行走査線Yiに接続された
セルCijへの光照射あるいは光非照射を示した各電位
を受け取り、光検知型デジタイザ外部に出力する。光検
知型デジタイザから出力された各電位に基づき、ライト
ペン3によるセルの光照射位置が計測される。計測結果
により、液晶表示パネルの該当液晶表示セルが制御され
る。
Pulse-like potentials are applied line-sequentially to the row scanning lines Y1 to Y5 by the pulse voltage generation circuit 1. A constant potential is applied to the row scanning lines Z1 to Z5.
The voltages of the column scanning lines X1 to X5 are detected by the detection circuit 2. The detection circuit 2 sequentially receives, for each row scanning line Yi, each potential indicating light irradiation or light non-irradiation on the cell Cij connected to the row scanning line Yi via the column scanning lines X1 to X5, Output to the outside of the light detection type digitizer. Based on each potential output from the light detection type digitizer, the light irradiation position of the cell by the light pen 3 is measured. The corresponding liquid crystal display cell of the liquid crystal display panel is controlled based on the measurement result.

【0010】図2は、図1の光検知型デジタイザのセル
Cijの構造を示した断面図である。図において、4
は、絶縁基板、5は、絶縁基板上4にレーザー結晶化さ
れた多結晶シリコン膜、6は、SiO2膜からなるゲー
ト絶縁膜、7は、金属膜からなるゲート電極、8は、多
結晶シリコン膜にリンイオンを注入したソース/ドレイ
ン領域、9は、SiO2膜からなる層間絶縁膜、10は
ドライブ電圧配線、11はグラウンド配線、12は非晶
質シリコン膜、13は金属膜、14は非晶質シリコン膜
12にリンイオン注入された電極形成部、15は金属
膜、16はSiNからなる絶縁膜、17は金属膜であ
る。Sはセンサー、Rは基準抵抗、Tは薄膜トランジス
タを示す。基準抵抗Rは、センサーSと同様に、非晶質
シリコン膜、金属膜、非晶質シリコン膜にリンイオン注
入された電極形成部から構成される。センサーの非晶質
シリコン膜12によって、赤外から可視光の範囲の波長
の光を受光する光検知型デジタイザを薄膜トランジスタ
プロセスを用いて容易に作成することができる。
FIG. 2 is a sectional view showing the structure of the cell Cij of the photo-detecting digitizer of FIG. In the figure, 4
Is an insulating substrate, 5 is a polycrystalline silicon film crystallized on the insulating substrate 4 by laser, 6 is a gate insulating film made of a SiO2 film, 7 is a gate electrode made of a metal film, and 8 is polycrystalline silicon. Source / drain regions in which phosphorus ions are implanted into the film, 9 is an interlayer insulating film made of a SiO2 film, 10 is a drive voltage wiring, 11 is a ground wiring, 12 is an amorphous silicon film, 13 is a metal film, and 14 is amorphous An electrode forming portion in which phosphorus ions are implanted into the porous silicon film 12, 15 is a metal film, 16 is an insulating film made of SiN, and 17 is a metal film. S indicates a sensor, R indicates a reference resistance, and T indicates a thin film transistor. Similar to the sensor S, the reference resistance R is composed of an amorphous silicon film, a metal film, and an electrode forming portion in which phosphorus ions are implanted into the amorphous silicon film. With the amorphous silicon film 12 of the sensor, a light-detecting digitizer that receives light having a wavelength in the range from infrared light to visible light can be easily formed using a thin film transistor process.

【0011】多結晶の薄膜トランジスタTは、多結晶シ
リコン膜5、ゲート絶縁膜6、ゲート電極7、ソース/
ドレイン領域8から構成される。層間絶縁膜9は、薄膜
トランジスタTを覆うように形成される。薄膜トランジ
スタTのゲート電極7の形成時に、同時にドライブ電圧
配線10とグラウンド配線11を形成する。非晶質シリ
コン膜12は、層間絶縁膜9上で、かつ、その下部に薄
膜トランジスタTが形成されていない箇所に形成され
る。多結晶の薄膜トランジスタTにより、薄膜トランジ
スタの容量を小さく作成できるので、高速応答の光検知
型デジタイザを形成できる。非晶質シリコン膜12の直
下に、層間絶縁膜9を介して、薄膜トランジスタTのゲ
ート電極7の形成時に、金属膜13を予め形成する。非
晶質シリコン膜12には、イオン注入により、電極形成
部14が形成される。薄膜トランジスタTの電極形成部
に、その上層の層間絶縁膜9とゲート絶縁膜6を貫通す
るコンタクトホール(図示せず)を形成する。ドライブ
電圧配線10、グラウンド配線11上、金属配線が必要
な箇所にも、同様なコンタクトホールを形成する。薄膜
トランジスタTと非晶質シリコン膜12、ドライブ電圧
配線10、グラウンド配線11を接続するために、上述
のコンタクトホールと非晶質シリコン膜12のイオン注
入部分とを接続する金属膜15を形成する。上述構造の
上層に絶縁膜16を形成する。電極取り出しが必要な部
分に、コンタクトホールを形成する。基準抵抗Rとなる
非晶質シリコン薄膜上に、金属膜17を形成する。
The polycrystalline thin film transistor T comprises a polycrystalline silicon film 5, a gate insulating film 6, a gate electrode 7,
It is composed of a drain region 8. The interlayer insulating film 9 is formed so as to cover the thin film transistor T. When the gate electrode 7 of the thin film transistor T is formed, the drive voltage wiring 10 and the ground wiring 11 are formed at the same time. The amorphous silicon film 12 is formed on the interlayer insulating film 9 and at a portion below the interlayer insulating film 9 where the thin film transistor T is not formed. Since the capacity of the thin film transistor can be made small by the polycrystalline thin film transistor T, a light sensing type digitizer with high response speed can be formed. A metal film 13 is formed in advance immediately below the amorphous silicon film 12 via the interlayer insulating film 9 when the gate electrode 7 of the thin film transistor T is formed. An electrode forming portion 14 is formed in the amorphous silicon film 12 by ion implantation. In the electrode forming portion of the thin film transistor T, a contact hole (not shown) penetrating the upper interlayer insulating film 9 and the gate insulating film 6 is formed. A similar contact hole is formed on the drive voltage wiring 10 and the ground wiring 11 at a place where a metal wiring is required. In order to connect the thin film transistor T to the amorphous silicon film 12, the drive voltage wiring 10, and the ground wiring 11, a metal film 15 connecting the above-described contact hole and the ion-implanted portion of the amorphous silicon film 12 is formed. An insulating film 16 is formed on the above structure. A contact hole is formed in a portion where electrode extraction is required. The metal film 17 is formed on the amorphous silicon thin film which becomes the reference resistance R.

【0012】図3は、図1の光検知型デジタイザの詳細
な構成を示した図である。図において、Cij(i=1
〜5、j=1〜5)は、同じものを繰り返し配置したも
のである。図2のグラウンド配線11を電圧Vbに保
ち、ドライブ電圧配線10に、パルス電圧発生回路1に
よって、通常時電位Vb、パルス印加時電位Vaとなる
パルスを印加する。検知回路2によって出力配線(列走
査線X1〜X5)の電圧を検知する。各セルCijに
は、センサーSij、基準抵抗Rij、N型の薄膜トラ
ンジスタTijが設けられている。列走査線X1〜X5
には、それぞれスイッチ素子RSW1〜RSW5がそれ
ぞれ接続されている。スイッチ素子RSW1〜RSW5
が接続されている配線の両端は、図示しない電源電位が
外部から与えられている。薄膜トランジスタTのソース
は行走査線Z、ドレインは列走査線Xにそれぞれ接続さ
れている。N型の薄膜トランジスタTは、誤動作の少な
い光検知型デジタイザを構成することができる。
FIG. 3 is a diagram showing a detailed configuration of the light detection type digitizer of FIG. In the figure, Cij (i = 1
To 5, j = 1 to 5) are the same ones repeatedly arranged. The ground wiring 11 in FIG. 2 is maintained at the voltage Vb, and the drive voltage wiring 10 is applied with a pulse by the pulse voltage generation circuit 1 to have the normal potential Vb and the pulse applied potential Va. The detection circuit 2 detects the voltage of the output wiring (column scanning lines X1 to X5). Each cell Cij is provided with a sensor Sij, a reference resistor Rij, and an N-type thin film transistor Tij. Column scanning lines X1 to X5
Are respectively connected to switch elements RSW1 to RSW5. Switch elements RSW1 to RSW5
A power supply potential (not shown) is externally applied to both ends of the wiring to which is connected. The source of the thin film transistor T is connected to the row scanning line Z, and the drain is connected to the column scanning line X. The N-type thin film transistor T can constitute a light detection type digitizer with less malfunction.

【0013】以下、光検知型デジタイザの動作につい
て、図3のセルC34の領域に、ライトペン3で光を照
射する場合を説明する。図4は、光検知型デジタイザの
動作を示すタイミングチャート図である。行走査線と列
走査線の電位が示されている。図中の矢印は、電位Vb
よりも電位Vcの方が相対的に高いことを示し、また、
電位Vbよりも電位Vaの方が相対的に高いことを示
す。行走査線Y1〜Y5は、パルス電圧発生回路1によ
って、線順次にパルス電圧Vaがそれぞれ印加される。
行走査線Z1〜Z5は、一定電位Vbがそれぞれ印加さ
れる。列走査線X1〜X5には、行走査線Y1〜Y5に
パルスが印加されている期間の初期のごく短い期間に、
スイッチ素子RSW1〜RSW5により、それぞれ電位
Vcが充電される。スイッチ素子RSW1〜RSW5
は、一度にオンあるいはオフする。Vrstは、装置外
部から与えられる電位であり、列走査線X1〜X5に接
続されるスイッチ素子RSW1〜RSW5として働くN
型薄膜トランジスタのゲート電圧に供給される。つま
り、VrstがHレベルの時、列走査線X1〜X5は、
そのスイッチ素子RSW1〜RSW5を介して接続され
る電位Vcにリセットされる。行走査線Y3に、パルス
電圧発生回路1によって、電位Vaのパルスが印加され
ている時には、セルC3j(j=1〜5)内のセンサー
S3j(j=1〜5)と基準抵抗R3j(j=1〜5)
間を直列に接続したものに、(Va−Vb)の高さの電
圧がかかる。従って、セルC3j(j=1〜5)内の薄
膜トランジスタT3j(j=1〜5)のゲート電極Vg
の電位Vg3j(j=1〜5)は、 Vg=Vb+(Va−Vb)×Rr/(Rs+Rr) となる。Rrは、基準抵抗Rijの抵抗値、Rsは、セ
ンサーSijの抵抗値を示す。セルに光が照射されてい
る時には、Rsが小さくなる。この時のRsの値をRs
hとする。光照射時に、Vgが薄膜トランジスタTij
の閾値電圧Vthより高くなるように、Va、Vb、R
sh、Rr、Vthをそれぞれ設定することで、列走査
線X1〜X5に保持されていた電位が、Vbと同電位に
なるまで変化する。
Hereinafter, the operation of the light detection type digitizer will be described for the case where light is radiated to the area of the cell C34 in FIG. FIG. 4 is a timing chart showing the operation of the light detection type digitizer. The potentials of the row scanning lines and the column scanning lines are shown. The arrow in the figure indicates the potential Vb
Indicates that the potential Vc is relatively higher than the potential Vc.
This shows that the potential Va is relatively higher than the potential Vb. The pulse voltage Va is applied to the row scanning lines Y1 to Y5 line by line by the pulse voltage generation circuit 1.
A constant potential Vb is applied to each of the row scanning lines Z1 to Z5. The column scanning lines X1 to X5 have a very short period in the beginning of the period in which the pulse is applied to the row scanning lines Y1 to Y5.
The potentials Vc are charged by the switch elements RSW1 to RSW5, respectively. Switch elements RSW1 to RSW5
Turns on or off at once. Vrst is a potential applied from outside the device, and N works as switch elements RSW1 to RSW5 connected to the column scanning lines X1 to X5.
Is supplied to the gate voltage of the thin film transistor. That is, when Vrst is at the H level, the column scanning lines X1 to X5
The potential is reset to the potential Vc connected via the switch elements RSW1 to RSW5. When a pulse of the potential Va is applied to the row scanning line Y3 by the pulse voltage generation circuit 1, the sensor S3j (j = 1 to 5) in the cell C3j (j = 1 to 5) and the reference resistor R3j (j = 1 ~ 5)
A voltage having a height of (Va-Vb) is applied to the components connected in series. Therefore, the gate electrode Vg of the thin film transistor T3j (j = 1 to 5) in the cell C3j (j = 1 to 5)
The potential Vg3j (j = 1 to 5) is expressed as follows: Vg = Vb + (Va−Vb) × Rr / (Rs + Rr) Rr indicates the resistance value of the reference resistor Rij, and Rs indicates the resistance value of the sensor Sij. When light is irradiated on the cell, Rs becomes small. The value of Rs at this time is Rs
h. At the time of light irradiation, Vg becomes thin film transistor Tij
Va, Vb, R such that the threshold voltage Vth becomes higher than
By setting sh, Rr, and Vth, the potentials held on the column scanning lines X1 to X5 change until they reach the same potential as Vb.

【0014】行走査線Y3以外の行走査線において、セ
ンサーSijと基準抵抗Rij間を直列に接続したもの
には電圧はかからない。従って、セルC3j(j=1〜
5)以外のセルでは、Vgijが、Vbのままであるの
で、薄膜トランジスタには電流が流れない。行走査線Y
3にパルスが印加(電位Va)されている期間の列走査
線X1〜X5の電圧は、図4で示したとおり、列走査線
X4が電位Vb、その他の列走査線の電位はVcとな
る。これら列走査線X1〜X5の各電位が、検知回路2
によって検出され、検出結果から、セルC3j(j=1
〜5)への光照射の有無が判別される。この場合、セン
サーS34近傍に光が照射されたこと、即ち、ライトペ
ン3で照射された光照射位置が、C34であることが検
知される。行走査線Y1〜Y5に、パルス電圧発生回路
1によって、線順次にパルス電圧Vaが印加されると、
全セルへの光照射の有無が判別できる。
In a row scanning line other than the row scanning line Y3, no voltage is applied to a line in which the sensor Sij and the reference resistor Rij are connected in series. Therefore, cell C3j (j = 1 to
In cells other than 5), Vgij remains at Vb, so that no current flows through the thin film transistor. Row scan line Y
As shown in FIG. 4, the voltages of the column scanning lines X1 to X5 during the period in which the pulse is applied (potential Va) to 3 are the potential Vb for the column scanning line X4 and the potential Vc for the other column scanning lines. . Each potential of these column scanning lines X1 to X5 is detected by the detection circuit 2
And cell C3j (j = 1) from the detection result.
It is determined whether or not there is a light irradiation on (5). In this case, it is detected that light is irradiated near the sensor S34, that is, that the light irradiation position irradiated with the light pen 3 is C34. When the pulse voltage Va is applied line-sequentially to the row scanning lines Y1 to Y5 by the pulse voltage generation circuit 1,
The presence or absence of light irradiation on all cells can be determined.

【0015】光検知閾値は、上式からわかるように、
(Va−Vb)の値とセンサーサイズ、つまり、光非照
射時の抵抗値(Rs)により変化する。Vaの値を可変
にすると、その場で検知閾値を調節することができる。
以上のように、この実施の形態1における光検知型デジ
タイザは、液晶表示パネルに組み込まれ、液晶表示セル
に応じて、マトリックス状の光検知素子を設けたので、
入力ペンとペン入力パネルとを接続するコードが不要で
あり、感圧式のデジタイザ一体型表示装置のような透過
率の低下による表示画面の不具合がなく、ライトペンの
光照射位置を検知できる。また、光照射と光非照射と
で、各セルに基づき、列走査線での電位が2値化されて
おり、ノイズ耐性に優れているという効果がある。ま
た、センサーの下部に設けられた金属膜13により、光
検知型デジタイザの下部からの乱反射光を遮ることがで
き、検知感度のばらつきを低減できる。更に、センサー
Sと基準抵抗Rとを同じ材料で同じ構成のものを形成す
るので、光非照射時のセンサーSの抵抗と基準抵抗Rの
抵抗との比率を比較的容易に固定できる。
As can be seen from the above equation, the light detection threshold is
It changes according to the value of (Va−Vb) and the sensor size, that is, the resistance value (Rs) when no light is irradiated. By making the value of Va variable, the detection threshold can be adjusted on the spot.
As described above, the light detection type digitizer according to the first embodiment is incorporated in a liquid crystal display panel, and a matrix light detection element is provided according to the liquid crystal display cell.
A code for connecting the input pen to the pen input panel is not required, and there is no problem on the display screen due to a decrease in transmittance as in the pressure-sensitive type digitizer-integrated display device, and the light irradiation position of the light pen can be detected. In addition, between light irradiation and non-light irradiation, the potential at the column scanning line is binarized based on each cell, and there is an effect that the noise resistance is excellent. In addition, the metal film 13 provided below the sensor can block irregularly reflected light from below the light-detecting digitizer, thereby reducing the variation in detection sensitivity. Further, since the sensor S and the reference resistor R are formed of the same material and have the same configuration, the ratio between the resistance of the sensor S and the resistance of the reference resistor R when light is not irradiated can be fixed relatively easily.

【0016】実施の形態2.図5は、この発明の実施の
形態2の光検知型デジタイザの詳細な構成を示した図で
ある。実施の形態1との違いは、図5の構成では、セル
に基準抵抗がないことである。他の構成は、実施の形態
1の図3と同様の構成である。図5に示された構成も、
実施の形態1と同様に、列走査線X1〜X5によって、
光照射位置を検知できる。この場合、光照射と光非照射
により、Vgが薄膜トランジスタTのVthに達するま
での時間が変わり、結果的にトランジスタがオンする時
間が異なってくる。ゲート電極の電位は、時間的には,
初期値から最終電位まで,センサー抵抗と薄膜トランジ
スタTのゲート容量で決まる時定数に従って変化する。
Embodiment 2 FIG. 5 is a diagram showing a detailed configuration of a light detection type digitizer according to Embodiment 2 of the present invention. The difference from the first embodiment is that the configuration of FIG. 5 has no reference resistance in the cell. Other configurations are the same as those in FIG. 3 of the first embodiment. The configuration shown in FIG.
As in the first embodiment, the column scanning lines X1 to X5
The light irradiation position can be detected. In this case, the time required for Vg to reach Vth of the thin film transistor T changes depending on light irradiation and non-light irradiation, and consequently, the time during which the transistor is turned on differs. The potential of the gate electrode is temporally
It changes from the initial value to the final potential according to a time constant determined by the sensor resistance and the gate capacitance of the thin film transistor T.

【0017】行走査線Y1〜Y5は、パルス電圧発生回
路1によって、線順次に、パルス電圧Vaが印加され
る。行走査線Z1〜Z5は、一定電位Vbが印加され
る。光照射あるいは光非照射時のセンサー抵抗をRs、
薄膜トランジスタTのゲート容量をCtとすると、パル
ス印加開始時から時間t後の薄膜トランジスタTのゲー
ト電極の電位Vgは、Vg(t)=Va−(Va−V
b)×exp(−t/Rs/Ct)となる。なお、セン
サー抵抗は、光照射と光非照射とで異なり、光照射時の
方が抵抗値は小さくなる。光照射と光非照射の判定のパ
ルス(Va)印加開始時からの時間をtj1とすると、
光照射時に、Vg(tj1)>Vth、光非照射時に
は、パルス印加終了時からの時間tj2後に、薄膜トラ
ンジスタTのVgの値が閾値電圧未満になっていれば良
いので、Vg(tj2)<Vth、となる様に、tj
1、tj2を設定することで、光の強度に応じた光照射
と光非照射を判別することができる。tj1を長くすれ
ば、微弱な光りの照射でも検知可能である。
The pulse voltage Va is applied to the row scanning lines Y1 to Y5 line by line by the pulse voltage generation circuit 1. A constant potential Vb is applied to the row scanning lines Z1 to Z5. The sensor resistance at the time of light irradiation or no light irradiation is Rs,
Assuming that the gate capacitance of the thin film transistor T is Ct, the potential Vg of the gate electrode of the thin film transistor T after a time t from the start of pulse application is Vg (t) = Va− (Va−V
b) × exp (−t / Rs / Ct) The sensor resistance differs between light irradiation and non-light irradiation, and the resistance value during light irradiation is smaller. Assuming that the time from the start of application of the pulse (Va) for determining light irradiation and non-light irradiation is tj1,
At the time of light irradiation, Vg (tj1)> Vth, and at the time of light non-irradiation, Vg (tj2) <Vth since the value of Vg of the thin film transistor T should be less than the threshold voltage after time tj2 from the end of pulse application. , So that tj
By setting 1, tj2, light irradiation and light non-irradiation can be determined according to the light intensity. If tj1 is made longer, it is possible to detect even weak light irradiation.

【0018】また、(Va−Vb)の値、tj1、tj
2の値とセンサーサイズにより、光検知の閾値を調節で
きる。図6は、この実施の形態における光検知閾値の判
定時間tj1とVa−Vb(=Vdrv)の値の依存性
を示した図である。図6のtjは、tj1のことであ
る。センサーサイズ20ミクロンx10ミクロンの場合
を示した。判定時間と(Va−Vb)の値より,光検知
閾値が調節できることがわかる。図6の光強度は、光検
知閾値のことである。図6は、薄膜トランジスタTの閾
値を2.2Vとした時のVdrv、tj1、光検知閾値
の関係である。なお、実施の形態1では、上述の(Va
−Vb)の値、tj1、tj2の値とセンサーサイズに
加えて、基準抵抗サイズの関係で、光検知の閾値を調節
できる。この実施の形態の光検知型デジタイザは以上の
ように構成されているので、抵抗比率に関する効果を除
き、実施の形態1と同様の効果を得ることができる。更
に、実施の形態1の構成よりも面積の縮小化を図ること
ができる。
Further, the value of (Va-Vb), tj1, tj
The threshold of light detection can be adjusted by the value of 2 and the sensor size. FIG. 6 is a diagram illustrating the dependence of the determination time tj1 of the light detection threshold value and the value of Va−Vb (= Vdrv) in this embodiment. Tj in FIG. 6 is tj1. The case where the sensor size is 20 microns × 10 microns is shown. It can be seen from the determination time and the value of (Va-Vb) that the light detection threshold can be adjusted. The light intensity in FIG. 6 is a light detection threshold. FIG. 6 shows the relationship between Vdrv, tj1 and the light detection threshold when the threshold value of the thin film transistor T is 2.2V. In the first embodiment, (Va
In addition to the value of −Vb), the values of tj1 and tj2, and the sensor size, the threshold value of light detection can be adjusted by the relationship of the reference resistance size. Since the light detection type digitizer of this embodiment is configured as described above, the same effects as those of the first embodiment can be obtained except for the effect relating to the resistance ratio. Further, the area can be reduced as compared with the configuration of the first embodiment.

【0019】実施の形態3.この実施の形態では、実施
の形態2における光検知型デジタイザのセンサーS11
〜S55を遮光して位置検出を行う。例えば、図1のペ
ンで指示された領域を遮光ペンを用いて遮光させ、対応
するセンサーS34の抵抗のみを低下させずに、その他
のセンサーの抵抗を低下させる。その結果、光が照射さ
れていないセルCの薄膜トランジスタTのみオンされ
ず、光が照射されていない場所が検知される。図7は、
この発明の実施の形態3における光検知型デジタイザの
動作のタイミングチャートを図である。出力が反転して
いるのを除けば、上述の実施の形態におけるライトペン
方式と同じである。図7では、セルC34が遮光される
ことで、セルC34に接続された列走査線X4の電位
が、他の列走査線と異なっていることが示されている。
Embodiment 3 In this embodiment, the sensor S11 of the light detection type digitizer according to the second embodiment is used.
SS55 are shielded from light to perform position detection. For example, the area indicated by the pen in FIG. 1 is shielded from light using a light-shielding pen, and the resistance of the other sensors is reduced without reducing only the resistance of the corresponding sensor S34. As a result, only the thin film transistor T of the cell C to which light is not irradiated is not turned on, and a place to which light is not irradiated is detected. FIG.
FIG. 13 is a timing chart of the operation of the light detection type digitizer according to Embodiment 3 of the present invention. Except that the output is inverted, it is the same as the light pen method in the above-described embodiment. FIG. 7 shows that since the cell C34 is shielded from light, the potential of the column scanning line X4 connected to the cell C34 is different from the other column scanning lines.

【0020】遮光ペン方式の場合、通常環境の光を使用
することになるので、光検知閾値を下げる必要がある。
そのため、判定時間tj1、tj2を大きくし、センサ
ー抵抗を低下させて使用する。この実施の形態の光検知
型デジタイザは以上のように構成されているので、実施
の形態1および2と同様の効果が得られる。
In the case of the light-shielding pen method, since light in a normal environment is used, it is necessary to lower the light detection threshold.
Therefore, the determination times tj1 and tj2 are increased, and the sensor resistance is reduced. Since the light detection type digitizer of this embodiment is configured as described above, the same effects as those of the first and second embodiments can be obtained.

【0021】実施の形態4.この実施の形態では、実施
の形態1の光検知型デジタイザにおけるセンサーSおよ
び基準抵抗Rと同様に、薄膜トランジスタTも非晶質シ
リコン膜12と電極形成部14とで構成している。図8
は、この発明の実施の形態4における光検知型デジタイ
ザのセルCijの構造を示した断面図である。セルCi
jは、実施の形態1と同様に、マトリックス状に配置さ
れている。ライトペン3の光照射位置を検知する動作
は、実施の形態1と同様である。
Embodiment 4 FIG. In this embodiment, like the sensor S and the reference resistor R in the light-detecting digitizer of the first embodiment, the thin film transistor T also includes the amorphous silicon film 12 and the electrode forming section 14. FIG.
FIG. 14 is a cross-sectional view showing a structure of a cell Cij of a photodetection digitizer according to Embodiment 4 of the present invention. Cell Ci
j are arranged in a matrix, as in the first embodiment. The operation of detecting the light irradiation position of the light pen 3 is the same as in the first embodiment.

【0022】図において、18は金属膜からなるゲート
電極、19は絶縁膜である。その他の符号は、実施の形
態1で示した構成と同一あるいは相当するものである。
透明絶縁基板4上に、金属膜からなるゲート電極18を
形成する。その上にSiNからなるゲート絶縁膜6を形
成する。その上に非晶質シリコン膜12(薄膜トランジ
スタのチャネル)を形成する。非晶質シリコン膜12の
電極形成部14にイオン(リン)を注入する。非晶質シ
リコン膜12上に、絶縁膜19を形成して、各素子
(S、T、R)に金属膜15や必要箇所にコンタクトホ
ールを形成する。そして、上記構造の上層にSiNから
なる絶縁膜16を形成して、最上層にセンサーSの開口
部を残して金属膜17を形成する。電極形成部14は、
ソース/ドレインである。この実施の形態の光検知型デ
ジタイザは、実施の形態1と同様の効果が得られる。更
に、センサーSおよび基準抵抗Rと同様に、薄膜トラン
ジスタTも非晶質シリコン12と電極形成部14とで構
成したので、実施の形態1に比べて、製造工程のマスク
数が少なくなり、低コストで実現できる。
In the figure, reference numeral 18 denotes a gate electrode made of a metal film, and 19 denotes an insulating film. Other reference numerals are the same as or correspond to those of the configuration shown in the first embodiment.
A gate electrode 18 made of a metal film is formed on the transparent insulating substrate 4. A gate insulating film 6 made of SiN is formed thereon. An amorphous silicon film 12 (channel of a thin film transistor) is formed thereon. Ions (phosphorus) are implanted into the electrode formation portion 14 of the amorphous silicon film 12. An insulating film 19 is formed on the amorphous silicon film 12, and a contact hole is formed in each element (S, T, R) in a metal film 15 or in a necessary place. Then, an insulating film 16 made of SiN is formed on the upper layer of the above structure, and a metal film 17 is formed on the uppermost layer while leaving an opening of the sensor S. The electrode forming part 14
Source / drain. The light detection type digitizer according to this embodiment has the same effects as those of the first embodiment. Further, like the sensor S and the reference resistor R, the thin film transistor T is also composed of the amorphous silicon 12 and the electrode forming part 14, so that the number of masks in the manufacturing process is reduced as compared with the first embodiment, and the cost is reduced. Can be realized.

【0023】実施の形態5.図9は、この発明の実施の
形態5の光検知型デジタイザのセルCijの構成を示し
た図である。図10は、実施の形態5における光検知型
デジタイザの動作のタイミングチャート図である。上述
した他の実施の形態にかかる光検知型デジタイザの薄膜
トランジスタTは、N型多結晶シリコン薄膜トランジス
タであったが、この実施の形態では、薄膜トランジスタ
TをP型多結晶シリコン薄膜トランジスタで構成してい
る。この場合、VcはLレベルである。上述の他の実施
の形態ではVcはHレベルである。光照射により、セン
サーSの抵抗が低下し、ドライブ電圧により薄膜トラン
ジスタTのゲート電極の電圧VgはVth以上になる。
従って、薄膜トランジスタTはオンしない。この時、出
力配線の電位はVcの電位のまま保たれる。非照射時に
は、薄膜トランジスタTのゲート電極の電圧Vgは、薄
膜トランジスタTのVth以下のままになるので、薄膜
トランジスタTはオンする。この時、出力配線には、薄
膜トランジスタTのソース電極にあるVaの電位が出力
配線に移される。この光検知型デジタイザは、図3のよ
うにマトリックス状に設けられている。この実施の形態
では、実施の形態1と異なり、薄膜トランジスタTの導
電性が異なるので、図2のソース/ドレイン領域8の形
成のためのイオンが異なるが、その他の構造は、図2に
示されている構造と同一である。この実施の形態の光検
知型デジタイザは、実施の形態1と同様の効果が得られ
る。なお、図9において、基準抵抗R、行走査線Zを取
り除いて、薄膜トランジスタTとセンサーSのみのセル
Cの構成でも、光検知型デジタイザとしての機能を持
つ。
Embodiment 5 FIG. 9 is a diagram showing a configuration of a cell Cij of a light detection type digitizer according to Embodiment 5 of the present invention. FIG. 10 is a timing chart of the operation of the light detection type digitizer according to the fifth embodiment. Although the thin film transistor T of the light detection type digitizer according to the other embodiments described above is an N-type polycrystalline silicon thin film transistor, in this embodiment, the thin film transistor T is formed of a P-type polycrystalline silicon thin film transistor. In this case, Vc is at the L level. In the other embodiment described above, Vc is at the H level. The light irradiation reduces the resistance of the sensor S, and the drive voltage causes the voltage Vg of the gate electrode of the thin film transistor T to exceed Vth.
Therefore, the thin film transistor T does not turn on. At this time, the potential of the output wiring is kept at the potential of Vc. At the time of non-irradiation, the voltage Vg of the gate electrode of the thin film transistor T remains at Vth or less of the thin film transistor T, so that the thin film transistor T is turned on. At this time, the potential of Va at the source electrode of the thin film transistor T is transferred to the output wiring. The light detection type digitizer is provided in a matrix as shown in FIG. In this embodiment, different from the first embodiment, the conductivity of the thin film transistor T is different, so that the ions for forming the source / drain regions 8 in FIG. 2 are different, but other structures are shown in FIG. The structure is the same as The light detection type digitizer according to this embodiment has the same effects as those of the first embodiment. In FIG. 9, the reference resistor R and the row scanning line Z are removed, and the configuration of the cell C including only the thin film transistor T and the sensor S has a function as a light detection type digitizer.

【0024】実施の形態6.図11は、この発明の実施
の形態6の光検知型デジタイザのセルCijの構造を示
した断面図である。セルCijは、実施の形態1と同様
に、マトリックス状に配置されている。実施の形態1と
の相違点は、図11のとおり、セルCijのセンサーS
と基準抵抗Rが積層型構造となっている点である。光検
知型デジタイザの動作は、実施の形態1と同じである。
Embodiment 6 FIG. FIG. 11 is a cross-sectional view showing a structure of a cell Cij of a photodetection digitizer according to Embodiment 6 of the present invention. The cells Cij are arranged in a matrix, as in the first embodiment. The difference from the first embodiment is that, as shown in FIG.
And the reference resistor R have a laminated structure. The operation of the light detection type digitizer is the same as that of the first embodiment.

【0025】絶縁基板4上に、レーザー結晶化された多
結晶シリコン膜5、SiO2膜からなるゲート絶縁膜
6、金属膜からなるゲート電極7、多結晶シリコン膜5
にリンイオンを注入したソース/ドレイン領域8からな
る多結晶薄膜トランジスタTを形成する。薄膜トランジ
スタTを覆う様に、SiO2膜からなる層間絶縁膜9を
形成する。薄膜トランジスタTのゲート電極7形成時
に、同時にドライブ電圧配線10とグラウンド配線11
を形成する。
On the insulating substrate 4, a laser-crystallized polycrystalline silicon film 5, a gate insulating film 6 made of a SiO 2 film, a gate electrode 7 made of a metal film, a polycrystalline silicon film 5
To form a polycrystalline thin film transistor T comprising source / drain regions 8 into which phosphorus ions have been implanted. An interlayer insulating film 9 made of a SiO2 film is formed so as to cover the thin film transistor T. When the gate electrode 7 of the thin film transistor T is formed, the drive voltage wiring 10 and the ground wiring 11 are simultaneously formed.
To form

【0026】層間絶縁膜9を取り除いた場所で、かつ、
金属層13が予め設けられた箇所に、非晶質シリコン膜
12を形成する。非晶質シリコン膜12の上部にITO
からなる透明電極20を形成する。薄膜トランジスタT
の電極形成部に、その上層の層間絶縁膜9とゲート絶縁
膜6を貫通するコンタクトホールを形成する。ドライブ
電圧配線10、グラウンド配線11上にも同様なコンタ
クトホールを形成する。薄膜トランジスタTと透明電極
20、非晶質シリコン膜12の下部電極13、ドライブ
電圧配線10、グラウンド配線11を接続するために、
コンタクトホール間をつなぐ金属膜15を形成する。上
記の構造の上層にSiNからなる絶縁膜16を形成す
る。電極取り出しが必要な部分にコンタクトホールを形
成する。センサーSとなる部分を除いて、その上部に金
属膜17を形成する。この実施の形態の光検知型デジタ
イザは、実施の形態1と同様の効果が得られる。更に、
センサーSが積層構造(非晶質シリコン膜12、透明電
極20)で形成されるので、実施の形態1に比べて抵抗
値が下がり、光感度が上がるので、微弱な光でも、応答
速度が速くなるという効果が得られる。
At the place where the interlayer insulating film 9 is removed, and
The amorphous silicon film 12 is formed at a position where the metal layer 13 is provided in advance. ITO on the amorphous silicon film 12
Is formed. Thin film transistor T
A contact hole is formed through the interlayer insulating film 9 and the gate insulating film 6 above the electrode forming portion. Similar contact holes are formed on the drive voltage wiring 10 and the ground wiring 11. In order to connect the thin film transistor T to the transparent electrode 20, the lower electrode 13 of the amorphous silicon film 12, the drive voltage wiring 10, and the ground wiring 11,
A metal film 15 connecting the contact holes is formed. An insulating film 16 made of SiN is formed on the above structure. A contact hole is formed in a portion where electrode extraction is required. The metal film 17 is formed on the upper part except for the part to be the sensor S. The light detection type digitizer according to this embodiment has the same effects as those of the first embodiment. Furthermore,
Since the sensor S is formed with a laminated structure (the amorphous silicon film 12 and the transparent electrode 20), the resistance value is reduced and the light sensitivity is increased as compared with the first embodiment, so that the response speed is high even with weak light. Is obtained.

【0027】実施の形態7.図12は、この発明の実施
の形態7の光検知型デジタイザのセルCijの構成を示
した図である。セルCijは、実施の形態1と同様にマ
トリックス状に配置されるが、更に、TFT−LCDと
しての機能とデジタイザとしての機能とを併せ持つよう
に構成されている。PjとQiの配線は、それぞれ表示
機能に関わるデータ線とゲート配線である。また、薄膜
トランジスタTDijも同様に、表示機能に関わるトラ
ンジスタである。Zi配線は、表示機能とデジタイザ機
能を持つ共通配線である。Clcは液晶容量、Csは寄
生容量である。この構成の基板とTFT−LCDの対向
基板を液晶を挟み込む様に張り合わせ、表示機能を持た
せる。光検知型デジタイザの動作は、実施の形態1と同
様であり、検知した光照射位置に応じて、セル内の表示
機能を動作させる。この実施の形態の光検知型デジタイ
ザは、実施の形態1と同様の効果が得られ、更に、2つ
の機能を一つの基板上に構成しているので、表示の明る
さを減じないという効果もある。また、2つの機能を同
一の基板上に形成することで、他の実施の形態のように
別々の基板にそれぞれの機能を持たせてこれらを張り合
わせるよりも、シートの張り合わせの製造工程やマスク
数を減らせることができ、更に、配線なども兼用するこ
とができ、製造コストの低減が図れる。
Embodiment 7 FIG. 12 is a diagram showing a configuration of a cell Cij of a photodetection type digitizer according to Embodiment 7 of the present invention. The cells Cij are arranged in a matrix as in the first embodiment, but are configured to have both a function as a TFT-LCD and a function as a digitizer. The wirings of Pj and Qi are a data line and a gate wiring related to the display function, respectively. Similarly, the thin film transistor TDij is a transistor related to a display function. The Zi wiring is a common wiring having a display function and a digitizer function. Clc is a liquid crystal capacitance, and Cs is a parasitic capacitance. The substrate having this configuration and the counter substrate of the TFT-LCD are attached so as to sandwich the liquid crystal, thereby providing a display function. The operation of the light detection type digitizer is the same as that of the first embodiment, and the display function in the cell is operated according to the detected light irradiation position. The light detection type digitizer of this embodiment has the same effect as that of the first embodiment, and furthermore, since the two functions are configured on one substrate, the effect of not reducing the brightness of the display is also obtained. is there. Also, by forming the two functions on the same substrate, a manufacturing process of a sheet bonding and a mask can be performed, as compared with a case where separate substrates are provided with the respective functions and bonded together as in other embodiments. The number can be reduced, and wiring can also be used, so that the manufacturing cost can be reduced.

【0028】[0028]

【発明の効果】以上のように、この発明によれば、液晶
表示パネルに組み込み可能で、入力ペンとペン入力パネ
ルとの間を接続するコードが不要な、かつ表示機能を低
下させない光検知型デジタイザを得ることができる。
As described above, according to the present invention, a light detection type which can be incorporated in a liquid crystal display panel, does not require a cord for connecting between an input pen and a pen input panel, and does not deteriorate the display function. Digitizer can be obtained.

【0029】また、光照射と光非照射とで、各セルに基
づき、列走査線での電位が2値化されており、ノイズ耐
性に優れている光検知型デジタイザを得ることができ
る。
Further, the potential of the column scanning line is binarized based on each cell between light irradiation and light non-irradiation, so that a light detection type digitizer excellent in noise resistance can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1の光検知型デジタイ
ザの構成を示した図である。
FIG. 1 is a diagram showing a configuration of a light detection type digitizer according to a first embodiment of the present invention.

【図2】 図1の光検知型デジタイザのセルCijの構
造を示した断面図である。
FIG. 2 is a cross-sectional view showing a structure of a cell Cij of the photodetection digitizer of FIG.

【図3】 図1の光検知型デジタイザの詳細な構成を示
した図である。
FIG. 3 is a diagram showing a detailed configuration of the light detection type digitizer of FIG. 1;

【図4】 光検知型デジタイザの動作を示すタイミング
チャート図である。
FIG. 4 is a timing chart showing the operation of the light detection type digitizer.

【図5】 この発明の実施の形態2の光検知型デジタイ
ザの詳細な構成を示した図である。
FIG. 5 is a diagram showing a detailed configuration of a light detection type digitizer according to a second embodiment of the present invention.

【図6】 この発明の実施の形態2における光検知閾値
の判定時間tj1とVa−Vb(=Vdrv)の値の依
存性を示した図である。
FIG. 6 is a diagram showing the dependence of the light detection threshold value determination time tj1 and the value of Va−Vb (= Vdrv) in the second embodiment of the present invention.

【図7】 この発明の実施の形態3における光検知型デ
ジタイザの動作のタイミングチャートを図である。
FIG. 7 is a timing chart of the operation of the light detection type digitizer according to Embodiment 3 of the present invention.

【図8】 この発明の実施の形態4における光検知型デ
ジタイザのセルCijの構造を示した断面図である。
FIG. 8 is a cross-sectional view showing a structure of a cell Cij of a photodetection digitizer according to Embodiment 4 of the present invention.

【図9】 この発明の実施の形態5の光検知型デジタイ
ザのセルCijの構成を示した図である。
FIG. 9 is a diagram showing a configuration of a cell Cij of a photodetection digitizer according to Embodiment 5 of the present invention.

【図10】 実施の形態5における光検知型デジタイザ
の動作のタイミングチャート図である。
FIG. 10 is a timing chart of the operation of the light detection type digitizer according to the fifth embodiment.

【図11】 この発明の実施の形態6の光検知型デジタ
イザのセルCijの構造を示した断面図である。
FIG. 11 is a cross-sectional view illustrating a structure of a cell Cij of a photodetection digitizer according to Embodiment 6 of the present invention.

【図12】 この発明の実施の形態7の光検知型デジタ
イザのセルCijの構成を示した図である。
FIG. 12 is a diagram showing a configuration of a cell Cij of a photodetection type digitizer according to Embodiment 7 of the present invention.

【図13】 従来の表示一体型デジタイザの簡単な構成
を示した図である。
FIG. 13 is a diagram showing a simple configuration of a conventional display-integrated digitizer.

【符号の説明】[Explanation of symbols]

1 パルス電圧発生回路、 2 検知回路、 3 入力
用のライトペン、X1〜X5 列走査線、 Y1〜Y5
行走査線、 Z1〜Z5 行走査線、 Sセンサー、
R 基準抵抗、 T 薄膜トランジスタ、 RSW1
〜RSW5スイッチ素子、 C セル、 12 非晶質
シリコン膜、 13 金属膜、 17 金属膜。
1 pulse voltage generation circuit, 2 detection circuit, 3 light pen for input, X1 to X5 column scanning lines, Y1 to Y5
Row scan line, Z1-Z5 row scan line, S sensor,
R reference resistance, T thin film transistor, RSW1
~ RSW5 switch element, C cell, 12 amorphous silicon film, 13 metal film, 17 metal film.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩田 明彦 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 (72)発明者 鈴木 昭弘 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5B068 AA01 AA11 AA22 BB18 BC03 BC07 BC13 BD02 BD09 BE08 5B087 AA00 AB04 AE00 CC02 CC12 CC16 CC26 CC33 DG02 5F049 MB05 MB12 NA04 NB10 SE02 SZ10 SZ12 TA20 UA01 UA20 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Akihiko Iwata 2-3-2 Marunouchi, Chiyoda-ku, Tokyo Mitsui Electric Co., Ltd. (72) Inventor Akihiro Suzuki 2-3-2 Marunouchi, Chiyoda-ku, Tokyo 3 F term (reference) 5B068 AA01 AA11 AA22 BB18 BC03 BC07 BC13 BD02 BD09 BE08 5B087 AA00 AB04 AE00 CC02 CC12 CC16 CC26 CC33 DG02 5F049 MB05 MB12 NA04 NB10 SE02 SZ10 SZ12 TA20 UA01 UA20

Claims (19)

【特許請求の範囲】[Claims] 【請求項1】 第1の走査線と、 第1の電位と第2の電位とが供給され、前記第1の走査
線に接続され、光照射と光非照射のそれぞれに応じて、
前記第1の走査線の電位を変化させるセルとを備えたこ
とを特徴とする光検知型デジタイザ。
1. A first scanning line, a first potential and a second potential are supplied, connected to the first scanning line, and each of light irradiation and light non-irradiation is provided.
And a cell for changing the potential of the first scanning line.
【請求項2】 前記セルに接続され、前記第1の電位を
前記セルに供給する第2の走査線と、 前記セルに接続され、前記第2の電位を前記セルに供給
する第3の走査線とを備えたことを特徴とする請求項1
記載の光検知型デジタイザ。
2. A second scanning line connected to the cell and supplying the first potential to the cell, and a third scanning connected to the cell and supplying the second potential to the cell. 2. The apparatus according to claim 1, further comprising a wire.
The light-detecting digitizer described.
【請求項3】 前記第1の走査線は予め第3の電位を有
し、 前記セルに光が照射された時に、前記セルは、前記第1
の走査線の電位を前記第3の電位から前記第2の電位に
変化させ、前記セルに光が非照射である時に、前記セル
は、前記第1の走査線の電位を前記第3の電位に保持さ
せることを特徴とする請求項2記載の光検知型デジタイ
ザ。
3. The first scanning line has a third potential in advance, and when the cell is irradiated with light, the cell scans the first line.
The potential of the scanning line is changed from the third potential to the second potential, and when the cell is not irradiated with light, the cell changes the potential of the first scanning line to the third potential. 3. The light-detecting digitizer according to claim 2, wherein
【請求項4】 前記セルは、前記第1の走査線に一端が
接続され、他端が前記第3の走査線に接続された第1の
薄膜トランジスタと、 前記第1の薄膜トランジスタのゲート電極に一端が接続
され、他端が前記第2の走査線に接続された第1の光検
知素子とを備えたことを特徴とする請求項3記載の光検
知型デジタイザ。
4. The cell has a first thin film transistor having one end connected to the first scanning line and the other end connected to the third scanning line, and one end connected to a gate electrode of the first thin film transistor. And a first light detecting element having the other end connected to the second scanning line.
【請求項5】 前記セルは、前記第3の走査線に一端が
接続され、前記第1の光検知素子の前記一端に他端が接
続された第1の抵抗素子を備えたことを特徴とする請求
項4記載の光検知型デジタイザ。
5. The cell includes a first resistive element having one end connected to the third scan line and the other end connected to the one end of the first light sensing element. The light-sensing digitizer according to claim 4.
【請求項6】 前記第1の光検知素子上に開口部を有
し、前記第1の抵抗素子上に設けられた第1の金属膜を
備えたことを特徴とする請求項5記載の光検知型デジタ
イザ。
6. The light according to claim 5, further comprising an opening on the first light sensing element, and a first metal film provided on the first resistance element. Detection type digitizer.
【請求項7】 前記第1の光検知素子は、非晶質シリコ
ン膜を有することを特徴とする請求項4〜請求項6のい
ずれかに記載の光検知型デジタイザ。
7. The light-sensing type digitizer according to claim 4, wherein said first light-sensing element has an amorphous silicon film.
【請求項8】 前記第1の光検知素子の前記非晶質シリ
コン膜の下に第2の金属膜を設けたことを特徴とする請
求項7記載の光検知型デジタイザ。
8. The light-sensing digitizer according to claim 7, wherein a second metal film is provided under the amorphous silicon film of the first light-sensing element.
【請求項9】 前記第1の薄膜トランジスタは、多結晶
シリコン薄膜トランジスタであることを特徴とする請求
項4〜請求項8のいずれかに記載の光検知型デジタイ
ザ。
9. The digitizer according to claim 4, wherein the first thin film transistor is a polycrystalline silicon thin film transistor.
【請求項10】 前記第1の走査線は予め第4の電位を
有し、 前記セルに光が照射された時に、前記セルは、前記第1
の走査線の電位を前記第4の電位に保持させ、前記セル
に光が非照射である時に、前記第1の走査線の電位を前
記第4の電位から前記第1の電位に変化させることを特
徴とする請求項2記載の光検知型デジタイザ。
10. The first scanning line has a fourth potential in advance, and when the cell is irradiated with light, the cell is connected to the first scanning line.
Holding the potential of the scanning line at the fourth potential, and changing the potential of the first scanning line from the fourth potential to the first potential when the cell is not irradiated with light. 3. The digitizer according to claim 2, wherein the digitizer is a light-sensitive digitizer.
【請求項11】 前記セルは、前記第1の走査線に一端
が接続され、他端が前記第2の走査線に接続された第2
の薄膜トランジスタと、 前記第2の薄膜トランジスタのゲート電極に一端が接続
され、他端が前記第2の走査線に接続された第2の光検
知素子と、 前記第3の走査線に一端が接続され、前記第2の光検知
素子の前記一端に他端が接続された第2の抵抗素子とを
備えたことを特徴とする請求項10記載の光検知型デジ
タイザ。
11. The second cell having one end connected to the first scanning line and the other end connected to the second scanning line.
A thin film transistor, a second light sensing element having one end connected to the gate electrode of the second thin film transistor, and the other end connected to the second scanning line, and one end connected to the third scanning line. 11. The light detection type digitizer according to claim 10, further comprising a second resistance element having the other end connected to the one end of the second light detection element.
【請求項12】 前記第2の光検知素子上に開口部を有
し、前記第2の抵抗素子上に設けられた第3の金属膜を
備えたことを特徴とする請求項11記載の光検知型デジ
タイザ。
12. The light according to claim 11, further comprising an opening on said second light sensing element and a third metal film provided on said second resistive element. Detection type digitizer.
【請求項13】 前記第2の光検知素子は、非晶質シリ
コン膜を有することを特徴とする請求項11または請求
項12記載の光検知型デジタイザ。
13. The digitizer according to claim 11, wherein the second photodetector has an amorphous silicon film.
【請求項14】 前記第2の光検知素子の前記非晶質シ
リコン膜の下に第4の金属膜を設けたことを特徴とする
請求項13記載の光検知型デジタイザ。
14. The digitizer according to claim 13, wherein a fourth metal film is provided below the amorphous silicon film of the second photodetector.
【請求項15】 前記第2の薄膜トランジスタは、多結
晶シリコン薄膜トランジスタであることを特徴とする請
求項11〜請求項14のいずれかに記載の光検知型デジ
タイザ。
15. The digitizer according to claim 11, wherein the second thin film transistor is a polycrystalline silicon thin film transistor.
【請求項16】 前記第1の走査線、前記第2の走査
線、前記第3の走査線はそれぞれN本設けられ、 各前記第2の走査線は、前記N本の前記第1の走査線に
交差して設けられ、 各前記第3の走査線は、各前記第2の走査線に沿って、
前記N本の前記第1の走査線に交差して設けられ、 前記第1の走査線と前記第2の走査線と前記第3の走査
線とに接続されている前記セルは、マトリックス状に複
数個設けられていることを特徴とする請求項2〜請求項
15のいずれかに記載の光検知型デジタイザ。
16. The first scanning line, the second scanning line, and the third scanning line are each provided with N lines, and each of the second scanning lines is provided with the N lines of the first scanning line. Each third scanning line is provided along each of the second scanning lines,
The cells provided so as to intersect with the N first scanning lines and connected to the first scanning line, the second scanning line, and the third scanning line are arranged in a matrix. The photodetection type digitizer according to any one of claims 2 to 15, wherein a plurality of the digitizers are provided.
【請求項17】 前記N本の前記第2の走査線に接続さ
れ、前記第2の走査線のそれぞれに順次前記第1の電位
を供給するパルス電圧発生回路と、 前記N本の前記第1の走査線に接続され、前記パルス電
圧発生回路により前記第1の電位が供給されている前記
第2の走査線に接続されている各前記セルに基づく前記
N本の前記第1の走査線の各電位を受け取る検知回路と
を備えたことを特徴とする請求項16記載の光検知型デ
ジタイザ。
17. A pulse voltage generation circuit connected to the N second scanning lines and sequentially supplying the first potential to each of the second scanning lines; Of the N first scanning lines based on each of the cells connected to the second scanning line to which the first potential is supplied by the pulse voltage generation circuit. 17. The light detection type digitizer according to claim 16, further comprising a detection circuit for receiving each potential.
【請求項18】 前記第1の走査線、前記第2の走査
線、前記第3の走査線、前記セル、前記パルス電圧発生
回路、前記検知回路は、それぞれ薄膜トランジスタアレ
イ基板上に設けられていることを特徴とする請求項17
記載の光検知型デジタイザ。
18. The first scanning line, the second scanning line, the third scanning line, the cell, the pulse voltage generation circuit, and the detection circuit are respectively provided on a thin film transistor array substrate. 18. The method of claim 17, wherein
The light-detecting digitizer described.
【請求項19】 前記セルは、表示機能を構成する液晶
容量と寄生容量と薄膜トランジスタとが設けられている
ことを特徴とする請求項1〜請求項18のいずれかに記
載の光検知型デジタイザ。
19. The light-sensing type digitizer according to claim 1, wherein the cell is provided with a liquid crystal capacitance, a parasitic capacitance, and a thin film transistor which constitute a display function.
JP24966699A 1999-09-03 1999-09-03 Optical detection type digitizer Pending JP2001075732A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24966699A JP2001075732A (en) 1999-09-03 1999-09-03 Optical detection type digitizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24966699A JP2001075732A (en) 1999-09-03 1999-09-03 Optical detection type digitizer

Publications (1)

Publication Number Publication Date
JP2001075732A true JP2001075732A (en) 2001-03-23

Family

ID=17196416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24966699A Pending JP2001075732A (en) 1999-09-03 1999-09-03 Optical detection type digitizer

Country Status (1)

Country Link
JP (1) JP2001075732A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003196023A (en) * 2001-12-27 2003-07-11 Sony Corp Display device
JP2006323260A (en) * 2005-05-20 2006-11-30 Mitsubishi Electric Corp Display device incorporating optical sensor
US8134535B2 (en) 2007-03-02 2012-03-13 Samsung Electronics Co., Ltd. Display device including integrated touch sensors

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003196023A (en) * 2001-12-27 2003-07-11 Sony Corp Display device
JP4507480B2 (en) * 2001-12-27 2010-07-21 ソニー株式会社 Display device
JP2006323260A (en) * 2005-05-20 2006-11-30 Mitsubishi Electric Corp Display device incorporating optical sensor
JP4613689B2 (en) * 2005-05-20 2011-01-19 三菱電機株式会社 Display device with built-in optical sensor
US8134535B2 (en) 2007-03-02 2012-03-13 Samsung Electronics Co., Ltd. Display device including integrated touch sensors

Similar Documents

Publication Publication Date Title
JP5014971B2 (en) Display device
TWI436322B (en) Photosensitive circuit and system for photosensitive display
TWI289926B (en) Image reading apparatus and its driving method
JP4590340B2 (en) Liquid crystal display device and image sensing method using liquid crystal display device
JP6344880B2 (en) Optical touch screen device capable of remote sensing and touch sensing
JP4573856B2 (en) Liquid crystal display device having multi-touch sensing function and driving method thereof
TWI403800B (en) Display device
JP5159754B2 (en) Touch sensing liquid crystal display device and manufacturing method thereof, touch sensing method in display device, touch sensing display
KR101810608B1 (en) Light sensing apparatus and method of driving the light sensing apparatus, and optical touch screen apparatus including the light sensing apparatus
KR101521096B1 (en) Display device
WO2010150573A1 (en) Display device
EP3482283A1 (en) Array substrate, display panel and display apparatus having the same, and driving method thereof
EP0509589A2 (en) Optical touch input device
EP1903788B1 (en) Photo detector array
TWI432829B (en) Light sensor circuit and driving method thereof and touch screen panel having the same
TWI499826B (en) Liquid crystal display with touch screen function and method for detecting external illuminance using the same
JP4780204B2 (en) Pressure sensor and pressure sensor pressure measuring method
JP2009139597A (en) Display apparatus
KR20130140282A (en) Display device including touch sensor
KR20080044584A (en) Display device
KR102056905B1 (en) Light sensing apparatus and method of driving the light sensing apparatus, and optical touch screen apparatus including the light sensing apparatus
JP2008096523A (en) Display device
JP2009231643A (en) Optical sensing element, photosensor, and display device
TW200903438A (en) Electro-optical device, semiconductor device, display device, and electronic apparatus having the same
JP2002023658A (en) Dimming system

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080924