JP2001075088A

JP2001075088A - 液晶表示装置及びそれの製造方法

Info

Publication number: JP2001075088A
Application number: JP24882799A
Authority: JP
Inventors: Seiji Kamei; 誠司亀井
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1999-09-02
Filing date: 1999-09-02
Publication date: 2001-03-23

Abstract

(57)【要約】【課題】反射電極層材を厚く積層することなく、反射
電極層の表面に凹部を生じさせず、さらに反射光を効率
よく集光することを課題とする。【解決手段】液晶１６２に電圧をかけ、入射光を反射
させる反射電極層１１２を備えた液晶表示装置におい
て、反射電極層１１２の形状を段形状にする。また、同
一形状の複数の第１の絶縁物１１１を互いに他の第１の
絶縁物１１１から等距離に形成する工程と、複数の第１
の絶縁物１１１上の各々に第１の絶縁物１１１より小さ
い同一形状の複数の第２の絶縁物１１０を互いに他の第
２の絶縁物１１０から等距離に形成する工程と、第２の
絶縁物１１０を形成した後にその上に反射電極層１１２
を形成する工程とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、段形状の反射電極
層を備える液晶表示装置及びそれの製造方法に関するも
のである。

【０００２】

【従来の技術】従来、製造される液晶表示装置は、スト
ッパーとなる画素分離領域の周辺では平坦とすることが
できるが、スルーホール周辺では反射電極層の積層状態
により平坦化することができない場合がある。以下、従
来の液晶表示装置の製造工程について図面を用いて説明
する。

【０００３】図４（ａ）〜図４（ｄ）は、従来の液晶表
示装置の製造工程図である。図４（ａ）〜図４（ｄ）に
おいて、５０は半導体基板、５１は絶縁層、５２は金属
電極、５３は第１層間絶縁層、５４はＳＯＧ層、５５は
第２層間絶縁層、５６は遮光層、５７は画素電極分離領
域、５８は凹部、５９は容量層、６０はスルーホール、
６１は反射電極層、６２は反射電極層の表面の凹部であ
る。

【０００４】つづいて、従来の液晶表示装置の製造工程
について説明する。まず、図４（ａ）に示すように、半
導体基板５０上にＳｉＮ層等を堆積させ、パターニング
でＳｉＮ層の一部を除去し、熱酸化法等で選択絶縁層を
形成する。

【０００５】つぎに、ゲート酸化層を熱酸化法等で形成
し、ＬＰ−ＣＶＤ法等で、Ｐｏｌｙ−Ｓｉ等を堆積さ
せ、不純物を導入し、Ｐｏｌｙ−Ｓｉの抵抗を下げ、フ
ォトリソグラフィ工程でパターニング、エッチング処理
を施し、ゲート電極を形成する。

【０００６】その後、たとえば自己整合方式によって、
高濃度不純物をイオン注入法でウェル領域内に導入し、
熱処理を加え、ソース領域、ドレイン領域を形成する。
つぎにＣＶＤ法等でＢＰＳＧ層等の絶縁層５１を堆積さ
せ、熱処理によりリフローさせる。

【０００７】つぎに、フォトリソグラフィ工程のパター
ニング処理、エッチング処理でコンタクト孔を形成し、
ＰＶＤ法で金属層を堆積させ、再度パターニング処理、
エッチング処理にて金属電極層５２を形成する。

【０００８】その後、各種ＣＶＤ法等で第１層間絶縁層
５３を堆積させ、回転塗布法でＳＯＧ層５４を塗布し、
熱処理を加えた後、各種ＣＶＤ法等で第２層間絶縁層５
５を堆積させる。つぎに、遮光層５６となる金属をＰＶ
Ｄ法にて堆積、パターニングし、各種ＣＶＤ法で絶縁層
を厚く堆積させ、パターニング処理、エッチング処理に
て画素電極分離領域５７を形成する（図４（ｂ））。

【０００９】さらに、この画素電極分離領域５７と形成
する際、ドライエッチング処理を行うが、このドライエ
ッチング処理時に、オーバエッチを１００％行うので第
２層間絶縁層５５上に凹部５８が形成される。

【００１０】そして、その上に容量層５９を各種ＣＶＤ
法にて堆積させ、再びフォトリソグラフィ工程でパター
ニング処理、エッチング処理を行い、スルーホール６０
を形成する（図４（ｃ））。その後、ＰＶＤ法にて反射
電極層６１を形成するための金属層を堆積させ、その
後、たとえばＣＭＰ研磨を行い、反射電極層６１の表面
を平坦化する（図４（ｄ））。

【００１１】こうして、製造した液晶表示装置の画素電
極には、凹部６２が生じる場合がある。これは、スルー
ホール６０内に反射電極層材の一部が入り込むことによ
り、反射電極層材の表面に段差が生じることによるもの
である。

【００１２】

【発明が解決しようとする課題】しかし、反射電極層の
表面に凹部が生じると、入射光はいろいろな角度で反射
するため、散乱光の原因となる。したがって、反射光を
集光しようとしても、散乱により効率よく集光すること
ができず、高効率で反射光を利用することが困難とな
る。また、散乱した反射光が混じると、混色が生じる。
さらに、凹部の深さにより反射光の散乱する度合いが異
なり、各画素によって明るさのバラツキが生じる。

【００１３】そのため、反射電極層を形成する際、凹部
を生じさせないようにするには、反射電極層材を厚く積
層することが考えられる。しかし、反射電極層材を厚く
積層すると、積層時間分だけ画素電極の製造時間が増
え、しかも、反射電極層材を厚く積層すると、ＣＭＰに
より研磨しなければならない反射電極層材が増え、その
分、研磨時間が長くなり、画素電極の製造時間の増加に
拍車を掛けることになる。

【００１４】一方、反射光に散乱が生じても、反射光を
有効に利用するには、反射光のスポット径を大きくする
ことが考えられるが、スポット径を大きくすると、画素
電極も大きくする必要がある。画素電極が大きくなる
と、液晶表示装置に用いる半導体装置も大型化を強いら
れ、生産性の低下、歩留りの低下の原因になりかねな
い。

【００１５】また、反射電極層を平らにしても、反射光
を効率よく集光することができるわけではない。これ
は、反射光を集光する複数の集光レンズ毎の固有の特性
によるものである。すなわち、個々の集光レンズによ
り、集光特性が異なるため、反射電極層を平らにして
も、各集光レンズにより集光された光のスポット径にば
らつきが生じる。

【００１６】そこで、本発明は、反射電極層材を厚く積
層することなく、反射電極層の表面に凹部を生じさせ
ず、さらに反射光を効率よく集光することを課題とす
る。

【００１７】

【課題を解決するための手段】上記課題を解決するた
め、本発明は、液晶に電圧をかけ、入射光を反射させる
反射電極層を備えた液晶表示装置において、前記反射電
極層の形状を段形状にする。

【００１８】また、本発明の液晶表示装置の製造方法
は、半導体装置上に同一形状の複数の第１の絶縁物を互
いに他の第１の絶縁物から等距離に形成する工程と、前
記複数の第１の絶縁物上の各々に該第１の絶縁物より小
さい同一形状の複数の第２の絶縁物を互いに他の第２の
絶縁物から等距離に形成する工程と、前記第２の絶縁物
を形成した後にその上に反射電極層を形成する工程とを
備える。

【００１９】

【発明の実施の形態】以下、図面を参照して、本発明の
実施形態について説明する。

【００２０】（第１の実施形態）図１（ａ）〜図１
（ｈ）は、本発明の第１の実施形態における液晶表示装
置の反射電極層の製造工程図である。図１（ａ）〜図１
（ｈ）において、１は半導体基板、２は図示しないゲー
ト電極に接続する金属配線電極、３は金属配線電極２と
段差部９により段形状に形成される反射電極層１１の複
数段のうち最下段との間の層間絶縁層、４は金属配線電
極２の上部に形成される埋込み金属配線、５は第１の絶
縁物からなる絶縁層、６は第２の絶縁物からなる絶縁
層、７は反射電極層１１を透過した光が半導体装置側へ
進入するのを防止するための遮光層、８は液晶を駆動さ
せるための信号電荷を蓄積させるための容量層、１０は
反射電極層１１を形成する前の金属層である。なお、１
〜４により半導体装置を形成する。

【００２１】つづいて、図１を用いて本実施形態の製造
工程について説明する。本実施形態では、半導体基板１
には、通常用いられる方法で図示しないＭＯＳトランジ
スタを形成しており、ここでは金属配線の形成工程以降
を説明する。まず、半導体基板１には、不純物濃度が１
×１０¹⁴ｃｍ^-3〜１×１０¹⁵ｃｍ^-3の基板を用い、ゲー
ト長が０．８〜１．２μｍのＭＯＳトランジスタが形成
されている。半導体基板１上に、金属配線電極２を形成
する（図１（ａ））。

【００２２】そして、たとえばＰ−ＣＶＤ法により、層
間絶縁層３を堆積する（図１（ｂ））。本実施形態で
は、Ｐ−ＣＶＤ法でＰ−ＳｉＯ層をたとえば４０００Å
の厚さで堆積させる。なお、Ｐ−ＳｉＮ、Ｐ−ＳｉＯ
Ｎ、Ｐ−ＴＥＯＳ法により層間絶縁層３を堆積してもよ
い。

【００２３】引き続き、フォトリソグラフィ工程によっ
て、パターニング処理、エッチング処理を行い、層間絶
縁層３上に図示しないスルーホールを形成し、そこに埋
込み金属配線４を形成する（図１（ｃ））。

【００２４】つぎに、層間絶縁層３上に、絶縁層５を形
成し、絶縁層５の上部に絶縁層６の領域を形成する（図
１（ｄ））。本実施形態では、絶縁層５、６共に、たと
えば８０００Åの厚さで堆積させている。実際には、８
０００±２００Å程度の厚さが好ましく、この厚さは、
図示しない集光レンズの集光ばらつきを考慮して設定す
るものである。勿論、絶縁層５、６は、Ｐ−ＳｉＯＮ
や、Ｐ−ＴＥＯＳ層との組み合わせでも構わない。ま
た、絶縁層５と絶縁層６との大きさは、これらの上部の
面積比が２：１〜３：１であることが望ましい。

【００２５】つぎに、ＰＶＤ法にて遮光層７を堆積す
る。引き続き、フォトリソグラフィ工程でパターニング
処理、エッチング処理を行い、遮光層７のうち埋込み金
属配線４の周囲に開口部を形成する（図１（ｅ））。

【００２６】つぎに、Ｐ−ＣＶＤ法にて遮光層７上に容
量層８をたとえば２５００Åの厚さで堆積する。具体的
には、図７と同様に、容量層８を堆積した後に、パター
ニング処理、エッチング処理を行い、容量層７のうち埋
込み金属配線４の周囲に開口部を形成する。この様にし
て絶縁層５、６により段差部９を形成する（図１
（ｆ））。

【００２７】段差部９を構成する絶縁層５、６の種類
は、誘電率の低いものを用いることが重要であり、Ｐ−
ＳｉＯやＰ−ＳｉＯＮ等が望ましく、微細化がさらに進
んだ場合はＨＳＱ等の有機ＳｉＯ化合物を用いてもよ
い。

【００２８】つぎに、ＰＶＤ法にて金属層１０を堆積さ
せる。本実施形態では、ＰＶＤ法にてＰｕｒｅ−Ａｌ層
をたとえば１００００Åの厚さで堆積している。堆積条
件は、コリメーションスパッタ法を用い、Ａｒ流量がた
とえば３５ｓｃｃｍ、パワーがたとえば１８ｋｗ、真空
度がたとえば３ｍＴｏｒｒ、ヒーター温度をたとえば１
２０℃に設定し、たとえば８０秒間処理している。

【００２９】この条件で堆積すると、段差部９の側壁に
は金属層１０が薄く堆積され、段差部９の底部には厚く
堆積される。段差部９の各側壁と各底部とに堆積される
金属層１０の層厚は、それぞれの段差部９で一定である
ことが重要で、好適にはこの比が１：５〜１：２の範囲
であり、その中でも比は１：４の時に最もよい効果が得
られる（図１（ｇ））。

【００３０】つぎに、ＣＭＰ法にて画素電極領域が露出
してから、さらにたとえば１５００〜２０００Å研磨す
る。ＣＭＰ条件として、研磨クロスは、たとえばナップ
長４５０μｍ、開口径３０〜４０μｍのものを用い、ウ
ェハ回転数が５０ｒｐｍ、テーブル回転数が３１回転、
裏面荷重が７０ｇｆ／ｃｍ、スラリー流量が７５ｍｌ／
ｍｉｎで、１２０００Å研磨している。

【００３１】上記条件によりＣＭＰを行うことにより、
金属層１０の表面及び段差部９の底部に堆積した金属層
１０が鏡面研磨され、段差形状を持つ反射電極層１１が
形成される（図１（ｈ））。この時、反射電極層１１は
段差部９の形状を忠実に反映しており、段差頂点部分の
曲面もほぼ直角に近いものとなっている。

【００３２】その後、たとえば透明電極を持つ対向基板
を反射電極層１１の上部に形成して、対向基板と反射電
極層１１との間にたとえばＶＡ液晶を注入すると、液晶
表示装置が完成する。なお、ＶＡ液晶以外にもＴＮ液晶
やポリマーネットワーク液晶を用いてもよい。

【００３３】（第２の実施形態）図２（ａ）〜図２
（ｉ）は、第２の実施形態の製造工程図である。図２
（ａ）〜図２（ｉ）において、１２は反射電極層であ
り、図１と同様の部材には、図１と同一の符号を付して
いる。また、図２（ａ）〜図２（ｄ）は、図１（ａ）〜
図１（ｄ）と同様の製造工程を示している。

【００３４】つづいて、本実施形態の製造工程について
説明する。まず、図１（ａ）〜図１（ｅ）と同様に、図
２（ａ）〜図２（ｅ）に示す工程で半導体装置を製造す
る。つぎに、Ｐ−ＣＶＤ法にて容量層８を堆積する。本
実施形態では、Ｐ−ＳｉＮ層をたとえば２５００Åの厚
さで堆積しているが、容量層８として用いられる誘電率
の高い絶縁層であれば同様の効果を持つ。引き続きフォ
トリソグラフィ工程にてパターニング処理、エッチング
処理を施し、容量層８の全体を覆う様に開口部を形成す
る（図２（ｆ））。

【００３５】つぎに、Ｐ−ＣＶＤ法にてもう一度絶縁層
６を堆積させ、フォトリソグラフィ工程にてパターニン
グ処理、エッチング処理を行い、絶縁層６の上部に絶縁
層１２の領域を形成すると同時に段差部９も形成され
る。

【００３６】本実施形態では、Ｐ−ＣＶＤ法にてＰ−Ｓ
ｉＯ層を絶縁層１２として５０００Åの厚さで堆積させ
ている。勿論、絶縁層１２は、Ｐ−ＳｉＯＮや、Ｐ−Ｔ
ＥＯＳ層との組み合わせでも構わない（図２（ｇ））。

【００３７】また、本実施形態では絶縁層による段差を
３段で構成しているが、この段差は反射パネルの構成の
より多数段構成してもよく、それに応じて下層に形成す
る容量層も各段差に応じて形成するため、容量値も増加
させることが可能になる。

【００３８】この様にして、実施形態１と同様に、絶縁
層による段差部９が形成される。その後、さらに実施形
態１と同様に、金属層１０を堆積させる。そして、ＣＭ
Ｐ法により、金属層１０を研磨することにより除去し
て、反射電極層１１を作成する。なお、ＣＭＰは、実施
形態１と同様の条件で行う。

【００３９】（第３の実施形態）図３は、本実施形態の
液晶表示装置の断面図である。図３において、１０１は
半導体基板、１０２は図示しないゲート電極と金属配線
電極１０３とを絶縁するＢＰＳＧ層、１０４は複数層か
らなる金属電極と反射電極層とを絶縁する第１層間絶縁
層、１０５は第１層間絶縁層１０４の段差を軽減するた
めの無機ＳＯＧ層、１０６は金属電極と反射電極層とを
絶縁するための最上部にあたる第２層間絶縁層である。

【００４０】また、１０７は反射電極層の透過光が半導
体装置側へ進入するのを遮光する遮光層、１０８は液晶
を駆動させるために電荷を蓄積する容量層、１０９は金
属電極と反射電極層とを電気的に接続するためのスルー
ホール、１１０は第１の段差を形成する絶縁層、１１１
は第２の段差を形成する絶縁層、１１２は絶縁層１１
０、１１１及び画素電極分離領域により形成される段差
部、１１３は隣接する画素回路を分離するための絶縁物
より形成される画素電極分離領域、１１４は入射光を反
射させる反射電極層である。

【００４１】さらに、１５１は半導体基板１０１と抵抗
率を異にしたＰウェル、１５２は半導体基板と導電性及
び抵抗率が異なるＮウェル、１５３は隣接する半導体素
子を分離する選択絶縁層、１５４はデート電極と半導体
基板１０１とを絶縁するゲート酸化層、１５５はＭＯＳ
トランジスタのゲート電極である。

【００４２】また、１５６はＮＭＯＳトランジスタを駆
動する際の電界集中を緩和するＮＬＤ、１５７はＮＭＯ
Ｓトランジスタのソース領域及びドレイン領域（ＮＳ
Ｄ）、１５８はＰＭＯＳトランジスタを駆動する際の電
界集中を緩和するＰＬＤ、１５９はＰＭＯＳトランジス
タのソース領域及びドレイン領域（ＰＳＤ）、１６０は
液晶の保持及び入射光の屈折率を制御する対向基板、１
６１は半導体基板１０１との間に電界を加え液晶を駆動
させる透明電極、１６２は入射光を集光するマイクロレ
ンズ、１６３は液晶である。

【００４３】始めに、半導体基板１０１に、ＭＯＳトラ
ンジスタを形成する場合について説明する。まず、半導
体基板１０１には、不純物濃度が１×１０¹⁴ｃｍ^-3〜１
×１０¹⁵ｃｍ^-3の基板を用いる。半導体基板１０１は、
たとえば熱酸化法によって酸化して、半導体基板１０１
上に図示しない熱酸化層（パッド酸化層）を形成する。

【００４４】そして、その上にたとえばＬＰ−ＣＶＤ法
によって、図示しないＳｉＮ層を堆積する。なお、本実
施形態では、熱酸化層をたとえば１５０Åの厚さ、Ｓｉ
Ｎ層をたとえば５００Åの厚さとしている。

【００４５】つぎに、フォトリソグラフィ工程のパター
ニング処理、エッチング処理によって、ＳｉＮ層の一部
を除去して、イオン注入法にてＰ（リン）を注入する。
そして、半導体基板１０１に熱処理を加えることによっ
て、Ｎウェル１５２を形成する。

【００４６】本実施形態では、イオン注入により形成さ
れる不純物領域の濃度が、たとえば１×１０¹⁶〜１×１
０¹⁸ｃｍ^-3になるように、Ｐを１．２×１０¹³ｃｍ^-2注
入し、熱処理をたとえば１０００℃で、６０分間、Ｎ₂
／Ｏ₂雰囲気で施す。この時、同時に図示しない酸化層
もたとえば２５００Åの厚さでＮウェル１５２上にのみ
形成している。

【００４７】さらに、本実施形態では、ＳｉＮ層を全面
除去した後に、Ｂ（ホウ素）をイオン注入して、その
後、半導体基板１０１に熱処理を加え、異なった導伝性
を持つＰウェル領域１５１を形成する。このため、不純
物濃度はＮウェル１５２と同じ程度に形成されている。

【００４８】つぎに、たとえばＬＰ−ＣＶＤ法によっ
て、図示しないＳｉＮ層を再度半導体基板１０１上に堆
積させ、フォトリソグラフィ工程によりパターニングを
行う。そして、ＳｉＮ層の一部を除去して、熱酸化法に
よって図示しない熱酸化層を形成する。本実施形態では
再度堆積するＳｉＮ層の層厚をたとえば２０００Å、熱
酸化層の層厚をたとえば５５００Åとしている。つづい
て、ＳｉＮ層を全て除去して選択絶縁層１５３を形成す
る。

【００４９】その後、たとえば熱酸化法によって図示し
ないバッファ酸化層を半導体基板１０１に形成し、しき
い値調整用の不純物をイオン注入法で導入する。本実施
形態では、バッファ酸化層の層厚をたとえば３００Åと
し、不純物はＢＦ₂を２．５×１０¹²ｃｍ^-2、４０Ｋｅ
Ｖの条件でバッファ酸化層下に注入している。その後、
バッファ酸化層をＨＦ溶液で除去し、ゲート酸化層１５
４を形成する。ゲート酸化層１５４は、熱酸化法により
形成し、層厚はたとえば４００Åとしている。

【００５０】つぎに、たとえばＬＰ−ＣＶＤ法によっ
て、図示しない多結晶Ｓｉをゲート酸化層１５４上に堆
積して、その全面に不純物を注入する。そして、これに
熱処理を加えた後、たとえばパターニング法により、ゲ
ート電極１５５を形成する。

【００５１】本実施形態では、多結晶Ｓｉ層をたとえば
２０００Åの厚さで堆積させた後、引き続きたとえばＬ
Ｐ−ＣＶＤ法にてＷ（タングステン）をたとえば２５０
０Åの厚さで堆積させ、Ｐ（リン）をたとえば８×１０
¹⁵ｃｍ^-2、７０ＫｅＶで注入し、９００℃、３０分、Ｎ
₂雰囲気で熱処理した後にパターニング、エッチング
し、ゲート電極１５５を形成している。

【００５２】つぎに、各々のウェル領域１５１、１５２
にレジストパターニング法によって、ゲート電極１５５
の周辺のレジストを開口し、イオン注入法にて不純物を
注入する。本実施形態では、Ｐ型ウェル領域１５１にＰ
（リン）をたとえば１×１０ ¹³ｃｍ^-2、７５ＫｅＶの条
件で注入している。ここで、ゲート電極１５５には他に
Ｃｏといった高融点金属と多結晶Ｓｉとの組み合わせ構
造をとることもできる。

【００５３】さらに、不純物は各々のウェル領域と反対
の導伝性を持つものを注入している。本実施形態では、
Ｐウェル領域１５１に対し、Ｐ（リン）が熱処理後に１
×１０¹⁷ｃｍ^-3〜８×１０¹⁷ｃｍ^-3の表面濃度を持つよ
うに形成している。この領域は、電界緩和層であるＮＬ
Ｄ１５６となり、ＭＯＳトランジスタの耐圧を向上させ
るものである。

【００５４】また、Ｎウェル領域１５２に対してはＢ
（ホウ素）をイオン注入し、表面濃度が１×１０¹⁶ｃｍ
^-3〜１×１０¹⁷ｃｍ^-3になる様に熱処理を加え、ＰＬＤ
１５８を形成している。その後、たとえばＣＶＤ法でゲ
ート電極１５５上に、図示しない酸化層をたとえば３０
００Åの厚さで形成し、さらにエッチバック処理によっ
て、ゲート電極１５５の両脇に図示しない絶縁層を形成
している。そして、さらにたとえば１００Åの厚さでの
図示しない熱酸化層を形成している。

【００５５】つぎに、レジストパターニング法にてゲー
ト電極１５５の周辺のレジストを開口し、Ｐウェル１５
１にＮ型不純物を導入し、レジストを除去した後に再度
パターニングを行い、今度はＮウェル１５２上のゲート
電極１５５周辺のレジストを開口し、Ｎウェル１５２内
にＰ型の不純物を導入する。

【００５６】本実施形態においては、Ｎ型不純物はＡｓ
（砒素）をたとえば４×１０¹⁵ｃｍ ^-2、９５ＫｅＶの条
件で注入し、Ｐ型不純物はＢＦ₂をたとえば２．５×１
０¹⁵ｃｍ^-2、４０ＫｅＶの条件で注入している。

【００５７】レジストを除去した後、熱処理をＮ₂雰囲
気で９００℃、２０分加え、不純物を拡散させることに
より、Ｐウェル１５１及びＮウェル１５２にソース領域
１５７及びドレイン領域１５９を形成する。本実施形態
では、ソース領域１５７、ドレイン領域１５９はレジス
トパターニングによりオフセットをもたせている。オフ
セット量は、たとえば０．５〜２．０μｍが好適であ
る。

【００５８】つぎに、たとえばＣＶＤ法によって、その
上にＢＰＳＧ層１０２を堆積する。本実施形態では、常
圧ＴＥＯＳＣＶＤ法により、ＮＳＧ層とＢＰＳＧ層１０
２とを組み合わせて、たとえば７５００Åの厚さで堆積
しているが、他のＣＶＤ法による絶縁層や複数の絶縁層
を組み合わせて堆積させてもよい。

【００５９】つづいて、Ｎ₂雰囲気でたとえば９００
℃、１５分の熱処理を加え、ＢＰＳＧ層１０２をリフロ
ーする。他に、図示しない各種ＣＶＤ層を厚く堆積さ
せ、ＣＭＰによる平坦化処理を行ってもよい。

【００６０】つぎに、フォトリソグラフィ工程にてパタ
ーニング処理、エッチング処理を行い、ソース領域、ド
レイン領域上にコンタクト孔を開口させ、レジスト除去
後、ＰＶＤ法により、配線、電極用の金属層を堆積させ
る。本実施形態では、Ｔｉ層とＴｉＮ層とからなるバリ
アメタル層を堆積させる。そして、熱処理を加えた後、
Ａｌ−Ｓｉ層とＴｉＮ層とを連続成層しているが、Ａｌ
−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕ、Ａｌ−Ｃｕ−Ｔｉ等の材料
からなる層を形成してもよい。

【００６１】つぎに、フォトリソグラフィ工程によっ
て、金属配線電極１０３を形成する。本実施形態では、
配線間隔をたとえば０．８μｍで形成しているが、０．
３〜５μｍでもよい。そして、たとえばＰ−ＣＶＤ法に
より、第１の層間絶縁層１０４を堆積する。本実施形態
では、第１の層間絶縁層１０４としてＰ−ＳｉＯ層をた
とえば４０００Åの層厚で堆積させる。なお、Ｐ−Ｓｉ
Ｎ、Ｐ−ＳｉＯＮ、Ｐ−ＴＥＯＳ法により絶縁層を堆積
してもよい。

【００６２】つぎに、たとえば回転塗布法にて無機ＳＯ
Ｇ層を塗布する。本実施形態ではたとえば２２００Åの
厚さの無機ＳＯＧ層を塗布して形成している。その後、
たとえば４００℃、３０分の熱処理を加え、続けてＰ−
ＣＶＤ法にて第２の層間絶縁層１０６を堆積させる。本
実施形態では、Ｐ−ＣＶＤ法にてＰ−ＳｉＯ層を、たと
えば１２０００Å堆積させているが、Ｐ−ＳｉＮ、Ｐ−
ＳｉＯＮ及び複数の絶縁層の組み合わせやＰ−ＴＥＯＳ
法により絶縁層を堆積してもよい。

【００６３】本実施形態では、さらに平坦化の手段とし
てＣＭＰ処理を施している。以上の手法で金属配線電極
と反射電極層とを絶縁するための層間絶縁層を形成す
る。引き続き、フォトリソグラフィ工程によって、パタ
ーニング処理、エッチング処理を行い、金属配線電極と
反射電極層とを絶縁するための層間絶縁層上にスルーホ
ール１０９を形成する。

【００６４】つぎに、ＰＶＤ法にて図示しない金属層を
全面に堆積する。本実施形態では、Ｔｉ層／ＴｉＮ層を
たとえばＰＶＤ法により連続堆積しており、層厚はたと
えばＴｉ層を３００Åの厚さ、ＴｉＮ層を７００Åの厚
さとしている。引き続き、本実施形態では、スルーホー
ル１０９を埋め込むために、たとえば８０００Åの厚さ
のＷ層をＣＶＤ法にて堆積している。その後、表面のＷ
層及びＴｉ層／ＴｉＮ層をエッチバック処理し、埋込み
金属配線４を形成している。

【００６５】エッチバック処理の条件としては、ガス種
としてとＳＦ₆を２２５ｓｃｃｍ、Ａｒを７５ｓｃｃｍ
の混合ガスを用い、圧力が４００ｍＴｏｒｒ、プラズマ
生成用電力を４００Ｗで１８０秒間処理している。

【００６６】つぎに、ＰＶＤ法にて絶縁物を堆積させ、
フォトリソグラフィ工程によって、パターニング処理、
ドライエッチ処理を行い、絶縁層１１０による領域を形
成する。引き続き、ＰＶＤ法による絶縁物を堆積させ、
フォトリソグラフィ工程にてパターニング処理、ドライ
エッチ処理を行い、絶縁層１１０の上部に絶縁層１１１
を形成する。

【００６７】本実施形態では、Ｐ−ＣＶＤ法にてＰ−Ｓ
ｉＯ層を絶縁層１１０、１１１共に、たとえば８０００
Åの厚さで堆積させている。実際には、８０００±２０
０Å程度の厚さが好ましく、この厚さは、マイクロレン
ズの集光ばらつきを考慮して設定するものである。勿
論、絶縁層１１０、１１１は、Ｐ−ＳｉＯＮや、Ｐ−Ｔ
ＥＯＳ層との組み合わせでも構わない。また、絶縁層１
１０と絶縁層１１１との大きさは、これらの上部の面積
比が２：１〜３：１であることが望ましい。

【００６８】つぎに、ＰＶＤ法にて遮光層７を堆積す
る。本実施形態では、Ｔｉ層をたとえば３０００Åの厚
さで堆積しているが、ＴｉＮ層や、Ｔｉ層とＴｉＮ層等
の複合堆積層の遮光性の高い金属を用いてもよい。引き
続き、フォトリソグラフィ工程でパターニング処理、エ
ッチング処理を行い、埋込み金属配線の周囲に開口部を
形成する。

【００６９】つぎに、Ｐ−ＣＶＤ法にて容量層１０８を
堆積する。本実施形態では、Ｐ−ＳｉＮ層をたとえば２
５００Åの厚さで堆積しているが、容量層１０８として
用いられる誘電率の高い絶縁層であれば同様の効果を持
つ。引き続き、フォトリソグラフィ工程にてパターニン
グ処理、エッチング処理を施し、容量層１０８の全体を
覆う様に開口部を形成する。

【００７０】つぎに、Ｐ−ＣＶＤ法により、再度絶縁層
を堆積させ、フォトリソグラフィ工程にてパターニング
処理、エッチング処理を行い、絶縁層による段差部１１
２及び画素電極分離領域１１３が形成される。なお、絶
縁層は８０００Åの厚さとしている。また、段差は、３
段設けているが反射パネルの構成より多数段設けてもよ
く、それに応じて下層に形成する容量層１０８も各段差
に応じて形成するため、容量値も増加させることが可能
になる。

【００７１】段差部１１２の絶縁層の種類は、誘電率の
低いものを用いることが重要であり、Ｐ−ＳｉＯやＰ−
ＳｉＯＮ等が望ましく、微細化がさらに進んだ場合はＨ
ＳＱ等の有機ＳｉＯ化合物を用いてもよい。

【００７２】つぎに、ＰＶＤ法にて図示しない金属層を
堆積させる。本実施形態では、ＰＶＤ法にてＰｕｒｅ−
Ａｌ層をたとえば１００００Åの厚さで堆積している。
堆積条件は、コリメーションスパッタ法を用い、Ａｒ流
量がたとえば３５ｓｃｃｍ、パワーがたとえば１８ｋ
ｗ、真空度がたとえば３ｍＴｏｒｒ、ヒーター温度をた
とえば１２０℃に設定し、たとえば８０秒間処理してい
る。

【００７３】この条件で堆積すると、段差部１１２の側
壁には金属層が薄く堆積され、段差部１１２の底部には
厚く堆積される。段差部１１２の各側壁と各底部とに堆
積される金属層の層厚は、それぞれの段差部１１２で一
定であることが重要で、その比は１：４であるが、好適
にはこの比が１：５〜１：２の範囲であり、その中でも
比は１：４の時に最もよい効果が得られる。

【００７４】つぎに、ＣＭＰ法にて画素電極分離領域が
露出してからさらに１５００〜２０００Å研磨する。Ｃ
ＭＰ条件として、研磨クロスは、たとえばナップ長４５
０μｍ、開口径３０〜４０μｍのものを用い、ウェハ回
転数が５０ｒｐｍ、テーブル回転数が３１回転、裏面荷
重が７０ｇｆ／ｃｍ、スラリー流量が７５ｍｌ／ｍｉｎ
で、１２０００Å研磨している。

【００７５】上記条件によりＣＭＰを行うことにより、
金属層の表面及び段差部１１２の底部に堆積した金属層
が鏡面研磨され、段差形状を持つ反射電極層１１４が形
成される。この時、反射電極層１１４は段差部１１２の
形状を忠実に反映しており、段差頂点部分の曲面もほぼ
直角に近いものとなっている。その後、透明電極１６１
を持つ対向基板１６０を反射電極層１１４の上部に形成
する。

【００７６】本実施形態では、対向基板１６０の内部
に、マイクロレンズ１６２を形成している。マイクロレ
ンズ１６２は、たとえば樹脂により構成されており、入
射光や反射光の光路をＲ、Ｂ、Ｇの３色を決定するよう
に、反射電極層１１４と高精度に位置決めされている。
また、マイクロレンズ１６２の材質には、光の屈折率が
小さく入射光や反射光の吸収による損失が非常に小さい
ものが用いられれば特に限定されるものではない。

【００７７】その後、たとえば透明電極を持つ対向基板
を反射電極層１１２の上部に形成して、対向基板と反射
電極層１１２との間に、液晶１６３として、たとえばＶ
Ａ液晶を注入すると、液晶表示装置が完成する。なお、
ＶＡ液晶以外にもＴＮ液晶やポリマーネットワーク液晶
を用いてもよい。

【００７８】

【発明の効果】以上説明したように、本発明の液晶表示
装置は、半導体装置の表面に備える反射電極層を段形状
にしている。そのため、集光レンズの集光ばらつきによ
る焦点距離を補正することができる。また、反射電極層
自体が段差形状を持つため、反射電極層の表面積が大き
くなり、明度、コントラストが向上する。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の液晶表示装置の製造
工程図である。

【図２】第２の実施形態の液晶表示装置の製造工程図で
ある。

【図３】第３の実施形態の液晶表示装置の断面図であ
る。

【図４】従来の液晶表示装置の製造工程図である。

【符号の説明】

１半導体基板２金属配線電極３層間絶縁層４埋込み金属配線５絶縁層６絶縁層７遮光層８容量層９段差部１０金属層１１反射電極層１２絶縁層５０半導体基板５１絶縁層５２金属電極層５３第１層間絶縁層５４ＳＯＧ層５５第２層間絶縁層５６遮光層５７画素電極分離領域５８凹部５９容量層６０スルーホール６１反射電極層６２反射電極層表面の凹部１０１半導体基板１０２ＢＰＳＧ層１０３金属配線電極１０４第１層間絶縁層１０５無機ＳＯＧ層１０６第２層間絶縁層１０７遮光層１０８容量層１０９スルーホール１１０絶縁層１１１絶縁層１１２反射電極層１１３画素電極分離領域１５１Ｐウェル１５２Ｎウェル１５３選択絶縁層１５４ゲート酸化層１５５ゲート電極１５６ＮＬＤ１５７ＮＳＤ１５８ＰＬＤ１５９ＰＳＤ１６０対向基板１６１透明電極層１６２液晶

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H091 FA14Y FA26Y FD03 GA02 GA07 GA13 LA16 LA17 2H092 HA05 JA46 JB05 JB07 JB56 KA04 KB25 5C094 AA10 BA43 CA19 DA15 EA06 FA04 GB01 JA08 5G435 AA03 BB12 CC09 FF03 GG01

Claims

【特許請求の範囲】

【請求項１】液晶に電圧をかけ、入射光を反射させる
反射電極層を備えた液晶表示装置において、前記反射電極層の形状を段形状にすることを特徴とする
液晶表示装置。
【請求項２】前記反射電極層は、少なくとも互いに等距離に形成した同一形状の複数の第
１の絶縁物と、前記複数の第１の絶縁物の各々の上に互いに等距離に形
成した該第１の絶縁物より小さい同一形状の複数の第２
の絶縁物とにより段形状とすることを特徴とする請求項
１に記載の液晶表示装置。
【請求項３】前記複数の第２の絶縁物の各々の上に互
いに等距離に形成した該第２の絶縁物より小さい同一形
状の複数の第３の絶縁物を備えることを特徴とする請求
項２に記載の液晶表示装置。
【請求項４】前記第２の絶縁物の大きさは、前記第１
の絶縁物に比して、表面の面積が１／２〜１／３である
ことを特徴とする請求項２又は３に記載の液晶表示装
置。
【請求項５】前記第１の絶縁物の厚さ及び前記第２の
絶縁物の厚さは、前記反射電極層からの反射光を集光する集光レンズの集
光ばらつきに基づいて設定することを特徴とする請求項
２に記載の液晶表示装置。
【請求項６】前記第１の絶縁物の厚さ及び前記第２の
絶縁物の厚さは、各々７８００〜８２００オングストロームであることを
特徴とする請求項５に記載の液晶表示装置。
【請求項７】前記反射電極層は、前記第１及び第２の
絶縁物の上部と側部とで厚みを異ならせることを特徴と
する請求項２に記載の液晶表示装置。
【請求項８】前記上部と前記側部とに形成される前記
反射電極層の厚みは、２：１〜５：１の割合とすることを特徴とする請求項７
に記載の液晶表示装置。
【請求項９】前記第１の絶縁物と前記第２の絶縁物と
は同一物質であることを特徴とする請求項２に記載の液
晶表示装置。
【請求項１０】同一形状の複数の第１の絶縁物を互い
に他の第１の絶縁物から等距離に形成する工程と、前記複数の第１の絶縁物上の各々に該第１の絶縁物より
小さい同一形状の複数の第２の絶縁物を互いに他の第２
の絶縁物から等距離に形成する工程と、前記第２の絶縁物を形成した後にその上に反射電極層を
形成する工程とを備えることを特徴とする液晶表示装置
の製造方法。