JP2001067602A - Ｍｒ素子信号増幅回路 - Google Patents
Ｍｒ素子信号増幅回路Info
- Publication number
- JP2001067602A JP2001067602A JP24169499A JP24169499A JP2001067602A JP 2001067602 A JP2001067602 A JP 2001067602A JP 24169499 A JP24169499 A JP 24169499A JP 24169499 A JP24169499 A JP 24169499A JP 2001067602 A JP2001067602 A JP 2001067602A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- low
- pass filter
- resistance
- element signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 12
- 230000003071 parasitic effect Effects 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 12
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101150016367 RIN1 gene Proteins 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45278—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using BiFET transistors as the active amplifying circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/40—Protective measures on heads, e.g. against excessive temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
- G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
- G11B2005/0018—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers by current biasing control or regulation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Recording Or Reproducing By Magnetic Means (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 高周波数の入力信号に対しても変動の少ない
安定した信号が取り出せ、かつ十分低いカットオフ周波
数でノイズを除去することができるＭＲ素子信号増幅回
路を得る。 【解決手段】 ＭＲ素子信号増幅回路のバイアス回路に
おいて、発生する寄生容量の影響を抑えることにより、
良好な高周波数特性を得た。また、ＩＣ内部に比較的小
さいサイズの抵抗素子、容量素子からなるローパスフィ
ルタを構成することによって、ノイズを除去した。
安定した信号が取り出せ、かつ十分低いカットオフ周波
数でノイズを除去することができるＭＲ素子信号増幅回
路を得る。 【解決手段】 ＭＲ素子信号増幅回路のバイアス回路に
おいて、発生する寄生容量の影響を抑えることにより、
良好な高周波数特性を得た。また、ＩＣ内部に比較的小
さいサイズの抵抗素子、容量素子からなるローパスフィ
ルタを構成することによって、ノイズを除去した。
Description
【０００１】
【発明の属する技術分野】この発明は、ＭＲ素子信号増
幅回路に関するもので、特に高周波特性に優れたＭＲ素
子信号増幅回路に関するものである。またＭＲ素子のバ
イアス電流を素早く切り替えることができ、かつＭＲ素
子の保護を可能とするＭＲ素子信号増幅回路に関するも
のである。
幅回路に関するもので、特に高周波特性に優れたＭＲ素
子信号増幅回路に関するものである。またＭＲ素子のバ
イアス電流を素早く切り替えることができ、かつＭＲ素
子の保護を可能とするＭＲ素子信号増幅回路に関するも
のである。
【０００２】
【従来の技術】近年、ＨＤＤ、ＦＤＤ等の磁気記録媒体
のヘッド用素子としてＭＲ（ｍａｇｎｅｔｏｒｅｓｉｓ
ｔｉｖｅ）素子が広く用いられて来ている。ＭＲ素子を
用いたヘッドは従来の薄膜素子を用いたヘッドに比べて
再生出力が大きく、磁気記録媒体の面記録密度を大幅に
向上させることができる。ここで本願におけるＭＲ素子
とは、外部磁界を加えると抵抗が変化する磁気抵抗（Ｍ
Ｒ）効果を示す素子全般を意味し、例えば、ＧＭＲ（ｇ
ｉａｎｔ ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）素子や
ＴＭＲ（ｔｕｎｎｅｌｉｎｇ ｍａｇｎｅｔｏｒｅｓｉ
ｓｔｉｖｅ）素子を含むものである。
のヘッド用素子としてＭＲ（ｍａｇｎｅｔｏｒｅｓｉｓ
ｔｉｖｅ）素子が広く用いられて来ている。ＭＲ素子を
用いたヘッドは従来の薄膜素子を用いたヘッドに比べて
再生出力が大きく、磁気記録媒体の面記録密度を大幅に
向上させることができる。ここで本願におけるＭＲ素子
とは、外部磁界を加えると抵抗が変化する磁気抵抗（Ｍ
Ｒ）効果を示す素子全般を意味し、例えば、ＧＭＲ（ｇ
ｉａｎｔ ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ）素子や
ＴＭＲ（ｔｕｎｎｅｌｉｎｇ ｍａｇｎｅｔｏｒｅｓｉ
ｓｔｉｖｅ）素子を含むものである。
【０００３】図９は特開平１１−７６０１号公報に示さ
れた、従来のリードアンプ回路入力段のＭＲバイアス電
流回路である。図９において、１はＭＲ素子、２は差動
増幅回路、３はフィードバック回路、４ａ、４ｂはロー
パスフィルタ、５ａ、５ｂはＭＯＳトランジスタ、６
ａ、６ｂは定電流回路、７ａ、７ｂは容量素子、８ａ、
８ｂ、１６、１７は抵抗素子である。
れた、従来のリードアンプ回路入力段のＭＲバイアス電
流回路である。図９において、１はＭＲ素子、２は差動
増幅回路、３はフィードバック回路、４ａ、４ｂはロー
パスフィルタ、５ａ、５ｂはＭＯＳトランジスタ、６
ａ、６ｂは定電流回路、７ａ、７ｂは容量素子、８ａ、
８ｂ、１６、１７は抵抗素子である。
【０００４】次に従来技術の作用、動作を説明する。ま
ずＭＲ素子１のバイアス電流Ｉｍｒは以下のようにして
設定される。ＭＲ素子１の両端にはＰＭＯＳトランジス
タＭ２とＮＭＯＳトランジスタＭ８が配置されている。
定電流源６ａから供給される定電流Ｉｂは、ダイオード
接続されたＮＭＯＳトランジスタＭ４に流れる。ＮＭＯ
ＳトランジスタＭ４とＮＭＯＳトランジスタＭ８はカレ
ントミラー回路を構成し、ＮＭＯＳトランジスタＭ８に
は定電流Ｉｂに依存したＭＲバイアス電流Ｉｍｒが流れ
る。また、ＮＭＯＳトランジスタＭ４はＮＭＯＳトラン
ジスタＭ６ともカレントミラー回路を構成し、ＮＭＯＳ
トランジスタＭ６に定電流Ｉｍ６が流れる。定電流Ｉｍ
６はダイオード接続されたＰＭＯＳトランジスタＭ１か
ら流れ、ＰＭＯＳトランジスタＭ１には定電流Ｉｍ６と
ＮＰＮトランジスタＱ１のコレクタ電流Ｉｑ１の和Ｉｍ
１＝Ｉｍ６＋Ｉｑ１が流れる。ＰＭＯＳトランジスタＭ
１とカレントミラー回路を構成するＰＭＯＳトランジス
タＭ２には、ＮＭＯＳトランジスタＭ８に流れるＭＲバ
イアス電流Ｉｍｒと同じ大きさの電流が流れる。
ずＭＲ素子１のバイアス電流Ｉｍｒは以下のようにして
設定される。ＭＲ素子１の両端にはＰＭＯＳトランジス
タＭ２とＮＭＯＳトランジスタＭ８が配置されている。
定電流源６ａから供給される定電流Ｉｂは、ダイオード
接続されたＮＭＯＳトランジスタＭ４に流れる。ＮＭＯ
ＳトランジスタＭ４とＮＭＯＳトランジスタＭ８はカレ
ントミラー回路を構成し、ＮＭＯＳトランジスタＭ８に
は定電流Ｉｂに依存したＭＲバイアス電流Ｉｍｒが流れ
る。また、ＮＭＯＳトランジスタＭ４はＮＭＯＳトラン
ジスタＭ６ともカレントミラー回路を構成し、ＮＭＯＳ
トランジスタＭ６に定電流Ｉｍ６が流れる。定電流Ｉｍ
６はダイオード接続されたＰＭＯＳトランジスタＭ１か
ら流れ、ＰＭＯＳトランジスタＭ１には定電流Ｉｍ６と
ＮＰＮトランジスタＱ１のコレクタ電流Ｉｑ１の和Ｉｍ
１＝Ｉｍ６＋Ｉｑ１が流れる。ＰＭＯＳトランジスタＭ
１とカレントミラー回路を構成するＰＭＯＳトランジス
タＭ２には、ＮＭＯＳトランジスタＭ８に流れるＭＲバ
イアス電流Ｉｍｒと同じ大きさの電流が流れる。
【０００５】ＰＭＯＳトランジスタＭ１とＰＭＯＳトラ
ンジスタＭ２のゲート端子が接続されたノードＡには抵
抗８ａと容量７ａから構成されたローパスフィルタ４ａ
が配置され、ノードＡのゲート電圧のノイズを除去し、
ＭＲバイアス電流Ｉｍｒの低ノイズ化を実現している。
電流源ＭＯＳトランジスタの入力インピーダンスはＭＯ
Ｓトランジスタの性質上、充分大きいので、抵抗値を大
きくし容量値を小さくするローパスフィルタの組み合わ
せが可能になり、ローパスフィルタ構成用の容量を半導
体装置に内蔵できる。同様にノードＢのゲート電圧も、
抵抗８ｂと容量７ｂで構成されるローパスフィルタ４ｂ
によってノイズ成分を除去し、ＭＲバイアス電流Ｉｍｒ
の低ノイズ化を実現している。
ンジスタＭ２のゲート端子が接続されたノードＡには抵
抗８ａと容量７ａから構成されたローパスフィルタ４ａ
が配置され、ノードＡのゲート電圧のノイズを除去し、
ＭＲバイアス電流Ｉｍｒの低ノイズ化を実現している。
電流源ＭＯＳトランジスタの入力インピーダンスはＭＯ
Ｓトランジスタの性質上、充分大きいので、抵抗値を大
きくし容量値を小さくするローパスフィルタの組み合わ
せが可能になり、ローパスフィルタ構成用の容量を半導
体装置に内蔵できる。同様にノードＢのゲート電圧も、
抵抗８ｂと容量７ｂで構成されるローパスフィルタ４ｂ
によってノイズ成分を除去し、ＭＲバイアス電流Ｉｍｒ
の低ノイズ化を実現している。
【０００６】このように設定されたＭＲ素子１のバイア
ス電流Ｉｍｒは、ここでは表示されない磁気ディスクか
らの信号に応じてＭＲ素子１の抵抗値が変動し、ＭＲ素
子１の両端の電位差が差動増幅回路２に入力される。差
動増幅回路２は直流的な差動出力電圧をゼロとし、交流
的な成分のみ増幅し後段の回路に出力される。
ス電流Ｉｍｒは、ここでは表示されない磁気ディスクか
らの信号に応じてＭＲ素子１の抵抗値が変動し、ＭＲ素
子１の両端の電位差が差動増幅回路２に入力される。差
動増幅回路２は直流的な差動出力電圧をゼロとし、交流
的な成分のみ増幅し後段の回路に出力される。
【０００７】また、磁気ディスク装置の高密度化に伴
い、磁気信号を検出するＭＲヘッドと磁気ディスク間の
距離が非常に小さくなっており（１μｍ以下）、ＭＲヘ
ッドと磁気ディスクとの接触は頻繁に起こり得る。ＭＲ
素子のＤＣ電位がＭＲバイアス電流Ｉｍｒの値とともに
変化するため、ＭＲ素子とＧＮＤ電位との短絡時（ＭＲ
ヘッドとディスク等の記録媒体との接触時に起こる）
に、ＭＲ素子に過電流が流れ、ＭＲ素子を損傷してしま
う恐れがある。その対策として、次のようにしてＭＲ素
子の中点電位をＧＮＤ電位に保っている。
い、磁気信号を検出するＭＲヘッドと磁気ディスク間の
距離が非常に小さくなっており（１μｍ以下）、ＭＲヘ
ッドと磁気ディスクとの接触は頻繁に起こり得る。ＭＲ
素子のＤＣ電位がＭＲバイアス電流Ｉｍｒの値とともに
変化するため、ＭＲ素子とＧＮＤ電位との短絡時（ＭＲ
ヘッドとディスク等の記録媒体との接触時に起こる）
に、ＭＲ素子に過電流が流れ、ＭＲ素子を損傷してしま
う恐れがある。その対策として、次のようにしてＭＲ素
子の中点電位をＧＮＤ電位に保っている。
【０００８】大きさの等しい二つの抵抗１６と１７によ
ってＭＲ素子の中点電位に等しいノードＣは、フィード
バック回路３を構成する差動増幅回路の一方の入力端子
に接続され、その差動増幅回路のもう一方の入力端子は
ＧＮＤ電位に接続されている。フィードバック回路３は
一対のＮＰＮトランジスタＱ１、Ｑ２と電流源６ｂによ
って構成されており、Ｑ１のコレクタ端子はノードＤ
に、Ｑ２のコレクタ端子はＶｃｃラインに接続されてい
る。ノードＣの電位がＧＮＤ電位より高い時はＱ１のコ
レクタ電流Ｉｑ１およびＩｍ１が減少し、トランジスタ
Ｍ２を流れるＭＲバイアス電流が減少するためノードＣ
の電位は下がり、ＧＮＤ電位に保たれる。逆にノードＣ
の電位がＧＮＤ電位より低い時はＩｑ１、Ｉｍ１が増加
し、ＭＲバイアス電流が増加するためノードＣの電位が
上がり、ＧＮＤ電位に保たれる。
ってＭＲ素子の中点電位に等しいノードＣは、フィード
バック回路３を構成する差動増幅回路の一方の入力端子
に接続され、その差動増幅回路のもう一方の入力端子は
ＧＮＤ電位に接続されている。フィードバック回路３は
一対のＮＰＮトランジスタＱ１、Ｑ２と電流源６ｂによ
って構成されており、Ｑ１のコレクタ端子はノードＤ
に、Ｑ２のコレクタ端子はＶｃｃラインに接続されてい
る。ノードＣの電位がＧＮＤ電位より高い時はＱ１のコ
レクタ電流Ｉｑ１およびＩｍ１が減少し、トランジスタ
Ｍ２を流れるＭＲバイアス電流が減少するためノードＣ
の電位は下がり、ＧＮＤ電位に保たれる。逆にノードＣ
の電位がＧＮＤ電位より低い時はＩｑ１、Ｉｍ１が増加
し、ＭＲバイアス電流が増加するためノードＣの電位が
上がり、ＧＮＤ電位に保たれる。
【０００９】
【発明が解決しようとする課題】従来のＭＲ素子信号増
幅回路は以上のように構成されており、ＭＲバイアス電
流Ｉｍｒを流すＭＯＳトランジスタＭ２、Ｍ８のサイズ
は、ＭＲバイアス電流Ｉｍｒとして数ｍＡの電流を流す
必要があるので、比較的大きくする必要があり、それに
伴って、ＭＯＳトランジスタＭ２、Ｍ８のドレイン端子
がＭＲ素子の両端に接続されていることから、ＭＯＳト
ランジスタＭ２、Ｍ８のドレイン−ゲート間容量、ドレ
イン−基板間に寄生容量が生じてしまい、この寄生容量
のため、高域での周波数特性が悪くなるという、不都合
が生じていた。
幅回路は以上のように構成されており、ＭＲバイアス電
流Ｉｍｒを流すＭＯＳトランジスタＭ２、Ｍ８のサイズ
は、ＭＲバイアス電流Ｉｍｒとして数ｍＡの電流を流す
必要があるので、比較的大きくする必要があり、それに
伴って、ＭＯＳトランジスタＭ２、Ｍ８のドレイン端子
がＭＲ素子の両端に接続されていることから、ＭＯＳト
ランジスタＭ２、Ｍ８のドレイン−ゲート間容量、ドレ
イン−基板間に寄生容量が生じてしまい、この寄生容量
のため、高域での周波数特性が悪くなるという、不都合
が生じていた。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、バイアス回路に発生する寄生容
量の影響を抑えることにより、高周波数の入力信号に対
しても変動の少ない安定した信号を取り出すことがで
き、かつＩＣ内部に比較的小さなサイズの抵抗素子、容
量素子からなるローパスフィルタを構成することによっ
て、充分低いカットオフ周波数でノイズを除去するＭＲ
素子のバイアス電流回路の提供を目的とする。
ためになされたもので、バイアス回路に発生する寄生容
量の影響を抑えることにより、高周波数の入力信号に対
しても変動の少ない安定した信号を取り出すことがで
き、かつＩＣ内部に比較的小さなサイズの抵抗素子、容
量素子からなるローパスフィルタを構成することによっ
て、充分低いカットオフ周波数でノイズを除去するＭＲ
素子のバイアス電流回路の提供を目的とする。
【００１１】また、同時にＭＲヘッドとディスク等の記
録媒体との接触時に起こる、ＭＲ素子とＧＮＤ電位との
短絡時に、ＭＲ素子に過電流が流れ、それによりＭＲ素
子を損傷してしまわないように、ＭＲ素子の中点電位を
常にＧＮＤ電位に保っているように構成したものであ
る。
録媒体との接触時に起こる、ＭＲ素子とＧＮＤ電位との
短絡時に、ＭＲ素子に過電流が流れ、それによりＭＲ素
子を損傷してしまわないように、ＭＲ素子の中点電位を
常にＧＮＤ電位に保っているように構成したものであ
る。
【００１２】
【課題を解決するための手段】この発明に係る差動増幅
回路は、ＭＲ素子の両端に発生する電圧を差動増幅回路
にて増幅し出力するＭＲ素子信号増幅回路に、バイアス
電流を与えるためのバイアス回路において、ＭＲ素子の
両端はそれぞれ第一および第二の抵抗素子の一端に接続
され、その第一および第二の抵抗素子の他端はそれぞれ
ＭＯＳトランジスタのソース端子に接続されたものであ
る。
回路は、ＭＲ素子の両端に発生する電圧を差動増幅回路
にて増幅し出力するＭＲ素子信号増幅回路に、バイアス
電流を与えるためのバイアス回路において、ＭＲ素子の
両端はそれぞれ第一および第二の抵抗素子の一端に接続
され、その第一および第二の抵抗素子の他端はそれぞれ
ＭＯＳトランジスタのソース端子に接続されたものであ
る。
【００１３】また、この発明に係る差動増幅回路は、Ｍ
Ｒ素子の両端に発生する電圧を差動増幅回路にて増幅し
出力するＭＲ素子信号増幅回路に、バイアス電流を与え
るためのバイアス回路において、ＭＲ素子は複数で構成
され、さらに複数のＭＲ素子のそれぞれの両端はそれぞ
れ複数の第一および第二の抵抗素子の一端に接続され、
さらに複数の第一および第二の抵抗素子の他端はそれぞ
れＭＯＳトランジスタのソース端子に接続され、また複
数のＭＲ素子のうちの一つを選択してＭＲ素子信号を増
幅するための選択回路により構成されたものである。
Ｒ素子の両端に発生する電圧を差動増幅回路にて増幅し
出力するＭＲ素子信号増幅回路に、バイアス電流を与え
るためのバイアス回路において、ＭＲ素子は複数で構成
され、さらに複数のＭＲ素子のそれぞれの両端はそれぞ
れ複数の第一および第二の抵抗素子の一端に接続され、
さらに複数の第一および第二の抵抗素子の他端はそれぞ
れＭＯＳトランジスタのソース端子に接続され、また複
数のＭＲ素子のうちの一つを選択してＭＲ素子信号を増
幅するための選択回路により構成されたものである。
【００１４】また、この発明に係る差動増幅回路は、第
一のトランスコンダクタンスアンプと第一の容量によっ
て構成され、第一のトランスコンダクタンスアンプの電
流値の切替えによって時定数の切替えができるノイズ除
去用の第一のローパスフィルタをさらに備えたものであ
る。
一のトランスコンダクタンスアンプと第一の容量によっ
て構成され、第一のトランスコンダクタンスアンプの電
流値の切替えによって時定数の切替えができるノイズ除
去用の第一のローパスフィルタをさらに備えたものであ
る。
【００１５】また、この発明に係る差動増幅回路は、第
一のローパスフィルタの出力はＭＯＳトランジスタのベ
ースに接続され、さらにＭＯＳトランジスタのドレイン
端子は第一のローパスフィロタを構成する第一のトラン
スコンダクタンスアンプの非反転入力端子に接続されて
いるものである。
一のローパスフィルタの出力はＭＯＳトランジスタのベ
ースに接続され、さらにＭＯＳトランジスタのドレイン
端子は第一のローパスフィロタを構成する第一のトラン
スコンダクタンスアンプの非反転入力端子に接続されて
いるものである。
【００１６】また、この発明に係る差動増幅回路は、Ｍ
Ｒ素子の両端に、直列に接続した大きさの等しい第三お
よび第四の抵抗素子を接続し、さらに第三および第四の
抵抗素子の接続点と第二のトランスコンダクタンスアン
プの反転入力端子が接続され、また第二のトランスコン
ダクタンスアンプの非反転入力端子は接地に接続され、
さらに第二のトランスコンダクタンスアンプと第二の容
量とで第二のローパスフィルタを構成するものである。
Ｒ素子の両端に、直列に接続した大きさの等しい第三お
よび第四の抵抗素子を接続し、さらに第三および第四の
抵抗素子の接続点と第二のトランスコンダクタンスアン
プの反転入力端子が接続され、また第二のトランスコン
ダクタンスアンプの非反転入力端子は接地に接続され、
さらに第二のトランスコンダクタンスアンプと第二の容
量とで第二のローパスフィルタを構成するものである。
【００１７】また、この発明に係る差動増幅回路は、バ
イアス回路および第一のローパスフィルタは少なくとも
同一ＩＣ内に構成されているものである。
イアス回路および第一のローパスフィルタは少なくとも
同一ＩＣ内に構成されているものである。
【００１８】また、この発明に係る差動増幅回路は、バ
イアス回路および第二のローパスフィルタは少なくとも
同一ＩＣ内に構成されているものである。
イアス回路および第二のローパスフィルタは少なくとも
同一ＩＣ内に構成されているものである。
【００１９】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図に基づいて説明する。図１において１
はＭＲ素子、２は差動増幅回路、１６、１７は抵抗素子
で、これらは従来の構成を示す図９と同じものである。
さらに、９ａ、９ｂは差動増幅回路の一種であるトラン
スコンダクタンスアンプ、１０ａ、１０ｂは容量素子１
１ａ、１１ｂとトランスコンダクタンスアンプ９ａ、９
ｂとにより構成されるローパスフィルター、１２は定電
流回路、１３ａ、１３ｂはＭＯＳトランジスタ、１４、
１５、１８、１９は抵抗素子である。
実施の形態１を図に基づいて説明する。図１において１
はＭＲ素子、２は差動増幅回路、１６、１７は抵抗素子
で、これらは従来の構成を示す図９と同じものである。
さらに、９ａ、９ｂは差動増幅回路の一種であるトラン
スコンダクタンスアンプ、１０ａ、１０ｂは容量素子１
１ａ、１１ｂとトランスコンダクタンスアンプ９ａ、９
ｂとにより構成されるローパスフィルター、１２は定電
流回路、１３ａ、１３ｂはＭＯＳトランジスタ、１４、
１５、１８、１９は抵抗素子である。
【００２０】次にこの発明の実施の形態１について作
用、動作を説明する。まず定電流源１２によって、高電
位の電源線Ｖｃｃから接地電位であるＧＮＤ電位に対し
て、抵抗１４（抵抗値Ｒ１）、定電流源１２の経路で電
流Ｉｂが流される。次にトランスコンダクタンスアンプ
９ａによって、ノードａ１とａ２が同電位に保たれるよ
うにＮＭＯＳトランジスタ１３ａのゲート電圧に帰還が
かけられており、抵抗１５（抵抗値Ｒ２）にはＩｍｒ
（＝Ｉｂ＊Ｒ１／Ｒ２）が流れる。ここでもしＩｂを切
り替えるとＩｍｒも上式に従って切り替わることにな
る。
用、動作を説明する。まず定電流源１２によって、高電
位の電源線Ｖｃｃから接地電位であるＧＮＤ電位に対し
て、抵抗１４（抵抗値Ｒ１）、定電流源１２の経路で電
流Ｉｂが流される。次にトランスコンダクタンスアンプ
９ａによって、ノードａ１とａ２が同電位に保たれるよ
うにＮＭＯＳトランジスタ１３ａのゲート電圧に帰還が
かけられており、抵抗１５（抵抗値Ｒ２）にはＩｍｒ
（＝Ｉｂ＊Ｒ１／Ｒ２）が流れる。ここでもしＩｂを切
り替えるとＩｍｒも上式に従って切り替わることにな
る。
【００２１】ここでトランスコンダクタンスアンプ９ａ
は出力部をトランジスタのコレクタ端子からとっている
差動増幅回路の一種で、出力インピーダンスが大きく、
差動入力された電圧を電流に変換して出力する特性をも
っている。さらにこのトランスコンダクタンスアンプ９
ａの出力端子に容量素子１１ａを接続するとローパスフ
ィルタ１０ａを構成することができる。
は出力部をトランジスタのコレクタ端子からとっている
差動増幅回路の一種で、出力インピーダンスが大きく、
差動入力された電圧を電流に変換して出力する特性をも
っている。さらにこのトランスコンダクタンスアンプ９
ａの出力端子に容量素子１１ａを接続するとローパスフ
ィルタ１０ａを構成することができる。
【００２２】このトランスコンダクタンスアンプ９ａは
例えば図２に示すような回路で構成することができ、図
２における定電流回路２０に流れる電流Ｉｏを切り替え
ることでカットオフ周波数の変化できるアクティブフィ
ルタになる。ここで図２において、２１ａ、２１ｂ、２
２ａ、２２ｂ、２３ａ、２３ｂ、２４ａ、２４ｂはそれ
ぞれトランジスタを示し、また２５、２６はそれぞれ抵
抗素子を示す。電流Ｉｏを切り替える方法としては、図
３の回路に示すように、Ｉｏとして電流を引っ張るカレ
ンミラー回路のトランジスタ２９ａのベース端子にＭＯ
Ｓトランジスタ２８を接続し、そのＯＮ／ＯＦＦによっ
て電流Ｉｏを切り替えることができる。すなわち、図３
においてＭＯＳトランジスタ２８がＯＮの時は電流Ｉｏ
はＩ１＋Ｉ２となり、またＯＦＦの時は電流ＩｏはＩ２
となる。
例えば図２に示すような回路で構成することができ、図
２における定電流回路２０に流れる電流Ｉｏを切り替え
ることでカットオフ周波数の変化できるアクティブフィ
ルタになる。ここで図２において、２１ａ、２１ｂ、２
２ａ、２２ｂ、２３ａ、２３ｂ、２４ａ、２４ｂはそれ
ぞれトランジスタを示し、また２５、２６はそれぞれ抵
抗素子を示す。電流Ｉｏを切り替える方法としては、図
３の回路に示すように、Ｉｏとして電流を引っ張るカレ
ンミラー回路のトランジスタ２９ａのベース端子にＭＯ
Ｓトランジスタ２８を接続し、そのＯＮ／ＯＦＦによっ
て電流Ｉｏを切り替えることができる。すなわち、図３
においてＭＯＳトランジスタ２８がＯＮの時は電流Ｉｏ
はＩ１＋Ｉ２となり、またＯＦＦの時は電流ＩｏはＩ２
となる。
【００２３】図１に戻って、抵抗１８と抵抗１９は、Ｍ
ＯＳトランジスタ１３ａと１３ｂのソース−ゲート間容
量、ソース−基板間容量がＭＲ素子１の両端に寄生する
のを防ぎ、ＭＲ素子１のリード信号入力端子の入力容量
を小さくするとともに、高域の周波数特性を向上させる
ために取り付けられている。この回路構成により高域の
周波数特性が向上することを従来例の図９の構成と比較
して以下に説明する。
ＯＳトランジスタ１３ａと１３ｂのソース−ゲート間容
量、ソース−基板間容量がＭＲ素子１の両端に寄生する
のを防ぎ、ＭＲ素子１のリード信号入力端子の入力容量
を小さくするとともに、高域の周波数特性を向上させる
ために取り付けられている。この回路構成により高域の
周波数特性が向上することを従来例の図９の構成と比較
して以下に説明する。
【００２４】図４は図１において、ＭＲ素子１を信号源
として＋側の信号入力部を示したものである。図４にお
いて、差動増幅回路２の入力部はｎｐｎトランジスタの
ベース入力になっており、入力抵抗はＲｍ１に対して大
きく無視する。またＭＯＳトランジスタ１３ａのソース
端子にはソース−ゲート間容量Ｃｓｇが寄生する。さら
に、ソース端子から見てゲート端子は１／ｇｍの出力抵
抗を持っており、ＭＯＳトランジスタ１３ａのゲート端
子は交流的に接地されているため、ＭＲ素子１からの信
号入力端子の小信号等価回路は図５として表わせる。図
５より、信号入力端子の入力インピーダンスＲｉｎ１は
次式（１）で表わせる。ここでＲ１１は抵抗素子１８の
抵抗値、Ｒｍ１は抵抗素子１６および抵抗素子１７の抵
抗値をそれぞれ示す。
として＋側の信号入力部を示したものである。図４にお
いて、差動増幅回路２の入力部はｎｐｎトランジスタの
ベース入力になっており、入力抵抗はＲｍ１に対して大
きく無視する。またＭＯＳトランジスタ１３ａのソース
端子にはソース−ゲート間容量Ｃｓｇが寄生する。さら
に、ソース端子から見てゲート端子は１／ｇｍの出力抵
抗を持っており、ＭＯＳトランジスタ１３ａのゲート端
子は交流的に接地されているため、ＭＲ素子１からの信
号入力端子の小信号等価回路は図５として表わせる。図
５より、信号入力端子の入力インピーダンスＲｉｎ１は
次式（１）で表わせる。ここでＲ１１は抵抗素子１８の
抵抗値、Ｒｍ１は抵抗素子１６および抵抗素子１７の抵
抗値をそれぞれ示す。
【００２５】
【数１】
【００２６】次に、このｇｍの値を求める。ＣＭＯＳト
ランジスタの飽和領域（五極間領域）でのドレイン電流
ＩＤは、ゲート−ソース間電圧ＶＧＳとドレイン−ソー
ス間電圧ＶＤＳによって次式（２）で表わせる。
ランジスタの飽和領域（五極間領域）でのドレイン電流
ＩＤは、ゲート−ソース間電圧ＶＧＳとドレイン−ソー
ス間電圧ＶＤＳによって次式（２）で表わせる。
【００２７】
【数２】
【００２８】ここでＶＴＨは、しきい値電圧で、βは次
式（３）で示される。
式（３）で示される。
【００２９】
【数３】
【００３０】式（３）に、典型値としてμ＝７００ｃｍ
２／Ｖ・ｓｅｃ、Ｃｏ＝１．９２×１０-7［Ｆ／ｃｍ
２］を当てはめると次式（４）となる。
２／Ｖ・ｓｅｃ、Ｃｏ＝１．９２×１０-7［Ｆ／ｃｍ
２］を当てはめると次式（４）となる。
【００３１】
【数４】
【００３２】ここで、ＩＤ、Ｗ／Ｌの値を充分大きくと
ってやれば、１／ｇｍは数十Ωの値になり、寄生容量Ｃ
ｓｇの影響を小さくして、使用帯域内で周波数特性を少
なくすることができる。
ってやれば、１／ｇｍは数十Ωの値になり、寄生容量Ｃ
ｓｇの影響を小さくして、使用帯域内で周波数特性を少
なくすることができる。
【００３３】次に、ＭＲ素子１は数十Ωの抵抗成分を持
つため、出力抵抗を考えて交流信号の等価回路を書くと
図６になる。ここでＲｍｒはＭＲ素子１の抵抗成分であ
る。図６より、ＭＲ素子１からの交流信号ｖｍｒに対し
て、入力される信号ｖｉｎ１は次式（５）になる。
つため、出力抵抗を考えて交流信号の等価回路を書くと
図６になる。ここでＲｍｒはＭＲ素子１の抵抗成分であ
る。図６より、ＭＲ素子１からの交流信号ｖｍｒに対し
て、入力される信号ｖｉｎ１は次式（５）になる。
【００３４】
【数５】
【００３５】ここで、ｖｍｒに対するｖｉｎ１の周波数
特性を典型的な具体的数値（Ｉｍｒ＝５ｍＡ、Ｒｍｒ＝
５０Ω、Ｃｓｇ＝５ｐＦ、抵抗素子１８の抵抗値＝２０
０Ω、Ｗ＝３０００ｕｍ、Ｌ＝０．８ｕｍ）を当てはめ
て計算すると表１のようであった。
特性を典型的な具体的数値（Ｉｍｒ＝５ｍＡ、Ｒｍｒ＝
５０Ω、Ｃｓｇ＝５ｐＦ、抵抗素子１８の抵抗値＝２０
０Ω、Ｗ＝３０００ｕｍ、Ｌ＝０．８ｕｍ）を当てはめ
て計算すると表１のようであった。
【００３６】
【表１】
【００３７】このように｜ｖｉｎ１｜／｜ｖｍｒ｜の値
は、１ＭＨｚの時の値に対して５００ＭＨｚの時でも、
０．１％以下の変動に抑えられており、数ＭＨｚ〜数百
ＭＨｚの使用帯域内での周波数特性はほとんど変化がな
いと言える。この特性は、−側についても同様で周波数
特性はほとんど変化はない。以上この発明のＭＲ素子信
号増幅回路は周波数特性に優れていることを具体的数値
例により示したが、比較のため以下に従来例である図９
の構成における同様の周波数特性を示す。
は、１ＭＨｚの時の値に対して５００ＭＨｚの時でも、
０．１％以下の変動に抑えられており、数ＭＨｚ〜数百
ＭＨｚの使用帯域内での周波数特性はほとんど変化がな
いと言える。この特性は、−側についても同様で周波数
特性はほとんど変化はない。以上この発明のＭＲ素子信
号増幅回路は周波数特性に優れていることを具体的数値
例により示したが、比較のため以下に従来例である図９
の構成における同様の周波数特性を示す。
【００３８】図１０は図９において、ＭＲ素子１を信号
源として＋側の信号入力部を示したもので、この発明に
おける図４に相当するものである。図１０において、差
動増幅回路２の入力部はｎｐｎトランジスタのベース入
力になっており、入力抵抗はＲｍ１に対して大きく無視
する。またドレイン端子からゲート端子を見た出力抵抗
もＲｍ１に対して大きいので無視する。さらにＭＯＳト
ランジスタＭ２のドレイン端子には、ゲート−ドレイン
間の寄生容量Ｃｇｄと、ドレイン−基板間の容量Ｃｄｂ
が寄生する。ＭＯＳトランジスタＭ２のゲート端子は高
周波信号に対して交流的に接地され、また基板は高電圧
電源Ｖｃｃにつながれており交流的に接地されているの
で、信号入力端子の小信号等価回路は図１１として表わ
せる。なおここでＣｄ＝Ｃｇｄ＋Ｃｄｂである。
源として＋側の信号入力部を示したもので、この発明に
おける図４に相当するものである。図１０において、差
動増幅回路２の入力部はｎｐｎトランジスタのベース入
力になっており、入力抵抗はＲｍ１に対して大きく無視
する。またドレイン端子からゲート端子を見た出力抵抗
もＲｍ１に対して大きいので無視する。さらにＭＯＳト
ランジスタＭ２のドレイン端子には、ゲート−ドレイン
間の寄生容量Ｃｇｄと、ドレイン−基板間の容量Ｃｄｂ
が寄生する。ＭＯＳトランジスタＭ２のゲート端子は高
周波信号に対して交流的に接地され、また基板は高電圧
電源Ｖｃｃにつながれており交流的に接地されているの
で、信号入力端子の小信号等価回路は図１１として表わ
せる。なおここでＣｄ＝Ｃｇｄ＋Ｃｄｂである。
【００３９】図１１において、図１０の回路の信号入力
端子の入力インピーダンスＲｉｎ２は次式（６）とな
る。
端子の入力インピーダンスＲｉｎ２は次式（６）とな
る。
【００４０】
【数６】
【００４１】式（６）におけるＲｍ１は数ｋΩの抵抗
で、容量Ｃｄの典型値は１０〜２０ｐＦである。入力信
号の周波数が高くなって容量Ｃｄのインピーダンスが小
さくなると（ｆ＝１００ＭＨｚにおいて７５〜１５０Ω
になる）式（６）の入力インピーダンスはＣｄの項が支
配的になる。
で、容量Ｃｄの典型値は１０〜２０ｐＦである。入力信
号の周波数が高くなって容量Ｃｄのインピーダンスが小
さくなると（ｆ＝１００ＭＨｚにおいて７５〜１５０Ω
になる）式（６）の入力インピーダンスはＣｄの項が支
配的になる。
【００４２】次に、ＭＲ素子１は数十Ωの抵抗成分を持
つため、出力抵抗を考えて交流信号の等価回路を書く
と、本願の構成にて説明したと同様に図６で表わすこと
ができる。図６より、ＭＲ素子１からの交流信号ｖｍｒ
に対して、入力される信号ｖｉｎ１は前式（５）にな
る。ここで、ｖｍｒに対するｖｉｎ１の周波数特性を典
型的な具体的数値（Ｉｍｒ＝５ｍＡ、Ｒｍｒ＝５０Ω、
Ｃｄｇ＝Ｃｄｂ＝５ｐＦ、Ｒｍ１＝５ｋΩ）を当てはめ
て、さらに近似的にＲｍ１＞＞Ｒｍｒにより、Ｒｍ１＋
Ｒｍｒ／２≒Ｒｍ１として計算すると表２のようであっ
た。
つため、出力抵抗を考えて交流信号の等価回路を書く
と、本願の構成にて説明したと同様に図６で表わすこと
ができる。図６より、ＭＲ素子１からの交流信号ｖｍｒ
に対して、入力される信号ｖｉｎ１は前式（５）にな
る。ここで、ｖｍｒに対するｖｉｎ１の周波数特性を典
型的な具体的数値（Ｉｍｒ＝５ｍＡ、Ｒｍｒ＝５０Ω、
Ｃｄｇ＝Ｃｄｂ＝５ｐＦ、Ｒｍ１＝５ｋΩ）を当てはめ
て、さらに近似的にＲｍ１＞＞Ｒｍｒにより、Ｒｍ１＋
Ｒｍｒ／２≒Ｒｍ１として計算すると表２のようであっ
た。
【００４３】
【表２】
【００４４】このように｜ｖｉｎ１｜／｜ｖｍｒ｜の値
は、１ＭＨｚの時の値を１とすれば、１００ＭＨｚで
１．２％、５００ＭＨｚで２０％小さくなり、高周波数
領域での入力信号が小さくなることがわかる。この特性
は、−側についても同様で、高周波数領域での入力信号
は小さくなる。以上説明したようにこの発明のＭＲ素子
信号増幅回路は、従来のＭＲ素子信号増幅回路に比べて
周波数特性に優れているということが言える。
は、１ＭＨｚの時の値を１とすれば、１００ＭＨｚで
１．２％、５００ＭＨｚで２０％小さくなり、高周波数
領域での入力信号が小さくなることがわかる。この特性
は、−側についても同様で、高周波数領域での入力信号
は小さくなる。以上説明したようにこの発明のＭＲ素子
信号増幅回路は、従来のＭＲ素子信号増幅回路に比べて
周波数特性に優れているということが言える。
【００４５】なお、従来の回路である図９において、単
純にＭＲ素子１の両側に抵抗素子を設けただけでは、高
周波数特性を改善することはできない。その理由はＩｍ
ｒとして数ｍＡの電流を流す必要があるため、あまり大
きな抵抗素子を入れることはできないため（せいぜい数
百Ω程度）、寄生容量の影響を完全になくすことができ
ないことによる。
純にＭＲ素子１の両側に抵抗素子を設けただけでは、高
周波数特性を改善することはできない。その理由はＩｍ
ｒとして数ｍＡの電流を流す必要があるため、あまり大
きな抵抗素子を入れることはできないため（せいぜい数
百Ω程度）、寄生容量の影響を完全になくすことができ
ないことによる。
【００４６】図１に戻って、大きさの等しい2つの抵抗
素子１６と１７によってＭＲ素子１の中点（ノードＣ）
電位に等しいノードｂ１は、トランスコンダクタンスア
ンプ９ｂによってＧＮＤ電位に保たれている。すなわち
トランスコンダクタンスアンプ９ｂの出力電圧によっ
て、ｂ１がＧＮＤ電位に保たれるようにＭＯＳトランジ
スタ１３ｂのゲート電圧に帰還がかけられている。これ
によりＭＲ素子１の中点電位をＧＮＤ電位に保ち、ＭＲ
素子１とＧＮＤ電位との短絡時にもＭＲ素子１に過電流
が流れることはなく、ＭＲ素子１を保護している。
素子１６と１７によってＭＲ素子１の中点（ノードＣ）
電位に等しいノードｂ１は、トランスコンダクタンスア
ンプ９ｂによってＧＮＤ電位に保たれている。すなわち
トランスコンダクタンスアンプ９ｂの出力電圧によっ
て、ｂ１がＧＮＤ電位に保たれるようにＭＯＳトランジ
スタ１３ｂのゲート電圧に帰還がかけられている。これ
によりＭＲ素子１の中点電位をＧＮＤ電位に保ち、ＭＲ
素子１とＧＮＤ電位との短絡時にもＭＲ素子１に過電流
が流れることはなく、ＭＲ素子１を保護している。
【００４７】このようにＭＲバイアス電流Ｉｍｒは、高
電位の電源線Ｖｃｃから低電位の電源線Ｖｅｅに対し
て、抵抗素子１５、ＭＯＳトランジスタ１３ａ、抵抗素
子１８、ＭＲ素子１、抵抗素子１９、ＭＯＳトランジス
タ１３ｂの経路で流れる。ＭＲ素子１の抵抗変動による
ＭＲ素子１の両端間の電位差は差動増幅回路２に入力さ
れ、その交流成分が差動増幅回路２から出力される。
電位の電源線Ｖｃｃから低電位の電源線Ｖｅｅに対し
て、抵抗素子１５、ＭＯＳトランジスタ１３ａ、抵抗素
子１８、ＭＲ素子１、抵抗素子１９、ＭＯＳトランジス
タ１３ｂの経路で流れる。ＭＲ素子１の抵抗変動による
ＭＲ素子１の両端間の電位差は差動増幅回路２に入力さ
れ、その交流成分が差動増幅回路２から出力される。
【００４８】次に、容量素子１１ａとトランスコンダク
タンスアンプ９ａ、及び容量１１ｂとトランスコンダク
タンスアンプ９ｂから構成される2つのローパスフィル
タ１０ａ、１０ｂは、ＭＲバイアス電流Ｉｍｒによるノ
イズを除去するように動作する。この時トランスコンダ
クタンスアンプ９ａ、９ｂおよび容量素子１１ａ、１１
ｂは比較的小さい面積で半導体集積回路上に実現するこ
とが可能で、ローパスフィルタ１０ａ、１０ｂとしてＭ
Ｒバイアス回路と共に同一のＩＣ内に形成させることが
できる。
タンスアンプ９ａ、及び容量１１ｂとトランスコンダク
タンスアンプ９ｂから構成される2つのローパスフィル
タ１０ａ、１０ｂは、ＭＲバイアス電流Ｉｍｒによるノ
イズを除去するように動作する。この時トランスコンダ
クタンスアンプ９ａ、９ｂおよび容量素子１１ａ、１１
ｂは比較的小さい面積で半導体集積回路上に実現するこ
とが可能で、ローパスフィルタ１０ａ、１０ｂとしてＭ
Ｒバイアス回路と共に同一のＩＣ内に形成させることが
できる。
【００４９】またローパスフィルタのカットオフ周波数
は前述のように図2の定電流源２０に流す電流Ｉｏの値
によって変えることができ、従って、ＭＲバイアス電流
Ｉｍｒを切りかえるとき、例えばリード時からライト時
の切替え時には、カットオフ周波数を高くして（Ｉｏを
大きくして）素早いＭＲバイアス電流Ｉｍｒの切り替え
を実現することができる。
は前述のように図2の定電流源２０に流す電流Ｉｏの値
によって変えることができ、従って、ＭＲバイアス電流
Ｉｍｒを切りかえるとき、例えばリード時からライト時
の切替え時には、カットオフ周波数を高くして（Ｉｏを
大きくして）素早いＭＲバイアス電流Ｉｍｒの切り替え
を実現することができる。
【００５０】以上説明してきたように、本実施の形態１
によれば、高周波数の入力信号に対しても変動の少ない
安定した信号を取り出すことができ、かつＩＣ内部に比
較的小さなサイズのトランスコンダクタンスアンプ、容
量素子からなるローパスフィルタを構成することによっ
て、充分低いカットオフ周波数でノイズを除去するＭＲ
素子のバイアス電流回路を得ることができる。
によれば、高周波数の入力信号に対しても変動の少ない
安定した信号を取り出すことができ、かつＩＣ内部に比
較的小さなサイズのトランスコンダクタンスアンプ、容
量素子からなるローパスフィルタを構成することによっ
て、充分低いカットオフ周波数でノイズを除去するＭＲ
素子のバイアス電流回路を得ることができる。
【００５１】実施の形態２．以下、この発明の実施の形
態２を図７によって説明する。前述の実施の形態１にお
ける図１では、ノイズ除去のためのローパスフィルタ１
０ａは、ＭＲ素子１に対して高電圧電源Ｖｃｃ側に設置
され、また抵抗素子１６、１７の接続点であるノードＣ
を接地電位に保つためのローパスフィルタ１０ｂは、低
電圧電源Ｖｅｅ側に設置されていたが、本実施の形態で
ある図７においては、ローパスフィルタ１０ａは、ＭＲ
素子１に対して低電圧電源Ｖｅｅ側に設置され、またロ
ーパスフィルタ１０ｂは、高電圧電源Ｖｃｃ側に設置さ
れている。
態２を図７によって説明する。前述の実施の形態１にお
ける図１では、ノイズ除去のためのローパスフィルタ１
０ａは、ＭＲ素子１に対して高電圧電源Ｖｃｃ側に設置
され、また抵抗素子１６、１７の接続点であるノードＣ
を接地電位に保つためのローパスフィルタ１０ｂは、低
電圧電源Ｖｅｅ側に設置されていたが、本実施の形態で
ある図７においては、ローパスフィルタ１０ａは、ＭＲ
素子１に対して低電圧電源Ｖｅｅ側に設置され、またロ
ーパスフィルタ１０ｂは、高電圧電源Ｖｃｃ側に設置さ
れている。
【００５２】このような構成においても、実施の形態２
と同様に高周波数の入力信号に対しても変動の少ない安
定した信号を取り出すことができ、またＩＣ内部に比較
的小さなサイズのトランスコンダクタンスアンプ、容量
素子からなるローパスフィルタを構成することによっ
て、充分低いカットオフ周波数でノイズを除去するＭＲ
素子のバイアス電流回路を得ることができる。
と同様に高周波数の入力信号に対しても変動の少ない安
定した信号を取り出すことができ、またＩＣ内部に比較
的小さなサイズのトランスコンダクタンスアンプ、容量
素子からなるローパスフィルタを構成することによっ
て、充分低いカットオフ周波数でノイズを除去するＭＲ
素子のバイアス電流回路を得ることができる。
【００５３】実施の形態３．以下、この発明の実施の形
態３を図８によって説明する。図１ではＭＲ素子１が１
個代表的に示されているが、実際のＨＤＤ等では、信号
増幅部（差動増幅回路２以降）を共通にして、バイアス
するＭＲ素子を複数個のＭＲ素子から一つ選択して使用
することが多い。ＭＲ素子は、その特性（抵抗、インダ
クタンス、寄生容量等）に応じてＭＲバイアス電流を変
える必要があり、選択する素子を切り替えるたびに素子
ごとにバイアス電流を設定する必要がある。また、磁気
ディスクへの信号書き込み状態、およびパワーセーブ
（省消費電流）状態から信号読み取りモードに切り替え
るために、ＭＲバイアス電流をカットしている状態から
流し始める時、このようなバイアス電流を設定したり、
流し始める時間は読み取り動作の中断時間であり、この
時間を短縮するほどディスクドライブとしての高速アク
セスが実現できることになる。
態３を図８によって説明する。図１ではＭＲ素子１が１
個代表的に示されているが、実際のＨＤＤ等では、信号
増幅部（差動増幅回路２以降）を共通にして、バイアス
するＭＲ素子を複数個のＭＲ素子から一つ選択して使用
することが多い。ＭＲ素子は、その特性（抵抗、インダ
クタンス、寄生容量等）に応じてＭＲバイアス電流を変
える必要があり、選択する素子を切り替えるたびに素子
ごとにバイアス電流を設定する必要がある。また、磁気
ディスクへの信号書き込み状態、およびパワーセーブ
（省消費電流）状態から信号読み取りモードに切り替え
るために、ＭＲバイアス電流をカットしている状態から
流し始める時、このようなバイアス電流を設定したり、
流し始める時間は読み取り動作の中断時間であり、この
時間を短縮するほどディスクドライブとしての高速アク
セスが実現できることになる。
【００５４】図１の回路が１個のＭＲ素子の信号増幅を
するための回路であったのに対し、図８の回路は複数個
のＭＲ素子を取り扱うＭＲ素子信号増幅回路を示す。こ
こで、１ａ、１ｂはＭＲ素子、２は差動増幅回路、１０
ａ、１０ｂは容量素子１１ａ、１１ｂとトランスコンダ
クタンスアンプ９ａ、９ｂとにより構成されるローパス
フィルター、１２ａ、１２ｂ、１２ｃは定電流回路、１
３ａ、１３ｂはＭＯＳトランジスタ、１４、１５、１６
ａ、１６ｂ、１７ａ、１７ｂ、１８ａ、１８ｂ、１９
ａ、１９ｂは抵抗素子である。またＳ１１、Ｓ１２、Ｓ
１３、Ｓ１４、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ２４はスイ
ッチ、またＱ１１、Ｑ１２、Ｑ２１、Ｑ２２はＮＰＮト
ランジスタをそれぞれ示す。
するための回路であったのに対し、図８の回路は複数個
のＭＲ素子を取り扱うＭＲ素子信号増幅回路を示す。こ
こで、１ａ、１ｂはＭＲ素子、２は差動増幅回路、１０
ａ、１０ｂは容量素子１１ａ、１１ｂとトランスコンダ
クタンスアンプ９ａ、９ｂとにより構成されるローパス
フィルター、１２ａ、１２ｂ、１２ｃは定電流回路、１
３ａ、１３ｂはＭＯＳトランジスタ、１４、１５、１６
ａ、１６ｂ、１７ａ、１７ｂ、１８ａ、１８ｂ、１９
ａ、１９ｂは抵抗素子である。またＳ１１、Ｓ１２、Ｓ
１３、Ｓ１４、Ｓ２１、Ｓ２２、Ｓ２３、Ｓ２４はスイ
ッチ、またＱ１１、Ｑ１２、Ｑ２１、Ｑ２２はＮＰＮト
ランジスタをそれぞれ示す。
【００５５】この図３の作用、動作は基本的には図１に
示すものと同じであるが、スイッチＳ１１〜Ｓ１４およ
びＳ２１〜Ｓ２４のオンオフにより、ＭＲ素子１ａまた
はＭＲ素子１ｂのいずれかを選択することができる。ち
なみに図８に示した状態はＭＲ素子１ｂが選択された状
態を示したものである。
示すものと同じであるが、スイッチＳ１１〜Ｓ１４およ
びＳ２１〜Ｓ２４のオンオフにより、ＭＲ素子１ａまた
はＭＲ素子１ｂのいずれかを選択することができる。ち
なみに図８に示した状態はＭＲ素子１ｂが選択された状
態を示したものである。
【００５６】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。この発
明のＭＲ素子信号増幅回路においては、ＭＲ素子の両端
はそれぞれ第一および第二の抵抗素子の一端に接続さ
れ、第一および第二の抵抗素子の他端はそれぞれＭＯＳ
トランジスタのソース端子に接続されているため、高周
波数の入力信号に対しても変動の少ない安定した信号を
取り出すことができる。
れているので、以下に示すような効果を奏する。この発
明のＭＲ素子信号増幅回路においては、ＭＲ素子の両端
はそれぞれ第一および第二の抵抗素子の一端に接続さ
れ、第一および第二の抵抗素子の他端はそれぞれＭＯＳ
トランジスタのソース端子に接続されているため、高周
波数の入力信号に対しても変動の少ない安定した信号を
取り出すことができる。
【００５７】また、この発明のＭＲ素子信号増幅回路に
おいては、ＭＲ素子は複数で構成され、さらに複数のＭ
Ｒ素子のそれぞれの両端はそれぞれ複数の第一および第
二の抵抗素子の一端に接続され、さらに複数の第一およ
び第二の抵抗素子の他端はそれぞれＭＯＳトランジスタ
のソース端子に接続され、また複数のＭＲ素子のうちの
一つを選択してＭＲ素子信号を増幅するための選択回路
により構成されているため、高周波数の入力信号に対し
ても変動の少ない安定した信号を複数のＭＲ素子より取
り出すことができる。
おいては、ＭＲ素子は複数で構成され、さらに複数のＭ
Ｒ素子のそれぞれの両端はそれぞれ複数の第一および第
二の抵抗素子の一端に接続され、さらに複数の第一およ
び第二の抵抗素子の他端はそれぞれＭＯＳトランジスタ
のソース端子に接続され、また複数のＭＲ素子のうちの
一つを選択してＭＲ素子信号を増幅するための選択回路
により構成されているため、高周波数の入力信号に対し
ても変動の少ない安定した信号を複数のＭＲ素子より取
り出すことができる。
【００５８】また、この発明のＭＲ素子信号増幅回路に
おいては、第一のトランスコンダクタンスアンプと第一
の容量によって構成され、前記第一のトランスコンダク
タンスアンプの電流値の切替えによって時定数の切替え
ができるノイズ除去用の第一のローパスフィルタをさら
に備えたことにより、充分低いカットオフ周波数でノイ
ズを除去するＭＲ素子のバイアス電流回路を得ることが
できる。
おいては、第一のトランスコンダクタンスアンプと第一
の容量によって構成され、前記第一のトランスコンダク
タンスアンプの電流値の切替えによって時定数の切替え
ができるノイズ除去用の第一のローパスフィルタをさら
に備えたことにより、充分低いカットオフ周波数でノイ
ズを除去するＭＲ素子のバイアス電流回路を得ることが
できる。
【００５９】また、この発明のＭＲ素子信号増幅回路に
おいては、第一のローパスフィルタの出力はＭＯＳトラ
ンジスタのベースに接続され、さらにＭＯＳトランジス
タのドレイン端子は第一のローパスフィロタを構成する
第一のトランスコンダクタンスアンプの非反転入力端子
に接続されているため、充分低いカットオフ周波数でノ
イズを除去するＭＲ素子のバイアス電流回路を得ること
ができる。
おいては、第一のローパスフィルタの出力はＭＯＳトラ
ンジスタのベースに接続され、さらにＭＯＳトランジス
タのドレイン端子は第一のローパスフィロタを構成する
第一のトランスコンダクタンスアンプの非反転入力端子
に接続されているため、充分低いカットオフ周波数でノ
イズを除去するＭＲ素子のバイアス電流回路を得ること
ができる。
【００６０】また、この発明のＭＲ素子信号増幅回路に
おいては、ＭＲ素子の両端に、直列に接続した大きさの
等しい第三および第四の抵抗素子を接続し、さらに第三
および第四の抵抗素子の接続点と第二のトランスコンダ
クタンスアンプの反転入力端子が接続され、また第二の
トランスコンダクタンスアンプの非反転入力端子は接地
に接続され、さらに第二のトランスコンダクタンスアン
プと第二の容量とで第二のローパスフィルタを構成する
ことにより、ＭＲ素子とＧＮＤ電位との短絡時において
も、ＭＲ素子を破損するおそれが少ない。
おいては、ＭＲ素子の両端に、直列に接続した大きさの
等しい第三および第四の抵抗素子を接続し、さらに第三
および第四の抵抗素子の接続点と第二のトランスコンダ
クタンスアンプの反転入力端子が接続され、また第二の
トランスコンダクタンスアンプの非反転入力端子は接地
に接続され、さらに第二のトランスコンダクタンスアン
プと第二の容量とで第二のローパスフィルタを構成する
ことにより、ＭＲ素子とＧＮＤ電位との短絡時において
も、ＭＲ素子を破損するおそれが少ない。
【００６１】また、この発明のＭＲ素子信号増幅回路に
おいては、バイアス回路および第一のローパスフィルタ
は少なくとも同一ＩＣ内に構成されているため、システ
ムを構成するときにコンパクトにすることができる。
おいては、バイアス回路および第一のローパスフィルタ
は少なくとも同一ＩＣ内に構成されているため、システ
ムを構成するときにコンパクトにすることができる。
【００６２】また、この発明のＭＲ素子信号増幅回路に
おいては、バイアス回路および前記第二のローパスフィ
ルタは少なくとも同一ＩＣ内に構成されているため、シ
ステムを構成するときにコンパクトにすることができ
る。
おいては、バイアス回路および前記第二のローパスフィ
ルタは少なくとも同一ＩＣ内に構成されているため、シ
ステムを構成するときにコンパクトにすることができ
る。
【図１】 本発明の実施の形態１の差動増幅回路を示す
回路図。
回路図。
【図２】 トランスコンダクタンスアンプの構成を示す
回路図。
回路図。
【図３】 電流値を切替えるための構成を示す回路図。
【図４】 本発明の実施の形態１の差動増幅回路におけ
る＋側の信号入力部を示す回路図。
る＋側の信号入力部を示す回路図。
【図５】 本発明の実施の形態１の差動増幅回路におけ
る＋側の信号入力端子の小信号等価回路図。
る＋側の信号入力端子の小信号等価回路図。
【図６】 本発明の実施の形態１の差動増幅回路におけ
る＋側の信号入力端子の小信号等価回路図において出力
抵抗を考慮した等価回路図。。
る＋側の信号入力端子の小信号等価回路図において出力
抵抗を考慮した等価回路図。。
【図７】 本発明の実施の形態２の差動増幅回路を示す
回路図。
回路図。
【図８】 本発明の実施の形態３の差動増幅回路を示す
回路図。
回路図。
【図９】 従来の差動増幅回路を示す回路図。
【図１０】 従来の差動増幅回路における＋側の信号入
力部を示す回路図。
力部を示す回路図。
【図１１】 従来の差動増幅回路における＋側の信号入
力端子の小信号等価回路図。
力端子の小信号等価回路図。
１ ＭＲ素子、２ 差動増幅回路、９ トランスコンダ
クタンスアンプ、１０ローパスフィルタ、１１ 容量素
子、１２ 定電流回路、２０ 定電流回路、Ｉｂ 定電
流値、Ｉｍｒ バイアス電流値、ａ１ ノード、ａ２
ノード、ｂ１ノード、Ｃ ノード、Ｄ ノード、Ｖｃｃ
高電圧電源、Ｖｅｅ 低電圧電源、ＧＮＤ 接地、Ｓ
１１〜Ｓ１４ スイッチ、Ｓ２１〜Ｓ２４ スイッチ。
クタンスアンプ、１０ローパスフィルタ、１１ 容量素
子、１２ 定電流回路、２０ 定電流回路、Ｉｂ 定電
流値、Ｉｍｒ バイアス電流値、ａ１ ノード、ａ２
ノード、ｂ１ノード、Ｃ ノード、Ｄ ノード、Ｖｃｃ
高電圧電源、Ｖｅｅ 低電圧電源、ＧＮＤ 接地、Ｓ
１１〜Ｓ１４ スイッチ、Ｓ２１〜Ｓ２４ スイッチ。
Claims (7)
- 【請求項１】 ＭＲ素子の両端に発生する電圧を差動増
幅回路にて増幅し出力するＭＲ素子信号増幅回路に、バ
イアス電流を与えるためのバイアス回路において、前記
ＭＲ素子の両端はそれぞれ第一および第二の抵抗素子の
一端に接続され、前記第一および第二の抵抗素子の他端
はそれぞれＭＯＳトランジスタのソース端子に接続され
たことを特徴とするＭＲ素子信号増幅回路。 - 【請求項２】 ＭＲ素子の両端に発生する電圧を差動増
幅回路にて増幅し出力するＭＲ素子信号増幅回路に、バ
イアス電流を与えるためのバイアス回路において、前記
ＭＲ素子は複数で構成され、さらに前記複数のＭＲ素子
のそれぞれの両端はそれぞれ複数の第一および第二の抵
抗素子の一端に接続され、さらに前記複数の第一および
第二の抵抗素子の他端はそれぞれＭＯＳトランジスタの
ソース端子に接続され、また前記複数のＭＲ素子のうち
の一つを選択してＭＲ素子信号を増幅するための選択回
路により構成されたことを特徴とするＭＲ素子信号増幅
回路。 - 【請求項３】 第一のトランスコンダクタンスアンプと
第一の容量によって構成され、前記第一のトランスコン
ダクタンスアンプの電流値の切替えによって時定数の切
替えができるノイズ除去用の第一のローパスフィルタを
さらに備えたことを特徴とする請求項１または請求項２
のいずれかに記載のＭＲ素子信号増幅回路。 - 【請求項４】 前記第一のローパスフィルタの出力は前
記ＭＯＳトランジスタのゲートに接続され、さらに前記
ＭＯＳトランジスタのドレイン端子は前記第一のローパ
スフィロタを構成する前記第一のトランスコンダクタン
スアンプの非反転入力端子に接続されていることを特徴
とする請求項３記載のＭＲ素子信号増幅回路。 - 【請求項５】 前記ＭＲ素子の両端に、直列に接続した
大きさの等しい第三および第四の抵抗素子を接続し、さ
らに前記第三および第四の抵抗素子の接続点と第二のト
ランスコンダクタンスアンプの反転入力端子が接続さ
れ、また前記第二のトランスコンダクタンスアンプの非
反転入力端子は接地に接続され、さらに前記第二のトラ
ンスコンダクタンスアンプと第二の容量とで第二のロー
パスフィルタを構成することを特徴とする請求項１また
は請求項２のいずれかに記載のＭＲ素子信号増幅回路。 - 【請求項６】 前記バイアス回路および前記第一のロー
パスフィルタは少なくとも同一ＩＣ内に構成されている
ことを特徴とする請求項３または請求項４のいずれかに
記載のＭＲ素子信号増幅回路。 - 【請求項７】 前記バイアス回路および前記第二のロー
パスフィルタは少なくとも同一ＩＣ内に構成されている
ことを特徴とする請求項５に記載のＭＲ素子信号増幅回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24169499A JP2001067602A (ja) | 1999-08-27 | 1999-08-27 | Ｍｒ素子信号増幅回路 |
| US09/494,403 US6222415B1 (en) | 1999-08-27 | 2000-01-31 | Magneto-resistive element signal amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24169499A JP2001067602A (ja) | 1999-08-27 | 1999-08-27 | Ｍｒ素子信号増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001067602A true JP2001067602A (ja) | 2001-03-16 |
Family
ID=17078143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24169499A Pending JP2001067602A (ja) | 1999-08-27 | 1999-08-27 | Ｍｒ素子信号増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6222415B1 (ja) |
| JP (1) | JP2001067602A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6532127B1 (en) * | 2000-11-16 | 2003-03-11 | Texas Instruments Incorporated | Differential voltage bias, voltage sense preamplifier architecture |
| KR20020061877A (ko) * | 2001-01-18 | 2002-07-25 | 삼성전자 주식회사 | 저 전력소모 및 높은 동적 영역을 가지는 고출력 증폭시스템 |
| US6490112B1 (en) * | 2001-08-20 | 2002-12-03 | Texas Instruments Incorporated | Supply and method for providing differential positive supply voltages to a load with reduced common mode voltages |
| US7187513B2 (en) * | 2002-06-14 | 2007-03-06 | Renesas Technology America, Inc. | Differential magneto-resistive head pre-amplifiers for single polarity power supply applications |
| US6847501B2 (en) * | 2002-11-06 | 2005-01-25 | International Business Machines Corporation | Method and apparatus for providing matched differential MR biasing and pre-amplification |
| JP3857255B2 (ja) * | 2003-06-12 | 2006-12-13 | ローム株式会社 | 磁気記録再生装置 |
| US7839593B1 (en) * | 2006-09-08 | 2010-11-23 | Marvell International, Ltd. | Magneto-resistive biasing methods and systems |
| IT201800006016A1 (it) * | 2018-06-04 | 2019-12-04 | Circuito amplificatore a basso rumore per una resistenza termica variabile | |
| US10965254B2 (en) | 2018-06-04 | 2021-03-30 | Stmicroelectronics S.R.L. | Low noise amplifier circuit for a thermal varying resistance |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4716306A (en) * | 1983-08-15 | 1987-12-29 | Hitachi, Ltd. | Circuit for detecting variation of resistance of a variable-resistance element |
| US4712144A (en) * | 1985-08-20 | 1987-12-08 | International Business Machines Corporation | Method and apparatus for reading recorded data by a magnetoresistive head |
| JP3257886B2 (ja) * | 1993-12-14 | 2002-02-18 | 富士通株式会社 | 磁気抵抗効果型ヘッド用信号再生回路 |
| JP3077635B2 (ja) | 1997-06-20 | 2000-08-14 | 日本電気株式会社 | 高速無線アクセス装置 |
| JPH11195202A (ja) * | 1997-11-04 | 1999-07-21 | Hitachi Ltd | 微小信号増幅装置とそれを用いた磁気ディスクメモリ装置 |
| JPH11203611A (ja) * | 1998-01-19 | 1999-07-30 | Sony Corp | 増幅回路 |
| US6066987A (en) * | 1998-03-12 | 2000-05-23 | National Semiconductor Corp. | Differential cascode magneto-resistance preamplifier with bias bypass |
-
1999
- 1999-08-27 JP JP24169499A patent/JP2001067602A/ja active Pending
-
2000
- 2000-01-31 US US09/494,403 patent/US6222415B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6222415B1 (en) | 2001-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2574986B2 (ja) | デイスク記憶システム | |
| US5122915A (en) | Low-noise preamplifier for magneto-resistive heads | |
| JP3514461B2 (ja) | 情報読み出し装置 | |
| JP4321437B2 (ja) | 磁気ディスクメモリ装置 | |
| De Langen et al. | Compact low-voltage and high-speed CMOS, BiCMOS and bipolar operational amplifiers | |
| US7190541B2 (en) | Hi-speed preamplifier write driver for hard drive with improved symmetry | |
| US5315264A (en) | Rail-to-rail opamp with large sourcing current and small quiescent current | |
| JP2001067602A (ja) | Ｍｒ素子信号増幅回路 | |
| JP2000040203A (ja) | 磁気抵抗型ヘッド読取り増幅器 | |
| JP2994522B2 (ja) | 磁気抵抗素子用プリアンプ | |
| US7251091B2 (en) | Current-sense bias circuit for a magnetoresistive head and method of sensing a current therethrough | |
| US7564638B2 (en) | Preamplifier circuit and method for a disk drive device | |
| US6107873A (en) | Low noise common-emitter preamplifier for magneto-resistive heads | |
| US6219195B1 (en) | Low-noise magneto-resistive amplifier using CMOS technology | |
| US6252457B1 (en) | Differential amplifier circuit | |
| US6211736B1 (en) | Signal amplifying circuit for magnetoresistive element | |
| US20100327844A1 (en) | Current mirror, devices including same, and methods of operation thereof | |
| US7187513B2 (en) | Differential magneto-resistive head pre-amplifiers for single polarity power supply applications | |
| US6396346B1 (en) | Low noise magneto-resistive read head preamplifier | |
| US6208482B1 (en) | Signal amplifying circuit for an MR element | |
| JP2008054075A (ja) | 半導体集積回路及びそれを用いた磁気記憶装置 | |
| JP4180307B2 (ja) | 低入力インピーダンス増幅器 | |
| JP2718378B2 (ja) | 半導体増幅回路 | |
| JPH11273004A (ja) | リードアンプ | |
| De Veirman et al. | The VLSI Handbook. Ed. Wai-Kai Chen Boca Raton: CRC Press LLC, 2000 |