JP2001067308A - バス調停回路 - Google Patents

バス調停回路

Info

Publication number
JP2001067308A
JP2001067308A JP24090199A JP24090199A JP2001067308A JP 2001067308 A JP2001067308 A JP 2001067308A JP 24090199 A JP24090199 A JP 24090199A JP 24090199 A JP24090199 A JP 24090199A JP 2001067308 A JP2001067308 A JP 2001067308A
Authority
JP
Japan
Prior art keywords
bus
use request
storage
circuit
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24090199A
Other languages
English (en)
Inventor
Toshiki Suga
利樹 須賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Software Shikoku Ltd
Original Assignee
NEC Software Shikoku Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Software Shikoku Ltd filed Critical NEC Software Shikoku Ltd
Priority to JP24090199A priority Critical patent/JP2001067308A/ja
Publication of JP2001067308A publication Critical patent/JP2001067308A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 複数のバス使用要求元に対してバス使用要求
の順にバス使用権を獲得して入出力機能のデータ転送を
円滑化させ、システムの基本性能を向上し得るバス調停
回路を提供すること。 【解決手段】 このバス調停回路7では、複数のバス使
用要求元装置101〜104からのバス使用要求信号2
01〜204を記憶回路3においてバス使用要求受信回
路1からの記憶要求信号13により記憶する複数の格納
エリア301〜304、及びこれらの記憶内容を最下位
側から最上位側へと順番にシフトする機能を持つこと
で、バス使用要求信号201〜204をその要求順に記
憶し、これらが同時に受信されれば予め設定した優先順
位で記憶し、上位バス31に対してバス使用要求信号2
01〜204に応じたバス要求出力信号15を要求順に
出力して上位バス31とのバス調停を効率良く行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、主として情報処理
装置に使用されると共に、上位バスと接続されてバス調
停を行うバス調停回路に関する。
【0002】
【従来の技術】従来、この種のバス調停回路としては、
固定優先回路と回転優先順位(ラウンドロビン)回路と
が知られている。
【0003】このうち、固定優先回路は、複数のバス使
用要求に対して予め設定した順位で優先順位を与える回
路である。例えば4つのバス使用要求R1,R2,R
3,R4の優先順位を考えると、これらの優先順位をR
1>R2>R3>R4とした場合、R1を最優先とする
固定優先回路は、図6に例示される真理値のように機能
する。ここでは、バス使用要求R1,R2,R3,R4
がそれぞれバス使用権獲得A1,A2,A3,A4に対
応しており、バス使用要求R1,R2,R3,R4にお
ける”1”はバス使用要求が存在すること、”0”はバ
ス使用要求が無いこと、”X”はバス使用要求が存在し
ているか、或いは無いかの何れか一方の状態であること
をそれぞれ示し、バス使用権獲得A1,A2,A3,A
4における”1”はバス使用権を獲得していること、”
0”はバス使用権を獲得していないことをそれぞれ示
す。
【0004】図7は、この固定優先回路における真理値
に対応する動作処理を説明するために示した処理信号の
タイミングチャートである。尚、図7中では、バス使用
要求R1,R2,R3,R4における”HIGH”がバ
ス使用要求有りであり、且つ”LOW”がバス使用要求
無しであることを示し、バス使用権獲得A1,A2,A
3,A4における”HIGH”がバス使用権有りであ
り、且つ”LOW”がバス使用権無しであること示す。
【0005】この固定優先回路における処理信号のタイ
ミングでは、バス使用時に優先度の低いバス使用要求は
優先度の高いバス使用要求がバスを解放しない限りバス
使用の使用権を獲得できないことを示している。
【0006】一方、回転優先順位回路は、複数のバス使
用要求に対して予め設定した順位を持っており、バス解
放後のサイクルで優先順位を動的に変化させる回路であ
る。例えば予め設定した4つのバス使用要求R1,R
2,R3,R4の優先順位がR1>R2>R3>R4で
ある場合を想定すると、この回転優先順位回路における
バスの優先順位は図8に例示される真理値のように次の
バス調停サイクル(次サイクル)で動的に変化して機能
する。即ち、回転優先順位回路では、バス使用権を獲得
したバス使用要求が次サイクルで最下位の優先順位にな
り、次サイクルの優先順位高低はR2>R3>R4>R
1,R3>R4>R1>R2,R4>R1>R2>R
3,R1>R2>R3>R4という具合に推移する。
尚、ここでも、バス使用要求R1,R2,R3,R4が
それぞれバス使用権獲得A1,A2,A3,A4に対応
し、バス使用要求R1,R2,R3,R4における”
1”,”0”とバス使用権獲得A1,A2,A3,A4
における”1”,”0”とは、図6の場合と同じ意味を
示す。
【0007】図9は、この回転優先順位回路における真
理値に対応する動作処理を説明するために示した処理信
号のタイミングチャートである。尚、図9中でも、バス
使用要求R1,R2,R3,R4における”HIGH”
がバス使用要求有りであり、且つ”LOW”がバス使用
要求無しであることを示し、バス使用権獲得A1,A
2,A3,A4における”HIGH”がバス使用権有り
であり、且つ”LOW”がバス使用権無しであること示
す。
【0008】この回転優先順位回路における処理信号の
タイミングでは、バス使用要求に対して必ずバス使用権
獲得の機会を与える反面、バス使用要求の獲得の優先順
位決定がバス切換えの直前に行われるため、予めバス使
用要求の優先順位を設定してこれらに対応するバス使用
権獲得を定めた場合に優先順位の低いバス使用要求(例
えばR4)が優先順位の高いバス使用要求(例えばR
3)よりも早くバス使用要求信号を出力しても優先順位
の高いバス使用要求(例えばR3)の方が優先順位の低
いバス使用要求(例えばR4)よりも早くバス使用権を
獲得することを示している。
【0009】因みに、このようなバス調停回路(固定優
先回路や回転優先順位回路)並びにそれらの機能に関連
する周知技術としては、例えば特公昭60ー1989号
公報に開示されたバス使用権制御方式,特開平4ー17
052号公報に開示されたバス調停回路,特開平4ー3
5540号公報に開示されたバス調停装置,特開平8ー
123765号公報に開示されたデータ処理システムの
待機調停のコンピュータ装置及び方法,特開平10ー2
7156号公報に開示されたバスアービタ制御装置等が
挙げられる。
【0010】
【発明が解決しようとする課題】上述したバス調停回路
の場合、予めバス使用要求の優先順位を設定してこれら
に対応するバス使用権獲得を定めると、固定優先回路で
は、バス使用時に優先度の高いバス使用要求元がバスを
解放しない限り優先度の低いバス使用要求元がバス使用
の使用権を獲得できなくなってしまうという問題があ
り、回転優先順位回路では、バス使用要求の獲得の優先
順位決定がバス切換えの直前に行われるため、優先順位
の低いバス使用要求が優先順位の高いバス使用要求より
も早くバス使用要求信号を出力しても優先順位の高いバ
ス使用要求の方が優先順位の低いバス使用要求よりも早
くバス使用権を獲得してしまい、入出力機能のデータ転
送が長時間待たされてしまうという問題がある。
【0011】即ち、従来の固定優先回路や回転順位回路
では、複数のバス使用要求元を有する構成の場合、バス
使用獲得権の優先順位の低いバス使用要求元が優先順位
の高い全てのバス使用要求元のバス解放が行われない限
りバスを獲得することができず、これによって入出力機
能のデータ転送が長時間待たされてしまうことにより、
バスタイムアウトを発生したり、或いはスループットが
劣化し、システム全体の基本性能を悪化させる要因とな
っている。
【0012】本発明は、このような問題点を解決すべく
なされたもので、その技術的課題は、複数のバス使用要
求元に対してバス使用要求の順にバス使用権を獲得して
入出力機能のデータ転送を円滑化させ、システムの基本
性能を向上し得るバス調停回路を提供することにある。
【0013】
【課題を解決するための手段】本発明によれば、複数の
バス使用要求元装置からのバス使用要求信号を受信して
バス調停を行うと共に、上位バスにバス要求出力信号を
出力するバス調停回路において、複数のバス使用要求元
装置からのバス使用要求信号を受信して記憶要求信号を
出力するバス使用要求受信回路と、記憶要求信号に応じ
てバス使用要求信号を順次複数の格納エリアに記憶内容
をシフトしながら記憶して記憶信号として出力する記憶
回路と、記憶信号に応じて上位バスにバス要求出力信号
を供給するバス要求出力回路と、上位バスからのバス応
答信号を受信してバス要求出力回路に初期化信号を供給
するバス応答受信回路とを備え、バス要求出力回路は、
初期化信号に応じて記憶信号の記憶内容を初期化するバ
ス調停回路が得られる。
【0014】又、本発明によれば、上記バス調停回路に
おいて、記憶回路の複数の格納エリアでは、バス使用要
求信号の記憶内容を最下位側から最上位側のものへ順番
にシフトするバス調停回路が得られる。
【0015】更に、本発明によれば、上記バス調停回路
において、バス使用要求受信回路は、複数の格納エリア
の最下位のものに空きがあると判断するとバス使用要求
信号を受信した順に記憶要求信号に供給するバス調停回
路が得られる。
【0016】加えて、本発明によれば、上記バス調停回
路において、バス使用要求受信回路は、バス使用要求信
号が同時に受信されると予め設定した優先順位で記憶要
求信号に順次供給するバス調停回路が得られる。
【0017】一方、本発明によれば、上記何れか一つの
バス調停回路において、複数のバス使用要求元装置は、
バスタイムアウト時間の短いものが同一バス上に接続さ
れて成るバス調停回路が得られる。
【0018】他方、本発明によれば、上記何れか一つの
バス調停回路において、複数のバス使用要求元装置は、
上位バスへのアクセス頻度に差異のあるものが同一バス
上に接続されて成るバス調停回路が得られる。
【0019】
【発明の実施の形態】以下に実施例を挙げ、本発明のバ
ス調停回路について、図面を参照して詳細に説明する。
【0020】図1は、本発明の一実施例に係るバス調停
回路7を含むバス調停システムの基本構成を示したブロ
ック図である。このバス調停システムは、バス調停回路
7に上位バス31と同一バス上に接続されて成る4台の
バス使用要求元装置101,102,103,104と
が接続され、バス調停回路7が各バス使用要求元装置1
01,102,103,104からのバス使用要求信号
201,202,203,204を受信してバス調停を
行うと共に、上位バス31にバス要求出力信号15を出
力し、上位バス31がバス調停回路7にバス応答信号1
6を出力するように構成されている。
【0021】具体的に言えば、バス調停回路7は、各バ
ス使用要求元装置101,102,103,104から
のバス使用要求信号201,202,203,204を
受信して記憶要求信号13を出力するバス使用要求受信
回路1と、記憶要求信号13に応じてバス使用要求信号
201,202,203,204を順次4つの格納エリ
ア301,302,303,304に記憶内容をシフト
しながら記憶(但し、信号を記憶する順番は任意であ
る)して記憶信号14として出力する記憶回路3と、記
憶信号14に応じて上位バス31にバス要求出力信号1
5を供給するバス要求出力回路4と、上位バス31から
のバス応答信号16を受信してバス要求出力回路4に初
期化信号17を供給するバス応答受信回路5とを備えて
成り、バス要求出力回路4が初期化信号17に応じて記
憶信号14の記憶内容を初期化する機能を有している。
【0022】又、このバス調停回路7において、記憶回
路3の各格納エリア301,302,303,304で
は、バス使用要求信号201,202,203,204
の記憶内容を最下位側の格納エリア304から最上位側
の格納エリア301へ順番にシフトするようになってお
り、バス使用要求受信回路1は、各格納エリア301,
302,303,304の最下位の格納エリア304に
空きがあると判断するとバス使用要求信号201,20
2,203,204を受信した順に記憶要求信号13に
供給するが、バス使用要求信号201,202,20
3,204が同時に受信されると予め設定した優先順位
で記憶要求信号13に順次供給する。尚、各バス使用要
求元装置101,102,103,104は、バスタイ
ムアウト時間の短いものが同一バス上に接続された形態
のものとするが、これ以外にも上位バス31へのアクセ
ス頻度に差異のあるものが同一バス上に接続された形態
のものとしても良い。
【0023】このような構成のバス調停回路7の場合、
複数のバス使用要求元装置101,102,103,1
04からのバス使用要求信号201,202,203,
204を記憶回路3においてバス使用要求受信回路1か
らの記憶要求信号13により記憶する複数の格納エリア
301,302,303,304、及びこれらの記憶内
容を最下位側から最上位側へと順番にシフトする機能を
持つことで、バス使用要求信号201,202,20
3,204をその要求順に記憶し、これらが同時に受信
されれば予め設定した優先順位で記憶し、上位バス31
に対してバス使用要求信号201,202,203,2
04に応じたバス要求出力信号15を要求順に出力して
上位バス31とのバス調停を効率良く行うことができ
る。
【0024】ここでは、優先順位設定によるバス使用要
求元装置101,102,103,104からのバス使
用要求信号201,202,203,204における追
い越しが発生しないので、公平なバス使用権獲得が行わ
れて伝達効率が向上し、上位バス31との調停が行われ
る前にバス使用要求元装置101,102,103,1
04からバス要求取り消しが発生しても、対応するバス
使用要求信号201,202,203,204のみを取
り消すため、上位バス31との調停を矛盾無く行うこと
ができる。この結果、複数のバス使用要求元装置10
1,102,103,104からのバス調停を円滑に行
うことができる。
【0025】このバス調停回路7における基本動作で
は、バス使用要求元装置101からのバス使用要求信号
201、バス使用要求元装置102からのバス使用要求
信号202、バス使用要求元装置103からのバス使用
要求信号203、並びにバス使用要求元装置104から
のバス使用要求信号204が順次有効になると、バス使
用要求受信回路1に順次通知される。
【0026】バス使用要求受信回路1は、記憶回路3の
格納エリア304に空きがあると判断すると、各バス使
用要求信号201,202,203,204を受信した
順に記憶要求信号13に供給する。各バス使用要求信号
201,202,203,204が同時にバス使用要求
受信回路1に受信された場合は、予め設定した優先順位
で記憶要求信号13に順次供給する。記憶回路3は、記
憶要求信号13の内容を格納エリア304に記憶し、上
位側の格納エリア301,302,303に空きがあれ
ば、格納エリア304の記憶内容をシフトさせながら後
続する記憶要求信号13の内容を格納エリア304に順
次格納し、こうした手順で同様に上位側の格納エリアに
空きがあるとシフトさせる。
【0027】図2は、記憶回路3の各格納エリア30
1,302,303,304におけるバス使用要求信号
201,202,203,204の格納状態を例示した
もので、同図(a)は一状態に関するもの,同図(b)
は一状態から推移した他状態に関するもの,同図(c)
は他状態から推移した別状態に関するものである。
【0028】図2(a)の一状態では、格納エリア30
1,302,303,304に対応してそれぞれ記憶要
求信号13の内容であるバス使用要求信号201,20
2,203,204が格納されていることを示してい
る。格納エリア301は最も優先順位が高く、格納エリ
ア304は最も優先順位が低い。記憶回路3では、バス
使用要求信号201を格納エリア304に記憶した後、
上位側の格納エリア303,302にシフトし、やがて
最上位の格納エリア301に記憶する。これ以後のバス
使用要求信号202,203,204に対しても同様に
格納エリア302,303,304に記憶する。尚、記
憶回路3では、バス要求出力回路4が初期化状態であれ
ば、記憶信号14に格納エリア301の記憶内容を供給
し、これにより格納エリア301,302,303,3
04の状態は図2(b)に示す他状態に推移する。
【0029】図2(b)の他状態において、記憶回路3
は、格納エリア301の記憶内容を記憶信号14に供給
すると、格納エリア302,303,304の記憶内容
を上位側の格納エリア301,302,303にシフト
して最下位側の格納エリア304のみを初期化して空き
エリアにする。バス要求出力回路4では記憶信号14が
有効になると、バス要求出力信号15を有効にして上位
バス31に通知する。又、上位バス31からのバス応答
信号16が有効になると、バス応答受信回路5は初期化
信号17を有効にする。初期化信号17が有効になる
と、バス要求出力回路4は記憶内容を初期化して次の記
憶信号14を受信して以後同様の動作を行うことにより
格納エリア301,302,303,304の状態は図
2(c)に示す別状態に推移する。
【0030】図2(c)の別状態において、格納エリア
304の空きエリアにバス使用要求元装置101からの
バス使用要求信号201が供給された場合を示している
が、ここではバス使用要求受信回路1が既に受信してい
るバス使用要求元装置101からのバス使用要求信号2
01を記憶要求信号13に供給し、記憶回路3が記憶要
求信号13の内容を格納エリア304の空きエリアに記
憶し、以後同様の動作を行う。
【0031】図3は、このバス調停回路7における真理
値を例示したものである。ここでは、一例として4つの
バス使用要求R1,R2,R3,R4にそれぞれバス使
用権獲得A1,A2,A3,A4が対応し、バス使用要
求受信回路1に予め設定される優先順位をR1>R2>
R3>R4とした場合の機能を示しており、バス使用要
求R1,R2,R3,R4における”1”はバス使用要
求が存在すること、”0”はバス使用要求が無いこと、
バス使用権獲得A1,A2,A3,A4における”1”
はバス使用権を獲得していること、”0”はバス使用権
を獲得していないことをそれぞれ示す。
【0032】このバス調停回路7の場合、バス使用要求
元装置101,102,103,104からのバス使用
要求信号201,202,203,204が同時にバス
使用要求受信回路1に通知された場合は、次サイクルの
優先順位は決定してしまうが、それ以後の優先順位につ
いては不定であり、バス使用要求信号201,202,
203,204が要求された順にバス使用権を獲得する
ことになる。
【0033】図4は、この真理値に対応する動作処理を
説明するために示した処理信号のタイミングチャートで
ある。尚、図7中では、バス使用要求R1,R2,R
3,R4における”HIGH”がバス使用要求有りであ
り、且つ”LOW”がバス使用要求無しであることを示
し、バス使用権獲得A1,A2,A3,A4における”
HIGH”がバス使用権有りであり、且つ”LOW”が
バス使用権無しであること示す。
【0034】このバス調停回路7における処理信号のタ
イミングでは、バス使用要求として先ずR1が行われ、
次いでR2,R4が同時に行われた後にR3が行われた
結果、バス使用権獲得としてA1,A2,A4,A3が
順に行われ、同時にバス使用要求された以外はバス使用
要求の順にバス調停が行われることを示している。
【0035】図5は、本発明の他の実施例に係るバス調
停回路7′を含むバス調停システムの基本構成を示した
ブロック図である。このバス調停システムは、バス調停
回路7′に上位バス31と同一バス上に接続されて成る
m台(但し、mは4以上の整数とする)のバス使用要求
元装置101〜101+mとが接続され、バス調停回路
7′が記憶回路3′としてn個(但し、nは4以上の整
数であり、n≧mとする)の格納エリア301〜301
+nを有し、且つバス使用要求受信回路1′により各バ
ス使用要求元装置101〜101+mからのバス使用要
求信号201〜201+mを受信してバス調停を行うと
共に、上位バス31にバス要求出力信号15を出力し、
上位バス31がバス調停回路7′にバス応答信号16を
出力するように構成されている。
【0036】このバス調停回路7′の場合、先の実施例
のバス調停回路7と異なり、5台以上のm台のバス使用
要求元装置101〜101+mからのバス使用要求信号
201〜201+mを対象にして記憶回路3′にm台以
上の数nの格納エリア301〜301+nを設けること
によって、バス使用要求元装置101〜101+mから
のバス使用要求信号201〜201+mを全部記憶可能
にすること、即ち、バス使用要求信号201〜201+
mに対する格納エリア301〜301+nの余剰数分を
定常状態では空きエリアとして処理して記憶させず、新
たにバス使用要求元装置が増設された場合やバス使用要
求信号201〜201+mが同時にバス使用要求受信回
路1′に受信される数が増えた場合に予め定めた優先順
位に従って記憶させるようにして公平なバス調停を可能
にする構成となっている。
【0037】
【発明の効果】以上に述べた通り、本発明のバス調停回
路によれば、回路内にバス使用要求を要求順に記憶させ
る複数の格納エリアを配設することにより、複数のバス
使用要求を有効になった順番に記憶させ、複数のバス使
用要求元装置からのバス使用要求信号を要求した順に上
位バスとの間でバス調停させることができ、複数のバス
使用要求元装置に対して公平なバス使用権を与えること
ができるため、入出力機能のデータ転送が長時間停滞し
たときに発生するバスタイムアウトを防止でき、入出力
機能のスループットの向上、並びにシステム全体の基本
性能の向上を計り得るようになる。結果として、同一バ
ス上に接続されたバスタイムアウト時間の短い複数のバ
ス使用要求元装置や上位バスへのアクセス頻度に極端な
差がある複数のバス使用要求元装置を対象にしても適用
させることができ、バス調停を有効且つ円滑に行い得る
ようになる。
【図面の簡単な説明】
【図1】本発明の一実施例に係るバス調停回路を含むバ
ス調停システムの基本構成を示したブロック図である。
【図2】図1に示すバス調停回路に備えられる記憶回路
の各格納エリアにおけるバス使用要求信号の格納状態を
例示したもので、(a)は一状態に関するもの,(b)
は一状態から推移した他状態に関するもの,(c)は他
状態から推移した別状態に関するものである。
【図3】図1に示すバス調停回路における真理値を例示
したものである。
【図4】図3に示す真理値に対応する動作処理を説明す
るために示した処理信号のタイミングチャートである。
【図5】本発明の他の実施例に係るバス調停回路を含む
バス調停システムの基本構成を示したブロック図であ
る。
【図6】従来のバス調停回路の一例である固定優先回路
における真理値を例示したものである。
【図7】図6で説明した固定優先回路における真理値に
対応する動作処理を説明するために示した処理信号のタ
イミングチャートである。
【図8】従来のバス調停回路の他例である回転優先順位
回路における真理値を例示したものである。
【図9】図8で説明した回転優先順位回路における真理
値に対応する動作処理を説明するために示した処理信号
のタイミングチャートである。
【符号の説明】
1,1′ バス使用要求受信回路 3,3′ 記憶回路 4 バス要求出力回路 5 バス応答受信回路 7,7′ バス調停回路 13 記憶要求信号 14 記憶信号 15 バス要求出力信号 16 バス応答信号 17 初期化信号 31 上位バス 101,102,103,104 バス使用要求元装置 201,202,203,204,201+m バス使
用要求信号 301,302,303,304,301+n 格納エ
リア

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 複数のバス使用要求元装置からのバス使
    用要求信号を受信してバス調停を行うと共に、上位バス
    にバス要求出力信号を出力するバス調停回路において、
    前記複数のバス使用要求元装置からの前記バス使用要求
    信号を受信して記憶要求信号を出力するバス使用要求受
    信回路と、前記記憶要求信号に応じて前記バス使用要求
    信号を順次複数の格納エリアに記憶内容をシフトしなが
    ら記憶して記憶信号として出力する記憶回路と、前記記
    憶信号に応じて上位バスにバス要求出力信号を供給する
    バス要求出力回路と、上位バスからのバス応答信号を受
    信して前記バス要求出力回路に初期化信号を供給するバ
    ス応答受信回路とを備え、前記バス要求出力回路は、前
    記初期化信号に応じて前記記憶信号の記憶内容を初期化
    することを特徴とするバス調停回路。
  2. 【請求項2】 請求項1記載のバス調停回路において、
    前記記憶回路の前記複数の格納エリアでは、前記バス使
    用要求信号による前記記憶内容を最下位側から最上位側
    のものへ順番にシフトすることを特徴とするバス調停回
    路。
  3. 【請求項3】 請求項2記載のバス調停回路において、
    前記バス使用要求受信回路は、前記複数の格納エリアの
    最下位のものに空きがあると判断すると前記バス使用要
    求信号を受信した順に前記記憶要求信号に供給すること
    を特徴とするバス調停回路。
  4. 【請求項4】 請求項3記載のバス調停回路において、
    前記バス使用要求受信回路は、前記バス使用要求信号が
    同時に受信されると予め設定した優先順位で前記記憶要
    求信号に順次供給することを特徴とするバス調停回路。
  5. 【請求項5】 請求項1〜4の何れか一つに記載のバス
    調停回路において、前記複数のバス使用要求元装置は、
    バスタイムアウト時間の短いものが同一バス上に接続さ
    れて成ることを特徴とするバス調停回路。
  6. 【請求項6】 請求項1〜4の何れか一つに記載のバス
    調停回路において、前記複数のバス使用要求元装置は、
    上位バスへのアクセス頻度に差異のあるものが同一バス
    上に接続されて成ることを特徴とするバス調停回路。
JP24090199A 1999-08-27 1999-08-27 バス調停回路 Pending JP2001067308A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24090199A JP2001067308A (ja) 1999-08-27 1999-08-27 バス調停回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24090199A JP2001067308A (ja) 1999-08-27 1999-08-27 バス調停回路

Publications (1)

Publication Number Publication Date
JP2001067308A true JP2001067308A (ja) 2001-03-16

Family

ID=17066374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24090199A Pending JP2001067308A (ja) 1999-08-27 1999-08-27 バス調停回路

Country Status (1)

Country Link
JP (1) JP2001067308A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008242651A (ja) * 2007-03-26 2008-10-09 Sanyo Electric Co Ltd アービトレーション装置
JP2012094081A (ja) * 2010-10-29 2012-05-17 Nec Engineering Ltd バス調停回路及びバス調停方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008242651A (ja) * 2007-03-26 2008-10-09 Sanyo Electric Co Ltd アービトレーション装置
JP2012094081A (ja) * 2010-10-29 2012-05-17 Nec Engineering Ltd バス調停回路及びバス調停方法

Similar Documents

Publication Publication Date Title
US5842025A (en) Arbitration methods and apparatus
US6570403B2 (en) Quantized queue length arbiter
US20040243752A1 (en) High-speed starvation-free arbiter system, rotating-priority arbiter, and two stage arbitration method
WO1996035173A1 (en) Arbitration of computer resource access requests
US20040250003A1 (en) Bus bandwidth control system
US8260993B2 (en) Method and apparatus for performing arbitration
EP1439467B1 (en) System and method for allocating a plurality of sources to a plurality of channels
US20040103231A1 (en) Hierarchical bus arbitration
US5596749A (en) Arbitration request sequencer
US6978329B1 (en) Programmable array-based bus arbiter
US6321309B1 (en) Memory arbitration scheme with circular sequence register
JP2007094649A (ja) アクセス調停回路
US20050256992A1 (en) System on a chip with arbitration unit and storage key incorporating it
EP0969384A2 (en) Method and apparatus for processing information, and providing medium
JP2001067308A (ja) バス調停回路
JP2003271545A (ja) データ処理システム
US6829647B1 (en) Scaleable hardware arbiter
US7254661B2 (en) Methods, circuits, and computer program products for variable bus arbitration
JP4151362B2 (ja) バス調停方式、データ転送装置、及びバス調停方法
KR100487218B1 (ko) 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법
JP4170506B2 (ja) 調停回路および方法
JP2699873B2 (ja) バス制御回路
GB2372916A (en) Dynamic bus arbitration for shared bus architecture
JP4174213B2 (ja) 制御回路
JP2007026284A (ja) データ処理装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030226