JP2001067258A - フラッシュメモリ内蔵半導体装置及びフラッシュメモリアドレス変換方法 - Google Patents

Abstract

(57)【要約】 【課題】 フラッシュメモリの長寿命化が実現できるフ
ラッシュメモリ内蔵半導体装置及びフラッシュメモリア
ドレス変換方法を得ることを目的とする。 【解決手段】 アクセス部１００は、外部からの論理ア
ドレスに対応する物理アドレスへのアクセスを行う。論
理物理変換テーブル用バッファ５は、フラッシュメモリ
３の複数の物理アドレスのうち、論理アドレスに対応す
る物理アドレスを論理物理変換テーブル用バッファ５に
登録しておき、それ以外を、空き物理アドレステーブル
用バッファ６に登録しておく。ＣＰＵ７は、フラッシュ
メモリ３へのアクセスがライトアクセスのときについて
は、論理物理変換テーブル用バッファ５内の当該ライト
アクセスに係る論理アドレスに対応する物理アドレスと
空き物理アドレステーブル用バッファ６内の一の物理ア
ドレスとを交換する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フラッシュメモリ
を有するフラッシュメモリ内蔵半導体装置及びフラッシ
ュメモリアドレス変換方法に関する。

【０００２】

【従来の技術】フラッシュメモリは、周知のように、デ
ータの消去回数や書き込み回数（総称して、「データ変
更回数」と称す）が増えるほど寿命が短くなるので、デ
ータ変更回数が制限されている。

【０００３】また、フラッシュメモリを有するフラッシ
ュストレージメディア（フラッシュメモリ内蔵半導体装
置）は、ホストシステムから与えられる論理アドレスを
フラッシュメモリの物理アドレスに変換するための変換
テーブルを内部に持つ。フラッシュストレージメディア
は、この変換テーブルを用いることによって、ホストシ
ステムから与えられる論理アドレスを物理アドレスに変
換して、フラッシュメモリの前記物理アドレスへアクセ
スする。

【０００４】以上のようなフラッシュストレージメディ
アは、フラッシュメモリの長寿命化のため、従来では次
のような方法（長寿命化方法）を用いていた。

【０００５】物理アドレスと論理アドレスとを１：１
に対応させて使用する場合、物理アドレスの総数が論理
アドレスの総数と比べて大きいと、フラッシュメモリに
は未使用の物理アドレスが存在することになる。ある物
理アドレスへデータを書き込む場合、その物理アドレス
のデータ変更回数が大きければ、この物理アドレスに代
えて未使用の物理アドレスへ書き込む。つまり、未使用
の物理アドレスをいわゆる代替領域として用いる。この
ように、代替領域を用いることによって、ウェアレベリ
ング（データ変更回数の平均化）を行い、フラッシュメ
モリの長寿命化を図る。

【０００６】フラッシュメモリの物理アドレスの各々
のデータ変更回数をカウントしておく。ある物理アドレ
スへデータを書き込む場合、当該物理アドレスと比べて
データ変更回数の少ない物理アドレスへ当該データが書
き込まれるように、変換テーブルの物理アドレスと論理
アドレスとの対応関係を変更する。このように、データ
変更回数のより少ない物理アドレスを用いることによっ
て、ウェアレベリングを行い、フラッシュメモリの長寿
命化を図る。

【０００７】

【発明が解決しようとする課題】しかしながら、方法
では、代替領域を充分に確保しないと、ウェアレベリン
グの充分な効果が期待できないという問題点がある。一
方、方法では、例えば、フラッシュメモリの物理アド
レスの各々のデータ変更回数をカウントしておく必要が
あるので、構成が複雑になるという問題点がある。

【０００８】本発明は、これらの問題点を解決するため
になされたものであり、従来の長寿命化方法と異なる新
規な方法で、ウェアレベリングの充分な効果が期待で
き、かつ、簡単な構成でフラッシュメモリの長寿命化が
実現できるフラッシュメモリ内蔵半導体装置及びフラッ
シュメモリアドレス変換方法を得ることを目的とする。

【０００９】

【課題を解決するための手段】本発明の請求項１に係る
課題解決手段は、複数の物理アドレスが割り当てられた
フラッシュメモリと、論理アドレスを受け、当該論理ア
ドレスに対応する前記物理アドレスへのアクセスを行う
ためのアクセス部とを備え、前記アクセス部は、前記複
数の物理アドレスのうち、前記論理アドレスに対応する
前記物理アドレスを登録しておく第１登録領域と、前記
複数の物理アドレスのうち、前記第１登録領域に登録さ
れていない前記物理アドレスを登録しておく第２登録領
域と、前記フラッシュメモリへのアクセスがライトアク
セスのときについては、前記第１登録領域内の当該ライ
トアクセスに係る論理アドレスに対応する物理アドレス
と前記第２登録領域内の一の物理アドレスとを交換する
制御部とを含む。

【００１０】本発明の請求項２に係る課題解決手段にお
いて、前記第１登録領域内には同一の物理アドレスを示
す複数のダミーアドレスが登録され、前記制御部は、前
記ライトアクセスの場合、前記第１登録領域内の前記物
理アドレスと前記第２登録領域内の前記ダミーアドレス
以外の一の物理アドレスとを交換し、前記アクセス部
は、前記フラッシュメモリへのアクセスがリードアクセ
スであって、前記論理アドレスが前記ダミーアドレスに
対応する場合、前記フラッシュメモリから読み出したデ
ータとして固定データを出力する。

【００１１】本発明の請求項３に係る課題解決手段にお
いて、初期状態では、前記第１登録領域には前記フラッ
シュメモリの全ての物理アドレスの代わりに前記ダミー
アドレスが登録され、前記第２登録領域には前記フラッ
シュメモリの全ての物理アドレスが登録されている。

【００１２】本発明の請求項４に係る課題解決手段にお
いて、前記一の物理アドレスは、前記第２登録領域へ最
も新しく登録されたものである。

【００１３】本発明の請求項５に係る課題解決手段にお
いて、前記一の物理アドレスは、前記第２登録領域へ最
も古く登録されたものである。

【００１４】本発明の請求項６に係る課題解決手段にお
いて、前記固定データは前記フラッシュメモリの前記ダ
ミーアドレス内に設定されている。

【００１５】本発明の請求項７に係る課題解決手段にお
いて、前記固定データは前記アクセス部内に設定されて
いる。

【００１６】本発明の請求項８に係る課題解決手段は、
論理アドレスをフラッシュメモリの物理アドレスに変換
するための方法であって、（ａ）前記フラッシュメモリ
に割り当てられている複数の前記物理アドレスのうち、
前記論理アドレスに対応する前記物理アドレスを第１登
録領域に登録しておくステップと、（ｂ）前記複数の物
理アドレスのうち、前記第１登録領域に登録されていな
い前記物理アドレスを第２登録領域に登録しておくステ
ップと、（ｃ）前記フラッシュメモリへのアクセスがラ
イトアクセスのときについては、前記第１登録領域内の
当該ライトアクセスに係る論理アドレスに対応する物理
アドレスと前記第２登録領域内の一の物理アドレスとを
交換するステップと、（ｄ）前記論理アドレスを、前記
第１登録領域を参照して、前記物理アドレスへ変換する
ステップとを備える。

【００１７】本発明の請求項９に係る課題解決手段にお
いて、前記第１登録領域内には同一の物理アドレスを示
す複数のダミーアドレスが登録され、前記ステップ
（ｃ）は、前記ライトアクセスの場合、前記第１登録領
域内の前記物理アドレスと前記第２登録領域内の前記ダ
ミーアドレス以外の一の物理アドレスとを交換する。

【００１８】本発明の請求項１０に係る課題解決手段に
おいて、初期状態では、前記第１登録領域には前記フラ
ッシュメモリの全ての物理アドレスの代わりに前記ダミ
ーアドレスが登録され、前記第２登録領域には前記フラ
ッシュメモリの全ての物理アドレスが登録されている。

【００１９】

【発明の実施の形態】実施の形態１．図１は本発明の実
施の形態１のフラッシュストレージメディア（フラッシ
ュメモリ内蔵半導体装置）の概略ブロック図である。図
１において、１はホストシステム（図示せず）との間で
データのやりとりを行うためのホストＩ／Ｆ（Ｉ／Ｆ：
インターフェイス）、２はフラッシュメモリ３へのデー
タのリードや（読み出し）あるいはライト（書き込み）
を行うためのフラッシュＩ／Ｆ、４はフラッシュメモリ
３から読み出されたデータやフラッシュメモリ３へ書き
込むデータを一時的に格納するためのデータ用バッフ
ァ、５はホストシステムから与えられる論理アドレスを
フラッシュメモリの物理アドレスに変換するためのデー
タ（論理物理変換テーブル）を作業用に格納しておくた
めの論理物理変換テーブル用バッファ（第１登録領
域）、６はユーザーデータ領域１０（後述の図２）のう
ち、未使用の物理アドレス（論理アドレスが割り当てら
れていない物理アドレス（以下、「空き物理アドレス」
と称す）を示すデータ（空き物理アドレステーブル）を
作業用に格納しておくための空き物理アドレステーブル
用バッファ（第２登録領域）、７はＣＰＵ（制御部）で
ある。

【００２０】また、図１の各ブロック間の矢印はデータ
の流れを示す。ＣＰＵ７は、制御線（図示せず）を介し
て、ホストＩ／Ｆ１、フラッシュＩ／Ｆ２、フラッシュ
メモリ３、データ用バッファ４、論理物理変換テーブル
用バッファ５、空き物理アドレステーブル用バッファ６
を制御することができる。

【００２１】ホストＩ／Ｆ１、フラッシュＩ／Ｆ２、デ
ータ用バッファ４、論理物理変換テーブル用バッファ
５、空き物理アドレステーブル用バッファ６及びＣＰＵ
７は、ホストシステムから論理アドレスを受け、フラッ
シュメモリ３の当該論理アドレスに対応する物理アドレ
スへのアクセスを行うためのアクセス部１００を構成す
る。

【００２２】図２はフラッシュメモリ３の実施の形態１
のメモリマップを示す図である。図２に示すメモリマッ
プのように、フラッシュメモリ３は５つの領域を有す
る。論理物理変換テーブル領域８は既述の論理物理変換
テーブルを格納（保存）しておくための領域、空き物理
アドレステーブル領域９は既述の空き物理アドレステー
ブルを格納（保存）しておくための領域、ユーザーデー
タ領域１０はホストシステムとの間でやりとり（読み書
き）されるデータを格納しておくための領域、ポインタ
テーブル領域１１は論理物理変換テーブルおよび空き物
理アドレステーブルが格納されている物理アドレスを示
すデータ（ポインタ）を格納しておくための領域、ダミ
ーデータ領域１２はダミーデータ（固定データ）を格納
しておくための領域である。

【００２３】ダミーデータは、ある時点（例えば、初期
状態）でのフラッシュメモリ３のユーザーデータ領域１
０内の全ての物理アドレスに書き込まれるデータに等し
い値に予め設定されている。例えば、フラッシュメモリ
３のユーザーデータ領域１０内の全ての物理アドレスに
零が書き込まれた状態でフラッシュストレージメディア
を市場に提供するとき（初期状態）、その時点では、ダ
ミーデータ領域１２にも零を書き込んでおく。ダミーデ
ータ領域１２の物理アドレスは、例えば００００ｈ（ダ
ミーアドレス）のように、固定されている。以下の説明
では、ダミーデータ領域１２の物理アドレスをダミーア
ドレス００００ｈとして説明していく。

【００２４】次に動作について説明する。フラッシュス
トレージメディアに電源を投入すると、ＣＰＵ７はフラ
ッシュメモリ３のポインタテーブル領域１１からポイン
タを読み込んで、論理物理変換テーブル及び空き物理変
換テーブルがフラッシュメモリ３のうちのどの場所（物
理アドレスの範囲）に格納されているかを知る。これに
よって、ＣＰＵ７は、論理物理変換テーブルのデータを
フラッシュメモリ３から読み込んで論理物理変換テーブ
ル用バッファ５へ書き込み、空き物理アドレステーブル
のデータをフラッシュメモリ３から読み込んで空き物理
アドレステーブル用バッファ６へ書き込む。

【００２５】逆に、フラッシュストレージメディアに電
源を切ろうとすると、ＣＰＵ７は、論理物理変換テーブ
ルのデータを論理物理変換テーブル用バッファ５から読
み込んで、フラッシュメモリ３の上記ポインタが示す場
所へ書き込み、空き物理アドレステーブルのデータを空
き物理アドレステーブル用バッファ６から読み込んで、
フラッシュメモリ３の上記ポインタが示す場所へ書き込
む。

【００２６】以上のように、電源を切る際に、必要なデ
ータをフラッシュメモリ３に格納しておくことによっ
て、電源を投入したときの論理物理変換テーブル用バッ
ファ５や空き物理アドレステーブル用バッファ６の内容
を前回の電源を切る直前の状態と同じにすることができ
る。

【００２７】アクセス部１００は、ホストシステムから
論理アドレスを受け、この論理アドレスを物理アドレス
に変換することによって、フラッシュメモリ３の当該物
理アドレスとホストシステムとのアクセスが行われる。
以下、アクセス部１００のアクセス動作を詳しく説明す
る。

【００２８】図３は論理物理変換テーブルを示すデータ
構造図である。図示するＺ０ｈ，Ｚ１ｈ，Ｚ２ｈ，……
はそれぞれオフセットである。ホストシステムから与え
られる論理アドレスにはＷ０ｈ，Ｗ１ｈ，Ｗ２ｈ，……
があるとする。論理物理変換テーブル用バッファ５のオ
フセットＺ０ｈ，Ｚ１ｈ，Ｚ２ｈ，……の各々は論理ア
ドレスＷ０ｈ，Ｗ１ｈ，Ｗ２ｈ，……の各々に対応して
いる。

【００２９】論理物理変換テーブルのオフセットＺｉｈ
（以下、ｉは任意の値とする）には、現時点の論理アド
レスＷｉｈに対応する物理アドレスが登録されている。
よって、例えば、論理アドレスＷ３ｈに対応する物理ア
ドレスを知るには、論理物理変換テーブルのオフセット
Ｚ３ｈの内容を参照すればよい。

【００３０】また、実施の形態１では、初期状態におい
て、論理物理変換テーブルの全てのオフセットにダミー
アドレス００００ｈが登録されている。よって、この場
合、全ての論理アドレスはダミーアドレス００００ｈ
（つまり、ダミーデータ領域１２）に対応していること
になる。

【００３１】図４は実施の形態１の空き物理アドレステ
ーブルを示すデータ構造図である。図示するＹ０ｈ，Ｙ
１ｈ，Ｙ２ｈ，……はそれぞれオフセットである。Ｘ０
ｈ，Ｘ１ｈ，Ｘ２ｈ，……はそれぞれ物理アドレスであ
る。

【００３２】初期状態では、ユーザーデータ領域１０に
一度もアクセスしていないとし、ユーザーデータ領域１
０内の全ての物理アドレスは空き物理アドレスと考え、
全てのユーザーデータ領域１０内の物理アドレスを空き
物理アドレステーブルに登録する。例えば、実施の形態
１では、初期状態において、空き物理アドレスＸ０ｈ，
Ｘ１ｈ，Ｘ２ｈ，……はそれぞれオフセットＹ０ｈ，Ｙ
１ｈ，Ｙ２ｈ，……に登録されている。

【００３３】次に、初期状態から現時点までに、論理ア
ドレスへのライトアクセス（フラッシュメモリ３のユー
ザーデータ領域１０へデータを書き込むためのアクセ
ス）が行われたかどうかを確認する方法について、図５
を用いて説明する。

【００３４】まず、データ用バッファ４は、ホストシス
テムからの論理アドレスをホストＩ／Ｆ１を介して取り
込む。次に、ＣＰＵ７は、データ用バッファ４内の論理
アドレス（値をＳａｍｐｌｅＬＢＡとする）を取り込む
（ステップＳａ１）。

【００３５】次に、ＣＰＵ７は、現時点での論理アドレ
ス（ＳａｍｐｌｅＬＢＡ）に対応する物理アドレス（値
をＰｈｙｓｉｃａｌＬＢＡとする）を論理物理変換テー
ブル用バッファ５から読み込む（ステップＳａ２）。

【００３６】次に、ＣＰＵ７は、物理アドレス（Ｐｈｙ
ｓｉｃａｌＬＢＡ）とダミーアドレス００００ｈとを比
較する（ステップＳａ３）。その結果、物理アドレスが
ダミーアドレス００００ｈに等しければ、ＣＰＵ７は、
現時点で論理アドレス（ＳａｍｐｌｅＬＢＡ）に物理ア
ドレスが割り当てられていないと判断する。この場合
は、初期状態からダミーアドレス００００ｈのままなの
で、初期状態から現時点までの間に、この論理アドレス
（ＳａｍｐｌｅＬＢＡ）へのデータの書き込みが行われ
たことがないことを意味する（ステップＳａ４）。

【００３７】逆に、物理アドレス（ＰｈｙｓｉｃａｌＬ
ＢＡ）がダミーアドレス００００ｈと異なれば、ＣＰＵ
７は、現時点で論理アドレス（ＳａｍｐｌｅＬＢＡ）に
物理アドレスが割り当てられていると判断する。この場
合は、つまり、初期状態から現時点までの間に論理アド
レス（ＳａｍｐｌｅＬＢＡ）へのデータの書き込みが行
われたことがあることを意味する（ステップＳａ５）。

【００３８】以上のようにして、ＣＰＵ７は、ホストシ
ステムから与えられた論理アドレスへのライトアクセス
が現時点までに行われたかどうかを確認することができ
る。

【００３９】次に、ライトアクセスの動作について、図
６を用いて説明する。

【００４０】まず、データ用バッファ４は、ホストシス
テムからの論理アドレス及びデータをホストＩ／Ｆ１を
介して取り込む。次に、ＣＰＵ７は、データ用バッファ
４内の論理アドレス（ＳａｍｐｌｅＬＢＡ）を取り込む
（ステップＳｂ１）。

【００４１】次に、ＣＰＵ７は、論理物理変換テーブル
用バッファ５の論理アドレス（ＳａｍｐｌｅＬＢＡ）に
対応するオフセット（値をＲｅａｌＯｆｆｓｅｔとす
る）から物理アドレス（ＰｈｙｓｉｃａｌＬＢＡ）を読
み込む（ステップＳｂ２）。

【００４２】次に、ＣＰＵ７は、空き物理アドレステー
ブル用バッファ６内のダミーアドレス００００ｈを無視
して、空き物理アドレステーブル用バッファ６からダミ
ーアドレス００００ｈ以外の１つの空き物理アドレス
（値をＥｍｐｔｙＬＢＡ）を読み込む（ステップＳｂ
３）。例えば、ＣＰＵ７は空き物理アドレステーブル用
バッファ６のオフセットの内容を、所定順序（例えばオ
フセットの降順）で検索する。そして、ＣＰＵ７は、ダ
ミーアドレス００００ｈ以外の空き物理アドレスを登録
しているオフセット（値をＥｍｐｔｙＯｆｆｓｅｔとす
る）見つけだせば、この空き物理アドレス（Ｅｍｐｔｙ
ＬＢＡ）を読み出す。

【００４３】次に、ＣＰＵ７は、空き物理アドレステー
ブル用バッファ６のオフセット（ＥｍｐｔｙＯｆｆｓｅ
ｔ）に物理アドレス（ＰｈｙｓｉｃａｌＬＢＡ）を書き
込む（ステップＳｂ４）。

【００４４】次に、ＣＰＵ７は、論理物理変換テーブル
用バッファ５のオフセット（ＲｅａｌＯｆｆｓｅｔ）に
空き物理アドレス（ＥｍｐｔｙＬＢＡ）を書き込む（ス
テップＳｂ５）。

【００４５】つまり、ステップＳｂ２〜Ｓｂ５によっ
て、論理物理変換テーブル用バッファ５のＲｅａｌＯｆ
ｆｓｅｔの内容と、空き物理アドレステーブル用バッフ
ァ６のＥｍｐｔｙＯｆｆｓｅｔの内容とを交換する。

【００４６】次に、ＣＰＵ７は、データ用バッファ４に
格納されているデータを論理アドレス（ＳａｍｐｌｅＬ
ＢＡ）に対応する物理アドレス（ＥｍｐｔｙＬＢＡ）に
書き込む（ステップＳｂ６）。

【００４７】以上によって、ホストシステムから、論理
アドレス（ＳａｍｐｌｅＬＢＡ）に対応する物理アドレ
ス（ＥｍｐｔｙＬＢＡ）へのデータの書き込みの動作が
完了する。

【００４８】具体的に図７を用いて説明する。例えば、
図７の初期状態（ａ）のとき、論理物理変換テーブル用
バッファ５の全てのオフセット（４つのみ例示）には、
ダミーアドレス００００ｈが登録され、空き物理アドレ
ステーブル用バッファ６のオフセットＹ０ｈ，Ｙ１ｈ，
Ｙ２ｈ，Ｙ３ｈ（４つのみ例示）には、それぞれ、物理
アドレスＸ０ｈ，Ｘ１ｈ，Ｘ２ｈ，Ｘ３ｈが登録されて
いるとする。

【００４９】次に、ホストシステムからフラッシュスト
レージメディアへ論理アドレスＷ２ｈが与えられたとす
れば、図７の（ｂ）に示すように、上記ステップＳｂ２
〜Ｓｂ５による交換動作によって、論理物理変換テーブ
ル用バッファ５のオフセットＺ２ｈ（＝ＲｅａｌＯｆｆ
ｓｅｔ）には物理アドレスＸ３ｈ（＝ＥｍｐｔｙＬＢ
Ａ）が登録され、空き物理アドレステーブル用バッファ
６のオフセットＹ３ｈ（＝ＥｍｐｔｙＯｆｆｓｅｔ）に
はダミーアドレス００００ｈ（＝ＰｈｙｓｉｃａｌＬＢ
Ａ）が登録される。これによって、図７の（ｂ）から
（ｃ）までの間に、論理アドレスＷ２ｈをアクセスする
ときに、論理物理変換テーブル用バッファ５を参照すれ
ば、論理物理変換テーブル用バッファ５の論理アドレス
Ｗ２ｈに対応するオフセットＺ２ｈには物理アドレスＸ
３ｈが登録されていることから、論理アドレスＷ２ｈに
対する物理アドレスＸ３ｈへのデータの書き込みのアク
セスがすでに行われており、現在、論理アドレスＷ２ｈ
が物理アドレスＸ３ｈに対応していることが分かる。一
方、空き物理アドレステーブル用バッファ６を参照すれ
ば、現在、物理アドレスＸ０ｈ，Ｘ１ｈ，Ｘ２ｈが未使
用であることが分かる。

【００５０】次に、ホストシステムからフラッシュスト
レージメディアへ論理アドレスＷ０ｈが与えられたとす
れば、図７の（ｃ）に示すように、交換動作によって、
論理物理変換テーブル用バッファ５のオフセットＺ０ｈ
には物理アドレスＸ２ｈが登録され、空き物理アドレス
テーブル用バッファ６のオフセットＹ２ｈにはダミーア
ドレス００００ｈが登録される。

【００５１】次に、ホストシステムからフラッシュスト
レージメディアへ論理アドレスＷ２ｈが再び与えられた
とすれば、図７の（ｄ）に示すように、交換動作によっ
て、論理物理変換テーブル用バッファ５のオフセットＺ
２ｈには物理アドレスＸ１ｈが登録され、空き物理アド
レステーブル用バッファ６のオフセットＹ１ｈには物理
アドレスＸ３ｈが登録される。

【００５２】この（ｄ）において、もし、論理物理変換
テーブル用バッファ５のオフセットＺ２ｈの内容を物理
アドレスＸ１ｈに書き換えずに、物理アドレスＸ３ｈの
ままにすると、物理アドレスＸ３ｈへのデータの書き込
みが（ｂ）と（ｄ）の合計２回行われ、フラッシュメモ
リ３の物理アドレスＸ３ｈのメモリセルの寿命が短くな
ってしまう。そこで、（ｄ）において、論理物理変換テ
ーブル用バッファ５のオフセットＺ２ｈの内容を物理ア
ドレスＸ３ｈから空き物理アドレスＸ１ｈに書き換える
とによって、論理アドレスＷ２ｈへの２回のライトアク
セスに対して、物理アドレスＸ３ｈへのデータの書き込
みが（ｂ）の１回、物理アドレスＸ１ｈへのデータの書
き込みが（ｄ）の１回というように、ウェアレベリング
（データ変更回数の平均化）を行うことができる。これ
によって、フラッシュメモリの長寿命化が図れることに
なる。

【００５３】また、（ｄ）において、論理物理変換テー
ブル用バッファ５から空き物理アドレステーブル用バッ
ファ６へ物理アドレスＸ３ｈを移動させたことは、つま
り、物理アドレスＸ３ｈが使用状態から解放され、空き
物理アドレスになったことを意味する。

【００５４】以上のような動作から、実施の形態１では
ＣＰＵ７は空き物理アドレステーブル用バッファ６の物
理アドレスをＦＩＬＯ（First in Least Out:先入れ後
出し）で出し入れすると言える。例えば、ＦＩＬＯによ
って、空き物理アドレステーブル用バッファ６に登録さ
れている物理アドレスのうち、最も新しく登録された物
理アドレス（例えば、図７の（ｄ）から（ｅ）へ移る物
理アドレスＸ３ｈ）を取り出して論理物理変換テーブル
用バッファ５に登録する。これによって、ＣＰＵ７によ
る論理物理変換テーブル用バッファ５と空き物理アドレ
ステーブル用バッファ６との間の物理アドレスの交換動
作を簡単に行うことが可能になる。

【００５５】次に、ホストシステムからフラッシュスト
レージメディアへ論理アドレスが与えられ、論理アドレ
スに対応する物理アドレスからデータを読み出す場合
（リードアクセス）の動作について、図８を用いて説明
する。

【００５６】まず、データ用バッファ４は、ホストシス
テムからの論理アドレスをホストＩ／Ｆ１を介して取り
込む。次に、ＣＰＵ７は、データ用バッファ４内の論理
アドレス（ＳａｍｐｌｅＬＢＡ）を取り込む（ステップ
Ｓｃ１）。

【００５７】次に、ＣＰＵ７は、論理アドレス（Ｓａｍ
ｐｌｅＬＢＡ）に対応するオフセット内に登録されてい
る物理アドレス（ＰｈｙｓｉｃａｌＬＢＡ）を論理物理
変換テーブル用バッファ５から読み込む（ステップＳｃ
２）。例えば、論理アドレス（ＳａｍｐｌｅＬＢＡ）が
Ｗ３ｈであれば、空き物理アドレステーブル用バッファ
６のオフセットＺ３ｈ内に登録されている物理アドレス
（ＰｈｙｓｉｃａｌＬＢＡ）を読み込む。

【００５８】次に、ＣＰＵ７は、フラッシュメモリ３の
物理アドレス（ＰｈｙｓｉｃａｌＬＢＡ）からデータを
読み出してデータ用バッファ４に一時的に格納する。そ
して、ＣＰＵ７は、フラッシュＩ／Ｆ２を制御して、デ
ータ用バッファ４からフラッシュＩ／Ｆ２を介してホス
トシステムへデータを出力する（ステップＳｃ３）。こ
のとき、もし、物理アドレス（ＰｈｙｓｉｃａｌＬＢ
Ａ）がダミーアドレス００００ｈであれば、初期状態か
ら現時点までの間に論理アドレスへデータの書き込みが
行われたことがないことを意味し、ダミーデータ領域１
２のダミーデータがホストシステムへ読み出されること
になる。

【００５９】実施の形態２．実施の形態２では、ライト
アクセスに関して実施の形態１と異なる。その他につい
ては、実施の形態１と同様である。

【００６０】図９は実施の形態２の空き物理アドレステ
ーブルを示すデータ構造図である。実施の形態１同様、
初期状態では、ユーザーデータ領域１０に一度もアクセ
スしていないとし、ユーザーデータ領域１０内の全ての
物理アドレスは空き物理アドレスと考え、全てのユーザ
ーデータ領域１０内の物理アドレスを空き物理アドレス
テーブル用バッファ６に登録する。また、空き物理アド
レステーブルは空き物理アドレスの数を示す空き物理ア
ドレス数ＡｄｒｓＣｏｕｎｔを格納している。

【００６１】以下の実施の形態２の説明では、一例とし
て、空き物理アドレス数ＡｄｒｓＣｏｕｎｔはオフセッ
トＹ０ｈに格納され、初期状態において、空き物理アド
レスＸ０ｈ，Ｘ１ｈ，Ｘ２ｈ，……はそれぞれオフセッ
トＹ１ｈ，Ｙ２ｈ，Ｙ３ｈ，……に登録されているとす
る。

【００６２】次に、ライトアクセスの動作について、図
１０を用いて説明する。

【００６３】まず、データ用バッファ４は、ホストシス
テムからの論理アドレス及びデータをホストＩ／Ｆ１を
介して取り込む。次に、ＣＰＵ７は、データ用バッファ
４内の論理アドレス（ＳａｍｐｌｅＬＢＡ）及びデータ
を取り込む（ステップＳＡ１）。

【００６４】次に、ＣＰＵ７は、論理物理変換テーブル
用バッファ５の論理アドレス（ＳａｍｐｌｅＬＢＡ）に
対応するオフセット（値をＲｅａｌＯｆｆｓｅｔとす
る）から物理アドレス（ＰｈｙｓｉｃａｌＬＢＡ）を読
み込む（ステップＳＡ２）。

【００６５】次に、ＣＰＵ７は、物理アドレス（Ｐｈｙ
ｓｉｃａｌＬＢＡ）とダミーアドレス００００ｈとを比
較する（ステップＳＡ３）。その結果、物理アドレスが
ダミーアドレス００００ｈに等しければ、ＣＰＵ７は、
現時点で論理アドレス（ＳａｍｐｌｅＬＢＡ）に物理ア
ドレスが割り当てられていないと判断する。逆に、物理
アドレス（ＰｈｙｓｉｃａｌＬＢＡ）がダミーアドレス
００００ｈと異なれば、ＣＰＵ７は、現時点で論理アド
レス（ＳａｍｐｌｅＬＢＡ）に物理アドレスが割り当て
られていると判断する。

【００６６】ステップＳＡ３において物理アドレス（Ｐ
ｈｙｓｉｃａｌＬＢＡ）がダミーアドレス００００ｈに
等しければ、ステップＳｄ１〜Ｓｄ６の処理を行う。

【００６７】ステップＳｄ１〜Ｓｄ６について、まず、
ＣＰＵ７は、空き物理アドレステーブル用バッファ６の
オフセットＹ１ｈから空き物理アドレス（ＥｍｐｔｙＬ
ＢＡ）を読み込む（ステップＳｄ１）。

【００６８】次に、ＣＰＵ７は空き物理アドレステーブ
ル用バッファ６のオフセットの内容を１つずつずらす。
すなわち、ＣＰＵ７は、オフセットＹ２ｈの内容をオフ
セットＹ１ｈへ上書きし、オフセットＹ３ｈの内容をオ
フセットＹ２ｈへ上書きする。オフセットＹ４ｈ，Ｙ５
ｈ，……についても同じことを行う（ステップＳｄ
２）。

【００６９】次に、ＣＰＵ７は空き物理アドレステーブ
ル用バッファ６のオフセットＹ０ｈの空き物理アドレス
数ＡｄｒｓＣｏｕｎｔを読み込む（ステップＳｄ３）。

【００７０】次に、ＣＰＵ７は空き物理アドレステーブ
ル用バッファ６のうち、空き物理アドレス数ＡｄｒｓＣ
ｏｕｎｔが示すオフセット（ＥｍｐｔｙＯｆｆｓｅｔ）
に物理アドレス（ＰｈｙｓｉｃａｌＬＢＡ＝００００
ｈ）を書き込む（ステップＳｄ４）。

【００７１】さらにステップＳｄ４では、ＣＰＵ７は空
き物理アドレス数ＡｄｒｓＣｏｕｎｔから１を引いたも
のを空き物理アドレステーブル用バッファ６のオフセッ
トＹ０ｈに書き込む。この動作によって、空き物理アド
レステーブル用バッファ６のＥｍｐｔｙＯｆｆｓｅｔに
書き込んだダミーアドレス００００ｈは以後、無視され
ることになる。

【００７２】次に、ＣＰＵ７は、論理物理変換テーブル
用バッファ５のオフセット（ＲｅａｌＯｆｆｓｅｔ）に
空き物理アドレス（ＥｍｐｔｙＬＢＡ）を書き込む（ス
テップＳｄ５）。

【００７３】つまり、ステップＳｄ１〜Ｓｄ５によっ
て、論理物理変換テーブル用バッファ５のＲｅａｌＯｆ
ｆｓｅｔの内容と、空き物理アドレステーブル用バッフ
ァ６のＥｍｐｔｙＯｆｆｓｅｔの内容とを交換する。

【００７４】次に、ＣＰＵ７は、データ用バッファ４に
格納されているデータを論理アドレス（ＳａｍｐｌｅＬ
ＢＡ）に対応する物理アドレス（ＥｍｐｔｙＬＢＡ）に
書き込む（ステップＳｄ６）。

【００７５】一方、ステップＳＡ３において物理アドレ
スがダミーアドレス００００ｈと異なれば、ステップＳ
ｅ１〜Ｓｅ６の処理を行う。

【００７６】ステップＳｅ１〜Ｓｅ６はそれぞれステッ
プＳｄ１〜Ｓｄ６と同様である。ただし、ステップＳｅ
４では、ＣＰＵ７は空き物理アドレステーブル用バッフ
ァ６のうち、空き物理アドレス数ＡｄｒｓＣｏｕｎｔが
示すオフセット（ＥｍｐｔｙＯｆｆｓｅｔ）に物理アド
レス（ＰｈｙｓｉｃａｌＬＢＡ）を書き込むことのみを
行う。

【００７７】ステップＳｅ１〜Ｓｅ５についても、ステ
ップＳｄ１〜Ｓｄ５同様、論理物理変換テーブル用バッ
ファ５のＲｅａｌＯｆｆｓｅｔの内容と、空き物理アド
レステーブル用バッファ６のＥｍｐｔｙＯｆｆｓｅｔの
内容とを交換することになる。

【００７８】以上によって、ホストシステムから論理ア
ドレスに対応する物理アドレスへのデータの書き込みの
動作が完了する。

【００７９】具体的に図１１を用いて説明する。例え
ば、図１１の初期状態（ａ）のとき、論理物理変換テー
ブル用バッファ５の全てのオフセット（４つのみ例示）
には、ダミーアドレス００００ｈが登録され、空き物理
アドレステーブル用バッファ６のオフセットＹ０ｈ，Ｙ
１ｈ，Ｙ２ｈ，Ｙ３ｈ，Ｙ４ｈ（５つのみ例示）には、
それぞれ、空き物理アドレス数４ｈ、物理アドレスＸ０
ｈ，Ｘ１ｈ，Ｘ２ｈ，Ｘ３ｈ，Ｘ４ｈが登録されている
とする。

【００８０】次に、ホストシステムからフラッシュスト
レージメディアへ論理アドレスＷ２ｈが与えられたとす
れば（ステップＳＡ１）、まず、論理物理変換テーブル
用バッファ５のオフセットＺ２ｈ（＝ＲｅａｌＯｆｆｓ
ｅｔ）の内容（ＰｈｙｓｉｃａｌＬＢＡ）を読み出す
（ステップＳＡ２）。ここでは、読み出した内容（Ｐｈ
ｙｓｉｃａｌＬＢＡ）はダミーアドレス００００ｈなの
で（ステップＳＡ３）、ステップＳｄ１に移り、空き物
理アドレステーブル用バッファ６のオフセットＹ１ｈの
内容（ここでは、物理アドレスＸ１ｈ）を読み出す。次
に、ＣＰＵ７は空き物理アドレステーブル用バッファ６
のオフセットの内容を１つずつずらす（ステップＳｄ
２）。この結果、空き物理アドレステーブル用バッファ
６のオフセットＹ１ｈ、Ｙ２ｈ、Ｙ３ｈには、それぞれ
物理アドレスＸ２ｈ、Ｘ３ｈ、Ｘ４ｈが登録される。次
に、空き物理アドレステーブル用バッファ６のオフセッ
トＹ０ｈの内容を読み出す（ステップＳｄ３）。ここで
は、空き物理アドレステーブル用バッファ６のオフセッ
ト０ｈの内容は空き物理アドレス数４ｈなので、これに
対応するオフセットＹ４ｈ（ＥｍｐｔｙＯｆｆｓｅｔ）
にダミーアドレス００００ｈ（ＰｈｙｓｉｃａｌＬＢ
Ａ）を書き込む。そして、ＣＰＵ７は４ｈから１を引い
た３ｈを空き物理アドレステーブル用バッファ６のオフ
セットＹ０ｈに書き込む（ステップＳｄ４）。

【００８１】次に、ＣＰＵ７は、論理物理変換テーブル
用バッファ５のオフセットＺ２ｈ（＝ＲｅａｌＯｆｆｓ
ｅｔ）に物理アドレスＸ１ｈ（＝ＥｍｐｔｙＬＢＡ）を
書き込む（ステップＳｄ５）。

【００８２】以上の動作によって、（ｂ）では、空き物
理アドレステーブル用バッファ６のオフセットＹ０ｈ、
Ｙ１ｈ、Ｙ２ｈ、Ｙ３ｈ、Ｙ４ｈには、それぞれ空き物
理アドレス数３ｈ、物理アドレスＸ２ｈ、Ｘ３ｈ、Ｘ４
ｈ、００００ｈが登録され、論理物理変換テーブル用バ
ッファ５のオフセットＺ２ｈには、物理アドレスＸ１ｈ
が登録されることになる。また、上記ステップＳｄ１〜
Ｓｄ５による交換動作によって、論理物理変換テーブル
用バッファ５のオフセットＺ２ｈ（＝ＲｅａｌＯｆｆｓ
ｅｔ）には物理アドレスＸ１ｈ（＝ＥｍｐｔｙＬＢＡ）
が登録され、空き物理アドレステーブル用バッファ６の
オフセットＹ４ｈ（＝ＥｍｐｔｙＯｆｆｓｅｔ）にはダ
ミーアドレス００００ｈ（＝ＰｈｙｓｉｃａｌＬＢＡ）
が登録される。

【００８３】次に、ＣＰＵ７は、データ用バッファ４に
格納されているデータをフラッシュメモリ３の物理アド
レスＸ１ｈ（＝ＥｍｐｔｙＬＢＡ）に書き込む（ステッ
プＳｄ６）。

【００８４】次に、ホストシステムからフラッシュスト
レージメディアへ論理アドレスＷ０ｈが与えられたとす
れば、（ｂ）と同様に考えて、（ｃ）では、空き物理ア
ドレステーブル用バッファ６のオフセットＹ０ｈ、Ｙ１
ｈ、Ｙ２ｈ、Ｙ３ｈには、それぞれ空き物理アドレス数
２ｈ、物理アドレスＸ３ｈ、Ｘ４ｈ、００００ｈが登録
され、論理物理変換テーブル用バッファ５のオフセット
Ｚ０ｈには、物理アドレスＸ２ｈが登録される。

【００８５】次に、ホストシステムからフラッシュスト
レージメディアへ再び論理アドレスＷ２ｈが与えられた
とすれば（ステップＳＡ１）、まず、論理物理変換テー
ブル用バッファ５のオフセットＺ２ｈ（＝ＲｅａｌＯｆ
ｆｓｅｔ）の内容を読み出す（ステップＳＡ２）。ここ
では、読み出した内容（ＰｈｙｓｉｃａｌＬＢＡ）は物
理アドレスＸ１ｈなので（ステップＳＡ３）、ステップ
Ｓｅ１に移り、空き物理アドレステーブル用バッファ６
のオフセットＹ１ｈの内容（ここでは、物理アドレスＸ
３ｈ）を読み出す。次に、ＣＰＵ７は空き物理アドレス
テーブル用バッファ６のオフセットの内容を１つずつず
らす（ステップＳｅ２）。この結果、空き物理アドレス
テーブル用バッファ６のオフセットＹ１ｈには物理アド
レスＸ４ｈが登録される。次に、空き物理アドレステー
ブル用バッファ６のオフセットＹ０ｈの内容を読み出す
（ステップＳｅ３）。ここでは、空き物理アドレス数２
ｈなので、これに対応するオフセットＹ２ｈ（Ｅｍｐｔ
ｙＯｆｆｓｅｔ）に物理アドレスＸ１ｈ（Ｐｈｙｓｉｃ
ａｌＬＢＡ）を書き込む（ステップＳｅ４）。

【００８６】次に、ＣＰＵ７は、論理物理変換テーブル
用バッファ５のオフセットＺ２ｈ（＝ＲｅａｌＯｆｆｓ
ｅｔ）に物理アドレスＸ３ｈ（＝ＥｍｐｔｙＬＢＡ）を
書き込む（ステップＳｅ５）。

【００８７】以上の動作によって、（ｄ）では、空き物
理アドレステーブル用バッファ６のオフセットＹ０ｈ、
Ｙ１ｈ、Ｙ２ｈ、Ｙ３ｈ、Ｙ４ｈには、それぞれ空き物
理アドレス数２ｈ、物理アドレスＸ４ｈ、Ｘ１ｈ、００
００ｈ、００００ｈが登録され、論理物理変換テーブル
用バッファ５のオフセットＺ２ｈには、物理アドレスＸ
３ｈが登録されることになる。また、上記ステップＳｅ
１〜Ｓｅ５による交換動作によって、論理物理変換テー
ブル用バッファ５のオフセットＺ２ｈ（＝ＲｅａｌＯｆ
ｆｓｅｔ）には物理アドレスＸ３ｈ（＝ＥｍｐｔｙＬＢ
Ａ）が登録され、空き物理アドレステーブル用バッファ
６のオフセットＹ２ｈ（＝ＥｍｐｔｙＯｆｆｓｅｔ）に
は物理アドレスＸ１ｈ（＝ＰｈｙｓｉｃａｌＬＢＡ）が
登録される。

【００８８】次に、ＣＰＵ７は、データ用バッファ４に
格納されているデータをフラッシュメモリ３の物理アド
レスＸ３ｈ（＝ＥｍｐｔｙＬＢＡ）に書き込む（ステッ
プＳｅ６）。

【００８９】次に、ホストシステムからフラッシュスト
レージメディアへ再び論理アドレスＷ２ｈが与えられた
とすれば、同様に考えて、（ｅ）では、空き物理アドレ
ステーブル用バッファ６のオフセットＹ０ｈ、１ｈ、２
ｈには、それぞれ空き物理アドレス数２ｈ、物理アドレ
スＸ１ｈ、Ｘ３ｈが登録され、論理物理変換テーブル用
バッファ５のオフセットＺ２ｈには、物理アドレスＸ４
ｈが登録される。

【００９０】以上のような動作から、実施の形態２では
ＣＰＵ７は空き物理アドレステーブル用バッファ６の物
理アドレスをＦＩＦＯ（First in First Out:先入れ先
出し）で出し入れすると言える。例えば、ＦＩＦＯによ
って、空き物理アドレステーブル用バッファ６に登録さ
れている物理アドレスのうち、最も古く登録された物理
アドレス（例えば、図１１の（ｄ）から（ｅ）へ移る物
理アドレスＸ４ｈ）を取り出して論理物理変換テーブル
用バッファ５に登録する。これによって、実施の形態１
と比較して、さらに質の良いウェアレベリングが実現で
きる。

【００９１】例えば、図７の（ｄ）の直後に、再び、論
理アドレスＷ２ｈへのライトアクセスが行われると、物
理アドレスＸ３ｈへ再びアクセスされることになり、論
理アドレス２ｈへの３回のライトアクセスに対して、物
理アドレスＸ３ｈへのアクセスが２回、Ｘ１ｈへのアク
セスが１回になる。一方、実施の形態２では、図１１の
（ｄ）の直後に、再び、論理アドレスＷ２ｈへのライト
アクセスが行われても、ＦＩＦＯで物理アドレスが出し
入れされることによって、論理アドレス２ｈへの３回の
ライトアクセスに対して、物理アドレスＸ４ｈ、Ｘ３
ｈ、Ｘ２ｈへそれぞれ１回ずつアクセスされる。よっ
て、より質の良いウェアレベリングが実現できる。

【００９２】一方、図７と図１１との点線の矢印の数を
比較して分かるように、実施の形態１ではＦＩＬＯによ
って、簡単な制御でウェアレベリングを実現できる。

【００９３】まとめ．なお、本発明は実施の形態１，２
の説明に限定されるものではない。例えば、論理物理変
換テーブル用バッファ５及び空き物理アドレステーブル
用バッファ６はそれぞれ２つの独立したメモリ内に設け
られた領域であってもよいし、同一のメモリ内に設けら
れた領域であってもよい。また、アクセス部は、制御
部、第１登録領域及び第２登録領域を少なくとも含んで
いればよい。また、空き物理アドレステーブルの物理ア
ドレスの出し入れは、ＦＩＬＯやＦＩＦＯの他であって
も良い。

【００９４】また、効果については、物理アドレスの交
換動作によって、ウェアレベリングを実現するので、従
来の技術で説明した方法のようにフラッシュメモリの
物理アドレスの各々のデータ変更回数をカウントしてお
く必要がなく、構成が簡単になる。

【００９５】また、初期状態において、論理物理変換テ
ーブルの全てのオフセットに同じダミーアドレス０００
０ｈを登録し、空き物理アドレステーブルの全てのオフ
セットに異なる物理アドレスを登録したが、これに限ら
なくても良い。例えば、図７や図１１の（ｂ）、
（ｃ）、（ｄ）、（ｅ）に示すような物理アドレスの登
録状態を初期状態としてもよい。さらに、例えば、初期
状態において、論理物理変換テーブルの全てのオフセッ
トに異なる物理アドレスを登録し、空き物理アドレステ
ーブルに少なくとも１つ以上の物理アドレスを登録して
おいても良い。この場合は、ダミーアドレスに関わる処
理を省略することができる。

【００９６】以上のように、空き物理アドレステーブル
用バッファ６に登録される空き物理アドレスは最低で１
つあれば良いので、ユーザーデータ領域１０を広げなく
て済み、従来の技術で説明した方法のように、充分な
代替領域を確保しなくても、ウェアレベリングの充分な
効果が期待できる（なお、少なくとも１つ以上の空き物
理アドレスが空き物理アドレステーブル用バッファ６に
常に登録されているようにするためには、ホストシステ
ムから与えられる論理アドレスの総数と比較して、物理
アドレスの総数を多くしておけばよい）。

【００９７】しかしながら、質の良いウェアレベリング
を得るには、空き物理アドレステーブル用バッファ６内
にはできるだけ多くの空き物理アドレスが登録されてい
た方が良い。例えば、空き物理アドレステーブル用バッ
ファ６に空き物理アドレスが１つだけしか登録されてな
い場合、１回のライトアクセスに対して、その１つの空
き物理アドレスは１回アクセスされることになる。空き
物理アドレステーブル用バッファ６に空き物理アドレス
が２つ登録されている場合、１回のライトアクセスに対
して、その２つの空き物理アドレスの一方が１回アクセ
スされることになる（概念的に考えて平均すると、この
２つの空き物理アドレスはそれぞれ０．５回アクセスさ
れることになる）。このように、空き物理アドレステー
ブル用バッファ６内の空き物理アドレスは多いほどウェ
アレベリングの質の向上にとって良い。

【００９８】空き物理アドレスを多くするために、例え
ば、ユーザーデータ領域１０を充分に確保すれば良いこ
とが考えられるが、この場合、代替領域を充分に確保す
る従来の方法と大差がなくなってしまう。

【００９９】ところで、多数の論理アドレスの中には、
初期状態からいつまで経っても、全くライトアクセスさ
れない論理アドレスがある場合が考えられる。例えば、
図７の（ｅ）のような登録状態を仮に初期状態とする。
初期状態（ｅ）以後に、論理アドレスＷ２ｈへのライト
アクセスが全く行われなければ、これに対応する物理ア
ドレスＸ１ｈは空き物理アドレステーブル用バッファ６
に登録されず、用いられることはない。このように、初
期状態で論理物理変換テーブル用バッファ５に多くの物
理アドレスを登録すると、全く用いられない物理アドレ
スが多く生じることが考えられる。

【０１００】そこで、初期状態において、論理物理変換
テーブル用バッファ５に登録する物理アドレスに代え
て、論理物理変換テーブル用バッファ５にダミーアドレ
スを登録し、論理物理変換テーブル用バッファ５に登録
された物理アドレス以外の物理アドレスを空き物理アド
レステーブル用バッファ６に登録する。これによって、
全く用いられない物理アドレスの数を減らせ、しかも、
空き物理アドレステーブル用バッファ６内に登録される
空き物理アドレスの数が増えるので、さらに質の良いウ
ェアレベリングが実現できる。

【０１０１】そして、その最も望ましい初期状態は、実
施の形態１，２で説明したように、論理物理変換テーブ
ル用バッファ５内の全てのオフセットにダミーアドレス
を登録し、空き物理アドレステーブル用バッファ６内に
フラッシュメモリ３のユーザーデータ領域１０の全ての
物理アドレスを登録しておくことである。

【０１０２】また、リードアクセスのとき、論理アドレ
スがダミーアドレスに対応すれば、初期状態から現時点
までの間にライトアクセスされていないことを意味する
ので、初期状態から常に一定値を保っているダミーデー
タをダミーデータ領域１２から読み出しても動作上、不
都合が生じない。一方、ライトアクセスによって論理物
理変換テーブル用バッファ５から読み出されたダミーア
ドレスは以後、無視する（図６のステップＳｂ３や図１
０のステップＳｄ４）。これによって、空き物理アドレ
ステーブル用バッファ６から論理物理変換テーブル用バ
ッファ５内へダミーアドレスが再び登録されることを防
ぎ、上記説明のリードアクセスの動作を不都合なく実行
することができる。

【０１０３】また、ダミーデータはフラッシュメモリ３
のダミーデータ領域１２内に設定されている場合を説明
したが、これに代えて、アクセス部１００内に設定され
ていてもよい。ダミーデータがダミーデータ領域１２に
設定されている場合は、ホストシステムからの論理アド
レスがダミーアドレスに対応しているか否かに関わら
ず、フラッシュメモリ３にアクセスすることになるの
で、全てのリードアクセスを同じアクセス手順で実行す
ることができる。一方、ダミーデータがアクセス部１０
０内（アクセス部１００内に図示するいずれの構成要素
でもよいし、ダミーデータを格納しておく格納部をアク
セス部１００内に追加しても良い）に設定されている場
合、リードアクセスであって論理アドレスがダミーアド
レスに対応するとき（つまり、初期状態から現時点まで
に、論理アドレスへのライトアクセスが行われていない
場合）、フラッシュメモリ３へアクセスする必要がない
ので、リードアクセスの高速化が図れ、フラッシュメモ
リ３にダミーデータ領域１２を設ける必要もない。な
お、初期状態から現時点までに、論理アドレスへのライ
トアクセスが行われたことがあるかどうかは、図５を用
いて説明したように確認すればよい。

【０１０４】

【発明の効果】請求項１記載の発明によれば、第１登録
領域内の物理アドレスと、第２登録領域内の物理アドレ
スとを制御部が交換することによって、簡単な構成でウ
ェアレベリングを実現でき、フラッシュメモリの長寿命
化が実現できる。

【０１０５】請求項２記載の発明によれば、第１登録領
域内には同一の物理アドレスを示す複数のダミーアドレ
スを登録することによって、第２登録領域内に登録され
る物理アドレスの数を増やすことができる。これによっ
て、質の良いウェアレベリングが実現できる。一方、第
１登録領域内の物理アドレスと第２登録領域内のダミー
アドレス以外の一の物理アドレスとを交換することによ
って、第２登録領域から第１登録領域内へダミーアドレ
スが再び登録されないので、リードアクセスの動作を不
都合なく実行することができる。

【０１０６】請求項３記載の発明によれば、初期状態に
全ての物理アドレスを第２登録領域に登録しておくこと
によって、物理アドレスの全てを無駄なく用いることが
できる。これによって、さらに質の良いウェアレベリン
グを実現できる。

【０１０７】請求項４記載の発明によれば、第２登録領
域に登録されている物理アドレスのうち、最も新しく登
録された物理アドレスが第１登録領域に登録される。こ
れによって、制御部による交換を簡単に行うことが可能
になる。

【０１０８】請求項５記載の発明によれば、第２登録領
域に登録されている物理アドレスのうち、最も古く登録
された物理アドレスが第１登録領域に登録される。これ
によって、質の良いウェアレベリングが実現できる。

【０１０９】請求項６記載の発明によれば、論理アドレ
スがダミーアドレスに対応しているか否かに関わらず、
全てのリードアクセスを同じ制御手順で実行することが
できる。

【０１１０】請求項７記載の発明によれば、リードアク
セスであって論理アドレスがダミーアドレスに対応する
場合、フラッシュメモリへアクセスする必要がないの
で、リードアクセスの高速化が図れる。

【０１１１】請求項８記載の発明によれば、第１登録領
域内の物理アドレスと、第２登録領域内の物理アドレス
とを制御部が交換することによって、簡単な構成で充分
なウェアレベリングを実現でき、フラッシュメモリの長
寿命化が実現できる。

【０１１２】請求項９記載の発明によれば、第１登録領
域内には同一の物理アドレスを示す複数のダミーアドレ
スを登録することによって、第２登録領域内に登録され
る物理アドレスの数を増やすことができる。これによっ
て、質の良いウェアレベリングが実現できる。一方、第
１登録領域内の物理アドレスと第２登録領域内のダミー
アドレス以外の一の物理アドレスとを交換することによ
って、第２登録領域から第１登録領域内へダミーアドレ
スが再び登録されないので、第１登録領域内のダミーア
ドレスが存在していることから、ダミーアドレスが第１
登録領域に登録された時点から現時点までの間に、第１
登録領域内のダミーアドレスに対応する論理アドレスが
ライトアクセスされていないことを知ることができる。

【０１１３】請求項１０記載の発明によれば、初期状態
に全ての物理アドレスを第２登録領域に登録しておくこ
とによって、物理アドレスの全てを無駄なく用いること
ができる。これによって、さらに質の良いウェアレベリ
ングを実現できる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１のフラッシュメモリ内
蔵半導体装置の概略ブロック図である。

【図２】 本発明の実施の形態１のフラッシュメモリ内
蔵半導体装置のフラッシュメモリのメモリマップ図であ
る。

【図３】 本発明の実施の形態１の論理物理変換テーブ
ルを示すデータ構造図である。

【図４】 本発明の実施の形態１の空き物理アドレステ
ーブルを示すデータ構造図である。

【図５】 本発明の実施の形態１のフラッシュメモリ内
蔵半導体装置の動作を説明するためのフローチャートで
ある。

【図６】 本発明の実施の形態１のフラッシュメモリ内
蔵半導体装置の動作を説明するためのフローチャートで
ある。

【図７】 本発明の実施の形態１のフラッシュメモリ内
蔵半導体装置の動作を説明するための状態遷移図であ
る。

【図８】 本発明の実施の形態１のフラッシュメモリ内
蔵半導体装置の動作を説明するためのフローチャートで
ある。

【図９】 本発明の実施の形態２の空き物理アドレステ
ーブルを示すデータ構造図である。

【図１０】 本発明の実施の形態２のフラッシュメモリ
内蔵半導体装置の動作を説明するためのフローチャート
である。

【図１１】 本発明の実施の形態２のフラッシュメモリ
内蔵半導体装置の動作を説明するための状態遷移図であ
る。

【符号の説明】

５ 論理変換テーブル用バッファ、６ 空き物理アドレ
ステーブル用バッファ、１００ アクセス部。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 複数の物理アドレスが割り当てられたフ
   ラッシュメモリと、 論理アドレスを受け、当該論理アドレスに対応する前記
   物理アドレスへのアクセスを行うためのアクセス部と、
   を備え、 前記アクセス部は、 前記複数の物理アドレスのうち、前記論理アドレスに対
   応する前記物理アドレスを登録しておく第１登録領域
   と、 前記複数の物理アドレスのうち、前記第１登録領域に登
   録されていない前記物理アドレスを登録しておく第２登
   録領域と、 前記フラッシュメモリへのアクセスがライトアクセスの
   ときについては、前記第１登録領域内の当該ライトアク
   セスに係る論理アドレスに対応する物理アドレスと前記
   第２登録領域内の一の物理アドレスとを交換する制御部
   と、を含むフラッシュメモリ内蔵半導体装置。
2. 【請求項２】 前記第１登録領域内には同一の物理アド
   レスを示す複数のダミーアドレスが登録され、 前記制御部は、 前記ライトアクセスの場合、前記第１登録領域内の前記
   物理アドレスと前記第２登録領域内の前記ダミーアドレ
   ス以外の一の物理アドレスとを交換し、 前記アクセス部は、 前記フラッシュメモリへのアクセスがリードアクセスで
   あって、前記論理アドレスが前記ダミーアドレスに対応
   する場合、前記フラッシュメモリから読み出したデータ
   として固定データを出力する請求項１記載のフラッシュ
   メモリ内蔵半導体装置。
3. 【請求項３】 初期状態では、前記第１登録領域には前
   記フラッシュメモリの全ての物理アドレスの代わりに前
   記ダミーアドレスが登録され、前記第２登録領域には前
   記フラッシュメモリの全ての物理アドレスが登録されて
   いる請求項２記載のフラッシュメモリ内蔵半導体装置。
4. 【請求項４】 前記一の物理アドレスは、前記第２登録
   領域へ最も新しく登録されたものである請求項２記載の
   フラッシュメモリ内蔵半導体装置。
5. 【請求項５】 前記一の物理アドレスは、前記第２登録
   領域へ最も古く登録されたものである請求項２記載のフ
   ラッシュメモリ内蔵半導体装置。
6. 【請求項６】 前記固定データは前記フラッシュメモリ
   の前記ダミーアドレス内に設定されている請求項２記載
   のフラッシュメモリ内蔵半導体装置。
7. 【請求項７】 前記固定データは前記アクセス部内に設
   定されている請求項２記載のフラッシュメモリ内蔵半導
   体装置。
8. 【請求項８】 論理アドレスをフラッシュメモリの物理
   アドレスに変換するための方法であって、（ａ）前記フ
   ラッシュメモリに割り当てられている複数の前記物理ア
   ドレスのうち、前記論理アドレスに対応する前記物理ア
   ドレスを第１登録領域に登録しておくステップと、
   （ｂ）前記複数の物理アドレスのうち、前記第１登録領
   域に登録されていない前記物理アドレスを第２登録領域
   に登録しておくステップと、（ｃ）前記フラッシュメモ
   リへのアクセスがライトアクセスのときについては、前
   記第１登録領域内の当該ライトアクセスに係る論理アド
   レスに対応する物理アドレスと前記第２登録領域内の一
   の物理アドレスとを交換するステップと、（ｄ）前記論
   理アドレスを、前記第１登録領域を参照して、前記物理
   アドレスへ変換するステップと、を備えたフラッシュメ
   モリアドレス変換方法。
9. 【請求項９】 前記第１登録領域内には同一の物理アド
   レスを示す複数のダミーアドレスが登録され、 前記ステップ（ｃ）は、 前記ライトアクセスの場合、前記第１登録領域内の前記
   物理アドレスと前記第２登録領域内の前記ダミーアドレ
   ス以外の一の物理アドレスとを交換する請求項８記載の
   フラッシュメモリアドレス変換方法。
10. 【請求項１０】 初期状態では、前記第１登録領域には
    前記フラッシュメモリの全ての物理アドレスの代わりに
    前記ダミーアドレスが登録され、前記第２登録領域には
    前記フラッシュメモリの全ての物理アドレスが登録され
    ている請求項９記載のフラッシュメモリアドレス変換方
    法。