JP2001062710A - Table for wafer polishing device - Google Patents

Table for wafer polishing device

Info

Publication number
JP2001062710A
JP2001062710A JP23750999A JP23750999A JP2001062710A JP 2001062710 A JP2001062710 A JP 2001062710A JP 23750999 A JP23750999 A JP 23750999A JP 23750999 A JP23750999 A JP 23750999A JP 2001062710 A JP2001062710 A JP 2001062710A
Authority
JP
Japan
Prior art keywords
wafer
polishing
silicon carbide
polishing apparatus
sintered body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23750999A
Other languages
Japanese (ja)
Inventor
Masahiro Tsuji
昌宏 辻
Kazutaka Majima
一隆 馬嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP23750999A priority Critical patent/JP2001062710A/en
Priority to US10/018,708 priority patent/US7040963B1/en
Priority to PCT/JP2000/003899 priority patent/WO2000076723A1/en
Priority to EP00937244A priority patent/EP1238755B1/en
Priority to AT00937244T priority patent/ATE487564T1/en
Priority to DE60045223T priority patent/DE60045223D1/en
Publication of JP2001062710A publication Critical patent/JP2001062710A/en
Priority to US11/192,846 priority patent/US20050260938A1/en
Pending legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a table for a wafer polishing device capable of coping with the trend toward larger bore and higher quality in a semiconductor wafer by making flatness of a polishing surface maintainable. SOLUTION: A wafer polishing device 1 is provided with a table 2 and a wafer hold plate 6. A semiconductor wafer 5 held to a hold surface 6a of the plate 6 is brought into slide contact with a polishing surface 2a provided in an upper part of the table 2. The table 2 is formed by using a material with Young's modulus 1.0 kg/cm2 (×106) or more.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ウェハ研磨装置用
テーブルに関するものである。
The present invention relates to a table for a wafer polishing apparatus.

【0002】[0002]

【従来の技術】一般的に、鏡面を有するミラーウェハ
は、単結晶シリコンのインゴットを薄くスライスした
後、それをラッピング工程及びポリッシング工程を経て
研磨することにより得ることができる。特にラッピング
工程後かつポリッシング工程前にエピタキシャル成長層
形成工程を行った場合には、エピタキシャルウェハと呼
ばれるものを得ることができる。そして、これらのベア
ウェハに対しては、続くウェハ処理工程において酸化、
エッチング、不純物拡散等の各種工程が繰り返して行わ
れ、最終的に半導体デバイスが製造されるようになって
いる。
2. Description of the Related Art Generally, a mirror wafer having a mirror surface can be obtained by slicing a single crystal silicon ingot thinly and polishing it through a lapping step and a polishing step. In particular, when the epitaxial growth layer forming step is performed after the lapping step and before the polishing step, an epitaxial wafer can be obtained. Then, these bare wafers are oxidized,
Various processes such as etching and impurity diffusion are repeatedly performed, and finally a semiconductor device is manufactured.

【0003】上記の一連の工程においては、半導体ウェ
ハのデバイス形成面を何らかの手段を用いて研磨する必
要がある。そこで、従来から各種のウェハ研磨装置(ラ
ッピングマシンやポリッシングマシン等)が提案される
に至っている。
In the above series of steps, it is necessary to polish the device formation surface of a semiconductor wafer by using some means. Therefore, various types of wafer polishing apparatuses (lapping machines, polishing machines, and the like) have been conventionally proposed.

【0004】通常のウェハ研磨装置は、テーブル、プッ
シャプレート、冷却ジャケット等を備えている。ステン
レス等からなるテーブルは、冷却ジャケットの上部に固
定されている。冷却ジャケット内に設けられた流路には
冷却水が循環される。プッシャプレートの保持面には、
半導体ウェハが熱可塑性ワックスを用いて貼付けられ
る。回転するプッシャプレートに保持された半導体ウェ
ハは、テーブルの研磨面に対して上方から押し付けられ
る。その結果、研磨面に半導体ウェハが摺接し、ウェハ
の片側面が均一に研磨される。そして、このときウェハ
に発生した熱は、テーブルを介して冷却ジャケットに伝
導し、かつ流路を循環する冷却水により装置の外部に持
ち去られる。
A typical wafer polishing apparatus includes a table, a pusher plate, a cooling jacket, and the like. A table made of stainless steel or the like is fixed to an upper portion of the cooling jacket. Cooling water is circulated through a flow path provided in the cooling jacket. On the holding surface of the pusher plate,
A semiconductor wafer is applied using a thermoplastic wax. The semiconductor wafer held by the rotating pusher plate is pressed from above onto the polished surface of the table. As a result, the semiconductor wafer comes into sliding contact with the polishing surface, and one side surface of the wafer is uniformly polished. Then, the heat generated in the wafer at this time is conducted to the cooling jacket via the table, and is taken out of the apparatus by the cooling water circulating in the flow path.

【0005】[0005]

【発明が解決しようとする課題】ところが、使用時にお
いてテーブルの研磨面にはプッシャプレートによって押
圧力が加えられるため、テーブルが全体的に撓んでしま
うおそれがある。すると、研磨面の平坦性の悪化に伴っ
て、高い精度で研磨することができなくなり、ウェハの
平坦度も低下する。なお、このような撓みは大口径用の
テーブルになるほど顕著になるものと予想される。従っ
て、ウェハの高品質化・大口径化を実現するうえでは、
何らかの撓み防止策を講じておくことが不可欠となる。
However, since the pressing force is applied to the polished surface of the table by the pusher plate during use, the table may be bent as a whole. Then, with the deterioration of the flatness of the polished surface, it becomes impossible to perform polishing with high accuracy, and the flatness of the wafer also decreases. In addition, it is expected that such a deflection becomes more remarkable as the table becomes larger. Therefore, in order to realize high quality and large diameter wafers,
It is essential to take some measures to prevent deflection.

【0006】本発明は上記の課題を解決するためなされ
たものであり、その目的は、研磨面の平坦性を維持でき
るため、半導体ウェハの大口径化・高品質化に対応可能
なウェハ研磨装置用テーブルを提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to maintain the flatness of a polished surface. To provide a table for use.

【0007】[0007]

【課題を解決するための手段】上記の課題を解決するた
めに、請求項1に記載の発明では、ウェハ研磨装置を構
成しているウェハ保持プレートの保持面に保持されてい
る半導体ウェハが摺接される研磨面をその上部に有する
テーブルにおいて、ヤング率が1.0kg/cm2(×1
6)以上のテーブル形成用材料を用いて形成されたウ
ェハ研磨装置用テーブルをその要旨とする。
According to the first aspect of the present invention, a semiconductor wafer held on a holding surface of a wafer holding plate constituting a wafer polishing apparatus is slid. On a table having a polishing surface to be in contact with the upper portion thereof, the Young's modulus was 1.0 kg / cm 2 (× 1
0 6) or more wafer polishing apparatus table which is formed by using a table forming material as its gist.

【0008】請求項2に記載の発明は、請求項1におい
て、前記テーブル形成用材料は、セラミックスであると
した。請求項3に記載の発明は、請求項1において、前
記テーブル形成用材料は、炭化珪素焼結体であるとし
た。
According to a second aspect of the present invention, in the first aspect, the table forming material is a ceramic. According to a third aspect of the present invention, in the first aspect, the table forming material is a silicon carbide sintered body.

【0009】請求項4に記載の発明は、請求項3におい
て、前記炭化珪素焼結体は緻密体であるとした。請求項
5に記載の発明は、請求項4において、前記炭化珪素焼
結体のヤング率は1.0〜5.0kg/cm2(×106)で
あるとした。
According to a fourth aspect of the present invention, in the third aspect, the silicon carbide sintered body is a dense body. According to a fifth aspect of the present invention, in the fourth aspect, the silicon carbide sintered body has a Young's modulus of 1.0 to 5.0 kg / cm 2 (× 10 6 ).

【0010】請求項6に記載の発明では、複数枚のセラ
ミックス製基材を積層してなる積層構造物の上部に、ウ
ェハ研磨装置を構成しているウェハ保持プレートの保持
面に保持されている半導体ウェハが摺接される研磨面を
有するテーブルにおいて、前記セラミックス製基材のヤ
ング率が1.0kg/cm2(×106)以上であるウェハ研
磨装置用テーブルをその要旨とする。
[0010] In the invention according to claim 6, a plurality of ceramic base materials are stacked on each other, and are held on a holding surface of a wafer holding plate constituting a wafer polishing apparatus above the stacked structure. In a table having a polishing surface on which a semiconductor wafer slides, a table for a wafer polishing apparatus in which the ceramic base material has a Young's modulus of 1.0 kg / cm 2 (× 10 6 ) or more.

【0011】以下、本発明の「作用」について説明す
る。請求項1〜6に記載の発明によると、ヤング率の高
い材料を用いて形成されたテーブルには、好適な剛性が
付与されている。このため、使用時において研磨面に押
圧力が加わったとしても、テーブルが全体的に撓んで変
形するようなことがない。従って、研磨面の平坦性が維
持される結果、高い精度で研磨することが可能となり、
得られるウェハの平坦度も向上する。
Hereinafter, the "action" of the present invention will be described. According to the first to sixth aspects of the present invention, a table formed using a material having a high Young's modulus has a suitable rigidity. For this reason, even if a pressing force is applied to the polishing surface during use, the table does not flex and deform as a whole. Therefore, as a result of maintaining the flatness of the polished surface, it becomes possible to polish with high accuracy,
The flatness of the obtained wafer is also improved.

【0012】この場合、テーブル形成用材料をセラミッ
クスにすることがよい。セラミックスは金属等に比べ概
して剛性に優れるとともに、耐熱性や耐摩耗性にも優れ
ているからである。また、セラミックスのなかでも炭化
珪素焼結体、特に炭化珪素焼結体の緻密体を、テーブル
形成用材料として用いることがよい。このような炭化珪
素焼結体は、熱伝導性、耐熱性、耐熱衝撃性、耐摩耗
性、剛性等のいずれについても優れているからである。
In this case, the material for forming the table is preferably ceramics. Ceramics are generally superior in rigidity to metals and the like, and are also superior in heat resistance and wear resistance. Further, among ceramics, a silicon carbide sintered body, particularly a dense body of a silicon carbide sintered body, is preferably used as a material for forming a table. This is because such a silicon carbide sintered body is excellent in all of thermal conductivity, heat resistance, thermal shock resistance, wear resistance, rigidity and the like.

【0013】[0013]

【発明の実施の形態】以下、本発明を具体化した一実施
形態のウェハ研磨装置1を図1,図2に基づき詳細に説
明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A wafer polishing apparatus 1 according to one embodiment of the present invention will be described below in detail with reference to FIGS.

【0014】図1には、本実施形態のウェハ研磨装置1
が概略的に示されている。同ウェハ研磨装置1を構成し
ているテーブル2は円盤状である。テーブル2の上面
は、半導体ウェハ5を研磨するための研磨面2aになっ
ている。この研磨面2aには図示しない研磨クロスが貼
り付けられている。本実施形態のテーブル2は、冷却ジ
ャケットを用いることなく、円柱状をした回転軸4の上
端面に対して水平にかつ直接的に固定されている。従っ
て、回転軸4を回転駆動させると、その回転軸4ととも
にテーブル2が一体的に回転する。
FIG. 1 shows a wafer polishing apparatus 1 according to this embodiment.
Is schematically shown. The table 2 constituting the wafer polishing apparatus 1 has a disk shape. The upper surface of the table 2 is a polishing surface 2a for polishing the semiconductor wafer 5. A polishing cloth (not shown) is attached to the polishing surface 2a. The table 2 according to the present embodiment is directly and horizontally fixed to the upper end surface of the cylindrical rotating shaft 4 without using a cooling jacket. Therefore, when the rotation shaft 4 is driven to rotate, the table 2 rotates integrally with the rotation shaft 4.

【0015】図1に示されるように、このウェハ研磨装
置1は、複数(図1では図示の便宜上2つ)のウェハ保
持プレート6を備えている。プレート6の形成材料とし
ては、例えばガラスや、アルミナ等のセラミックス材料
や、ステンレス等の金属材料などが採用される。各ウェ
ハ保持プレート6の片側面(非保持面6b)の中心部に
は、プッシャ棒7が固定されている。各プッシャ棒7は
テーブル2の上方に位置するとともに、図示しない駆動
手段に連結されている。各プッシャ棒7は各ウェハ保持
プレート6を水平に支持している。このとき、保持面6
aはテーブル2の研磨面2aに対向した状態となる。ま
た、各プッシャ棒7はウェハ保持プレート6とともに回
転することができるばかりでなく、所定範囲だけ上下動
することができる。プレート6側を上下動させる方式に
代え、テーブル2側を上下動させる構造を採用しても構
わない。ウェハ保持プレート6の保持面6aには、シリ
コンからなる半導体ウェハ5が例えば熱可塑性ワックス
等を用いて貼着される。半導体ウェハ5は、保持面6a
に対して真空引きによりまたは静電的に吸着されてもよ
い。このとき、半導体ウェハ5における被研磨面5a
は、テーブル2の研磨面2a側を向いている必要があ
る。
As shown in FIG. 1, the wafer polishing apparatus 1 includes a plurality (two in FIG. 1 for convenience of illustration) of wafer holding plates 6. As a material for forming the plate 6, for example, a glass, a ceramic material such as alumina, a metal material such as stainless steel, or the like is employed. A pusher bar 7 is fixed to the center of one side surface (non-holding surface 6b) of each wafer holding plate 6. Each pusher bar 7 is located above the table 2 and is connected to driving means (not shown). Each pusher bar 7 horizontally supports each wafer holding plate 6. At this time, the holding surface 6
a is in a state facing the polishing surface 2a of the table 2. Further, each pusher bar 7 can not only rotate with the wafer holding plate 6 but also move up and down within a predetermined range. Instead of the method of moving the plate 6 up and down, a structure of moving the table 2 up and down may be adopted. The semiconductor wafer 5 made of silicon is adhered to the holding surface 6a of the wafer holding plate 6 using, for example, thermoplastic wax. The semiconductor wafer 5 has a holding surface 6a
May be adsorbed by evacuation or electrostatically. At this time, the polished surface 5a of the semiconductor wafer 5
Must face the polishing surface 2a of the table 2.

【0016】この装置1がラッピングマシン、即ちベア
ウェハプロセスにおけるスライス工程を経たものに対す
る研磨を行う装置である場合、ウェハ保持プレート6は
以下のようなものであることがよい。即ち、前記プレー
ト6は、研磨面2aに対して所定の押圧力を印加した状
態で半導体ウェハ5を摺接させるものであることがよ
い。このようなウェハ保持プレート6(つまりプッシャ
プレート)により押圧力を印加しても、エピタキシャル
成長層が形成されていないことから、同層の剥離を心配
する必要がないからである。この装置1がミラーウェハ
製造用のポリッシングマシン、即ち前記ラッピング工程
を経たものに対してエピタキシャル成長工程を実施する
ことなく研磨を行う装置である場合も、同様である。
When the apparatus 1 is a lapping machine, that is, an apparatus for polishing a wafer that has undergone a slicing step in a bare wafer process, the wafer holding plate 6 is preferably as follows. That is, it is preferable that the plate 6 slides the semiconductor wafer 5 in a state where a predetermined pressing force is applied to the polishing surface 2a. This is because, even if a pressing force is applied by such a wafer holding plate 6 (that is, a pusher plate), there is no need to worry about peeling of the epitaxial growth layer since the epitaxial growth layer is not formed. The same applies to a case where the apparatus 1 is a polishing machine for manufacturing a mirror wafer, that is, an apparatus that performs polishing without performing an epitaxial growth step on a wafer that has undergone the lapping step.

【0017】一方、この装置1がエピタキシャルウェハ
製造用のポリッシングマシン、即ち前記ラッピング工程
を経たものに対してエピタキシャル成長工程を実施した
うえで研磨を行う装置である場合には、プレート6は以
下のようなものであることがよい。即ち、プレート6
は、研磨面2aに対して押圧力を殆ど印加しない状態で
半導体ウェハ5を摺接させるものであることがよい。シ
リコンエピタキシャル成長層は、単結晶シリコンと比べ
て剥離しやすいからである。この装置1が各種膜形成工
程後にケミカルメカニカルポリッシング(CMP)を行
うためのマシンである場合も、基本的には同様である。
On the other hand, when the apparatus 1 is a polishing machine for manufacturing an epitaxial wafer, that is, an apparatus that performs an epitaxial growth step on a wafer that has undergone the lapping step and then performs polishing, the plate 6 is formed as follows. It is good to be something. That is, plate 6
It is preferable that the semiconductor wafer 5 is slid in contact with the polishing surface 2a with almost no pressing force applied. This is because the silicon epitaxial growth layer is easier to peel than single crystal silicon. This is basically the same when the apparatus 1 is a machine for performing chemical mechanical polishing (CMP) after various film forming steps.

【0018】次に、テーブル2の構成について詳細に説
明する。図1,図2に示されるように、本実施形態のテ
ーブル2は、複数枚(ここでは2枚)の基材11A,1
1Bを材料とし、それらを積層してなる積層セラミック
ス構造体である。2枚の基材11A,11Bのうち上側
のもの(上側基材11A)の底面には、流体流路である
冷却用水路12の一部を構成する溝13が所定パターン
状に形成されている。一方、下側基材11Bのほうに
は、このような溝13は特に形成されていない。2枚の
基材11A,11B同士は、金属系接着層としてのロウ
材層14を介して互いに接合されることにより、一体化
されている。その結果、基材11A,11Bの接合界面
に前記水路12が形成される。下側基材11Bの略中心
部は、貫通孔15が形成されている。これらの貫通孔1
5は、回転軸4内に設けられた流路4aと、前記水路1
2とを連通させている。
Next, the configuration of the table 2 will be described in detail. As shown in FIGS. 1 and 2, the table 2 of the present embodiment has a plurality of (here, two) base materials 11A, 1A.
1B is a laminated ceramic structure obtained by laminating them as materials. On the bottom surface of the upper one (upper substrate 11A) of the two substrates 11A and 11B, grooves 13 forming a part of cooling water channel 12 as a fluid flow path are formed in a predetermined pattern. On the other hand, such a groove 13 is not particularly formed in the lower substrate 11B. The two substrates 11A and 11B are integrated by being joined to each other via a brazing material layer 14 as a metal-based adhesive layer. As a result, the water channel 12 is formed at the joint interface between the substrates 11A and 11B. A through hole 15 is formed at a substantially central portion of the lower substrate 11B. These through holes 1
5 is a flow path 4a provided in the rotating shaft 4 and the water channel 1
And 2 are communicated.

【0019】各々の基材11A,11Bを構成している
セラミックス材料は、珪化物セラミックスまたは炭化物
セラミックスであることがよい。特に本実施形態におい
ては、上記セラミックス材料として、炭化珪素粉末を出
発材料とする炭化珪素焼結体(SiC焼結体)の緻密体
を選択している。従って、本実施形態では、2枚の基材
11A,11Bの両方について同種のセラミックス材料
が用いられていることになる。なお、前記炭化珪素焼結
体は、上記セラミックスのなかでも、とりわけ熱伝導
性、耐熱性、耐熱衝撃性、耐摩耗性、剛性等に優れてい
る点で好ましい。
The ceramic material forming each of the bases 11A and 11B is preferably a silicide ceramic or a carbide ceramic. Particularly, in this embodiment, a dense body of a silicon carbide sintered body (SiC sintered body) using silicon carbide powder as a starting material is selected as the ceramic material. Therefore, in this embodiment, the same type of ceramic material is used for both of the two substrates 11A and 11B. In addition, the silicon carbide sintered body is preferable among the above ceramics because it is excellent in heat conductivity, heat resistance, thermal shock resistance, wear resistance, rigidity and the like.

【0020】両基材11A,11Bのヤング率は、1.
0kg/cm2(×106)以上であることが必要であり、具
体的には1.0〜10.0kg/cm2(×106)であるこ
とが望ましく、1.0〜5.0kg/cm2(×106)であ
ることが特に望ましい。ヤング率が上記値よりも小さい
と、テーブル2に十分な剛性を付与することができない
からである。逆に、ヤング率は大きいほど好適である反
面、10.0kg/cm2(×106)を超えるものについて
は、安価かつ安定的な材料供給が難しくなるおそれがあ
る。
The Young's modulus of both substrates 11A and 11B is 1.
0 kg / cm 2 is required to be (× 10 6) above, it is desirable to specifically a 1.0~10.0kg / cm 2 (× 10 6 ), 1.0~5.0kg / Cm 2 (× 10 6 ) is particularly desirable. If the Young's modulus is smaller than the above value, sufficient rigidity cannot be given to the table 2. Conversely, the higher the Young's modulus, the better. On the other hand, if the Young's modulus exceeds 10.0 kg / cm 2 (× 10 6 ), it may be difficult to supply cheap and stable material.

【0021】また、上側基材11Aの厚さは、下側基材
11Bの厚さよりも薄くなっている。これにより、上側
基材11Aの熱抵抗は、下側基材11Bの熱抵抗よりも
確実に小さくなる。本実施形態において、上側基材11
Aの厚さは3mm〜20mmに設定されている。下側基
材11Bの厚さは10mm〜50mmに設定されてい
る。
The thickness of the upper substrate 11A is smaller than the thickness of the lower substrate 11B. This ensures that the thermal resistance of the upper substrate 11A is lower than the thermal resistance of the lower substrate 11B. In the present embodiment, the upper substrate 11
The thickness of A is set to 3 mm to 20 mm. The thickness of the lower substrate 11B is set to 10 mm to 50 mm.

【0022】上記炭化珪素粉末としては、α型炭化珪素
粉末、β型炭化珪素粉末、非晶質炭化珪素粉末等が用い
られる。この場合、一種の粉末のみを単独で用いてもよ
いほか、2種以上の粉末を組み合わせて(α型+β型、
α型+非晶質、β型+非晶質、α型+β型+非晶質、の
いずれかの組み合わせで)用いてもよい。なお、β型炭
化珪素粉末を用いて作製された焼結体は、他のタイプの
炭化珪素粉末を用いて作製された焼結体に比べて、多く
の大型板状結晶を含んでいる。従って、緻密体を得たい
ような場合には、焼結体における結晶粒子の粒界が少な
くなり、熱伝導性に特に優れたものとすることができ
る。
As the silicon carbide powder, α-type silicon carbide powder, β-type silicon carbide powder, amorphous silicon carbide powder and the like are used. In this case, only one kind of powder may be used alone, or two or more kinds of powder may be combined (α type + β type,
α-type + amorphous, β-type + amorphous, or α-type + β-type + amorphous). Note that a sintered body manufactured using β-type silicon carbide powder contains more large plate-like crystals than a sintered body manufactured using other types of silicon carbide powder. Therefore, when it is desired to obtain a dense body, the grain boundaries of the crystal grains in the sintered body are reduced, and the sintered body can be particularly excellent in thermal conductivity.

【0023】炭化珪素焼結体製の上側基材11Aの熱伝
導率は40W/mK以上であることがよく、さらには8
0W/mK〜300W/mKであることが望ましい。熱
伝導率が小さすぎると焼結体内に温度バラツキが生じや
すくなり、半導体ウェハ5の大口径化・高品質化を妨げ
る原因となるからである。逆に、熱伝導率は大きいほど
好適である反面、300W/mKを超えるものについて
は、安価かつ安定的な材料供給が難しくなるからであ
る。なお、下側基材11Bの熱伝導率は5W/mK以上
であることがよく、さらには10W/mK〜80W/m
Kであることが望ましい。その理由は、冷却用水路12
にて構成される冷却部よりも下の放熱を防止することに
より、研磨面2aの温度制御をしやすくするためであ
る。
The upper substrate 11A made of a silicon carbide sintered body preferably has a thermal conductivity of 40 W / mK or more.
It is desirable that it be 0 W / mK to 300 W / mK. If the thermal conductivity is too small, temperature variations are likely to occur in the sintered body, which may prevent the semiconductor wafer 5 from having a large diameter and high quality. Conversely, the higher the thermal conductivity is, the more preferable it is. On the other hand, if the thermal conductivity exceeds 300 W / mK, it is difficult to supply a low-cost and stable material. The thermal conductivity of the lower substrate 11B is preferably 5 W / mK or more, and more preferably 10 W / mK to 80 W / m.
K is desirable. The reason is that the cooling water channel 12
This is to prevent the heat radiation below the cooling section constituted by the above, thereby facilitating the temperature control of the polishing surface 2a.

【0024】ロウ材層14は、チタンを含むロウ材を用
いて形成されたものであることがよい。炭化珪素焼結体
を基材11A,11Bとして選択したとき、チタンを含
むロウ材を用いることにより、ロウ材層14に高い熱伝
導率を確保しながら高い接合強度を得ることが可能だか
らである。なお、チタンはロウ付け時に焼結体の気孔内
に拡散しやすいため、現時点ではこの性質が接合強度向
上をもたらす主な要因であると考えられている。
The brazing material layer 14 is preferably formed using a brazing material containing titanium. When a silicon carbide sintered body is selected as the base materials 11A and 11B, by using a brazing material containing titanium, it is possible to obtain a high bonding strength while securing a high thermal conductivity in the brazing material layer 14. . Since titanium is easily diffused into pores of the sintered body at the time of brazing, at present, this property is considered to be a main factor for improving the bonding strength.

【0025】本実施形態では、基材11A,11B同士
の接合に際してTi−Ag−Cu(チタン−銀−銅)系
のロウ材を用いている。このロウ材におけるチタンの含
有量は0.1重量%〜10重量%程度であり、その溶融
温度は約850℃である。また、ロウ材層14の厚さは
10μm〜50μm程度に設定されることがよい。
In this embodiment, a Ti-Ag-Cu (titanium-silver-copper) brazing material is used for joining the base materials 11A and 11B. The content of titanium in this brazing material is about 0.1% by weight to 10% by weight, and its melting temperature is about 850 ° C. Further, the thickness of the brazing material layer 14 is preferably set to about 10 μm to 50 μm.

【0026】水路12の一部を構成する溝13は、上側
基材11Aの底面を砥石を用いて研削加工することによ
り形成された研削溝である。溝13は、研削加工により
形成されたもののみならず、例えばサンドブラスト等の
ような噴射加工により形成されたものでもよい。溝13
の深さは3mm〜10mm程度に、幅は5mm〜20mm程度に
それぞれ設定されることがよい。
The groove 13 forming a part of the water channel 12 is a grinding groove formed by grinding the bottom surface of the upper substrate 11A using a grindstone. The groove 13 is not limited to one formed by grinding, but may be one formed by injection processing such as sandblasting. Groove 13
Is preferably set to about 3 mm to 10 mm, and the width is set to about 5 mm to 20 mm.

【0027】ここで、テーブル2を製造する手順を簡単
に説明する。まず、炭化珪素粉末に少量の焼結助剤を添
加したものを均一に混合する。焼結助剤としては、ほう
素及びその化合物、アルミニウム及びその化合物、炭素
などが選択される。この種の焼結助剤が少量添加されて
いると、炭化珪素の結晶成長速度が増加し、焼結体の緻
密化・高熱伝導化につながるからである。
Here, a procedure for manufacturing the table 2 will be briefly described. First, a mixture obtained by adding a small amount of a sintering aid to silicon carbide powder is uniformly mixed. As the sintering aid, boron and its compound, aluminum and its compound, carbon and the like are selected. This is because if a small amount of this kind of sintering aid is added, the crystal growth rate of silicon carbide increases, leading to densification and high thermal conductivity of the sintered body.

【0028】次いで、上記混合物を材料として用いて金
型成形を行うことにより、円盤状の成形体を作製する。
さらに、この成形体を1800℃〜2400℃の温度範
囲内で焼成することにより、炭化珪素焼結体製の基材1
1A,11Bを2枚作製する。この場合において焼成温
度が低すぎると、結晶粒径を大きくすることが困難とな
るばかりでなく、焼結体中に多くの気孔が残ってしま
う。逆に焼成温度が高すぎると、炭化珪素の分解が始ま
る結果、焼結体の強度低下を来してしまう。
Next, the above mixture is used as a material to perform a die molding to produce a disk-shaped molded body.
Further, by firing this molded body in a temperature range of 1800 ° C. to 2400 ° C., the base material 1 made of a silicon carbide sintered body is fired.
Two 1A and 11B are manufactured. In this case, if the firing temperature is too low, not only is it difficult to increase the crystal grain size, but also many pores remain in the sintered body. Conversely, if the firing temperature is too high, the decomposition of silicon carbide starts, resulting in a reduction in the strength of the sintered body.

【0029】続いて、上側基材11Aの底面を砥石を用
いて研削加工することにより、同面のほぼ全域に所定幅
・所定深さの溝13を形成する。さらに、2枚の基材1
1A,11B間に適量のロウ材を配置した状態で、両者
11A,11Bを積層する。このような状態で2枚の基
材11A,11Bを加熱し、基材11A,11B同士を
ロウ付けする。そして最後に、上側基材11Aの表面を
研磨加工することにより、半導体ウェハ5の研磨に適し
た面粗度の研磨面2aを形成する。このような表面研磨
工程は、接着工程または溝加工工程の前に実施されても
よい。本実施形態のテーブル2は、以上の手順を経て完
成する。以下、本実施形態をより具体化した実施例を紹
介する。 [実施例]94.6重量%のβ型結晶を含む炭化珪素粉
末として、イビデン株式会社製「ベータランダム(商品
名)」を用いた。この炭化珪素粉末は、1.3μmとい
う結晶粒径の平均値を有し、かつ1.5重量%のほう素
及び3.6重量%の遊離炭素を含有していた。
Subsequently, the bottom surface of the upper base material 11A is ground by using a grindstone, thereby forming a groove 13 having a predetermined width and a predetermined depth almost over the entire surface. Furthermore, two substrates 1
With the appropriate amount of brazing material placed between 1A and 11B, both 11A and 11B are laminated. In this state, the two substrates 11A and 11B are heated, and the substrates 11A and 11B are brazed together. Finally, the surface of the upper substrate 11A is polished to form a polished surface 2a having a surface roughness suitable for polishing the semiconductor wafer 5. Such a surface polishing step may be performed before the bonding step or the groove processing step. The table 2 of the present embodiment is completed through the above procedure. Hereinafter, an example that more specifically embodies the present embodiment will be introduced. [Example] As a silicon carbide powder containing 94.6% by weight of β-type crystal, “Beta Random (trade name)” manufactured by IBIDEN Corporation was used. The silicon carbide powder had an average crystal grain size of 1.3 μm and contained 1.5% by weight of boron and 3.6% by weight of free carbon.

【0030】まず、この炭化珪素粉末100重量部に対
し、ポリビニルアルコール5重量部、水300重量部を
配合した後、ボールミル中にて5時間混合することによ
り、均一な混合物を得た。この混合物を所定時間乾燥し
て水分をある程度除去した後、その乾燥混合物を適量採
取しかつ顆粒化した。次いで、前記混合物の顆粒を、金
属製押し型を用いて50kg/cm2のプレス圧力で成
形した。得られた2枚の円盤状の生成形体の密度は1.
2g/cm3であった。
First, 100 parts by weight of the silicon carbide powder was mixed with 5 parts by weight of polyvinyl alcohol and 300 parts by weight of water, and then mixed in a ball mill for 5 hours to obtain a uniform mixture. After drying the mixture for a predetermined time to remove a certain amount of water, an appropriate amount of the dried mixture was collected and granulated. Next, the granules of the mixture were molded using a metal mold under a pressing pressure of 50 kg / cm 2 . The densities of the two obtained disk-shaped formed shapes were 1.
It was 2 g / cm 3 .

【0031】次いで、外気を遮断することができる黒鉛
製ルツボに前記生成形体を装入し、タンマン型焼成炉を
使用してその焼成を行なった。焼成は1気圧のアルゴン
ガス雰囲気中において実施した。また、焼成時において
は10℃/分の昇温速度で最高温度である2300℃ま
で加熱し、その後はその温度で2時間保持することとし
た。得られた2枚の基材11A,11Bを観察してみた
ところ、板状結晶が多方向に絡み合った極めて緻密な三
次元網目構造を呈していた。基材11A,11Bの密度
は3.1g/cm3 、熱伝導率は150W/mK、ヤン
グ率は3.5kg/cm2(×106)であった。含有してい
るほう素は0.4重量%、遊離炭素は1.8重量%であ
った。ここでは、基材11A,11Bの寸法を、直径6
00mm、厚さ5mmに設定した。
Next, the green compact was charged into a graphite crucible capable of shutting off outside air, and was fired using a tanman type firing furnace. The firing was performed in an argon gas atmosphere at 1 atm. Further, at the time of baking, heating was performed at a heating rate of 10 ° C./min to a maximum temperature of 2300 ° C., and thereafter, the temperature was maintained for 2 hours. Observation of the obtained two substrates 11A and 11B revealed that a very dense three-dimensional network structure in which plate-like crystals were entangled in multiple directions. Substrates 11A and 11B had a density of 3.1 g / cm 3 , a thermal conductivity of 150 W / mK, and a Young's modulus of 3.5 kg / cm 2 (× 10 6 ). The content of boron was 0.4% by weight, and the amount of free carbon was 1.8% by weight. Here, the dimensions of the substrates 11A and 11B are
The thickness was set to 00 mm and the thickness to 5 mm.

【0032】続いて、研削加工によって深さ5mmかつ幅
10mmの溝13を上側基材11Aの裏面に形成した後、
ロウ付けによって2枚の基材11A,11Bを一体化し
た。ここではチタンを含む箔状の銀ロウ材を用い、ロウ
材層14の厚さを20μmに設定することとした。
Subsequently, a groove 13 having a depth of 5 mm and a width of 10 mm is formed on the back surface of the upper substrate 11A by grinding.
The two substrates 11A and 11B were integrated by brazing. Here, a foil-like silver brazing material containing titanium was used, and the thickness of the brazing material layer 14 was set to 20 μm.

【0033】ロウ付け工程の後、さらに上側基材11A
の表面に研磨加工を施すことにより、最終的に半導体ウ
ェハ5の研磨に適した面粗度の研磨面2aを有するテー
ブル2を完成した。このようにして得られた実施例のテ
ーブル2を上記各種の研磨装置1にセットし、冷却水W
を常時循環させつつ、各種サイズの半導体ウェハ(シリ
コンウェハ)5の研磨を行なった。その結果、いずれの
タイプについても、テーブル2に撓みは全く認められ
ず、研磨面2aの平坦性も確実に維持されていた。
After the brazing step, the upper substrate 11A
The table 2 having a polished surface 2a having a surface roughness suitable for polishing the semiconductor wafer 5 was finally completed by subjecting the surface to polishing. The table 2 of the embodiment thus obtained was set in the above-mentioned various polishing apparatuses 1, and the cooling water W
Was constantly circulated while polishing semiconductor wafers (silicon wafers) 5 of various sizes. As a result, no bending was observed in the table 2 for any of the types, and the flatness of the polished surface 2a was surely maintained.

【0034】そして、各種の研磨装置1による研磨を経
て得られたウェハ5の平坦度を調査したところ、600
mmφで2μm以内に収まっていた。また、40℃の温
度でのプレート6の平坦度は、5μm以内に収まってい
た。勿論、ウェハ5に傷が付くというようなこともなか
った。つまり、本実施例のテーブル2を用いた場合、極
めて高精度かつ高品質の半導体ウェハ5が得られること
がわかった。
When the flatness of the wafer 5 obtained through polishing by various polishing apparatuses 1 was examined,
It was within 2 μm in mmφ. The flatness of the plate 6 at a temperature of 40 ° C. was within 5 μm. Of course, the wafer 5 was not damaged. That is, it was found that when the table 2 of the present embodiment was used, an extremely accurate and high quality semiconductor wafer 5 could be obtained.

【0035】従って、本実施形態の実施例によれば、以
下のような効果を得ることができる。 (1)上記のごとく、実施例のテーブル2では、ヤング
率の高い炭化珪素焼結体の緻密体からなる2枚の基材1
1A,11Bを形成用材料として構成されている。よっ
て、テーブル2には好適な剛性が付与されている。この
ため、使用時において研磨面2aに押圧力が加わったと
しても、テーブル2が全体的に撓んで変形するようなこ
とがない。従って、研磨面2aの平坦性も確実に維持さ
れる。その結果、ウェハ5を高い精度で研磨することが
可能となり、得られるウェハ5の平坦度も確実に向上す
る。以上のことから、半導体ウェハ5の大口径化・高品
質化に対応可能なテーブル2とすることができる。
Therefore, according to the embodiment of the present embodiment, the following effects can be obtained. (1) As described above, in the table 2 of the embodiment, two substrates 1 made of a dense silicon carbide sintered body having a high Young's modulus are used.
1A and 11B are formed as forming materials. Therefore, the table 2 is provided with a suitable rigidity. Therefore, even if a pressing force is applied to the polishing surface 2a during use, the table 2 does not bend and deform as a whole. Therefore, the flatness of the polished surface 2a is also reliably maintained. As a result, the wafer 5 can be polished with high accuracy, and the flatness of the obtained wafer 5 is surely improved. From the above, it is possible to provide the table 2 that can cope with an increase in diameter and quality of the semiconductor wafer 5.

【0036】(2)炭化珪素焼結体の緻密体からなる基
材11A,11Bは、上述したとおりテーブル形成用材
料として極めて好適な性質を備えている。従って、これ
を用いたことにより、研磨面2aの平坦性をより確実に
維持することができる。しかも、テーブル2に好適な熱
伝導性、耐熱性、耐熱衝撃性、耐摩耗性を付与すること
ができる。勿論、このことは半導体ウェハ5の大口径化
・高品質化にも寄与する。
(2) The base materials 11A and 11B made of a dense silicon carbide sintered body have very suitable properties as a table forming material as described above. Therefore, by using this, the flatness of the polishing surface 2a can be more reliably maintained. In addition, the table 2 can be provided with suitable thermal conductivity, heat resistance, thermal shock resistance, and wear resistance. Of course, this also contributes to increase in diameter and quality of the semiconductor wafer 5.

【0037】(3)このウェハ研磨装置1のテーブル2
では、炭化珪素製基材11A,11Bの接合界面に水路
12を形成している。従って、研磨面2a側の熱は、テ
ーブル2の内部を伝導し、水路12内を流れる冷却水W
に確実に受け渡される。よって、冷却ジャケットにテー
ブル2を載せて間接的に冷却を行う従来装置に比べ、熱
をテーブル2から直接かつ効率よく逃がすことができ
る。ゆえに、テーブル2内の温度バラツキも小さくな
る。即ち、テーブル2の均熱性が向上し、このことによ
ってもウェハ5の高精度加工が可能となる。
(3) Table 2 of this wafer polishing apparatus 1
In the example, the water channel 12 is formed at the joint interface between the silicon carbide substrates 11A and 11B. Therefore, the heat on the side of the polishing surface 2 a is conducted through the inside of the table 2 and the cooling water W flowing through the water passage 12 is formed.
Will be handed over. Therefore, heat can be directly and efficiently released from the table 2 as compared with a conventional apparatus in which the table 2 is placed on the cooling jacket to perform indirect cooling. Therefore, the temperature variation in the table 2 is also reduced. That is, the heat uniformity of the table 2 is improved, and this also enables high-precision processing of the wafer 5.

【0038】(4)このテーブル2では、2枚の基材1
1A,11Bからなる積層構造が採用されている。よっ
て、水路12となる構造(即ち溝13)をあらかじめ上
側基材11Aの裏面に形成した後で、基材11A,11
B同士を接合することができる。従って、基材11A,
11Bの界面に水路12を比較的簡単に形成することが
できる。よって、テーブル2の製造に特に困難を伴うこ
とがないという利点がある。さらに、この構造である
と、接合界面に配管構造を追加する必要もないので、構
造の複雑化や高コスト化も回避される。
(4) In this table 2, two substrates 1
A laminated structure composed of 1A and 11B is employed. Therefore, after the structure (that is, the groove 13) that becomes the water channel 12 is formed in advance on the back surface of the upper base material 11A, the base materials 11A, 11
B can be joined together. Therefore, the base material 11A,
The water channel 12 can be formed relatively easily at the interface of 11B. Therefore, there is an advantage that there is no particular difficulty in manufacturing the table 2. Further, with this structure, it is not necessary to add a piping structure to the joint interface, so that the structure is not complicated and the cost is not increased.

【0039】(5)テーブル2を構成する2枚の基材1
1A,11B同士は、ロウ材層14を介したロウ付けに
より強固に接合されている。そのため、ロウ材層14を
介在させずに積層した場合とは異なり、接合界面に高い
接合強度を確保することができる。また、上記のごとく
テーブル2に熱応力が発生しにくくなることで、接合界
面におけるクラック破壊も確実に回避される。従って、
破壊しにくい高強度のテーブル2とすることができる。
また、クラックによる破壊が回避される結果、接合界面
からの水漏れも未然に防止することができる。
(5) Two substrates 1 constituting the table 2
1A and 11B are firmly joined by brazing via a brazing material layer 14. Therefore, unlike the case where the layers are laminated without the brazing material layer 14 interposed therebetween, high bonding strength can be secured at the bonding interface. In addition, since the thermal stress is less likely to be generated on the table 2 as described above, crack breakage at the joining interface is reliably avoided. Therefore,
A high-strength table 2 that is difficult to break can be obtained.
In addition, as a result of avoiding breakage due to cracks, water leakage from the joint interface can be prevented beforehand.

【0040】なお、本発明の実施形態は以下のように変
更してもよい。 ・ 2層構造をなす実施形態のテーブル2に代えて、3
層構造をなすテーブルに具体化してもよい。勿論、4層
以上の積層構造にしても構わない。なお、水路12は必
須の構成ではないので、これを省略した場合には、テー
ブルを単層構造(即ち非積層構造)にしても差し支えな
い。
The embodiment of the present invention may be modified as follows. -Instead of the table 2 of the embodiment having a two-layer structure, 3
It may be embodied in a table having a layer structure. Of course, a stacked structure of four or more layers may be used. In addition, since the water channel 12 is not an essential configuration, when this is omitted, the table may have a single-layer structure (that is, a non-laminated structure).

【0041】・ 溝13は実施形態のように上側基材1
1Aのみに形成されていてもよいほか、下側基材11B
のみに形成されていてもよく、さらには両方の基材11
A,11Bに形成されていてもよい。
The groove 13 is formed on the upper substrate 1 as in the embodiment.
1A, and may be formed only on the lower substrate 11B.
May be formed on only the base material 11
A, 11B.

【0042】・ 実施形態においては、炭化珪素焼結体
の緻密体を用いて上側基材11Aを形成し、かつ炭化珪
素焼結体の多孔質体を用いて下側基材11Bを形成して
いた。勿論、このような組み合わせに限定されることは
なく、例えば炭化珪素焼結体の緻密体を用いて両基材1
1A,11Bを形成したり、炭化珪素焼結体の多孔質体
を用いて両基材11A,11Bを形成したりしてもよ
い。
In the embodiment, the upper substrate 11A is formed using a dense silicon carbide sintered body, and the lower substrate 11B is formed using a porous silicon carbide sintered body. Was. Of course, the combination is not limited to such a combination.
1A and 11B may be formed, or both substrates 11A and 11B may be formed using a porous silicon carbide sintered body.

【0043】・ 炭化珪素以外の珪化物セラミックスと
して、例えば窒化珪素(Si34)やサイアロン等を選
択してもよく、炭化珪素以外の炭化物セラミックスとし
て、例えば炭化ホウ素(B4C)等を選択してもよい。
さらに、この種のセラミックスのみならず、例えばアル
ミナ等に代表される酸化物セラミックスを用いたり、金
属材料を用いたりすることも許容される。もっともこれ
らの場合においても、ヤング率が1.0kg/cm2(×1
6)以上という条件を満たしている必要がある。
As silicide ceramics other than silicon carbide, for example, silicon nitride (Si 3 N 4 ) or sialon may be selected. As carbide ceramics other than silicon carbide, for example, boron carbide (B 4 C) or the like may be used. You may choose.
Further, not only ceramics of this kind but also oxide ceramics represented by, for example, alumina or the like, or metal materials are allowed. However, even in these cases, the Young's modulus is 1.0 kg / cm 2 (× 1
0 6 ).

【0044】次に、特許請求の範囲に記載された技術的
思想のほかに、前述した実施形態によって把握される技
術的思想をその効果とともに以下に列挙する。 (1) 請求項1乃至6のいずれか1つに記載のテーブ
ルを用いた研磨方法であって、前記流体流路に冷却用流
体を流しながら、前記テーブルの研磨面に対して前記半
導体ウェハを回転させつつ摺接させることにより、前記
半導体ウェハの研磨を行うことを特徴とする半導体ウェ
ハの研磨方法。従って、この技術的思想1に記載の発明
によれば、研磨時にウェハが熱の悪影響を受けにくくな
る結果、ウェハを正確に研磨することが可能となり、大
口径・高品質のウェハを得ることができる。
Next, in addition to the technical ideas described in the claims, the technical ideas grasped by the above-described embodiments will be listed below together with their effects. (1) A polishing method using the table according to any one of claims 1 to 6, wherein the semiconductor wafer is polished against a polishing surface of the table while flowing a cooling fluid through the fluid flow path. A method for polishing a semiconductor wafer, wherein the semiconductor wafer is polished by rotating and sliding. Therefore, according to the invention described in the technical idea 1, the wafer is less likely to be adversely affected by heat during polishing, so that the wafer can be accurately polished, and a large-diameter and high-quality wafer can be obtained. it can.

【0045】(2) 請求項1乃至6のいずれか1つに
記載のテーブルを用いた製造方法であって、前記流体流
路に冷却用流体を流しながら、前記テーブルの研磨面に
対して前記半導体ウェハを回転させつつ摺接させること
により、前記半導体ウェハの研磨を行う工程を、少なく
とも含むことを特徴とする半導体ウェハの製造方法。従
って、この技術的思想2に記載の発明によれば、研磨時
にウェハが熱の悪影響を受けにくくなり、大口径・高品
質のウェハを得ることができる。
(2) A manufacturing method using the table according to any one of claims 1 to 6, wherein the cooling fluid is caused to flow through the fluid flow path while the polishing surface of the table is polished. A method of manufacturing a semiconductor wafer, comprising at least a step of polishing the semiconductor wafer by bringing the semiconductor wafer into sliding contact with the semiconductor wafer while rotating the semiconductor wafer. Therefore, according to the invention described in the technical idea 2, the wafer is hardly affected by heat during polishing, and a large-diameter and high-quality wafer can be obtained.

【0046】[0046]

【発明の効果】以上詳述したように、請求項1〜6に記
載の発明によれば、研磨面の平坦性を維持できるため、
半導体ウェハの大口径化・高品質化に対応可能なウェハ
研磨装置用テーブルを提供することができる。
As described in detail above, according to the first to sixth aspects of the present invention, the flatness of the polished surface can be maintained.
It is possible to provide a table for a wafer polishing apparatus that can cope with an increase in diameter and quality of a semiconductor wafer.

【0047】請求項3,4,5に記載の発明によれば、
研磨面の平坦性をより確実に維持することができること
に加えて、テーブルに好適な熱伝導性、耐熱性、耐熱衝
撃性、耐摩耗性を付与することができる。
According to the third, fourth, and fifth aspects of the present invention,
In addition to being able to more reliably maintain the flatness of the polished surface, it is possible to impart suitable thermal conductivity, heat resistance, thermal shock resistance, and wear resistance to the table.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を具体化した一実施形態におけるウェハ
研磨装置を示す概略図。
FIG. 1 is a schematic view showing a wafer polishing apparatus according to an embodiment of the invention.

【図2】実施形態のウェハ研磨装置に用いられるテーブ
ルの要部拡大断面図。
FIG. 2 is an enlarged sectional view of a main part of a table used in the wafer polishing apparatus according to the embodiment.

【符号の説明】[Explanation of symbols]

1…ウェハ研磨装置、2…ウェハ研磨装置用テーブル、
2a…研磨面、5…半導体ウェハ、6…ウェハ保持プレ
ート、6a…保持面、11A,11B…基材。
1. Wafer polishing device, 2. Table for wafer polishing device,
2a: polishing surface, 5: semiconductor wafer, 6: wafer holding plate, 6a: holding surface, 11A, 11B: base material.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】ウェハ研磨装置を構成しているウェハ保持
プレートの保持面に保持されている半導体ウェハが摺接
される研磨面をその上部に有するテーブルにおいて、ヤ
ング率が1.0kg/cm2(×106)以上のテーブル形成
用材料を用いて形成されたウェハ研磨装置用テーブル。
1. A table having a polished surface on which a semiconductor wafer held on a holding surface of a wafer holding plate constituting a wafer polishing apparatus is slidably contacted has a Young's modulus of 1.0 kg / cm 2. (× 10 6 ) A wafer polishing apparatus table formed using the above table forming materials.
【請求項2】前記テーブル形成用材料は、セラミックス
であることを特徴とする請求項1に記載のウェハ研磨装
置用テーブル。
2. A table for a wafer polishing apparatus according to claim 1, wherein said table forming material is ceramics.
【請求項3】前記テーブル形成用材料は、炭化珪素焼結
体であることを特徴とする請求項1に記載のウェハ研磨
装置用テーブル。
3. The table for a wafer polishing apparatus according to claim 1, wherein said table forming material is a silicon carbide sintered body.
【請求項4】前記炭化珪素焼結体は緻密体であることを
特徴とする請求項3に記載のウェハ研磨装置用テーブ
ル。
4. The table for a wafer polishing apparatus according to claim 3, wherein said silicon carbide sintered body is a dense body.
【請求項5】前記炭化珪素焼結体のヤング率は1.0〜
5.0kg/cm2(×106)であることを特徴とする請求
項4に記載のウェハ研磨装置用テーブル。
5. The silicon carbide sintered body has a Young's modulus of 1.0 to 1.0.
The table for a wafer polishing apparatus according to claim 4, wherein the weight of the table is 5.0 kg / cm 2 (× 10 6 ).
【請求項6】複数枚のセラミックス製基材を積層してな
る積層構造物の上部に、ウェハ研磨装置を構成している
ウェハ保持プレートの保持面に保持されている半導体ウ
ェハが摺接される研磨面を有するテーブルにおいて、前
記セラミックス製基材のヤング率が1.0kg/cm2(×
106)以上であるウェハ研磨装置用テーブル。
6. A semiconductor wafer held on a holding surface of a wafer holding plate constituting a wafer polishing apparatus is slidably contacted on an upper portion of a laminated structure formed by stacking a plurality of ceramic base materials. In a table having a polished surface, the ceramic substrate has a Young's modulus of 1.0 kg / cm 2
10 6 ) The above table for a wafer polishing apparatus.
JP23750999A 1999-06-15 1999-08-24 Table for wafer polishing device Pending JP2001062710A (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP23750999A JP2001062710A (en) 1999-08-24 1999-08-24 Table for wafer polishing device
US10/018,708 US7040963B1 (en) 1999-06-15 2000-06-15 Table of wafer polishing apparatus, method for polishing semiconductor wafer, and method for manufacturing semiconductor wafer
PCT/JP2000/003899 WO2000076723A1 (en) 1999-06-15 2000-06-15 Table of wafer polisher, method of polishing wafer, and method of manufacturing semiconductor wafer
EP00937244A EP1238755B1 (en) 1999-06-15 2000-06-15 Table of wafer polisher, method of polishing wafer, and method of manufacturing semiconductor wafer
AT00937244T ATE487564T1 (en) 1999-06-15 2000-06-15 WAFER POLISHING MACHINE TABLE, WAFER POLISHING PROCESS AND SEMICONDUCTOR LOOP PRODUCTION PROCESS
DE60045223T DE60045223D1 (en) 1999-06-15 2000-06-15 WAFER POLISHING MACHINE TABLE, WAFER POLISHING METHOD AND SEMICONDUCTOR GRINDING METHOD OF MANUFACTURING
US11/192,846 US20050260938A1 (en) 1999-06-15 2005-07-28 Table of wafer polishing apparatus, method for polishing semiconductor wafer, and method for manufacturing semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23750999A JP2001062710A (en) 1999-08-24 1999-08-24 Table for wafer polishing device

Publications (1)

Publication Number Publication Date
JP2001062710A true JP2001062710A (en) 2001-03-13

Family

ID=17016385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23750999A Pending JP2001062710A (en) 1999-06-15 1999-08-24 Table for wafer polishing device

Country Status (1)

Country Link
JP (1) JP2001062710A (en)

Similar Documents

Publication Publication Date Title
US20050260938A1 (en) Table of wafer polishing apparatus, method for polishing semiconductor wafer, and method for manufacturing semiconductor wafer
KR101142000B1 (en) Electrostatic chuck
JP2000058631A5 (en)
JP4456691B2 (en) Conditioner manufacturing method
WO2001013423A1 (en) Semiconductor production device ceramic plate
JP3880977B2 (en) Vacuum chuck
US20050260930A1 (en) Table of wafer of polishing apparatus, method for polishing semiconductor wafer, and method for manufacturing semiconductor wafer
JP2000114354A (en) Heater for supporting and heating wafer
JP4545536B2 (en) Vacuum suction jig
JP3746948B2 (en) Wafer polisher table
JP5928672B2 (en) Manufacturing method of alumina ceramic joined body
JP2001096454A (en) Table for wafer polishing device and ceramic structure
JP2005072039A (en) Vacuum chuck
JP2001062708A (en) Table for wafer polishing device
JP2001158674A (en) Sintered compact of porous silicon carbide, method for producing the same, member for wafer-polishing device and table for wafer-polishing device
JP2001062710A (en) Table for wafer polishing device
JP4429420B2 (en) Wafer polisher table
JP4421015B2 (en) Wafer polisher table
JP2000354957A (en) Table for wafer polishing device, polishing method of semiconductor wafer, manufacture of semiconductor wafer and laminated ceramic structural body
JP3778544B2 (en) Ceramic member and manufacturing method thereof, table for wafer polishing apparatus
JP4529690B2 (en) Wafer holder for semiconductor manufacturing apparatus, manufacturing method thereof, and semiconductor manufacturing apparatus
JP2002373873A (en) Vacuum chuck for holding wafer
JP2006188428A (en) Ceramic member and table for wafer polishing device
JP2002046058A (en) Method of dressing polishing cloth for double-sided polishing
JP2001102336A (en) Table for wafer-polishing device, and ceramic structure body

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091215