JP2001053557A - 予測型増幅回路 - Google Patents
予測型増幅回路Info
- Publication number
- JP2001053557A JP2001053557A JP2000222791A JP2000222791A JP2001053557A JP 2001053557 A JP2001053557 A JP 2001053557A JP 2000222791 A JP2000222791 A JP 2000222791A JP 2000222791 A JP2000222791 A JP 2000222791A JP 2001053557 A JP2001053557 A JP 2001053557A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- predictive
- path
- voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 従来の予測型増幅回路では、高い周波数の入
力信号に対して利得誤差を低減できるものの、低い周波
数の入力信号に対しては、利得誤差が十分に低減できな
いという課題があった。また、非予測型増幅回路よりも
スイッチ回路の数が多くなるので、回路が大きくなると
いう課題があった。さらに、予測経路の容量が1周期毎
に放電するため、消費電力が増加するという課題があっ
た。 【解決手段】 増幅回路を構成する本経路、予測経路か
ら成って、予測経路における電荷の転送がクロックφ１
のときにのみおこなわれるようにすることで演算増幅器
のオフセット電圧の影響を受けにくい構成とした。
力信号に対して利得誤差を低減できるものの、低い周波
数の入力信号に対しては、利得誤差が十分に低減できな
いという課題があった。また、非予測型増幅回路よりも
スイッチ回路の数が多くなるので、回路が大きくなると
いう課題があった。さらに、予測経路の容量が1周期毎
に放電するため、消費電力が増加するという課題があっ
た。 【解決手段】 増幅回路を構成する本経路、予測経路か
ら成って、予測経路における電荷の転送がクロックφ１
のときにのみおこなわれるようにすることで演算増幅器
のオフセット電圧の影響を受けにくい構成とした。
Description
【０００１】
【発明の属する技術分野】本発明は、増幅回路における
利得誤差の周波数依存性を低減するための予測型増幅回
路に関する。
利得誤差の周波数依存性を低減するための予測型増幅回
路に関する。
【０００２】
【従来の技術】従来、増幅回路の周波数依存性を低減す
るために、予測型増幅回路技術が報告されている。たと
えば、文献１LARSON, L., MARTIN, K.W., and TEMES,
G.C.: 'GaAs Switched-Capacitor Circuits for High-S
peed Signal Processing', IEEEJ. Solid-State Circui
ts, vol. SC-22, pp. 971-981, 1987 に予測型増幅回
路が記載されている。
るために、予測型増幅回路技術が報告されている。たと
えば、文献１LARSON, L., MARTIN, K.W., and TEMES,
G.C.: 'GaAs Switched-Capacitor Circuits for High-S
peed Signal Processing', IEEEJ. Solid-State Circui
ts, vol. SC-22, pp. 971-981, 1987 に予測型増幅回
路が記載されている。
【０００３】従来の回路構成の例を図３に示す。図３に
関連するクロック、入力信号、および出力信号の波形を
図２に示す。入力信号はクロックφ１の立ち上がりでの
み変化するようにあらかじめサンプルアンドホールドさ
れているものとする。図３において、初めのクロックφ
１でスイッチ回路７、８、１０、１１、１５を閉じる。
一方、スイッチ回路６、９、１２、１３、１４は、すで
に開いた状態になっている。このとき容量４、５を含む
信号経路（予測経路）はオン状態になる。一方、容量
２、３を含む信号経路（本経路）はオフ状態になる。容
量４、５の電荷は前のクロックφ２で短絡放電されてい
る。そしてクロックφ１において、容量４、５の容量比
で決定される利得にしたがって、入力電圧が増幅され
る。次にクロックφ１の立ち下がりでスイッチ回路１
０、１１、１５が開く。このとき容量４、５を含む信号
経路（予測経路）はオフ状態になる。次のクロックφ２
の立ち上がりでスイッチ回路６、９、１２、１３、１４
を閉じる。このとき容量２、３を含む信号経路（本経
路）はオン状態になる。そして、容量２、３の容量比で
決定される利得にしたがって、入力電圧が増幅される。
容量２、３の容量比と容量４、５の容量比が等しくなる
ように設定しておくと、このときクロックφ２における
出力電圧の値は、クロックφ１における出力電圧にほぼ
等しい値になるため、演算増幅器１のオープンループ利
得が小さくても、演算増幅器１の反転入力端子（仮想接
地）の電位はφ１とφ２のあいだでほぼ一定になる。そ
のため仮想接地に接続される容量２、３に蓄えられる電
荷は、有限なオープンループ利得の影響を受けにくくな
る。その結果、入力信号の周波数が大きくなっても、利
得誤差を低減するように動作する。
関連するクロック、入力信号、および出力信号の波形を
図２に示す。入力信号はクロックφ１の立ち上がりでの
み変化するようにあらかじめサンプルアンドホールドさ
れているものとする。図３において、初めのクロックφ
１でスイッチ回路７、８、１０、１１、１５を閉じる。
一方、スイッチ回路６、９、１２、１３、１４は、すで
に開いた状態になっている。このとき容量４、５を含む
信号経路（予測経路）はオン状態になる。一方、容量
２、３を含む信号経路（本経路）はオフ状態になる。容
量４、５の電荷は前のクロックφ２で短絡放電されてい
る。そしてクロックφ１において、容量４、５の容量比
で決定される利得にしたがって、入力電圧が増幅され
る。次にクロックφ１の立ち下がりでスイッチ回路１
０、１１、１５が開く。このとき容量４、５を含む信号
経路（予測経路）はオフ状態になる。次のクロックφ２
の立ち上がりでスイッチ回路６、９、１２、１３、１４
を閉じる。このとき容量２、３を含む信号経路（本経
路）はオン状態になる。そして、容量２、３の容量比で
決定される利得にしたがって、入力電圧が増幅される。
容量２、３の容量比と容量４、５の容量比が等しくなる
ように設定しておくと、このときクロックφ２における
出力電圧の値は、クロックφ１における出力電圧にほぼ
等しい値になるため、演算増幅器１のオープンループ利
得が小さくても、演算増幅器１の反転入力端子（仮想接
地）の電位はφ１とφ２のあいだでほぼ一定になる。そ
のため仮想接地に接続される容量２、３に蓄えられる電
荷は、有限なオープンループ利得の影響を受けにくくな
る。その結果、入力信号の周波数が大きくなっても、利
得誤差を低減するように動作する。
【０００４】
【発明が解決しようとする課題】しかし従来の予測型増
幅回路では、広い周波数範囲にわたって利得誤差を低減
することができるものの、クロックの周波数に比べて非
常に低い周波数の入力信号に対しては、文献２ HAUG,
K., TEMES, G.C., and MARTIN, K.: 'Improved Offset
Compensation Schemes for Switched Capacitor Circui
ts', Proc. IEEEInt. Symp. on Circuits and Sys., p
p. 1054-1057, 1984に示されるような非予測型増幅回路
に比べて、直流利得誤差が大きくなるという欠点を有し
ていた。
幅回路では、広い周波数範囲にわたって利得誤差を低減
することができるものの、クロックの周波数に比べて非
常に低い周波数の入力信号に対しては、文献２ HAUG,
K., TEMES, G.C., and MARTIN, K.: 'Improved Offset
Compensation Schemes for Switched Capacitor Circui
ts', Proc. IEEEInt. Symp. on Circuits and Sys., p
p. 1054-1057, 1984に示されるような非予測型増幅回路
に比べて、直流利得誤差が大きくなるという欠点を有し
ていた。
【０００５】従来の非予測型増幅回路の回路構成の例を
図９に示す。入力信号は正弦波とする。図９において、
初めのクロックφ１でスイッチ回路７、８、１１を閉じ
る。一方、スイッチ回路６、９、１２は、すでに開いた
状態になっている。このとき容量５は仮想接地端子と出
力端子の間に接合される。また容量２、３は放電し、こ
れらの容量を含む信号経路はオフ状態になる。容量２と
３が放電する際に、前のクロックφ２において容量２と
３に蓄えられていた電荷が容量５に流れ込む。これらの
電荷は極性が反対で、大きさがほぼ等しいため相殺され
て、容量５の電荷の変化は起こらない。したがって、出
力端子には前のクロックφ２における電圧が現れる。次
に、クロックφ２の立ち上がりでスイッチ回路６、９、
１２を閉じる。このとき容量２、３を含む信号経路はオ
ン状態になる。そして、容量２、３の容量比で決定され
る利得にしたがって、入力電圧が増幅される。クロック
φ１からφ２に変わったとき、出力電圧の値が大きく変
化するため、仮想接地端子の電位はクロックφ１からφ
２に変わるときに変化する。その変化量は、出力電圧の
変化量を演算増幅器のオープンループ利得で割ったもの
に相当し、この変化量が大きいほど、利得誤差は大きく
なる。高周波入力信号に対しては、その変化量が予測型
増幅回路のそれよりも大きくなるため、非予測型増幅回
路の方が利得誤差が大きくなる。
図９に示す。入力信号は正弦波とする。図９において、
初めのクロックφ１でスイッチ回路７、８、１１を閉じ
る。一方、スイッチ回路６、９、１２は、すでに開いた
状態になっている。このとき容量５は仮想接地端子と出
力端子の間に接合される。また容量２、３は放電し、こ
れらの容量を含む信号経路はオフ状態になる。容量２と
３が放電する際に、前のクロックφ２において容量２と
３に蓄えられていた電荷が容量５に流れ込む。これらの
電荷は極性が反対で、大きさがほぼ等しいため相殺され
て、容量５の電荷の変化は起こらない。したがって、出
力端子には前のクロックφ２における電圧が現れる。次
に、クロックφ２の立ち上がりでスイッチ回路６、９、
１２を閉じる。このとき容量２、３を含む信号経路はオ
ン状態になる。そして、容量２、３の容量比で決定され
る利得にしたがって、入力電圧が増幅される。クロック
φ１からφ２に変わったとき、出力電圧の値が大きく変
化するため、仮想接地端子の電位はクロックφ１からφ
２に変わるときに変化する。その変化量は、出力電圧の
変化量を演算増幅器のオープンループ利得で割ったもの
に相当し、この変化量が大きいほど、利得誤差は大きく
なる。高周波入力信号に対しては、その変化量が予測型
増幅回路のそれよりも大きくなるため、非予測型増幅回
路の方が利得誤差が大きくなる。
【０００６】図９の回路の直流利得誤差は次の式で表さ
れる。 （１＋Ｃ1／Ｃ2）μ2 （１） 一方、図３の回路における直流利得誤差は次の式で表さ
れる。 （１＋Ｃ1／Ｃ2）2μ2 （２） ここで、Ｃ1、Ｃ2はそれぞれ容量２、３を指し、μは演
算増幅器１のオープンループ直流利得の逆数にあたる。
増幅回路において通常Ｃ1／Ｃ2は1よりかなり大きいの
で、（２）式における直流利得誤差は（１）式に比べて
ずっと大きくなる。したがって、低い周波数の信号に対
しては、予測型増幅回路の利得誤差は非予測型増幅回路
のそれよりも大きくなるという課題を有していた。ま
た、文献１に示される従来の予測型増幅回路では、文献
２に示される非予測型増幅回路に比べて、多くの追加部
品を必要とするという課題があった。
れる。 （１＋Ｃ1／Ｃ2）μ2 （１） 一方、図３の回路における直流利得誤差は次の式で表さ
れる。 （１＋Ｃ1／Ｃ2）2μ2 （２） ここで、Ｃ1、Ｃ2はそれぞれ容量２、３を指し、μは演
算増幅器１のオープンループ直流利得の逆数にあたる。
増幅回路において通常Ｃ1／Ｃ2は1よりかなり大きいの
で、（２）式における直流利得誤差は（１）式に比べて
ずっと大きくなる。したがって、低い周波数の信号に対
しては、予測型増幅回路の利得誤差は非予測型増幅回路
のそれよりも大きくなるという課題を有していた。ま
た、文献１に示される従来の予測型増幅回路では、文献
２に示される非予測型増幅回路に比べて、多くの追加部
品を必要とするという課題があった。
【０００７】
【課題を解決するための手段】上記課題を解決するため
に、この発明は、予測型増幅回路の予測経路に用いられ
る入力側の容量が、演算増幅器のオフセット電圧の影響
を受けにくくなるように、クロックφ１のときにのみ、
その容量において電荷の増減を生じる構成とした。上記
のように構成された予測型増幅回路では、本経路を通し
て増幅される信号だけでなく、予測経路を通して増幅さ
れる信号も演算増幅器のオフセット電圧の影響を受けに
くくなるため、仮想接地端子の電位変動がさらに小さく
なる。したがって低周波信号に対して利得誤差を小さく
保つことができる。また高周波信号に対しても、予測型
動作のために利得誤差が小さくなる。
に、この発明は、予測型増幅回路の予測経路に用いられ
る入力側の容量が、演算増幅器のオフセット電圧の影響
を受けにくくなるように、クロックφ１のときにのみ、
その容量において電荷の増減を生じる構成とした。上記
のように構成された予測型増幅回路では、本経路を通し
て増幅される信号だけでなく、予測経路を通して増幅さ
れる信号も演算増幅器のオフセット電圧の影響を受けに
くくなるため、仮想接地端子の電位変動がさらに小さく
なる。したがって低周波信号に対して利得誤差を小さく
保つことができる。また高周波信号に対しても、予測型
動作のために利得誤差が小さくなる。
【０００８】
【発明の実施の形態】以下に、この発明の実施の形態を
図面に基づいて説明する。図１は、この発明による予測
型増幅回路の構成図の一例である。そして図２は、この
予測型増幅回路に用いられるクロック、入力信号、およ
び出力信号の波形である。入力信号はクロックφ１の立
ち上がりでのみ変化するようにあらかじめサンプルアン
ドホールドされているものとする。
図面に基づいて説明する。図１は、この発明による予測
型増幅回路の構成図の一例である。そして図２は、この
予測型増幅回路に用いられるクロック、入力信号、およ
び出力信号の波形である。入力信号はクロックφ１の立
ち上がりでのみ変化するようにあらかじめサンプルアン
ドホールドされているものとする。
【０００９】初めのクロックφ１でスイッチ回路７、
８、１０、１１を閉じる。一方スイッチ回路６、９、１
２は、すでに開いた状態になっている。このとき容量
４、５を含む信号経路（予測経路）はオン状態になる。
容量４は入力電圧の変化分に比例した電荷を容量５に与
える。このようにして、出力電圧は次のクロックφ２で
予測される値に非常に近くなる。
８、１０、１１を閉じる。一方スイッチ回路６、９、１
２は、すでに開いた状態になっている。このとき容量
４、５を含む信号経路（予測経路）はオン状態になる。
容量４は入力電圧の変化分に比例した電荷を容量５に与
える。このようにして、出力電圧は次のクロックφ２で
予測される値に非常に近くなる。
【００１０】仮想接地端子の電圧をＶosとすると、現在
のクロックφ１において容量４に蓄えられる電圧はＶos
−Ｖin(n)で表される。一方、１周期前のクロックφ１
において容量４に蓄えられる電圧は、Ｖos−Ｖin(n-1)
で与えられる。したがって、容量４に蓄えられる電圧の
変化分は、Ｖin(n-1)−Ｖin(n)となり、仮想接地端子の
もつオフセット電圧は、現在のクロックφ１と1周期前
のクロックφ１のあいだで相殺される。それゆえに、容
量４、５の容量比で決定される利得にしたがって入力電
圧が増幅される際に、オフセット電圧による影響は低減
される。
のクロックφ１において容量４に蓄えられる電圧はＶos
−Ｖin(n)で表される。一方、１周期前のクロックφ１
において容量４に蓄えられる電圧は、Ｖos−Ｖin(n-1)
で与えられる。したがって、容量４に蓄えられる電圧の
変化分は、Ｖin(n-1)−Ｖin(n)となり、仮想接地端子の
もつオフセット電圧は、現在のクロックφ１と1周期前
のクロックφ１のあいだで相殺される。それゆえに、容
量４、５の容量比で決定される利得にしたがって入力電
圧が増幅される際に、オフセット電圧による影響は低減
される。
【００１１】クロックφ１の立ち下がりでスイッチ回路
７、８、１０、１１を開いたあと、次のクロックφ２の
立ち上がりでスイッチ回路６、９、１２を閉じる。この
とき容量２、３を含む信号経路（本経路）はオン状態に
なり、入力電圧が容量２、３の容量比で決定される利得
にしたがって、増幅される。ここでも容量２、３の容量
比と容量４、５の容量比は等しくなるように設定してあ
る。
７、８、１０、１１を開いたあと、次のクロックφ２の
立ち上がりでスイッチ回路６、９、１２を閉じる。この
とき容量２、３を含む信号経路（本経路）はオン状態に
なり、入力電圧が容量２、３の容量比で決定される利得
にしたがって、増幅される。ここでも容量２、３の容量
比と容量４、５の容量比は等しくなるように設定してあ
る。
【００１２】図２に示されるように、クロックφ１にお
ける出力電圧の値は、クロックφ２における出力電圧に
ほぼ等しい値になるため、演算増幅器１の反転入力端子
（仮想接地）の電位はφ１とφ２のあいだでほぼ一定に
なる。そのため仮想接地に接続される容量２、３に蓄え
られる電荷は、演算増幅器１のオフセット電圧の影響を
受けにくいだけでなく、有限なオープンループ利得の影
響も受けにくくなる。予測経路の容量４に蓄えられる電
圧は演算増幅器１のオフセット電圧を含まない。そのた
め容量４、５を含む予測経路による出力電圧が、演算増
幅器１のオフセット電圧の影響を受けにくくなって、仮
想接地端子における誤差電圧が低減される。図１の回路
における直流利得誤差は（２）式で与えられる。したが
って本発明の予測型増幅回路は従来の予測型増幅回路に
比べて直流および低周波入力信号に対して利得誤差を低
減することができる。
ける出力電圧の値は、クロックφ２における出力電圧に
ほぼ等しい値になるため、演算増幅器１の反転入力端子
（仮想接地）の電位はφ１とφ２のあいだでほぼ一定に
なる。そのため仮想接地に接続される容量２、３に蓄え
られる電荷は、演算増幅器１のオフセット電圧の影響を
受けにくいだけでなく、有限なオープンループ利得の影
響も受けにくくなる。予測経路の容量４に蓄えられる電
圧は演算増幅器１のオフセット電圧を含まない。そのた
め容量４、５を含む予測経路による出力電圧が、演算増
幅器１のオフセット電圧の影響を受けにくくなって、仮
想接地端子における誤差電圧が低減される。図１の回路
における直流利得誤差は（２）式で与えられる。したが
って本発明の予測型増幅回路は従来の予測型増幅回路に
比べて直流および低周波入力信号に対して利得誤差を低
減することができる。
【００１３】次に、図１において、スイッチ回路１０を
取り去って、容量４とこの増幅回路の入力端子を短絡接
続した回路を図４に示す。この回路では、予測経路の容
量４に蓄えられる電圧は演算増幅器１のオフセット電圧
を含むため、容量４、５を含む予測経路による出力電圧
が、演算増幅器１のオフセット電圧の影響を受けてしま
う。このため利得誤差が図３に示される従来の予測型増
幅回路程度まで増加するが、図３の回路よりも少ない数
の回路部品を用いて図３の回路と同様の特性を実現する
ことができる。
取り去って、容量４とこの増幅回路の入力端子を短絡接
続した回路を図４に示す。この回路では、予測経路の容
量４に蓄えられる電圧は演算増幅器１のオフセット電圧
を含むため、容量４、５を含む予測経路による出力電圧
が、演算増幅器１のオフセット電圧の影響を受けてしま
う。このため利得誤差が図３に示される従来の予測型増
幅回路程度まで増加するが、図３の回路よりも少ない数
の回路部品を用いて図３の回路と同様の特性を実現する
ことができる。
【００１４】さらに、図４において容量５と演算増幅器
１の出力端子の間にスイッチ回路１５を挿入した回路を
図５に示す。この回路でも、予測経路の容量４に蓄えら
れる電圧は演算増幅器１のオフセット電圧を含むため、
利得誤差が図３に示される従来の予測型増幅回路程度ま
で増加するが回路部品の数を低減することができる。ま
た、図４において容量５とスイッチ回路１１の間にスイ
ッチ回路１５を挿入した回路を図６に示す。この回路で
も、予測経路の容量４に蓄えられる電圧は演算増幅器１
のオフセット電圧を含むため、利得誤差が図３に示され
る従来の予測型増幅回路程度まで増加するが回路部品の
数を低減することができる。
１の出力端子の間にスイッチ回路１５を挿入した回路を
図５に示す。この回路でも、予測経路の容量４に蓄えら
れる電圧は演算増幅器１のオフセット電圧を含むため、
利得誤差が図３に示される従来の予測型増幅回路程度ま
で増加するが回路部品の数を低減することができる。ま
た、図４において容量５とスイッチ回路１１の間にスイ
ッチ回路１５を挿入した回路を図６に示す。この回路で
も、予測経路の容量４に蓄えられる電圧は演算増幅器１
のオフセット電圧を含むため、利得誤差が図３に示され
る従来の予測型増幅回路程度まで増加するが回路部品の
数を低減することができる。
【００１５】最後に、図１の回路を２入力２出力の完全
差動型にした回路を図７に示す。この回路では、２つの
入力端子と２つの出力端子をもつ演算増幅器が用いられ
る。回路の動作は図１に示される回路とほぼ同じになる
が、完全差動型のために、クロックフィードスルーノイ
ズが低減され、電源電圧変動除去比と同相除去比が向上
するなどの効果が得られる。
差動型にした回路を図７に示す。この回路では、２つの
入力端子と２つの出力端子をもつ演算増幅器が用いられ
る。回路の動作は図１に示される回路とほぼ同じになる
が、完全差動型のために、クロックフィードスルーノイ
ズが低減され、電源電圧変動除去比と同相除去比が向上
するなどの効果が得られる。
【００１６】これらの回路の動作を確認するため、スイ
ットキャップ(SWITCAP)を用いてシミュレーションを行
った。その結果を図８に示す。図８において、文献２の
非予測型増幅回路は低周波入力信号に対しては低い利得
誤差を示すが、入力周波数が高くなるにつれて、利得誤
差は増大する。図３に示される文献１の予測型増幅回路
と図４の回路の特性はほぼ一致している。文献２の非予
測型増幅回路に比べて、高い周波数において利得誤差が
かなり小さく保たれるが、低い周波数においては利得誤
差は大きい値を示している。一方、図１の回路は広い範
囲にわたって、利得誤差が低い値に保たれていることが
わかる。
ットキャップ(SWITCAP)を用いてシミュレーションを行
った。その結果を図８に示す。図８において、文献２の
非予測型増幅回路は低周波入力信号に対しては低い利得
誤差を示すが、入力周波数が高くなるにつれて、利得誤
差は増大する。図３に示される文献１の予測型増幅回路
と図４の回路の特性はほぼ一致している。文献２の非予
測型増幅回路に比べて、高い周波数において利得誤差が
かなり小さく保たれるが、低い周波数においては利得誤
差は大きい値を示している。一方、図１の回路は広い範
囲にわたって、利得誤差が低い値に保たれていることが
わかる。
【００１７】
【発明の効果】図１の回路において予測経路におけるオ
フセット電圧の影響を低減するため、クロックφ１のと
きにのみ、容量４が電荷の増減を生じる構成とした。こ
れにより予測型増幅回路の利得誤差を高い周波数だけで
なく低い周波数についても低減することができる。また
スイッチ回路の追加が図３の従来の予測型増幅回路に比
べて少なくなるので、回路を小さくすることができる。
さらに、予測経路の容量が１周期毎に放電する従来の予
測型増幅回路に比べて、消費電力も低減することができ
る。
フセット電圧の影響を低減するため、クロックφ１のと
きにのみ、容量４が電荷の増減を生じる構成とした。こ
れにより予測型増幅回路の利得誤差を高い周波数だけで
なく低い周波数についても低減することができる。また
スイッチ回路の追加が図３の従来の予測型増幅回路に比
べて少なくなるので、回路を小さくすることができる。
さらに、予測経路の容量が１周期毎に放電する従来の予
測型増幅回路に比べて、消費電力も低減することができ
る。
【００１８】図４、５、６の回路においてはクロックφ
１とφ２の両方で容量４が電荷の増減を生じるため、予
測経路におけるオフセット電圧の影響は低減されない。
したがって利得誤差は、図３に示される従来の予測型増
幅回路と同程度となる。しかしながらスイッチ回路の追
加が図３の従来の予測型増幅回路に比べて少なくなるの
で、回路を小さくすることができるという利点がある。
さらに、予測経路の容量が１周期毎に放電する従来の予
測型増幅回路に比べて、消費電力も低減することができ
る。
１とφ２の両方で容量４が電荷の増減を生じるため、予
測経路におけるオフセット電圧の影響は低減されない。
したがって利得誤差は、図３に示される従来の予測型増
幅回路と同程度となる。しかしながらスイッチ回路の追
加が図３の従来の予測型増幅回路に比べて少なくなるの
で、回路を小さくすることができるという利点がある。
さらに、予測経路の容量が１周期毎に放電する従来の予
測型増幅回路に比べて、消費電力も低減することができ
る。
【図１】本発明の予測型増幅回路の構成図である。
【図２】本発明の予測型増幅回路で用いられるクロッ
ク、入力信号、および出力信号の波形である。
ク、入力信号、および出力信号の波形である。
【図３】従来の予測型増幅回路の構成図である。
【図４】本発明の予測型増幅回路の他の構成図である。
【図５】本発明の予測型増幅回路の他の構成図である。
【図６】本発明の予測型増幅回路の他の構成図である。
【図７】本発明の予測型増幅回路の他の構成図である。
【図８】利得誤差の周波数依存性のシミュレーション結
果である。
果である。
【図９】従来の非予測型増幅回路の構成図である。
１ 演算増幅器 ２、３、４、５、１６、１７、１８、１９ 容量 ６、７、８、９、１０、１１、１２、１３、１４、１
５：２０、２１、２２、２３、２４、２５、２６、２
７、２８、２９ スイッチ回路
５：２０、２１、２２、２３、２４、２５、２６、２
７、２８、２９ スイッチ回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年７月３１日（２０００．７．３
１）
１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項１】 一対の入力端子と一対の出力端子を有す
る演算増幅器と第1の入力信号Ｖｉｎ−を入力する前記
入力端子の一方の端子に接続され、第２のクロックによ
り開閉する第１のスイッチと、 前記第１のスイッチと前記一方の入力端子との間の配線
に設けられた第１の容量と、 前記第１のスイッチと前記第１の容量との間の配線と、
接地との間の配線に設けられ、第１のクロックにて開閉
する第２のスイッチと、 前記出力端子の一方の出力端子と前記一方の入力端子と
の間の配線に設けられ、第２のクロックにて開閉する第
３のスイッチと、 前記一方の入力端子と前記第３のスイッチとの間の配線
に設けられた第２の容量と、 前記第３のスイッチと前記第２の容量との配線と、接地
との間の配線に設けられ第１のクロックにて開閉する第
４のスイッチと、 前記入力信号Ｖｉｎ−と前記一方の出力端子との間に新
たな配線に直列に設けられた、前記入力信号Ｖｉｎ−に
近い順の第３及び第４の容量と、 前記第３の容量と第４の容量との間の配線と、前記一方
の入力端子と前記第１の容量との間の配線を接続する配
線に設けられ、第１のクロックにて開閉する第５のスイ
ッチと、 前記第３の容量と前記第４の容量との間の配線と、接地
との間の配線に設けられ第２のクロックにて開閉する第
６のスイッチと、 前記入力信号Ｖｉｎ−と前記第３の容量との間に設けら
れ、第１のクロックにて開閉する第７スイッチと、 第２の入力信号Ｖｉｎ＋を入力する前記入力端子の他方
の端子に接続され、第２のクロックにより開閉する第８
のスイッチと、 前記第８のスイッチと前記他方の入力端子との間の配線
に設けられた第５の容量と、 前記第８のスイッチと前記第１の容量との間の配線と、
接地との間の配線に設けられ、第１のクロックにて開閉
する第９のスイッチと、 前記出力端子の他方の出力端子と前記他方の入力端子と
の間の配線に設けられ、第２のクロックにて開閉する第
１０のスイッチと、 前記他方の入力端子と前記第１０のスイッチとの間の配
線に設けられた第６の容量と、 前記第１０のスイッチと前記第６の容量との配線と、接
地との間の配線に設けられ第１のクロックにて開閉する
第１１のスイッチと、 前記入力信号Ｖｉｎ＋と前記他方の出力端子との間に新
たな配線に直列に設けられた、前記入力信号Ｖｉｎ＋に
近い順の第７及び第８の容量と、 前記第７の容量と第８の容量との間の配線と、前記他方
の入力端子と前記第５の容量との間の配線を接続する配
線に設けられ、第１のクロックにて開閉する第１２のス
イッチと、 前記第７の容量と前記第８の容量との間の配線と、接地
との間の配線に設けられ第２のクロックにて開閉する第
１３のスイッチと、 前記入力信号Ｖｉｎ＋と前記第７の容量との間に設けら
れ、第１のクロックにて開閉する第１４スイッチと、か
らなることを特徴とする予測型増幅回路。 ─────────────────────────────────────────────────────
る演算増幅器と第1の入力信号Ｖｉｎ−を入力する前記
入力端子の一方の端子に接続され、第２のクロックによ
り開閉する第１のスイッチと、 前記第１のスイッチと前記一方の入力端子との間の配線
に設けられた第１の容量と、 前記第１のスイッチと前記第１の容量との間の配線と、
接地との間の配線に設けられ、第１のクロックにて開閉
する第２のスイッチと、 前記出力端子の一方の出力端子と前記一方の入力端子と
の間の配線に設けられ、第２のクロックにて開閉する第
３のスイッチと、 前記一方の入力端子と前記第３のスイッチとの間の配線
に設けられた第２の容量と、 前記第３のスイッチと前記第２の容量との配線と、接地
との間の配線に設けられ第１のクロックにて開閉する第
４のスイッチと、 前記入力信号Ｖｉｎ−と前記一方の出力端子との間に新
たな配線に直列に設けられた、前記入力信号Ｖｉｎ−に
近い順の第３及び第４の容量と、 前記第３の容量と第４の容量との間の配線と、前記一方
の入力端子と前記第１の容量との間の配線を接続する配
線に設けられ、第１のクロックにて開閉する第５のスイ
ッチと、 前記第３の容量と前記第４の容量との間の配線と、接地
との間の配線に設けられ第２のクロックにて開閉する第
６のスイッチと、 前記入力信号Ｖｉｎ−と前記第３の容量との間に設けら
れ、第１のクロックにて開閉する第７スイッチと、 第２の入力信号Ｖｉｎ＋を入力する前記入力端子の他方
の端子に接続され、第２のクロックにより開閉する第８
のスイッチと、 前記第８のスイッチと前記他方の入力端子との間の配線
に設けられた第５の容量と、 前記第８のスイッチと前記第１の容量との間の配線と、
接地との間の配線に設けられ、第１のクロックにて開閉
する第９のスイッチと、 前記出力端子の他方の出力端子と前記他方の入力端子と
の間の配線に設けられ、第２のクロックにて開閉する第
１０のスイッチと、 前記他方の入力端子と前記第１０のスイッチとの間の配
線に設けられた第６の容量と、 前記第１０のスイッチと前記第６の容量との配線と、接
地との間の配線に設けられ第１のクロックにて開閉する
第１１のスイッチと、 前記入力信号Ｖｉｎ＋と前記他方の出力端子との間に新
たな配線に直列に設けられた、前記入力信号Ｖｉｎ＋に
近い順の第７及び第８の容量と、 前記第７の容量と第８の容量との間の配線と、前記他方
の入力端子と前記第５の容量との間の配線を接続する配
線に設けられ、第１のクロックにて開閉する第１２のス
イッチと、 前記第７の容量と前記第８の容量との間の配線と、接地
との間の配線に設けられ第２のクロックにて開閉する第
１３のスイッチと、 前記入力信号Ｖｉｎ＋と前記第７の容量との間に設けら
れ、第１のクロックにて開閉する第１４スイッチと、か
らなることを特徴とする予測型増幅回路。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年８月２３日（２０００．８．２
３）
３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
Claims (1)
- 【請求項１】 ２入力と２出力を有する演算増幅器と、
それぞれがスイッチと容量からなる入力回路部とフィー
ドバック回路部とを有する本経路と、それぞれが容量か
ら、もしくはスイッチと容量からなる入力回路部とフィ
ードバック回路部とを有する予測経路とを、前記演算増
幅器の入出力に対応して２経路有する予測型増幅回路で
あって、それぞれの経路の本経路と予測経路は、第１の
クロックで、前記予測経路がアクティブ、前記本経路が
非アクティブとなり、前記予測経路の前記入力回路部の
容量と前記フィードバック回路部の容量との結合点の電
位が前記演算増幅器の入力端子に供給され、第２のクロ
ックで、前記予測経路が非アクティブ、前記本経路がア
クティブとなり、前記本経路の入力回路部の容量とフィ
ードバック回路部の容量との接続点の電位が前記演算増
幅器の入力端子に供給されるとともに、前記予測経路の
前記入力回路部の容量と前記フィードバック回路部の容
量のうち少なくとも一方の容量の一方の端子が開放状態
となるように構成されたことを特徴とする２入力２出力
の予測型増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000222791A JP3748367B2 (ja) | 1997-01-06 | 2000-07-24 | 予測型増幅回路 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09000226A JP3128521B2 (ja) | 1997-01-06 | 1997-01-06 | 予測型増幅回路 |
| JP2000222791A JP3748367B2 (ja) | 1997-01-06 | 2000-07-24 | 予測型増幅回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09000226A Division JP3128521B2 (ja) | 1997-01-06 | 1997-01-06 | 予測型増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053557A true JP2001053557A (ja) | 2001-02-23 |
| JP3748367B2 JP3748367B2 (ja) | 2006-02-22 |
Family
ID=11468056
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09000226A Expired - Lifetime JP3128521B2 (ja) | 1997-01-06 | 1997-01-06 | 予測型増幅回路 |
| JP2000222791A Expired - Lifetime JP3748367B2 (ja) | 1997-01-06 | 2000-07-24 | 予測型増幅回路 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09000226A Expired - Lifetime JP3128521B2 (ja) | 1997-01-06 | 1997-01-06 | 予測型増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP3128521B2 (ja) |
-
1997
- 1997-01-06 JP JP09000226A patent/JP3128521B2/ja not_active Expired - Lifetime
-
2000
- 2000-07-24 JP JP2000222791A patent/JP3748367B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10200341A (ja) | 1998-07-31 |
| JP3748367B2 (ja) | 2006-02-22 |
| JP3128521B2 (ja) | 2001-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0645875A (ja) | スイッチトキャパシタ回路 | |
| EP0234655B1 (en) | Transconductance amplifier | |
| US7535323B2 (en) | Bulk acoustic wave filter with reduced nonlinear signal distortion | |
| KR100190766B1 (ko) | 고조파 왜곡을 감소시킨 스위치드 캐패시터 디지탈-아날로그변환기 | |
| US4429282A (en) | Offset-nulled sample-and-hold amplifier | |
| US20030146786A1 (en) | ADC having chopper offset cancellation | |
| US6037836A (en) | Switched-capacitor amplifier circuit | |
| EP1783897B1 (en) | Switched-capacitor amplifier arrangement and method | |
| US20090212855A1 (en) | Feedback technique and filter and method | |
| KR20000076590A (ko) | 필터 회로 | |
| US20020089366A1 (en) | Replica network for linearizing switched capacitor circuits | |
| JP2000022500A (ja) | スイッチトキャパシタ回路 | |
| JPS60229513A (ja) | 同相モード二重帰還形の広帯城増幅器 | |
| US6313687B1 (en) | Variable impedance circuit | |
| JPH10233649A (ja) | フィルタ | |
| US6384641B1 (en) | Signal sampling circuit with high frequency noise immunity and method therefor | |
| JP2001053557A (ja) | 予測型増幅回路 | |
| JP5456896B2 (ja) | スイッチング増幅器回路構成およびスイッチング増幅の方法 | |
| JPH0730342A (ja) | 演算増幅回路 | |
| Muñiz-Montero et al. | Low frequency, current mode programmable KHN filters using large-valued active resistors | |
| US20220407476A1 (en) | Dc-blocking amplifier with aliasing tone cancellation circuit | |
| Leung et al. | Optimum nested Miller compensation for low-voltage low-power CMOS amplifier design | |
| KR100213240B1 (ko) | 이중 입력 연산 상호 콘덕턴스 증폭기를 이용한 필터 | |
| JPH0624313B2 (ja) | スイツチトキヤパシタ回路 | |
| JPH05129833A (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031225 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131209 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |