JP2001053231A - Lsi package - Google Patents
Lsi packageInfo
- Publication number
- JP2001053231A JP2001053231A JP11221965A JP22196599A JP2001053231A JP 2001053231 A JP2001053231 A JP 2001053231A JP 11221965 A JP11221965 A JP 11221965A JP 22196599 A JP22196599 A JP 22196599A JP 2001053231 A JP2001053231 A JP 2001053231A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- ground
- lsi
- lsi package
- package according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、ＬＳＩパッケー
ジに関するものであり、特に、プローブにより外部から
直接、シリコンチップの電源ノイズをモニタできる手段
を設け、電源用デカップリングコンデンサの必要性を容
易に判断できるようにする。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LSI package, and more particularly to a means for monitoring the power supply noise of a silicon chip directly from the outside by means of a probe to easily determine the necessity of a power supply decoupling capacitor. It can be so.
【０００２】[0002]
【従来の技術】ＬＳＩは、シリコンチップをパッケージ
に実装している。そして、シリコンチップ上の電源およ
びグランドは、プリント板の電源およびグランドと、パ
ッケージのリードで接続されており、この間にインダク
タンスが存在する。そして、ＬＳＩに急峻な電流変化が
起こると、このインダクタンスの影響を受け、電圧降下
が発生し、ＬＳＩ外部に接続されたデカップリングコン
デンサでは安定した電源電圧が供給できず、インダクタ
ンスの少ない内部にデカップリングコンデンサを付ける
ことがある。特に、最近の高速ＬＳＩでは、電源用のデ
カップリングコンデンサをプリント板のみではなく、パ
ッケージ上に取り付けるものがある。2. Description of the Related Art In an LSI, a silicon chip is mounted on a package. The power supply and the ground on the silicon chip are connected to the power supply and the ground of the printed board by the lead of the package, and there is an inductance between them. When a sharp current change occurs in the LSI, a voltage drop occurs due to the influence of this inductance, and a stable power supply voltage cannot be supplied by a decoupling capacitor connected outside of the LSI. A ring capacitor may be attached. In particular, in some recent high-speed LSIs, a decoupling capacitor for a power supply is mounted not only on a printed board but also on a package.
【０００３】図１３に、従来のＬＳＩの構造図を示す。
図中、１３０１はシリコンチップ、１３０２はパッケー
ジ、１３０４は電源用のデカップリングコンデンサパッ
ドである。FIG. 13 shows a structure diagram of a conventional LSI.
In the figure, 1301 is a silicon chip, 1302 is a package, and 1304 is a decoupling capacitor pad for power supply.
【０００４】図１４に、従来のＬＳＩの電源の等価回路
図を示す。ＬＳＩがＩ／Ｏバッファとコアブロックとで
構成されているとすると、電源ＶｄｄとＩ／Ｏバッファ
の電源端子との間に、インダクタンスＬ１、Ｌ２があ
り、グランドＧＮＤとＩ／Ｏバッファのグランド端子と
の間に、インダクタンスＬ４、Ｌ５が存在する。また、
コアブロックの電源端子は、インダクタンスＬ３を介し
て、インダクタンスＬ１とインダクタンスＬ２間に接続
され、コアブロックのグランド端子は、インダクタンス
Ｌ６を介して、インダクタンスＬ４とインダクタンスＬ
５間に接続されるようになる。FIG. 14 shows an equivalent circuit diagram of a conventional LSI power supply. Assuming that the LSI is composed of an I / O buffer and a core block, there are inductances L1 and L2 between the power supply Vdd and the power supply terminal of the I / O buffer, and the ground GND and the ground terminal of the I / O buffer are provided. And inductances L4 and L5. Also,
The power terminal of the core block is connected between the inductance L1 and the inductance L2 via the inductance L3, and the ground terminal of the core block is connected to the inductance L4 and the inductance L via the inductance L6.
5 between them.
【０００５】そして、ＬＳＩ内部にデカップリングコン
デンサを付けるため、インダクタンスＬ１とインダクタ
ンスＬ２の間と、インダクタンスＬ４とインダクタンス
Ｌ５の間とに、デカップリングコンデンサパッド１３０
４が設けられている。In order to attach a decoupling capacitor inside the LSI, a decoupling capacitor pad 130 is provided between the inductance L1 and the inductance L2 and between the inductance L4 and the inductance L5.
4 are provided.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、図１３
に示す従来技術では、デカップリングコンデンサの必要
性は、直接、電源ノイズを測定できないため、ＬＳＩの
動作マージンで推定するしかないという問題点があっ
た。However, FIG.
In the prior art shown in (1), the necessity of the decoupling capacitor has a problem that the power supply noise cannot be directly measured, so that the decoupling capacitor must be estimated from the operation margin of the LSI.
【０００７】[0007]
【課題を解決するための手段】この発明は上記のような
問題点を考慮してなされたもので、ＬＳＩパッケージに
おいて、プローブにより外部から直接、シリコンチップ
の電源ノイズをモニタできる手段を設けることにより、
電源用デカップリングコンデンサの必要性を容易に判断
する。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems, and is provided by providing a means for monitoring the power supply noise of a silicon chip directly from the outside with a probe in an LSI package. ,
Easily determine the need for power supply decoupling capacitors.
【０００８】[0008]
【発明の実施の形態】（１）ＬＳＩパッケージにおい
て、プローブにより外部から直接、電源ノイズをモニタ
できる手段を設けることにより、電源用デカップリング
コンデンサの必要性を容易に判断することが可能とな
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS (1) By providing a means for directly monitoring power supply noise from the outside with a probe in an LSI package, the necessity of a power supply decoupling capacitor can be easily determined.
【０００９】（２）（１）記載のＬＳＩパッケージにお
いて、電源とグランドの観測点を、任意のブロックの電
源とグランドとすることにより、ブロック毎の電源ノイ
ズを区別することが可能となる。(2) In the LSI package described in (1), by setting the observation points of the power supply and the ground to the power supply and the ground of an arbitrary block, it is possible to distinguish the power supply noise of each block.
【００１０】（３）（１）記載のＬＳＩパッケージにお
いて、電源とグランドの観測点を、入出力バッファまた
はコアブロックの電源とグランドとすることにより、入
出力バッファまたはコアブロック毎の電源ノイズを区別
することが可能となる。(3) In the LSI package described in (1), the power supply noise is distinguished for each input / output buffer or core block by using the power supply and ground observation points as the power supply and ground of the input / output buffer or core block. It is possible to do.
【００１１】（４）（１）記載のＬＳＩパッケージにお
いて、電源とグランドの観測点を、デジタルブロックま
たはアナログブロックの電源とグランドとすることによ
り、デジタルブロックまたはアナログブロック毎の電源
ノイズを区別することが可能となる。(4) In the LSI package described in (1), power supply noise is distinguished for each digital block or analog block by setting the power supply and ground observation points to the power supply and ground of a digital block or an analog block. Becomes possible.
【００１２】（５）（１）記載のＬＳＩパッケージにお
いて、電源とグランドの観測点を、グランドピンから一
番遠くにすることにより、電源ノイズの一番大きなもの
をモニタすることが可能となる。(5) In the LSI package described in (1), by setting the observation points of the power supply and the ground farthest from the ground pin, it becomes possible to monitor the power supply noise which is the largest.
【００１３】（６）（１）記載のＬＳＩパッケージにお
いて、電源とグランドの観測点を、シリコンチップの任
意の場所から複数とることにより、シリコンチップ内の
ノイズ分布をモニタすることが可能となる。(6) In the LSI package described in (1), it is possible to monitor the noise distribution in the silicon chip by taking a plurality of observation points of the power supply and the ground from arbitrary locations on the silicon chip.
【００１４】（７）（１）記載のＬＳＩパッケージにお
いて、モニタ配線が、ノイズ対策のための電源とグラン
ドのリードとして使用できるようにすることにより、電
源ノイズをモニタするほかに、追加用の電源とグランド
として使用することが可能となる。(7) In the LSI package described in (1), the monitor wiring can be used as a lead of a power supply and a ground for noise suppression, so that the power supply noise can be monitored and an additional power supply can be used. And can be used as ground.
【００１５】（８）（１）記載のＬＳＩパッケージにお
いて、モニタ配線の途中に、デカップリングコンデンサ
を追加できるようにすることにより、容易にノイズ対策
を施すことが可能となる。(8) In the LSI package described in (1), a noise countermeasure can be easily taken by adding a decoupling capacitor in the middle of the monitor wiring.
【００１６】（９）（１）〜（８）のいずれかに記載の
ＬＳＩパッケージにおいて、モニタ配線を３線コープレ
ーナとすることにより、モニタ配線を１層で配線するこ
とができる。(9) In the LSI package described in any one of (1) to (8), the monitor wiring can be wired in one layer by using a three-wire coplanar monitor wiring.
【００１７】（１０）（１）〜（８）のいずれかに記載
のＬＳＩパッケージにおいて、モニタ配線を２線式とす
ることにより、モニタ配線の配線本数を少なくすること
ができる。(10) In the LSI package described in any one of (1) to (8), the number of monitor wirings can be reduced by using a two-wire monitor wiring.
【００１８】（１１）（１）〜（８）のいずれかに記載
のＬＳＩパッケージにおいて、モニタ配線を同軸タイプ
とすることにより、外部の影響をなくした電源ノイズを
測定することができる。(11) In the LSI package according to any one of (1) to (8), the power supply noise without external influence can be measured by using a coaxial monitor wiring.
【００１９】（１２）（１）〜（８）のいずれかに記載
のＬＳＩパッケージにおいて、モニタ配線をストリップ
ラインとすることにより、モニタ配線を作りやすくする
ことができる。(12) In the LSI package described in any one of (1) to (8), the monitor wiring can be easily formed by using a strip line as the monitor wiring.
【００２０】（１３）（１）〜（１２）のいずれかに記
載のＬＳＩパッケージにおいて、特性インピーダンス
を、プローブの電源側接続点とグランド側接続点との間
のインピーダンスより数十倍にすることにより、誤差の
ない、正確な電源ノイズを測定することができる。(13) In the LSI package according to any one of (1) to (12), the characteristic impedance is set to several tens of times higher than the impedance between the power supply side connection point and the ground side connection point of the probe. Accordingly, it is possible to accurately measure the power supply noise without any error.
【００２１】[0021]
【実施例】図１に、本発明のＬＳＩの構造例図を示す。
図中、１はシリコンチップ、２はパッケージ、３はシリ
コンチップ１の電源端子Ｖｄｄとグランド端子ＧＮＤに
接続されるモニタパッドである。このモニタパッド３に
電源ノイズを測定するためのプローブを付けることによ
り、容易に電源ノイズを測定することができ、ＬＳＩに
デカップリングコンデンサが必要か否かを簡単に判断す
ることが可能となる。FIG. 1 shows an example of the structure of an LSI according to the present invention.
In the figure, 1 is a silicon chip, 2 is a package, and 3 is a monitor pad connected to the power supply terminal Vdd and the ground terminal GND of the silicon chip 1. By attaching a probe for measuring power supply noise to the monitor pad 3, the power supply noise can be easily measured, and it is possible to easily determine whether or not a decoupling capacitor is necessary for the LSI.
【００２２】図２に、電源とグランドの観測点の一実施
例図（１）を示す。この図は、Ｉ／Ｏバッファとコアブ
ロックが備えられたＬＳＩの電源の等価回路図に、観測
点を示したものであり、Ｉ／Ｏバッファの電源端子側お
よびグランド端子側とモニタパッド３を３線コープレー
ナのモニタ配線で接続したものである。これにより、Ｉ
／Ｏバッファのみの電源ノイズを測定することができ
る。FIG. 2 shows an embodiment (1) of the observation points of the power supply and the ground. This figure shows an observation point in an equivalent circuit diagram of a power supply of an LSI provided with an I / O buffer and a core block. The power supply terminal side and the ground terminal side of the I / O buffer and the monitor pad 3 are connected to each other. It is connected by monitor wiring of a three-wire coplanar. This allows I
Power supply noise of only the / O buffer can be measured.
【００２３】図３に、電源とグランドの観測点の一実施
例図（２）を示す。この図は、Ｉ／Ｏバッファとコアブ
ロックが備えられたＬＳＩの電源の等価回路図に、観測
点を示したものであり、コアブロックの電源端子側およ
びグランド端子側とモニタパッド３を３線コープレーナ
のモニタ配線で接続したものである。これにより、コア
ブロックのみの電源ノイズを測定することができる。FIG. 3 shows an embodiment (2) of the observation points of the power supply and the ground. This figure shows observation points in an equivalent circuit diagram of a power supply of an LSI provided with an I / O buffer and a core block. The power supply terminal side and the ground terminal side of the core block and the monitor pad 3 are connected in three lines. These are connected by coplanar monitor wiring. Thereby, the power supply noise of only the core block can be measured.
【００２４】図４に、電源とグランドの観測点の一実施
例図（３）を示す。この図は、アナログブロックとデジ
タルブロックが備えられたＬＳＩの電源の等価回路図
に、観測点を示したものであり、アナログブロックの電
源端子側およびグランド端子側とモニタパッド３を３線
コープレーナのモニタ配線で接続し、かつデジタルブロ
ックの電源端子側およびグランド端子側とモニタパッド
３を３線コープレーナのモニタ配線で接続したものであ
る。これにより、デジタルブロックおよびアナログブロ
ックのみ電源ノイズを測定することができ、それぞれの
ブロックの電源ノイズを区別することが可能となる。FIG. 4 shows an embodiment (3) of the observation points of the power supply and the ground. This figure shows observation points in an equivalent circuit diagram of a power supply of an LSI provided with an analog block and a digital block. The power supply terminal side and the ground terminal side of the analog block and the monitor pad 3 are connected to a three-wire coplanar. The monitor pads 3 are connected by monitor wiring, and the power supply terminal side and ground terminal side of the digital block and the monitor pad 3 are connected by monitor wiring of a three-wire coplanar. As a result, the power supply noise can be measured only for the digital block and the analog block, and the power supply noise of each block can be distinguished.
【００２５】図５に、電源とグランドの観測点の一実施
例図（４）を示す。図５（ａ）のＬＳＩは、パッケージ
２の矢印Ａで示されるグランドＧＮＤから一番遠くに離
れた矢印Ｂの部分とモニタパッド３を３線コープレーナ
のモニタ配線で接続したものである。また、図５（ｂ）
は上記ＬＳＩの電源の等価回路図である。このように、
グランドから一番遠くに離れたところを観測点にするこ
とにより、電源ノイズの一番大きなものをモニタするこ
とが可能となる。FIG. 5 shows an embodiment (4) of the observation points of the power supply and the ground. In the LSI shown in FIG. 5A, a portion of an arrow B of the package 2 farthest from a ground GND indicated by an arrow A is connected to a monitor pad 3 by a monitor wiring of a three-line coplanar. FIG. 5 (b)
FIG. 2 is an equivalent circuit diagram of the power supply of the LSI. in this way,
By setting the observation point farthest from the ground as the observation point, it is possible to monitor the largest power supply noise.
【００２６】図６に、電源とグランドの観測点の一実施
例図（５）を示す。この例では、シリコンチップ１の４
隅の電源端子およびグランド端子と、モニタパッド３を
３線コープレーナのモニタ配線で接続したものである。
これにより、シリコンチップ内のノイズ分布をモニタす
ることが可能となる。また、シリコンチップ１の任意の
場所に更に多くの観測点を設けることにより、シリコン
チップ内の詳細なノイズ分布をモニタすることが可能と
なる。FIG. 6 shows an embodiment (5) of the observation points of the power supply and the ground. In this example, 4 of the silicon chip 1
The power supply terminal and the ground terminal at the corner and the monitor pad 3 are connected by monitor wiring of a three-line coplanar.
This makes it possible to monitor the noise distribution in the silicon chip. Further, by providing more observation points at arbitrary positions on the silicon chip 1, it is possible to monitor a detailed noise distribution in the silicon chip.
【００２７】図７に、モニタ配線の一実施例図（１）を
示す。この例では、シリコンチップ１の電源端子および
グランド端子と実装用ボール７１とを３線コープレーナ
のモニタ配線で接続したものである。これにより、モニ
タ配線と実装用ボール７１は電源ノイズをモニタするほ
かに、追加用の電源とグランドとして使用することが可
能となる。FIG. 7 shows an embodiment (1) of the monitor wiring. In this example, a power supply terminal and a ground terminal of the silicon chip 1 are connected to mounting balls 71 by monitor wiring of a three-line coplanar. As a result, the monitor wiring and the mounting ball 71 can be used as an additional power supply and ground in addition to monitoring the power supply noise.
【００２８】図８に、モニタ配線の一実施例図（２）を
示す。この例では、シリコンチップ１の電源端子および
グランド端子と実装用ボール７１とを３線コープレーナ
のモニタ配線で接続したものであり、かつモニタ配線の
途中にデカップリングコンデンサ用のパッド８１、８２
を設けたものである。これにより、ノイズ対策にデカッ
プリングコンデンサが必要ならば簡単に追加することが
可能となる。FIG. 8 shows an embodiment (2) of the monitor wiring. In this example, a power supply terminal and a ground terminal of the silicon chip 1 are connected to mounting balls 71 by monitor wiring of a three-wire coplanar, and pads 81 and 82 for decoupling capacitors are provided in the middle of the monitor wiring.
Is provided. This makes it possible to easily add a decoupling capacitor if necessary for noise suppression.
【００２９】図９に、モニタ配線の一実施例図（３）を
示す。これは、３線コープレーナのモニタ配線であり、
モニタ配線を１層で配線することが可能となる。FIG. 9 shows an embodiment (3) of the monitor wiring. This is the monitor wiring of the 3-wire coplanar,
Monitor wiring can be wired in one layer.
【００３０】図１０に、モニタ配線の一実施例図（４）
を示す。これは、２線コープレーナのモニタ配線であ
り、モニタ配線の配線本数を少なくすることが可能とな
る。FIG. 10 shows an embodiment of the monitor wiring (4).
Is shown. This is the monitor wiring of the two-wire coplanar, and the number of monitor wirings can be reduced.
【００３１】図１１に、モニタ配線の一実施例図（５）
を示す。これは、同軸ケーブルのモニタ配線であり、電
源ノイズの測定において、外部の影響をなくすことが可
能となる。FIG. 11 shows an embodiment of the monitor wiring (5).
Is shown. This is a monitor wiring of a coaxial cable, and it is possible to eliminate external influence in measuring power supply noise.
【００３２】図１２に、モニタ配線の一実施例図（６）
を示す。これは、ストリップラインのモニタ配線であ
り、モニタ配線を作りやすくすることが可能となる。FIG. 12 shows an embodiment of the monitor wiring (6).
Is shown. This is the monitor wiring of the strip line, and it is possible to easily make the monitor wiring.
【００３３】また、図９〜図１２に示したモニタ配線に
おいて、モニタ配線の太さや厚さにより特性インピーダ
ンスを変え、特性インピーダンスを電源インピーダンス
の数十倍にすることにより、正確な電源ノイズを測定す
ることが可能となる。In the monitor wiring shown in FIGS. 9 to 12, the characteristic impedance is changed according to the thickness and thickness of the monitor wiring, and the characteristic impedance is made several tens of times the power supply impedance, so that accurate power supply noise can be measured. It is possible to do.
【００３４】[0034]
【発明の効果】この発明は、上記に説明したような形態
で実施され、以下の効果がある。The present invention is embodied in the form described above, and has the following effects.
【００３５】シリコンチップの電源ノイズを的確に、モ
ニタすることができ、デカップリングコンデンサの必要
性を容易に判断することが可能となる。The power supply noise of the silicon chip can be accurately monitored, and the necessity of the decoupling capacitor can be easily determined.
【図１】 本発明のＬＳＩの構造例図である。FIG. 1 is a structural example diagram of an LSI of the present invention.
【図２】 電源とグランドの観測点の一実施例図（１）
である。FIG. 2 is a diagram showing an embodiment of power supply and ground observation points (1)
It is.
【図３】 電源とグランドの観測点の一実施例図（２）
である。FIG. 3 is a diagram showing an embodiment of power supply and ground observation points (2)
It is.
【図４】 電源とグランドの観測点の一実施例図（３）
である。FIG. 4 is a diagram showing an embodiment of power and ground observation points (3)
It is.
【図５】 電源とグランドの観測点の一実施例図（４）
である。FIG. 5 is a diagram illustrating an example of observation points of a power supply and a ground (4).
It is.
【図６】 電源とグランドの観測点の一実施例図（５）
である。FIG. 6 is a diagram illustrating an example of observation points of a power supply and a ground (5).
It is.
【図７】 モニタ配線の一実施例図（１）である。FIG. 7 is a diagram (1) showing one embodiment of a monitor wiring;
【図８】 モニタ配線の一実施例図（２）である。FIG. 8 is a diagram (2) of an embodiment of a monitor wiring;
【図９】 モニタ配線の一実施例図（３）である。FIG. 9 is a diagram (3) of one embodiment of a monitor wiring;
【図１０】 モニタ配線の一実施例図（４）である。FIG. 10 is a diagram (4) showing an embodiment of a monitor wiring;
【図１１】 モニタ配線の一実施例図（５）である。FIG. 11 is a diagram (5) of an embodiment of a monitor wiring;
【図１２】 モニタ配線の一実施例図（６）である。FIG. 12 is a diagram (6) showing an embodiment of a monitor wiring;
【図１３】 従来のＬＳＩの構造図である。FIG. 13 is a structural diagram of a conventional LSI.
【図１４】 従来のＬＳＩの電源の等価回路図である。FIG. 14 is an equivalent circuit diagram of a conventional LSI power supply.
１ シリコンチップ ２ パッケージ ３ モニタパッド 1 silicon chip 2 package 3 monitor pad
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/82 Ｈ０１Ｌ 23/12 Ｑ 23/12 27/04 Ｔ Ｆターム(参考） 2G011 AA02 AC33 AE03 AE11 2G032 AB07 AE14 AF01 AK01 AK03 4M106 AA04 AB20 AD21 AD22 BA01 CA70 DE22 5F038 AZ01 BE09 DF12 DT04 DT11 DT16 EZ20 5F064 BB33 DD44 DD46 EE45 EE52 EE60 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/82 H01L 23/12 Q 23/12 27/04 TF term (Reference) 2G011 AA02 AC33 AE03 AE11 2G032 AB07 AE14 AF01 AK01 AK03 4M106 AA04 AB20 AD21 AD22 BA01 CA70 DE22 5F038 AZ01 BE09 DF12 DT04 DT11 DT16 EZ20 5F064 BB33 DD44 DD46 EE45 EE52 EE60
Claims (13)
ズをモニタできる手段を備えることを特徴とするＬＳＩ
パッケージ。1. An LSI comprising means for directly monitoring power supply noise from outside using a probe.
package.
ックの電源とグランドとする請求項１記載のＬＳＩパッ
ケージ。2. The LSI package according to claim 1, wherein the observation points of the power and the ground are the power and the ground of an arbitrary block.
ファまたはコアブロックの電源とグランドとする請求項
１記載のＬＳＩパッケージ。3. The LSI package according to claim 1, wherein the observation points of the power supply and the ground are the power supply and the ground of the input / output buffer or the core block.
ロックまたはアナログブロックの電源とグランドとする
請求項１記載のＬＳＩパッケージ。4. The LSI package according to claim 1, wherein the observation points of the power supply and the ground are the power supply and the ground of the digital block or the analog block.
ンから一番遠くにする請求項１記載のＬＳＩパッケー
ジ。5. The LSI package according to claim 1, wherein an observation point of the power supply and the ground is located farthest from the ground pin.
ップの任意の場所から複数とる請求項１記載のＬＳＩパ
ッケージ。6. The LSI package according to claim 1, wherein a plurality of observation points of the power supply and the ground are taken from an arbitrary position on the silicon chip.
とグランドのリードとして使用できる請求項１記載のＬ
ＳＩパッケージ。7. The L according to claim 1, wherein the monitor wiring can be used as a power and ground lead for noise suppression.
SI package.
ンデンサを追加できる請求項１記載のＬＳＩパッケー
ジ。8. The LSI package according to claim 1, wherein a decoupling capacitor can be added in the middle of the monitor wiring.
求項１〜８のいずれか１項に記載のＬＳＩパッケージ。9. The LSI package according to claim 1, wherein the monitor wiring is a three-wire coplanar.
８のいずれか１項に記載のＬＳＩパッケージ。10. The monitor wiring is of a two-wire type.
9. The LSI package according to any one of items 8.
１〜８のいずれか１項に記載のＬＳＩパッケージ。11. The LSI package according to claim 1, wherein the monitor wiring is of a coaxial type.
請求項１〜８のいずれか１項に記載のＬＳＩパッケー
ジ。12. The LSI package according to claim 1, wherein the monitor wiring is a strip line.
源側接続点とグランド側接続点との間のインピーダンス
より数十倍にする請求項１〜１２のいずれか１項に記載
のＬＳＩパッケージ。13. The LSI package according to claim 1, wherein the characteristic impedance is several tens times higher than the impedance between the power supply side connection point and the ground side connection point of the probe.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11221965A JP2001053231A (en) | 1999-08-05 | 1999-08-05 | Lsi package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11221965A JP2001053231A (en) | 1999-08-05 | 1999-08-05 | Lsi package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001053231A true JP2001053231A (en) | 2001-02-23 |
Family
ID=16774949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11221965A Pending JP2001053231A (en) | 1999-08-05 | 1999-08-05 | Lsi package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001053231A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005020324A1 (en) * | 2003-08-22 | 2005-03-03 | The New Industry Reserch Organization | Circuit for detecting and measuring noise in semiconductor integrated circuit |
| JP2008034890A (en) * | 2007-10-26 | 2008-02-14 | Hitachi Ltd | Semiconductor device |
| US7635986B2 (en) | 2006-09-25 | 2009-12-22 | Fujitsu Limited | Power source noise measuring device, integrated circuit, and semiconductor device |
| JP2010197131A (en) * | 2009-02-24 | 2010-09-09 | Nec Corp | Semiconductor device and method for checking abnormality of semiconductor device, and base station |
| US9400537B2 (en) | 2014-01-16 | 2016-07-26 | Megachips Corporation | Power supply impedance optimizing apparatus |
-
1999
- 1999-08-05 JP JP11221965A patent/JP2001053231A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005020324A1 (en) * | 2003-08-22 | 2005-03-03 | The New Industry Reserch Organization | Circuit for detecting and measuring noise in semiconductor integrated circuit |
| US7635986B2 (en) | 2006-09-25 | 2009-12-22 | Fujitsu Limited | Power source noise measuring device, integrated circuit, and semiconductor device |
| US7948228B2 (en) | 2006-09-25 | 2011-05-24 | Fujitsu Limited | Technique for measuring power source noise generated inside integrated circuit |
| JP2008034890A (en) * | 2007-10-26 | 2008-02-14 | Hitachi Ltd | Semiconductor device |
| JP2010197131A (en) * | 2009-02-24 | 2010-09-09 | Nec Corp | Semiconductor device and method for checking abnormality of semiconductor device, and base station |
| US9400537B2 (en) | 2014-01-16 | 2016-07-26 | Megachips Corporation | Power supply impedance optimizing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6566900B2 (en) | Integrated on-chip process, temperature, and voltage sensor module | |
| US5903050A (en) | Semiconductor package having capacitive extension spokes and method for making the same | |
| US7277298B2 (en) | Multi-terminal device and printed wiring board | |
| KR100967727B1 (en) | Integrated circuit with power supply test interface | |
| JP5301262B2 (en) | Semiconductor device and operation mode switching method | |
| KR100481247B1 (en) | Method, memory system and memory module board for avoiding local incoordination of impedance around memory chips on the memory system | |
| US20050121228A1 (en) | Wiring layout auxiliary wiring package and printed circuit wiring board | |
| JP4108717B2 (en) | Printed circuit board | |
| JP2001053231A (en) | Lsi package | |
| GB2353401A (en) | An integrated circuit package incorporating a capacitive sensor probe | |
| US20030015786A1 (en) | BGA type semiconductor device and electronic equipment using the same | |
| US20220375804A1 (en) | Semiconductor apparatus and semiconductor device | |
| CN101283630B (en) | Method for reducing the inductance in series with a decoupling capacitor for a BGA chip and corresponding assembly | |
| US6601125B1 (en) | Minimizing signal stub length for high speed busses | |
| JP3080924B2 (en) | Ball grid array type package | |
| JP2819775B2 (en) | Hybrid integrated circuit device | |
| JP2884780B2 (en) | TAB type semiconductor device | |
| JP3287184B2 (en) | Inspection circuit structure of semiconductor device | |
| JP2023115673A (en) | semiconductor package | |
| JPH06273485A (en) | Multichip module | |
| JPH05121501A (en) | Semiconductor integrated circuit | |
| JPH0626224B2 (en) | Package for integrated circuit | |
| JPH0128506B2 (en) | ||
| Pointl | Interfacing, often a performance bottleneck between ATE and device under test | |
| JP2001116805A (en) | Lsi package |