JP2001036212A - 半導体素子の実装方法 - Google Patents

半導体素子の実装方法

Info

Publication number
JP2001036212A
JP2001036212A JP11208679A JP20867999A JP2001036212A JP 2001036212 A JP2001036212 A JP 2001036212A JP 11208679 A JP11208679 A JP 11208679A JP 20867999 A JP20867999 A JP 20867999A JP 2001036212 A JP2001036212 A JP 2001036212A
Authority
JP
Japan
Prior art keywords
substrate
circuit board
ics
mounting
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11208679A
Other languages
English (en)
Inventor
Hiroyuki Miyake
博之 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11208679A priority Critical patent/JP2001036212A/ja
Publication of JP2001036212A publication Critical patent/JP2001036212A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 センサアレイの性能を向上させる。 【解決手段】 回路基板1の縁部1u側に沿って熱硬化
性の接着剤3を介して複数のIC2a〜2hを接着する
ときに、上記回路基板1の加熱後の熱収縮による変形を
あらかじめ見込んで上記IC2a〜2hの配列パターン
を設定し、上記回路基板1の変形時に半導体素子2a〜
2hが直線配列となるようにした。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、加熱処理により硬
化して被接着物を固着する熱硬化性接着剤によって、回
路基板上にフォトセンサを有する複数の半導体素子を実
装する半導体素子の実装方法に関する。
【0002】
【従来の技術】図12(a),(b)、図13(a),
(b)は、例えば、特開平2−210876号に示され
た従来の半導体素子の実装方法を示す平面図及び側面図
である。各図において、1は細長い板状の回路基板、2
a〜2hは回路基板1の部品実装面に実装されるICで
あり、受光部としてのフォトセンサとしての半導体素子
である。3はIC2a〜2hを回路基板1に接着するた
めの接着剤であり、加熱すると硬化して被接着物を固着
する熱硬化性接着剤である。
【0003】従来の実装方法を以下に説明する。まず、
図12に示す如く、回路基板1の縁部1uに沿って接着
剤3を塗布し、この上に半導体素子としてのIC2a〜
2hを精度よく直線的な配列パターンで配置する。この
IC2a〜2hが配置された回路基板1を加熱炉などに
供して炉中で接着剤3が熱硬化するまで加熱し、IC2
a〜2hを接着剤3により接着して固着する。接着剤3
が硬化した後に加熱を止めて自然又は強制冷却すると、
図13に示す如く、回路基板1は全体的に収縮しようと
するが、回路基板1の一方の縁部1uにはIC2a〜2
hが固着されており、IC2a〜2hより回路基板1の
方が収縮するので、回路基板1の他方の縁部1d側がよ
り多く収縮する。そのため、回路基板1及びIC2a〜
2hの配列は、上記一方の縁部1uから外側方向に膨出
するような弓なり状に湾曲する。
【0004】IC2a〜2hの配列が直線配列からずれ
て、弓なり状となった場合には、イメージセンサにとっ
て以下の不都合が発生する。すなわち、イメージセンサ
では、図14に示す如く、円筒状の光学系レンズ50が
直線的に複数並設されたSLA51(セルフォック・レ
ンズ・アレイ)を使用する。このSLA51は、その光
学系レンズ50の配列がIC2a〜2hの配列に合せら
れ、この光学系レンズ50により集光された光がIC2
a〜2hのフォトセンサに照射されるように、IC2a
〜2hの上に配置される。イメージセンサは、図15に
示す如く、光源52から原稿53に向けて光54を放射
し、この反射光55を上記SLA51の光学系レンズ5
0で集光して、SLA51の下側に設けられたIC2a
〜2hのフォトセンサで原稿53を読み取っている。そ
のため、このSLA51の直線的な配列に合せて、半導
体素子(IC2a〜2h)を直線的な配列で実装して、
IC2a〜2h上のフォトセンサの配列が直線的になる
ように回路基板1に実装する必要がある。また、イメー
ジセンサーのダウンサイジング及び高解像度化に伴な
い、SLA51内の個々の光学系レンズ50が小型化し
ており、これにともないIC2a〜2h上のフォトセン
サピッチ(サイズ)を小型化している。そのため、光学
系レンズ50の直線的な配列に合せてIC2a〜2hを
直線的な配列で実装し、IC2a〜2h上のフォトセン
サの配列にも光学系レンズ50に合せた直線性の精度が
要求される。そのため、IC2a〜2hの配列が弓なり
状に湾曲して、SLA51(光学系レンズ50)の配列
パターンからずれた場合には、イメージセンサー全体と
して、受光量のバラツキが生じ受光量の偏差不良とな
る。また、フォーカスのバラツキなども生じる。
【0005】従来の実装方法では、回路基板1上の所定
位置に設けられたターゲットマークをダイボンド装置に
て認識し、その認識結果からIC2aの配置位置を補正
し、あらかじめティーチングされた位置に、1番目のI
C2aからh番目のIC2hまで順次、直線的な配列で
配置していく。最近のダイボンド装置では、n番目のI
C2nを配置する際に、一つ手前に配置したn−1番目
のIC2n−1を認識して配置位置を認識し、このIC
2n−1との相対位置を補正しながら、次に配置するI
C2nの配置位置を補正して、順次、IC2a〜2hを
配置していくものもある。いずれも、熱硬化タイプの接
着剤3を用いて、この接着剤3が硬化する前(加熱処理
前)の状態で、IC2a〜2hを所定の位置に直線的な
配列で精度良く配置していくものである。
【0006】
【発明が解決しようとする課題】しかしながら、図12
に示したようにIC2a〜2hを、ダイボンド装置で直
線的な配列になるように精度よく配置しても、加熱硬化
タイプの接着剤3を用いる場合は、熱膨張により各部材
(回路基板1とIC2a〜2h)が膨張した状態でIC
2a〜2hが接着される。そして、加熱硬化後の収縮過
程では、回路基板1とIC2a〜2hが収縮するが、I
C2a〜2hよりも回路基板1の方が収縮するので、図
13のように回路基板1が縁部1uから外側方向に膨出
するような弓なり状に変形し、IC2a〜2hの配列が
弓なり状に湾曲して実装されてしまう問題がある。その
ため、上述したようにセンサアレイにとって、受光量の
バラツキ、フォーカスのバラツキが生じてセンサアレイ
の性能が落ちてしまっていた。さらに、平坦な回路基板
1上に、IC2a〜2h同志を隣接させてダイボンダ装
置によって高密度で配置するには限界があった。すなわ
ち、ダイボンダ装置にはIC2a〜2hを配置する位置
に許容範囲内の精度であるが配置位置のバラツキが若干
あるので、IC2a〜2h同志の間隔を狭めて高密度に
実装することができなかった。この問題を解決するため
には、相対位置補正用の認識装置をダイボンダ装置に装
備し、隣接するIC2a〜2h同志が重なり合わないよ
うにする必要があり、IC2a〜2h同志の間隔が狭め
られないと、フォトセンサの間隔が狭められずにセンサ
アレイにとっては分解性能が落ちてしまうという欠点が
あった。
【0007】本発明は上記問題点を解消するためになさ
れたもので、センサアレイの性能を向上させることを目
的とする。
【0008】
【課題を解決するための手段】本発明の請求項1に記載
の半導体素子の実装方法は、基板の加熱後の熱収縮によ
る変形をあらかじめ見込んで上記半導体素子の配列パタ
ーンを設定し、上記基板の変形時に半導体素子が直線配
列となるようにした方法である。
【0009】本発明の請求項2に記載の半導体素子の実
装方法は、上記半導体素子の配列パターンは、上記基板
の変形方向とは反対方向の変形を保つように設定されて
いる方法である。
【0010】本発明の請求項3に記載の半導体素子の実
装方法は、加熱前の基板の形状及び大きさと、加熱後の
基板の形状及び大きさとの差を変形量とし、この変形量
を実験又はシミュレーションで求め、この変形量にもと
づいて上記複数の半導体素子の配列パターンが設定され
るようにした方法である。
【0011】本発明の請求項4に記載の半導体素子の実
装方法は、上記基板の熱収縮にもとづく変形方向及び変
形量にあらかじめ上記基板を撓ませて、この状態で上記
半導体素子を直線配列として接着し、上記撓み開放後に
接着剤を加熱硬化した方法である。
【0012】本発明の請求項5に記載の半導体素子の実
装方法は、半導体素子が接着された縁部側とは反対側の
縁部に、上記基板の加熱後の熱収縮による変形を相殺す
るための熱硬化性の接着剤を塗布した方法である。
【0013】本発明の請求項6に記載の半導体素子の実
装方法は、基板の中央側が膨出する如く上記基板を表面
側方向に撓ませた状態で上記半導体素子を表面側に接着
した方法である。
【0014】本発明の請求項7に記載の半導体素子の実
装方法は、半導体素子はフォトセンサを構成するICよ
り成る方法である。
【0015】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面に基づき説明する。
【0016】実施の形態1.図1ないし図3は、本発明
の実施の形態1に係わる半導体素子の実装方法の構成を
示す平面図,側面図であり、図1(a),(b)は加熱
処理前における半導体素子の配置位置を示す平面図,側
面図、図2(a),(b)は接着剤の加熱処理中におけ
る回路基板及び半導体素子を示す平面図,側面図、図3
(a),(b)は加熱処理後における半導体素子の実装
位置を示す平面図,側面図、図4は回路基板の構成を示
す平面図を示し、図12ないし図13と同じものは同一
符号を用いている。図1において、1は細長い板状の回
路基板であり、表,裏両面に回路パターンが形成されて
いる。2a〜2hは回路基板1実装面の一方の縁部1u
側に弓なり状に湾曲した配列パターンで配置されたIC
であり、受光部としてのフォトセンサを構成する半導体
素子である。その湾曲の方向は、加熱処理後の冷却時に
回路基板1が一方の縁部1uから外側方向に膨出するよ
うに変形するために、上記外側方向の逆方向である。3
はIC2a〜2hを回路基板1上の一方の縁部1u側に
接着するために塗布ないし吹き付けて形成された接着剤
であり、加熱すると固化して回路基板1とIC2a〜2
hに固着して、回路基板1とIC2a〜2h間を結合す
る熱硬化性接着剤であり、例えば、通常に用いられるダ
イボンドペーストを用いている。
【0017】IC2a〜2hを上述したようにそれぞれ
配置し、キュア炉等の加熱プロセスにより加熱処理を施
す。すると、図2に示す如く、回路基板1及びIC2a
〜2hが膨張し、徐々に接着剤3が硬化する。キュア炉
の温度が所定温度に達した状態で所定の時間を保つと、
ペースト状の接着剤3は硬化して固体状になり、IC2
a〜2hを回路基板1に固着して、IC2a〜2hが回
路基板1に接着される。接着した後に、加熱を止めて徐
々に回路基板1及びIC2a〜2hを常温に戻す。そし
て、接着剤3が硬化してから回路基板1及びIC2a〜
2hが常温に戻ると、図3に示す如く、回路基板1が横
方向に変形するが、IC2a〜2hは点線Lに示すよう
なSLA51の光学系に沿った直線パターンとしての配
列で実装でき、±20μm以内の直線性を持つ配列で実
装することができる。このように、IC2a〜2hを直
線的な配列で実装できたので、IC2a〜2hに搭載さ
れたフォトセンサを直線的な配列で並設することができ
る。そのため、このフォトセンサにおける受光量のバラ
ツキが生じずに受光量が均一となり、フォーカスのバラ
ツキが生じずにセンサアレイの性能を向上でき、イメー
ジセンサー全体として読み取り精度及び分解性能を向上
させることができる。
【0018】本実施の形態1は、接着剤3に対する加熱
処理前にIC2a〜2hが配置(マウント)された位置
と、加熱処理後にIC2a〜2hが実装された位置との
変位(ずれ)を考慮する。すなわち、あらかじめIC2
a〜2hを加熱処理後の回路基板1の変形方向と逆方向
の弓なり状に湾曲した配列パターンで回路基板1上に配
置する。そして、加熱処理により接着剤3を硬化させて
から冷却し、IC2a〜2hを光学系に合せた直線的な
配列で回路基板1上に実装し、上記SLA51の配列に
合せてフォトセンサを直線的な配列で複数併設してセン
サアレイとして回路基板1上に構成するものである。I
C2a〜2hを以上のように配置してから加熱処理を施
すと、加熱処理前,後では位置がずれてしまう理由は、
上述したように接着剤3に対する加熱処理を施したあと
に、回路基板1がIC2a〜2hよりも収縮して変形す
るためである。そのため、接着剤3に対する加熱処理前
の回路基板1の形状及び大きさと、加熱処理後で接着剤
3が硬化した後の回路基板1の形状及び大きさとの差を
変形量として求めると、この変形量は、上記加熱処理
前,後のIC2a〜2hの変位(ずれ)に等しくなる。
この変位量は、回路基板1の長さやIC2a〜2hのサ
イズなどにより異なり、シミュレーション又は実験によ
る実測結果により得ることができる。これらの結果にも
とづいて、接着剤3の加熱処理前において、個々IC2
a〜2hの位置を補正してから配置するものである。
【0019】図1〜図3を用いて、この実施の形態1の
実装方法を以下に説明する。図1において、まず、回路
基板1上の一方の縁部1u側に接着剤3を塗布し、この
上にIC2a〜2hを1つづつ配置する。このときに、
IC2a〜2hは、回路基板1の長手方向に対して弓な
り状に湾曲させて配置する。その湾曲の方向は、接着剤
3を加熱して硬化した後の冷却時に各部材(回路基板1
及びIC2a〜2h)が収縮した状態で、IC2a〜2
hの配列が縁部1uの外側方向に膨出するように湾曲し
た方向(従来例の図13参照)に対して、逆方向であ
る。この逆方向の弓なり状に湾曲させて配置するとき
に、個々のIC2a〜2hを配置する位置は、その配列
が均等な曲線を形成するとは限らない。これは、シミュ
レーション又は実測結果などから個々のIC2a〜2h
に対して、1つづつ求められた位置であり、その結果と
しては非直線的な配列で配置される。この場合は、個々
のIC2a〜2hに対するターゲットマーク(図示せ
ず)を基準とし、これより若干位置をずらして補正する
ようにダイボンダ装置の設定を変更し、個々のIC2a
〜2hの配置位置を補正してからダイボンダ装置で配置
する。
【0020】実際のイメージセンサーの回路基板1は、
例えば、図4に示すようなレイアウトになる。すなわ
ち、受光部を有する半導体素子(IC2a〜2h)以外
にも、チップ抵抗10t、チップコンデンサ10c、チ
ップダイオード、チップトランジスタ等のチップ部品が
回路基板1に実装され、実装面の配線パターンと裏側の
配線パターンを接続するスルーホール10hが形成され
る。これらのチップ部品及びIC2a〜2h、配線パタ
ーンのレイアウトは、回路基板パターンの設計ルール等
により制限されている。回路基板1上の占有面積を考え
ると、IC2a〜2hの実際の大きさは、例えば8mm
×0.7mm〜35mm×1.5mm程度のチップ状の
ものである。これを長手方向に一直線上に配列して並設
して、この配列を上記SLA51の光学系の配列と一致
させる必要があり、この配列の精度は高い直線性が要求
される。IC2a〜2hは、表面上に受光部としてフォ
トセンサを有しているだけでなく、電極パッドが設けら
れ、この電極パッドが回路基板1の回路パターンに接続
される。
【0021】なお、半導体素子(IC2a〜2h)の配
列を、回路基板1の中心部付近に直線的に配列するよう
に設計することは可能であり、これによって理論的には
回路基板1の変形を防ぐことができる。しかし、イメー
ジセンサのダウンサイジング、光学系設計等の理由によ
り、この場合はIC2a〜2hが一方の縁部1u側に配
置された設計となっている。加熱処理における回路基板
1の変形量は、設計時点では配線パターン,部品位置が
完全に決定していないので、基板設計者が把握すること
ができず、また、回路基板1の変形量は、基板寸法やレ
イアウトに限らずに、加熱プロセスの温度プロファイリ
ング(温度変化)によっても若干異なる。そのため、設
計図通りに生産しても回路基板1の変形が考慮されてい
ないので、IC2a〜2hが直線的な配列にならず、直
線的な配列とするためには、あらかじめ回路基板1の変
形量を求めておいてから設計図に対して若干の補正を加
えた位置にIC2a〜2hを配置する必要がある。この
回路基板1の変形量は、通常に大量生産を行う前に少量
のサンプルを生産し、生産工程の不具合をチェックする
ので、このときに求めるようにする。
【0022】また、回路基板1の変形量をシミュレーシ
ョンで求める場合には、有限要素法、境界要素法等の一
般的なシミュレーションプログラムを用いる場合が多
い。このプログラムに回路基板1の寸法やIC2a〜2
hの形状,部品位置等を立体ないし平面的に入力し、モ
デル化した構造で変形量を算出する。算出した変形量に
もとづいて、ダイボンダ装置の設定を変更しIC2a〜
2hの位置を補正してから配置する。また、このシミュ
レーションは設計時点(配線パターン、部品位置が決ま
った時点)で行うようにしてもよく、算出した変形量に
もとづいてIC2a〜2hの配置位置を設計図で指示す
るようにしてもよく、これによればダイボンダ装置の設
定を変更する必要がない。
【0023】なお、接着剤3が硬化した後、図3に示し
たようにIC2a〜2hの配列が直線状となっても回路
基板1は弓なり状となってしまうが、この回路基板1を
取り付けるときを考慮すると、回路基板1の外形基準で
組立てる場合は、影響が考えられ、イメージセンサーの
機構設計に工夫が必要になると考えられるが、本実施の
形態1のイメージセンサーは外形基準で組立てておら
ず、特に問題は発生しない。
【0024】実施の形態2.上記実施の形態1は、回路
基板1に対してIC2a〜2hの配列パターンを湾曲さ
せて実装する場合を説明したが、この実施の形態2は、
図5に示すように、あらかじめ回路基板1の一方の縁部
1uが横方向に膨出するような弓なり状に外力4,5,
6で回路基板1を撓ませた後に、図6に示す如く、この
撓んだ回路基板1上にIC2a〜2hを直線的な配列パ
ターンで一方の縁部1u側に配置する。この場合は、あ
らかじめ回路基板1を外力4,5,6により変形させ
る。その変形の方向は、接着剤3の加熱硬化後の回路基
板1の変形方向,変形量と同一あり、この回路基板1の
変形量は、実施の形態1と同様に、シミュレーションや
実測した結果などにもとづいて求めることができる。つ
ぎに、外力4,5,6を解放し、回路基板1が元の状態
に戻ることで、前述した実施の形態1と同様に図7に示
す如く、一方の縁部1uの外側方向とは反対方向に弓な
り状に湾曲した配列でIC2a〜2hを一方の縁部1u
側に配置したものである。なお、本実施の形態2におけ
る外力4,5,6とは、例えば、IC2a〜2hを実装
するダイボンダ装置の回路基板クランプなどで得られ
る。また、図5ないし図6では、例えば回路基板1の左
端1L、右端1Rを支持し、その両端1L,1Rの中央
部の外力5により回路基板1を湾曲させている。この回
路基板1を湾曲させる湾曲方向及び支持位置は、本実施
の形態2に限られるものではない。
【0025】実施の形態3.上記実施の形態1では、一
方の縁部1uにIC2a〜2h接着用の接着剤3を塗布
した場合を説明したが、この実施の形態3に係わるセン
サアレイ実装基板は、図8に示す如く、上記接着剤3が
形成された一方の縁部1uとは反対側の他方の縁部1d
に、接着剤3に対向させて補正用の熱硬化性接着剤3a
を直線状に塗布している。両方の縁部1u,1dに接着
剤3,3aを形成し、この両方の接着剤3,3aを同時
に硬化させ、冷却時に同じ量だけ収縮させることによっ
て、加熱処理後の回路基板1の変形を防ぐものである。
すなわち、熱硬化性接着剤3aで、接着剤3による変形
を相殺するようにしたものである。この場合は、他の実
装部品(チップ抵抗10t、チップコンデンサ10c
等)での変形量と、接着剤3のみでの変形量と、IC2
a〜2hを実装したときの変形量とを考慮し、全体の変
形を実験又はシミュレーションで求める。この全体の変
形を相殺するように他方の縁部1d側に接着剤3aを塗
布して、回路基板1の両側の縁部1u,1dが冷却時に
同じ量だけ収縮するように接着剤3,3aを塗布ないし
吹き付けて形成する必要がある。なお、この接着剤3a
は、絶縁性のものを用いた場合には、他の実装部品や回
路パターン上に形成しても導通しないので、回路基板1
の実装部品上に形成してもよく、回路基板1の実装面上
に限らず、この実装面の裏面側に設けてもよい。このよ
うにすれば、回路基板1の変形を防ぐことができ、マウ
ント設計を変更せずに回路基板1の外形基準で組立てる
構造を適用することができる。
【0026】実施の形態4.上記実施の形態2では、回
路基板1を湾曲させてIC2a〜2hを配置し、外力
4,5,6を開放してIC2a〜2hを直線的な配列パ
ターンで実装した場合を説明したが、この実施の形態4
は、図9に示す如く、回路基板1の縁部1uに接着剤3
を塗布し、回路基板1を外力7,8,9により実装面1
j方向(上方向)に対して凸状に回路基板クランプによ
って撓ませて、回路基板1上側の実装面1jを広げた状
態で、図10に示す如く、広がった実装面1j上にIC
2a〜2hを配置している。この時点では、IC2a〜
2h同志の間隔は、d1,d2,…,dkである。そし
て、図11に示す如く、上記回路基板クランプを緩めて
外力7,8,9を開放すると実装面1jが狭まり、個々
のIC2a〜2h同志の間隔(ギャップ)を狭めて、密
度を高めて実装するものである。個々のIC2a〜2h
同志の間隔はL1,L2,…,Lkとなり、それぞれを
比べるとd1>L1、d2>L2、…、dk>Lkとな
って、個々のIC2a〜2hの間隔を狭めて配置するこ
とができる。IC2a〜2h同志の間隔を狭めて、高い
実装密度でIC2a〜2hを実装できたので、フォトセ
ンサを高密度に実装することができ、センサアレイにと
って、分解性能を向上することができる。なお、本実施
の形態4における外力7,8,9は、前述した実施の形
態2と同様に、回路基板クランプなどで得られる。この
回路基板1を湾曲させる湾曲方向及び支持位置は、本実
施の形態4に限られるものではない。また、本実施の形
態1〜4では、IC2a〜2hを直線的な配列で一列形
成したが、複数列を形成するようにしてもよい。
【0027】以上に説明したように、接着剤3における
加熱硬化処理の後では、実装されたIC2a〜2hは配
列の直線性が向上するので、小型のSLA51(セルフ
ォック・レンズ・アレイ)などを用いた、光学的な位置
に正確さが要求される小型密着イメージセンサなどのセ
ンサーアレイに本発明を適用すると、フォトセンサへの
受光量が均一になったり、フォーカスにバラツキが生じ
ない等の効果があり、センサーアレイの能力を向上でき
る。なお、接着剤3は、回路基板1へのIC2a〜2h
の接着面に塗布ないし吹き付けて形成するようにしても
よい。
【0028】
【発明の効果】以上説明したように、請求項1に記載の
発明によれば、基板の加熱後の熱収縮による変形をあら
かじめ見込んで上記半導体素子の配列パターンを設定
し、上記基板の変形時に半導体素子が直線配列となるよ
うにしたので、確実に半導体素子を直線的な配列パター
ンで並設することができる。
【0029】また、請求項2に記載の発明によれば、半
導体素子の配列パターンは、上記基板の変形方向とは反
対方向の変形を保つように設定されているので、確実に
半導体素子を直線的な配列パターンで並設することがで
きる。
【0030】また、請求項3に記載の発明によれば、加
熱前の基板の形状及び大きさと、加熱後の基板の形状及
び大きさとの差を変形量とし、この変形量を実験又はシ
ミュレーションで求め、この変形量にもとづいて上記複
数の半導体素子の配列パターンが設定されるようにした
ので、確実に半導体素子を直線的な配列パターンで並設
することができる。
【0031】また、請求項4に記載の発明によれば、基
板の熱収縮にもとづく変形方向及び変形量にあらかじめ
上記基板を撓ませて、この状態で上記半導体素子を直線
配列として接着し、上記撓み開放後に接着剤を加熱硬化
したので、確実に半導体素子を直線的な配列パターンで
並設することができる。
【0032】また、請求項5に記載の発明によれば、半
導体素子が接着された縁部側とは反対側の縁部に、上記
基板の加熱後の熱収縮による変形を相殺するための熱硬
化性の接着剤を塗布したので、確実に半導体素子を直線
的な配列パターンで並設することができるとともに加熱
後の基板の変形を防ぐことができ、マウント設計を変更
せずに基板の外形基準で組立てる構造を適用することが
できる。
【0033】また、請求項6に記載の発明によれば、基
板の中央側が膨出する如く上記基板を表面側方向に撓ま
せた状態で上記半導体素子を表面側に接着したので、確
実に半導体素子を高密度に実装することができる。
【0034】また、請求項7に記載の発明によれば、半
導体素子はフォトセンサを構成するICより成るので、
半導体素子に搭載されたフォトセンサを直線的な配列で
並設することができ、このフォトセンサにおける受光量
のバラツキが生じずに受光量が均一となり、フォーカス
のバラツキが生じずにセンサアレイの性能を向上でき、
イメージセンサー全体として読み取り精度及び分解性能
を向上させることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係わる半導体素子の
実装方法を示す平面図,側面図である。
【図2】 実施の形態1に係わる半導体素子の実装方法
を示す平面図,側面図である。
【図3】 実施の形態1に係わる半導体素子の実装方法
を示す平面図,側面図である。
【図4】 実施の形態1に係わる回路基板の構成を示す
平面図である。
【図5】 実施の形態2に係わる半導体素子の実装方法
を示す平面図,側面図である。
【図6】 実施の形態2に係わる半導体素子の実装方法
を示す平面図,側面図である。
【図7】 実施の形態2に係わる半導体素子の実装方法
を示す平面図,側面図である。
【図8】 実施の形態3に係わるセンサアレイ実装基板
の構成を示す平面図である。
【図9】 実施の形態4に係わる半導体素子の実装方法
を示す平面図,側面図である。
【図10】 実施の形態4に係わる半導体素子の実装方
法を示す平面図,側面図である。
【図11】 実施の形態4に係わる半導体素子の実装方
法を示す平面図,側面図である。
【図12】 従来のセンサアレイ実装基板の構成、セン
サの実装方法を示す平面図,側面図である。
【図13】 従来のセンサアレイ実装基板の構成、セン
サの実装方法を示す平面図,側面図である。
【図14】 セルフォック・レンズ・アレイの内部構成
を示す斜視図である。
【図15】 イメージセンサの簡易構成を示すブロック
図である。
【符号の説明】
1 回路基板、1u 一方の縁部、1d 他方の縁部、
1j 実装面、2a〜2h IC、3 接着剤。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基板の縁部側に沿って熱硬化性の接着剤
    を介して複数の半導体素子を接着し、上記接着剤を熱硬
    化するようにした半導体素子の実装方法において、上記
    基板の加熱後の熱収縮による変形をあらかじめ見込んで
    上記半導体素子の配列パターンを設定し、上記基板の変
    形時に半導体素子が直線配列となるようにしたことを特
    徴とする半導体素子の実装方法。
  2. 【請求項2】 上記半導体素子の配列パターンは、上記
    基板の変形方向とは反対方向の変形を保つように設定さ
    れていることを特徴とする請求項1に記載の半導体素子
    の実装方法。
  3. 【請求項3】 加熱前の基板の形状及び大きさと、加熱
    後の基板の形状及び大きさとの差を変形量とし、この変
    形量を実験又はシミュレーションで求め、この変形量に
    もとづいて上記複数の半導体素子の配列パターンが設定
    されるようにしたことを特徴とする請求項1に記載の半
    導体素子の実装方法。
  4. 【請求項4】 上記基板の熱収縮にもとづく変形方向及
    び変形量にあらかじめ上記基板を撓ませて、この状態で
    上記半導体素子を直線配列として接着し、上記撓み開放
    後に接着剤を加熱硬化したことを特徴とする請求項1に
    記載の半導体素子の実装方法。
  5. 【請求項5】 基板の縁部側に沿って熱硬化性の接着剤
    を介して複数の半導体素子を接着し、上記接着剤を熱硬
    化するようにした半導体素子の実装方法において、上記
    半導体素子が接着された縁部側とは反対側の縁部に、上
    記基板の加熱後の熱収縮による変形を相殺するための熱
    硬化性の接着剤を塗布したことを特徴とする半導体素子
    の実装方法。
  6. 【請求項6】 基板の表面側に、基板の長手方向に沿っ
    て複数の半導体素子を接着した半導体素子の実装方法に
    おいて、上記基板の中央側が膨出する如く上記基板を表
    面側方向に撓ませた状態で上記半導体素子を表面側に接
    着したことを特徴とする半導体素子の実装方法。
  7. 【請求項7】 上記半導体素子はフォトセンサを構成す
    るICより成ることを特徴とする請求項1ないし請求項
    6のいずれかに記載の半導体素子の実装方法。
JP11208679A 1999-07-23 1999-07-23 半導体素子の実装方法 Pending JP2001036212A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11208679A JP2001036212A (ja) 1999-07-23 1999-07-23 半導体素子の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11208679A JP2001036212A (ja) 1999-07-23 1999-07-23 半導体素子の実装方法

Publications (1)

Publication Number Publication Date
JP2001036212A true JP2001036212A (ja) 2001-02-09

Family

ID=16560280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11208679A Pending JP2001036212A (ja) 1999-07-23 1999-07-23 半導体素子の実装方法

Country Status (1)

Country Link
JP (1) JP2001036212A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8157000B2 (en) 2003-05-06 2012-04-17 Meggitt (Uk) Ltd. Heat exchanger core

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8157000B2 (en) 2003-05-06 2012-04-17 Meggitt (Uk) Ltd. Heat exchanger core

Similar Documents

Publication Publication Date Title
KR100538900B1 (ko) 거리 측정 장치
CN103975436A (zh) 制造无源光学器件和包含该无源光学器件的装置的方法
JP4271993B2 (ja) 光モジュール
JP4326789B2 (ja) チップを基板へ取り付ける方法
JP4214406B2 (ja) 光信号入出力機構を有する半導体装置
JP2001036212A (ja) 半導体素子の実装方法
JP4238717B2 (ja) 画像読取装置
CN106973484B (zh) 集合基板、基板装置的制造方法及光学装置的制造方法
US6693348B2 (en) Semiconductor device with power supplying unit between a semiconductor chip and a supporting substrate
US7999442B2 (en) Piezoelectric actuator and electronics device using the same
JP2918423B2 (ja) 画像装置
JP2002323621A (ja) 光ファイバブラッググレーティング用熱補償装置及びその製造方法
JPS61205154A (ja) 光プリントヘツドの発光素子モジユ−ル整列方法
JP3682416B2 (ja) 光学素子とレンズアセンブリとの位置合わせ方法
JP2021051325A (ja) 撮像装置
JP2003068791A (ja) 半導体装置、画像読取ユニット及び画像形成装置
JP6815269B2 (ja) 撮像装置
JP2821983B2 (ja) サーマルプリントヘッド及びその製造方法
US11966096B2 (en) Lens body bonding structure, image reading device, and method for bonding lens body
JP4507346B2 (ja) 光書込みヘッドおよびその組立方法
JPH06112461A (ja) 固体撮像装置
JP2016152407A (ja) 基板装置の製造方法及び光学装置の製造方法
JPH0884217A (ja) 画像読取装置における固体撮像素子の取付構造
JP2590572Y2 (ja) サーマルプリントヘッド
CN113745167A (zh) 一种宽幅打印头拼接封装方法及宽幅打印头封装结构

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041008

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041207