JP2001035952A - Organic package - Google Patents

Organic package

Info

Publication number
JP2001035952A
JP2001035952A JP11208782A JP20878299A JP2001035952A JP 2001035952 A JP2001035952 A JP 2001035952A JP 11208782 A JP11208782 A JP 11208782A JP 20878299 A JP20878299 A JP 20878299A JP 2001035952 A JP2001035952 A JP 2001035952A
Authority
JP
Japan
Prior art keywords
chip capacitor
resin substrate
external connection
organic package
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11208782A
Other languages
Japanese (ja)
Inventor
Hiroshi Mishima
博 三島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP11208782A priority Critical patent/JP2001035952A/en
Publication of JP2001035952A publication Critical patent/JP2001035952A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19106Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Abstract

PROBLEM TO BE SOLVED: To obtain an organic package for reducing a switching noise or the like, and for loading a chip capacitor for removing a noise without projecting it. SOLUTION: A pad part 9 to be connected with a head part 8a of an outer connection pin 8 is formed on a resin substrate face 7, and the head part 8a is connected with the pad part 9 in this organic package. In this case, a resin layer 17 for adhesion which covers the root part of the outer connection pin 8 including the head part 8a is formed for increasing the strength of connection between the outer connection pin 8 and the resin substrate 1, and a hole part 18 for housing a chip capacitor 15 and a pad part 19 for loading the chip capacitor are formed at the resin layer 17 for adhesion.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はオーガニックパッケ
ージに関し、より詳細には、外部接続端子としてのピン
を採用したピン型のオーガニックパッケージに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic package, and more particularly, to a pin-type organic package employing pins as external connection terminals.

【0002】[0002]

【従来の技術】オーガニックパッケージにおいては、樹
脂基板面に外部接続端子としての半田ボールが格子状に
形成された、いわゆるBGA(Ball Grid Array )パッ
ケージが知られている。BGAパッケージは、マザーボ
ードとの接続を図るための外部接続端子の多端子化に有
効なパッケージとして注目を集めている。
2. Description of the Related Art As an organic package, a so-called BGA (Ball Grid Array) package in which solder balls as external connection terminals are formed in a grid on a resin substrate surface is known. The BGA package has attracted attention as an effective package for increasing the number of external connection terminals for connection to a motherboard.

【0003】しかしながら、BGAパッケージの場合、
一度マザーボードへ半田実装してしまうと、実装後の取
り外しが難しいため、互換性の点で問題があった。
[0003] However, in the case of a BGA package,
Once mounted on the motherboard by soldering, it is difficult to remove it after mounting, causing a problem in terms of compatibility.

【0004】一方、従来からセラミックパッケージの分
野で広く知られていたPGA(PinGrid Array)パッケ
ージは、BGAパッケージに比べると多端子化の点から
は少し難があるが、マザーボードとの着脱を容易に行う
ことができるといった点で、BGAパッケージよりも優
れている。そのため、現在、オーガニックパッケージの
分野においても、ピン型のパッケージの要請が高まって
きている。
On the other hand, a PGA (Pin Grid Array) package, which has been widely known in the field of ceramic packages, has some difficulties in terms of increasing the number of terminals as compared with a BGA package, but can be easily attached to and detached from a motherboard. It is superior to the BGA package in that it can be performed. Therefore, the demand for pin-type packages has been increasing in the field of organic packages.

【0005】図7は、従来のピン型のオーガニックパッ
ケージを模式的に示した断面図である。図中1は樹脂基
板を示しており、樹脂基板1は銅箔からなる導体層3と
絶縁層4との複数層からなるコア2と、コア2の両側に
積層されたソルダレジスト層5とを含んで形成されてい
る。なお、絶縁層4とソルダレジスト層5とは、ガラス
エポキシ樹脂等の有機樹脂を主体とする材料からなって
いる。
FIG. 7 is a sectional view schematically showing a conventional pin-type organic package. In the figure, reference numeral 1 denotes a resin substrate. The resin substrate 1 includes a core 2 composed of a plurality of layers of a conductor layer 3 made of copper foil and an insulating layer 4 and a solder resist layer 5 laminated on both sides of the core 2. It is formed including. The insulating layer 4 and the solder resist layer 5 are made of a material mainly composed of an organic resin such as a glass epoxy resin.

【0006】図中下面のマザーボード接続面7には、外
部接続ピン8のヘッド部8aと接合するためのパッド部
9が形成され、パッド部9には外部接続ピン8のヘッド
部8aが当接され、半田10を用いて固定されている。
A pad 9 is formed on the motherboard connection surface 7 on the lower surface in the figure to be joined to the head 8a of the external connection pin 8, and the pad 9 is brought into contact with the head 8a of the external connection pin 8. It is fixed using solder 10.

【0007】半導体素子搭載面6には、半導体素子12
を搭載するためのパッド部11が形成され、パッド部1
1は半田ボール13を介して半導体素子12に形成され
たパッド部(図示せず)と接続されるようになってい
る。
The semiconductor element mounting surface 6 has a semiconductor element 12
Is formed, and a pad portion 1 for mounting the
Numeral 1 is connected to a pad (not shown) formed on the semiconductor element 12 via a solder ball 13.

【0008】[0008]

【発明が解決しようとする課題】近年、半導体素子の高
集積化に伴い、電子機器の高性能化や小型化が急速に進
展しており、前記半導体素子をパッケージに実装する方
法も、従来のワイヤボンディングによる実装方法から、
マルチチップ化や高密度実装に適したフリップチップボ
ンディングによる実装方法(図7参照)に変わってきて
いる。また、電子機器の制御速度、及び信号処理速度の
高速化に伴い、スイッチング時のノイズが問題となって
きている。
In recent years, with high integration of semiconductor devices, high performance and miniaturization of electronic devices have been rapidly progressing, and a method of mounting the semiconductor devices in a package has been conventionally used. From the mounting method by wire bonding,
The mounting method by flip chip bonding (see FIG. 7) suitable for multi-chip and high-density mounting has been changed. Also, with the increase in control speed and signal processing speed of electronic devices, noise during switching has become a problem.

【0009】このスイッチングノイズの問題は、フリッ
プチップボンディングによる実装方法を採用したオーガ
ニックパッケージだけでなく、従来からあるセラミック
パッケージについても、もちろん生じていた。
The problem of the switching noise has naturally arisen not only in an organic package employing a mounting method by flip chip bonding but also in a conventional ceramic package.

【0010】そこで、本発明者は、セラミックパッケー
ジの分野において、このスイッチングノイズを吸収する
ために、チップコンデンサが配設されたセラミック基板
が使用されていることに着目し、オーガニックパッケー
ジについても、チップコンデンサが配設された樹脂基板
を使用することによって、スイッチングノイズ等を有効
に低減することができることを見い出した。
Therefore, the present inventor has paid attention to the fact that in the field of ceramic packages, a ceramic substrate provided with a chip capacitor is used to absorb this switching noise. It has been found that by using a resin substrate provided with a capacitor, switching noise and the like can be effectively reduced.

【0011】図1は、チップコンデンサが配設されたオ
ーガニックパッケージを模式的に示した断面図である。
ここでは、図7に示したオーガニックパッケージと同様
の構成については、同符号を付し、その説明を省略す
る。なお、「発明の実施の形態」の項目で説明するが、
図1に示したオーガニックパッケージは、本発明の実施
の形態(1)に係るオーガニックパッケージを模式的に
示した断面図である。
FIG. 1 is a sectional view schematically showing an organic package in which a chip capacitor is provided.
Here, the same components as those of the organic package shown in FIG. 7 are denoted by the same reference numerals, and description thereof will be omitted. In addition, as described in the item of “Embodiment of the invention”,
The organic package shown in FIG. 1 is a cross-sectional view schematically showing the organic package according to the embodiment (1) of the present invention.

【0012】図中14は、チップコンデンサ搭載用のパ
ッド部を示しており、パッド部14は半導体素子搭載面
6に形成されており、このパッド部14にチップコンデ
ンサ15が配設されるようになっている。
In FIG. 1, reference numeral 14 denotes a pad portion for mounting a chip capacitor. The pad portion 14 is formed on the semiconductor element mounting surface 6 so that the chip capacitor 15 is disposed on the pad portion 14. Has become.

【0013】このように、チップコンデンサ15を設け
ることによって、スイッチングノイズを低減することが
できるようになるが、図1から明らかなように、チップ
コンデンサ15が樹脂基板1から大きく突出した状態で
配設されていると、マザーボード(図示せず)への取り
付けの際に、他の周辺部材との接触等によって、チップ
コンデンサ15や、前記周辺部材の剥離、損傷等が生じ
る場合がある。
By providing the chip capacitor 15 in this manner, switching noise can be reduced. However, as is clear from FIG. If it is provided, the chip capacitor 15 and the peripheral members may be separated or damaged due to contact with other peripheral members or the like when attached to a motherboard (not shown).

【0014】チップコンデンサ15や、前記周辺部材の
剥離、損傷等を防止するためには、チップコンデンサ1
5が樹脂基板1から突出した部分を小さくすることがで
きれば良い。
In order to prevent the chip capacitor 15 and the peripheral members from being peeled or damaged, the chip capacitor 1
It suffices if the portion where the protrusion 5 protrudes from the resin substrate 1 can be reduced.

【0015】ところが、通常、チップコンデンサ15の
厚さは、1〜1.5mmであり、樹脂基板1の厚さは、
1mm以下であるため、樹脂基板1にチップコンデンサ
15を完全に収納することはできない。従って、チップ
コンデンサ15は樹脂基板1から突出した状態、すなわ
ち、チップコンデンサ15はパッケージ外部へ突出した
状態で取り付けざるを得なかった。
However, usually, the thickness of the chip capacitor 15 is 1 to 1.5 mm, and the thickness of the resin substrate 1 is
Since it is 1 mm or less, the chip capacitor 15 cannot be completely accommodated in the resin substrate 1. Therefore, the chip capacitor 15 has to be mounted in a state of protruding from the resin substrate 1, that is, in a state of protruding outside the package.

【0016】本発明は上記課題に鑑みなされたものであ
って、スイッチングノイズ等を低減することができ、な
おかつノイズ除去用のチップコンデンサを突出させるこ
となく搭載することのできるオーガニックパッケージを
提供することを目的としている。
The present invention has been made in view of the above problems, and provides an organic package that can reduce switching noise and the like, and that can be mounted without projecting a chip capacitor for removing noise. It is an object.

【0017】[0017]

【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係るオーガニックパッケージ
(1)は、樹脂基板面に外部接続ピンのヘッド部と接合
するためのパッド部が形成され、該パッド部に前記ヘッ
ド部が接合されたオーガニックパッケージにおいて、前
記樹脂基板面に、チップコンデンサ搭載用のパッド部が
形成されていることを特徴としている。
In order to achieve the above object, an organic package (1) according to the present invention has a pad portion formed on a surface of a resin substrate for bonding to a head portion of an external connection pin. In the organic package in which the head portion is joined to the pad portion, a pad portion for mounting a chip capacitor is formed on the resin substrate surface.

【0018】上記オーガニックパッケージ(1)によれ
ば、前記チップコンデンサ搭載用のパッド部に、スイッ
チングノイズを吸収するためのチップコンデンサを配設
することができるので、スイッチング時のノイズを有効
に低減することができる。
According to the organic package (1), a chip capacitor for absorbing switching noise can be provided on the pad portion for mounting the chip capacitor, so that noise at the time of switching is effectively reduced. be able to.

【0019】また、本発明に係るオーガニックパッケー
ジ(2)は、上記オーガニックパッケージ(1)におい
て、前記外部接続ピンと前記樹脂基板との接続強度を高
めるために、少なくとも前記ヘッド部を含めた前記外部
接続ピンの根元部を被覆する接続補強部が形成され、該
接続補強部に、チップコンデンサ収納用の孔部が形成さ
れていることを特徴としている。
Further, in the organic package (2) according to the present invention, in the organic package (1), in order to increase a connection strength between the external connection pins and the resin substrate, the external connection including at least the head portion is provided. It is characterized in that a connection reinforcing portion for covering a root portion of the pin is formed, and a hole for accommodating a chip capacitor is formed in the connection reinforcing portion.

【0020】「従来の技術」の項目で説明したように、
外部接続ピン8は、そのヘッド部8aを樹脂基板1の外
表面に形成されたパッド部9に当接させ、半田10を用
いて固定されている。
As described in the section of “Prior Art”,
The external connection pins 8 have their head portions 8 a abutted on pad portions 9 formed on the outer surface of the resin substrate 1, and are fixed using solder 10.

【0021】しかしながら、このピン接続方法は、外部
接続ピン8のヘッド部8aの固定を専ら半田10のみに
よって行うものであり、また、樹脂からなる樹脂基板1
と銅箔等からなるパッド部9との境界結合強度は弱いた
め、外部接続ピン8のプル強度が2〜3kgf/ピンと
極めて低い。
However, in this pin connection method, the fixing of the head portion 8a of the external connection pin 8 is performed exclusively by the solder 10, and the resin substrate 1 made of resin is used.
The bonding strength between the boundary and the pad portion 9 made of copper foil or the like is weak, so that the pull strength of the external connection pin 8 is extremely low at 2-3 kgf / pin.

【0022】すなわち、外部接続ピン8と樹脂基板1と
の接続強度が小さいため、実用に耐えることが難しい。
ちなみに、実用として外部接続ピン8を用いるために
は、通常、10kgf/ピン以上のプル強度が必要とな
る。
That is, since the connection strength between the external connection pins 8 and the resin substrate 1 is small, it is difficult to endure practical use.
Incidentally, in order to use the external connection pins 8 for practical use, a pull strength of 10 kgf / pin or more is usually required.

【0023】上記オーガニックパッケージ(2)によれ
ば、前記外部接続ピンと前記樹脂基板との接続強度を高
めるために、少なくとも前記ヘッド部を含めた前記外部
接続ピンの根元部を被覆する接続補強部が形成されてい
るので、前記樹脂基板と、前記外部接続ピンのヘッド部
と接合するためのパッド部との境界層の結合が弱かった
としても、前記外部接続ピンと前記樹脂基板との接続強
度を高めることができ、十分な実用強度を確保すること
ができる。
According to the organic package (2), in order to increase the connection strength between the external connection pins and the resin substrate, the connection reinforcing portion covering at least a root portion of the external connection pins including the head portion is provided. Since it is formed, even if the bonding of the boundary layer between the resin substrate and the pad portion for bonding with the head portion of the external connection pin is weak, the connection strength between the external connection pin and the resin substrate is increased. And sufficient practical strength can be secured.

【0024】また、前記チップコンデンサ搭載用のパッ
ド部に、スイッチングノイズを吸収するためのチップコ
ンデンサを配設することができるので、スイッチング時
のノイズを有効に低減することができる。
Further, since a chip capacitor for absorbing switching noise can be provided on the pad portion for mounting the chip capacitor, noise at the time of switching can be effectively reduced.

【0025】また、前記接続補強部に形成された前記孔
部に、前記チップコンデンサを収納することができる、
すなわち、前記チップコンデンサがパッケージ外部へ突
出する部分を小さくすることができるので、マザーボー
ドへの取り付けの際に生じる、前記チップコンデンサ
や、他の周辺部材の剥離、損傷等を防止することができ
る。
Further, the chip capacitor can be housed in the hole formed in the connection reinforcing portion.
That is, since the portion where the chip capacitor protrudes outside the package can be reduced, peeling, damage, and the like of the chip capacitor and other peripheral members that occur when the chip capacitor is mounted on the motherboard can be prevented.

【0026】また、本発明に係るオーガニックパッケー
ジ(3)は、上記オーガニックパッケージ(1)又は
(2)において、前記チップコンデンサ搭載用のパッド
部が、前記樹脂基板の半導体素子搭載面に対向する面の
中央部に形成されていることを特徴としている。
Further, in the organic package (3) according to the present invention, in the organic package (1) or (2), the pad portion for mounting the chip capacitor faces the semiconductor element mounting surface of the resin substrate. Are formed at the center of the.

【0027】上記オーガニックパッケージ(3)によれ
ば、前記チップコンデンサが半導体素子の真下にくるこ
とになり(図2参照、詳細については後述する)、前記
チップコンデンサが前記半導体素子の周辺に配設される
場合(図1参照)と比較して、前記チップコンデンサと
前記半導体素子との間の配線距離、主に水平成分の配線
距離を大幅に短くすることができる。従って、前記樹脂
基板内部の配線のインダクタンスや抵抗を小さくするこ
とができるので、スイッチングノイズをより有効に低減
することができる。
According to the organic package (3), the chip capacitor is located immediately below the semiconductor element (see FIG. 2 and the details will be described later), and the chip capacitor is disposed around the semiconductor element. As compared with the case (see FIG. 1), the wiring distance between the chip capacitor and the semiconductor element, mainly the wiring distance of the horizontal component, can be greatly reduced. Therefore, the inductance and resistance of the wiring inside the resin substrate can be reduced, so that the switching noise can be reduced more effectively.

【0028】また、本発明に係るオーガニックパッケー
ジ(4)は、樹脂基板面に外部接続ピンのヘッド部と接
合するためのパッド部が形成され、該パッド部に前記ヘ
ッド部が接合されたオーガニックパッケージにおいて、
チップコンデンサが搭載され、少なくとも前記ヘッド部
を含めた前記外部接続ピンの根元部を被覆することによ
って、前記外部接続ピンと前記樹脂基板との接続強度を
高めるための接続補強部が、前記チップコンデンサを覆
うように形成されていることを特徴としている。
Further, the organic package (4) according to the present invention has an organic package in which a pad portion is formed on a resin substrate surface for bonding to a head portion of an external connection pin, and the head portion is bonded to the pad portion. At
A chip capacitor is mounted, and a connection reinforcing portion for increasing a connection strength between the external connection pin and the resin board by covering a root portion of the external connection pin including at least the head portion, the chip capacitor is provided. It is characterized by being formed to cover.

【0029】上記オーガニックパッケージ(4)によれ
ば、前記外部接続ピンと前記樹脂基板との接続強度を高
めるために、少なくとも前記ヘッド部を含めた前記外部
接続ピンの根元部を被覆する接続補強部が形成されてい
るので、前記樹脂基板と、前記外部接続ピンのヘッド部
と接合するためのパッド部との境界層の結合が弱かった
としても、前記外部接続ピンと前記樹脂基板との接続強
度を高めることができ、十分な実用強度を確保すること
ができる。
According to the organic package (4), in order to increase the connection strength between the external connection pins and the resin substrate, the connection reinforcing portion covering at least a root portion of the external connection pins including the head portion is provided. Since it is formed, even if the bonding of the boundary layer between the resin substrate and the pad portion for bonding with the head portion of the external connection pin is weak, the connection strength between the external connection pin and the resin substrate is increased. And sufficient practical strength can be secured.

【0030】また、前記チップコンデンサが搭載されて
いるので、スイッチングノイズを吸収することができ、
スイッチング時のノイズを有効に低減することができ
る。
Since the chip capacitor is mounted, switching noise can be absorbed.
Noise at the time of switching can be effectively reduced.

【0031】また、前記チップコンデンサが前記接続補
強部に覆われている、すなわち、前記チップコンデンサ
がパッケージ外部へ露出しないようにすることができる
ので、マザーボードへの取り付けの際に生じる、前記チ
ップコンデンサや、他の周辺部材の剥離、損傷等を防止
することができる。
Further, since the chip capacitor is covered with the connection reinforcing portion, that is, the chip capacitor can be prevented from being exposed to the outside of the package, the chip capacitor generated when the chip capacitor is mounted on a motherboard is provided. In addition, peeling and damage of other peripheral members can be prevented.

【0032】また、本発明に係るオーガニックパッケー
ジ(5)は、上記オーガニックパッケージ(4)におい
て、前記チップコンデンサが、前記樹脂基板の半導体素
子搭載面に対向する面の中央部に搭載されていることを
特徴としている。
Further, in the organic package (5) according to the present invention, in the organic package (4), the chip capacitor is mounted at a central portion of a surface of the resin substrate facing the semiconductor element mounting surface. It is characterized by.

【0033】さらに、上記オーガニックパッケージ
(5)によれば、前記チップコンデンサが半導体素子の
真下にくることになり(図5、6参照、詳細については
後述する)、前記チップコンデンサが前記半導体素子の
周辺に配設される場合(図1参照)と比較して、前記チ
ップコンデンサと前記半導体素子との間の配線距離、主
に水平成分の配線距離を大幅に短くすることができる。
従って、前記樹脂基板内部の配線のインダクタンスや抵
抗を小さくすることができるので、スイッチングノイズ
をより有効に低減することができる。
Further, according to the organic package (5), the chip capacitor is located immediately below the semiconductor element (see FIGS. 5 and 6 and the details will be described later). Compared with the case where it is arranged in the periphery (see FIG. 1), the wiring distance between the chip capacitor and the semiconductor element, mainly the wiring distance of a horizontal component, can be greatly reduced.
Therefore, the inductance and resistance of the wiring inside the resin substrate can be reduced, so that the switching noise can be reduced more effectively.

【0034】[0034]

【発明の実施の形態】以下、本発明に係るオーガニック
パッケージの実施の形態を図面に基づいて説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an organic package according to the present invention will be described below with reference to the drawings.

【0035】図1は、実施の形態(1)に係るオーガニ
ックパッケージを模式的に示した断面図であり、チップ
コンデンサ搭載用のパッド部14が、半導体素子搭載面
6の半導体素子12の周辺に形成され、このパッド部1
4にチップコンデンサ15が配設されるようになってい
る。
FIG. 1 is a sectional view schematically showing an organic package according to the embodiment (1). A pad portion 14 for mounting a chip capacitor is provided around a semiconductor element 12 on a semiconductor element mounting surface 6. This pad part 1 is formed.
4 is provided with a chip capacitor 15.

【0036】上記実施の形態(1)に係るオーガニック
パッケージによれば、チップコンデンサ搭載用のパッド
部14に、スイッチングノイズを吸収するためのチップ
コンデンサ15を配設することができるので、スイッチ
ング時のノイズを有効に低減することができる。
According to the organic package according to the embodiment (1), the chip capacitor 15 for absorbing switching noise can be provided on the pad portion 14 for mounting the chip capacitor. Noise can be effectively reduced.

【0037】図2は、実施の形態(2)に係るオーガニ
ックパッケージを模式的に示した断面図である。ここで
は、図1に示したオーガニックパッケージと同様の構成
については、同符号を付し、その説明を省略する。
FIG. 2 is a sectional view schematically showing an organic package according to the embodiment (2). Here, the same components as those of the organic package shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0038】図中16は、チップコンデンサ搭載用のパ
ッド部を示しており、パッド部16は半導体素子搭載面
6に対向するマザーボード接続面7の中央部に形成さ
れ、このパッド部16にチップコンデンサ15が配設さ
れるようになっている。
In the figure, reference numeral 16 denotes a pad portion for mounting a chip capacitor. The pad portion 16 is formed at the center of the motherboard connection surface 7 facing the semiconductor element mounting surface 6. 15 are provided.

【0039】上記実施の形態(2)に係るオーガニック
パッケージによれば、チップコンデンサ搭載用のパッド
部16に、スイッチングノイズを吸収するためのチップ
コンデンサ15を配設することができるので、スイッチ
ング時のノイズを有効に低減することができる。
According to the organic package according to the embodiment (2), the chip capacitor 15 for absorbing the switching noise can be disposed on the pad portion 16 for mounting the chip capacitor. Noise can be effectively reduced.

【0040】さらに、チップコンデンサ15が半導体素
子12の真下にくることになり、チップコンデンサ15
が半導体素子12の周辺に配設される場合(図1参照)
と比較して、チップコンデンサ15と半導体素子12と
の間の配線距離、主に水平成分の配線距離を大幅に短く
することができる。従って、樹脂基板1内部の配線のイ
ンダクタンスや抵抗を小さくすることができるので、ス
イッチングノイズをより有効に低減することができる。
Further, the chip capacitor 15 is located immediately below the semiconductor element 12, and the chip capacitor 15
Is disposed around the semiconductor element 12 (see FIG. 1).
In comparison with the above, the wiring distance between the chip capacitor 15 and the semiconductor element 12, mainly the wiring distance of the horizontal component, can be greatly reduced. Therefore, the inductance and the resistance of the wiring inside the resin substrate 1 can be reduced, so that the switching noise can be more effectively reduced.

【0041】図3は、実施の形態(3)に係るオーガニ
ックパッケージを模式的に示した断面図である。ここで
は、図1に示したオーガニックパッケージと同様の構成
については、同符号を付し、その説明を省略する。
FIG. 3 is a sectional view schematically showing an organic package according to the embodiment (3). Here, the same components as those of the organic package shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0042】図中17は、外部接続ピン8と樹脂基板1
との接続強度を高めるための接着用樹脂層を示してお
り、接着用樹脂層17は、ヘッド部8aを含めた外部接
続ピン8の根元部を被覆するように、樹脂基板1のマザ
ーボード接続面7に形成されている。
In the figure, reference numeral 17 denotes external connection pins 8 and resin substrate 1.
FIG. 3 shows an adhesive resin layer for increasing the connection strength with the motherboard connection surface of the resin substrate 1 so that the adhesive resin layer 17 covers the roots of the external connection pins 8 including the head 8a. 7 is formed.

【0043】接着用樹脂層17の中央部には孔部18が
形成され、この孔部18にチップコンデンサ15を収納
することができるように、樹脂基板1のマザーボード接
続面7にチップコンデンサ搭載用のパッド部19が形成
され、パッド部19にチップコンデンサ15が配設され
るようになっている。
A hole 18 is formed in the center of the bonding resin layer 17. The chip capacitor 15 is mounted on the mother board connecting surface 7 of the resin substrate 1 so that the chip capacitor 15 can be accommodated in the hole 18. The pad portion 19 is formed, and the chip capacitor 15 is arranged on the pad portion 19.

【0044】次に、実施の形態(3)に係るオーガニッ
クパッケージの製造方法について、部分的に説明する。
Next, a method of manufacturing the organic package according to the embodiment (3) will be partially described.

【0045】イ)マザーボード接続面7上に、接着用樹
脂の一形態である樹脂溶液を、外部接続ピン8の根元部
を完全に被覆することができる厚さで流し込んだ後、加
熱固化させることによって、接着用樹脂層17を形成す
る。
A) A resin solution, which is one form of the adhesive resin, is poured onto the motherboard connection surface 7 in a thickness that can completely cover the base of the external connection pins 8 and then solidified by heating. Thereby, the bonding resin layer 17 is formed.

【0046】ロ)別の製造方法として、樹脂シートを用
いて、該樹脂シートに設けたピン挿通孔に外部接続ピン
8を通すことによって、あるいは前記樹脂シートに外部
接続ピン8を突き刺すことによって、前記樹脂シートを
樹脂基板1のマザーボード接続面7に密着するように被
覆した後、加熱固化させることによって、接着用樹脂層
17を形成する。
(B) As another manufacturing method, a resin sheet is used, and the external connection pins 8 are passed through pin insertion holes provided in the resin sheet, or the external connection pins 8 are pierced into the resin sheet. After the resin sheet is coated so as to be in close contact with the motherboard connection surface 7 of the resin substrate 1, the resin sheet is heated and solidified to form an adhesive resin layer 17.

【0047】上記実施の形態(3)に係るオーガニック
パッケージによれば、外部接続ピン8と樹脂基板1との
接続強度を高めるための接着用樹脂層17が、ヘッド部
8aを含めた外部接続ピン8の根元部を被覆するように
形成されているので、樹脂基板1とパッド部9との境界
層や、外部接続ピン8のヘッド部8aとパッド部9との
境界層の結合が弱かったとしても、外部接続ピン8と樹
脂基板1との接続強度を高めることができ、十分な実用
強度を確保することができる。
According to the organic package according to the embodiment (3), the bonding resin layer 17 for increasing the connection strength between the external connection pins 8 and the resin substrate 1 includes the external connection pins including the head portion 8a. 8 is formed so as to cover the base portion of the connection portion 8, the bonding between the boundary layer between the resin substrate 1 and the pad portion 9 and the boundary layer between the head portion 8 a of the external connection pin 8 and the pad portion 9 is weak. Also, the connection strength between the external connection pins 8 and the resin substrate 1 can be increased, and sufficient practical strength can be secured.

【0048】また、チップコンデンサ搭載用のパッド部
19に、スイッチングノイズを吸収するためのチップコ
ンデンサ15を配設することができるので、スイッチン
グ時のノイズを有効に低減することができる。
Since the chip capacitor 15 for absorbing the switching noise can be provided on the pad portion 19 for mounting the chip capacitor, the noise at the time of switching can be effectively reduced.

【0049】また、接着用樹脂層17に形成された孔部
18に、チップコンデンサ15を収納することができ
る、すなわち、チップコンデンサ15がパッケージ外部
へ突出する部分を小さくすることができるので、マザー
ボードへの取り付けの際に生じる、チップコンデンサ1
5や、他の周辺部材の剥離、損傷等を防止することがで
きる。
Further, the chip capacitor 15 can be accommodated in the hole 18 formed in the bonding resin layer 17, that is, the portion where the chip capacitor 15 protrudes outside the package can be reduced. Chip capacitor 1 generated when mounting on
5 and other peripheral members can be prevented from being peeled or damaged.

【0050】さらに、チップコンデンサ15が半導体素
子12の真下にくることになり、チップコンデンサ15
が半導体素子12の周辺に配設される場合(図1参照)
と比較して、チップコンデンサ15と半導体素子12と
の間の配線距離、主に水平成分の配線距離を大幅に短く
することができる。従って、樹脂基板1内部の配線のイ
ンダクタンスや抵抗を小さくすることができるので、ス
イッチングノイズをより有効に低減することができる。
Further, the chip capacitor 15 comes directly below the semiconductor element 12, and the chip capacitor 15
Is disposed around the semiconductor element 12 (see FIG. 1).
In comparison with the above, the wiring distance between the chip capacitor 15 and the semiconductor element 12, mainly the wiring distance of the horizontal component, can be greatly reduced. Therefore, the inductance and the resistance of the wiring inside the resin substrate 1 can be reduced, so that the switching noise can be more effectively reduced.

【0051】また、上記実施の形態(3)に係るオーガ
ニックパッケージに関連して、さらに別の実施の形態で
は、孔部18にチップコンデンサ15が完全に収納さ
れ、突出することがないように、接着用樹脂層17を形
成しても良い。
Further, with respect to the organic package according to the embodiment (3), in still another embodiment, the chip capacitor 15 is completely housed in the hole 18 so as not to protrude. The bonding resin layer 17 may be formed.

【0052】図4は、実施の形態(4)に係るオーガニ
ックパッケージを模式的に示した断面図である。ここで
は、図1に示したオーガニックパッケージと同様の構成
については、同符号を付し、その説明を省略する。
FIG. 4 is a sectional view schematically showing an organic package according to the embodiment (4). Here, the same components as those of the organic package shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0053】図中20は、ガラスエポキシ樹脂等の有機
樹脂を主体とする材料からなる補強シートを示してお
り、補強シート20とマザーボード接続面7との間に
は、ヘッド部8aを含めた外部接続ピン8の根元部を被
覆するように接着用樹脂層21が形成されている。
In the drawing, reference numeral 20 denotes a reinforcing sheet made of a material mainly composed of an organic resin such as a glass epoxy resin. Between the reinforcing sheet 20 and the mother board connection surface 7, an external portion including a head portion 8a is provided. An adhesive resin layer 21 is formed so as to cover the root of the connection pin 8.

【0054】補強シート20及び接着用樹脂層21の中
央部には孔部22が形成され、この孔部22にチップコ
ンデンサ15を収納することができるように、樹脂基板
1のマザーボード接続面7にチップコンデンサ搭載用の
パッド部23が形成され、パッド部23にチップコンデ
ンサ15が配設されるようになっている。
A hole 22 is formed in the center of the reinforcing sheet 20 and the bonding resin layer 21, and the hole 22 is formed in the mother board connection surface 7 of the resin substrate 1 so that the chip capacitor 15 can be accommodated. A pad portion 23 for mounting a chip capacitor is formed, and the chip capacitor 15 is arranged on the pad portion 23.

【0055】次に、実施の形態(4)に係るオーガニッ
クパッケージの製造方法について、部分的に説明する。
Next, a method of manufacturing an organic package according to the embodiment (4) will be partially described.

【0056】イ)複数のピン挿通孔を具備する補強シー
ト20を、これらピン挿通孔に外部接続ピン8を挿通さ
せながら、樹脂基板1のマザーボード接続面7に近接さ
せて、マザーボード接続面7との間に狭間の樹脂充填空
間を形成する。次に、該樹脂充填空間内に、加熱によっ
て溶融状態にある接着用樹脂を流し込み、その後、固化
させることによって、接着用樹脂層21を形成する。
A) The reinforcing sheet 20 having a plurality of pin insertion holes is brought close to the motherboard connection surface 7 of the resin substrate 1 while the external connection pins 8 are inserted through these pin insertion holes, and A resin-filled space is formed between them. Next, an adhesive resin in a molten state is poured into the resin-filled space by heating, and then solidified to form an adhesive resin layer 21.

【0057】ロ)別の製造方法として、裏面に接着シー
トを貼り付けた補強シート20を用いて、補強シート2
0を、補強シート20に設けたピン挿通孔に外部接続ピ
ン8を挿通させながら、樹脂基板1のマザーボード接続
面7に近接させて、マザーボード接続面7に密着させ
る。次に、前記接着シートを加熱して、一旦溶融して接
着用樹脂とし、これを補強シート20と樹脂基板1との
間の空間、及び前記ピン挿通孔に隙間無く充填して固化
させることによって、接着用樹脂層21を形成する。
(B) As another manufacturing method, a reinforcing sheet 20 having an adhesive sheet attached to the back surface is used to form a reinforcing sheet 2
0 is brought close to the motherboard connection surface 7 of the resin substrate 1 while the external connection pins 8 are inserted through the pin insertion holes provided in the reinforcing sheet 20 and is brought into close contact with the motherboard connection surface 7. Next, the adhesive sheet is heated and temporarily melted to form an adhesive resin, which is filled into the space between the reinforcing sheet 20 and the resin substrate 1 and the pin insertion hole without any gap, and solidified. Then, an adhesive resin layer 21 is formed.

【0058】上記実施の形態(4)に係るオーガニック
パッケージによれば、補強シート20、及びヘッド部8
aを含めた外部接続ピン8の根元部を被覆する接着用樹
脂層21によって、外部接続ピン8と樹脂基板1とが一
体的に形成されるので、樹脂基板1とパッド部9との境
界層や、外部接続ピン8のヘッド部8aとパッド部9と
の境界層の結合が弱かったとしても、外部接続ピン8と
樹脂基板1との接続強度を高めることができ、十分な実
用強度を確保することができる。
According to the organic package according to the embodiment (4), the reinforcing sheet 20 and the head 8
Since the external connection pins 8 and the resin substrate 1 are integrally formed by the adhesive resin layer 21 covering the roots of the external connection pins 8 including a, the boundary layer between the resin substrate 1 and the pad portions 9 is formed. Also, even if the bonding of the boundary layer between the head portion 8a of the external connection pin 8 and the pad portion 9 is weak, the connection strength between the external connection pin 8 and the resin substrate 1 can be increased, and sufficient practical strength can be secured. can do.

【0059】また、チップコンデンサ搭載用のパッド部
23に、スイッチングノイズを吸収するためのチップコ
ンデンサ15を配設することができるので、スイッチン
グ時のノイズを有効に低減することができる。
Since the chip capacitor 15 for absorbing the switching noise can be arranged on the pad portion 23 for mounting the chip capacitor, the noise at the time of switching can be effectively reduced.

【0060】また、補強シート20、及び接着用樹脂層
21に形成された孔部22に、チップコンデンサ15を
収納することができる、すなわち、チップコンデンサ1
5がパッケージ外部へ突出する部分を小さくすることが
できるので、マザーボードへの取り付けの際に生じる、
チップコンデンサ15や、他の周辺部材の剥離、損傷等
を防止することができる。
The chip capacitor 15 can be accommodated in the hole 22 formed in the reinforcing sheet 20 and the bonding resin layer 21.
5 can be reduced in the portion protruding outside of the package, so that it occurs when mounting on a motherboard.
Peeling, damage, and the like of the chip capacitor 15 and other peripheral members can be prevented.

【0061】さらに、チップコンデンサ15が半導体素
子12の真下にくることになり、チップコンデンサ15
が半導体素子12の周辺に配設される場合(図1参照)
と比較して、チップコンデンサ15と半導体素子12と
の間の配線距離、主に水平成分の配線距離を大幅に短く
することができる。従って、樹脂基板1内部の配線のイ
ンダクタンスや抵抗を小さくすることができるので、ス
イッチングノイズをより有効に低減することができる。
Further, the chip capacitor 15 comes directly below the semiconductor element 12, and the chip capacitor 15
Is disposed around the semiconductor element 12 (see FIG. 1).
In comparison with the above, the wiring distance between the chip capacitor 15 and the semiconductor element 12, mainly the wiring distance of the horizontal component, can be greatly reduced. Therefore, the inductance and the resistance of the wiring inside the resin substrate 1 can be reduced, so that the switching noise can be more effectively reduced.

【0062】また、上記実施の形態(4)に係るオーガ
ニックパッケージに関連して、さらに別の実施の形態で
は、孔部22にチップコンデンサ15が完全に収納さ
れ、突出することがないように、補強シート20、及び
接着用樹脂層21を形成しても良い。
Further, with respect to the organic package according to the above-mentioned embodiment (4), in still another embodiment, the chip capacitor 15 is completely housed in the hole 22 so as not to protrude. The reinforcing sheet 20 and the bonding resin layer 21 may be formed.

【0063】図5は、実施の形態(5)に係るオーガニ
ックパッケージを模式的に示した断面図である。ここで
は、図1に示したオーガニックパッケージと同様の構成
については、同符号を付し、その説明を省略する。
FIG. 5 is a sectional view schematically showing an organic package according to the embodiment (5). Here, the same components as those of the organic package shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0064】図中24は、外部接続ピン8と樹脂基板1
との接続強度を高めるための接着用樹脂層を示してお
り、接着用樹脂層24は、ヘッド部8aを含めた外部接
続ピン8の根元部を被覆するように、さらにチップコン
デンサ15を完全に覆うように、樹脂基板1のマザーボ
ード接続面7に形成されている。
In the figure, reference numeral 24 denotes the external connection pins 8 and the resin substrate 1.
3 shows an adhesive resin layer for enhancing the connection strength with the chip capacitor 15. The adhesive resin layer 24 further completely covers the chip capacitor 15 so as to cover the roots of the external connection pins 8 including the head 8 a. It is formed on the motherboard connection surface 7 of the resin substrate 1 so as to cover it.

【0065】上記実施の形態(5)に係るオーガニック
パッケージによれば、外部接続ピン8と樹脂基板1との
接続強度を高めるために、ヘッド部8aを含めた外部接
続ピン8の根元部を被覆する接着用樹脂層24が形成さ
れているので、樹脂基板1とパッド部9との境界層や、
外部接続ピン8のヘッド部8aとパッド部9との境界層
の結合が弱かったとしても、外部接続ピン8と樹脂基板
1との接続強度を高めることができ、十分な実用強度を
確保することができる。
According to the organic package of the embodiment (5), in order to increase the connection strength between the external connection pins 8 and the resin substrate 1, the base of the external connection pins 8 including the head 8a is covered. Since the bonding resin layer 24 is formed, the boundary layer between the resin substrate 1 and the pad portion 9,
Even if the bonding of the boundary layer between the head portion 8a and the pad portion 9 of the external connection pin 8 is weak, the connection strength between the external connection pin 8 and the resin substrate 1 can be increased, and sufficient practical strength can be ensured. Can be.

【0066】また、チップコンデンサ15が搭載されて
いるので、スイッチングノイズを吸収することができ、
スイッチング時のノイズを有効に低減することができ
る。
Since the chip capacitor 15 is mounted, switching noise can be absorbed.
Noise at the time of switching can be effectively reduced.

【0067】また、チップコンデンサ15が接着用樹脂
層24に完全に覆われている、すなわち、チップコンデ
ンサ15がパッケージ外部へ突出しないようにすること
ができるので、マザーボードへの取り付けの際に生じ
る、チップコンデンサ15や、他の周辺部材の剥離、損
傷等を防止することができる。
Further, since the chip capacitor 15 is completely covered with the bonding resin layer 24, that is, it is possible to prevent the chip capacitor 15 from protruding outside the package, the chip capacitor 15 is generated at the time of attachment to the motherboard. Peeling, damage, and the like of the chip capacitor 15 and other peripheral members can be prevented.

【0068】さらに、チップコンデンサ15が半導体素
子12の真下にくることになり、チップコンデンサ15
が半導体素子12の周辺に配設される場合(図1参照)
と比較して、チップコンデンサ15と半導体素子12と
の間の配線距離、主に水平成分の配線距離を大幅に短く
することができる。従って、樹脂基板1内部の配線のイ
ンダクタンスや抵抗を小さくすることができるので、ス
イッチングノイズをより有効に低減することができる。
Further, the chip capacitor 15 is located immediately below the semiconductor element 12, and the chip capacitor 15
Is disposed around the semiconductor element 12 (see FIG. 1).
In comparison with the above, the wiring distance between the chip capacitor 15 and the semiconductor element 12, mainly the wiring distance of the horizontal component, can be greatly reduced. Therefore, the inductance and the resistance of the wiring inside the resin substrate 1 can be reduced, so that the switching noise can be more effectively reduced.

【0069】図6は、実施の形態(6)に係るオーガニ
ックパッケージを模式的に示した断面図である。ここで
は、図1に示したオーガニックパッケージと同様の構成
については、同符号を付し、その説明を省略する。
FIG. 6 is a sectional view schematically showing an organic package according to the embodiment (6). Here, the same components as those of the organic package shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted.

【0070】図中25は、ガラスエポキシ樹脂等の有機
樹脂を主体とする材料からなる補強シートを示してお
り、補強シート25とマザーボード接続面7との間に
は、外部接続ピン8と樹脂基板1との接続強度を高める
ための接着用樹脂層26が、ヘッド部8aを含めた外部
接続ピン8の根元部を被覆するように、さらにチップコ
ンデンサ15を完全に覆うようにして形成されている。
In the figure, reference numeral 25 denotes a reinforcing sheet made of a material mainly composed of an organic resin such as a glass epoxy resin. Between the reinforcing sheet 25 and the mother board connecting surface 7, there are provided external connection pins 8 and a resin substrate. The adhesive resin layer 26 for increasing the connection strength with the first capacitor 1 is formed so as to cover the root of the external connection pin 8 including the head 8a and to completely cover the chip capacitor 15. .

【0071】上記実施の形態(6)に係るオーガニック
パッケージによれば、補強シート25、及びヘッド部8
aを含めた外部接続ピン8の根元部を被覆する接着用樹
脂層26によって、外部接続ピン8と樹脂基板1とが一
体的に形成されるので、樹脂基板1とパッド部9との境
界層や、外部接続ピン8のヘッド部8aとパッド部9と
の境界層の結合が弱かったとしても、外部接続ピン8と
樹脂基板1との接続強度を高めることができ、十分な実
用強度を確保することができる。
According to the organic package of the embodiment (6), the reinforcing sheet 25 and the head 8
Since the external connection pins 8 and the resin substrate 1 are integrally formed by the adhesive resin layer 26 covering the roots of the external connection pins 8 including a, the boundary layer between the resin substrate 1 and the pad portions 9 is formed. Also, even if the bonding of the boundary layer between the head portion 8a of the external connection pin 8 and the pad portion 9 is weak, the connection strength between the external connection pin 8 and the resin substrate 1 can be increased, and sufficient practical strength can be secured. can do.

【0072】また、チップコンデンサ15が搭載されて
いるので、スイッチングノイズを吸収することができ、
スイッチング時のノイズを有効に低減することができ
る。
Since the chip capacitor 15 is mounted, switching noise can be absorbed.
Noise at the time of switching can be effectively reduced.

【0073】また、チップコンデンサ15が補強シート
25、及び接着用樹脂層26に完全に覆われている、す
なわち、チップコンデンサ15がパッケージ外部へ突出
しないようにすることができるので、マザーボードへの
取り付けの際に生じる、チップコンデンサ15や、他の
周辺部材の剥離、損傷等を防止することができる。
Further, since the chip capacitor 15 is completely covered with the reinforcing sheet 25 and the adhesive resin layer 26, that is, it is possible to prevent the chip capacitor 15 from protruding outside the package. It is possible to prevent the chip capacitor 15 and other peripheral members from being peeled, damaged, and the like, which are generated at this time.

【0074】さらに、チップコンデンサ15が半導体素
子12の真下にくることになり、チップコンデンサ15
が半導体素子12の周辺に配設される場合(図1参照)
と比較して、チップコンデンサ15と半導体素子12と
の間の配線距離、主に水平成分の配線距離を大幅に短く
することができる。従って、樹脂基板1内部の配線のイ
ンダクタンスや抵抗を小さくすることができるので、ス
イッチングノイズをより有効に低減することができる。
Further, the chip capacitor 15 comes directly below the semiconductor element 12, and the chip capacitor 15
Is disposed around the semiconductor element 12 (see FIG. 1).
In comparison with the above, the wiring distance between the chip capacitor 15 and the semiconductor element 12, mainly the wiring distance of the horizontal component can be greatly reduced. Therefore, the inductance and the resistance of the wiring inside the resin substrate 1 can be reduced, so that the switching noise can be more effectively reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態(1)に係るオーガニック
パッケージを模式的に示した断面図である。
FIG. 1 is a cross-sectional view schematically showing an organic package according to a first embodiment of the present invention.

【図2】実施の形態(2)に係るオーガニックパッケー
ジを模式的に示した断面図である。
FIG. 2 is a cross-sectional view schematically showing an organic package according to a second embodiment.

【図3】実施の形態(3)に係るオーガニックパッケー
ジを模式的に示した断面図である。
FIG. 3 is a cross-sectional view schematically showing an organic package according to a third embodiment.

【図4】実施の形態(4)に係るオーガニックパッケー
ジを模式的に示した断面図である。
FIG. 4 is a cross-sectional view schematically showing an organic package according to an embodiment (4).

【図5】実施の形態(5)に係るオーガニックパッケー
ジを模式的に示した断面図である。
FIG. 5 is a sectional view schematically showing an organic package according to the embodiment (5).

【図6】実施の形態(6)に係るオーガニックパッケー
ジを模式的に示した断面図である。
FIG. 6 is a sectional view schematically showing an organic package according to the embodiment (6).

【図7】従来のオーガニックパッケージを模式的に示し
た断面図である。
FIG. 7 is a cross-sectional view schematically showing a conventional organic package.

【符号の説明】[Explanation of symbols]

1 樹脂基板 8 外部接続ピン 8a ヘッド部 9、11、14、16、19、23 パッド部 10 半田 12 半導体素子 15 チップコンデンサ 17、21、24、26 接着用樹脂層 18、22 孔部 20、25 補強シート DESCRIPTION OF SYMBOLS 1 Resin board 8 External connection pin 8a Head part 9, 11, 14, 16, 19, 23 Pad part 10 Solder 12 Semiconductor element 15 Chip capacitor 17, 21, 24, 26 Adhesive resin layer 18, 22 Hole part 20, 25 Reinforcement sheet

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 樹脂基板面に外部接続ピンのヘッド部と
接合するためのパッド部が形成され、該パッド部に前記
ヘッド部が接合されたオーガニックパッケージにおい
て、 前記樹脂基板面に、チップコンデンサ搭載用のパッド部
が形成されていることを特徴とするオーガニックパッケ
ージ。
1. An organic package in which a pad portion for bonding to a head portion of an external connection pin is formed on a resin substrate surface, and wherein the head portion is bonded to the pad portion, wherein a chip capacitor is mounted on the resin substrate surface. Organic package, characterized in that a pad portion is formed.
【請求項2】 前記外部接続ピンと前記樹脂基板との接
続強度を高めるために、少なくとも前記ヘッド部を含め
た前記外部接続ピンの根元部を被覆する接続補強部が形
成され、 該接続補強部に、チップコンデンサ収納用の孔部が形成
されていることを特徴とする請求項1記載のオーガニッ
クパッケージ。
2. A connection reinforcing portion which covers at least a root portion of the external connection pin including the head portion is formed in order to increase a connection strength between the external connection pin and the resin substrate. 2. The organic package according to claim 1, wherein a hole for accommodating a chip capacitor is formed.
【請求項3】 前記チップコンデンサ搭載用のパッド部
が、前記樹脂基板の半導体素子搭載面に対向する面の中
央部に形成されていることを特徴とする請求項1又は請
求項2記載のオーガニックパッケージ。
3. The organic device according to claim 1, wherein the pad portion for mounting the chip capacitor is formed at a central portion of a surface of the resin substrate facing the semiconductor element mounting surface. package.
【請求項4】 樹脂基板面に外部接続ピンのヘッド部と
接合するためのパッド部が形成され、該パッド部に前記
ヘッド部が接合されたオーガニックパッケージにおい
て、 チップコンデンサが搭載され、 少なくとも前記ヘッド部を含めた前記外部接続ピンの根
元部を被覆することによって、前記外部接続ピンと前記
樹脂基板との接続強度を高めるための接続補強部が、前
記チップコンデンサを覆うように形成されていることを
特徴とするオーガニックパッケージ。
4. An organic package in which a pad portion for bonding to a head portion of an external connection pin is formed on a resin substrate surface, and a chip capacitor is mounted in an organic package in which the head portion is bonded to the pad portion. A connection reinforcing portion for increasing a connection strength between the external connection pin and the resin substrate by covering a root portion of the external connection pin including a portion, wherein the connection reinforcing portion is formed so as to cover the chip capacitor. Organic package featuring.
【請求項5】 前記チップコンデンサが、前記樹脂基板
の半導体素子搭載面に対向する面の中央部に搭載されて
いることを特徴とする請求項4記載のオーガニックパッ
ケージ。
5. The organic package according to claim 4, wherein said chip capacitor is mounted at a central portion of a surface of said resin substrate facing a semiconductor element mounting surface.
JP11208782A 1999-07-23 1999-07-23 Organic package Pending JP2001035952A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11208782A JP2001035952A (en) 1999-07-23 1999-07-23 Organic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11208782A JP2001035952A (en) 1999-07-23 1999-07-23 Organic package

Publications (1)

Publication Number Publication Date
JP2001035952A true JP2001035952A (en) 2001-02-09

Family

ID=16562024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11208782A Pending JP2001035952A (en) 1999-07-23 1999-07-23 Organic package

Country Status (1)

Country Link
JP (1) JP2001035952A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657133B1 (en) * 2001-05-15 2003-12-02 Xilinx, Inc. Ball grid array chip capacitor structure
US7015575B2 (en) 2003-05-22 2006-03-21 Matsushita Electric Industrial Co., Ltd. LSI package

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657133B1 (en) * 2001-05-15 2003-12-02 Xilinx, Inc. Ball grid array chip capacitor structure
US7015575B2 (en) 2003-05-22 2006-03-21 Matsushita Electric Industrial Co., Ltd. LSI package

Similar Documents

Publication Publication Date Title
KR100694739B1 (en) Ball grid array package with multiple power/ground planes
US5990545A (en) Chip scale ball grid array for integrated circuit package
US5866949A (en) Chip scale ball grid array for integrated circuit packaging
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
JP5140112B2 (en) Electronic component built-in printed circuit board and method for manufacturing the same
US20020180010A1 (en) Semiconductor device and manufacturing method thereof
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
JPH07169872A (en) Semiconductor device and manufacture thereof
US6894229B1 (en) Mechanically enhanced package and method of making same
US6483187B1 (en) Heat-spread substrate
JP2008218979A (en) Electronic packaging and manufacturing method thereof
JP2001015628A (en) Semiconductor device and substrate therefor
JP2000022027A (en) Semiconductor device, manufacture thereof, and package board
CA2095609C (en) Leadless pad array chip carrier
TW201603665A (en) Printed circuit board, method for manufacturing the same and package on package having the same
US20040070948A1 (en) Cavity-down ball grid array semiconductor package with heat spreader
JP2004128356A (en) Semiconductor device
JPH11345900A (en) Semiconductor device
EP1848029B1 (en) Carrying structure of electronic components
JP3450477B2 (en) Semiconductor device and manufacturing method thereof
JP2001035952A (en) Organic package
KR20010063236A (en) Stack package and manufacturing method thereof
JP2891426B2 (en) Semiconductor device
JP3933910B2 (en) Manufacturing method of semiconductor device and manufacturing method of laminated structure
JP2009177123A (en) Stacked-chip package structure and manufacturing method thereof