JP2001028845A - Power supply changeover circuit - Google Patents

Power supply changeover circuit

Info

Publication number
JP2001028845A
JP2001028845A JP11199428A JP19942899A JP2001028845A JP 2001028845 A JP2001028845 A JP 2001028845A JP 11199428 A JP11199428 A JP 11199428A JP 19942899 A JP19942899 A JP 19942899A JP 2001028845 A JP2001028845 A JP 2001028845A
Authority
JP
Japan
Prior art keywords
power supply
current
ion battery
transistor
lithium ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11199428A
Other languages
Japanese (ja)
Inventor
Masahiro Nakamura
正広 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd, Asahi Kasei Microdevices Corp filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP11199428A priority Critical patent/JP2001028845A/en
Publication of JP2001028845A publication Critical patent/JP2001028845A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Stand-By Power Supply Arrangements (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize a power supply changeover circuit with a C-MOS process which practices a reverse current preventive function between power supplies and eliminates an excessive voltage drop. SOLUTION: When both a lithium ion battery 6 and an external power supply 8 are connected, a transistor MP1 (P-MOS) is turned off and a channel current does not flow. Since a transistor MN1 (N-MOS) is in a diode connection state at that time, a reverse current is blocked. A through-current by a parasitic bipolar transistor is not generated either. When a drive current is supplied to a node 1 from the lithium ion battery 6 only, the MP1 is turned on and the channel current is made to flow.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、内部電源で作動す
る機器に外部電源を接続したとき、該外部電源から該機
器に電力を供給するよう該内部電源を切り離す電源切り
替え回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply switching circuit for disconnecting an internal power supply so that power is supplied from the external power supply to the device when the external power supply is connected to the device operated by the internal power supply.

【0002】さらに詳述すると、本発明は、例えばリチ
ウムイオン電池などの内蔵電池で動作する携帯機器に外
部電源を接続した場合、その内部電池から外部電源への
自動切り替えを行うようにした電源切り替え回路に関す
るものである。
More specifically, the present invention relates to a power supply switching device for automatically switching from an internal battery to an external power supply when an external power supply is connected to a portable device operated by a built-in battery such as a lithium ion battery. It is related to the circuit.

【0003】[0003]

【従来の技術】内部電源と外部電源の両方で作動可能な
機器として、携帯電話,PHSその他のPDA(携帯型
情報機器)などが広く普及している。一例として携帯電
話を挙げるならば、現在では内蔵回路の集積回路化が進
んでおり、デジタルLSI(CMOSプロセスにより
作られる),ベースバンドLSI(CMOSプロセス
により作られる),電源IC(BICMOSプロセス
により作られる)の3チップ構成となっている。
2. Description of the Related Art As devices that can be operated by both an internal power supply and an external power supply, cellular phones, PHSs, and other PDAs (portable information devices) have become widespread. As an example, if a mobile phone is taken as an example, integrated circuits of built-in circuits are currently being developed, and digital LSIs (made by a CMOS process), baseband LSIs (made by a CMOS process), and power supply ICs (made by a BICMOS process). 3) configuration.

【0004】ここで、上記の電源ICには、例えばマ
イクロコンピュータ・ベースバンドLSI・バイブレー
タ・メモリ・シンセサイザなどに対して電源電圧を供給
するための高精度電圧源の他、基準電圧発生回路、リチ
ウムイオン電池用の充電回路、リチウムイオン電池電圧
監視回路、バックライト駆動回路を含み、さらにLED
駆動用電源、ブザー用電源、電源立ち上がり監視回路用
電源、および、内部状態設定用の論理回路などが含まれ
ている。しかも、この電源ICを作成するプロセスとし
ては、電源から負荷側に供給する駆動電圧および電流量
を正確に規定するのみならず、PNダイオードを用いた
逆流防止回路を組み込むことが可能であって、且つ低消
費電力で、ある程度の高集積化を可能にするために、既
述の如く、従来はBICMOSプロセスが使われてい
る。
The power supply IC includes a high-precision voltage source for supplying a power supply voltage to, for example, a microcomputer, a baseband LSI, a vibrator, a memory, a synthesizer, etc. Includes charging circuit for ion battery, lithium ion battery voltage monitoring circuit, backlight driving circuit, and LED
It includes a driving power supply, a buzzer power supply, a power supply rise monitoring circuit power supply, and a logic circuit for setting an internal state. In addition, as a process for producing this power supply IC, not only can the drive voltage and the amount of current supplied from the power supply to the load side be accurately specified, but also a backflow prevention circuit using a PN diode can be incorporated. As described above, a BICMOS process has been conventionally used to enable a certain degree of integration with low power consumption.

【0005】図1は、従来から知られている電源ICで
用いられる電源切り替え回路の一般的ブロック構成を示
す。図示した電源ICのブロックのうち、基準電圧発生
回路2と電源立ち上がり監視回路4は、約4Vのリチウ
ムイオン電池(内部電源)6あるいは約6.5Vの外部
電源の両方で動作する。また、リチウムイオン電池(内
部電源)6と外部電源8との間の逆流は、リチウムイオ
ン電池自体の安全上の理由から許されないので、逆流防
止機能を果たすためのダイオードD1およびD2,D3
は必須である。
FIG. 1 shows a general block configuration of a power supply switching circuit used in a conventionally known power supply IC. In the illustrated power supply IC block, the reference voltage generation circuit 2 and the power supply rise monitoring circuit 4 operate with both a lithium ion battery (internal power supply) 6 of about 4 V or an external power supply of about 6.5 V. Backflow between the lithium-ion battery (internal power supply) 6 and the external power supply 8 is not allowed due to the safety of the lithium-ion battery itself, and therefore diodes D1, D2, and D3 for performing the backflow prevention function are provided.
Is required.

【0006】BICMOSプロセスを使った従来の電源
ICでは、PNダイオードを使用することができるの
で、逆流防止機能を果たすためのダイオードD1および
D2,D3は、図1のような周知の結線により容易に構
成することが可能である。
In the conventional power supply IC using the BICMOS process, a PN diode can be used. Therefore, the diodes D1, D2, and D3 for performing the backflow prevention function can be easily formed by a known connection as shown in FIG. It is possible to configure.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記の
携帯電話においても、電話機本体の更なる小型化・コス
トダウンを図る為に、2チップ構成とすることが強く求
められている現状である。より具体的に述べるならば、
(A)デジタルLSIとベースバンドLSIを1チップ
上に一体的に形成し、第2のチップ上に電源ICを形成
するか、あるいは、(B)ベースバンドLSIと電源L
SIを1チップ上に一体的に形成し、第2のチップ上に
デジタルICを形成するという二つの案が考えられる。
However, in the above-mentioned portable telephones, it is strongly demanded to use a two-chip structure in order to further reduce the size and cost of the telephone body. More specifically,
(A) a digital LSI and a baseband LSI are integrally formed on one chip and a power supply IC is formed on a second chip, or (B) a baseband LSI and a power supply L
There are two proposals for forming the SI integrally on one chip and forming a digital IC on the second chip.

【0008】ここで、上記(A)案についてみると、デ
ジタルLSIとベースバンドLSIは、どちらもCMO
Sプロセスで作成されるので、いわゆるプロセス的な相
性は良いが、反面、デジタル信号とアナログ信号を同一
のチップ上に集積化することになるので回路構成上非常
に困難である。
Here, regarding the above-mentioned plan (A), the digital LSI and the baseband LSI are both CMOs.
Since it is created by the S process, it has good so-called process compatibility, but on the other hand, it is very difficult in terms of circuit configuration since digital signals and analog signals are integrated on the same chip.

【0009】一方、上記(B)案の如く、ベースバンド
LSIと電源ICを同一のチップ上に集積化する場合、
どちらのICもアナログ回路であるので、CMOSプロ
セスによるベースバンドLSIと、BICMOSによる
電源ICとを一体化することは、上記(A)案に比べれ
ば実現が容易である。
On the other hand, when the baseband LSI and the power supply IC are integrated on the same chip as in the case of the above (B),
Since both ICs are analog circuits, it is easier to integrate a baseband LSI based on a CMOS process and a power supply IC based on BICMOS as compared with the above-mentioned plan (A).

【0010】しかし、上述したように、コストダウンを
図るためには、マスク枚数やプロセスの工程数が少ない
CMOSプロセスを用いて、ベースバンドLSIと電源
ICの両方を集積する必要がある。換言すると、BIC
MOSプロセスで作られている従来の電源ICを、如何
にCMOSプロセスで実現するかが、重要な課題とな
る。一例として携帯電話に当てはめてみると、その電源
部には、グランド(コモン電位点)を基準電位(0ボル
ト)として、複数の正電源がそれぞれ独立して含まれて
いる。したがって、この種の電源を実現するためには、
P型基板を用いたCMOSプロセスによる電源ICを作
成する必要がある。
However, as described above, in order to reduce the cost, it is necessary to integrate both the baseband LSI and the power supply IC using a CMOS process having a small number of masks and a small number of process steps. In other words, BIC
An important issue is how to realize a conventional power supply IC manufactured by a MOS process by a CMOS process. As an example, when applied to a mobile phone, its power supply unit independently includes a plurality of positive power supplies with a ground (common potential point) as a reference potential (0 volt). Therefore, to realize this kind of power supply,
It is necessary to create a power supply IC by a CMOS process using a P-type substrate.

【0011】しかしながら、従来から用いられているB
ICMOSプロセスではなく、標準的なP型基板を用い
たCMOSプロセスで図1のような電源ICを構成しよ
うとすると、BICMOSプロセスで形成したPNダイ
オードD1,D2,D3を使用することができない。そ
こで、MOSトランジスタのみで図1のPNダイオード
D1,D2,D3と同等の逆電流防止機能を持たせなけ
ればならない。
However, the conventionally used B
If the power supply IC as shown in FIG. 1 is to be formed by a CMOS process using a standard P-type substrate instead of the ICMOS process, the PN diodes D1, D2, and D3 formed by the BICMOS process cannot be used. Therefore, a reverse current prevention function equivalent to that of the PN diodes D1, D2, and D3 in FIG. 1 must be provided only by the MOS transistors.

【0012】図2は、図1に示したPNダイオードD
1,D2,D3の替わりに、ダイオード接続形態のNM
OSを3つ用いた場合の回路図である。すなわち、ダイ
オード接続されたMN1およびMN2,MN3を、図1
のPNダイオードD1,D2,D3の替わりに用いたも
のである。
FIG. 2 shows the PN diode D shown in FIG.
Instead of D1, D2 and D3, NM of diode connection form
FIG. 9 is a circuit diagram when three OSs are used. That is, the diode-connected MN1, MN2, and MN3 are
Are used in place of the PN diodes D1, D2, and D3.

【0013】この図2において、外部電源8側に接続さ
れているNMOSのダイオード接続MN2,MN3を介
してノード1に電源電圧が供給される場合は、外部電源
8の電圧が高いので(この例では6.5V)、基準電圧
発生回路2および電源立ち上がり監視回路4が動作する
に足りる電圧を確保することは可能である。しかし、リ
チウムイオン電池(内部電源)6側からNMOSのダイ
オード接続MN1を介して電源電圧が供給される場合に
は、ダイオード接続されたNMOSでの電圧降下分と、
リチウムイオン電池が2.7Vまで下がることを考慮す
ると、ノード1の電圧は最悪1.5V程度まで降下する
ので、基準電圧発生回路2および電源立ち上がり監視回
路4が動作する電圧を十分に確保することは不可能であ
る。
In FIG. 2, when the power supply voltage is supplied to the node 1 through the diode connection MN2 and MN3 of the NMOS connected to the external power supply 8, the voltage of the external power supply 8 is high (this example). 6.5V), it is possible to secure a voltage sufficient for the reference voltage generation circuit 2 and the power supply rise monitoring circuit 4 to operate. However, when the power supply voltage is supplied from the lithium ion battery (internal power supply) 6 via the NMOS diode connection MN1, the voltage drop at the diode-connected NMOS is:
Considering that the voltage of the lithium ion battery drops to 2.7 V, the voltage of the node 1 drops to about 1.5 V at the worst. Therefore, it is necessary to secure a sufficient voltage for operating the reference voltage generation circuit 2 and the power supply rise monitoring circuit 4. Is impossible.

【0014】以上のことから、図2に示した回路構成を
CMOSプロセスで構成したとしても、実際には役立た
ないことになり、何らかの工夫が必要となる。すなわ
ち、リチウムイオン電池(内部電源)6側に接続される
逆流防止回路をどのようにCMOSプロセス上で構成す
るかということが、CMOSプロセスで電源ICを実現
するポイントになる。
From the above, even if the circuit configuration shown in FIG. 2 is formed by a CMOS process, it is actually useless and some contrivance is required. That is, how to configure the backflow prevention circuit connected to the lithium ion battery (internal power supply) 6 on the CMOS process is a point of realizing the power supply IC by the CMOS process.

【0015】よって本発明の目的は、上述の点に鑑み、
電源間の逆流防止機能を果たすと同時に余分な電圧降下
を除去した、CMOSプロセスによる電源切り替え回路
を提供することにある。
Accordingly, an object of the present invention is to provide
An object of the present invention is to provide a power supply switching circuit using a CMOS process, which performs a function of preventing backflow between power supplies and removes an extra voltage drop.

【0016】[0016]

【課題を解決するための手段】上記の目的を達成するた
めに、本発明に係る電源切り替え回路は、内部電源で作
動する機器に外部電源を接続したとき、該外部電源から
該機器に電力を供給するよう該内部電源を切り離す電源
切り替え回路であって、前記内部電源の出力端と前記機
器との間に接続したP型MOSトランジスタと、前記外
部電源の接続に応答して前記P型MOSトランジスタを
オフ状態にする接続手段と、前記P型MOSトランジス
タのバルクと前記内部電源の出力端との間に接続した、
ダイオード接続形態のN型MOSトランジスタとを具備
したものである。ここで、前記P型MOSトランジスタ
と前記N型MOSトランジスタを共通のP型基板上に形
成することが可能である。また、前記接続手段は、前記
外部電源の出力電圧を前記P型MOSトランジスタのゲ
ートに印加する構成を採ることができる。
In order to achieve the above-mentioned object, a power supply switching circuit according to the present invention, when an external power supply is connected to a device operated by an internal power supply, supplies power from the external power supply to the device. A power supply switching circuit for disconnecting the internal power supply so as to supply the P-type MOS transistor connected between an output terminal of the internal power supply and the device, and the P-type MOS transistor in response to connection of the external power supply Connecting means for turning off the P-type MOS transistor and an output terminal of the internal power supply,
And a diode-connected N-type MOS transistor. Here, the P-type MOS transistor and the N-type MOS transistor can be formed on a common P-type substrate. Further, the connection means may be configured to apply an output voltage of the external power supply to a gate of the P-type MOS transistor.

【0017】[0017]

【発明の実施の形態】図3は、本発明を適用した電源切
り替え回路の一例を示す。本図において、リチウムイオ
ン電池(内部電源)6とノード1との間には、P型のM
OSトランジスタMP1と、ダイオード接続されたN型
のMOSトランジスタMN1を並列に接続してある。こ
こで、MP1(PMOS)のバルクは、MN1(ダイオ
ード接続されたNMOS)のソースに接続してある。
FIG. 3 shows an example of a power supply switching circuit to which the present invention is applied. In this figure, a P-type M is provided between a lithium ion battery (internal power supply) 6 and a node 1.
The OS transistor MP1 and a diode-connected N-type MOS transistor MN1 are connected in parallel. Here, the bulk of MP1 (PMOS) is connected to the source of MN1 (NMOS diode-connected).

【0018】外部電源8とノード1との間には、ダイオ
ード接続された二つのN型MOSトランジスタMN2,
MN3を直列に接続してある。
Between the external power supply 8 and the node 1, there are provided two diode-connected N-type MOS transistors MN2 and MN2.
MN3 is connected in series.

【0019】これらのMOSトランジスタは、図4に示
すように、共通のP型基板PSUB上に形成されてい
る。
These MOS transistors are formed on a common P-type substrate PSUB, as shown in FIG.

【0020】図3および図4に示した回路の動作を説明
するために、動作説明用の補助図面として、図3のMN
1(NMOS)を除いた回路を図5および図6に示す。
但し、この補助図面では、MP1(PMOS)のバルク
をノード1に接続してある。
In order to explain the operation of the circuits shown in FIGS. 3 and 4, MN of FIG.
Circuits excluding 1 (NMOS) are shown in FIGS.
However, in this auxiliary drawing, the bulk of MP1 (PMOS) is connected to the node 1.

【0021】まず、図5の回路構成においては、図6に
示すように、標準的P基板CMOSプロセスによって生
じる寄生素子(寄生PNPバイポーラトランジスタ)の
存在を明確に認識する必要がある。この点について、以
下に説明していく。
First, in the circuit configuration of FIG. 5, as shown in FIG. 6, it is necessary to clearly recognize the existence of a parasitic element (parasitic PNP bipolar transistor) generated by a standard P-substrate CMOS process. This will be described below.

【0022】図5および図6において、外部電源8から
電圧6.5Vを与え、リチウムイオン電池6から電圧4
Vを電源ICに与えた場合、MP1はオフするので、外
部電源8からリチウムイオン電池6への逆流は防止され
る。
5 and 6, a voltage of 6.5 V is applied from an external power supply 8 and a voltage of 4 V is applied from a lithium ion battery 6.
When V is applied to the power supply IC, MP1 is turned off, so that backflow from the external power supply 8 to the lithium ion battery 6 is prevented.

【0023】外部電源8が外されてMP1がオンする
と、リチウムイオン電池6から内部回路(ノード1)に
電流が供給されることになるが、この場合には、MP
1のチャンネル電流と、MP1のドレインとバルク間
のPNダイオードが順方向にバイアスされることに起因
した寄生PNPトランジスタ50のダイオード接続の順
方向電流、の両電流が流れる。このMP1(PMOS)
が個別の部品である場合には寄生素子の問題は生じない
が、CMOS基板上では、寄生のPNPトランジスタ3
0が存在する。前述のMP1(PMOS)のドレインと
バルク間のPNダイオードの順方向電流が寄生PNPト
ランジスタ30のベース電流にもなり、MP1(PMO
S)のドレインからP型基板PSUBに対して縦方向の
寄生PNPトランジスタ30もオンし、リチウムイオン
電池6からグランド(0Vポイント)に対して貫通電流
が流れる。
When the external power supply 8 is removed and MP1 is turned on, current is supplied from the lithium ion battery 6 to the internal circuit (node 1).
1 and a diode-connected forward current of the parasitic PNP transistor 50 caused by forward biasing of the PN diode between the drain and bulk of MP1. This MP1 (PMOS)
Is a separate component, the problem of the parasitic element does not occur, but on the CMOS substrate, the parasitic PNP transistor 3
0 exists. The forward current of the PN diode between the drain of the MP1 (PMOS) and the bulk also becomes the base current of the parasitic PNP transistor 30, and the MP1 (PMO)
The parasitic PNP transistor 30 in the vertical direction from the drain of S) to the P-type substrate PSUB is also turned on, and a through current flows from the lithium ion battery 6 to the ground (0 V point).

【0024】なお、MP1(PMOS)のオン抵抗を限
りなくゼロにすることにより寄生PNPトランジスタ3
0をオンさせるベース電流が流れない様にできそうであ
るが、DC動作のときは問題がないとしても電源オン/
オフ時の過渡的場合に、MP1(PMOS)のチャンネ
ル電流が流れるまでは、前述のダイオードの順方向電流
が支配的であるため、過渡的にPNPトランジスタ30
を通して貫通電流が流れることになる。
By setting the on-resistance of MP1 (PMOS) to zero as much as possible, the parasitic PNP transistor 3
It seems that the base current for turning on 0 does not flow, but during DC operation, even if there is no problem, the power is turned on / off.
In the transient state at the time of turning off, the forward current of the diode is dominant until the channel current of MP1 (PMOS) flows.
Through current will flow.

【0025】そこで、本発明の実施の形態である図3お
よび図4では、上記の寄生素子に起因した問題を除去す
るために、MP1(PMOS)のバルクと、リチウムイ
オン電池6の出力端との間に、ダイオード接続されたM
N1(NMOS)を接続してある。すなわち、MP1
(PMOS)のバルクを、ダイオード接続されたMN1
(NMOS)を介してリチウムイオン電池6側に接続す
ることにより、寄生PNPトランジスタのオンをなく
し、貫通電流をなくすことができる。その理由は、以下
の通りである。
Therefore, in FIGS. 3 and 4, which are embodiments of the present invention, in order to eliminate the problem caused by the parasitic element, the bulk of the MP1 (PMOS) and the output terminal of the lithium ion battery 6 are removed. Between the diode-connected M
N1 (NMOS) is connected. That is, MP1
(PMOS) bulk with diode-connected MN1
By connecting to the lithium ion battery 6 via (NMOS), it is possible to eliminate the ON of the parasitic PNP transistor and eliminate the through current. The reason is as follows.

【0026】図3および図4に示す回路において、リチ
ウムイオン電池6と外部電源8が共に接続されている場
合、MP1(PMOS)はオフし、チャンネル電流は流
れない。このとき、MP1のドレインとバルク(Nウエ
ル)間のPNダイオードが順方向にバイアスされるが、
Nウエルの先(図4の左側)は、MN1(NMOS)の
ダイオード接続となっているので、流れようとするPN
ダイオードの電流はそこで阻止される。したがって、寄
生PNPトランジスタ30,寄生PNPトランジスタ5
0をオンさせるようなベース電流が発生しないので、外
部電源8からリチウムイオン電池6への逆流電流も阻止
され、且つ、寄生PNPトランジスタ30による貫通電
流も発生しない。
In the circuits shown in FIGS. 3 and 4, when the lithium ion battery 6 and the external power supply 8 are both connected, MP1 (PMOS) is turned off and no channel current flows. At this time, the PN diode between the drain of MP1 and the bulk (N well) is forward biased,
Since the end of the N well (the left side in FIG. 4) is a diode connection of MN1 (NMOS), the PN to be flown is set.
The diode current is then blocked. Therefore, the parasitic PNP transistor 30, the parasitic PNP transistor 5
Since no base current for turning on 0 is generated, a backflow current from the external power supply 8 to the lithium ion battery 6 is also prevented, and no through current due to the parasitic PNP transistor 30 is generated.

【0027】次に、外部電源8が外されて、リチウムイ
オン電池6のみからノード1に駆動電流が供給される場
合には、MP1(PMOS)がオンしてチャンネル電流
が流れる。また、このMP1(PMOS)のバルクは、
MN1(NMOS)のダイオード接続を介してリチウム
イオン電池6に接続されているので、寄生PNPトラン
ジスタ30はオンしない。
Next, when the external power supply 8 is disconnected and a drive current is supplied to the node 1 only from the lithium ion battery 6, MP1 (PMOS) is turned on and a channel current flows. Also, the bulk of this MP1 (PMOS)
Since it is connected to the lithium ion battery 6 via the diode connection of MN1 (NMOS), the parasitic PNP transistor 30 does not turn on.

【0028】なお、上記の説明はCMOSプロセスによ
る集積回路化を前提としたものであるが、個別のMOS
トランジスタで構成するならば、図3の如くMP1(P
MOS)とMN1(NMOS)の組み合わせにする必要
は無く、図5の如くMP1(PMOS)のみを使用し、
且つMP1(PMOS)のバルクをノード1側に接続す
る構成を採ればよい。
The above description is based on the premise that an integrated circuit is formed by a CMOS process.
If it is composed of transistors, MP1 (P
MOS) and MN1 (NMOS) need not be combined, and only MP1 (PMOS) is used as shown in FIG.
In addition, a configuration may be adopted in which the bulk of MP1 (PMOS) is connected to the node 1 side.

【0029】[0029]

【発明の効果】以上説明した通り、本発明によれば、電
源間の逆流防止機能を果たすと同時に余分な電圧降下を
除去した、CMOSプロセスによる電源切り替え回路を
実現することができる。
As described above, according to the present invention, it is possible to realize a power supply switching circuit using a CMOS process, which functions to prevent backflow between power supplies and eliminates an extra voltage drop.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来から知られている電源切り替え回路を示す
回路図である。
FIG. 1 is a circuit diagram showing a conventionally known power supply switching circuit.

【図2】図1に示した逆流防止用ダイオードを、ダイオ
ード接続形態のNMOSで置き換えた状態を示した回路
図である。
FIG. 2 is a circuit diagram showing a state in which the backflow prevention diode shown in FIG. 1 is replaced with a diode-connected NMOS.

【図3】本発明を適用した電源切り替え回路を示す回路
図である。
FIG. 3 is a circuit diagram showing a power supply switching circuit to which the present invention is applied.

【図4】図3に示した回路の断面構成図である。FIG. 4 is a sectional configuration diagram of the circuit shown in FIG. 3;

【図5】図3および図4の動作を説明するための補助図
である。
FIG. 5 is an auxiliary diagram for explaining the operation of FIGS. 3 and 4;

【図6】図3および図4の動作を説明するための補助図
である。
FIG. 6 is an auxiliary diagram for explaining the operation of FIGS. 3 and 4;

【符号の説明】[Explanation of symbols]

2 基準電圧発生回路 4 電源立ち上がり監視回路 6 リチウムイオン電池 8 外部電源 2 Reference voltage generation circuit 4 Power supply rise monitoring circuit 6 Lithium ion battery 8 External power supply

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 内部電源で作動する機器に外部電源を接
続したとき、該外部電源から該機器に電力を供給するよ
う該内部電源を切り離す電源切り替え回路であって、 前記内部電源の出力端と前記機器との間に接続したP型
MOSトランジスタと、 前記外部電源の接続に応答して前記P型MOSトランジ
スタをオフ状態にする接続手段と、 前記P型MOSトランジスタのバルクと前記内部電源の
出力端との間に接続した、ダイオード接続形態のN型M
OSトランジスタとを具備したことを特徴とする電源切
り替え回路。
1. A power supply switching circuit for disconnecting an internal power supply so that power is supplied from the external power supply to the device when the external power supply is connected to a device operated by the internal power supply. A P-type MOS transistor connected to the device; connection means for turning off the P-type MOS transistor in response to connection of the external power supply; a bulk of the P-type MOS transistor and an output of the internal power supply N-type M in diode connection form connected between terminals
A power supply switching circuit, comprising: an OS transistor.
【請求項2】 請求項1に記載の電源切り替え回路にお
いて、 前記P型MOSトランジスタと前記N型MOSトランジ
スタを共通のP型基板上に形成したことを特徴とする電
源切り替え回路。
2. The power supply switching circuit according to claim 1, wherein said P-type MOS transistor and said N-type MOS transistor are formed on a common P-type substrate.
【請求項3】 請求項1に記載の電源切り替え回路にお
いて、 前記接続手段は、前記外部電源の出力電圧を前記P型M
OSトランジスタのゲートに印加することを特徴とする
電源切り替え回路。
3. The power supply switching circuit according to claim 1, wherein said connection means outputs an output voltage of said external power supply to said P-type power supply.
A power supply switching circuit, which is applied to a gate of an OS transistor.
JP11199428A 1999-07-13 1999-07-13 Power supply changeover circuit Withdrawn JP2001028845A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11199428A JP2001028845A (en) 1999-07-13 1999-07-13 Power supply changeover circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11199428A JP2001028845A (en) 1999-07-13 1999-07-13 Power supply changeover circuit

Publications (1)

Publication Number Publication Date
JP2001028845A true JP2001028845A (en) 2001-01-30

Family

ID=16407660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11199428A Withdrawn JP2001028845A (en) 1999-07-13 1999-07-13 Power supply changeover circuit

Country Status (1)

Country Link
JP (1) JP2001028845A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029675A1 (en) * 2003-09-18 2005-03-31 Hitachi, Ltd. Backup circuit
JP2012213247A (en) * 2011-03-30 2012-11-01 Asahi Kasei Electronics Co Ltd Voltage switching circuit
CN110011403A (en) * 2018-11-07 2019-07-12 苏州佳世达光电有限公司 Power source automatic switching system and electronic equipment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005029675A1 (en) * 2003-09-18 2005-03-31 Hitachi, Ltd. Backup circuit
US7376040B2 (en) 2003-09-18 2008-05-20 Hitachi, Ltd. Backup circuit for holding information in a storage circuit when power cut-off occurs
JP2012213247A (en) * 2011-03-30 2012-11-01 Asahi Kasei Electronics Co Ltd Voltage switching circuit
CN110011403A (en) * 2018-11-07 2019-07-12 苏州佳世达光电有限公司 Power source automatic switching system and electronic equipment

Similar Documents

Publication Publication Date Title
US8139331B2 (en) Electrostatic discharge protection circuit
KR960003374B1 (en) Semiconductor integrated circuit device
US7336101B2 (en) Control circuit and method
US20080218147A1 (en) Voltage regulator
US7969190B2 (en) Input stage for mixed-voltage-tolerant buffer with reduced leakage
JP2006294903A (en) Fuse trimming circuit
JP2003347913A (en) Power supply circuit and mobile electronic apparatus having the same
JPH11205122A (en) High voltage final output stage
JPH11513879A (en) ESD protection for overvoltage compatible input / output circuits
JP2007312484A (en) Battery charge circuit, portable electronic equipment, and semiconductor integrated circuit
US8035134B2 (en) Forward body bias-controlled semiconductor integrated circuit
JP2008109349A (en) Reverse current prevention circuit
JP3609003B2 (en) CMOS semiconductor integrated circuit
JP2001028845A (en) Power supply changeover circuit
US10862476B2 (en) Semiconductor device and electronic device using the same
US6529356B2 (en) Power polarity reversal protecting circuit for an integrated circuit
US6407898B1 (en) Protection means for preventing power-on sequence induced latch-up
JP3703595B2 (en) Electronic circuit equipment
JP4499251B2 (en) Portable electronic device having power supply circuit and backup battery
US11038345B2 (en) Over-voltage tolerant analog test bus
JPS58197870A (en) Semiconductor device
JP2006073553A (en) Fuse trimming circuit
JP2000353782A (en) Semiconductor device and electronic equipment equipped with the same
JP3413445B2 (en) Input buffer circuit
US20010050411A1 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003