JP2001024955A5

JP2001024955A5 -

Info

Publication number: JP2001024955A5
Application number: JP1999194626A
Authority: JP
Filing date: 1999-07-08
Publication date: 2006-08-24
Anticipated expiration: 2019-07-08

Description

受光部２０は、図２に示されるように、受光素子２１_ｎ．ｎがＮ行×Ｎ列に２次元配列されている。夫々の受光素子２１_１．１〜２１_Ｎ．Ｎは、入力光信号を電流信号に変換する光電変換素子としてのフォトダイオード２３と、第１のスイッチ素子２５とを有している。第１のスイッチ素子２５は信号入力端子と信号出力端子を有しており、第１のスイッチ素子２５の信号入力端子はフォトダイオード２３の信号出力端子に接続されており、第１シフトレジスタ５０あるいは第２シフトレジスタ６０からの走査信号Ｓ_nに応じてフォトダイオード２３で発生した電流信号を信号出力端子から流出する。このような受光素子２１_ｎ．ｎが、第１の方向（第３の辺２０ｃあるいは第４の辺２０ｄの延びる方向）に沿ってＮ個配列されており、この第１の方向に沿ってＮ個配列された受光素子２１_ｎ．１〜２１_ｎ．Ｎは、夫々の第１のスイッチ素子２５の信号出力端子が電気的に接続されることにより単位受光部２２_ｎを構成している。この単位受光部２２_ｎは、第１の方向と直交する第２の方向（第１の辺２０ａあるいは第２の辺２０ｂの延びる方向）に沿ってＮ個配列されている。
As shown in FIG. 2, the light receiving unit 20 has a light receiving element 21 _{n. n} is two-dimensionally arranged in N rows × N columns. Each light receiving element 21 _{1.1 to} _{21 N.I. N} has a photodiode 23 as a photoelectric conversion element that converts an input optical signal into a current signal, and a first switch element 25. The first switch element 25 has a signal input terminal and a signal output terminal, and the signal input terminal of the first switch element 25 is connected to the signal output terminal of the photodiode 23, and the first shift register 50 or the current signal generated by the photodiode 23 in response to the scan signal S _n from the second shift register 60 flows out from the signal output terminal. Such a light receiving element 21 _{n. n} is, are the N arranged along the first direction (the third side 20c or the extending direction of the fourth side 20d), the N arranged light-receiving elements 21 _n along the first direction _{.. 1 to} 21 _{n. N} constitutes a _{unit light receiving unit 22 n} by electrically connecting the signal output terminals of the first switch elements 25, respectively. _N units of the unit light receiving units 22 n are arranged along a second direction (direction in which the first side 20a or the second side 20b extends) orthogonal to the first direction.

次に、積分回路３３に対するリセット信号Ｒを非有意として、第３のスイッチ素子３９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓ_ｎが所定のタイミングにて有意とされる。各単位受光部２２_ｎの第１の方向での走査における第１番目の受光素子２１_１．１〜２１_Ｎ．１の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ _１が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第２のスイッチ素子７１を介して、第１アナログ信号読み出し回路３１（第１アナログ信号読み出し部３０）に出力される。そして、第１アナログ信号読み出し回路３１の積分回路３３によってその帰還容量である容量素子３７に蓄積されていき、積分回路３３の出力端子から出力される電圧信号は次第に大きくなっていく。
Next, assuming that the reset signal R with respect to the integrating circuit 33 is insignificant, the third switch element 39 is opened, and either one of the first shift register 50 and the second shift register 60 is scanned into each first switch element 25. The signal _Sn is made significant at a predetermined timing. 1st light receiving element ₂₁ in the scanning in the first direction of each unit light-receiving unit 22 _n 1.1 _{through 21 N.} Only the first switching element 25 ₁ is scanning signals S ₁ to "ON" are significant. When the first switch element 25 is turned “ON”, the electric charge accumulated in the photodiode 23 due to the light reception up to that point becomes a current signal, and the first analog signal readout circuit 31 passes through the second switch element 71. It is output to (first analog signal reading unit 30). Then, the integrating circuit 33 of the first analog signal reading circuit 31 accumulates in the capacitance element 37, which is the feedback capacitance thereof, and the voltage signal output from the output terminal of the integrating circuit 33 gradually increases.

また、第１デジタル信号読み出し部４０側にてフォトダイオード２３で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのＡ／Ｄコンバータが不要となり、固体撮像装置１の低コスト化が可能となる。また、第１デジタル信号読み出し部４０での分解能は、同一の基板１０に設けられるためスペース的な問題から、高くすることには限界（例えば、１１ビット程度の分解能）があるものの、第１アナログ信号読み出し部３０側にてフォトダイオード２３で発生した電流信号を読み出す場合には、外付けのＡ／Ｄコンバータを用いることで、高分解能化（例えば１６ビット程度の分解能）が可能となる。

Further, when the current signal generated by the photodiode 23 is read by the first digital signal reading unit 40 side, the current signal can be read at high speed because it is a digital output, and the external A / The D converter becomes unnecessary, and the cost of the solid-state imaging device 1 can be reduced. Further, since the resolution of the first digital signal reading unit 40 is provided on the same substrate 10, there is a limit to increasing the resolution (for example, a resolution of about 11 bits) due to space problems, but the first analog When reading the current signal generated by the photodiode 23 on the signal reading unit 30 side, high resolution (for example, a resolution of about 16 bits) can be achieved by using an external A / D converter.

また、第３の辺２０ｃに沿って第１シフトレジスタ５０が設けられ、第４の辺２０ｄに沿って第２シフトレジスタ６０が設けられ、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれも、各単位受光部２２_ｎ（第１の方向に配列されたフォトダイオード２３）で発生した電流信号を、第１アナログ信号読み出し部３０に向けて送り出すので、第１シフトレジスタ５０に欠陥がある場合には、第２シフトレジスタ６０により各単位受光部２２_ｎで発生した電流信号が第１アナログ信号読み出し部３０に向けて送り出されることになる。一方、第２シフトレジスタ６０に欠陥がある場合には、第１シフトレジスタ５０により各単位受光部２２_ｎで発生した電流信号が第１アナログ信号読み出し部３０に向けて送り出されることになる。
Further, a first shift register 50 is provided along the third side 20c, a second shift register 60 is provided along the fourth side 20d, and both the first shift register 50 and the second shift register 60 are provided. , Each unit The _{current signal generated by the light receiving unit 22 n} (photonode 23 arranged in the first direction) is sent toward the first analog signal reading unit 30, so that the first shift register 50 is defective. the results in the current signal generated in each unit light-receiving unit 22 _n by the second shift register 60 is output feed toward the first analog signal readout section 30. On the other hand, when the second shift register 60 is defective, so that the current signals generated by each unit light-receiving unit 22 _n by the first shift register 50 is output feed toward the first analog signal readout section 30 ..

（第２実施形態）
次に、本発明に係る固体撮像装置の第２実施形態について、図３及び図４を用いて説明する。図３は、第２実施形態に係る固体撮像装置の概略構成を示す概念図であり、図４は、第２実施形態に係る固体撮像装置の回路構成図である。第２実施形態に係る固体撮像装置１０１は、第１実施形態に係る固体撮像装置１と比べて、２つのアナログ信号読み出し部を有する点で相違する。
(Second Embodiment)
Next, a second embodiment of the solid-state image sensor according to the present invention will be described with reference to FIGS. 3 and 4. FIG. 3 is a conceptual diagram showing a schematic configuration of the solid-state image sensor according to the second embodiment, and FIG. 4 is a circuit configuration diagram of the solid-state image sensor according to the second embodiment. The solid-state image sensor 101 according to the second embodiment is different from the solid-state image sensor 1 according to the first embodiment in that it has two analog signal readout units.

次に、積分回路１３３に対するリセット信号Ｒを非有意として、第４のスイッチ素子１３９を開き、第１シフトレジスタ５０及び第２シフトレジスタ６０のいずれか一方から夫々の第１のスイッチ素子２５に走査信号Ｓ_ｎが所定のタイミングにて有意とされる。各単位受光部２２_ｎの第１の方向での走査における第１番目の受光素子２１_１．１〜２１_Ｎ．１の第１のスイッチ素子２５のみを「ＯＮ」とする走査信号Ｓ _１が有意とされる。第１のスイッチ素子２５が「ＯＮ」となると、それまでの受光によってフォトダイオード２３に蓄積された電荷が電流信号となって、第２のスイッチ素子１８１を介して、第１アナログ信号読み出し回路１３１（第１アナログ信号読み出し部１３０）に出力される。そして、第１アナログ信号読み出し回路１３１の積分回路１３３によってその帰還容量である容量素子１３７に蓄積されていき、積分回路１３３の出力端子から出力される電圧信号は次第に大きくなっていく。
Next, assuming that the reset signal R for the integrating circuit 133 is insignificant, the fourth switch element 139 is opened, and either one of the first shift register 50 and the second shift register 60 scans the first switch element 25. The signal _Sn is made significant at a predetermined timing. 1st light receiving element ₂₁ in the scanning in the first direction of each unit light-receiving unit 22 _n 1.1 _{through 21 N.} Only the first switching element 25 ₁ is scanning signals S ₁ to "ON" are significant. When the first switch element 25 is turned “ON”, the electric charge accumulated in the photodiode 23 due to the light reception up to that point becomes a current signal, and the first analog signal readout circuit 131 passes through the second switch element 181. It is output to (first analog signal reading unit 130). Then, it is accumulated in the capacitance element 137 which is the feedback capacitance by the integrating circuit 133 of the first analog signal reading circuit 131, and the voltage signal output from the output terminal of the integrating circuit 133 gradually increases.

第１アナログ信号読み出し部２３０は、図６に示されるように、第１アナログ信号読み出し回路２３１を有している。この第１アナログ信号読み出し回路２３１は、第２の方向に、単位受光部２２_ｎの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第１アナログ信号読み出し回路２３１は、積分回路２３３、ＣＤＳ回路（図示せず）等を有している。積分回路２３３は、単位受光部２２_ｎ（第１信号出力端子２７）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器２３５と、電荷増幅器２３５の入力端子に一方の端子が接続され、電荷増幅器２３５の出力端子に他方の端子が接続された容量素子２３７と、電荷増幅器２３５の入力端子に一方の端子が接続され、電荷増幅器２３５の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第４のスイッチ素子２３９とを有している。この積分回路２３３は、リセット信号Ｒが非有意の場合には、単位受光部２２_ｎからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２_ｎから出力された電流信号を入出力端子間に接続された容量素子２３７に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。
As shown in FIG. 6, the first analog signal reading unit 230 has a first analog signal reading circuit 231. The first analog signal readout circuit 231 is arranged in an array in the second direction, corresponding to the number of _{unit light receiving units 22 n (the number of photodiodes 23 arranged in the second direction).} Is formed in. Each of the first analog signal reading circuits 231 includes an integrating circuit 233, a CDS circuit (not shown), and the like. The integrator circuit 233 is a charge amplifier 235 _{that inputs an output signal from the unit light receiving unit 22 n} (first signal output terminal 27) and amplifies the charge of the input current signal, and one terminal at the input terminal of the charge amplifier 235. There are connected, a capacitor 237 and the other terminal connected to the output terminal of the charge amplifier 235, one terminal is connected to an input terminal of the charge amplifier 235, the other terminal connected to the output terminal of the charge amplifier 235 It has a fourth switch element 239 that is in the "ON" state when the reset signal R output from the control circuit is significant and is in the "OFF" state when the reset signal R is insignificant. .. When the reset signal R is insignificant, the integrating circuit 233 inputs an output signal from the _{unit light receiving unit 22 n,} and inputs and outputs a current signal output from the _{unit light receiving unit 22 n according to the reset signal R.} The capacitive element 237 connected between the terminals is subjected to an integrating operation, and when the reset signal R is significant, a non-integrating operation is performed.

第２アナログ信号読み出し部２５０は、図６に示されるように、第２アナログ信号読み出し回路２５１を有している。この第２アナログ信号読み出し回路２５１は、第２の方向に、単位受光部２２_ｎの数（第２の方向に配置されたフォトダイオード２３の数）に対応してＮ個配列されて、アレイ状に形成されている。夫々の第２アナログ信号読み出し回路２５１は、積分回路２５３、ＣＤＳ回路（図示せず）等を有している。積分回路２５３は、単位受光部２２_ｎ（第２信号出力端子２９）からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器２５５と、電荷増幅器２５５の入力端子に一方の端子が接続され、電荷増幅器２５５の出力端子に他方の端子が接続された容量素子２５７と、電荷増幅器２５５の入力端子に一方の端子が接続され、電荷増幅器２５５の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Ｒが有意の場合には「ＯＮ」状態となり、リセット信号Ｒが非有意の場合には「ＯＦＦ」状態となる第７のスイッチ素子２５９とを有している。この積分回路２５３は、リセット信号Ｒが非有意の場合には、単位受光部２２_ｎからの出力信号を入力し、リセット信号Ｒに応じて単位受光部２２_ｎから出力された電流信号を入出力端子間に接続された容量素子２５７に積分の動作を行い、リセット信号Ｒが有意の場合には非積分の動作を行うようになる。
As shown in FIG. 6, the second analog signal reading unit 250 has a second analog signal reading circuit 251. The second analog signal readout circuit 251 is arranged in an array in the second direction, corresponding to the number of _{unit light receiving units 22 n (the number of photodiodes 23 arranged in the second direction).} Is formed in. Each of the second analog signal reading circuits 251 includes an integrating circuit 253, a CDS circuit (not shown), and the like. The integrator circuit 253 has a charge amplifier 255 _{that inputs an output signal from the unit light receiving unit 22 n} (second signal output terminal 29) and amplifies the charge of the input current signal, and one terminal at the input terminal of the charge amplifier 255. There are connected, a capacitor 257 and the other terminal connected to the output terminal of the charge amplifier 255, one terminal is connected to an input terminal of the charge amplifier 255, the other terminal connected to the output terminal of the charge amplifier 255 It has a seventh switch element 259 that is in an "ON" state when the reset signal R output from the control circuit is significant and is in an "OFF" state when the reset signal R is insignificant. .. When the reset signal R is insignificant, the integrating circuit 253 inputs an output signal from the _{unit light receiving unit 22 n,} and inputs and outputs a current signal output from the _{unit light receiving unit 22 n according to the reset signal R.} The capacitive element 257 connected between the terminals is subjected to an integrating operation, and when the reset signal R is significant, a non-integrating operation is performed.

積分回路２５３から出力された電圧信号は、ＣＤＳ回路等を介して、アナログ信号として夫々の第２アナログ信号読み出し回路２５１から夫々のＡ／Ｄコンバータ２６１（第２デジタル信号読み出し部２６０）に出力される。Ａ／Ｄコンバータ２６１では、第２アナログ信号読み出し回路２５１から出力されたアナログ信号がデジタル信号に変換され、このデジタル信号が夫々のＡ／Ｄコンバータ２６１（第２デジタル信号読み出し部２６０）からデータバスに出力され、第１の方向での走査における第１番目の受光素子２１_１．１〜２１_Ｎ．１に関するデータ読み出しを終了する。夫々のＡ／Ｄコンバータ２６１からデジタル信号が出力される際に、夫々のＡ／Ｄコンバータ２６１は、制御回路からの信号に基づいて、所定タイミングにて順次デジタル信号を出力し、第２の方向での走査を行っている。夫々の第８のスイッチ素子２８５は開かれているため、第２アナログ信号読み出し回路２５１（第２アナログ信号読み出し部２５０）から出力されるアナログ信号は信号出力端子２９３に送られることはない。なお、夫々の第２アナログ信号読み出し回路２５１からアナログ信号が出力される際に、夫々の第９のスイッチ素子２８６に送られる信号を順次有意として、各第２アナログ信号読み出し回路２５１から順次アナログ信号を出力させることにより、第２の方向での走査を行うことも可能である。
The voltage signal output from the integrating circuit 253 is output as an analog signal from each second analog signal reading circuit 251 to each A / D converter 261 (second digital signal reading unit 260) via a CDS circuit or the like. To. In the A / D converter 261 , the analog signal output from the second analog signal readout circuit 251 is converted into a digital signal, and this digital signal is converted into a data bus from each A / D converter 261 (second digital signal readout unit 260). The first light receiving element 21 _{1.1 to} 21 _N.I. Finish reading the data related to _1. When a digital signal is output from each A / D converter 261 , each A / D converter 261 sequentially outputs a digital signal at a predetermined timing based on a signal from a control circuit, and outputs a digital signal in a second direction. The scanning is performed at. Since each of the eighth switch elements 285 is open, the analog signal output from the second analog signal reading circuit 251 (second analog signal reading unit 250) is not sent to the signal output terminal 293. When an analog signal is output from each of the second analog signal readout circuits 251, the signal sent to each of the ninth switch elements 286 is regarded as sequentially significant, and the analog signal is sequentially generated from each of the second analog signal readout circuits 251. It is also possible to perform scanning in the second direction by outputting.

以上のように、第３実施形態の固体撮像装置２０１によれば、第１アナログ信号読み出し部２３０は、受光素子２１_ｎ．ｎがＮ行×Ｎ列に２次元配列された受光部２０の第１の辺２０ａに沿って設けられ、第１デジタル信号読み出し部２４０は、第１アナログ信号読み出し部２３０に沿って設けられ、第２アナログ信号読み出し部２５０は、受光部２０の第１の辺２０ａに対向する第２の辺２０ｂに沿って設けられ、第２デジタル信号読み出し部２６０は、第２アナログ信号読み出し部２５０に沿って設けられている。また、第１アナログ信号読み出し部２３０は、夫々の単位受光部２２_ｎの第１信号出力端子２７から出力された信号を夫々個別に入力し、単位受光部２２_ｎから出力された電流信号をアナログ信号として読み出すＮ個の第１アナログ信号読み出し回路２３１を有し、第１デジタル信号読み出し部２４０は、夫々の第１アナログ信号読み出し回路２３１から出力されたアナログ信号をデジタル信号に変換するＮ個のＡ／Ｄコンバータ２４１を有し、第２アナログ信号読み出し部２５０は、夫々の単位受光部２２_ｎの第２信号出力端子２９から出力された信号を夫々個別に入力し、単位受光部２２_ｎから出力された電流信号をアナログ信号として読み出すＮ個の第２アナログ信号読み出し回路２５１を有し、第２デジタル信号読み出し部２６０は、夫々の第２アナログ信号読み出し回路２５１から出力されたアナログ信号をデジタル信号に変換するＮ個のＡ／Ｄコンバータ２６１を有している。また、夫々のフォトダイオード２３で発生した電流信号を、夫々の単位受光部２２_ｎの第１信号出力端子２７及び第２信号出力端子２９のいずれに向けても送り出し得るように、走査信号Ｓ_ｎを出力する第１シフトレジスタ５０あるいは第２シフトレジスタ６０が備えられている。夫々の第２のスイッチ素子２８１を閉じ、夫々の第３のスイッチ素子２８２を開き、夫々の第５のスイッチ素子２８３を開き、夫々の第６のスイッチ素子２８４を閉じた場合には、第１シフトレジスタ５０あるいは第２シフトレジスタ６０が第１信号出力端子２７側に向けて電流信号を送り出すことになり、夫々の単位受光部２２_ｎにおけるフォトダイオード２３で発生した電流信号が夫々の第１デジタル信号読み出し部２４０にてデジタル信号として読み出されることになる。
As described above, according to the solid-state image sensor 201 of the third embodiment, the first analog signal reading unit 230 is the light receiving element 21 _{n. n} is provided along the first side 20a of the light receiving unit 20 in which n is two-dimensionally arranged in N rows × N columns, and the first digital signal reading unit 240 is provided along the first analog signal reading unit 230. The second analog signal reading unit 250 is provided along the second side 20b facing the first side 20a of the light receiving unit 20, and the second digital signal reading unit 260 is along the second analog signal reading unit 250. It is provided. The first analog signal readout unit 230, a signal output from the first signal output terminal 27 of the unit light-receiving portion 22 _n of each respective individually input, analog current signals output from the unit light-receiving unit 22 _n It has N first analog signal reading circuits 231 read as signals, and the first digital signal reading unit 240 converts N analog signals output from the respective first analog signal reading circuits 231 into digital signals. having an a / D converter 241, a second analog signal readout unit 250, a signal output from the second signal output terminal 29 of the unit light-receiving portion 22 _n of each respective individually input from the unit receiving portion 22 _n It has N second analog signal reading circuits 251 that read the output current signal as analog signals, and the second digital signal reading unit 260 digitally reads the analog signals output from the respective second analog signal reading circuits 251. It has N A / D converters 261 that convert to signals. Further, a current signal generated in the photodiode 23 of each, as can feed even toward any of the first signal output terminal 27 and a second signal output terminal 29 of the unit light-receiving portion 22 _n of the respective scanning signal S _n A first shift register 50 or a second shift register 60 for outputting the above is provided. When the second switch element 281 is closed, the third switch element 282 is opened, the fifth switch element 283 is opened, and the sixth switch element 284 is closed, the first switch element 284 is closed. The shift register 50 or the second shift register 60 sends out a current signal toward the first signal output terminal 27, and the current signal generated by the photodiode 23 in _{each unit light receiving unit 22 n is the first digital signal.} It will be read out as a digital signal by the signal reading unit 240.

ＣＣＤ等の電荷結合型の固体撮像素子においては、受光素子で発生した電荷は、転送部に形成されるポテンシャル差に基づいて移動する。このため、ウェハの一部に欠陥が存在した場合、欠陥が存在する部分でポテンシャル差を形成することができなくなり、転送部の１列分の信号は転送できない。したがって、欠陥が存在する列がデッドラインとなり、このデッドラインは、受光部の面積が大きくなればなるほど、発生する確率が高くなる。この結果、ＣＣＤにおける受光部の大面積化は歩留まりが極めて悪く、また、歩留まりを良くするためには高価なものになってしまう。しかしながら、第１実施形態〜第３実施形態にて示したように、本発明に係る固体撮像装置においては、歩留まりの低下が抑制され、受光部の大面積化が可能となる。
In a charge-coupling solid-state imaging device such as a CCD, the charge generated by the light-receiving element moves based on the potential difference formed in the transfer unit. Therefore, when a defect exists in a part of the wafer, the potential difference cannot be formed in the portion where the defect exists, and the signal for one row of the transfer unit cannot be transferred. Therefore, the row in which the defect exists becomes a deadline, and the larger the area of the light receiving portion, the higher the probability that this deadline will occur. As a result, increasing the area of the light receiving portion in the CCD results in extremely low yield, and is expensive in order to improve the yield. However, as shown in the first to third embodiments, in the solid-state image sensor according to the present invention, the decrease in yield is suppressed, and the area of the light receiving portion can be increased.