JP4560152B2 - Solid-state imaging device - Google Patents
Solid-state imaging device Download PDFInfo
- Publication number
- JP4560152B2 JP4560152B2 JP19463799A JP19463799A JP4560152B2 JP 4560152 B2 JP4560152 B2 JP 4560152B2 JP 19463799 A JP19463799 A JP 19463799A JP 19463799 A JP19463799 A JP 19463799A JP 4560152 B2 JP4560152 B2 JP 4560152B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- light receiving
- analog signal
- unit
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 97
- 238000006243 chemical reaction Methods 0.000 claims description 86
- 230000003287 optical effect Effects 0.000 claims description 26
- 230000010354 integration Effects 0.000 description 92
- 239000000758 substrate Substances 0.000 description 52
- 230000002950 deficient Effects 0.000 description 46
- 239000003990 capacitor Substances 0.000 description 24
- 230000007547 defect Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、入力した2次元光像を撮像する固体撮像装置に関するものである。
【0002】
【従来の技術】
電荷結合素子(CCD)に代表される固体撮像素子を使用した撮像装置は、家庭用ビデオをはじめ様々な分野で使用されている。しかし、比較的大きな受光面積を有するフォトダイオード電荷を取り扱う場合には、CCDでは電荷転送効率が低いので、電荷の転送をしきれないという問題を生じる。そこで、特定の分野では、固体撮像装置の内で、電荷転送効率の問題が生じないアモルファスシリコンにより形成されたイメージセンサが用いられることがある。このアモルファスシリコンにより形成されたイメージセンサは、入力光信号を電流信号に変換する光電変換素子とこの光電変換素子で発生した電流信号を流出するスイッチ素子とからなる受光素子(画素)が、2次元に配列されている。
【0003】
【発明が解決しようとする課題】
しかしながら、アモルファスシリコンを用いて受光部(光電変換素子)を形成した場合、受光部が形成されたアモルファスシリコン部分から信号を読み出すために、信号読み出し回路、シフトレジスタ等の周辺回路が形成されたシリコンチップが必要となり、受光部が形成されたアモルファスシリコン部分とシリコンチップとをボンディングする際に、ボンディング不良等の問題が生じ易く、歩留まりが低下してしまう。また、静止画像の撮像は可能であるものの、残像等の問題から、動画像の撮像は困難とされていた。
【0004】
そこで、本発明者らは、上述した問題を解消すべく、シリコンウェハに、受光部、周辺回路等を形成した固体撮像装置の研究開発を進めてきた。このようにシリコンウェハに受光部を形成する場合、例えば8インチといった大面積のシリコンウェハを用いることにより、受光部の大面積化が可能となる。しかしながら、受光部の大面積化により、1枚のシリコンウェハから得ることのできる固体撮像装置の数は、1つといったように、極めて少なくなり、また、受光部内に欠陥画素が存在する可能性も高くなることから、歩留まりが悪化してしまうことが新たに判明した。
【0005】
また、周辺回路として、光電変換素子からの出力された電流信号を読み出すための信号読み出し回路と、この信号読み出し回路に向けて電流信号を送り出すシフトレジスタとを同一ウェハ上に形成する場合、このシフトレジスタにも欠陥の存在する可能性が高くなり、更に歩留まりが低下してしまうことも新たに判明した。
【0006】
本発明は、かかる事情に鑑みてなされたものであり、同一基板に受光部及び周辺回路を形成する場合においても、歩留まりの低下が抑制され、受光部の大面積化が可能な固体撮像装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明に係る固体撮像装置は、入力した2次元光像を撮像する固体撮像装置であって、入力光信号を電流信号に変換する光電変換素子が2次元に配列された矩形状の受光部と、矩形状の受光部の一辺に沿って、一辺の延びる方向に配置された光電変換素子の数に対応した数だけ設けられ、矩形状の受光部の一辺と直交する方向に配列された光電変換素子で発生した電流信号を読み出す第1信号読み出し回路と、一辺と直交する2辺のうちの一方に沿って設けられ、矩形状の受光部の一辺と直交する方向に配列された光電変換素子で発生した電流信号を、信号読み出し回路に向けて送り出す第1シフトレジスタと、一辺と直交する2辺のうちの他方に沿って設けられ、矩形状の受光部の一辺と直交する方向に配列された光電変換素子で発生した電流信号を、信号読み出し回路に向けて送り出す第2シフトレジスタと、を同一基板に備えることを特徴としている。
【0008】
本発明に係る固体撮像装置では、同一基板に対して、第1信号読み出し回路が沿って設けられた矩形状の受光部の一辺と直交する2辺のうちの一方に沿って第1シフトレジスタが設けられ、第1信号読み出し回路が沿って設けられた矩形状の受光部の一辺と直交する2辺のうちの他方に沿って第2シフトレジスタが設けられ、第1シフトレジスタ及び第2シフトレジスタのいずれも、矩形状の受光部の一辺と直交する方向に配列された光電変換素子で発生した電流信号を、第1信号読み出し回路に向けて送り出すので、第1シフトレジスタに欠陥がある場合には、第2シフトレジスタにより光電変換素子で発生した電流信号が第1信号読み出し回路に向けて送り出されことになる。一方、第2シフトレジスタに欠陥がある場合には、第1シフトレジスタにより光電変換素子で発生した電流信号が第1信号読み出し回路に向けて送り出されことになる。したがって、第1シフトレジスタ及び第2シフトレジスタのいずれか一方に欠陥がある場合でも、第1シフトレジスタ及び第2シフトレジスタのいずれか他方にて光電変換素子で発生した電流信号を送り出すことが可能となり、受光部を大面積化した場合においても固体撮像装置の歩留まりの低下を抑制することができる。また、第1シフトレジスタ及び第2シフトレジスタは、夫々が第1信号読み出し回路が沿って設けられた矩形状の受光部の一辺と直交する辺に沿って設けられるので、基板をコンパクトに構成することができる。
【0009】
また、矩形状の受光部の一辺に対向する辺に沿って、一辺の延びる方向に配置された光電変換素子の数に対応した数だけ設けられ、矩形状の受光部の一辺と直交する方向に配列された光電変換素子で発生した電流信号を読み出す第2信号読み出し回路を更に同一基板に備え、第1シフトレジスタ及び第2シフトレジスタは、矩形状の受光部の一辺と直交する方向に配列された光電変換素子で発生した電流信号を、第1信号読み出し回路側及び第2信号読み出し回路側のいずれに向けても送り出し得ることが好ましい。この場合には、同一基板に対して、矩形状の受光部の一辺に対向する辺に沿って、一辺の延びる方向に配置された光電変換素子の数に対応した数の第2信号読み出し回路が設けられ、第1シフトレジスタ及び第2シフトレジスタは、光電変換素子で発生した電流信号を第1信号読み出し回路側及び第2信号読み出し回路側のいずれに向けても送り出し得るので、第1信号読み出し回路に欠陥がある場合には、第1シフトレジスタあるいは第2シフトレジスタにより光電変換素子で発生した電流信号を第2信号読み出し回路側に向けて送り出すことで、光電変換素子で発生した電流信号が第2信号読み出し回路にて読み出され、出力される。一方、第2信号読み出し回路に欠陥がある場合には、第1シフトレジスタあるいは第2シフトレジスタにより光電変換素子で発生した電流信号を第1信号読み出し回路側に向けて送り出すことで、光電変換素子で発生した電流信号が第1信号読み出し回路にて読み出され、出力される。したがって、第1信号読み出し回路及び第2信号読み出し回路のいずれか一方に欠陥がある場合でも、第1シフトレジスタあるいは第2シフトレジスタにて光電変換素子で発生した電流信号を、第1信号読み出し回路及び第2信号読み出し回路のいずれか他方に送り出して、この第1信号読み出し回路及び第2信号読み出し回路のいずれか他方にて光電変換素子で発生した電流信号を読み出すことが可能となり、受光部を大面積化した場合においても固体撮像装置の歩留まりの低下を更に抑制することができる。
【0010】
本発明に係る固体撮像装置は、入力した2次元光像を撮像する固体撮像装置であって、入力光信号を電流信号に変換する光電変換素子と、光電変換素子の信号出力端子に第1の端子が接続され、走査信号に応じて第2の端子から光電変換素子で発生した電流信号を流出する第1のスイッチ素子とを1組の受光素子として、第1の方向に沿って第1の数だけ配列される単位受光部が、第2の方向に沿って第2の数だけ配列された受光部を有し、夫々の単位受光部の一方の端部には、夫々の第1のスイッチ素子の第2の端子と互いに電気的に接続された第1信号出力端子が設けられており、夫々の単位受光部の第1信号出力端子から出力された信号を夫々個別に入力し、単位受光部から出力された電流信号を読み出す第2の数の第1信号読み出し回路と、夫々の光電変換素子で発生した電流信号を、夫々の単位受光部の第1信号出力端子に向けて送り出すように、走査信号を出力する第1シフトレジスタと、夫々の光電変換素子で発生した電流信号を、夫々の単位受光部の第1信号出力端子に向けて送り出すように、走査信号を出力する第2シフトレジスタと、を同一基板に備え、第1シフトレジスタ及び第2シフトレジスタは、受光部を挟んで対向する位置に、第1の方向に沿って設けられていることを特徴としている。
【0011】
本発明に係る固体撮像装置では、同一基板に対して、夫々の光電変換素子で発生した電流信号を、夫々の単位受光部の第1信号出力端子に向けて送り出すように走査信号を出力する第1シフトレジスタ及び第2シフトレジスタが、受光部を挟んで対向する位置に、第1の方向に沿って設けられているので、第1シフトレジスタに欠陥がある場合には、第2シフトレジスタにより光電変換素子で発生した電流信号が第1信号出力端子に向けて送り出されることになる。一方、第2シフトレジスタに欠陥がある場合には、第1シフトレジスタにより光電変換素子で発生した電流信号が第1信号出力端子に向けて送り出されることになる。したがって、第1シフトレジスタ及び第2シフトレジスタのいずれか一方に欠陥がある場合でも、第1シフトレジスタ及び第2シフトレジスタのいずれか他方にて光電変換素子で発生した電流信号を送り出すことが可能となり、受光部を大面積化した場合においても固体撮像装置の歩留まりの低下を抑制することができる。また、第1シフトレジスタ及び第2シフトレジスタは、受光部を挟んで対向する位置に、第1の方向に沿って設けられているので、基板をコンパクトに構成することができる。
【0012】
また、夫々の単位受光部の他方の端部には、夫々の第1のスイッチ素子の第2の端子と互いに電気的に接続された第2信号出力端子が設けられており、夫々の単位受光部の第2信号出力端子から出力された信号を夫々個別に入力し、単位受光部から出力された電流信号を読み出す第2の数の第2信号読み出し回路を更に同一基板に備え、第1シフトレジスタ及び第2シフトレジスタは、夫々の光電変換素子で発生した電流信号を、夫々の単位受光部の第1信号出力端子及び第2信号出力端子のいずれに向けても送り出し得るように、走査信号を出力することが好ましい。この場合には、同一基板に対して、夫々の単位受光部の第2信号出力端子から出力された信号を夫々個別に入力し、単位受光部から出力された電流信号を読み出す第2の数の第2信号読み出し回路が設けられ、第1シフトレジスタ及び第2シフトレジスタは、夫々の光電変換素子で発生した電流信号を夫々の第1信号出力端子及び夫々の第2信号出力端子のいずれに向けても送り出し得るので、第1信号読み出し回路に欠陥がある場合には、第1シフトレジスタあるいは第2シフトレジスタにより光電変換素子で発生した電流信号を夫々の第2信号出力端子に向けて送り出すことで、光電変換素子で発生した電流信号が第2信号読み出し回路にて読み出され、出力される。一方、第2信号読み出し回路に欠陥がある場合には、第1シフトレジスタあるいは第2シフトレジスタにより光電変換素子で発生した電流信号を夫々の第1信号出力端子に向けて送り出すことで、光電変換素子で発生した電流信号が第1信号読み出し回路にて読み出され、出力される。したがって、第1信号読み出し回路及び第2信号読み出し回路のいずれか一方に欠陥がある場合でも、第1シフトレジスタあるいは第2シフトレジスタにて光電変換素子で発生した電流信号を第1信号読み出し回路及び第2信号読み出し回路のいずれか他方に送り出して、この第1信号読み出し回路及び第2信号読み出し回路のいずれか他方にて光電変換素子で発生した電流信号を読み出すことが可能となり、受光部を大面積化した場合においても固体撮像装置の歩留まりの低下を更に抑制することができる。
【0013】
また、第1信号読み出し回路は、光電変換素子で発生した電流信号をアナログ信号として読み出す第1アナログ信号読み出し回路と、第1アナログ信号読み出し回路からの出力信号をデジタル信号に変換して読み出す第1デジタル信号読み出し回路とを有し、第1アナログ信号読み出し回路からの出力信号あるいは第1デジタル信号読み出し回路からの出力信号のいずれか一方の出力信号を選択的に出力する第1出力選択回路を更に同一基板に備えることが好ましい。このように第1信号読み出し回路が第1アナログ信号読み出し回路と第1デジタル信号読み出し回路とを有し、第1出力選択回路を同一基板に備えることにより、この第1出力選択回路にて第1デジタル信号読み出し回路からの出力信号を選択する場合には、第1アナログ信号読み出し回路からの出力信号が第1デジタル信号読み出し回路にてデジタル信号に変換して読み出され、第1デジタル信号読み出し回路から出力されることになる。一方、第1デジタル信号読み出し回路のうちのいずれかに欠陥がある場合には、第1出力選択回路にて第1アナログ信号読み出し回路からの出力信号を選択し、光電変換素子で発生した電流信号が第1アナログ信号読み出し回路にてアナログ信号として読み出され、第1アナログ信号読み出し回路から出力されることになる。したがって、第1デジタル信号読み出し回路のうちのいずれかに欠陥がある場合でも、第1アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出すことが可能となり、受光部を大面積化した場合においても固体撮像装置の歩留まりの低下を更に抑制することができる。また、第1デジタル信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのA/D変換器が不要となり、固体撮像装置の低コスト化が可能となる。また、第1アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、外付けのA/D変換器を用いることで、高分解能化が可能となる。
【0014】
また、第1信号読み出し回路は、光電変換素子で発生した電流信号をアナログ信号として読み出す第1アナログ信号読み出し回路を有し、第2信号読み出し回路は、光電変換素子で発生した電流信号をデジタル信号として読み出す第2デジタル信号読み出し回路を有することが好ましい。このように第1信号読み出し回路が第1アナログ信号読み出し回路を有し、第2信号読み出し回路が第2デジタル信号読み出し回路を有することにより、第2デジタル信号読み出し回路側に向けて光電変換素子で発生した電流信号を送り出す場合には、この電流信号が第2デジタル信号読み出し回路にてデジタル信号として読み出されることになる。一方、第2デジタル信号読み出し回路のうちのいずれかに欠陥がある場合には、第1アナログ信号読み出し回路側に向けて電流信号を送り出すことで、この電流信号が第1アナログ信号読み出し回路にてアナログ信号として読み出されることになる。したがって、第2デジタル信号読み出し回路のうちのいずれかに欠陥がある場合でも、第1アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出すことが可能となり、受光部を大面積化した場合においても固体撮像装置の歩留まりの低下を更に抑制することができる。また、第2デジタル信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのA/D変換器が不要となり、固体撮像装置の低コスト化が可能となる。また、第1アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、外付けのA/D変換器を用いることで、高分解能化が可能となる。
【0015】
また、第1信号読み出し回路は、光電変換素子で発生した電流信号をアナログ信号として読み出す第1アナログ信号読み出し回路と、第1アナログ信号読み出し回路からの出力信号をデジタル信号に変換して読み出す第1デジタル信号読み出し回路とを有し、第2信号読み出し回路は、光電変換素子で発生した電流信号をアナログ信号として読み出す第2アナログ信号読み出し回路を有し、第1アナログ信号読み出し回路からの出力信号あるいは第1デジタル信号読み出し回路からの出力信号のいずれか一方の出力信号を選択的に出力する第1出力選択回路を更に同一基板に備えることが好ましい。このように第1信号読み出し回路が第1アナログ信号読み出し回路と第1デジタル信号読み出し回路とを有し、第2信号読み出し回路が第2アナログ信号読み出し回路を有し、第1出力選択回路を同一基板に備えることにより、この第1出力選択回路にて第1デジタル信号読み出し回路からの出力信号を選択する場合には、第1アナログ信号読み出し回路からの出力信号が第1デジタル信号読み出し回路にてデジタル信号に変換して読み出され、第1デジタル信号読み出し回路から出力されることになる。一方、第1デジタル信号読み出し回路のうちのいずれかに欠陥がある場合には、第1出力選択回路にて第1アナログ信号読み出し回路からの出力信号を選択し、光電変換素子で発生した電流信号が第1アナログ信号読み出し回路にてアナログ信号として読み出され、第1アナログ信号読み出し回路から出力されることになる。また、第1デジタル信号読み出し回路及び第1アナログ信号読み出し回路に欠陥がある場合には、第2アナログ信号読み出し回路側に向けて電流信号を送り出すことで、この電流信号が第2アナログ信号読み出し回路にてアナログ信号として読み出されることになる。したがって、第1アナログ信号読み出し回路に欠陥がある場合には第1デジタル信号読み出し回路にて、第1アナログ信号読み出し回路及び第1デジタル信号読み出し回路に欠陥がある場合でも、第2アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出すことが可能となり、固体撮像装置の歩留まりの低下を大幅に抑制することができる。また、第1デジタル信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのA/D変換器が不要となり、固体撮像装置の低コスト化が可能となる。また、第1アナログ信号読み出し回路あるいは第2アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、外付けのA/D変換器を用いることで、高分解能化が可能となる。
【0016】
また、第2信号読み出し回路は、第2アナログ信号読み出し回路からの出力信号をデジタル信号に変換して読み出す第2デジタル信号読み出し回路を更に有し、第2アナログ信号読み出し回路からの出力信号あるいは第2デジタル信号読み出し回路からの出力信号のいずれか一方の出力信号を選択的に出力する第2出力選択回路を更に同一基板に備えることが好ましい。このように第1信号読み出し回路が第1アナログ信号読み出し回路と第1デジタル信号読み出し回路とを有し、第2信号読み出し回路が第2アナログ信号読み出し回路と第2デジタル信号読み出し回路とを有し、第1出力選択回路と第2出力選択回路とを同一基板に備えることにより、この第1出力選択回路にて第1デジタル信号読み出し回路からの出力信号を選択する場合には、第1アナログ信号読み出し回路からの出力信号が第1デジタル信号読み出し回路にてデジタル信号に変換して読み出され、第1デジタル信号読み出し回路から出力されることになる。一方、第1デジタル信号読み出し回路のうちのいずれかに欠陥がある場合には、第1出力選択回路にて第1アナログ信号読み出し回路からの出力信号を選択し、光電変換素子で発生した電流信号が第1アナログ信号読み出し回路にてアナログ信号として読み出され、第1アナログ信号読み出し回路から出力されることになる。また、第1デジタル信号読み出し回路及び第1アナログ信号読み出し回路に欠陥がある場合には、第2出力選択回路にて第1デジタル信号読み出し回路からの出力信号を選択することで、第2アナログ信号読み出し回路からの出力信号が第2デジタル信号読み出し回路にてデジタル信号に変換して読み出され、第2デジタル信号読み出し回路から出力されることになる。また、第2デジタル信号読み出し回路のうちのいずれかに欠陥がある場合には、第2出力選択回路にて第2アナログ信号読み出し回路からの出力信号を選択し、光電変換素子で発生した電流信号が第2アナログ信号読み出し回路にてアナログ信号として読み出され、第2アナログ信号読み出し回路から出力されることになる。したがって、第1デジタル信号読み出し回路に欠陥がある場合には第1アナログ信号読み出し回路にて、第1アナログ信号読み出し回路及び第1デジタル信号読み出し回路に欠陥がある場合には第2デジタル信号読み出し回路にて、第1アナログ信号読み出し回路、第1デジタル信号読み出し回路及びに第2デジタル信号読み出し回路に欠陥がある場合には第2アナログ信号読み出し回路にて、光電変換素子で発生した電流信号を読み出すことが可能となり、固体撮像装置の歩留まりの低下を大幅に抑制することができる。また、第1デジタル信号読み出し回路あるいは第2デジタル信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのA/D変換器が不要となり、固体撮像装置の低コスト化が可能となる。また、第1アナログ信号読み出し回路あるいは第2アナログ信号読み出し回路にて光電変換素子で発生した電流信号を読み出す場合には、外付けのA/D変換器を用いることで、高分解能化が可能となる。
【0017】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る固体撮像装置の好適な実施形態について詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付しており、重複する説明は省略する。また、Nは2以上の整数であり、添え字nは特に明示しない限り1からNまでの任意の整数を示すものとする。
【0018】
(第1実施形態)
先ず、本発明に係る固体撮像装置の第1実施形態について、図1及び図2を用いて説明する。図1は、第1実施形態に係る固体撮像装置の概略構成を示す概念図であり、図2は、第1実施形態に係る固体撮像装置の回路構成図である。第1実施形態に係る固体撮像装置1は、図1に示されるように、矩形に形成された基板10を有し、この基板10には、受光部20、第1アナログ信号読み出し部30、第1デジタル信号読み出し部40、第1シフトレジスタ50及び第2シフトレジスタ60が、CMOSプロセス等を用いて設けられている。基板10にはシリコンインゴットを切断したシリコンウェハを用いており、このシリコンウェハを矩形に切断することにより基板10が形成される。本実施形態においては、8インチφのシリコンウェハを用いている。
【0019】
受光部20は、各辺が130mmとされた略正方形状に形成されており、この中に縦横50μmピッチ程度で各受光素子(画素)211.1〜21N.Nが形成されている。第1アナログ信号読み出し部30は、受光部20の第1の辺20aに沿って設けられている。第1デジタル信号読み出し部40は、受光部20の第1の辺20aに対向する第2の辺20bに沿って設けられている。第1シフトレジスタ50は、受光部20の第1の辺20a及び第2の辺20bに直交する第3の辺20cに沿って設けられている。第2シフトレジスタ60は、受光部20の第1の辺20a及び第2の辺20bに直交し且つ第3の辺20cに対向する第4の辺20dに沿って設けられている。第1アナログ信号読み出し部30及び第1デジタル信号読み出し部40には、各々信号出力端子80,90が接続されている。
【0020】
受光部20は、図2に示されるように、受光素子21n.nがN行×N列に2次元配列されている。夫々の受光素子211.1〜21N.Nは、入力光信号を電流信号に変換する光電変換素子としてのフォトダイオード23と、第1のスイッチ素子25とを有している。第1のスイッチ素子25は信号入力端子と信号出力端子を有しており、第1のスイッチ素子25の信号入力端子はフォトダイオード23の信号出力端子に接続されており、第1シフトレジスタ50あるいは第2シフトレジスタ60からの走査信号Snに応じてフォトダイオード23で発生した電流信号を信号出力端子から流出する。このような受光素子21n.nが、第1の方向(第3の辺20cあるいは第4の辺20dの延びる方向)に沿ってN個配列されおり、この第1の方向に沿ってN個配列された受光素子21n.1〜21n.Nは、夫々の第1のスイッチ素子25の信号出力端子が電気的に接続されることにより単位受光部22nを構成している。この単位受光部22nは、第1の方向と直交する第2の方向(第1の辺20aあるいは第2の辺20bの延びる方向)に沿ってN個配列されている。
【0021】
夫々の単位受光部22nの一方の端部には、夫々の第1のスイッチ素子25の信号出力端子と互いに電気的に接続された第1信号出力端子27が設けられ、夫々の単位受光部22nの他方の端部には、夫々の第1のスイッチ素子25の信号出力端子と互いに電気的に接続された第2信号出力端子29が各々設けられている。夫々の第1信号出力端子27は、第2のスイッチ素子71を介して第1アナログ信号読み出し部30に接続される。この第2のスイッチ素子71は、第2の方向に、単位受光部22nの数(第2の方向に配置されたフォトダイオード23の数)に対応してN個配列されている。また、夫々の第2信号出力端子29は、第3のスイッチ素子72を介して第1デジタル信号読み出し部40に接続される。この第3のスイッチ素子72は、第2の方向に、単位受光部22nの数(第2の方向に配置されたフォトダイオード23の数)に対応してN個配列されている。第2のスイッチ素子71及び第3のスイッチ素子72は、制御回路(図示せず)からの信号に応じて、作動する。
【0022】
第1アナログ信号読み出し部30は、図2に示されるように、第1アナログ信号読み出し回路31を有している。この第1アナログ信号読み出し回路31は、第2の方向に、単位受光部22nの数(第2の方向に配置されたフォトダイオード23の数)に対応してN個配列されて、アレイ状に形成されている。夫々の第1アナログ信号読み出し回路31は、積分回路33、CDS回路(図示せず)、等を有している。積分回路33は、単位受光部22n(第1信号出力端子27)からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器35と、電荷増幅器35の入力端子に一方の端子が接続され、電荷増幅器35の出力端子に他方の端子が接続された容量素子37と、電荷増幅器35の入力端子に一方の端子が接続され、電荷増幅器35の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Rが有意の場合には「ON」状態となり、リセット信号Rが非有意の場合には「OFF」状態となる第4のスイッチ素子39とを有している。この積分回路33は、リセット信号Rが非有意の場合には、単位受光部22nからの出力信号を入力し、リセット信号Rに応じて単位受光部22nから出力された電流信号を入出力端子間に接続された容量素子37に積分の動作を行い、リセット信号Rが有意の場合には非積分の動作を行うようになる。
【0023】
単位受光部22n(第1信号出力端子27)からの電流信号は、第1アナログ信号読み出し回路31(積分回路33、CDS回路等)により、アナログ信号として読み出され、このアナログ信号が信号出力端子80に向けて送り出される。夫々の第1アナログ信号読み出し回路31の後段(信号出力端子80との間)には、第5のスイッチ素子73が設けられている。この第5のスイッチ素子73は、第1アナログ信号読み出し回路31の数に対応してN個配列されており、制御回路からの信号に応じて、作動する。
【0024】
第1デジタル信号読み出し部40は、図2に示されるように、第2アナログ信号読み出し部41と、第1デジタル信号変換部47とを有しており、第2アナログ信号読み出し部41は、第2アナログ信号読み出し回路42を含んでいる。この第2アナログ信号読み出し回路42は、第2の方向に、単位受光部22nの数(第2の方向に配置されたフォトダイオード23の数)に対応してN個配列されて、アレイ状に形成されている。夫々の第2アナログ信号読み出し回路42は、積分回路43、CDS回路(図示せず)等を有している。積分回路43は、単位受光部22n(第2信号出力端子29)からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器44と、電荷増幅器44の入力端子に一方の端子が接続され、電荷増幅器44の出力端子に他方の端子が接続された容量素子45と、電荷増幅器44の入力端子に一方の端子が接続され、電荷増幅器44の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Rが有意の場合には「ON」状態となり、リセット信号Rが非有意の場合には「OFF」状態となる第6のスイッチ素子46とを有している。この積分回路43は、リセット信号Rが非有意の場合には、単位受光部22nからの出力信号を入力し、リセット信号Rに応じて単位受光部22nから出力された電流信号を入出力端子間に接続された容量素子45に積分の動作を行い、リセット信号Rが有意の場合には非積分の動作を行うようになる。
【0025】
単位受光部22n(第2信号出力端子29)からの電流信号は、第2アナログ信号読み出し回路42(積分回路43、CDS回路等)により、アナログ信号として読み出され、このアナログ信号が第1デジタル信号変換部47に向けて送り出される。夫々の第2アナログ信号読み出し回路42と第1デジタル信号変換部47との間には、第7のスイッチ素子74が設けられている。この第7のスイッチ素子74は、第2アナログ信号読み出し回路42の数に対応してN個配列されており、制御回路からの信号に応じて、作動する。
【0026】
第1デジタル信号変換部47は、A/Dコンバータ48を有しており、このA/Dコンバータ48は、第2の方向に、第2アナログ信号読み出し回路42の数に対応してN個配列されて、アレイ状に形成されている。夫々のA/Dコンバータ48は、夫々の第2アナログ信号読み出し回路42からの出力されたアナログ信号を入力し、このアナログ信号をデジタル信号に変換して、データバスを介して信号出力端子90に向けて送り出す。
【0027】
第1シフトレジスタ50は、夫々の受光素子21n.nのフォトダイオード23で発生した電流信号を送り出すために、夫々の第1のスイッチ素子25に対して走査信号Snを出力する。第1シフトレジスタ50は、図2に示されるように、第2の方向に配列された受光素子211.n〜21N.nの第1のスイッチ素子25に対して、同時に走査信号Snを出力し得るように、これらの第1のスイッチ素子25に対して接続されている。
【0028】
第2シフトレジスタ60も、第1シフトレジスタ50と同様に、夫々の受光素子21n.nのフォトダイオード23で発生した電流信号を送り出すために、夫々の第1のスイッチ素子25に対して走査信号Snを出力する。第2シフトレジスタ60は、図2に示されるように、第2の方向に配列された受光素子211.n〜21N.nの第1のスイッチ素子25に対して、同時に走査信号Snを出力し得るように、これらの第1のスイッチ素子25に対して接続されている。
【0029】
次に、第1実施形態の固体撮像装置1の動作を説明する。この固体撮像装置1では、受光部20が入射した光が形成する光像を入力し、受光部20のフォトダイオード23に受光量に応じた電荷が蓄積される。そして、所定の受光期間の経過後に夫々のフォトダイオード23に蓄積された電荷量を以下のようにして読み出す。
【0030】
第1アナログ信号読み出し部30側にて、夫々のフォトダイオード23に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第2のスイッチ素子71が閉じられ、夫々の第3のスイッチ素子72が開かれる。また、読み出しの実行に先立って、積分回路33に対するリセット信号Rを有意として、第4のスイッチ素子39を閉じて容量素子37を初期化する。
【0031】
次に、積分回路33に対するリセット信号Rを非有意として、第4のスイッチ素子39を開き、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか一方から夫々の第1のスイッチ素子25に走査信号Snが所定のタイミングにて有意とされる。各単位受光部22nの第1の方向での走査における第1番目の受光素子211.1〜21N.1の第1のスイッチ素子25のみを「ON」とする走査信号S1が有意とされる。第1のスイッチ素子25が「ON」となると、それまでの受光によってフォトダイオード23に蓄積された電荷が電流信号となって、第2のスイッチ素子71を介して、第1アナログ信号読み出し回路31(第1アナログ信号読み出し部30)に出力される。そして、第1アナログ信号読み出し回路31の積分回路33によってその帰還容量である容量素子37に蓄積されていき、積分回路33の出力端子から出力される電圧信号は次第に大きくなっていく。
【0032】
積分回路33から出力された電圧信号は、CDS回路等を介して、アナログ信号として夫々の第1アナログ信号読み出し回路31(第1アナログ信号読み出し部30)から出力され、第1の方向での走査における第1番目の受光素子211.1〜21N.1に関するデータ読み出しを終了する。なお、夫々の第1アナログ信号読み出し回路31からアナログ信号が出力される際に、夫々の第5のスイッチ素子73に送られる信号を順次有意として、各第1アナログ信号読み出し回路31から順次アナログ信号を出力させており、第2の方向での走査を行っている。
【0033】
次いで、積分回路33に対するリセット信号Rを有意として、第4のスイッチ素子39を閉じて容量素子37を初期化しながら、第1の方向での走査における第2番目以降の受光素子211.n〜21N.nに関するデータ読み出しを実行する。
【0034】
こうして、受光部20に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【0035】
一方、第1デジタル信号読み出し部40側にて、夫々のフォトダイオード23に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第2のスイッチ素子71が開かれ、夫々の第3のスイッチ素子72及び夫々の第7のスイッチ素子74が閉じられる。また、読み出しの実行に先立って、積分回路43に対するリセット信号Rを有意として、第6のスイッチ素子46を閉じて容量素子45を初期化する。
【0036】
次に、積分回路43に対するリセット信号Rを非有意として、第6のスイッチ素子46を開き、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか一方から夫々の第1のスイッチ素子25にSnが所定のタイミングにて有意とされる。各単位受光部22nの第1の方向での走査における第1番目の受光素子211.1〜21N.1の第1のスイッチ素子25のみを「ON」とする走査信号S1が有意とされる。第1のスイッチ素子25が「ON」となると、それまでの受光によってフォトダイオード23に蓄積された電荷が電流信号となって、第3のスイッチ素子72を介して、第2アナログ信号読み出し回路42(第1デジタル信号読み出し部40)に出力される。そして、第2アナログ信号読み出し回路42の積分回路43によってその帰還容量である容量素子45に蓄積されていき、積分回路43の出力端子から出力される電圧信号は次第に大きくなっていく。
【0037】
積分回路43から出力された電圧信号は、CDS回路等を介して、アナログ信号として夫々の第2アナログ信号読み出し回路42から夫々のA/Dコンバータ48に出力される。A/Dコンバータ48では、第2アナログ信号読み出し回路42から出力されたアナログ信号がデジタル信号に変換され、このデジタル信号がデータバスに出力され、第1の方向での走査における第1番目の受光素子211.1〜21N.1に関するデータ読み出しを終了する。夫々のA/Dコンバータ48からデジタル信号が出力される際に、夫々のA/Dコンバータ48は、制御回路からの信号に基づいて、所定タイミングにて順次デジタル信号を出力し、第2の方向での走査を行っている。なお、夫々の第2アナログ信号読み出し回路42からアナログ信号が出力される際に、夫々の第7のスイッチ素子74に送られる信号を順次有意として、各第2アナログ信号読み出し回路42から順次アナログ信号を出力させることにより、第2の方向での走査を行うことも可能である。
【0038】
次いで、積分回路43に対するリセット信号Rを有意として、第6のスイッチ素子46を閉じて容量素子45を初期化しながら、第1の方向での走査における第2番目以降の受光素子211.n〜21N.nに関するデータ読み出しを実行する。
【0039】
こうして、受光部20に入力した光の形成する光像を撮像し、撮像データとしてのデジタル信号を得る。
【0040】
以上のように、第1実施形態の固体撮像装置1によれば、第1シフトレジスタ50は、受光素子21n.nがN行×N列に2次元配列された受光部20の第3の辺20cに沿って設けられ、第2シフトレジスタ60は、受光部20の第4の辺20dに沿って設けられている。また、この第1シフトレジスタ50及び第2シフトレジスタ60は、夫々のフォトダイオード23で発生した電流信号を、夫々の単位受光部22nの第1信号出力端子27及び第2信号出力端子29のいずれに向けても送り出し得るように、走査信号Snを出力するので、第1シフトレジスタ50及び第2シフトレジスタ60のいずれも、夫々の第2のスイッチ素子71を閉じ、夫々の第3のスイッチ素子72を開いた場合には、各単位受光部22n(第1の方向に配列されたフォトダイオード23)で発生した電流信号を、第1アナログ信号読み出し部30に向けて送り出す。これにより、第1シフトレジスタ50に欠陥がある場合には、第2シフトレジスタ60により各単位受光部22nで発生した電流信号が第1アナログ信号読み出し部30に向けて送り出されることになる。一方、第2シフトレジスタ60に欠陥がある場合には、第1シフトレジスタ50により各単位受光部22nで発生した電流信号が第1アナログ信号読み出し部30に向けて送り出されることになる。
【0041】
同様に、夫々の第2のスイッチ素子71を開き、夫々の第3のスイッチ素子72を閉じた場合には、第1シフトレジスタ50及び第2シフトレジスタ60のいずれも、各単位受光部22nで発生した電流信号を、第1デジタル信号読み出し部40に向けて送り出す。これにより、第1シフトレジスタ50に欠陥がある場合には、第2シフトレジスタ60により各単位受光部22nで発生した電流信号が第1デジタル信号読み出し部40に向けて送り出されことになる。一方、第2シフトレジスタ60に欠陥がある場合には、第1シフトレジスタ50により各単位受光部22nで発生した電流信号が第1デジタル信号読み出し部40に向けて送り出されことになる。
【0042】
したがって、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか一方に欠陥がある場合でも、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか他方にて、第1アナログ信号読み出し部30あるいは第1デジタル信号読み出し部40に向けて各単位受光部22nで発生した電流信号を送り出すことが可能となり、受光部20を大面積化し、第1アナログ信号読み出し部30、第1デジタル信号読み出し部40、第1シフトレジスタ50及び第2シフトレジスタ60等の周辺回路を同一の基板10に設けた場合においても固体撮像装置1の歩留まりの低下を抑制することができる。
【0043】
また、第3の辺20cに沿って第1シフトレジスタ50を設け、第4の辺20dに沿って第2シフトレジスタ60を設けることで、第1シフトレジスタ50と第2シフトレジスタ60とが受光部20を挟んだ対向する位置に設けられることになり、基板10をコンパクトに構成することができる。
【0044】
また、第1アナログ信号読み出し部30は、受光素子21n.nがN行×N列に2次元配列された受光部20の第1の辺20aに沿って設けられ、第1デジタル信号読み出し部40は、受光部20の第1の辺20aに対向する第2の辺20bに沿って設けられている。また、第1アナログ信号読み出し部30は、夫々の単位受光部22nの第1信号出力端子27から出力された信号を夫々個別に入力し、単位受光部22nから出力された電流信号をアナログ信号として読み出すN個の第1アナログ信号読み出し回路31を有し、第1デジタル信号読み出し部40は、夫々の単位受光部22nの第2信号出力端子29から出力された信号を夫々個別に入力し、単位受光部22nから出力された電流信号をアナログ信号として読み出すN個の第2アナログ信号読み出し回路42と、夫々の第2アナログ信号読み出し回路42から出力されたアナログ信号をデジタル信号に変換するN個のA/Dコンバータ48とを有している。夫々の第2のスイッチ素子71を開き、夫々の第3のスイッチ素子72を閉じた場合には、第1シフトレジスタ50あるいは第2シフトレジスタ60が第2信号出力端子29側に向けて電流信号を送り出すことになり、夫々の単位受光部22nにおけるフォトダイオード23で発生した電流信号が夫々の第1デジタル信号読み出し部40にてデジタル信号として読み出されることになる。
【0045】
一方、第1デジタル信号読み出し部40、例えばN個のA/Dコンバータ48のうちのいずれかに欠陥がある場合には、夫々の第2のスイッチ素子71を閉じ、夫々の第3のスイッチ素子72を開き、第1シフトレジスタ50あるいは第2シフトレジスタ60により第1信号出力端子27側に向けて電流信号を送り出すことで、夫々の単位受光部22nにおけるフォトダイオード23で発生した電流信号が夫々の第1アナログ信号読み出し回路31(第1アナログ信号読み出し部30)にてアナログ信号として読み出されることになる。
【0046】
したがって、第1デジタル信号読み出し部40側に欠陥がある場合でも、第1アナログ信号読み出し部30側にてフォトダイオード23で発生した電流信号を読み出すことが可能となり、受光部20を大面積化し、第1アナログ信号読み出し部30、第1デジタル信号読み出し部40、第1シフトレジスタ50及び第2シフトレジスタ60等の周辺回路を同一の基板10に設けた場合においても固体撮像装置1の歩留まりの低下を更に抑制することができる。
【0047】
また、第1デジタル信号読み出し部40側にてフォトダイオード23で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのA/Dコンバータが不要となり、固体撮像装置1の低コスト化が可能となる。また、第1デジタル信号読み出し部40での分解能は、同一の基板10に設けられるためスペース的な問題から、高くすることには限界(例えば、11ビット程度の分解能)があるものの、第1アナログ信号読み出し部30側にてフォトダイオード23で発生した電流信号を読み出す場合には、外付けのA/Dコンバータを用いることで、高分解能化(例えば16ビット程度の分解能)が可能となる。
【0048】
また、第1の辺20aに沿って第1アナログ信号読み出し部30を設け、第2の辺20bに沿って第1デジタル信号読み出し部40を設けることで、第1アナログ信号読み出し部30と第1デジタル信号読み出し部40とが受光部20を挟んだ対向する位置に設けられることになり、基板10を更にコンパクトに構成することができる。
【0049】
(第2実施形態)
次に、本発明に係る固体撮像装置の第2実施形態について、図3及び図4を用いて説明する。図3は、第2実施形態に係る固体撮像装置の概略構成を示す概念図であり、図4は、第2実施形態に係る固体撮像装置の回路構成図である。第2実施形態に係る固体撮像装置101は、第1実施形態に係る固体撮像装置1と比べて、2つのアナログ信号読み出し部を有する点で相違する。
【0050】
第2実施形態に係る固体撮像装置101は、図3に示されるように、矩形に形成された基板110を有し、この基板110には、受光部20、第1アナログ信号読み出し部130、第1デジタル信号読み出し部140、第2アナログ信号読み出し部150、第1シフトレジスタ50及び第2シフトレジスタ60が、CMOSプロセス等を用いて設けられている。基板110には、第1実施形態と同様に、8インチφのシリコンウェハを用いている。
【0051】
受光部20は、各辺が130mmとされた略正方形状に形成されており、この中に縦横50μmピッチ程度で各受光素子(画素)211.1〜21N.Nが形成されている。第1アナログ信号読み出し部130は、受光部20の第1の辺20aに沿って設けられている。第1デジタル信号読み出し部140は、受光部20の第1の辺20aに沿って設けられた第1アナログ信号読み出し部130に沿って設けられている。第2アナログ信号読み出し部150は、受光部20の第1の辺20aに対向する第2の辺20bに沿って設けられている。第1シフトレジスタ50は、受光部20の第1の辺20a及び第2の辺20bに直交する第3の辺20cに沿って設けられている。第2シフトレジスタ60は、受光部20の第1の辺20a及び第2の辺20bに直交し且つ第3の辺20cに対向する第4の辺20dに沿って設けられている。第1アナログ信号読み出し部130、第1デジタル信号読み出し部140及び第2アナログ信号読み出し部150には、各々信号出力端子191,192,193が接続されている。
【0052】
受光部20は、図4に示されるように、受光素子21n.nがN行×N列に2次元配列されている。夫々の受光素子211.1〜21N.Nは、入力光信号を電流信号に変換する光電変換素子としてのフォトダイオード23と、第1のスイッチ素子25とを有している。第1のスイッチ素子25は信号入力端子と信号出力端子を有しており、第1のスイッチ素子25の信号入力端子はフォトダイオード23の信号出力端子に接続されており、第1シフトレジスタ50あるいは第2シフトレジスタ60からの走査信号Snに応じてフォトダイオード23で発生した電流信号を信号出力端子から流出する。このような受光素子21n.nが、第1の方向(第3の辺20cあるいは第4の辺20dの延びる方向)に沿ってN個配列されおり、この第1の方向に沿ってN個配列された受光素子21n.1〜21n.Nは、夫々の第1のスイッチ素子25の信号出力端子が電気的に接続されることにより単位受光部22nを構成している。この単位受光部22nは、第1の方向と直交する第2の方向(第1の辺20aあるいは第2の辺20bの延びる方向)に沿ってN個配列されている。
【0053】
夫々の単位受光部22nの一方の端部には、夫々の第1のスイッチ素子25の信号出力端子と互いに電気的に接続された第1信号出力端子27が設けられ、夫々の単位受光部22nの他方の端部には、夫々の第1スイッチ素子25の信号出力端子と互いに電気的に接続された第2信号出力端子29が各々設けられている。夫々の第1信号出力端子27は、第2のスイッチ素子181を介して第1アナログ信号読み出し部130に接続される。この第2のスイッチ素子181は、第2の方向に、単位受光部22nの数(第2の方向に配置されたフォトダイオード23の数)に対応してN個配列されている。また、夫々の第2信号出力端子29は、第3のスイッチ素子182を介して第2アナログ信号読み出し部150に接続される。この第3のスイッチ素子182は、第2の方向に、単位受光部22nの数(第2の方向に配置されたフォトダイオード23の数)に対応してN個配列されている。第2のスイッチ素子181及び第3のスイッチ素子182は、制御回路(図示せず)からの信号に応じて、作動する。
【0054】
第1アナログ信号読み出し部130は、図4に示されるように、第1アナログ信号読み出し回路131を有している。この第1アナログ信号読み出し回路131は、第2の方向に、単位受光部22nの数(第2の方向に配置されたフォトダイオード23の数)に対応してN個配列されて、アレイ状に形成されている。夫々の第1アナログ信号読み出し回路131は、積分回路133、CDS回路(図示せず)等を有している。積分回路133は、単位受光部22n(第1信号出力端子27)からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器135と、電荷増幅器135の入力端子に一方の端子が接続され、電荷増幅器135の出力端子に他方の端子が接続された容量素子137と、電荷増幅器135の入力端子に一方の端子が接続され、電荷増幅器135の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Rが有意の場合には「ON」状態となり、リセット信号Rが非有意の場合には「OFF」状態となる第4のスイッチ素子139とを有している。この積分回路133は、リセット信号Rが非有意の場合には、単位受光部22nからの出力信号を入力し、リセット信号Rに応じて単位受光部22nから出力された電流信号を入出力端子間に接続された容量素子137に積分の動作を行い、リセット信号Rが有意の場合には非積分の動作を行うようになる。
【0055】
単位受光部22n(第1信号出力端子27)からの電流信号は、第1アナログ信号読み出し回路131(積分回路133、CDS回路等)により、アナログ信号として読み出され、このアナログ信号が信号出力端子191に向けて送り出される。夫々の第1アナログ信号読み出し回路131の後段(信号出力端子191との間)には、第5のスイッチ素子183が設けられている。この第5のスイッチ素子183は、第1アナログ信号読み出し回路131の数に対応してN個配列されており、制御回路からの信号に応じて、作動する。
【0056】
また、第1アナログ信号読み出し回路131により読み出されたアナログ信号は、第1デジタル信号読み出し部140に向けても送り出される。夫々の第1アナログ信号読み出し回路131と第1デジタル信号読み出し部140との間には、第6のスイッチ素子184が設けられている。この第6のスイッチ素子184は、第1アナログ信号読み出し回路131の数に対応してN個配列されており、制御回路からの信号に応じて、作動する。ここで、第5のスイッチ素子183と第6のスイッチ素子184とは、各請求項における第1出力選択回路を構成している。
【0057】
第1デジタル信号読み出し部140は、A/Dコンバータ141を有しており、このA/Dコンバータ141は、第2の方向に、第1アナログ信号読み出し回路131の数に対応してN個配列されて、アレイ状に形成されている。夫々のA/Dコンバータ141は、夫々の第1アナログ信号読み出し回路131からの出力されたアナログ信号を入力し、このアナログ信号をデジタル信号に変換して、データバスを介して信号出力端子192に向けて送り出す。
【0058】
第2アナログ信号読み出し部150は、図4に示されるように、第2アナログ信号読み出し回路151を有している。この第2アナログ信号読み出し回路151は、第2の方向に、単位受光部22nの数(第2の方向に配置されたフォトダイオード23の数)に対応してN個配列されて、アレイ状に形成されている。夫々の第2アナログ信号読み出し回路151は、積分回路153、CDS回路(図示せず)等を有している。積分回路153は、単位受光部22n(第2信号出力端子29)からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器155と、電荷増幅器155の入力端子に一方の端子が接続され、電荷増幅器155の出力端子に他方の端子が接続された容量素子157と、電荷増幅器155の入力端子に一方の端子が接続され、電荷増幅器155の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Rが有意の場合には「ON」状態となり、リセット信号Rが非有意の場合には「OFF」状態となる第7のスイッチ素子159とを有している。この積分回路153は、リセット信号Rが非有意の場合には、単位受光部22nからの出力信号を入力し、リセット信号Rに応じて単位受光部22nから出力された電流信号を入出力端子間に接続された容量素子157に積分の動作を行い、リセット信号Rが有意の場合には非積分の動作を行うようになる。
【0059】
単位受光部22n(第2信号出力端子29)からの電流信号は、第2アナログ信号読み出し回路151(積分回路153、CDS回路等)により、アナログ信号として読み出され、このアナログ信号が信号出力端子193に向けて送り出される。夫々の第2アナログ信号読み出し回路151の後段(信号出力端子193との間)には、第8のスイッチ素子185が設けられている。この第8のスイッチ素子185は、第2アナログ信号読み出し回路151の数に対応してN個配列されており、制御回路からの信号に応じて、作動する。
【0060】
次に、第2実施形態の固体撮像装置101の動作を説明する。この固体撮像装置101では、受光部20が入射した光が形成する光像を入力し、受光部20のフォトダイオード23に受光量に応じた電荷が蓄積される。そして、所定の受光期間の経過後に夫々のフォトダイオード23に蓄積された電荷量を以下のようにして読み出す。
【0061】
第1アナログ信号読み出し部130側にて、夫々のフォトダイオード23に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第2のスイッチ素子181が閉じられ、夫々の第3のスイッチ素子182が開かれ、夫々の第5のスイッチ素子183が閉じられ、夫々の第6のスイッチ素子184が開かれる。また、読み出しの実行に先立って、積分回路133に対するリセット信号Rを有意として、第4のスイッチ素子139を閉じて容量素子137を初期化する。
【0062】
次に、積分回路133に対するリセット信号Rを非有意として、第4のスイッチ素子139を開き、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか一方から夫々の第1のスイッチ素子25に走査信号Snが所定のタイミングにて有意とされる。各単位受光部22nの第1の方向での走査における第1番目の受光素子211.1〜21N.1の第1のスイッチ素子25のみを「ON」とする走査信号S 1 が有意とされる。第1のスイッチ素子25が「ON」となると、それまでの受光によってフォトダイオード23に蓄積された電荷が電流信号となって、第2のスイッチ素子181を介して、第1アナログ信号読み出し回路131(第1アナログ信号読み出し部130)に出力される。そして、第1アナログ信号読み出し回路131の積分回路133によってその帰還容量である容量素子137に蓄積されていき、積分回路133の出力端子から出力される電圧信号は次第に大きくなっていく。
【0063】
積分回路133から出力された電圧信号は、CDS回路等を介して、アナログ信号として夫々の第1アナログ信号読み出し回路131(第1アナログ信号読み出し部130)から出力され、第1の方向での走査における第1番目の受光素子211.1〜21N.1に関するデータ読み出しを終了する。夫々の第6のスイッチ素子184は開かれているため、第1アナログ信号読み出し回路131(第1アナログ信号読み出し部130)から出力されるアナログ信号は第1デジタル信号読み出し部140に送られることはない。なお、夫々の第1アナログ信号読み出し回路131からアナログ信号が出力される際に、夫々の第5のスイッチ素子183に送られる信号を順次有意として、各第1アナログ信号読み出し回路131から順次アナログ信号を出力させており、第2の方向での走査を行っている。
【0064】
次いで、積分回路133に対するリセット信号Rを有意として、第4のスイッチ素子139を閉じて容量素子137を初期化しながら、第1の方向での走査における第2番目以降の受光素子211.n〜21N.nに関するデータ読み出しを実行する。
【0065】
こうして、受光部20に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【0066】
一方、第1デジタル信号読み出し部140側にて、夫々のフォトダイオード23に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第2のスイッチ素子181が閉じられ、夫々の第3のスイッチ素子182が開かれ、夫々の第5のスイッチ素子183が開かれ、夫々の第6のスイッチ素子184が閉じられる。また、読み出しの実行に先立って、積分回路133に対するリセット信号Rを有意として、第4のスイッチ素子139を閉じて容量素子137を初期化する。
【0067】
次に、積分回路133に対するリセット信号Rを非有意として、第4のスイッチ素子139を開き、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか一方から夫々の第1のスイッチ素子25に走査信号Snが所定のタイミングにて有意とされる。各単位受光部22nの第1の方向での走査における第1番目の受光素子211.1〜21N.1の第1のスイッチ素子25のみを「ON」とする走査信号S1が有意とされる。第1のスイッチ素子25が「ON」となると、それまでの受光によってフォトダイオード23に蓄積された電荷が電流信号となって、第2のスイッチ素子181を介して、第1アナログ信号読み出し回路131に出力される。そして、第1アナログ信号読み出し回路131の積分回路133によってその帰還容量である容量素子137に蓄積されていき、積分回路133の出力端子から出力される電圧信号は次第に大きくなっていく。
【0068】
積分回路133から出力された電圧信号は、CDS回路等を介して、アナログ信号として夫々の第1アナログ信号読み出し回路131から夫々のA/Dコンバータ141(第1デジタル信号読み出し部140)に出力される。A/Dコンバータ141では、第1アナログ信号読み出し回路131から出力されたアナログ信号がデジタル信号に変換され、このデジタル信号が夫々のA/Dコンバータ141(第1デジタル信号読み出し部140)からデータバスに出力され、第1の方向での走査における第1番目の受光素子211.1〜21N.1に関するデータ読み出しを終了する。夫々のA/Dコンバータ141からデジタル信号が出力される際に、夫々のA/Dコンバータ141は、制御回路からの信号に基づいて、所定タイミングにて順次デジタル信号を出力し、第2の方向での走査を行っている。夫々の第5のスイッチ素子183は開かれているため、第1アナログ信号読み出し回路131(第1アナログ信号読み出し部130)から出力されるアナログ信号は信号出力端子191に送られることはない。なお、夫々の第1アナログ信号読み出し回路131からアナログ信号が出力される際に、夫々の第6のスイッチ素子184に送られる信号を順次有意として、各第1アナログ信号読み出し回路131から順次アナログ信号を出力させることにより、第2の方向での走査を行うことも可能である。
【0069】
次いで、積分回路133に対するリセット信号Rを有意として、第4のスイッチ素子139を閉じて容量素子137を初期化しながら、第1の方向での走査における第2番目以降の受光素子211.n〜21N.nに関するデータ読み出しを実行する。
【0070】
こうして、受光部20に入力した光の形成する光像を撮像し、撮像データとしてのデジタル信号を得る。
【0071】
第2アナログ信号読み出し部150側にて、夫々のフォトダイオード23に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第2のスイッチ素子181が開かれ、夫々の第3のスイッチ素子182が閉じられる。また、読み出しの実行に先立って、積分回路153に対するリセット信号Rを有意として、第7のスイッチ素子を閉じて容量素子157を初期化する。
【0072】
次に、積分回路153に対するリセット信号Rを非有意として、第7のスイッチ素子159を開き、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか一方から夫々の第1のスイッチ素子25に走査信号Snが所定のタイミングにて有意とされる。各単位受光部22nの第1の方向での走査における第1番目の受光素子211.1〜21N.1の第1のスイッチ素子25のみを「ON」とする走査信号S1が有意とされる。第1のスイッチ素子25が「ON」となると、それまでの受光によってフォトダイオード23に蓄積された電荷が電流信号となって、第3のスイッチ素子182を介して、第2アナログ信号読み出し回路151(第2アナログ信号読み出し部150)に出力される。そして、第2アナログ信号読み出し回路151の積分回路153によってその帰還容量である容量素子157に蓄積されていき、積分回路153の出力端子から出力される電圧信号は次第に大きくなっていく。
【0073】
積分回路153から出力された電圧信号は、CDS回路等を介して、アナログ信号として夫々の第2アナログ信号読み出し回路151(第2アナログ信号読み出し部150)から出力され、第1の方向での走査における第1番目の受光素子211.1〜21N.1に関するデータ読み出しを終了する。なお、夫々の第2アナログ信号読み出し回路151からアナログ信号が出力される際に、夫々の第8のスイッチ素子185に送られる信号を順次有意として、各第2アナログ信号読み出し回路151から順次アナログ信号を出力させており、第2の方向での走査を行っている。
【0074】
次いで、積分回路153に対するリセット信号Rを有意として、第7のスイッチ素子159を閉じて容量素子157を初期化しながら、第1の方向での走査における第2番目以降の受光素子211.n〜21N.nに関するデータ読み出しを実行する。
【0075】
こうして、受光部20に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【0076】
以上のように、第2実施形態の固体撮像装置101によれば、第1シフトレジスタ50は、受光素子21n.nがN行×N列に2次元配列された受光部20の第3の辺20cに沿って設けられ、第2シフトレジスタ60は、受光部20の第4の辺20dに沿って設けられている。また、この第1シフトレジスタ50及び第2シフトレジスタ60は、夫々のフォトダイオード23で発生した電流信号を、夫々の単位受光部22nの第1信号出力端子27及び第2信号出力端子29のいずれに向けても送り出し得るように、走査信号Snを出力するので、第1シフトレジスタ50及び第2シフトレジスタ60のいずれも、夫々の第2のスイッチ素子181を閉じ、夫々の第3のスイッチ素子182を開いた場合には、各単位受光部22n(第1の方向に配列されたフォトダイオード23)で発生した電流信号を、第1アナログ信号読み出し部130に向けて送り出す。これにより、第1シフトレジスタ50に欠陥がある場合には、第2シフトレジスタ60により各単位受光部22nで発生した電流信号が第1アナログ信号読み出し部130に向けて送り出されことになる。一方、第2シフトレジスタ60に欠陥がある場合には、第1シフトレジスタ50により各単位受光部22nで発生した電流信号が第1アナログ信号読み出し部130に向けて送り出されことになる。
【0077】
同様に、夫々の第2のスイッチ素子181を開き、夫々の第3のスイッチ素子182を閉じた場合には、第1シフトレジスタ50及び第2シフトレジスタ60のいずれも、各単位受光部22nで発生した電流信号を、第2アナログ信号読み出し部150に向けて送り出す。これにより、第1シフトレジスタ50に欠陥がある場合には、第2シフトレジスタ60により各単位受光部22nで発生した電流信号が第2アナログ信号読み出し部150に向けて送り出されことになる。一方、第2シフトレジスタ60に欠陥がある場合には、第1シフトレジスタ50により各単位受光部22nで発生した電流信号が第2アナログ信号読み出し部150に向けて送り出されことになる。
【0078】
したがって、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか一方に欠陥がある場合でも、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか他方にて、第1アナログ信号読み出し部130あるいは第2アナログ信号読み出し部150に向けて各単位受光部22nで発生した電流信号を送り出すことが可能となり、受光部20を大面積化し、第1アナログ信号読み出し部130、第1デジタル信号読み出し部140、第2アナログ信号読み出し部150、第1シフトレジスタ50及び第2シフトレジスタ60等の周辺回路を同一の基板110に設けた場合においても固体撮像装置1の歩留まりの低下を抑制することができる。
【0079】
また、第3の辺20cに沿って第1シフトレジスタ50を設け、第4の辺20dに沿って第2シフトレジスタ60を設けることで、第1シフトレジスタ50と第2シフトレジスタ60とが受光部20を挟んだ対向する位置に設けられることになり、基板110をコンパクトに構成することができる。
【0080】
また、第1アナログ信号読み出し部130は、受光部20の第1の辺20aに沿って設けられ、第1デジタル信号読み出し部140は、第1アナログ信号読み出し部130に沿って設けられ、第2アナログ信号読み出し部150は、受光部20の第1の辺20aに対向する第2の辺20bに沿って設けられている。第1アナログ信号読み出し部130は、夫々の単位受光部22nの第1信号出力端子27から出力された信号を夫々個別に入力し、単位受光部22nから出力された電流信号をアナログ信号として読み出すN個の第1アナログ信号読み出し回路131を有し、第1デジタル信号読み出し部140は、夫々の第1アナログ信号読み出し回路131から出力されたアナログ信号をデジタル信号に変換するN個のA/Dコンバータ141を有し、第2アナログ信号読み出し部150は、夫々の単位受光部22nの第2信号出力端子29から出力された信号を夫々個別に入力し、単位受光部22nから出力された電流信号をアナログ信号として読み出すN個の第2アナログ信号読み出し回路151を有している。夫々の第2のスイッチ素子181を閉じ、夫々の第3のスイッチ素子182を開き、夫々の第5のスイッチ素子183を開き、夫々の第6のスイッチ素子184を閉じた場合には、第1シフトレジスタ50あるいは第2シフトレジスタ60が第1信号出力端子27側に向けて電流信号を送り出すことになり、夫々の単位受光部22nにおけるフォトダイオード23で発生した電流信号が夫々の第1デジタル信号読み出し部140にてデジタル信号として読み出されることになる。
【0081】
一方、第1デジタル信号読み出し部140、例えばN個のA/Dコンバータ141のうちのいずれかに欠陥がある場合には、夫々の第2のスイッチ素子181を閉じ、夫々の第3のスイッチ素子182を開き、夫々の第5のスイッチ素子183を閉じ、夫々の第6のスイッチ素子184を開き、第1シフトレジスタ50あるいは第2シフトレジスタ60により第1信号出力端子27側に向けて電流信号を送り出すことで、夫々の単位受光部22nにおけるフォトダイオード23で発生した電流信号が夫々の第1アナログ信号読み出し回路131(第1アナログ信号読み出し部130)にてアナログ信号として読み出されることになる。
【0082】
更に、第1デジタル信号読み出し部140及び第1アナログ信号読み出し部130に欠陥がある場合には、夫々の第2のスイッチ素子181を開き、夫々の第3のスイッチ素子182を閉じ、第1シフトレジスタ50あるいは第2シフトレジスタ60により第2信号出力端子29側に向けて電流信号を送り出すことで、夫々の単位受光部22nにおけるフォトダイオード23で発生した電流信号が夫々の第2アナログ信号読み出し回路151(第2アナログ信号読み出し部150)にてアナログ信号として読み出されることになる。
【0083】
したがって、第1デジタル信号読み出し部140側に欠陥がある場合には、第1アナログ信号読み出し部130側にてフォトダイオード23で発生した電流信号を読み出すことが可能となり、また、第1デジタル信号読み出し部140及び第1アナログ信号読み出し部130に欠陥がある場合でも、第2アナログ信号読み出し部150側にてフォトダイオード23で発生した電流信号を読み出すことが可能となり、受光部20を大面積化し、第1アナログ信号読み出し部130、第1デジタル信号読み出し部140、第2アナログ信号読み出し部150、第1シフトレジスタ50及び第2シフトレジスタ60等の周辺回路を同一の基板110に設けた場合においても固体撮像装置101の歩留まりの低下を更に抑制することができる。
【0084】
また、第1デジタル信号読み出し部140側にてフォトダイオード23で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのA/Dコンバータが不要となり、固体撮像装置101の低コスト化が可能となる。また、第1デジタル信号読み出し部140での分解能は、同一の基板110に設けられるためスペース的な問題から、高くすることには限界(例えば、11ビット程度の分解能)があるものの、第1アナログ信号読み出し部130側あるいは第2アナログ信号読み出し部150側にてフォトダイオード23で発生した電流信号を読み出す場合には、外付けのA/Dコンバータを用いることで、高分解能化(例えば16ビット程度の分解能)が可能となる。
【0085】
また、第1の辺20aに沿って第1アナログ信号読み出し部130(第1デジタル信号読み出し部140)を設け、第2の辺20bに沿って第2アナログ信号読み出し部150を設けることで、第1アナログ信号読み出し部130(第1デジタル信号読み出し部140)と第1アナログ信号読み出し部130とが受光部20を挟んだ対向する位置に設けられることになり、基板110を更にコンパクトに構成することができる。
【0086】
(第3実施形態)
次に、本発明に係る固体撮像装置の第3実施形態について、図5及び図6を用いて説明する。図5は、第3実施形態に係る固体撮像装置の概略構成を示す概念図であり、図6は、第3実施形態に係る固体撮像装置の回路構成図である。第3実施形態に係る固体撮像装置201は、第2実施形態に係る固体撮像装置101と比べて、2つのデジタル信号読み出し部を有する点で相違する。
【0087】
第3実施形態に係る固体撮像装置201は、図5に示されるように、矩形に形成された基板210を有し、この基板210には、受光部20、第1アナログ信号読み出し部230、第1デジタル信号読み出し部240、第2アナログ信号読み出し部250、第2デジタル信号読み出し部260、第1シフトレジスタ50及び第2シフトレジスタ60が、CMOSプロセス等を用いて設けられている。基板210には、第1実施形態及び第2実施形態と同様に、8インチφのシリコンウェハを用いている。
【0088】
受光部20は、各辺が130mmとされた略正方形状に形成されており、この中に縦横50μmピッチ程度で各受光素子(画素)211.1〜21N.Nが形成されている。第1アナログ信号読み出し部230は、受光部20の第1の辺20aに沿って設けられている。第1デジタル信号読み出し部240は、受光部20の第1の辺20aに沿って設けられた第1アナログ信号読み出し部230に沿って設けられている。第2アナログ信号読み出し部250は、受光部20の第1の辺20aに対向する第2の辺20bに沿って設けられている。第2デジタル信号読み出し部260は、受光部20の第2の辺20bに沿って設けられた第2アナログ信号読み出し部250に沿って設けられている。第1シフトレジスタ50は、受光部20の第1の辺20a及び第2の辺20bに直交する第3の辺20cに沿って設けられている。第2シフトレジスタ60は、受光部20の第1の辺20a及び第2の辺20bに直交し且つ第3の辺20cに対向する第4の辺20dに沿って設けられている。第1アナログ信号読み出し部230、第1デジタル信号読み出し部240、第2アナログ信号読み出し部250及び第2デジタル信号読み出し部260には、各々信号出力端子291,292,293,294が接続されている。
【0089】
受光部20は、図6に示されるように、受光素子21n.nがN行×N列に2次元配列されている。夫々の受光素子211.1〜21N.Nは、入力光信号を電流信号に変換する光電変換素子としてのフォトダイオード23と、第1のスイッチ素子25とを有している。第1のスイッチ素子25は信号入力端子と信号出力端子を有しており、第1のスイッチ素子25の信号入力端子はフォトダイオード23の信号出力端子に接続されており、第1シフトレジスタ50あるいは第2シフトレジスタ60からの走査信号Snに応じてフォトダイオード23で発生した電流信号を信号出力端子から流出する。このような受光素子21n.nが、第1の方向(第3の辺20cあるいは第4の辺20dの延びる方向)に沿ってN個配列されおり、この第1の方向に沿ってN個配列された受光素子21n.1〜21n.Nは、夫々の第1のスイッチ素子25の信号出力端子が電気的に接続されることにより単位受光部22nを構成している。この単位受光部22nは、第1の方向と直交する第2の方向(第1の辺20aあるいは第2の辺20bの延びる方向)に沿ってN個配列されている。
【0090】
夫々の単位受光部22nの一方の端部には、夫々の第1のスイッチ素子25の信号出力端子と互いに電気的に接続された第1信号出力端子27が設けられ、夫々の単位受光部22nの他方の端部には、夫々の第1のスイッチ素子25の信号出力端子と互いに電気的に接続された第2信号出力端子29が各々設けられている。夫々の第1信号出力端子27は、第2のスイッチ素子281を介して第1アナログ信号読み出し部230に接続される。この第2のスイッチ素子281は、第2の方向に、単位受光部22nの数(第2の方向に配置されたフォトダイオード23の数)に対応してN個配列されている。また、夫々の第2信号出力端子29は、第3のスイッチ素子282を介して第2アナログ信号読み出し部250に接続される。この第3のスイッチ素子282は、第2の方向に、単位受光部22nの数(第2の方向に配置されたフォトダイオード23の数)に対応してN個配列されている。第2のスイッチ素子281及び第3のスイッチ素子282は、制御回路(図示せず)からの信号に応じて、作動する。
【0091】
第1アナログ信号読み出し部230は、図6に示されるように、第1アナログ信号読み出し回路231を有している。この第1アナログ信号読み出し回路231は、第2の方向に、単位受光部22nの数(第2の方向に配置されたフォトダイオード23の数)に対応してN個配列されて、アレイ状に形成されている。夫々の第1アナログ信号読み出し回路231は、積分回路233、CDS回路(図示せず)等を有している。積分回路233は、単位受光部22n(第1信号出力端子27)からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器235と、電荷増幅器235の入力端子に一方の端子が接続され、電荷増幅器235の出力端子に他方の端子が接続された容量素子237と、電荷増幅器235の入力端子に一方の端子が接続され、電荷増幅器235の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Rが有意の場合には「ON」状態となり、リセット信号Rが非有意の場合には「OFF」状態となる第4のスイッチ素子239とを有している。この積分回路233は、リセット信号Rが非有意の場合には、単位受光部22nからの出力信号を入力し、リセット信号Rに応じて単位受光部22nから出力された電流信号を入出力端子間に接続された容量素子237に積分の動作を行い、リセット信号Rが有意の場合には非積分の動作を行うようになる。
【0092】
単位受光部22n(第1信号出力端子27)からの電流信号は、第1アナログ信号読み出し回路231(積分回路233、CDS回路等)により、アナログ信号として読み出され、このアナログ信号が信号出力端子291に向けて送り出される。夫々の第1アナログ信号読み出し回路231の後段(信号出力端子291との間)には、第5のスイッチ素子283が設けられている。この第5のスイッチ素子283は、第1アナログ信号読み出し回路231の数に対応してN個配列されており、制御回路からの信号に応じて、作動する。
【0093】
また、第1アナログ信号読み出し回路231により読み出されたアナログ信号は、第1デジタル信号読み出し部240に向けても送り出される。夫々の第1アナログ信号読み出し回路231と第1デジタル信号読み出し部240との間には、第6のスイッチ素子284が設けられている。この第6のスイッチ素子284は、第1アナログ信号読み出し回路231の数に対応してN個配列されており、制御回路からの信号に応じて、作動する。ここで、第5のスイッチ素子283と第6のスイッチ素子284とは、各請求項における第1出力選択回路を構成している。
【0094】
第1デジタル信号読み出し部240は、A/Dコンバータ241を有しており、このA/Dコンバータ241は、第2の方向に、第1アナログ信号読み出し回路231の数に対応してN個配列されて、アレイ状に形成されている。夫々のA/Dコンバータ241は、夫々の第1アナログ信号読み出し回路231からの出力されたアナログ信号を入力し、このアナログ信号をデジタル信号に変換して、データバスを介して信号出力端子292に向けて送り出す。
【0095】
第2アナログ信号読み出し部250は、図6に示されるように、第2アナログ信号読み出し回路251を有している。この第2アナログ信号読み出し回路251は、第2の方向に、単位受光部22nの数(第2の方向に配置されたフォトダイオード23の数)に対応してN個配列されて、アレイ状に形成されている。夫々の第2アナログ信号読み出し回路251は、積分回路253、CDS回路(図示せず)等を有している。積分回路253は、単位受光部22n(第2信号出力端子29)からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器255と、電荷増幅器255の入力端子に一方の端子が接続され、電荷増幅器255の出力端子に他方の端子が接続された容量素子257と、電荷増幅器255の入力端子に一方の端子が接続され、電荷増幅器255の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Rが有意の場合には「ON」状態となり、リセット信号Rが非有意の場合には「OFF」状態となる第7のスイッチ素子259とを有している。この積分回路253は、リセット信号Rが非有意の場合には、単位受光部22nからの出力信号を入力し、リセット信号Rに応じて単位受光部22nから出力された電流信号を入出力端子間に接続された容量素子257に積分の動作を行い、リセット信号Rが有意の場合には非積分の動作を行うようになる。
【0096】
単位受光部22n(第2信号出力端子29)からの電流信号は、第2アナログ信号読み出し回路251(積分回路253、CDS回路等)により、アナログ信号として読み出され、このアナログ信号が信号出力端子293に向けて送り出される。夫々の第2アナログ信号読み出し回路251の後段(信号出力端子293との間)には、第8のスイッチ素子285が設けられている。この第8のスイッチ素子285は、第2アナログ信号読み出し回路251の数に対応してN個配列されており、制御回路からの信号に応じて、作動する。
【0097】
また、第2アナログ信号読み出し回路251により読み出されたアナログ信号は、第2デジタル信号読み出し部260に向けても送り出される。夫々の第2アナログ信号読み出し回路251と第2デジタル信号読み出し部260との間には、第9のスイッチ素子286が設けられている。この第9のスイッチ素子286は、第2アナログ信号読み出し回路251の数に対応してN個配列されており、制御回路からの信号に応じて、作動する。ここで、第8のスイッチ素子285と第9のスイッチ素子286とは、各請求項における第2出力選択回路を構成している。
【0098】
第2デジタル信号読み出し部260は、A/Dコンバータ261を有しており、このA/Dコンバータ261は、第2の方向に、第2アナログ信号読み出し回路251の数に対応してN個配列されて、アレイ状に形成されている。夫々のA/Dコンバータ261は、夫々の第2アナログ信号読み出し回路251からの出力されたアナログ信号を入力し、このアナログ信号をデジタル信号に変換して、データバスを介して信号出力端子294に向けて送り出す。
【0099】
次に、第3実施形態の固体撮像装置201の動作を説明する。この固体撮像装置201では、受光部20が入射した光が形成する光像を入力し、受光部20のフォトダイオード23に受光量に応じた電荷が蓄積される。そして、所定の受光期間の経過後に夫々のフォトダイオード23に蓄積された電荷量を以下のようにして読み出す。
【0100】
第1アナログ信号読み出し部230側にて、夫々のフォトダイオード23に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第2のスイッチ素子281が閉じられ、夫々の第3のスイッチ素子282が開かれ、夫々の第5のスイッチ素子283が閉じられ、夫々の第6のスイッチ素子284が開かれる。また、読み出しの実行に先立って、積分回路233に対するリセット信号Rを有意として、第4のスイッチ素子239を閉じて容量素子237を初期化する。
【0101】
次に、積分回路233に対するリセット信号Rを非有意として、第4のスイッチ素子239を開き、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか一方から夫々の第1のスイッチ素子25に走査信号Snが所定のタイミングにて有意とされる。各単位受光部22nの第1の方向での走査における第1番目の受光素子211.1〜21N.1の第1のスイッチ素子25のみを「ON」とする走査信号S1が有意とされる。第1のスイッチ素子25が「ON」となると、それまでの受光によってフォトダイオード23に蓄積された電荷が電流信号となって、第2のスイッチ素子281を介して、第1アナログ信号読み出し回路231(第1アナログ信号読み出し部230)に出力される。そして、第1アナログ信号読み出し回路231の積分回路233によってその帰還容量である容量素子237に蓄積されていき、積分回路233の出力端子から出力される電圧信号は次第に大きくなっていく。
【0102】
積分回路233から出力された電圧信号は、CDS回路等を介して、アナログ信号として夫々の第1アナログ信号読み出し回路231(第1アナログ信号読み出し部230)から出力され、第1の方向での走査における第1番目の受光素子211.1〜21N.1に関するデータ読み出しを終了する。夫々の第6のスイッチ素子284は開かれているため、第1アナログ信号読み出し回路231(第1アナログ信号読み出し部230)から出力されるアナログ信号は第1デジタル信号読み出し部240に送られることはない。なお、夫々の第1アナログ信号読み出し回路231からアナログ信号が出力される際に、夫々の第5のスイッチ素子283に送られる信号を順次有意として、各第1アナログ信号読み出し回路231から順次アナログ信号を出力させており、第2の方向での走査を行っている。
【0103】
次いで、積分回路233に対するリセット信号Rを有意として、第4のスイッチ素子239を閉じて容量素子237を初期化しながら、第1の方向での走査における第2番目以降の受光素子211.n〜21N.nに関するデータ読み出しを実行する。
【0104】
こうして、受光部20に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【0105】
一方、第1デジタル信号読み出し部240側にて、夫々のフォトダイオード23に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第2のスイッチ素子281が閉じられ、夫々の第3のスイッチ素子282が開かれ、夫々の第5のスイッチ素子283が開かれ、夫々の第6のスイッチ素子284が閉じられる。また、読み出しの実行に先立って、積分回路233に対するリセット信号Rを有意として、第4のスイッチ素子239を閉じて容量素子237を初期化する。
【0106】
次に、積分回路233に対するリセット信号Rを非有意として、第4のスイッチ素子239を開き、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか一方から夫々の第1のスイッチ素子25に走査信号Snが所定のタイミングにて有意とされる。各単位受光部22nの第1の方向での走査における第1番目の受光素子211.1〜21N.1の第1のスイッチ素子25のみを「ON」とする走査信号S1が有意とされる。第1のスイッチ素子25が「ON」となると、それまでの受光によってフォトダイオード23に蓄積された電荷が電流信号となって、第2のスイッチ素子281を介して、第1アナログ信号読み出し回路231に出力される。そして、第1アナログ信号読み出し回路231の積分回路233によってその帰還容量である容量素子237に蓄積されていき、積分回路233の出力端子から出力される電圧信号は次第に大きくなっていく。
【0107】
積分回路233から出力された電圧信号は、CDS回路等を介して、アナログ信号として夫々の第1アナログ信号読み出し回路231から夫々のA/Dコンバータ241(第1デジタル信号読み出し部240)に出力される。A/Dコンバータ241では、第1アナログ信号読み出し回路231から出力されたアナログ信号がデジタル信号に変換され、このデジタル信号が夫々のA/Dコンバータ241(第1デジタル信号読み出し部240)からデータバスに出力され、第1の方向での走査における第1番目の受光素子211.1〜21N.1に関するデータ読み出しを終了する。夫々のA/Dコンバータ241からデジタル信号が出力される際に、夫々のA/Dコンバータ241は、制御回路からの信号に基づいて、所定タイミングにて順次デジタル信号を出力し、第2の方向での走査を行っている。
夫々の第5のスイッチ素子283は開かれているため、第1アナログ信号読み出し回路231(第1アナログ信号読み出し部230)から出力されるアナログ信号は信号出力端子291に送られることはない。なお、夫々の第1アナログ信号読み出し回路231からアナログ信号が出力される際に、夫々の第6のスイッチ素子284に送られる信号を順次有意として、各第1アナログ信号読み出し回路231から順次アナログ信号を出力させることにより、第2の方向での走査を行うことも可能である。
【0108】
次いで、積分回路233に対するリセット信号Rを有意として、第4のスイッチ素子239を閉じて容量素子237を初期化しながら、第1の方向での走査における第2番目以降の受光素子211.n〜21N.nに関するデータ読み出しを実行する。
【0109】
こうして、受光部20に入力した光の形成する光像を撮像し、撮像データとしてのデジタル信号を得る。
【0110】
第2アナログ信号読み出し部250側にて、夫々のフォトダイオード23に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第2のスイッチ素子281が開かれ、夫々の第3のスイッチ素子282が閉じられ、夫々の第8のスイッチ素子285が閉じられ、夫々の第9のスイッチ素子286が開かれる。また、読み出しの実行に先立って、積分回路253に対するリセット信号Rを有意として、第7のスイッチ素子259を閉じて容量素子257を初期化する。
【0111】
次に、積分回路253に対するリセット信号Rを非有意として、第7のスイッチ素子259を開き、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか一方から夫々の第1のスイッチ素子25に走査信号Snが所定のタイミングにて有意とされる。各単位受光部22nの第1の方向での走査における第1番目の受光素子211.1〜21N.1の第1のスイッチ素子25のみを「ON」とする走査信号S1が有意とされる。第1のスイッチ素子25が「ON」となると、それまでの受光によってフォトダイオード23に蓄積された電荷が電流信号となって、第3のスイッチ素子282を介して、第2アナログ信号読み出し回路251(第2アナログ信号読み出し部250)に出力される。そして、第2アナログ信号読み出し回路251の積分回路253によってその帰還容量である容量素子257に蓄積されていき、積分回路253の出力端子から出力される電圧信号は次第に大きくなっていく。
【0112】
積分回路253から出力された電圧信号は、CDS回路等を介して、アナログ信号として夫々の第2アナログ信号読み出し回路251(第2アナログ信号読み出し部250)から出力され、第1の方向での走査における第1番目の受光素子211.1〜21N.1に関するデータ読み出しを終了する。夫々の第9のスイッチ素子286は開かれているため、第2アナログ信号読み出し回路251(第2アナログ信号読み出し部250)から出力されるアナログ信号は第2デジタル信号読み出し部260に送られることはない。なお、夫々の第2アナログ信号読み出し回路251からアナログ信号が出力される際に、夫々の第8のスイッチ素子285に送られる信号を順次有意として、各第2アナログ信号読み出し回路251から順次アナログ信号を出力させており、第2の方向での走査を行っている。
【0113】
次いで、積分回路253に対するリセット信号Rを有意として、第7のスイッチ素子259を閉じて容量素子257を初期化しながら、第1の方向での走査における第2番目以降の受光素子211.n〜21N.nに関するデータ読み出しを実行する。
【0114】
こうして、受光部20に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【0115】
一方、第2デジタル信号読み出し部260側にて、夫々のフォトダイオード23に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第2のスイッチ素子281が開かれ、夫々の第3のスイッチ素子282が閉じられ、夫々の第8のスイッチ素子285が開かれ、夫々の第9のスイッチ素子286が閉じられる。また、読み出しの実行に先立って、積分回路253に対するリセット信号Rを有意として、第7のスイッチ素子259を閉じて容量素子257を初期化する。
【0116】
次に、積分回路253に対するリセット信号Rを非有意として、第7のスイッチ素子259を開き、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか一方から夫々の第1のスイッチ素子25に走査信号Snが所定のタイミングにて有意とされる。各単位受光部22nの第1の方向での走査における第1番目の受光素子211.1〜21N.1の第1のスイッチ素子25のみを「ON」とする走査信号S1が有意とされる。第1のスイッチ素子25が「ON」となると、それまでの受光によってフォトダイオード23に蓄積された電荷が電流信号となって、第3のスイッチ素子282を介して、第2アナログ信号読み出し回路251に出力される。そして、第2アナログ信号読み出し回路251の積分回路253によってその帰還容量である容量素子257に蓄積されていき、積分回路253の出力端子から出力される電圧信号は次第に大きくなっていく。
【0117】
積分回路253から出力された電圧信号は、CDS回路等を介して、アナログ信号として夫々の第2アナログ信号読み出し回路251から夫々のA/Dコンバータ261(第2デジタル信号読み出し部260)に出力される。A/Dコンバータ261では、第2アナログ信号読み出し回路251から出力されたアナログ信号がデジタル信号に変換され、このデジタル信号が夫々のA/Dコンバータ261(第2デジタル信号読み出し部260)からデータバスに出力され、第1の方向での走査における第1番目の受光素子211.1〜21N.1に関するデータ読み出しを終了する。夫々のA/Dコンバータ261からデジタル信号が出力される際に、夫々のA/Dコンバータ261は、制御回路からの信号に基づいて、所定タイミングにて順次デジタル信号を出力し、第2の方向での走査を行っている。夫々の第8のスイッチ素子285は開かれているため、第2アナログ信号読み出し回路251(第2アナログ信号読み出し部250)から出力されるアナログ信号は信号出力端子293に送られることはない。なお、夫々の第2アナログ信号読み出し回路251からアナログ信号が出力される際に、夫々の第9のスイッチ素子286に送られる信号を順次有意として、各第2アナログ信号読み出し回路251から順次アナログ信号を出力させることにより、第2の方向での走査を行うことも可能である。
【0118】
次いで、積分回路253に対するリセット信号Rを有意として、第7のスイッチ素子259を閉じて容量素子257を初期化しながら、第1の方向での走査における第2番目以降の受光素子211.n〜21N.nに関するデータ読み出しを実行する。
【0119】
こうして、受光部20に入力した光の形成する光像を撮像し、撮像データとしてのデジタル信号を得る。
【0120】
以上のように、第3実施形態の固体撮像装置201によれば、第1シフトレジスタ50は、受光素子21n.nがN行×N列に2次元配列された受光部20の第3の辺20cに沿って設けられ、第2シフトレジスタ60は、受光部20の第4の辺20dに沿って設けられている。また、この第1シフトレジスタ50及び第2シフトレジスタ60は、夫々のフォトダイオード23で発生した電流信号を、夫々の単位受光部22nの第1信号出力端子27及び第2信号出力端子29のいずれに向けても送り出し得るように、走査信号Snを出力するので、第1シフトレジスタ50及び第2シフトレジスタ60のいずれも、夫々の第2のスイッチ素子281を閉じ、夫々の第3のスイッチ素子282を開いた場合には、各単位受光部22n(第1の方向に配列されたフォトダイオード23)で発生した電流信号を、第1アナログ信号読み出し部230に向けて送り出す。これにより、第1シフトレジスタ50に欠陥がある場合には、第2シフトレジスタ60により各単位受光部22nで発生した電流信号が第1アナログ信号読み出し部230に向けて送り出されことになる。一方、第2シフトレジスタ60に欠陥がある場合には、第1シフトレジスタ50により各単位受光部22nで発生した電流信号が第1アナログ信号読み出し部230に向けて送り出されことになる。
【0121】
同様に、夫々の第2のスイッチ素子281を開き、夫々の第3のスイッチ素子282を閉じた場合には、第1シフトレジスタ50及び第2シフトレジスタ60のいずれも、各単位受光部22nで発生した電流信号を、第2アナログ信号読み出し部250に向けて送り出す。これにより、第1シフトレジスタ50に欠陥がある場合には、第2シフトレジスタ60により各単位受光部22nで発生した電流信号が第2アナログ信号読み出し部250に向けて送り出されことになる。一方、第2シフトレジスタ60に欠陥がある場合には、第1シフトレジスタ50により各単位受光部22nで発生した電流信号が第2アナログ信号読み出し部250に向けて送り出されことになる。
【0122】
したがって、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか一方に欠陥がある場合でも、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか他方にて、第1アナログ信号読み出し部230あるいは第2アナログ信号読み出し部250に向けて各単位受光部22nで発生した電流信号を送り出すことが可能となり、受光部20を大面積化し、第1アナログ信号読み出し部230、第1デジタル信号読み出し部240、第2アナログ信号読み出し部250、第2デジタル信号読み出し部260、第1シフトレジスタ50及び第2シフトレジスタ60等の周辺回路を同一の基板210に設けた場合においても固体撮像装置1の歩留まりの低下を抑制することができる。
【0123】
また、第3の辺20cに沿って第1シフトレジスタ50を設け、第4の辺20dに沿って第2シフトレジスタ60を設けることで、第1シフトレジスタ50と第2シフトレジスタ60とが受光部20を挟んだ対向する位置に設けられることになり、基板210をコンパクトに構成することができる。
【0124】
また、第1アナログ信号読み出し部230は、受光部20の第1の辺20aに沿って設けられ、第1デジタル信号読み出し部240は、第1アナログ信号読み出し部230に沿って設けられ、第2アナログ信号読み出し部250は、受光部20の第1の辺20aに対向する第2の辺20bに沿って設けられ、第2デジタル信号読み出し部260は、第2アナログ信号読み出し部250に沿って設けられている。また、第1アナログ信号読み出し部230は、夫々の単位受光部22nの第1信号出力端子27から出力された信号を夫々個別に入力し、単位受光部22nから出力された電流信号をアナログ信号として読み出すN個の第1アナログ信号読み出し回路231を有し、第1デジタル信号読み出し部240は、夫々の第1アナログ信号読み出し回路231から出力されたアナログ信号をデジタル信号に変換するN個のA/Dコンバータ241を有し、第2アナログ信号読み出し部250は、夫々の単位受光部22nの第2信号出力端子29から出力された信号を夫々個別に入力し、単位受光部22nから出力された電流信号をアナログ信号として読み出すN個の第2アナログ信号読み出し回路251を有し、第2デジタル信号読み出し部260は、夫々の第2アナログ信号読み出し回路251から出力されたアナログ信号をデジタル信号に変換するN個のA/Dコンバータ261を有している。夫々の第2のスイッチ素子281を閉じ、夫々の第3のスイッチ素子282を開き、夫々の第5のスイッチ素子283を開き、夫々の第6のスイッチ素子284を閉じた場合には、第1シフトレジスタ50あるいは第2シフトレジスタ60が第1信号出力端子27側に向けて電流信号を送り出すことになり、夫々の単位受光部22nにおけるフォトダイオード23で発生した電流信号が夫々の第1デジタル信号読み出し部240にてデジタル信号として読み出されることになる。
【0125】
一方、第1デジタル信号読み出し部240、例えばN個のA/Dコンバータ241のうちのいずれかに欠陥がある場合には、夫々の第2のスイッチ素子281を閉じ、夫々の第3のスイッチ素子282を開き、夫々の第5のスイッチ素子283を閉じ、夫々の第6のスイッチ素子284を開き、第1シフトレジスタ50あるいは第2シフトレジスタ60により第1信号出力端子27側に向けて電流信号を送り出すことで、夫々の単位受光部22nにおけるフォトダイオード23で発生した電流信号が夫々の第1アナログ信号読み出し回路231(第1アナログ信号読み出し部230)にてアナログ信号として読み出されることになる。
【0126】
第1デジタル信号読み出し部240及び第1アナログ信号読み出し部230に欠陥がある場合には、夫々の第2のスイッチ素子281を開き、夫々の第3のスイッチ素子282を閉じ、夫々の第8のスイッチ素子285を開き、夫々の第9のスイッチ素子286を閉じ、第1シフトレジスタ50あるいは第2シフトレジスタ60により第2信号出力端子29側に向けて電流信号を送り出すことで、夫々の単位受光部22nにおけるフォトダイオード23で発生した電流信号が夫々の第2デジタル信号読み出し部260にてデジタル信号として読み出されることになる。
【0127】
更に、第1デジタル信号読み出し部240、第1アナログ信号読み出し部230及び第2デジタル信号読み出し部260に欠陥がある場合には、夫々の第2のスイッチ素子281を開き、夫々の第3のスイッチ素子282を閉じ、夫々の第8のスイッチ素子285を閉じ、夫々の第9のスイッチ素子286を開き、第1シフトレジスタ50あるいは第2シフトレジスタ60により第2信号出力端子29側に向けて電流信号を送り出すことで、夫々の単位受光部22nにおけるフォトダイオード23で発生した電流信号が夫々の第2アナログ信号読み出し回路251(第2アナログ信号読み出し部250)にてアナログ信号として読み出されることになる。
【0128】
したがって、第1デジタル信号読み出し部240側に欠陥がある場合には、第1アナログ信号読み出し部230側にてフォトダイオード23で発生した電流信号を読み出すことが可能となり、また、第1デジタル信号読み出し部240及び第1アナログ信号読み出し部230に欠陥がある場合でも、また、第2デジタル信号読み出し部260側にてフォトダイオード23で発生した電流信号を読み出すことが可能となり、更に、第1デジタル信号読み出し部240、第1アナログ信号読み出し部230及び第2デジタル信号読み出し部260に欠陥がある場合でも、また、第2アナログ信号読み出し部250側にてフォトダイオード23で発生した電流信号を読み出すことが可能となり、受光部20を大面積化し、第1アナログ信号読み出し部230、第1デジタル信号読み出し部240、第2アナログ信号読み出し部250、第1シフトレジスタ50及び第2シフトレジスタ60等の周辺回路を同一の基板210に設けた場合においても固体撮像装置201の歩留まりの低下を大幅に抑制することができる。
【0129】
また、第1デジタル信号読み出し部240側あるいは第2デジタル信号読み出し部260側にてフォトダイオード23で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのA/Dコンバータが不要となり、固体撮像装置201の低コスト化が可能となる。また、第1デジタル信号読み出し部240での分解能は、同一の基板210に設けられるためスペース的な問題から、高くすることには限界(例えば、11ビット程度の分解能)があるものの、第1アナログ信号読み出し部230側あるいは第2アナログ信号読み出し部250側にてフォトダイオード23で発生した電流信号を読み出す場合には、外付けのA/Dコンバータを用いることで、高分解能化(例えば16ビット程度の分解能)が可能となる。
【0130】
また、第1の辺20aに沿って第1アナログ信号読み出し部230(第1デジタル信号読み出し部240)を設け、第2の辺20bに沿って第2アナログ信号読み出し部250(第2デジタル信号読み出し部260)を設けることで、第1アナログ信号読み出し部230(第1デジタル信号読み出し部240)と第2アナログ信号読み出し部250(第2デジタル信号読み出し部260)とが受光部20を挟んだ対向する位置に設けられることになり、基板210を更にコンパクトに構成することができる。
【0131】
(第4実施形態)
次に、本発明に係る固体撮像装置の第4実施形態について、図7及び図8を用いて説明する。図7は、第4実施形態に係る固体撮像装置の概略構成を示す概念図であり、図8は、第4実施形態に係る固体撮像装置の回路構成図である。第4実施形態に係る固体撮像装置301は、第1実施形態に係る固体撮像装置1と比べて、受光部20の一辺側にアナログ信号読み出し部及びデジタル信号読み出し部が設けられている点で相違する。
【0132】
第4実施形態に係る固体撮像装置301は、図7に示されるように、矩形に形成された基板310を有し、この基板310には、受光部20、第1アナログ信号読み出し部330、第1デジタル信号読み出し部340、第1シフトレジスタ50及び第2シフトレジスタ60が、CMOSプロセス等を用いて設けられている。基板310には、8インチφのシリコンウェハを用いている。
【0133】
受光部20は、各辺が130mmとされた略正方形状に形成されており、この中に縦横50μmピッチ程度で各受光素子(画素)211.1〜21N.Nが形成されている。第1アナログ信号読み出し部330は、受光部20の第1の辺20aに沿って設けられている。第1デジタル信号読み出し部340は、受光部20の第1の辺20aに沿って設けられた第1アナログ信号読み出し部330に沿って設けられている。第1シフトレジスタ50は、受光部20の第1の辺20a及び第2の辺20bに直交する第3の辺20cに沿って設けられている。第2シフトレジスタ60は、受光部20の第1の辺20a及び第2の辺20bに直交し且つ第3の辺20cに対向する第4の辺20dに沿って設けられている。第1アナログ信号読み出し部330及び第1デジタル信号読み出し部340には、各々信号出力端子380,390が接続されている。
【0134】
受光部20は、図2に示されるように、受光素子21n.nがN行×N列に2次元配列されている。夫々の受光素子211.1〜21N.Nは、入力光信号を電流信号に変換する光電変換素子としてのフォトダイオード23と、第1のスイッチ素子25とを有している。第1のスイッチ素子25は信号入力端子と信号出力端子を有しており、第1のスイッチ素子25の信号入力端子はフォトダイオード23の信号出力端子に接続されており、第1シフトレジスタ50あるいは第2シフトレジスタ60からの走査信号Snに応じてフォトダイオード23で発生した電流信号を信号出力端子から流出する。このような受光素子21n.nが、第1の方向(第3の辺20cあるいは第4の辺20dの延びる方向)に沿ってN個配列されおり、この第1の方向に沿ってN個配列された受光素子21n.1〜21n.Nは、夫々の第1のスイッチ素子25の信号出力端子が電気的に接続されることにより単位受光部22nを構成している。この単位受光部22nは、第1の方向と直交する第2の方向(第1の辺20aあるいは第2の辺20bの延びる方向)に沿ってN個配列されている。
【0135】
夫々の単位受光部22nの一方の端部には、夫々の第1のスイッチ素子25の信号出力端子と互いに電気的に接続された第1信号出力端子27が設けられている。夫々の第1信号出力端子27は、第2のスイッチ素子371を介して第1アナログ信号読み出し部30に接続される。この第2のスイッチ素子371は、第2の方向に、単位受光部22nの数(第2の方向に配置されたフォトダイオード23の数)に対応してN個配列されている。また、第2のスイッチ素子371は、制御回路(図示せず)からの信号に応じて、作動する。なお、この第2のスイッチ素子371は、省略してもよい。
【0136】
第1アナログ信号読み出し部330は、図2に示されるように、第1アナログ信号読み出し回路331を有している。この第1アナログ信号読み出し回路331は、第2の方向に、単位受光部22nの数(第2の方向に配置されたフォトダイオード23の数)に対応してN個配列されて、アレイ状に形成されている。夫々の第1アナログ信号読み出し回路331は、積分回路333、CDS回路(図示せず)等を有している。積分回路333は、単位受光部22n(第1信号出力端子27)からの出力信号を入力し、入力した電流信号の電荷を増幅する電荷増幅器335と、電荷増幅器335の入力端子に一方の端子が接続され、電荷増幅器335の出力端子に他方の端子が接続された容量素子337と、電荷増幅器335の入力端子に一方の端子が接続され、電荷増幅器335の出力端子に他方の端子が接続され、制御回路から出力されるリセット信号Rが有意の場合には「ON」状態となり、リセット信号Rが非有意の場合には「OFF」状態となる第3のスイッチ素子339とを有している。この積分回路333は、リセット信号Rが非有意の場合には、単位受光部22nからの出力信号を入力し、リセット信号Rに応じて単位受光部22nから出力された電流信号を入出力端子間に接続された容量素子337に積分の動作を行い、リセット信号Rが有意の場合には非積分の動作を行うようになる。
【0137】
単位受光部22n(第1信号出力端子27)からの電流信号は、第1アナログ信号読み出し回路331(積分回路333、CDS回路等)により、アナログ信号として読み出され、このアナログ信号が信号出力端子380に向けて送り出される。夫々の第1アナログ信号読み出し回路331の後段(信号出力端子380との間)には、第4のスイッチ素子372が設けられている。この第4のスイッチ素子372は、第1アナログ信号読み出し回路331の数に対応してN個配列されており、制御回路からの信号に応じて、作動する。
【0138】
また、第1アナログ信号読み出し回路331により読み出されたアナログ信号は、第1デジタル信号読み出し部340に向けても送り出される。夫々の第1アナログ信号読み出し回路331と第1デジタル信号読み出し部340との間には、第5のスイッチ素子373が設けられている。この第5のスイッチ素子373は、第1アナログ信号読み出し回路331の数に対応してN個配列されており、制御回路からの信号に応じて、作動する。ここで、第4のスイッチ素子372と第5のスイッチ素子373とは各請求項における第1出力選択手段を構成している。
【0139】
第1デジタル信号読み出し部340は、A/Dコンバータ341を有しており、このA/Dコンバータ341は、第2の方向に、第1アナログ信号読み出し回路331の数に対応してN個配列されて、アレイ状に形成されている。夫々のA/Dコンバータ341は、夫々の第1アナログ信号読み出し回路331からの出力されたアナログ信号を入力し、このアナログ信号をデジタル信号に変換して、データバスを介して信号出力端子390に向けて送り出す。
【0140】
次に、第4実施形態の固体撮像装置301の動作を説明する。この固体撮像装置301では、受光部20が入射した光が形成する光像を入力し、受光部20のフォトダイオード23に受光量に応じた電荷が蓄積される。そして、所定の受光期間の経過後に夫々のフォトダイオード23に蓄積された電荷量を以下のようにして読み出す。
【0141】
第1アナログ信号読み出し部330側にて、夫々のフォトダイオード23に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第2のスイッチ素子371が閉じられ、夫々の第4のスイッチ素子372が閉じられ、夫々の第5のスイッチ素子373が開かれる。また、読み出しの実行に先立って、積分回路333に対するリセット信号Rを有意として、第3のスイッチ素子339を閉じて容量素子337を初期化する。
【0142】
次に、積分回路333に対するリセット信号Rを非有意として、第3のスイッチ素子339を開き、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか一方から夫々の第1のスイッチ素子25に走査信号Snが所定のタイミングにて有意とされる。各単位受光部22nの第1の方向での走査における第1番目の受光素子211.1〜21N.1の第1のスイッチ素子25のみを「ON」とする走査信号S 1 が有意とされる。第1のスイッチ素子25が「ON」となると、それまでの受光によってフォトダイオード23に蓄積された電荷が電流信号となって、第2のスイッチ素子71を介して、第1アナログ信号読み出し回路331(第1アナログ信号読み出し部330)に出力される。そして、第1アナログ信号読み出し回路331の積分回路333によってその帰還容量である容量素子337に蓄積されていき、積分回路333の出力端子から出力される電圧信号は次第に大きくなっていく。
【0143】
積分回路333から出力された電圧信号は、CDS回路等を介して、アナログ信号として夫々の第1アナログ信号読み出し回路331(第1アナログ信号読み出し部330)から出力され、第1の方向での走査における第1番目の受光素子211.1〜21N.1に関するデータ読み出しを終了する。夫々の第5のスイッチ素子373は開かれているため、第1アナログ信号読み出し回路331(第1アナログ信号読み出し部330)から出力されるアナログ信号は第1デジタル信号読み出し部340に送られることはない。なお、夫々の第1アナログ信号読み出し回路331からアナログ信号が出力される際に、夫々の第4のスイッチ素子372に送られる信号を順次有意として、各第1アナログ信号読み出し回路331から順次アナログ信号を出力させており、第2の方向での走査を行っている。
【0144】
次いで、積分回路333に対するリセット信号Rを有意として、第3のスイッチ素子339を閉じて容量素子337を初期化しながら、第1の方向での走査における第2番目以降の受光素子211.n〜21N.nに関するデータ読み出しを実行する。
【0145】
こうして、受光部20に入力した光の形成する光像を撮像し、撮像データとしてのアナログ信号を得る。
【0146】
一方、第1デジタル信号読み出し部340側にて、夫々のフォトダイオード23に蓄積された電荷量を読み出す場合には、まず、制御回路からの信号により、夫々の第2のスイッチ素子371が閉じられ、夫々の第4のスイッチ素子372が開かれ、夫々の第5のスイッチ素子373が閉じられる。また、読み出しの実行に先立って、積分回路333に対するリセット信号Rを有意として、第3のスイッチ素子339を閉じて容量素子337を初期化する。
【0147】
次に、積分回路333に対するリセット信号Rを非有意として、第3のスイッチ素子339を開き、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか一方から夫々の第1のスイッチ素子25に走査信号Snが所定のタイミングにて有意とされる。各単位受光部22nの第1の方向での走査における第1番目の受光素子211.1〜21N.1の第1のスイッチ素子25のみを「ON」とする走査信号S1が有意とされる。第1のスイッチ素子25が「ON」となると、それまでの受光によってフォトダイオード23に蓄積された電荷が電流信号となって、第2のスイッチ素子371を介して、第1アナログ信号読み出し回路331に出力される。そして、第1アナログ信号読み出し回路331の積分回路333によってその帰還容量である容量素子337に蓄積されていき、積分回路333の出力端子から出力される電圧信号は次第に大きくなっていく。
【0148】
積分回路333から出力された電圧信号は、CDS回路等を介して、アナログ信号として夫々の第1アナログ信号読み出し回路331から夫々のA/Dコンバータ341(第1デジタル信号読み出し部340)に出力される。A/Dコンバータ341では、第1アナログ信号読み出し回路331から出力されたアナログ信号がデジタル信号に変換され、このデジタル信号が夫々のA/Dコンバータ341(第1デジタル信号読み出し部340)からデータバスに出力され、第1の方向での走査における第1番目の受光素子211.1〜21N.1に関するデータ読み出しを終了する。夫々のA/Dコンバータ341からデジタル信号が出力される際に、夫々のA/Dコンバータ341は、制御回路からの信号に基づいて、所定タイミングにて順次デジタル信号を出力し、第2の方向での走査を行っている。夫々の第4のスイッチ素子372は開かれているため、第1アナログ信号読み出し回路331(第1アナログ信号読み出し部330)から出力されるアナログ信号は信号出力端子380に送られることはない。なお、夫々の第1アナログ信号読み出し回路331からアナログ信号が出力される際に、夫々の第5のスイッチ素子373に送られる信号を順次有意として、各第1アナログ信号読み出し回路331から順次アナログ信号を出力させることにより、第2の方向での走査を行うことも可能である。
【0149】
次いで、積分回路333に対するリセット信号Rを有意として、第3のスイッチ素子339を閉じて容量素子337を初期化しながら、第1の方向での走査における第2番目以降の受光素子211.n〜21N.nに関するデータ読み出しを実行する。
【0150】
こうして、受光部20に入力した光の形成する光像を撮像し、撮像データとしてのデジタル信号を得る。
【0151】
以上のように、第4実施形態の固体撮像装置301によれば、第1シフトレジスタ50は、受光素子21n.nがN行×N列に2次元配列された受光部20の第3の辺20cに沿って設けられ、第2シフトレジスタ60は、受光部20の第4の辺20dに沿って設けられている。また、この第1シフトレジスタ50及び第2シフトレジスタ60は、夫々のフォトダイオード23で発生した電流信号を、夫々の単位受光部22nの第1信号出力端子27及び第2信号出力端子29のいずれに向けても送り出し得るように、走査信号Snを出力するので、第1シフトレジスタ50及び第2シフトレジスタ60のいずれも、夫々の第2のスイッチ素子371を閉じた場合には、各単位受光部22n(第1の方向に配列されたフォトダイオード23)で発生した電流信号を、第1アナログ信号読み出し部330に向けて送り出す。これにより、第1シフトレジスタ50に欠陥がある場合には、第2シフトレジスタ60により各単位受光部22nで発生した電流信号が第1アナログ信号読み出し部330に向けて送り出されことになる。一方、第2シフトレジスタ60に欠陥がある場合には、第1シフトレジスタ50により各単位受光部22nで発生した電流信号が第1アナログ信号読み出し部330に向けて送り出されことになる。
【0152】
したがって、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか一方に欠陥がある場合でも、第1シフトレジスタ50及び第2シフトレジスタ60のいずれか他方にて、第1アナログ信号読み出し部330に向けて各単位受光部22nで発生した電流信号を送り出すことが可能となり、受光部20を大面積化し、第1アナログ信号読み出し部330、第1デジタル信号読み出し部340、第1シフトレジスタ50及び第2シフトレジスタ60等の周辺回路を同一の基板310に設けた場合においても固体撮像装置1の歩留まりの低下を抑制することができる。
【0153】
また、第3の辺20cに沿って第1シフトレジスタ50を設け、第4の辺20dに沿って第2シフトレジスタ60を設けることで、第1シフトレジスタ50と第2シフトレジスタ60とが受光部20を挟んだ対向する位置に設けられることになり、基板310をコンパクトに構成することができる。
【0154】
また、第1アナログ信号読み出し部330は、受光部20の第1の辺20aに沿って設けられ、第1デジタル信号読み出し部340は、第1アナログ信号読み出し部330に沿って設けられている。第1アナログ信号読み出し部330は、夫々の単位受光部22nの第1信号出力端子27から出力された信号を夫々個別に入力し、単位受光部22nから出力された電流信号をアナログ信号として読み出すN個の第1アナログ信号読み出し回路331を有し、第1デジタル信号読み出し部340は、夫々の第1アナログ信号読み出し回路331から出力されたアナログ信号をデジタル信号に変換するN個のA/Dコンバータ341を有している。夫々の第2のスイッチ素子371を閉じ、夫々の第4のスイッチ素子372を開き、夫々の第5のスイッチ素子373を閉じた場合には、第1シフトレジスタ50あるいは第2シフトレジスタ60が第1信号出力端子27側に向けて電流信号を送り出し、夫々の単位受光部22nにおけるフォトダイオード23で発生した電流信号が夫々の第1デジタル信号読み出し部340にてデジタル信号として読み出されることになる。
【0155】
一方、第1デジタル信号読み出し部340、例えばN個のA/Dコンバータ341のうちのいずれかに欠陥がある場合には、夫々の第2のスイッチ素子371を閉じ、夫々の第4のスイッチ素子372を閉じ、夫々の第5のスイッチ素子373を開き、第1シフトレジスタ50あるいは第2シフトレジスタ60により第1信号出力端子27側に向けて電流信号を送り出すことで、夫々の単位受光部22nにおけるフォトダイオード23で発生した電流信号が夫々の第1アナログ信号読み出し回路331(第1アナログ信号読み出し部330)にてアナログ信号として読み出されることになる。
【0156】
したがって、第1デジタル信号読み出し部340側に欠陥がある場合には、第1アナログ信号読み出し部330側にてフォトダイオード23で発生した電流信号を読み出すことが可能となり、受光部20を大面積化し、第1アナログ信号読み出し部330、第1デジタル信号読み出し部340、第1シフトレジスタ50及び第2シフトレジスタ60等の周辺回路を同一の基板310に設けた場合においても固体撮像装置1の歩留まりの低下を更に抑制することができる。
【0157】
また、第1デジタル信号読み出し部340側にてフォトダイオード23で発生した電流信号を読み出す場合には、デジタル出力となるために、高速での電流信号の読み出しが可能であり、外付けのA/Dコンバータが不要となり、固体撮像装置1の低コスト化が可能となる。また、第1デジタル信号読み出し部340での分解能は、同一の基板310に設けられるためスペース的な問題から、高くすることには限界(例えば、11ビット程度の分解能)があるものの、第1アナログ信号読み出し部330側側にてフォトダイオード23で発生した電流信号を読み出す場合には、外付けのA/Dコンバータを用いることで、高分解能化(例えば16ビット程度の分解能)が可能となる。
【0158】
また、第1の辺20aに沿って第1アナログ信号読み出し部330を設け、更に、第1アナログ信号読み出し部330に沿って第1デジタル信号読み出し部340を設けることで、第1アナログ信号読み出し部330及び第1デジタル信号読み出し部340が受光部20の第1の辺20a側に設けられることになり、基板310を更にコンパクトに構成することができる。
【0159】
CCD等の電荷結合型の固体撮像素子においては、受光素子で発生した電荷は、転送部に形成されるポテンシャル差に基づいて移動する。このため、ウェハの一部に欠陥が存在した場合、欠陥が存在する部分でポテンシャル差を形成することができなくなり、転送部の1列分の信号は転送できない。したがって、欠陥が存在する列がデッドラインとなり、このデッドラインは、受光部の面積が大きくなればなるほど、発生する確率が高くなる。この結果、CCDにおける受光部の大面積化は歩留まりが極めて悪く、また、歩留まりを良くするためには高価なものになってしまう。しかしながら、第1実施形態〜第4実施形態にて示したように、本発明に係る固体撮像装置においては、歩留まりの低下が抑制され、受光部の大面積化が可能となる。
【0160】
なお、第1実施形態〜第4実施形態においては、受光素子21n.nがN行×N列に2次元配列された受光部20を基板に形成しているが、受光部20は、これに限られることなく、例えば受光素子がN行×M列(N≠M)に2次元配列された受光部を用いてもよく、その形状も正方形に限られるものではない。
【0161】
【発明の効果】
以上、詳細に説明したとおり、本発明の固体撮像装置によれば、同一基板に受光部及び周辺回路を形成する場合においても、歩留まりの低下が抑制され、受光部の大面積化が可能な固体撮像装置を実現することができる。
【図面の簡単な説明】
【図1】本発明に係る固体撮像装置の第1実施形態の概略構成を示す概念図である。
【図2】本発明に係る固体撮像装置の第1実施形態の回路構成図である。
【図3】本発明に係る固体撮像装置の第2実施形態の概略構成を示す概念図である。
【図4】本発明に係る固体撮像装置の第2実施形態の回路構成図である。
【図5】本発明に係る固体撮像装置の第3実施形態の概略構成を示す概念図である。
【図6】本発明に係る固体撮像装置の第3実施形態の回路構成図である。
【図7】本発明に係る固体撮像装置の第4実施形態の概略構成を示す概念図である。
【図8】本発明に係る固体撮像装置の第4実施形態の回路構成図である。
【符号の説明】
1,101,201,301…固体撮像装置、10,110,210,310…基板、20…受光部、20a…第1の辺、20b…第2の辺、20c…第3の辺、20d…第4の辺、21n.n…受光素子、22n…単位受光部、23…フォトダイオード、25…第1のスイッチ素子、27…第1信号出力端子、29…第2信号出力端子、30…第1アナログ信号読み出し部、31…第1アナログ信号読み出し回路、33…積分回路、40…第1デジタル信号読み出し部、41…第2アナログ信号読み出し部、42…第2アナログ信号読み出し回路、43…積分回路、47…第1デジタル信号変換部、48…A/Dコンバータ、50…第1シフトレジスタ、60…第2シフトレジスタ、130…第1アナログ信号読み出し部、131…第1アナログ信号読み出し回路、133…積分回路、140…第1デジタル信号読み出し部、141…A/Dコンバータ、150…第2アナログ信号読み出し部、151…第2アナログ信号読み出し回路、153…積分回路、230…第1アナログ信号読み出し部、231…第1アナログ信号読み出し回路、233…積分回路、240…第1デジタル信号読み出し部、241…A/Dコンバータ、250…第2アナログ信号読み出し部、251…第2アナログ信号読み出し回路、253…積分回路、260…第1デジタル信号読み出し部、261…A/Dコンバータ、330…第1アナログ信号読み出し部、331…第1アナログ信号読み出し回路、333…積分回路、340…第1デジタル信号読み出し部、341…A/Dコンバータ、Sn…走査信号。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a solid-state imaging device that captures an input two-dimensional optical image.
[0002]
[Prior art]
An imaging device using a solid-state imaging device typified by a charge coupled device (CCD) is used in various fields including home video. However, when a photodiode charge having a relatively large light receiving area is handled, the charge transfer efficiency is low in the CCD, which causes a problem that the charge cannot be transferred. Therefore, in a specific field, an image sensor formed of amorphous silicon that does not cause a problem of charge transfer efficiency may be used in a solid-state imaging device. This image sensor formed of amorphous silicon has a two-dimensional light receiving element (pixel) including a photoelectric conversion element that converts an input optical signal into a current signal and a switch element that flows out a current signal generated by the photoelectric conversion element. Is arranged.
[0003]
[Problems to be solved by the invention]
However, when the light receiving part (photoelectric conversion element) is formed using amorphous silicon, silicon in which peripheral circuits such as a signal reading circuit and a shift register are formed in order to read a signal from the amorphous silicon part where the light receiving part is formed. A chip is required, and when bonding the amorphous silicon portion where the light receiving portion is formed and the silicon chip, problems such as bonding failure are likely to occur, and the yield is reduced. Moreover, although still images can be captured, it has been difficult to capture moving images due to problems such as afterimages.
[0004]
Accordingly, the present inventors have advanced research and development of a solid-state imaging device in which a light receiving portion, a peripheral circuit, and the like are formed on a silicon wafer in order to solve the above-described problems. When the light receiving portion is formed on the silicon wafer in this way, the area of the light receiving portion can be increased by using a silicon wafer having a large area, for example, 8 inches. However, due to the increase in the area of the light receiving part, the number of solid-state imaging devices that can be obtained from one silicon wafer is extremely small, such as one, and there is a possibility that defective pixels exist in the light receiving part. It has been newly found that the yield deteriorates due to the increase.
[0005]
Further, when a signal readout circuit for reading out the current signal output from the photoelectric conversion element and a shift register for sending the current signal toward the signal readout circuit are formed on the same wafer as the peripheral circuit, this shift is performed. It has also been newly found that there is a high possibility that the register also has a defect, and the yield is further reduced.
[0006]
The present invention has been made in view of such circumstances, and a solid-state imaging device capable of suppressing a decrease in yield and increasing the area of the light receiving portion even when the light receiving portion and the peripheral circuit are formed on the same substrate. The purpose is to provide.
[0007]
[Means for Solving the Problems]
A solid-state imaging device according to the present invention is a solid-state imaging device that captures an input two-dimensional optical image, and a rectangular light receiving unit in which photoelectric conversion elements that convert an input optical signal into a current signal are two-dimensionally arranged; The photoelectric conversions are provided in the number corresponding to the number of photoelectric conversion elements arranged in the extending direction of one side along one side of the rectangular light receiving unit and arranged in a direction orthogonal to one side of the rectangular light receiving unit. A first signal readout circuit for reading out a current signal generated by the element, and a photoelectric conversion element provided along one of two sides orthogonal to one side and arranged in a direction perpendicular to one side of the rectangular light receiving unit A first shift register that sends the generated current signal toward the signal readout circuit and the other one of the two sides orthogonal to one side are arranged in a direction orthogonal to one side of the rectangular light receiving unit Occurred in the photoelectric conversion element The flow signal is characterized by comprising: a second shift register for sending toward the signal reading circuit, the same substrate.
[0008]
In the solid-state imaging device according to the present invention, the first shift register is provided along one of the two sides orthogonal to one side of the rectangular light receiving unit provided along the first signal readout circuit with respect to the same substrate. A second shift register is provided along the other of the two sides orthogonal to one side of the rectangular light receiving portion provided along the first signal readout circuit, and the first shift register and the second shift register are provided. In any case, since the current signal generated by the photoelectric conversion elements arranged in the direction orthogonal to one side of the rectangular light receiving unit is sent to the first signal readout circuit, the first shift register has a defect. In this case, the current signal generated in the photoelectric conversion element by the second shift register is sent out toward the first signal readout circuit. On the other hand, when the second shift register is defective, the current signal generated by the photoelectric conversion element by the first shift register is sent out toward the first signal readout circuit. Therefore, even when one of the first shift register and the second shift register is defective, it is possible to send out a current signal generated by the photoelectric conversion element in either the first shift register or the second shift register. Thus, even when the area of the light receiving unit is increased, it is possible to suppress a decrease in yield of the solid-state imaging device. The first shift register and the second shift register are each provided along a side perpendicular to one side of the rectangular light receiving portion provided along the first signal readout circuit, so that the substrate is configured compactly. be able to.
[0009]
In addition, a number corresponding to the number of photoelectric conversion elements arranged in the extending direction of one side is provided along a side opposite to one side of the rectangular light receiving unit, and in a direction orthogonal to one side of the rectangular light receiving unit. A second signal readout circuit that reads out a current signal generated by the arranged photoelectric conversion elements is further provided on the same substrate, and the first shift register and the second shift register are arranged in a direction orthogonal to one side of the rectangular light receiving unit. It is preferable that the current signal generated by the photoelectric conversion element can be sent to either the first signal readout circuit side or the second signal readout circuit side. In this case, the number of second signal readout circuits corresponding to the number of photoelectric conversion elements arranged in the extending direction of one side along the side opposite to one side of the rectangular light receiving unit with respect to the same substrate. The first shift register and the second shift register are provided so that the current signal generated by the photoelectric conversion element can be sent out to either the first signal readout circuit side or the second signal readout circuit side. When the circuit is defective, the current signal generated in the photoelectric conversion element is sent by sending the current signal generated in the photoelectric conversion element to the second signal reading circuit side by the first shift register or the second shift register. It is read and output by the second signal readout circuit. On the other hand, when the second signal readout circuit is defective, the photoelectric conversion element is sent by sending the current signal generated in the photoelectric conversion element by the first shift register or the second shift register toward the first signal readout circuit side. The current signal generated in
[0010]
A solid-state imaging device according to the present invention is a solid-state imaging device that captures an input two-dimensional optical image, and includes a photoelectric conversion element that converts an input optical signal into a current signal, and a first signal output terminal of the photoelectric conversion element. A first switch element connected to the terminal and outputting a current signal generated by the photoelectric conversion element from the second terminal in response to the scanning signal is used as a set of light receiving elements in the first direction along the first direction. The number of unit light receiving units arranged in the number includes light receiving units arranged in the second number along the second direction, and each unit light receiving unit has a first switch at one end. A first signal output terminal electrically connected to the second terminal of the element is provided, and a signal output from the first signal output terminal of each unit light receiving unit is individually input to receive the unit light reception. A second number of first signals to read out the current signal output from the unit A first shift register that outputs a scanning signal so that a current signal generated by each path and each photoelectric conversion element is sent toward the first signal output terminal of each unit light receiving unit, and each photoelectric conversion element A second shift register that outputs a scanning signal so as to send out the generated current signal toward the first signal output terminal of each unit light receiving unit, and the first shift register and the second shift register Is characterized by being provided along the first direction at positions facing each other with the light receiving portion interposed therebetween.
[0011]
In the solid-state imaging device according to the present invention, the scanning signal is output so that the current signal generated by each photoelectric conversion element is sent to the first substrate to the first signal output terminal of each unit light receiving unit. Since the 1 shift register and the second shift register are provided along the first direction at positions facing each other across the light receiving portion, if the first shift register is defective, the second shift register The current signal generated by the photoelectric conversion element is sent out toward the first signal output terminal. On the other hand, when the second shift register is defective, the current signal generated in the photoelectric conversion element by the first shift register is sent out toward the first signal output terminal. Therefore, even when one of the first shift register and the second shift register is defective, it is possible to send out a current signal generated by the photoelectric conversion element in either the first shift register or the second shift register. Thus, even when the area of the light receiving unit is increased, it is possible to suppress a decrease in yield of the solid-state imaging device. Further, since the first shift register and the second shift register are provided along the first direction at positions facing each other with the light receiving portion interposed therebetween, the substrate can be configured compactly.
[0012]
In addition, a second signal output terminal electrically connected to the second terminal of each first switch element is provided at the other end of each unit light receiving unit, and each unit light receiving unit. A second number of second signal readout circuits for individually inputting the signals output from the second signal output terminals of the unit and reading out the current signals output from the unit light receiving units, on the same substrate, and for the first shift The register and the second shift register scan signals so that the current signal generated by each photoelectric conversion element can be sent to either the first signal output terminal or the second signal output terminal of each unit light receiving unit. Is preferably output. In this case, a signal output from the second signal output terminal of each unit light receiving unit is individually input to the same substrate, and a current signal output from the unit light receiving unit is read out by a second number. A second signal readout circuit is provided, and the first shift register and the second shift register direct the current signal generated in each photoelectric conversion element to either the first signal output terminal or the second signal output terminal. Therefore, when the first signal readout circuit is defective, the current signal generated in the photoelectric conversion element by the first shift register or the second shift register is sent to the respective second signal output terminals. Thus, the current signal generated by the photoelectric conversion element is read and output by the second signal reading circuit. On the other hand, when the second signal readout circuit is defective, the current signal generated in the photoelectric conversion element by the first shift register or the second shift register is sent to the respective first signal output terminals to thereby perform photoelectric conversion. A current signal generated in the element is read out and output by the first signal readout circuit. Therefore, even when one of the first signal readout circuit and the second signal readout circuit is defective, the current signal generated by the photoelectric conversion element in the first shift register or the second shift register is supplied to the first signal readout circuit and the second signal readout circuit. The current signal generated in the photoelectric conversion element can be read out by either one of the first signal readout circuit and the second signal readout circuit by sending it to the other one of the second signal readout circuits. Even when the area is increased, a decrease in the yield of the solid-state imaging device can be further suppressed.
[0013]
The first signal readout circuit is a first analog signal readout circuit that reads out a current signal generated by the photoelectric conversion element as an analog signal, and a first signal that is converted from an output signal from the first analog signal readout circuit and read out. And a first output selection circuit that selectively outputs either the output signal from the first analog signal readout circuit or the output signal from the first digital signal readout circuit. It is preferable to provide the same substrate. As described above, the first signal readout circuit includes the first analog signal readout circuit and the first digital signal readout circuit, and the first output selection circuit is provided on the same substrate. When the output signal from the digital signal readout circuit is selected, the output signal from the first analog signal readout circuit is converted into a digital signal and read out by the first digital signal readout circuit, and the first digital signal readout circuit is read out. Will be output. On the other hand, if any of the first digital signal readout circuits is defective, the output signal from the first analog signal readout circuit is selected by the first output selection circuit, and the current signal generated by the photoelectric conversion element. Are read out as analog signals by the first analog signal readout circuit and output from the first analog signal readout circuit. Therefore, even when any of the first digital signal readout circuits is defective, the current signal generated by the photoelectric conversion element can be read out by the first analog signal readout circuit, thereby increasing the area of the light receiving unit. Even in this case, it is possible to further suppress the decrease in the yield of the solid-state imaging device. In addition, when the current signal generated by the photoelectric conversion element is read by the first digital signal reading circuit, since it becomes a digital output, it is possible to read the current signal at a high speed, and an external A / D conversion is performed. The cost of the solid-state imaging device can be reduced. Further, when a current signal generated by the photoelectric conversion element is read by the first analog signal read circuit, high resolution can be achieved by using an external A / D converter.
[0014]
The first signal readout circuit has a first analog signal readout circuit that reads out the current signal generated by the photoelectric conversion element as an analog signal, and the second signal readout circuit receives the current signal generated by the photoelectric conversion element as a digital signal. It is preferable to have a second digital signal readout circuit that reads out as: As described above, the first signal readout circuit has the first analog signal readout circuit, and the second signal readout circuit has the second digital signal readout circuit, so that the photoelectric conversion element is directed toward the second digital signal readout circuit side. When the generated current signal is sent out, this current signal is read as a digital signal by the second digital signal reading circuit. On the other hand, if any of the second digital signal readout circuits is defective, the current signal is sent to the first analog signal readout circuit by sending it out to the first analog signal readout circuit side. It will be read out as an analog signal. Therefore, even if any of the second digital signal readout circuits is defective, the current signal generated by the photoelectric conversion element can be read out by the first analog signal readout circuit, thereby increasing the area of the light receiving unit. Even in this case, it is possible to further suppress a decrease in yield of the solid-state imaging device. In addition, when the current signal generated by the photoelectric conversion element is read by the second digital signal read circuit, since it becomes a digital output, the current signal can be read at a high speed, and an external A / D conversion is performed. The cost of the solid-state imaging device can be reduced. Further, when a current signal generated by the photoelectric conversion element is read by the first analog signal read circuit, high resolution can be achieved by using an external A / D converter.
[0015]
The first signal readout circuit is a first analog signal readout circuit that reads out a current signal generated by the photoelectric conversion element as an analog signal, and a first signal that is converted from an output signal from the first analog signal readout circuit and read out. A second digital signal readout circuit having a second analog signal readout circuit for reading out a current signal generated by the photoelectric conversion element as an analog signal, and an output signal from the first analog signal readout circuit or It is preferable that a first output selection circuit for selectively outputting any one of the output signals from the first digital signal readout circuit is further provided on the same substrate. Thus, the first signal readout circuit has the first analog signal readout circuit and the first digital signal readout circuit, the second signal readout circuit has the second analog signal readout circuit, and the first output selection circuit is the same. When the output signal from the first digital signal readout circuit is selected by the first output selection circuit by providing the substrate, the output signal from the first analog signal readout circuit is output from the first digital signal readout circuit. It is converted into a digital signal, read out, and output from the first digital signal readout circuit. On the other hand, if any of the first digital signal readout circuits is defective, the output signal from the first analog signal readout circuit is selected by the first output selection circuit, and the current signal generated by the photoelectric conversion element. Are read out as analog signals by the first analog signal readout circuit and output from the first analog signal readout circuit. Further, when the first digital signal readout circuit and the first analog signal readout circuit are defective, the current signal is sent to the second analog signal readout circuit side so that the current signal is converted into the second analog signal readout circuit. Is read out as an analog signal. Therefore, if the first analog signal readout circuit is defective, the first digital signal readout circuit can detect the second analog signal readout circuit even if the first analog signal readout circuit and the first digital signal readout circuit are defective. Thus, it is possible to read out a current signal generated in the photoelectric conversion element, and it is possible to greatly suppress a decrease in yield of the solid-state imaging device. In addition, when the current signal generated by the photoelectric conversion element is read by the first digital signal reading circuit, since it becomes a digital output, it is possible to read the current signal at a high speed, and an external A / D conversion is performed. The cost of the solid-state imaging device can be reduced. In addition, when a current signal generated by the photoelectric conversion element is read by the first analog signal read circuit or the second analog signal read circuit, high resolution can be achieved by using an external A / D converter. Become.
[0016]
The second signal readout circuit further includes a second digital signal readout circuit that converts the output signal from the second analog signal readout circuit into a digital signal and reads out the digital signal, and outputs the output signal from the second analog signal readout circuit or the second signal. It is preferable that a second output selection circuit that selectively outputs any one of the output signals from the two digital signal readout circuits is further provided on the same substrate. Thus, the first signal readout circuit has the first analog signal readout circuit and the first digital signal readout circuit, and the second signal readout circuit has the second analog signal readout circuit and the second digital signal readout circuit. By providing the first output selection circuit and the second output selection circuit on the same substrate, when the output signal from the first digital signal reading circuit is selected by the first output selection circuit, the first analog signal is selected. The output signal from the readout circuit is converted into a digital signal by the first digital signal readout circuit and read out, and is output from the first digital signal readout circuit. On the other hand, if any of the first digital signal readout circuits is defective, the output signal from the first analog signal readout circuit is selected by the first output selection circuit, and the current signal generated by the photoelectric conversion element. Are read out as analog signals by the first analog signal readout circuit and output from the first analog signal readout circuit. In addition, when the first digital signal readout circuit and the first analog signal readout circuit are defective, the second output signal is selected by the second output selection circuit so that the second analog signal is output. The output signal from the readout circuit is converted into a digital signal by the second digital signal readout circuit and read out, and is output from the second digital signal readout circuit. If any of the second digital signal readout circuits is defective, the second output selection circuit selects the output signal from the second analog signal readout circuit, and the current signal generated by the photoelectric conversion element. Is read out as an analog signal by the second analog signal readout circuit and output from the second analog signal readout circuit. Therefore, the firstDigitalIf the signal readout circuit is defective, the firstanalogIn the signal readout circuit, if the first analog signal readout circuit and the first digital signal readout circuit are defective, the second digital signal readout circuit uses the first analog signal readout circuit, the first digital signal readout circuit, and the like. When there is a defect in the second digital signal readout circuit, the second analog signal readout circuit can read out the current signal generated by the photoelectric conversion element, and greatly suppress the decrease in the yield of the solid-state imaging device. Can do. In addition, when the current signal generated by the photoelectric conversion element is read by the first digital signal read circuit or the second digital signal read circuit, the current signal can be read at high speed because it becomes a digital output. An external A / D converter is unnecessary, and the cost of the solid-state imaging device can be reduced. In addition, when a current signal generated by the photoelectric conversion element is read by the first analog signal read circuit or the second analog signal read circuit, high resolution can be achieved by using an external A / D converter. Become.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of a solid-state imaging device according to the invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted. N is an integer of 2 or more, and the subscript n indicates an arbitrary integer from 1 to N unless otherwise specified.
[0018]
(First embodiment)
First, a first embodiment of a solid-state imaging device according to the present invention will be described with reference to FIGS. 1 and 2. FIG. 1 is a conceptual diagram illustrating a schematic configuration of the solid-state imaging device according to the first embodiment, and FIG. 2 is a circuit configuration diagram of the solid-state imaging device according to the first embodiment. As shown in FIG. 1, the solid-
[0019]
The
[0020]
As shown in FIG. 2, the
[0021]
Each unit
[0022]
As shown in FIG. 2, the first analog
[0023]
Unit
[0024]
As shown in FIG. 2, the first digital
[0025]
Unit
[0026]
The first digital
[0027]
The
[0028]
Similarly to the
[0029]
Next, the operation of the solid-
[0030]
When the charge amount accumulated in each
[0031]
Next, the reset signal R for the
[0032]
The voltage signal output from the
[0033]
Next, the reset signal R for the
[0034]
In this way, an optical image formed by the light input to the
[0035]
On the other hand, when the charge amount accumulated in each
[0036]
Next, the reset signal R for the integrating
[0037]
The voltage signal output from the integrating
[0038]
Next, the integration circuit43The reset signal R is significant, the
[0039]
In this way, an optical image formed by the light input to the
[0040]
As described above, according to the solid-
[0041]
Similarly, when each of the
[0042]
Therefore, even if one of the
[0043]
Further, the
[0044]
In addition, the first analog
[0045]
On the other hand, if any one of the first digital
[0046]
Therefore, even when there is a defect on the first digital
[0047]
Further, when the current signal generated by the
[0048]
In addition, the first analog
[0049]
(Second Embodiment)
Next, a second embodiment of the solid-state imaging device according to the present invention will be described with reference to FIGS. FIG. 3 is a conceptual diagram showing a schematic configuration of the solid-state imaging device according to the second embodiment.FIG.These are the circuit block diagrams of the solid-state imaging device which concerns on 2nd Embodiment. The solid-
[0050]
As shown in FIG. 3, the solid-
[0051]
The
[0052]
As shown in FIG. 4, the
[0053]
Each unit
[0054]
As shown in FIG. 4, the first analog
[0055]
Unit
[0056]
Further, the analog signal read by the first analog
[0057]
The first digital
[0058]
As shown in FIG. 4, the second analog
[0059]
Unit
[0060]
Next, the operation of the solid-
[0061]
When the charge amount accumulated in each
[0062]
Next, the reset signal R for the
[0063]
The voltage signal output from the
[0064]
Next, the reset signal R for the
[0065]
In this way, an optical image formed by the light input to the
[0066]
On the other hand, when the charge amount stored in each
[0067]
Next, the reset signal R for the
[0068]
The voltage signal output from the
[0069]
Next, the reset signal R for the
[0070]
In this way, an optical image formed by the light input to the
[0071]
When the charge amount accumulated in each
[0072]
Next, the reset signal R for the
[0073]
The voltage signal output from the
[0074]
Next, the reset signal R for the
[0075]
In this way, an optical image formed by the light input to the
[0076]
As described above, according to the solid-
[0077]
Similarly, when each of the
[0078]
Therefore, even if one of the
[0079]
Further, the
[0080]
The first analog
[0081]
On the other hand, if any of the first digital
[0082]
Further, when the first digital
[0083]
Therefore, when there is a defect on the first digital
[0084]
Further, when the current signal generated by the
[0085]
In addition, the first analog signal readout unit 130 (first digital signal readout unit 140) is provided along the
[0086]
(Third embodiment)
Next, a third embodiment of the solid-state imaging device according to the present invention will be described with reference to FIGS. FIG. 5 is a conceptual diagram illustrating a schematic configuration of the solid-state imaging device according to the third embodiment, and FIG. 6 is a circuit configuration diagram of the solid-state imaging device according to the third embodiment. The solid-
[0087]
As shown in FIG. 5, the solid-
[0088]
The
[0089]
As shown in FIG. 6, the
[0090]
Each unit
[0091]
As shown in FIG. 6, the first analog
[0092]
Unit
[0093]
The analog signal read by the first analog
[0094]
The first digital
[0095]
The second analog
[0096]
Unit
[0097]
The analog signal read by the second analog
[0098]
The second digital
[0099]
Next, the operation of the solid-
[0100]
When the charge amount accumulated in each
[0101]
Next, the reset signal R for the
[0102]
The voltage signal output from the integrating
[0103]
Next, the reset signal R for the integrating
[0104]
In this way, an optical image formed by the light input to the
[0105]
On the other hand, when the charge amount stored in each
[0106]
Next, the reset signal R for the
[0107]
The voltage signal output from the
Since each of the
[0108]
Next, the reset signal R for the integrating
[0109]
In this way, an optical image formed by the light input to the
[0110]
When the charge amount accumulated in each
[0111]
Next, the reset signal R for the integrating
[0112]
The voltage signal output from the
[0113]
Next, the reset signal R for the
[0114]
In this way, an optical image formed by the light input to the
[0115]
On the other hand, when the charge amount accumulated in each
[0116]
Next, the reset signal R for the integrating
[0117]
The voltage signal output from the
[0118]
Next, the reset signal R for the
[0119]
In this way, an optical image formed by the light input to the
[0120]
As described above, according to the solid-
[0121]
Similarly, when each
[0122]
Therefore, even if one of the
[0123]
Further, the
[0124]
The first analog
[0125]
On the other hand, if any one of the first digital
[0126]
When the first digital
[0127]
Further, when the first digital
[0128]
Therefore, if there is a defect on the first digital
[0129]
Further, when the current signal generated by the
[0130]
In addition, a first analog signal readout unit 230 (first digital signal readout unit 240) is provided along the
[0131]
(Fourth embodiment)
Next, a fourth embodiment of the solid-state imaging device according to the present invention will be described with reference to FIGS. FIG. 7 is a conceptual diagram illustrating a schematic configuration of the solid-state imaging device according to the fourth embodiment, and FIG. 8 is a circuit configuration diagram of the solid-state imaging device according to the fourth embodiment. The solid-
[0132]
As illustrated in FIG. 7, the solid-
[0133]
The
[0134]
As shown in FIG. 2, the
[0135]
Each unit light receiving unit 22nA first
[0136]
As shown in FIG. 2, the first analog
[0137]
Unit
[0138]
The analog signal read by the first analog
[0139]
The first digital
[0140]
Next, the operation of the solid-
[0141]
When the charge amount accumulated in each
[0142]
Next, the reset signal R for the integrating
[0143]
The voltage signal output from the
[0144]
Next, the reset signal R for the integrating
[0145]
In this way, an optical image formed by the light input to the
[0146]
On the other hand, when the charge amount stored in each
[0147]
Next, the reset signal R for the integrating
[0148]
The voltage signal output from the
[0149]
Next, the reset signal R for the integrating
[0150]
In this way, an optical image formed by the light input to the
[0151]
As described above, according to the solid-
[0152]
Therefore, even when one of the
[0153]
Further, the
[0154]
The first analog
[0155]
On the other hand, if any one of the first digital
[0156]
Therefore, when there is a defect on the first digital
[0157]
Further, when the current signal generated by the
[0158]
In addition, the first analog
[0159]
In a charge-coupled solid-state imaging device such as a CCD, charges generated by a light receiving element move based on a potential difference formed in a transfer unit. For this reason, when a defect exists in a part of the wafer, a potential difference cannot be formed in the part where the defect exists, and a signal for one column of the transfer unit cannot be transferred. Therefore, a column in which a defect exists becomes a deadline, and the probability of occurrence of this deadline increases as the area of the light receiving portion increases. As a result, the increase in the area of the light receiving portion in the CCD results in a very poor yield, and it becomes expensive to improve the yield. However, as shown in the first to fourth embodiments, in the solid-state imaging device according to the present invention, a decrease in yield is suppressed, and an area of the light receiving unit can be increased.
[0160]
In the first embodiment to the fourth embodiment, the light receiving element 21 is used.nnIs formed on the substrate in a two-dimensional array of N rows × N columns. However, the
[0161]
【The invention's effect】
As described above in detail, according to the solid-state imaging device of the present invention, even when the light receiving unit and the peripheral circuit are formed on the same substrate, a decrease in yield is suppressed, and the solid state capable of increasing the area of the light receiving unit. An imaging device can be realized.
[Brief description of the drawings]
FIG. 1 is a conceptual diagram showing a schematic configuration of a first embodiment of a solid-state imaging device according to the present invention.
FIG. 2 is a circuit configuration diagram of the first embodiment of the solid-state imaging device according to the present invention.
FIG. 3 is a conceptual diagram showing a schematic configuration of a second embodiment of the solid-state imaging device according to the present invention.
FIG. 4 is a circuit configuration diagram of a second embodiment of the solid-state imaging device according to the present invention.
FIG. 5 is a conceptual diagram showing a schematic configuration of a third embodiment of a solid-state imaging device according to the present invention.
FIG. 6 is a circuit configuration diagram of a third embodiment of a solid-state imaging device according to the present invention.
FIG. 7 is a conceptual diagram showing a schematic configuration of a fourth embodiment of a solid-state imaging device according to the present invention.
FIG. 8 is a circuit configuration diagram of a fourth embodiment of a solid-state imaging device according to the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,101,201,301 ... Solid-
Claims (4)
入力光信号を電流信号に変換する光電変換素子が2次元に配列された矩形状の受光部と、
前記矩形状の受光部の一辺に沿って、前記一辺の延びる方向に配置された前記光電変換素子の数に対応した数だけ設けられ、前記矩形状の受光部の前記一辺と直交する方向に配列された前記光電変換素子で発生した電流信号をアナログ信号として読み出す第1アナログ信号読み出し回路と、
前記第1アナログ信号読み出し回路に接続され、前記第1アナログ信号読み出し回路からのアナログ信号を出力する信号出力端子と、
前記矩形状の受光部とで前記第1アナログ信号読み出し回路を挟むように、
前記矩形状の受光部の一辺に沿って、前記第1アナログ信号読み出し回路の数に対応した数だけ設けられ、前記第1アナログ信号読み出し回路からの出力信号をデジタル信号に変換して読み出す第1デジタル信号読み出し回路と、
前記第1デジタル信号読み出し回路に接続され、前記第1デジタル信号読み出し回路からのデジタル信号を出力する信号出力端子と、
前記一辺と直交する2辺のうちの一方に沿って設けられ、前記矩形状の受光部の前記一辺と直交する方向に配列された前記光電変換素子で発生した前記電流信号を、前記第1アナログ信号読み出し回路に向けて送り出す第1シフトレジスタと、
前記一辺と直交する2辺のうちの他方に沿って設けられ、前記矩形状の受光部の前記一辺と直交する方向に配列された前記光電変換素子で発生した前記電流信号を、前記第1アナログ信号読み出し回路に向けて送り出す第2シフトレジスタと、
前記矩形状の受光部の前記一辺に対向する辺に沿って、前記一辺の延びる方向に配置された前記光電変換素子の数に対応した数だけ設けられ、前記矩形状の受光部の前記一辺と直交する方向に配列された前記光電変換素子で発生した電流信号をアナログ信号として読み出す第2アナログ信号読み出し回路と、
前記第2アナログ信号読み出し回路に接続され、前記第2アナログ信号読み出し回路からのアナログ信号を出力する信号出力端子と、
を同一基板に備え、
前記第1シフトレジスタ及び前記第2シフトレジスタは、前記矩形状の受光部の前記一辺と直交する方向に配列された前記光電変換素子で発生した前記電流信号を、前記第1アナログ信号読み出し回路側及び前記第2アナログ信号読み出し回路側のいずれに向けても送り出し得るように、前記走査信号を出力することを特徴とする固体撮像装置。A solid-state imaging device that captures an input two-dimensional optical image,
A rectangular light receiving portion in which photoelectric conversion elements for converting an input optical signal into a current signal are two-dimensionally arranged;
Along the one side of the rectangular light receiving part, the number corresponding to the number of the photoelectric conversion elements arranged in the extending direction of the one side is provided and arranged in a direction orthogonal to the one side of the rectangular light receiving part. A first analog signal readout circuit for reading out a current signal generated in the photoelectric conversion element as an analog signal;
A signal output terminal connected to the first analog signal readout circuit and outputting an analog signal from the first analog signal readout circuit;
To sandwich the first analog signal readout circuit with the rectangular light receiving unit,
A number corresponding to the number of the first analog signal readout circuits is provided along one side of the rectangular light receiving unit, and a first output signal from the first analog signal readout circuit is converted into a digital signal and read out. A digital signal readout circuit;
A signal output terminal connected to the first digital signal readout circuit and outputting a digital signal from the first digital signal readout circuit;
The current signal generated by the photoelectric conversion element provided along one of the two sides orthogonal to the one side and arranged in a direction orthogonal to the one side of the rectangular light receiving unit is converted into the first analog signal. A first shift register for sending out to a signal readout circuit;
The current signal generated by the photoelectric conversion element provided along the other of the two sides orthogonal to the one side and arranged in a direction perpendicular to the one side of the rectangular light receiving unit is converted into the first analog signal. A second shift register for sending out to the signal readout circuit;
A number corresponding to the number of the photoelectric conversion elements arranged in the extending direction of the one side is provided along a side facing the one side of the rectangular light receiving unit, and the one side of the rectangular light receiving unit A second analog signal readout circuit that reads out, as an analog signal, a current signal generated by the photoelectric conversion elements arranged in an orthogonal direction;
A signal output terminal connected to the second analog signal readout circuit and outputting an analog signal from the second analog signal readout circuit;
On the same board ,
The first shift register and the second shift register receive the current signal generated by the photoelectric conversion elements arranged in a direction orthogonal to the one side of the rectangular light receiving unit on the first analog signal readout circuit side And a solid-state imaging device that outputs the scanning signal so that it can be sent out to any of the second analog signal readout circuits .
前記第2デジタル信号読み出し回路に接続され、前記第2デジタル信号読み出し回路からのデジタル信号を出力する信号出力端子と、を更に備えることを特徴とする請求項1に記載の固体撮像装置。A number corresponding to the number of the second analog signal readout circuits is provided along the one side of the rectangular light reception unit so as to sandwich the second analog signal readout circuit with the rectangular light reception unit, A second digital signal readout circuit for converting an analog signal from the second analog signal readout circuit into a digital signal;
The solid-state imaging device according to claim 1 , further comprising a signal output terminal connected to the second digital signal readout circuit and outputting a digital signal from the second digital signal readout circuit.
入力光信号を電流信号に変換する光電変換素子と、前記光電変換素子の信号出力端子に第1の端子が接続され、走査信号に応じて第2の端子から前記光電変換素子で発生した電流信号を流出する第1のスイッチ素子とを1組の受光素子として、第1の方向に沿って第1の数だけ配列される単位受光部が、第2の方向に沿って第2の数だけ配列された受光部を有し、
夫々の前記単位受光部の一方の端部には、夫々の前記第1のスイッチ素子の第2の端子と互いに電気的に接続された第1信号出力端子が設けられ、
夫々の前記単位受光部の他方の端部には、夫々の前記第1のスイッチ素子の前記第2の端子と互いに電気的に接続された第2信号出力端子が設けられており、
夫々の前記単位受光部の前記第1信号出力端子から出力された信号を夫々個別に入力し、前記単位受光部から出力された電流信号をアナログ信号として読み出す前記第2の数の第1アナログ信号読み出し回路と、
前記第2の数の前記第1アナログ信号読み出し回路にそれぞれ接続され、前記第2の数の前記第1アナログ信号読み出し回路からのアナログ信号を出力する信号出力端子と、
夫々の前記第1アナログ信号読み出し回路から出力された信号を夫々個別に入力し、前記第1アナログ信号読み出し回路から出力された信号をデジタル信号に変換して読み出す前記第2の数の第1デジタル信号読み出し回路と、
前記第2の数の前記第1デジタル信号読み出し回路にそれぞれ接続され、前記第2の数の前記第1デジタル信号読み出し回路からのデジタル信号を出力する信号出力端子と、
夫々の前記光電変換素子で発生した前記電流信号を、夫々の前記単位受光部の前記第1信号出力端子に送り出すように、前記走査信号を出力する第1シフトレジスタと、
夫々の前記光電変換素子で発生した前記電流信号を、夫々の前記単位受光部の前記第1信号出力端子に送り出すように、前記走査信号を出力する第2シフトレジスタと、
夫々の前記単位受光部の前記第2信号出力端子から出力された信号を夫々個別に入力し、前記単位受光部から出力された電流信号をアナログ信号として読み出す前記第2の数の第2アナログ信号読み出し回路と、
前記第2の数の前記第2アナログ信号読み出し回路にそれぞれ接続され、前記第2の数の前記第2アナログ信号読み出し回路からのアナログ信号を出力する信号出力端子と、を同一基板に備え、
前記第1シフトレジスタ及び前記第2シフトレジスタは、前記受光部を挟んで対向する位置に、前記第1の方向に沿って設けられていると共に、夫々の前記光電変換素子で発生した前記電流信号を、夫々の前記単位受光部の前記第1信号出力端子及び前記第2信号出力端子のいずれに向けても送り出し得るように、前記走査信号を出力することを特徴とする固体撮像装置。A solid-state imaging device that captures an input two-dimensional optical image,
A photoelectric conversion element that converts an input optical signal into a current signal, and a current signal generated by the photoelectric conversion element from a second terminal in response to a scanning signal, with a first terminal connected to the signal output terminal of the photoelectric conversion element The first switch elements that flow out of the light are used as a pair of light receiving elements, and unit light receiving portions arranged in the first direction along the first direction are arranged in the second direction along the second direction. Having a light receiving portion
A first signal output terminal electrically connected to the second terminal of each of the first switch elements is provided at one end of each of the unit light receiving units ,
A second signal output terminal electrically connected to the second terminal of each of the first switch elements is provided at the other end of each of the unit light receiving units,
The second number of first analog signals that individually input the signals output from the first signal output terminals of the unit light receiving units and read out the current signals output from the unit light receiving units as analog signals. A readout circuit;
A signal output terminal connected to each of the second number of the first analog signal readout circuits and outputting an analog signal from the second number of the first analog signal readout circuits;
The second number of first digital signals that are individually input from the respective first analog signal readout circuits and that convert the signals output from the first analog signal readout circuits into digital signals and read them out. A signal readout circuit;
A signal output terminal connected to each of the second number of the first digital signal readout circuits and outputting a digital signal from the second number of the first digital signal readout circuits;
A first shift register that outputs the scanning signal so as to send out the current signal generated in each of the photoelectric conversion elements to the first signal output terminal of each of the unit light receiving units;
A second shift register that outputs the scanning signal so as to send the current signal generated in each of the photoelectric conversion elements to the first signal output terminal of each of the unit light receiving units;
The second number of second analog signals of the second number which individually input signals output from the second signal output terminals of the unit light receiving units and read out the current signals output from the unit light receiving units as analog signals. A readout circuit;
A signal output terminal connected to each of the second number of the second analog signal readout circuits and outputting an analog signal from the second number of the second analog signal readout circuits ;
The first shift register and the second shift register are provided along the first direction at positions facing each other across the light receiving unit, and the current signals generated by the respective photoelectric conversion elements. The solid-state imaging device is characterized in that the scanning signal is output so that the signal can be sent to either the first signal output terminal or the second signal output terminal of each unit light receiving unit .
前記第2の数の前記第2デジタル信号読み出し回路にそれぞれ接続され、前記第2の数の前記第2デジタル信号読み出し回路からのデジタル信号を出力する信号出力端子と、を更に備えることを特徴とする請求項3に記載の固体撮像装置。The second number of second digital signals are inputted individually from the respective second analog signal readout circuits, and the signals outputted from the second analog signal readout circuits are converted into digital signals and read out. A signal readout circuit;
And a signal output terminal connected to each of the second number of the second digital signal readout circuits and outputting a digital signal from the second number of the second digital signal readout circuits. The solid-state imaging device according to claim 3 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19463799A JP4560152B2 (en) | 1999-07-08 | 1999-07-08 | Solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19463799A JP4560152B2 (en) | 1999-07-08 | 1999-07-08 | Solid-state imaging device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001024181A JP2001024181A (en) | 2001-01-26 |
JP2001024181A5 JP2001024181A5 (en) | 2006-08-24 |
JP4560152B2 true JP4560152B2 (en) | 2010-10-13 |
Family
ID=16327836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19463799A Expired - Lifetime JP4560152B2 (en) | 1999-07-08 | 1999-07-08 | Solid-state imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4560152B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1252987C (en) * | 2001-08-17 | 2006-04-19 | 微米技术有限公司 | Doubling of speed in CMOS sensor with column-parallel adcs |
JP4601897B2 (en) | 2002-11-13 | 2010-12-22 | ソニー株式会社 | Solid-state imaging device and driving method thereof |
-
1999
- 1999-07-08 JP JP19463799A patent/JP4560152B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001024181A (en) | 2001-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240006427A1 (en) | Imaging device and imaging system | |
CN110771155B (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
JP3728260B2 (en) | Photoelectric conversion device and imaging device | |
JP4792934B2 (en) | Physical information acquisition method and physical information acquisition device | |
KR100549385B1 (en) | A cmos imaging device | |
JP5288965B2 (en) | Solid-state imaging device and driving method thereof | |
JP3796412B2 (en) | Imaging device | |
US6914227B2 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
EP2123019B1 (en) | Extended dynamic range using variable sensitivity pixels | |
US20110019044A1 (en) | Time Delay Integration Based MOS Photoelectric Pixel Sensing Circuit | |
EP1898628B1 (en) | Solid-state image pickup device | |
JP3817294B2 (en) | Solid-state imaging device | |
JP2010141928A (en) | Solid-state image pickup device | |
US20050253946A1 (en) | Solid-state image pickup device and camera utilizing the same | |
KR100842513B1 (en) | Solid-state image pickup device | |
US9888197B1 (en) | Methods and apparatus for a CMOS image sensor with an in-pixel amplifier | |
US7550705B2 (en) | Highly sensitive solid-state image sensor | |
JP2013138327A (en) | Solid-state imaging device | |
JPH08331459A (en) | Solid-state image pickup device | |
JP4408151B2 (en) | Solid-state imaging device | |
US5717459A (en) | Solid state imager device having A/D converter | |
TWI843392B (en) | Solid-state imaging device, method of driving the solid-state imaging device, and electronic device | |
JP4408150B2 (en) | Solid-state imaging device | |
JP4560152B2 (en) | Solid-state imaging device | |
JP4929584B2 (en) | Signal processing method, signal processing apparatus, and semiconductor device for detecting physical quantity distribution |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060710 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4560152 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |