JP2001024455A - パワートランジスタ回路 - Google Patents
パワートランジスタ回路Info
- Publication number
- JP2001024455A JP2001024455A JP2000173511A JP2000173511A JP2001024455A JP 2001024455 A JP2001024455 A JP 2001024455A JP 2000173511 A JP2000173511 A JP 2000173511A JP 2000173511 A JP2000173511 A JP 2000173511A JP 2001024455 A JP2001024455 A JP 2001024455A
- Authority
- JP
- Japan
- Prior art keywords
- power transistor
- power
- power supply
- peak
- peak detector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
- H03F1/0266—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】半導体ウエハ及び他の半導体材料の使用面積が
小さく、低い信号強度の増幅された信号の歪及び相互変
調成分を回避しながら従来技術より高い利得が得られる
パワートランジスタ回路の提供。 【解決手段】増幅された高周波信号の利得を増加させる
ためのパワートランジスタ回路は、パワートランジスタ
２と、このパワートランジスタ２をバイアスする電圧バ
イアス回路とを有する。電圧バイアス回路は、ピーク検
出器１２と、合算器１３に各出力を供給する電源９とを
有する。合算器１３は、ピーク検出器１２の出力の合計
を供給し、高周波信号のピークを検出すると、パワート
ランジスタのバイアスを増加させると共に利得を増加さ
せる。
小さく、低い信号強度の増幅された信号の歪及び相互変
調成分を回避しながら従来技術より高い利得が得られる
パワートランジスタ回路の提供。 【解決手段】増幅された高周波信号の利得を増加させる
ためのパワートランジスタ回路は、パワートランジスタ
２と、このパワートランジスタ２をバイアスする電圧バ
イアス回路とを有する。電圧バイアス回路は、ピーク検
出器１２と、合算器１３に各出力を供給する電源９とを
有する。合算器１３は、ピーク検出器１２の出力の合計
を供給し、高周波信号のピークを検出すると、パワート
ランジスタのバイアスを増加させると共に利得を増加さ
せる。
Description
【０００１】
【発明の属する技術分野】本発明はパワートランジスタ
に関し、更に詳細には、増幅された信号のパワーレベル
に関連したパワートランジスタの利得を調整する、検出
器で駆動されるバイアス回路を有するパワートランジス
タに関する。
に関し、更に詳細には、増幅された信号のパワーレベル
に関連したパワートランジスタの利得を調整する、検出
器で駆動されるバイアス回路を有するパワートランジス
タに関する。
【０００２】
【従来の技術】ＡＢ級モードで作動する公知のパワート
ランジスタのベース又はゲートのバイアスは、定電圧電
源により供給される。この定電圧電源は、全信号レベル
で略一定であるＡＢ級モードパワートランジスタの対し
てバイアスを印加する。Ａ級モードで作動する公知のパ
ワートランジスタのバイアスは、平均トランジスタ電流
を監視すると共にトランジスタをバイアスするための調
整バイアス電流を加える回路制御ループにより、一定レ
ベルに調整される。Ａ級モードパワートランジスタに供
給されたバイアスは、全信号レベルで略一定である。Ａ
Ｂ級モードで作動するパワートランジスタを有する回路
には、高周波信号の増幅がない場合であっても、少量の
零入力電流が流れる。Ａ級モードで作動するパワートラ
ンジスタを有する回路には、増幅される高周波信号の全
レベルで平均電流が略同一である。公知の各トランジス
タは、そのベース電圧を有し、電界効果トランジスタ
（ＦＥＴ）、低密度珪素金属酸化物（ＬＤＭＳ）トラン
ジスタの場合には電力（パワー）がピークにある間、ゲ
ート電圧が一定に保たれる。
ランジスタのベース又はゲートのバイアスは、定電圧電
源により供給される。この定電圧電源は、全信号レベル
で略一定であるＡＢ級モードパワートランジスタの対し
てバイアスを印加する。Ａ級モードで作動する公知のパ
ワートランジスタのバイアスは、平均トランジスタ電流
を監視すると共にトランジスタをバイアスするための調
整バイアス電流を加える回路制御ループにより、一定レ
ベルに調整される。Ａ級モードパワートランジスタに供
給されたバイアスは、全信号レベルで略一定である。Ａ
Ｂ級モードで作動するパワートランジスタを有する回路
には、高周波信号の増幅がない場合であっても、少量の
零入力電流が流れる。Ａ級モードで作動するパワートラ
ンジスタを有する回路には、増幅される高周波信号の全
レベルで平均電流が略同一である。公知の各トランジス
タは、そのベース電圧を有し、電界効果トランジスタ
（ＦＥＴ）、低密度珪素金属酸化物（ＬＤＭＳ）トラン
ジスタの場合には電力（パワー）がピークにある間、ゲ
ート電圧が一定に保たれる。
【０００３】従来技術を構成する公知の増幅回路１は、
図１に示され、ＡＢ級モードで作動するパワートランジ
スタ２を有する。このパワートランジスタ２は、例え
ば、多くのベース又はゲートバイアスされたパワートラ
ンジスタ２の一つである、ＢＪＴ（パイポーラ・ジャン
クション・トランジスタ）又はＦＥＴである。高周波入
力１０２における高周波信号は、直列の高周波コンデン
サ１０１を介してパワートランジスタ２のベースに供給
され、増幅された高周波信号は高周波出力ポート１７に
供給される。また、ポート１７は、直流を供給し高周波
が減結合(decoupled)されたコレクタ又はドレインであ
る。高周波インダクタ６は、入力３とパワートランジス
タ２のベース４との接続部にあり、直列に接続され接地
又はコモン電気基準８に接続された高周波バイパスコン
デンサ７を有する。例えば調整可能な定電圧電源である
電源９は接地接続される。電源９は、インダクタ６と直
列に接続され、高周波入力信号の全ての変調レベルにわ
たって高周波入力信号で結合するベース４に対して一定
の電圧バイアスを供給する。この増幅回路１の不利な点
の一つは、パワートランジスタ２の過剰なバイアスを回
避するが、高周波信号の利得、特にパワーのピーク又は
信号強度のピークで高周波信号の利得を制限する定電圧
バイアスが必要であることである。電源９の電圧を増加
させることによりパワートランジスタ２の静的(static)
利得を単に増加させると、全ての瞬間入力レベルでの利
得が増加し、特に高いピーク要素の高周波信号を増幅す
ると、信号の歪、相互変調及びスペクトル再成長(regro
wth)が増加する。主利益は、所与のデバイスに対する低
い相互変調である。
図１に示され、ＡＢ級モードで作動するパワートランジ
スタ２を有する。このパワートランジスタ２は、例え
ば、多くのベース又はゲートバイアスされたパワートラ
ンジスタ２の一つである、ＢＪＴ（パイポーラ・ジャン
クション・トランジスタ）又はＦＥＴである。高周波入
力１０２における高周波信号は、直列の高周波コンデン
サ１０１を介してパワートランジスタ２のベースに供給
され、増幅された高周波信号は高周波出力ポート１７に
供給される。また、ポート１７は、直流を供給し高周波
が減結合(decoupled)されたコレクタ又はドレインであ
る。高周波インダクタ６は、入力３とパワートランジス
タ２のベース４との接続部にあり、直列に接続され接地
又はコモン電気基準８に接続された高周波バイパスコン
デンサ７を有する。例えば調整可能な定電圧電源である
電源９は接地接続される。電源９は、インダクタ６と直
列に接続され、高周波入力信号の全ての変調レベルにわ
たって高周波入力信号で結合するベース４に対して一定
の電圧バイアスを供給する。この増幅回路１の不利な点
の一つは、パワートランジスタ２の過剰なバイアスを回
避するが、高周波信号の利得、特にパワーのピーク又は
信号強度のピークで高周波信号の利得を制限する定電圧
バイアスが必要であることである。電源９の電圧を増加
させることによりパワートランジスタ２の静的(static)
利得を単に増加させると、全ての瞬間入力レベルでの利
得が増加し、特に高いピーク要素の高周波信号を増幅す
ると、信号の歪、相互変調及びスペクトル再成長(regro
wth)が増加する。主利益は、所与のデバイスに対する低
い相互変調である。
【０００４】従って、本発明以前において、パワートラ
ンジスタ２は目的が制限されており、利得の増加を得る
ためにはより大きなパワートランジスタ２を要する。よ
り大きなパワートランジスタ２を要することは、小型化
能力を制限し、与えられたサイズの半導体ウエハに不相
応な面積を要するのでより大きなパワートランジスタ２
を不相応にも少数しか生産できない。このため、パワー
のピーク、又は信号強度のピークの高周波信号の利得を
増加させ、弱い高周波信号の過剰な利得を回避するパワ
ートランジスタ２用にバイアス回路が必要である。
ンジスタ２は目的が制限されており、利得の増加を得る
ためにはより大きなパワートランジスタ２を要する。よ
り大きなパワートランジスタ２を要することは、小型化
能力を制限し、与えられたサイズの半導体ウエハに不相
応な面積を要するのでより大きなパワートランジスタ２
を不相応にも少数しか生産できない。このため、パワー
のピーク、又は信号強度のピークの高周波信号の利得を
増加させ、弱い高周波信号の過剰な利得を回避するパワ
ートランジスタ２用にバイアス回路が必要である。
【０００５】図３を参照すると、図１に開示された従来
技術を構成する公知の増幅回路１は、Ａ級モードで作動
するパワートランジスタ２を有する。この公知のパワー
トランジスタ２は、制御ループ回路の形態のバイアス回
路１１を有する。回路１１は、パワートランジスタ２及
び高周波出力ポート１７の接続部に平均電流モニタ１６
を有し、回路の増幅器１４を介して電流制御信号を提供
し、インダクタ６を介してパワートランジスタ２をバイ
アスする。平均バイアス電圧は、静止信号状態からピー
ク信号まで一定のままである。この平均化機構は、コン
デンサの形態で代表される電流モニタ内にあり、最も低
い周波数変調成分より長い期間で平均化しなければなら
ない。図示のパワートランジスタ２は、例えばＢＪＴパ
ワートランジスタ２として示される。高周波入力信号
は、入力ポート及びパワートランジスタ２のベース４に
供給される。図４の概略図１０は、増幅される代表的な
高周波信号の変調包絡線を示す。この高周波信号はピー
ク変調レベルを有する。しかし、図３の公知のＡ級増幅
器１は、変調された高周波ピーク信号ではパワートラン
ジスタ２の利得を増加させることはできない。
技術を構成する公知の増幅回路１は、Ａ級モードで作動
するパワートランジスタ２を有する。この公知のパワー
トランジスタ２は、制御ループ回路の形態のバイアス回
路１１を有する。回路１１は、パワートランジスタ２及
び高周波出力ポート１７の接続部に平均電流モニタ１６
を有し、回路の増幅器１４を介して電流制御信号を提供
し、インダクタ６を介してパワートランジスタ２をバイ
アスする。平均バイアス電圧は、静止信号状態からピー
ク信号まで一定のままである。この平均化機構は、コン
デンサの形態で代表される電流モニタ内にあり、最も低
い周波数変調成分より長い期間で平均化しなければなら
ない。図示のパワートランジスタ２は、例えばＢＪＴパ
ワートランジスタ２として示される。高周波入力信号
は、入力ポート及びパワートランジスタ２のベース４に
供給される。図４の概略図１０は、増幅される代表的な
高周波信号の変調包絡線を示す。この高周波信号はピー
ク変調レベルを有する。しかし、図３の公知のＡ級増幅
器１は、変調された高周波ピーク信号ではパワートラン
ジスタ２の利得を増加させることはできない。
【０００６】
【発明が解決しようとする課題】全信号レベルで一定バ
イアスを有する公知のパワートランジスタにより供給さ
れるであろう利得を超えて、パワートランジスタの利得
を動的に(dynamically)増加させることが望ましい。更
に、補償なしの回路と比較して、特にパワーがピークに
ある間、瞬間パワーを増加させながら利得がより一定に
なるように利得を増加させるために、パワートランジス
タに供給されるバイアスを積極的に増加させることが望
ましい。
イアスを有する公知のパワートランジスタにより供給さ
れるであろう利得を超えて、パワートランジスタの利得
を動的に(dynamically)増加させることが望ましい。更
に、補償なしの回路と比較して、特にパワーがピークに
ある間、瞬間パワーを増加させながら利得がより一定に
なるように利得を増加させるために、パワートランジス
タに供給されるバイアスを積極的に増加させることが望
ましい。
【０００７】
【課題を解決するための手段】本発明は、入力信号を包
絡線検波すると共に入力信号の高周波電圧に略比例する
バイアス電圧を増加させ、特に相対的ピークパワーのレ
ベルで利得を増加させる回路である。利得の増加は、ト
ランジスタがその圧縮点に到達したときの利得の通常の
減少を補償する。利得の減少は、歪の問題なので、出力
の減少の大きな問題とはならない。この歪は、トランジ
スタを非線型にする不要な信号依存型の利得の結果であ
る。本発明は、特に高周波（ＲＦ）でパワー１ワット当
たりのコストを低減し、更に、ベースバンド、ビデオ及
びオーディオ等の他の信号周波数での１ワット当たりの
コストを低減することに適用可能である。このコスト低
減は、歪の合計が修正のないより大きなデバイスと同じ
であるより小さなデバイスを使用できるという思想に基
づいている。
絡線検波すると共に入力信号の高周波電圧に略比例する
バイアス電圧を増加させ、特に相対的ピークパワーのレ
ベルで利得を増加させる回路である。利得の増加は、ト
ランジスタがその圧縮点に到達したときの利得の通常の
減少を補償する。利得の減少は、歪の問題なので、出力
の減少の大きな問題とはならない。この歪は、トランジ
スタを非線型にする不要な信号依存型の利得の結果であ
る。本発明は、特に高周波（ＲＦ）でパワー１ワット当
たりのコストを低減し、更に、ベースバンド、ビデオ及
びオーディオ等の他の信号周波数での１ワット当たりの
コストを低減することに適用可能である。このコスト低
減は、歪の合計が修正のないより大きなデバイスと同じ
であるより小さなデバイスを使用できるという思想に基
づいている。
【０００８】トランジスタのベース電圧が一定に保たれ
ている、又は特にパワーがピークにある間、ＦＥＴ及び
ＬＭＤＳパワートランジスタのゲート電圧が一定に保た
れている公知回路とは異なり、本発明は、瞬間利得を増
加させるために、ベース電圧又はゲート電圧を増加させ
る。更に、本発明は、信号に略比例してベース電圧又は
ゲート電圧を増加させ、パワーがピークにある間に利得
を増加させる。ＡＢ級回路の場合の本発明の作用は、ト
ランジスタの圧縮点を略0.5dB以上押し上げ、高ピーク
要素の信号の相互変調を代表的には3〜4dBだけ低減する
ことである。Ａ級回路の場合の本発明の作用は、所与の
デバイスの３次割込み(intercept)点（ＩＰ３）を6dBだ
け効果的に増加させることである。あるいは、Ａ級作動
の場合、電流の半分でコスト当たりのサイズが半分のデ
バイスを使用することにより、所与のＩＰ３性能が得ら
れる。これにより、トランジスタの所与のコストに対し
て、Ａ級回路の場合には所与の電流レベルに対して、回
路が最高の圧縮点を得ることができる。発明により提供
された圧縮点の増加は、本発明が低歪を維持するので、
相互変調の信号及びスペクトル再成長のレベルを低減す
る利点がある。
ている、又は特にパワーがピークにある間、ＦＥＴ及び
ＬＭＤＳパワートランジスタのゲート電圧が一定に保た
れている公知回路とは異なり、本発明は、瞬間利得を増
加させるために、ベース電圧又はゲート電圧を増加させ
る。更に、本発明は、信号に略比例してベース電圧又は
ゲート電圧を増加させ、パワーがピークにある間に利得
を増加させる。ＡＢ級回路の場合の本発明の作用は、ト
ランジスタの圧縮点を略0.5dB以上押し上げ、高ピーク
要素の信号の相互変調を代表的には3〜4dBだけ低減する
ことである。Ａ級回路の場合の本発明の作用は、所与の
デバイスの３次割込み(intercept)点（ＩＰ３）を6dBだ
け効果的に増加させることである。あるいは、Ａ級作動
の場合、電流の半分でコスト当たりのサイズが半分のデ
バイスを使用することにより、所与のＩＰ３性能が得ら
れる。これにより、トランジスタの所与のコストに対し
て、Ａ級回路の場合には所与の電流レベルに対して、回
路が最高の圧縮点を得ることができる。発明により提供
された圧縮点の増加は、本発明が低歪を維持するので、
相互変調の信号及びスペクトル再成長のレベルを低減す
る利点がある。
【０００９】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施形態を説明する。図２は、本発明のＡＢ級パワー
トランジスタ及びそのパワートランジスタ用の、検出器
で駆動されるバイアス回路を有する増幅器を示す概略図
である。図４は、本発明のＡ級パワートランジスタ及び
そのパワートランジスタ用の、検出器で駆動されるバイ
アス回路を有する増幅器を示す概略図である。
の実施形態を説明する。図２は、本発明のＡＢ級パワー
トランジスタ及びそのパワートランジスタ用の、検出器
で駆動されるバイアス回路を有する増幅器を示す概略図
である。図４は、本発明のＡ級パワートランジスタ及び
そのパワートランジスタ用の、検出器で駆動されるバイ
アス回路を有する増幅器を示す概略図である。
【００１０】本発明の検出器１１は、瞬間包絡線レベル
に関連して高周波信号の利得を調節するパワートランジ
スタ２用のバイアス回路を駆動する。代表的な高周波信
号は、図２及び図４の概略図に示されるように変化する
変調包絡線を有する。ＡＢ級として作動する、ベースバ
イアスされたパワートランジスタ２用の望ましいバイア
ス回路は、図２に開示されている。検出器１１は、パワ
ートランジスタ２のベース４に高周波インダクタ６を有
する。更に、検出器１１は、高周波入力信号の包絡線の
相対的なピークを検出するピーク検出器１２を有する。
バイアス電圧は、電圧合算器(voltage summer)１３に供
給される電源９の出力電圧により与えられる。包絡線ピ
ーク検出器１１の出力は、高周波入力信号の変調レベル
で変化し、合算器１３に供給される。合算器１３は、電
源９の出力及びピーク検出器１２の出力を結合し、高周
波信号変調レベルの立上がりを検出すると、パワートラ
ンジスタ２をバイアスする。合算器１３は、増幅器１４
及びインダクタ６に接続される。ピーク検出器１２は、
高周波入力信号の変調レベルの立上がりを検出し、検出
された変調レベルに比例した出力電圧を供給する。一般
的に、検出器、合算器及び増幅器１４の規模及び電圧の
利得は、最大ピーク条件の間、トランジスタのベース又
はゲートにおける電圧立上がり量がバイアスの固定部分
に関連して小さい（100mV程度）となるように設定され
る。出力電圧は、電源９からの一定電圧と共に合算器１
３に供給される。従って、バイアスが増加すると、高周
波入力信号のより高い変調レベルにおいて利得を増加さ
せる。この利得は、高い変調レベルと共に高周波信号の
検出に応答して増加する。このことは、コスト及び複雑
さを増大させてしまう電圧制御された減衰器を使用しな
いというデバイスの特徴により、達成される。本発明の
作用は、ＡＢ級回路の場合には相対ピーク信号での最大
利得を得るために、圧縮点を0.5dB以上押し上げ、半導
体材料の所与の面積における歪が最も低くなる。
に関連して高周波信号の利得を調節するパワートランジ
スタ２用のバイアス回路を駆動する。代表的な高周波信
号は、図２及び図４の概略図に示されるように変化する
変調包絡線を有する。ＡＢ級として作動する、ベースバ
イアスされたパワートランジスタ２用の望ましいバイア
ス回路は、図２に開示されている。検出器１１は、パワ
ートランジスタ２のベース４に高周波インダクタ６を有
する。更に、検出器１１は、高周波入力信号の包絡線の
相対的なピークを検出するピーク検出器１２を有する。
バイアス電圧は、電圧合算器(voltage summer)１３に供
給される電源９の出力電圧により与えられる。包絡線ピ
ーク検出器１１の出力は、高周波入力信号の変調レベル
で変化し、合算器１３に供給される。合算器１３は、電
源９の出力及びピーク検出器１２の出力を結合し、高周
波信号変調レベルの立上がりを検出すると、パワートラ
ンジスタ２をバイアスする。合算器１３は、増幅器１４
及びインダクタ６に接続される。ピーク検出器１２は、
高周波入力信号の変調レベルの立上がりを検出し、検出
された変調レベルに比例した出力電圧を供給する。一般
的に、検出器、合算器及び増幅器１４の規模及び電圧の
利得は、最大ピーク条件の間、トランジスタのベース又
はゲートにおける電圧立上がり量がバイアスの固定部分
に関連して小さい（100mV程度）となるように設定され
る。出力電圧は、電源９からの一定電圧と共に合算器１
３に供給される。従って、バイアスが増加すると、高周
波入力信号のより高い変調レベルにおいて利得を増加さ
せる。この利得は、高い変調レベルと共に高周波信号の
検出に応答して増加する。このことは、コスト及び複雑
さを増大させてしまう電圧制御された減衰器を使用しな
いというデバイスの特徴により、達成される。本発明の
作用は、ＡＢ級回路の場合には相対ピーク信号での最大
利得を得るために、圧縮点を0.5dB以上押し上げ、半導
体材料の所与の面積における歪が最も低くなる。
【００１１】図５を参照すると、ＡＢ級増幅器１及びパ
ワートランジスタ２の作動は、利得対入力パワー（デシ
ベル目盛）を示すグラフにより表される。このグラフ
は、より高いパワーレベルで、利得が増加することを示
している。本発明は、高周波入力信号の変調レベルと共
に動的に高周波増幅器１及びパワートランジスタ２の電
流を効果的に制御する。利得対入力レベルのより平坦な
曲線が得られ、飽和付近で作動し高いピーク要素を有す
る高周波信号上の増幅器１におけるソフトクリップの相
互変調効果を低減する利点がある。
ワートランジスタ２の作動は、利得対入力パワー（デシ
ベル目盛）を示すグラフにより表される。このグラフ
は、より高いパワーレベルで、利得が増加することを示
している。本発明は、高周波入力信号の変調レベルと共
に動的に高周波増幅器１及びパワートランジスタ２の電
流を効果的に制御する。利得対入力レベルのより平坦な
曲線が得られ、飽和付近で作動し高いピーク要素を有す
る高周波信号上の増幅器１におけるソフトクリップの相
互変調効果を低減する利点がある。
【００１２】更に、静的且つ相対的に低い変調レベルで
の高周波信号の検出に応答して、利得は、入力信号と共
により一定になる。この結果、歪の増幅、スペクトル再
成長及び他の相互変調成分を抑制する。本発明は、ＡＢ
級モードパワートランジスタ２において4dBの相互変調
成分を低減した。
の高周波信号の検出に応答して、利得は、入力信号と共
により一定になる。この結果、歪の増幅、スペクトル再
成長及び他の相互変調成分を抑制する。本発明は、ＡＢ
級モードパワートランジスタ２において4dBの相互変調
成分を低減した。
【００１３】図２において、本発明の別の実施形態によ
れば、ピーク検出器１２は、ダイオード１５を介して合
算器１３に接続されている。ダイオード１５は、閾値電
位未満では非導通である閾値電位でスイッチが入り、ピ
ーク検出器１２の比較的低出力を抑制し、この低出力が
合算器１３に到達しないようにしている。パワートラン
ジスタ２のバイアスは、低い定電圧電源９により供給さ
れる比較的低い電圧によってのみ提供される。このた
め、パワートランジスタ２の利得は、静止高周波信号及
び低い高周波信号レベルに対して更に一定であり、この
結果、増幅された歪、スペクトル再成長及び他の相互変
調成分が低下する。
れば、ピーク検出器１２は、ダイオード１５を介して合
算器１３に接続されている。ダイオード１５は、閾値電
位未満では非導通である閾値電位でスイッチが入り、ピ
ーク検出器１２の比較的低出力を抑制し、この低出力が
合算器１３に到達しないようにしている。パワートラン
ジスタ２のバイアスは、低い定電圧電源９により供給さ
れる比較的低い電圧によってのみ提供される。このた
め、パワートランジスタ２の利得は、静止高周波信号及
び低い高周波信号レベルに対して更に一定であり、この
結果、増幅された歪、スペクトル再成長及び他の相互変
調成分が低下する。
【００１４】図４を参照すると、本発明は、パワートラ
ンジスタ２用に検出器で駆動されるバイアス回路１１を
提供する。回路１１は、高周波信号の利得を瞬間包絡線
レベルに関連して調整する。代表的な高周波信号は、図
４の概略図１０に示されるように変化する変調包絡線を
有する。Ａ級モードで作動するパワートランジスタ２の
所望のバイアス回路１１は図４に開示されている。この
検出器１１は、パワートランジスタ２のベース４にイン
ダクタ６で形成された高周波バイバス回路を有する。更
に、検出器１１は、高周波入力信号に相対的なピークを
検出するピーク包絡線検出器１２を有する。ピーク包絡
線検出器１２の出力は、高周波入力信号の変調レベルで
変化し、合算器１３に供給される。電流制御信号は、電
流モニタ１６の電圧出力により与えられ、合算器１３に
供給される。合算器１３は、電流モニタ１６の出力及び
ピーク検出器１２の出力を結合させ、高周波信号変調レ
ベルの立上がりを検出すると、パワートランジスタ２を
バイアスする。合算器１３は、増幅器１４及びインダク
タ６に接続される。ピーク検出器１２は、入力信号の変
調レベルの立上がりを検出し、検出された変調レベルに
比例した出力電圧を提供する。出力電圧は、電流モニタ
１６から一定の電流制御信号と共に、合算器１３に供給
される。従って、バイアス電圧は増加し、高周波入力信
号のより高い変調レベルで利得を増加させる。この利得
は、より高い変調レベルで高周波信号の検出に応答して
増加する。Ａ級回路用の本発明の作用は、相対ピーク信
号での利得増加を得るために、３次割込み点を6dBだけ
押し上げ、半導体材料の所与の面積における歪が最も低
くなる。
ンジスタ２用に検出器で駆動されるバイアス回路１１を
提供する。回路１１は、高周波信号の利得を瞬間包絡線
レベルに関連して調整する。代表的な高周波信号は、図
４の概略図１０に示されるように変化する変調包絡線を
有する。Ａ級モードで作動するパワートランジスタ２の
所望のバイアス回路１１は図４に開示されている。この
検出器１１は、パワートランジスタ２のベース４にイン
ダクタ６で形成された高周波バイバス回路を有する。更
に、検出器１１は、高周波入力信号に相対的なピークを
検出するピーク包絡線検出器１２を有する。ピーク包絡
線検出器１２の出力は、高周波入力信号の変調レベルで
変化し、合算器１３に供給される。電流制御信号は、電
流モニタ１６の電圧出力により与えられ、合算器１３に
供給される。合算器１３は、電流モニタ１６の出力及び
ピーク検出器１２の出力を結合させ、高周波信号変調レ
ベルの立上がりを検出すると、パワートランジスタ２を
バイアスする。合算器１３は、増幅器１４及びインダク
タ６に接続される。ピーク検出器１２は、入力信号の変
調レベルの立上がりを検出し、検出された変調レベルに
比例した出力電圧を提供する。出力電圧は、電流モニタ
１６から一定の電流制御信号と共に、合算器１３に供給
される。従って、バイアス電圧は増加し、高周波入力信
号のより高い変調レベルで利得を増加させる。この利得
は、より高い変調レベルで高周波信号の検出に応答して
増加する。Ａ級回路用の本発明の作用は、相対ピーク信
号での利得増加を得るために、３次割込み点を6dBだけ
押し上げ、半導体材料の所与の面積における歪が最も低
くなる。
【００１５】図６を参照すると、Ａ級増幅器１の作動及
びパワートランジスタ２の作動は、増幅された高周波信
号電圧Vout対高周波入力信号電圧Vinを示すグラフによ
り示される。「理想」と名付けられた曲線は、静止信号
からパワートランジスタ２のソフト圧縮の始めまでの利
得を表す。この点は（おそらく8〜16dBである）飽和点
から遠い。「静止バイアス」と名付けられた曲線は、従
来のＡ級作動から得られる利得を示し、バイアス電圧は
制御ループ回路により制御されて静止信号レベルでパワ
ートランジスタ２提供された電圧と同一のままである。
「ピークバイアス」と名付けられた曲線は、高周波入力
信号の変調ピーク、特に高いレベルでの、より高い利得
を示す。グラフは、より高いパワーレベルで増加する利
得を示す。図６は、明確化のために、理想線からの約１
０％の偏差を示す。現に、本発明は、理想線からの偏差
が2〜3％であるところでより使用されているようであ
る。多くの用途において、パワー移送曲線の１％の歪で
あって望ましくない。本発明は、12dBである電圧要素に
より、Ａ級増幅器の歪を低減する。この改良は、圧縮が
ピークで約５％であるどの点に対しても有効である。本
発明は、高周波入力信号と共に動的に高周波増幅器及び
パワートランジスタ２の電流を効果的に制御する。Vout
対Vinのより平坦な曲線が得られ、Ａ級モードで作動し
高いピーク要素を有する高周波信号上の増幅器における
ソフトクリップの相互変調効果を低減する利点がある。
びパワートランジスタ２の作動は、増幅された高周波信
号電圧Vout対高周波入力信号電圧Vinを示すグラフによ
り示される。「理想」と名付けられた曲線は、静止信号
からパワートランジスタ２のソフト圧縮の始めまでの利
得を表す。この点は（おそらく8〜16dBである）飽和点
から遠い。「静止バイアス」と名付けられた曲線は、従
来のＡ級作動から得られる利得を示し、バイアス電圧は
制御ループ回路により制御されて静止信号レベルでパワ
ートランジスタ２提供された電圧と同一のままである。
「ピークバイアス」と名付けられた曲線は、高周波入力
信号の変調ピーク、特に高いレベルでの、より高い利得
を示す。グラフは、より高いパワーレベルで増加する利
得を示す。図６は、明確化のために、理想線からの約１
０％の偏差を示す。現に、本発明は、理想線からの偏差
が2〜3％であるところでより使用されているようであ
る。多くの用途において、パワー移送曲線の１％の歪で
あって望ましくない。本発明は、12dBである電圧要素に
より、Ａ級増幅器の歪を低減する。この改良は、圧縮が
ピークで約５％であるどの点に対しても有効である。本
発明は、高周波入力信号と共に動的に高周波増幅器及び
パワートランジスタ２の電流を効果的に制御する。Vout
対Vinのより平坦な曲線が得られ、Ａ級モードで作動し
高いピーク要素を有する高周波信号上の増幅器における
ソフトクリップの相互変調効果を低減する利点がある。
【００１６】更に、静的且つ相対的に低い変調レベルで
の信号の検出に応答して、より低いバイアス電圧が供給
される。この結果、同一の相互変調性能のために平均電
流が低くなる。特に、Ａ級デバイスの電流は、本発明で
は同じ性能に対して約半分にカットすることができる。
の信号の検出に応答して、より低いバイアス電圧が供給
される。この結果、同一の相互変調性能のために平均電
流が低くなる。特に、Ａ級デバイスの電流は、本発明で
は同じ性能に対して約半分にカットすることができる。
【００１７】図２を更に参照すると、本発明の別の実施
形態によれば、ピーク検出器１２は、ダイオードを介し
て合算器に接続されている。ダイオードは、閾値電位未
満では非導通である閾値電位でスイッチが入り、ピーク
検出器１２の比較的低出力を抑制し、この低出力が合算
器に到達しないようにしている。パワートランジスタ２
のバイアス電圧は、低い電圧電源９により供給される比
較的低い静止バイアス電圧によってのみ提供される。こ
のため、パワートランジスタ２の利得は、静止信号及び
低い強度信号レベルに対して更に制限され、この結果、
増幅された歪、スペクトル再成長及び他の相互変調成分
が低下する。
形態によれば、ピーク検出器１２は、ダイオードを介し
て合算器に接続されている。ダイオードは、閾値電位未
満では非導通である閾値電位でスイッチが入り、ピーク
検出器１２の比較的低出力を抑制し、この低出力が合算
器に到達しないようにしている。パワートランジスタ２
のバイアス電圧は、低い電圧電源９により供給される比
較的低い静止バイアス電圧によってのみ提供される。こ
のため、パワートランジスタ２の利得は、静止信号及び
低い強度信号レベルに対して更に制限され、この結果、
増幅された歪、スペクトル再成長及び他の相互変調成分
が低下する。
【００１８】また、回路は、検出器の交流出力が結合し
た状態で使用でき、この結合は、変調包絡線の最も低い
周波数までレベルが実質的に下がる。これにより、温度
補償の点で検出器回路の簡素化を可能にする。本発明の
他の変形は、検出器及びトランジスタ間に非線型トラン
ジスタ関数を配置することであろう。移送関数は、平方
根関数、指数関数等でもよい。
た状態で使用でき、この結合は、変調包絡線の最も低い
周波数までレベルが実質的に下がる。これにより、温度
補償の点で検出器回路の簡素化を可能にする。本発明の
他の変形は、検出器及びトランジスタ間に非線型トラン
ジスタ関数を配置することであろう。移送関数は、平方
根関数、指数関数等でもよい。
【００１９】本発明の他の実施形態及び変更は、特許請
求の範囲によりカバーされることが意図されている。
求の範囲によりカバーされることが意図されている。
【００２０】
【発明の効果】本発明のパワートランジスタ回路によれ
ば、より小さいパワートランジスタにより、半導体ウエ
ハ及び他の半導体材料の使用面積が小さく、低い信号強
度の増幅された信号の歪及び相互変調成分を回避しなが
ら従来技術より高い利得が得られる利点がある。
ば、より小さいパワートランジスタにより、半導体ウエ
ハ及び他の半導体材料の使用面積が小さく、低い信号強
度の増幅された信号の歪及び相互変調成分を回避しなが
ら従来技術より高い利得が得られる利点がある。
【図１】公知のＡＢ級パワートランジスタ回路を示す概
略図である。
略図である。
【図２】本発明のＡＢ級パワートランジスタ及びそのパ
ワートランジスタ用の、検出器で駆動されるバイアス回
路を有する増幅器を示す概略図である。。
ワートランジスタ用の、検出器で駆動されるバイアス回
路を有する増幅器を示す概略図である。。
【図３】公知のＡ級パワートランジスタ回路を示す概略
図である。
図である。
【図４】本発明のＡ級パワートランジスタ及びそのパワ
ートランジスタ用の、検出器で駆動されるバイアス回路
を有する増幅器を示す概略図である。
ートランジスタ用の、検出器で駆動されるバイアス回路
を有する増幅器を示す概略図である。
【図５】ＡＢ級増幅器及びパワートランジスタの利得対
入力パワーを示すグラフである。
入力パワーを示すグラフである。
【図６】Ａ級増幅器の作動及びパワートランジスタの増
幅された高周波信号電圧対高周波入力信号電圧を示すグ
ラフである。
幅された高周波信号電圧対高周波入力信号電圧を示すグ
ラフである。
２ パワートランジスタ ９ 電源 11 バイアス回路 12 ピーク検出器 13 合算器 15 ダイオード 16 電流モニタ
Claims (10)
- 【請求項１】高周波入力信号に作動する増幅器の利得を
動的に増加させるパワートランジスタ回路であって、 パワートランジスタと、該パワートランジスタをバイア
スする電圧バイアス回路とを具備し、 前記電圧バイアス回路は、それぞれの出力を合算器に供
給するピーク検出器及び電源を有し、 前記合算器は、前記ピーク検出器及び前記電源の各出力
の合計を提供して前記パワートランジスタのバイアスの
増加させ、前記高周波入力信号のピークを検出すると、
利得を増加させることを特徴とするパワートランジスタ
回路。 - 【請求項２】前記ピーク検出器は、ダイオードを介して
前記合算器に接続され、 前記ダイオードは、閾値電位未満では非導通である閾値
電位でスイッチが入り、前記ピーク検出器の比較的低出
力を抑制し、前記合算器に到達しないようにすることを
特徴とする請求項１記載のパワートランジスタ回路。 - 【請求項３】前記電源は定電圧電源であり、 前記パワートランジスタはＡＢ級モードで作動すること
を特徴とする請求項１記載のパワートランジスタ回路。 - 【請求項４】前記電源は電流モニタであり、 前記電源の前記出力は電流制御出力であり、 前記パワートランジスタはＡ級モードで作動することを
特徴とする請求項１記載のパワートランジスタ回路。 - 【請求項５】高周波入力及びバイアス回路に接続された
パワートランジスタを具備するパワートランジスタ回路
であって、 前記バイアス回路が、電源と、ピーク検出器と、合算器
とを有し、 前記電源は、高周波インダクタを介して前記パワートラ
ンジスタに接続され、出力を供給し、 前記ピーク検出器は、検出されたピーク信号で増加する
出力を供給し、 前記合算器は、前記ピーク検出器及び前記電源の各出力
の合計を前記パワートランジスタに供給し、ピーク信号
を検出すると、前記パワートランジスタのバイアスを増
加させることを特徴とするパワートランジスタ回路。 - 【請求項６】前記ピーク検出器は、ダイオードを介して
前記合算器に接続され、 前記ダイオードは、閾値電位未満では非導通である閾値
電位でスイッチが入り、前記ピーク検出器の比較的低出
力を抑制し、前記合算器に到達しないようにすることを
特徴とする請求項５記載のパワートランジスタ回路。 - 【請求項７】前記電源は定電圧電源であることを特徴と
する請求項５記載のパワートランジスタ回路。 - 【請求項８】前記電源は電流モニタであり、 前記電源の前記出力は電流制御出力であることを特徴と
する請求項５記載のパワートランジスタ回路。 - 【請求項９】パワートランジスタと、該パワートランジ
スタをバイアスする電圧バイアス回路とを具備するパワ
ートランジスタ回路であって、 前記電圧バイアス回路は、合算器に各出力を供給するピ
ーク検出器及び電源を有し、 前記合算器は、前記ピーク検出器及び前記電源の前記各
出力の合計を供給して、高周波入力のピークを検出する
と、前記パワートランジスタのバイアスを増加させると
共に利得を増加させることを特徴とするパワートランジ
スタ回路。 - 【請求項１０】前記ピーク検出器は、ダイオードを介し
て前記合算器に接続され、 前記ダイオードは、閾値電位未満では非導通である閾値
電位でスイッチが入り、前記ピーク検出器の比較的低出
力を抑制し、前記合算器に到達しないようにすることを
特徴とする請求項９記載のパワートランジスタ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/329208 | 1999-06-10 | ||
| US09/329,208 US6427067B1 (en) | 1999-06-10 | 1999-06-10 | Detector driven bias circuit for power transistors |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001024455A true JP2001024455A (ja) | 2001-01-26 |
Family
ID=23284353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000173511A Pending JP2001024455A (ja) | 1999-06-10 | 2000-06-09 | パワートランジスタ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6427067B1 (ja) |
| EP (1) | EP1075081A3 (ja) |
| JP (1) | JP2001024455A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002078181A1 (fr) * | 2001-03-23 | 2002-10-03 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur haute frequence |
| WO2013011903A1 (ja) * | 2011-07-16 | 2013-01-24 | 日本電気株式会社 | 増幅回路及び増幅方法 |
| JP2018074574A (ja) * | 2016-10-28 | 2018-05-10 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 適応形マルチバンド電力増幅装置 |
| US10630247B2 (en) | 2016-10-28 | 2020-04-21 | Samsung Electro-Mechanics Co., Ltd. | Adaptive multiband power amplifier apparatus |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE524408C2 (sv) * | 2002-06-19 | 2004-08-03 | Ericsson Telefon Ab L M | Effektiv generering av radiofrekventa strömmar |
| DE10317968B4 (de) * | 2003-04-17 | 2011-12-29 | Infineon Technologies Ag | Spannungs-Strom-Wandler mit einstellbarem Ruhestrom |
| US7046087B1 (en) * | 2004-08-10 | 2006-05-16 | Skyworks Solutions, Inc. | Quiescent current control circuit for power amplifiers |
| JP4690835B2 (ja) * | 2004-12-21 | 2011-06-01 | ルネサスエレクトロニクス株式会社 | 送信機及びそれを用いた移動体通信端末 |
| TWI409934B (zh) * | 2005-10-12 | 2013-09-21 | Semiconductor Energy Lab | 半導體裝置 |
| KR20070048422A (ko) * | 2005-11-04 | 2007-05-09 | 삼성전자주식회사 | 고주파 증폭기의 바이어스 최적화 장치 및 방법 |
| US7893771B2 (en) * | 2007-01-05 | 2011-02-22 | City University Of Hong Kong | Wideband linearization and adaptive power management for microwave power amplifiers |
| JP6291796B2 (ja) * | 2013-11-08 | 2018-03-14 | 株式会社ソシオネクスト | 増幅器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2109336A5 (ja) * | 1970-10-13 | 1972-05-26 | Thomson Csf | |
| US4317083A (en) * | 1979-03-19 | 1982-02-23 | Rca Corporation | Bias adjustment responsive to signal power |
| US5017885A (en) * | 1984-05-10 | 1991-05-21 | At&T Bell Laboratories | Optical amplifier with reduced nonlinearity |
| US4665560A (en) * | 1985-05-20 | 1987-05-12 | Texas Instruments Incorporated | Wide band automatic gain control with limiting amplifiers |
| US4736391A (en) * | 1986-07-22 | 1988-04-05 | General Electric Company | Threshold control with data receiver |
| JPH05267585A (ja) * | 1992-03-19 | 1993-10-15 | Mitsubishi Electric Corp | 増幅器 |
| US5311143A (en) * | 1992-07-02 | 1994-05-10 | Motorola, Inc. | RF amplifier bias control method and apparatus |
| JPH07154169A (ja) | 1993-11-30 | 1995-06-16 | Matsushita Electric Ind Co Ltd | 高周波電力増幅器 |
| US5757237A (en) * | 1996-08-28 | 1998-05-26 | Motorola, Inc. | Method for dynamically biasing an amplifier and circuit therefor |
| FI105611B (fi) * | 1998-03-13 | 2000-09-15 | Nokia Mobile Phones Ltd | Radiotajuusvahvistimet |
| US6313705B1 (en) * | 1999-12-20 | 2001-11-06 | Rf Micro Devices, Inc. | Bias network for high efficiency RF linear power amplifier |
| US6304145B1 (en) * | 2000-02-02 | 2001-10-16 | Nokia Networks Oy | Large signal amplifier gain compensation circuit |
-
1999
- 1999-06-10 US US09/329,208 patent/US6427067B1/en not_active Expired - Fee Related
-
2000
- 2000-06-08 EP EP00304868A patent/EP1075081A3/en not_active Withdrawn
- 2000-06-09 JP JP2000173511A patent/JP2001024455A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002078181A1 (fr) * | 2001-03-23 | 2002-10-03 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur haute frequence |
| WO2013011903A1 (ja) * | 2011-07-16 | 2013-01-24 | 日本電気株式会社 | 増幅回路及び増幅方法 |
| JP2018074574A (ja) * | 2016-10-28 | 2018-05-10 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 適応形マルチバンド電力増幅装置 |
| US10374557B2 (en) | 2016-10-28 | 2019-08-06 | Samsung Electro-Mechanics Co., Ltd. | Adaptive multiband power amplifier apparatus |
| US10630247B2 (en) | 2016-10-28 | 2020-04-21 | Samsung Electro-Mechanics Co., Ltd. | Adaptive multiband power amplifier apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1075081A3 (en) | 2003-06-11 |
| US6427067B1 (en) | 2002-07-30 |
| EP1075081A2 (en) | 2001-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4088415B2 (ja) | 信号を増幅する装置および方法 | |
| US6288609B1 (en) | Gain controllable low noise amplifier with automatic linearity enhancement and method of doing same | |
| US7295064B2 (en) | Doherty amplifier | |
| US5757229A (en) | Bias circuit for a power amplifier | |
| US7440733B2 (en) | Constant gain nonlinear envelope tracking high efficiency linear amplifier | |
| US7218175B1 (en) | Dynamic feedback linearization | |
| EP1387486A2 (en) | Amplifier circuit and multistage amplifier circuit | |
| US6819180B2 (en) | Radio frequency power amplifier adaptive bias control circuit | |
| JP2001024455A (ja) | パワートランジスタ回路 | |
| US20090002068A1 (en) | Dynamic Biasing System For An Amplifier | |
| US5537080A (en) | Gain stability arrangement for HV MOSFET power amplifier | |
| US7504881B2 (en) | Power amplifier | |
| JP4813995B2 (ja) | 電力増幅器及び無線通信装置 | |
| US20060114062A1 (en) | Self adaptable bias circuit for enabling dynamic control of quiescent current in a linear power amplifier | |
| US20040095192A1 (en) | Radio frequency power amplifier adaptive bias control circuit | |
| CN110034731B (zh) | 功率放大电路 | |
| US7792506B1 (en) | Power-control circuit with threshold limiting characteristics | |
| CA2359679A1 (en) | Gate biasing arrangement | |
| CN114584077A (zh) | 多尔蒂功率放大器的偏置电路 | |
| US6107872A (en) | Adaptive control of RF power amplifier power supply voltage | |
| US6693492B2 (en) | Variable gain low-noise amplifier and method | |
| KR100374350B1 (ko) | 이동통신 단말기의 저잡음 증폭장치 | |
| KR101018039B1 (ko) | 고속 바이어스 제어를 이용한 고효율 선형 전력 증폭 방법 및 전력 증폭 시스템 | |
| KR20000013087A (ko) | 디지털 주파수 공용통신 차량형 단말기 고출력의 자동레벨제어회로 | |
| JPH08307163A (ja) | 増幅器の熱保護回路 |