JP2001024095A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2001024095A
JP2001024095A JP19894099A JP19894099A JP2001024095A JP 2001024095 A JP2001024095 A JP 2001024095A JP 19894099 A JP19894099 A JP 19894099A JP 19894099 A JP19894099 A JP 19894099A JP 2001024095 A JP2001024095 A JP 2001024095A
Authority
JP
Japan
Prior art keywords
layer
wiring
thickness
wiring layer
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19894099A
Other languages
English (en)
Other versions
JP4109391B2 (ja
Inventor
Takuya Ouchi
卓也 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP19894099A priority Critical patent/JP4109391B2/ja
Publication of JP2001024095A publication Critical patent/JP2001024095A/ja
Application granted granted Critical
Publication of JP4109391B2 publication Critical patent/JP4109391B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】配線層にボンディングワイヤを介して半導体素
子の各電極を確実、強固に電気的接続することができな
い。 【解決手段】半導体素子3の電極がボンディングワイヤ
5を介して接続される配線層2を有する配線基板であっ
て、前記配線層2のうち少なくとも半導体素子3の電極
がボンディングワイヤ5を介して接続される領域の表面
に、厚さが3.0μm以上のニッケル層6、厚さが1μ
m乃至3μmの銅層7、厚さが0.05μm乃至0.3
μmの金層8を順次被着させた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子を収容
する半導体素子収納用パッケージ等に使用される配線基
板に関するものである。
【0002】
【従来の技術】従来、配線基板、例えば半導体素子を収
容するための半導体素子収納用パッケージに使用される
配線基板は、一般に酸化アルミニウム質焼結体から成
り、上面に半導体素子を収容するための凹部が形成され
た絶縁基体と、凹部周辺から絶縁基体の下面に導出する
タングステンやモリブデン、マンガン等の高融点金属粉
末から成る配線層とから構成されており、絶縁基体の凹
部底面に半導体素子を熱硬化性樹脂やガラス、ロウ材等
の接着剤を介して接着固定するとともに半導体素子の各
電極を配線層にボンディングワイヤを介して電気的に接
続し、しかる後、絶縁基体上面に金属から成る蓋体を接
合し、絶縁基体と蓋体とから成る容器内部に半導体素子
を気密に収容することによって製品としての半導体装置
となる。
【0003】かかる半導体装置は、絶縁基体の下面に導
出している配線層を外部電気回路基板の配線導体に半田
等を介し接続することによって外部電気回路基板上に実
装され、同時に容器内部に収容される半導体素子の各電
極が所定の外部電気回路に電気的に接続されることとな
る。
【0004】また、上述の半導体素子収納用パッケージ
等に用いられる配線基板は、タングステン等の高融点金
属粉末から成る配線層の酸化腐蝕を有効に防止するため
に、また配線層とボンディングワイヤとの接続及び配線
層と外部電気回路基板の配線基板の配線導体との接続を
良好とするために、配線層の露出表面には一般に耐蝕性
に優れ、かつボンディングワイヤや半田等との接合性に
優れる金層がめっき法等により被着されている。
【0005】しかしながら、タングステン等の高融点金
属粉末から成る配線層は金層に対する被着強度が低く、
配線層に金層を直接被着させた後、金層にわずかな外力
が印加されても金層が配線層から容易に剥離してしま
い、その結果、配線層の長期間にわたる酸化腐蝕の防止
が不可となるとともに配線層とボンディングワイヤとの
接続並びに配線層と外部電気回路基板の配線導体との接
続が破れ、半導体素子の外部電気回路への電気的接続の
信頼性が低くなるという欠点を有していた。
【0006】そこで上記欠点を解消するために従来はタ
ングステン等の高融点金属粉末からなる配線層と金層と
の間に、両層に対して強固に被着接合するニッケルから
なる金属層を介在させることが行われている。
【0007】かかるニッケルからなる金属層をタングス
テン等の高融点金属粉末からなる配線層と金層との間に
介在させた配線基板は、ニッケルからなる金属層によっ
て金層が配線層上に強固に被着し、その結果、金層に外
力が印加されても金層が配線層より剥がれることはな
く、これによって配線層の酸化腐蝕を長期間にわたって
防止することができるとともに配線層と外部電気回路基
板の配線導体との接続を高信頼性のものとすることがで
きる。
【0008】なお、この場合、金層はその厚みが薄いと
絶縁基体の凹部底面に半導体素子を樹脂やガラス、ロウ
材等の接着材を介して接着固定する際、接着材を溶融や
熱硬化させるための熱によってニッケルからなる金属層
の一部が金層の表面に移動拡散し、これが酸化されて金
層表面に金属に対し接合性の悪い酸化ニッケルが多量に
形成されて配線層にボンディングワイヤ等を強固に接続
させることが不可となることから通常、金層はその厚さ
が1μm以上の厚いものに形成されている。
【0009】
【発明が解決しようとする課題】しかしながら、金層の
厚みを厚くした配線基板は金が柔らかい金属であること
から配線層に超音波ボンディング法等の方法を採用する
ことによってボンディングワイヤを接合させる際、超音
波エネルギーが、柔らかく、厚い金層で吸収され、その
結果、配線層にボンディングワイヤを介して半導体素子
の各電極を確実、強固に電気的接続することができない
という欠点が誘発してしまう。
【0010】またボンディングワイヤがアルミニウムで
できている場合、金とアルミニウムの拡散速度の差に起
因する周知のカーケンドール効果によって、金層とアル
ミニウムからなるボンディングワイヤとの界面に空洞が
生じ、ボンディングワイヤの接合強度が大きく低下した
り、外れてしまったりするという欠点も誘発される。
【0011】本発明は上記欠点に鑑み案出されたもの
で、その目的は半導体素子の各電極をボンディングワイ
ヤを介して所定の配線層に強固に接続させ、且つ配線層
を介して半導体素子に電気信号を確実、且つ正確に出し
入れすることができる配線基板を提供することにある。
【0012】
【課題を解決するための手段】本発明の配線基板は、半
導体素子の電極がボンディングワイヤを介して接続され
る配線層を有する配線基板であって、前記配線層のうち
少なくとも半導体素子の電極がボンディングワイヤを介
して接続される領域の表面に、厚さが3.0μm以上の
ニッケル層、厚さが1μm乃至3μmの銅層、厚さが
0.05μm乃至0.3μmの金層を順次被着させたこ
とを特徴とするものである。
【0013】本発明の配線基板によれば、配線層のうち
少なくとも半導体素子の電極がボンディングワイヤを介
して接続される領域の表面に、厚さが3.0μm以上の
ニッケル層、厚さが1μm乃至3μmの銅層、厚さが
0.05μm乃至0.3μmの金層を順次被着させ、最
表面の金層を薄くしたことから、配線層に超音波ボンデ
ィング法等の方法を採用することによってボンディング
ワイヤを接合させる際、超音波エネルギーが金層に吸収
されることはなく、ボンディングワイヤを配線層に確
実、強固に接続させることができる。
【0014】また同時にボンディングワイヤがアルミニ
ウムでできているとしても金層が薄いことから金層とア
ルミニウムからなるボンディングワイヤとの界面に空洞
が生じることはなく、ボンディングワイヤを配線層に確
実、強固に電気的接続することができる。
【0015】更に本発明の配線基板によれば、ニッケル
層と金層との間に銅層を介在させたことから、ニッケル
層に金層を強固に接着することができるとともにニッケ
ル層の一部が金層の表面に移動拡散するのが有効に防止
され、その結果、配線層にボンディングワイヤを極めて
強固に電気的接続することが可能となる。
【0016】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図1は本発明の配線基板を半導体素子を
収容する半導体素子収納用パッケージに適用した場合の
一実施例を示し、1は絶縁基体、2は配線層である。こ
の絶縁基体1と配線層2とで半導体素子3を搭載収容す
るための配線基板4が構成される。
【0017】前記絶縁基体1は、酸化アルミニウム質焼
結体、窒化アルミニウム質焼結体、ムライト質焼結体、
炭化珪素質焼結体、ガラスセラミック焼結体等の電気絶
縁材料から成り、その上面に半導体素子3を搭載収容す
るための凹部1aを有し、該凹部1a底面には半導体素
子3がガラスや樹脂、ロウ材等の接着剤を介して接着固
定される。
【0018】前記絶縁基体1は、例えば、酸化アルミニ
ウム質焼結体から成る場合には、酸化アルミニウム、酸
化珪素、酸化カルシウム、酸化マグネシウム等の原料粉
末に適当な有機バインダー、溶剤を添加混合して泥漿状
のセラミックスラリーとなすとともに該セラミックスラ
リーを従来周知のドクターブレード法やカレンダーロー
ル法等のシート成形技術を採用してシート状となすこと
によってセラミックグリーンシートを得、しかる後、前
記セラミックグリーンシートを切断加工や打ち抜き加工
により適当な形状とするとともにこれを複数枚積層し、
最後に前記積層されたセラミックグリーンシートを還元
雰囲気中、約1600℃の温度で焼成することによって
製作される。また前記絶縁基体1は、その凹部1a周辺
から下面にかけて多数の配線層2が被着形成されてお
り、これら配線層2の凹部1a周辺部位には半導体素子
3の各電極がボンディングワイヤ5を介して電気的に接
続され、また絶縁基体1下面に導出された部位は外部電
気回路基板の配線導体に半田等を介して電気的に接続さ
れる。
【0019】前記配線層2は収容される半導体素子3の
各電極を外部電気回路に接続する作用をなし、例えば、
タングステン、モリブデン、マンガン等の高融点金属粉
末から成り、タングステン等の高融点金属粉末に適当な
有機バインダーや溶剤を添加混合して得た金属ペースト
を絶縁基体1となるセラミックグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことによって絶縁基体1の凹部1a周辺から
下面にかけて被着される。
【0020】また前記配線層2は図2に示すように、少
なくとも半導体素子の電極がボンディングワイヤ5を介
して接続される領域の表面に、厚さが3.0μm以上の
ニッケル層6、厚さが1μm乃至3μmの銅層7、厚さ
が0.05μm乃至0.3μmの金層8が順次被着され
ている。
【0021】前記ニッケル層6は、配線層2及び銅層7
のいずれとも密着性に優れることから、配線層2の表面
に銅層7を強固に接合させるための下地層として作用す
る。
【0022】前記ニッケル層6は、無電解めっき法また
は電解めっき法によって形成され、例えば、無電解めっ
き法により形成される場合であれば、硫酸ニッケル20
〜40グラム/リットル、コハク酸ナトリウム40〜6
0グラム/リットル、ホウ酸25〜35グラム/リット
ル、塩化アンモニウム25〜35グラム/リットル、ジ
メチルアミンボラン2.5〜4.5グラム/リットル等
から成る無電解ニッケルめっき液を準備するとともに、
配線層2の露出面を脱脂、酸処理した後、触媒剤を含有
する溶液に浸漬して活性処理をし、しかる後、配線層2
の露出面を60〜65℃に設定された前記無電解ニッケ
ルめっき液中に約30分間以上浸漬させることによって
配線層2の露出表面に所定厚みに被着される。
【0023】なお、前記ニッケル層6は、その厚みが3
μm未満となると、配線層2を完全に被覆することがで
きず、銅層7を配線層2の表面に強固に被着させること
ができなくなってしまう。従って、前記ニッケル層6は
その厚さを3μm以上とすることに特定される。
【0024】また前記ニッケル層6はその表面に銅層7
が1μm乃至3μmの厚みに被着されており、該銅層7
はニッケル層6に金層8 を強固に被着させるとともにニ
ッケル層6の一部が金層8の表面に移動拡散するのを有
効に防止する作用をなし、これによって金層8の表面に
金属に対し接合性の悪い酸化ニッケルが形成されること
はなく、配線層2にボンディングワイヤ5を確実に電気
的接続することが可能となる。
【0025】前記銅層7は、電解めっき法や無電解めっ
き法により形成され、例えば、硫酸銅10g/リット
ル、EDTA−2Na30g/リットル、ホルムアルデ
ヒド(37%液)3cc/リットル、および若干のビピ
リジルおよびポリエチレングリコール等から成る無電解
銅めっき液を準備するとともに、前記ニッケル層6の露
出面を脱脂、酸処理した後、ニッケル層6の露出面を前
記無電解銅めっき液中に約10〜30分間浸漬させるこ
とによってニッケル層6の露出面に1〜3μmの所定厚
みに被着される。
【0026】前記銅層7は、その厚みが1μm未満と薄
い場合、ニッケル層6の一部が金層8に移動拡散するの
を有効に防止することができず、また3μmを超える厚
いものとなるとボンディングワイヤ5を配線層2に超音
波ボンディング法等の方法を採用することによって接合
させる際、銅層7が超音波エネルギーの一部を吸収して
ボンディングワイヤ5を配線層2に強固に接合すること
ができなくなり、同時にめっき法によって形成する際に
銅層7の内部に大きな応力が内在し、この応力によって
配線層2の絶縁基体1に対する被着の信頼性が低下して
しまう。従って、前記銅層7はその厚さが1μm乃至3
μmの範囲に特定される。
【0027】更に前記銅層7はその表面に金層8が0.
05μm乃至0.3μmの厚みに被着されている。
【0028】前記金層8は配線層2(実際には配線層2
と該配線層2の表面に被着されているニッケル層6及び
銅層7)の酸化腐蝕を有効に防止するとともに配線層2
に対するボンディングワイヤ5の接合性を向上させる作
用をなし、電解めっき法や無電解めっき法により形成さ
れ、例えば、水酸化カリウム20〜40グラム/リット
ル、エチレンジアミン四酢酸30〜50グラム/リット
ル、リン酸二水素カリウム15〜45グラム/リット
ル、シアン化カリウム0.01〜0.1グラム/リット
ル、シアン化金カリウム1〜4グラム/リットル等から
成る金めっき液(液温:85〜95℃)を準備し、前記
銅層7の露出面を脱脂、酸処理した後、銅層7の露出面
を前記無電解金めっき液中に約5.5〜15分間浸漬さ
せることによって銅層7の露出面に0.05μm〜0.
3μmの厚みに被着される。
【0029】前記金層8はその厚みが0.05μm〜
0.3μmと薄いことから配線層2に超音波ボンディン
グ法等の方法を採用することによってボンディングワイ
ヤ5を接合させる際、超音波エネルギーが金層8に吸収
されることはなく、ボンディングワイヤ5を配線層2に
確実、強固に接続させることができる。
【0030】また同時に金層8が薄いことからボンディ
ングワイヤ5がアルミニウムでできているとしても金層
8が薄いことから金層8とアルミニウムからなるボンデ
ィングワイヤ5との界面にカーケンドール効果による空
洞が形成されることはほとんどなく、これによってボン
ディングワイヤ5を配線層2に確実、強固に電気的接続
することができる。
【0031】なお、前記金層8はその厚さが0.05μ
m未満となると、配線層2(実際には配線層2と該配線
層2の表面に被着されているニッケル層6及び銅層7)
の酸化腐蝕を有効に防止することができず、また0.3
μmを超えて厚くすると配線層2に超音波ボンディング
法等の方法を採用することによってボンディングワイヤ
5を接合させる際、超音波エネルギーが金層8に吸収さ
れて配線層2にボンディングワイヤ5を強固に電気的接
続することができず、同時にボンディングワイヤ5がア
ルミニウムでできている場合、金層8とアルミニウムか
らなるボンディングワイヤ5との界面にカーケンドール
効果による空洞が形成されてボンディングワイヤ5の配
線層2への電気的接続の信頼性が大きく低下してしま
う。従って、前記金層8はその厚さが0.05乃至0.
3μmの範囲に特定される。
【0032】かくして本発明の配線基板によれば、絶縁
基体1の凹部1a底面に半導体素子3をガラスや樹脂、
ロウ材等の接着剤を介して接着固定するとともにこの半
導体素子3の各電極を配線層2にボンディングワイヤ5
を介して電気的に接続し、しかる後、絶縁基体1の上面
に金属やセラミックスから成る蓋体9をガラスや樹脂、
ロウ材等の封止材を介して接合させ、絶縁基体1と蓋体
9とから成る容器内部に半導体素子3を気密に収容する
ことによって製品としての半導体装置が完成する。
【0033】なお、本発明の配線基板は上述の実施例に
限定されるものではなく、本発明の要旨を逸脱しない範
囲であれば種々の変更は可能であり、例えば、上述の実
施例では本発明の配線基板を半導体素子を収容する半導
体素子収納用パッケージに適用したが、混成集積回路基
板等の他の用途に適用してもよい。
【0034】
【発明の効果】本発明の配線基板によれば、配線層のう
ち少なくとも半導体素子の電極がボンディングワイヤを
介して接続される領域の表面に、厚さが3.0μm以上
のニッケル層、厚さが1μm乃至3μmの銅層、厚さが
0.05μm乃至0.3μmの金層を順次被着させ、最
表面の金層を薄くしたことから、配線層に超音波ボンデ
ィング法等の方法を採用することによってボンディング
ワイヤを接合させる際、超音波エネルギーが金層に吸収
されることはなく、ボンディングワイヤを配線層に確
実、強固に接続させることができる。
【0035】また同時にボンディングワイヤがアルミニ
ウムでできているとしても金層が薄いことから金層とア
ルミニウムからなるボンディングワイヤとの界面に空洞
が生じることはなく、ボンディングワイヤを配線層に確
実、強固に電気的接続することができる。
【0036】更に本発明の配線基板によれば、ニッケル
層と金層との間に銅層を介在させたことから、ニッケル
層に金層を強固に接着することができるとともにニッケ
ル層の一部が金層の表面に移動拡散するのが有効に防止
され、その結果、配線層にボンディングワイヤを極めて
強固に電気的接続することが可能となる。
【図面の簡単な説明】
【図1】本発明の配線基板の一実施例を示す断面図であ
る。
【図2】図1に示す配線基板の要部拡大図である。
【符号の説明】 1・・・・絶縁基体 2・・・・配線層 3・・・・半導体素子 4・・・・配線基板 5・・・・ボンディングワイヤ 6・・・・ニッケル層 7・・・・銅層 8・・・・金層 9・・・・蓋体

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】半導体素子の電極がボンディングワイヤを
    介して接続される配線層を有する配線基板であって、前
    記配線層のうち少なくとも半導体素子の電極がボンディ
    ングワイヤを介して接続される領域の表面に、厚さが
    3.0μm以上のニッケル層、厚さが1μm乃至3μm
    の銅層、厚さが0.05μm乃至0.3μmの金層を順
    次被着させたことを特徴とする配線基板。
JP19894099A 1999-07-13 1999-07-13 配線基板 Expired - Fee Related JP4109391B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19894099A JP4109391B2 (ja) 1999-07-13 1999-07-13 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19894099A JP4109391B2 (ja) 1999-07-13 1999-07-13 配線基板

Publications (2)

Publication Number Publication Date
JP2001024095A true JP2001024095A (ja) 2001-01-26
JP4109391B2 JP4109391B2 (ja) 2008-07-02

Family

ID=16399507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19894099A Expired - Fee Related JP4109391B2 (ja) 1999-07-13 1999-07-13 配線基板

Country Status (1)

Country Link
JP (1) JP4109391B2 (ja)

Also Published As

Publication number Publication date
JP4109391B2 (ja) 2008-07-02

Similar Documents

Publication Publication Date Title
JP2000340687A (ja) 半導体素子収納用パッケージ
JP3210835B2 (ja) 半導体素子収納用パッケージ
JP2001024095A (ja) 配線基板
JP3420469B2 (ja) 配線基板
JP2002016185A (ja) 配線基板
JP2750232B2 (ja) 電子部品収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JPH11126836A (ja) 圧電振動子収納用パッケージ
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP3311952B2 (ja) 配線基板
JP2792636B2 (ja) 半導体素子収納用パッケージ
JP2740605B2 (ja) 半導体素子収納用パッケージの製造方法
JPH0745962Y2 (ja) 半導体素子収納用パッケージ
JP3176251B2 (ja) 半導体素子収納用パッケージ
JP3210838B2 (ja) 半導体素子収納用パッケージの製造方法
JP2685159B2 (ja) 電子部品収納用パッケージ
JPH0936145A (ja) 半導体装置
JP3176246B2 (ja) 半導体素子収納用パッケージ
JPH08204047A (ja) 電子部品収納用パッケージ
JP2000277653A (ja) 配線基板の製造方法
JP3181011B2 (ja) 半導体素子収納用パッケージ
JP2000012721A (ja) 電子部品収納用容器
JP2851740B2 (ja) 電子部品収納用パッケージ
JP2003243553A (ja) 配線基板
JPH11126849A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4109391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees