JP2001024087A - Method for formation of bump, wiring board prepared thereby and semiconductor device using the same - Google Patents

Method for formation of bump, wiring board prepared thereby and semiconductor device using the same

Info

Publication number
JP2001024087A
JP2001024087A JP19118299A JP19118299A JP2001024087A JP 2001024087 A JP2001024087 A JP 2001024087A JP 19118299 A JP19118299 A JP 19118299A JP 19118299 A JP19118299 A JP 19118299A JP 2001024087 A JP2001024087 A JP 2001024087A
Authority
JP
Japan
Prior art keywords
via hole
blind via
bump
wiring board
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19118299A
Other languages
Japanese (ja)
Inventor
Kazuyuki Ishikawa
和幸 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP19118299A priority Critical patent/JP2001024087A/en
Publication of JP2001024087A publication Critical patent/JP2001024087A/en
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve adhesion between a wiring part and a bump part by etching half a metallic layer of a blind via hole bottom part after removing organic substance residue and forming a bump by an electrical plating method thereafter. SOLUTION: Laser beam is cast from a polyimide film side of a packaging film base material consisting of a polyimide film and a copper foil, a blind via hole part is shaped, pulse laser is cast on organic substance residue attaching to a side wall of a blind via hole and a bottom thereof and the residue is removed completely. After a copper layer exposed in a blind via hole bottom is etched by iron chloride solution and an about 1 μm-deep recess is formed, copper is precipitated by an electrical plating method inside a blind hole, and a bump is prepared. As a result, bump formation by electrical plating can be performed also for a high density wiring board which requires a fine blind via hole, and a highly reliable high density wiring board can be obtained at a low cost.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は積層配線板の製造方
法に関し、特にブラインドビアホールを有する積層配線
板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multilayer wiring board, and more particularly to a method for manufacturing a multilayer wiring board having blind via holes.

【0002】[0002]

【従来の技術】近年、電子機器の高密度化、小型化に伴
いICパッケージの配線パターンも高密度化されてきて
いる。こうしたものに積層配線板がある。こうした積層
配線板には導通のためにブラインドビアホールが設けら
れているのが一般的である。
2. Description of the Related Art In recent years, the wiring patterns of IC packages have been increasing in density as electronic devices have become denser and smaller. One of these is a laminated wiring board. Generally, a blind via hole is provided in such a laminated wiring board for conduction.

【0003】一般に、有機物質を含む絶縁フィルムと金
属層とからなる積層フィルムを用いて積層配線板を作製
するに際して、特に、該基板に微小なブラインドビアホ
ールを開ける場合、レーザ光を用いる。これは、レーザ
光の径を光学的手段により容易に変えることができるこ
とも大きな要因の一つとなっている。また、配線を構成
する金属層でレーザ光が遮断され、配線部に不必要なダ
メージを与えないで済むことも大きな要因の一つとな
る。
In general, when a laminated wiring board is manufactured using a laminated film including an insulating film containing an organic substance and a metal layer, a laser beam is used, particularly when minute blind via holes are made in the substrate. One of the major factors is that the diameter of the laser beam can be easily changed by optical means. Another major factor is that the laser beam is blocked by the metal layer forming the wiring and unnecessary damage to the wiring portion is avoided.

【0004】レーザ光で開孔して設けられた孔内には、
露出した配線部を陰極として電気メッキして金属を充填
し、金属製突起物を形成し、これをバンプとするが、こ
のバンプは外部回路基板や半導体素子と接合するために
用いられている。
[0004] In a hole formed by opening with a laser beam,
The exposed wiring portion is used as a cathode to be electroplated and filled with metal to form a metal protrusion, which is used as a bump. The bump is used for bonding to an external circuit board or a semiconductor element.

【0005】ところで、レーザ光を用いて積層フィルム
に孔を設ける場合、孔内に有機物質の残渣が残存して良
好な孔が得られないことがあり、この残さを除去する方
法として、異なる波長のレーザ光を再照射することが有
効であることが知られている。
[0005] When holes are formed in a laminated film using a laser beam, a residue of an organic substance may remain in the holes, and good holes may not be obtained. It is known that re-irradiation of the laser beam is effective.

【0006】しかし、ブラインドビアホールの径が小さ
くなるほど、配線を構成する金属層とメッキで盛り上げ
たバンプとの密着力は低下してゆき、信頼性のないもの
となってしまうという問題があり、必ずしも高密度化、
高集積化に対応できないと言う問題がある。
However, as the diameter of the blind via hole becomes smaller, the adhesion between the metal layer forming the wiring and the bump raised by plating is reduced, and there is a problem that the reliability becomes unreliable. Densification,
There is a problem that it cannot cope with high integration.

【0007】[0007]

【発明が解決しようとする課題】本発明は上記問題に鑑
みてなされたものであり、ブラインドビアホールの径が
小さくなっても配線部とバンプ部との密着力が低下しな
いバンプの形成方法の提供を課題とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and provides a method of forming a bump in which the adhesion between a wiring portion and a bump portion is not reduced even when the diameter of a blind via hole is reduced. As an issue.

【0008】[0008]

【課題を解決するための手段】上記課題を解決する本第
1の発明は、有機フィルムと金属層からなる積層フィル
ムにレーザ光を照射して該有機フィルムに金属層まで達
するブラインドビアホールを形成し、その後ブラインド
ビアホールに異なる波長のレーザ光を照射し、ブライン
ドビアホール内の有機物質残渣を除去し、電気メッキし
てブラインドビアホール内に金属層を充填し、バンプを
形成する方法において、有機物質残渣を除去した後、ブ
ラインドビアホール底部の金属層をハーフエッチング
し、その後に電気メッキ法によりバンプを形成するもの
である。
According to a first aspect of the present invention for solving the above-mentioned problems, a laminated via film comprising an organic film and a metal layer is irradiated with a laser beam to form a blind via hole reaching the metal layer in the organic film. Then, irradiating the blind via hole with laser light of a different wavelength, removing the organic substance residue in the blind via hole, filling the metal layer in the blind via hole by electroplating, and forming a bump, the organic substance residue is removed. After the removal, the metal layer at the bottom of the blind via hole is half-etched, and thereafter, a bump is formed by electroplating.

【0009】そして、本第2の発明は、本第1の発明の
バンプを有する配線板であり、本第三の発明は該配線板
を用いた半導体装置である。
The second invention is a wiring board having the bumps of the first invention, and the third invention is a semiconductor device using the wiring board.

【0010】[0010]

【発明の実施の形態】本発明は、電気メッキ法によりバ
ンプを形成するに先立ち、陰極として機能するブライン
ドビアホール底部に露出している金属層をハーフエッチ
ングして表面を荒らし、あるいは僅かに窪ませ、これに
より作成するバンプと金属層との密着性を向上させるも
のである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Prior to forming a bump by electroplating, the metal layer exposed at the bottom of a blind via hole functioning as a cathode is half-etched to roughen or slightly depress the surface. Thereby, the adhesion between the bumps to be formed and the metal layer is improved.

【0011】以下、図面を参照して本発明を更に説明す
る。図1〜6は本発明の実施例に係る加工工程を工程順
に模式的に例示する図である。ここでは、被加工基材は
厚さ30μmのポリイミドフィルム1、厚さ18μmの
銅箔2からなる実装用フィルム基材を用いた。
Hereinafter, the present invention will be further described with reference to the drawings. 1 to 6 are diagrams schematically illustrating processing steps according to an embodiment of the present invention in the order of steps. Here, as a substrate to be processed, a film substrate for mounting composed of a polyimide film 1 having a thickness of 30 μm and a copper foil 2 having a thickness of 18 μm was used.

【0012】図1はこの基材のポリイミドフィルム側よ
りレーザ光を照射している図である。本例では、レーザ
照射中は窒素ガスを10リットル/分の割合で照射部に
吹き付けつつ行った。なお、この工程では波長515n
mのパルス発振アルゴンレーザを用いた。
FIG. 1 is a view in which a laser beam is irradiated from the polyimide film side of the substrate. In this example, the laser irradiation was performed while blowing nitrogen gas at a rate of 10 liters / minute onto the irradiation unit. In this step, the wavelength is 515n.
m pulse oscillation argon laser was used.

【0013】図2は、図1で開孔されたブラインドビア
ホール部の断面を示す図である。本例では、ビアホール
底部40μm上部70μmとなっていた。そして、ブラ
インドビアホール側壁部と底部とには厚さ30μm程度
の有機物質残差が付着していた。
FIG. 2 is a view showing a cross section of the blind via hole portion opened in FIG. In this example, the via hole had a bottom of 40 μm and a top of 70 μm. An organic substance residue having a thickness of about 30 μm was adhered to the side wall and the bottom of the blind via hole.

【0014】図3はブラインドビアホール内の有機質残
渣にQswYAGレーザの第2高調波からなるパルスレ
ーザ光を照射し、分解残差物を完全に除去するところを
示した図である。
FIG. 3 is a view showing that an organic residue in a blind via hole is irradiated with a pulsed laser beam composed of the second harmonic of a QswYAG laser to completely remove a decomposition residue.

【0015】図4は有機物質残渣を除去した後のブライ
ンドビアホール部の断面を示した図であり、電子顕微鏡
による観察を行っても残渣の付着は見られず、ブライン
ドビアホール底部の銅層が完全に露出していることが確
認された。
FIG. 4 is a view showing a cross section of the blind via hole after removing the organic substance residue. Even when observed by an electron microscope, no residue is observed and the copper layer at the bottom of the blind via hole is completely removed. It was confirmed that it was exposed.

【0016】図5はブラインドビアホール底部に露出し
ている銅層を塩化鉄溶液によりエッチングして約1μm
の深さの窪みを作った、当該ブラインドビアホール部の
断面図である。なお、窪みの深さを深くすると、深さ方
向のばらつきが大きくなり、銅表面の平滑性が失われる
ため、あまり深くすることは望ましくない。
FIG. 5 shows that the copper layer exposed at the bottom of the blind via hole is etched with an iron chloride solution to about 1 μm.
FIG. 4 is a cross-sectional view of the blind via hole portion, in which a dent having a depth of is formed. When the depth of the depression is increased, the variation in the depth direction increases, and the smoothness of the copper surface is lost.

【0017】図6は、図5のようにできあがったブライ
ンドビアホール内に電気銅メッキ法により銅を析出さ
せ、作成したバンプ部の断面図である。なお、本例では
全てのブラインドビアホールに均一な形状で再現性よく
銅バンプを作成することができた。
FIG. 6 is a sectional view of a bump portion formed by depositing copper by copper electroplating in a blind via hole completed as shown in FIG. In this example, copper bumps could be formed in all the blind via holes in a uniform shape with good reproducibility.

【0018】このようにすれば、得られるバンプと配線
を構成する金属層との密着強度は高くなり、従来法で得
られたものよりはるかに信頼性の高いバンプ付き配線板
が得られる。
In this way, the adhesion strength between the obtained bump and the metal layer constituting the wiring is increased, and a wiring board with bumps which is much more reliable than that obtained by the conventional method can be obtained.

【0019】[0019]

【実施例】次に実施例を用いて本発明をさらに説明す
る。 (従来例、実施例1〜5)デバイスホールを有する厚さ
30μmのポリイミドフィルムに厚さ18μmの銅層が
設けられた幅70mm、長さ100mの銅ポリイミド基
板を用い、該基板の銅箔表面に市販の感光性レジスト
(東京応化製 製品名 PMER)を塗布し、所望の配
線パターンを有するマスクを用いて露光し、現像し、露
出した銅箔部を、塩化鉄溶液を用いてエッチングし、次
いで残存するレジスト層を除去し、配線部を作製した。
Next, the present invention will be further described with reference to examples. (Conventional Example, Examples 1 to 5) A copper polyimide substrate having a width of 70 mm and a length of 100 m in which a copper layer having a thickness of 18 μm was provided on a polyimide film having a thickness of 30 μm and having device holes, and a copper foil surface of the substrate was used. Is coated with a commercially available photosensitive resist (manufactured by Tokyo Ohka, product name: PMER), exposed using a mask having a desired wiring pattern, developed, and the exposed copper foil is etched using an iron chloride solution. Next, the remaining resist layer was removed to form a wiring portion.

【0020】次に、ポリイミド側より、所望の位置にブ
ラインドビアホールを作製すべく、窒素ガスを10リッ
トル/分の割合で照射部に吹き付けつつ、波長515n
mのパルス発振アルゴンレーザを照射し、次いでQsw
YAGレーザの第2高調波からなるパルスレーザ光を照
射した。なお、それぞれのレーザ光の照射時間は、ブラ
インドビアホール1個当たり0.1〜0.3m秒となっ
ている。
Next, in order to form a blind via hole at a desired position from the polyimide side, nitrogen gas is blown onto the irradiation part at a rate of 10 liter / minute, and a wavelength of 515 nm is applied.
m pulsed argon laser and then Qsw
A pulsed laser beam composed of the second harmonic of a YAG laser was applied. The irradiation time of each laser beam is 0.1 to 0.3 msec per blind via hole.

【0021】このようにして1パターン当たり2160
個のブラインドビアホールを作製した。そして、10パ
ターンについて全てのブラインドビアホール内部を電子
顕微鏡により観察したところ、いずれのブラインドビア
ホールも有機物質残渣は見られず、ブラインドビアホー
ル底部の銅層が完全に露出していることが確認された。
Thus, 2160 per pattern
Blind via holes were made. When the insides of all the blind via holes were observed with an electron microscope for the ten patterns, no organic substance residue was found in any of the blind via holes, and it was confirmed that the copper layer at the bottom of the blind via holes was completely exposed.

【0022】なお、ブラインドビアホール部の底部は直
径40μm、上部は直径70μmの逆円錐台となってい
た。
Incidentally, the bottom of the blind via hole had a diameter of 40 μm, and the top had an inverted truncated cone having a diameter of 70 μm.

【0023】次に、これを塩化鉄溶液に浸漬して銅層に
深さ0(従来例)、0.5(実施例1)、0.8(実施
例2)、0.9(実施例3)、3.5(実施例4)、1
0.7(実施例5)各μmの窪みを作製し、電気銅メッ
キをしてバンプを作製した。
Next, this is immersed in an iron chloride solution to form a copper layer having a depth of 0 (conventional example), 0.5 (example 1), 0.8 (example 2), 0.9 (example 2). 3), 3.5 (Example 4), 1
0.7 (Example 5) A depression of each μm was prepared, and electroplated with copper to prepare a bump.

【0024】次に、ポリイミドフィルムをエッチング除
去し、バンプと配線部のみとし、この状態でバンプのシ
ェアを行いバンプと配線部との密着力の確認を行った。
得られた結果を表1に示した。
Next, the polyimide film was removed by etching, leaving only the bumps and the wiring portions. In this state, the bumps were sheared, and the adhesion between the bumps and the wiring portions was checked.
The results obtained are shown in Table 1.

【0025】 表1 ブラインドビアホール シェア強度 備 考 銅配線部の窪みの深さ 0 μm 14.8gf 従来例 0.5μm 30.9gf 実施例1 0.8μm 39.4gf 実施例2 0.9μm 38.8gf 実施例3 3.5μm 40.4gf 実施例4 10.7μm 37.0gf 実施例5 これらの結果から、極僅かな窪みを銅層に設け、その後
電気メッキをしてバンプを形成すれば、従来法で作製し
たバンプより、その接合強度において約2.5倍のバン
プを得ることができた。
Table 1 Blind via hole shear strength Remarks Depth of depression in copper wiring portion 0 μm 14.8 gf Conventional example 0.5 μm 30.9 gf Example 1 0.8 μm 39.4 gf Example 2 0.9 μm 38.8 gf Example 3 3.5 μm 40.4 gf Example 4 10.7 μm 37.0 gf Example 5 From these results, it is possible to form a very small depression in the copper layer and then to perform electroplating to form a bump. It was possible to obtain a bump having a bonding strength of about 2.5 times that of the bump prepared in the above.

【0026】なお、ブラインドビアホール底部銅層に設
ける窪みの深さが10μmと大きくなるとブラインドビ
アホール部の断面が図7のように不均一な深さとなり、
その後行う電気メッキでのコントロールが難しくなる。
When the depth of the recess provided in the copper layer at the bottom of the blind via hole is increased to 10 μm, the cross section of the blind via hole becomes an uneven depth as shown in FIG.
Control by subsequent electroplating becomes difficult.

【0027】(実施例6、7)銅配線部の窪みの深さを
0.8(実施例6)、3.5(実施例7)μmとした以
外は実施例1と同様にしてテープBGA用TABテープ
を100ヶ作製し、これに半導体チップを搭載し、10
0ヶの半導体装置を作成した。この100ヶの半導体装
置をそれぞれ外部回路基板に接合し、それぞれ電気特性
を計ったところいずれも正常であった。
(Embodiments 6 and 7) Tape BGA in the same manner as in Embodiment 1 except that the depth of the depression of the copper wiring portion was set to 0.8 (Example 6) and 3.5 (Example 7) μm. 100 TAB tapes are prepared, and semiconductor chips are mounted on them.
Zero semiconductor devices were produced. Each of the 100 semiconductor devices was bonded to an external circuit board, and the electrical characteristics were measured.

【0028】次に、半導体装置を剥離したところ、いず
れもバンプと外部回路基板との接合面で剥離し、バンプ
と半導体装置内の回路面との境界で剥離したものは見ら
れなかった。
Next, when the semiconductor device was peeled off, none of them peeled off at the joint surface between the bump and the external circuit board, and no peeling was found at the boundary between the bump and the circuit surface inside the semiconductor device.

【0029】[0029]

【発明の効果】以上説明したように本発明によれば、今
までのブラインドビアホール底部金属層とメッキ法によ
り作製したバンプ間の密着力を約2.5倍に増加でき
る。このことより、今まで密着力を得ることが出来なか
ったような微細なブラインドビアホールを必要とする高
密度配線板にも電解メッキによるバンプ形成を行うこと
が出来、高信頼性の高密度配線板を安価に得ることがで
きる。また、本発明を用いて得たより高密度の配線板に
半導体チップを搭載した半導体装置等を回路基板へ実装
しても、バンプ部の密着力不足による電気的不具合は大
きく減少し、信頼性の高い半導体装置が得られる。
As described above, according to the present invention, the adhesion between the conventional metal layer at the bottom of the blind via hole and the bump formed by the plating method can be increased by about 2.5 times. As a result, it is possible to form bumps by electrolytic plating even on a high-density wiring board that requires fine blind via holes, for which it has not been possible to obtain an adhesion force until now. Can be obtained at low cost. Also, even when a semiconductor device or the like having a semiconductor chip mounted on a higher density wiring board obtained by using the present invention is mounted on a circuit board, electrical failure due to insufficient adhesion of the bump portion is greatly reduced, and reliability is improved. A high semiconductor device can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態の加工工程を工程順に示した
模式図であり、基材のポリイミドフィルム側よりレーザ
光を照射している図である。
FIG. 1 is a schematic view showing a processing step of an embodiment of the present invention in the order of steps, and is a view in which laser light is irradiated from a polyimide film side of a substrate.

【図2】本発明の実施形態の加工工程を工程順に示した
模式図であり、図1で開孔されたブラインドビアホール
部の断面を示す図である。
FIG. 2 is a schematic view showing a processing step of the embodiment of the present invention in the order of steps, and is a view showing a cross section of a blind via hole portion opened in FIG. 1;

【図3】本発明の実施形態の加工工程を工程順に示した
模式図であり、ブラインドビアホール内の有機質残渣に
QswYAGレーザの第2高調波からなるパルスレーザ
光を照射し、分解残差物を完全に除去するところを示し
た図である。
FIG. 3 is a schematic diagram showing the processing steps of the embodiment of the present invention in the order of steps, and shows an organic residue in a blind via hole;
FIG. 5 is a diagram showing that a pulsed laser beam composed of a second harmonic of a QswYAG laser is irradiated to completely remove decomposition residues.

【図4】本発明の実施形態の加工工程を工程順に示した
模式図であり、有機物質残渣を除去した後のブラインド
ビアホール部の断面を示した図である。
FIG. 4 is a schematic view showing the processing steps of the embodiment of the present invention in the order of steps, and is a view showing a cross section of a blind via hole portion after removing an organic substance residue.

【図5】本発明の実施形態の加工工程を工程順に示した
模式図であり、ブラインドビアホール底部に露出してい
る銅層を塩化鉄溶液によりエッチングして窪みを作っ
た、当該ブラインドビアホール部の断面図である。
FIG. 5 is a schematic view showing the processing steps of the embodiment of the present invention in the order of steps, wherein the copper layer exposed at the bottom of the blind via hole is etched with an iron chloride solution to form a depression, It is sectional drawing.

【図6】本発明の実施形態の加工工程を工程順に示した
模式図であり、図5のようにできあがったブラインドビ
アホール内に電気銅メッキ法により銅を析出させ、作成
したバンプ部の断面図である。
FIG. 6 is a schematic view showing the processing steps of the embodiment of the present invention in the order of steps, and is a cross-sectional view of a bump portion formed by depositing copper by a copper electroplating method in a blind via hole completed as shown in FIG. It is.

【図7】ブラインドビアホール底部銅基材を10.7μ
mエッチングしたときのバンプ部の断面形状を示す図で
ある。
FIG. 7: 10.7 μm of copper substrate at the bottom of blind via hole
It is a figure which shows the cross-sectional shape of a bump part at the time of m etching.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 有機フィルムと金属層からなる積層フ
ィルムにレーザ光を照射して該有機フィルムに金属層ま
で達するブラインドビアホールを形成し、その後ブライ
ンドビアホールに異なる波長のレーザ光を照射し、ブラ
インドビアホール内の有機物質残渣を除去し、電気メッ
キしてブラインドビアホール内に金属層を充填し、バン
プを形成する方法において、有機物質残渣を除去した
後、ブラインドビアホール底部の金属層をハーフエッチ
ングし、その後に電気メッキ法によりバンプを形成する
ことを特徴とするバンプの形成方法。
1. A laminated film comprising an organic film and a metal layer is irradiated with a laser beam to form a blind via hole reaching the metal layer on the organic film, and then the blind via hole is irradiated with a laser beam having a different wavelength to form a blind via hole. In the method of removing the organic substance residue in the inside, filling the metal layer in the blind via hole by electroplating and forming a bump, after removing the organic substance residue, half-etching the metal layer at the bottom of the blind via hole, and then Forming a bump on the substrate by electroplating.
【請求項2】 ハーフエッチングにより作製する金属
層の窪みの深さが0.5〜10μmである請求項1記載
の方法。
2. The method according to claim 1, wherein the depth of the depression of the metal layer formed by half etching is 0.5 to 10 μm.
【請求項3】 請求項1〜2記載の方法により作成さ
れたバンプを有する配線板。
3. A wiring board having bumps formed by the method according to claim 1.
【請求項4】 請求項3記載の配線板を用いた半導体
装置。
4. A semiconductor device using the wiring board according to claim 3.
JP19118299A 1999-07-06 1999-07-06 Method for formation of bump, wiring board prepared thereby and semiconductor device using the same Pending JP2001024087A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19118299A JP2001024087A (en) 1999-07-06 1999-07-06 Method for formation of bump, wiring board prepared thereby and semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19118299A JP2001024087A (en) 1999-07-06 1999-07-06 Method for formation of bump, wiring board prepared thereby and semiconductor device using the same

Publications (1)

Publication Number Publication Date
JP2001024087A true JP2001024087A (en) 2001-01-26

Family

ID=16270275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19118299A Pending JP2001024087A (en) 1999-07-06 1999-07-06 Method for formation of bump, wiring board prepared thereby and semiconductor device using the same

Country Status (1)

Country Link
JP (1) JP2001024087A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477258B1 (en) * 2002-03-29 2005-03-17 삼성전기주식회사 Method for creating bump and making printed circuit board using the said bump
JP2008147242A (en) * 2006-12-06 2008-06-26 Hitachi Via Mechanics Ltd Laser-beam machining method of printed circuit board
CN110402030A (en) * 2019-07-29 2019-11-01 成都明天高新产业有限责任公司 A kind of manufacturing method and printed circuit board of printed circuit board radiator structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477258B1 (en) * 2002-03-29 2005-03-17 삼성전기주식회사 Method for creating bump and making printed circuit board using the said bump
JP2008147242A (en) * 2006-12-06 2008-06-26 Hitachi Via Mechanics Ltd Laser-beam machining method of printed circuit board
CN110402030A (en) * 2019-07-29 2019-11-01 成都明天高新产业有限责任公司 A kind of manufacturing method and printed circuit board of printed circuit board radiator structure

Similar Documents

Publication Publication Date Title
EP1102525B1 (en) Printed wiring board and method for producing the same
JP3771867B2 (en) Structure having coplanar circuit features and method of making the same
US4842699A (en) Method of selective via-hole and heat sink plating using a metal mask
US7098132B2 (en) Method of manufacturing flexible wiring board
US4995941A (en) Method of manufacture interconnect device
US7670962B2 (en) Substrate having stiffener fabrication method
KR100751984B1 (en) Process for producing electronic component and electronic component
JP2001024087A (en) Method for formation of bump, wiring board prepared thereby and semiconductor device using the same
JP3838800B2 (en) Multilayer printed wiring board manufacturing method
KR100336829B1 (en) Fabricating method of multilayered wiring substrate
US6483074B2 (en) Laser beam system for micro via formation
KR100584003B1 (en) Method for manufacturing stack chip package
JP2000200975A (en) Manufacture of multilayer wiring substrate
JP3362636B2 (en) Method for manufacturing TAB tape carrier
JP3759755B2 (en) How to make raised metal contacts on electrical circuits for permanent connection
JPS6035543A (en) Manufacture of semiconductor device
JPH05226054A (en) Manufacture of anisotropic conductive film
JPH0639961A (en) Method for manufacturing composite-layer base material and anisotropic electrically conductive film using it
JP4122159B2 (en) Manufacturing method of build-up board
JP2016105512A (en) Manufacturing method of wiring board
JP3763666B2 (en) Method for manufacturing printed wiring board
JPH04356993A (en) Manufacture of printed circuit board
JP2968370B2 (en) Manufacturing method of intermediate board for mounting circuit parts
JP4176105B2 (en) Printed wiring board
JPH08186357A (en) Printed wiring board and manufacture thereof