JP2001016051A - Differential amplifier - Google Patents
Differential amplifierInfo
- Publication number
- JP2001016051A JP2001016051A JP11182721A JP18272199A JP2001016051A JP 2001016051 A JP2001016051 A JP 2001016051A JP 11182721 A JP11182721 A JP 11182721A JP 18272199 A JP18272199 A JP 18272199A JP 2001016051 A JP2001016051 A JP 2001016051A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential amplifier
- base
- emitter
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、差動増幅器に関
し、特に、バイポーラトランジスタで構成される差動増
幅器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a differential amplifier, and more particularly, to a differential amplifier composed of bipolar transistors.
【０００２】[0002]
【従来の技術】従来技術のカスコード回路構成の差動増
幅器は、例えば、特開平５−１７５７５６号公報に開示
されている。上述のカスコード回路構成の差動増幅器の
回路構成を示す図３を参照すると、このカスコード回路
構成の差動増幅器は、入力端子３１に直流分を含む信号
が印加されたとき、その直流分を打消すために可変定電
圧源４７の出力を直流分の電圧値として、差動回路構成
のエミッタ接地段のトランジスタ３３，３４で増幅し、
それをカスケード回路構成のベース接地段のトランジス
タ４０，４１で増幅して出力端子４５に出力を得る。2. Description of the Related Art A conventional differential amplifier having a cascode circuit configuration is disclosed, for example, in Japanese Patent Application Laid-Open No. 5-175756. Referring to FIG. 3 showing a circuit configuration of the differential amplifier having the above-described cascode circuit configuration, when a signal including a DC component is applied to the input terminal 31, the differential amplifier having the cascode circuit configuration is configured to apply the DC component. In order to cancel the output, the output of the variable constant voltage source 47 is set as a DC voltage value and amplified by the transistors 33 and 34 in the common emitter stage of the differential circuit configuration.
It is amplified by the transistors 40 and 41 of the cascade circuit configuration and the grounded base stage, and an output is obtained at the output terminal 45.
【０００３】定電圧ダイオード４６の作用によりトラン
ジスタ３４（３３）のベースとトランジスタ４１（４
０）のベースとの間の電圧は一定に保たれるから、トラ
ンジスタ３４（３３）のコレクタ・ベース間の電圧も一
定となる。By the action of the constant voltage diode 46, the base of the transistor 34 (33) and the transistor 41 (4)
Since the voltage between the base and 0) is kept constant, the voltage between the collector and the base of the transistor 34 (33) also becomes constant.
【０００４】その結果、トランジスタ３３，３４の動作
電圧および電流が一定に保たれるので、波形歪（シフ
ト）の発生がない差動増幅器が実現できる。[0004] As a result, since the operating voltage and current of the transistors 33 and 34 are kept constant, a differential amplifier free from waveform distortion (shift) can be realized.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、この回
路では差動トランジスタ（３３，３４）の内、一方のト
ランジスタ（３３）に信号が入力され、他方のトランジ
スタ（３４）の入力は電圧源（４７）で固定され てい
るため、同相入力信号が変動した場合、それに合わせて
電圧源（４７）を調整する必要がある。However, in this circuit, a signal is input to one of the differential transistors (33, 34), and the input of the other transistor (34) is a voltage source (47). ), It is necessary to adjust the voltage source (47) accordingly when the in-phase input signal fluctuates.
【０００６】つまり、電圧源（４７）を調整せずに同相
入力信号のレベルを変えると正常な出力波形が得られな
い問題があった。That is, if the level of the in-phase input signal is changed without adjusting the voltage source (47), there is a problem that a normal output waveform cannot be obtained.
【０００７】また、トランジスタ（４０，４１）のベー
スとトランジスタ（３３，３４）のエミッタ間の電位は
定電圧ダイオード（４６）とトランジスタ（３３，３
４）のベース、エミッタ間電圧との和で決まり、カスコ
ードトランジスタ（４０，４１）のベースと差動トラン
ジスタ（３３，３４）のエミッタ間の電圧を設計上調整
出来ずに最低動作電圧等に適した値に設定出来ない問題
もあった。さらにまた、定電圧ダイオード（４６）によ
る電圧は約５Ｖ〜７Ｖと大きく値が一定のため同相入力
範囲が制限され、かつ最低動作電圧を定電圧ダイオード
（４６）による電圧（５〜７Ｖ）以下に出来ないという
問題もあった。The potential between the bases of the transistors (40, 41) and the emitters of the transistors (33, 34) is constant between the constant voltage diode (46) and the transistors (33, 3).
4) Determined by the sum of the voltage between the base and the emitter, the voltage between the base of the cascode transistor (40, 41) and the emitter of the differential transistor (33, 34) cannot be adjusted by design and is suitable for the minimum operating voltage, etc. There was also a problem that could not be set to the value. Furthermore, the voltage by the constant-voltage diode (46) is as large as about 5V to 7V, and the value is constant, so that the common-mode input range is limited, and the minimum operating voltage is not more than the voltage (5-7V) by the constant-voltage diode (46). There was also a problem that it could not be done.
【０００８】本発明の目的は、これらの問題に鑑み、カ
スコードトランジスタ（４０，４１）のベースと差動ト
ランジスタ（３３，３４）のエミッタ間の電圧を設計上
調整出来る差動増幅器を提供することにある。In view of these problems, an object of the present invention is to provide a differential amplifier capable of adjusting the voltage between the bases of the cascode transistors (40, 41) and the emitters of the differential transistors (33, 34) by design. It is in.
【０００９】[0009]
【課題を解決するための手段】本発明の差動増幅器は、
第１の入力信号をベースに受ける第１のトランジスタ
と、第２の入力信号をベースに受ける第２トランジスタ
と、前記第１のトランジスタのエミッタと前記第２のト
ランジスタのエミッタとを第１の接点に共通接続した第
１の差動回路と、前記第１のトランジスタのコレクタに
エミッタを接続した第３のトランジスタと、前記第２の
トランジスタのコレクタにエミッタを接続した第４のト
ランジスタと、前記第３のトランジスタのベースと前記
第４のトランジスタのベースとを第２の接点に共通接続
した第１のカスコード回路とを有する差動増幅器におい
て、前記第１の接点の電位に連動して前記第２の接点の
電位が所定の電位差を有して動作する構成である。According to the present invention, there is provided a differential amplifier comprising:
A first transistor receiving a first input signal at a base, a second transistor receiving a second input signal at a base, and an emitter of the first transistor and an emitter of the second transistor at a first contact point A first differential circuit commonly connected to the first transistor, a third transistor having an emitter connected to the collector of the first transistor, a fourth transistor having an emitter connected to the collector of the second transistor, And a first cascode circuit in which a base of the third transistor and a base of the fourth transistor are commonly connected to a second contact, wherein the second cascode circuit is connected to the potential of the first contact. Are operated with the potential of the contact having a predetermined potential difference.
【００１０】また、本発明の差動増幅器の前記所定の電
位差は、直流の電位差とすることもできる。またさら
に、本発明の差動増幅器の前記所定の電位差は、一端が
前記第２の接点に接続された第１の抵抗と、前記第１の
抵抗の他端にエミッタが接続されベースが前記第１の接
点に接続されコレクタが接地された第５のトランジスタ
とで構成される第１の定電圧発生回路から生成される構
成とすることもできる。The predetermined potential difference of the differential amplifier according to the present invention may be a DC potential difference. Still further, the predetermined potential difference of the differential amplifier according to the present invention is such that a first resistor having one end connected to the second contact, an emitter connected to the other end of the first resistor, and a base connected to the first resistor. A fifth constant transistor connected to one contact and having a collector grounded may be generated from a first constant voltage generating circuit.
【００１１】さらに、本発明の差動増幅器の前記第１の
入力信号と前記第２の入力信号は、同相の信号であり、
本発明の差動増幅器の前記第１のトランジスタ乃至前記
４のトランジスタは、ＮＰＮトランジスタである構成と
することもできる。Further, the first input signal and the second input signal of the differential amplifier of the present invention are in-phase signals,
The first to fourth transistors of the differential amplifier according to the present invention may be configured as NPN transistors.
【００１２】またさらに、本発明の差動増幅器の前記第
５のトランジスタは、ＰＮＰトランジスタでと構成で
き、本発明の差動増幅器の前記所定の電位差は、アノー
ドが前記第２の接点に接続されたダイオードと、前記ダ
イオードのカソードにエミッタが接続されベースが前記
第１の接点に接続されコレクタが接地された第６のトラ
ンジスタとで構成される第２の定電圧発生回路から生成
される構成とすることもでき、本発明の差動増幅器の前
記第６のトランジスタは、ＰＮＰトランジスタの構成と
することもできる。Still further, the fifth transistor of the differential amplifier of the present invention can be constituted by a PNP transistor, and the predetermined potential difference of the differential amplifier of the present invention is such that the anode is connected to the second contact. And a sixth constant voltage generating circuit comprising a sixth transistor having an emitter connected to the cathode of the diode, a base connected to the first contact, and a collector grounded. The sixth transistor of the differential amplifier according to the present invention may be configured as a PNP transistor.
【００１３】[0013]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。本発明の第１の実施の形態
の差動増幅器の回路図を図１に示す。Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows a circuit diagram of the differential amplifier according to the first embodiment of the present invention.
【００１４】図１を参照すると、本発明の第１の実施の
形態の差動増幅器は、トランジスタ（６、７）、定電流
源（５）およびび抵抗（１０、１１）からなる差動増幅
回路を備える。Referring to FIG. 1, a differential amplifier according to a first embodiment of the present invention is a differential amplifier comprising transistors (6, 7), a constant current source (5), and resistors (10, 11). Circuit.
【００１５】さらに、本発明の第１の実施の形態の差動
増幅器は、トランジスタ（８、９）を付加したカスコー
ド回路を備える。Further, the differential amplifier according to the first embodiment of the present invention includes a cascode circuit to which transistors (8, 9) are added.
【００１６】また、差動トランジスタ（６、７）のエミ
ッタにＰＮＰトランジスタ（１４）のベースが接続さ
れ、そのエミッタは抵抗（１３）を介してカスコード回
路を構成するトランジスタ（８，９）のベースとバイア
スの電流源（１２）に接続されている。The base of a PNP transistor (14) is connected to the emitters of the differential transistors (6, 7), and the emitter is connected via a resistor (13) to the bases of transistors (8, 9) forming a cascode circuit. And a bias current source (12).
【００１７】ＰＮＰトランジスタ（１４）のコレクタは
接地電位に接続しているが、ＰＮＰトランジスタ（１
４）のベースより低い電位であれば良い。The collector of the PNP transistor (14) is connected to the ground potential.
It is sufficient that the potential is lower than the base of 4).
【００１８】なお、同様の考えでＰＮＰ入力型で構成し
ても同様の効果が得られる。It should be noted that a similar effect can be obtained even if a PNP input type is used in the same manner.
【００１９】次に、本発明の第１の実施の形態の差動増
幅器の動作を説明する。Next, the operation of the differential amplifier according to the first embodiment of the present invention will be described.
【００２０】この差動増幅器の端子１，２に印加される
同相入力信号をＶｉｎ、電流源（１２）による電流をＩ
１２とすると、トランジスタ（８，９）のベース電位Ｖ
Ｂ、トランジスタ（８，９）及びトランジスタ（６，
７）のコレクタ、エミッタ間電圧ＶＣＥ（６，７）は次
式となる。トランジスタ（８，９）のベース電位ＶＢ
は、 ＶＢ（８，９）＝Ｖｉｎ−ＶＢＥ（６，７）＋ＶＢＥ（１４）＋Ｉ１２×Ｒ１３ となり、ほぼ、Ｖｉｎ＋Ｉ１２×Ｒ１３−−−（式１） となる。The common-mode input signal applied to the terminals 1 and 2 of this differential amplifier is Vin, and the current from the current source (12) is I
12, the base potential V of the transistors (8, 9)
B, transistors (8, 9) and transistor (6,
The collector-emitter voltage VCE (6, 7) of 7) is expressed by the following equation. Base potential VB of transistors (8, 9)
VB (8,9) = Vin−VBE (6,7) + VBE (14) + I12 × R13, which is approximately Vin + I12 × R13 (formula 1).
【００２１】また、トランジスタ（８，９）及びトラン
ジスタ（６，７）のコレクタ、エミッタ間電圧ＶＣＥ
（６，７）は、 ＶＣＥ（６，７）＝（（ＶＢＥ（１４）＋Ｉ１２×Ｒ１３）−ＶＢＥ（８，９） となり、ほぼ、Ｉ１２×Ｒ１３ −−−（式２） となる。The voltage VCE between the collector and the emitter of the transistor (8, 9) and the transistor (6, 7)
(6,7) becomes VCE (6,7) = ((VBE (14) + I12 × R13) −VBE (8,9), and becomes almost I12 × R13 (formula 2).
【００２２】従って、トランジスタ（６，７）のコレク
タ、エミッタ間電圧ＶCＥ（６，７）は、常に （Ｉ１２
×Ｒ１３）の電圧に保たれる。Therefore, the voltage VCE (6, 7) between the collector and the emitter of the transistor (6, 7) is always (I12
× R13).
【００２３】この電圧（Ｉ１２×Ｒ１３）をＶＣＥ（Ｓ
ＡＴ）（ほぼ、０．２Ｖ）以上に設定するとトランジス
タ（６、７）は同相入力信号Ｖｉｎを変動させても飽和
しない。This voltage (I12 × R13) is converted to VCE (S
AT) (approximately 0.2 V) or more, the transistors (6, 7) do not saturate even if the common-mode input signal Vin is changed.
【００２４】ＶＣＥ（６，７）は、定電流Ｉ１２と抵抗
Ｒ１３ により自由に設定可能であり、低電圧動作時に
も適した値に設定できる。VCE (6, 7) can be freely set by the constant current I12 and the resistor R13, and can be set to a value suitable for low voltage operation.
【００２５】そしてトランジスタ（８，９）のベース電
位ＶＢ（８，９）は、常に同相入力信号Ｖｉｎより電圧
（Ｉ１２×Ｒ１３）だけ高い電位に保たれる。The base potential VB (8, 9) of the transistor (8, 9) is always maintained at a potential higher by the voltage (I12 × R13) than the common-mode input signal Vin.
【００２６】また、この状態で入力信号が差動であって
もトランジスタ（６、７）のエミッタ電位は、端子１、
２に印加される入力信号の高い方に依存するため同じ効
果を保つ事が出来る。In this state, even if the input signal is differential, the emitter potentials of the transistors (6, 7) remain at terminal 1,
2 can maintain the same effect because it depends on the higher one of the input signals applied to the input signal 2.
【００２７】カスコードトランジスタ（８、９）のベー
ス電位はトランジスタ（８、９）が飽和しない様に、下
記の電位以下に設定する必要が有る。なお、電流Ｉ（１
０、１１）は抵抗Ｒ（１０，１１）に流れる電流で、そ
の最大値は定電流源（５）による電流値である。 ＶＢ（８，９）≦ＶＣＣ−Ｉ（１０、１１）×Ｒ（１０，１１）−−（式３） 上述した様に、差動トランジスタ（６，７）のコレク
タ、エミッタ間電圧ＶＣＥ（６，７）は常に 一定に保
たれ、カスコードトランジスタ（８，９）のベース電位
ＶＢ（８，９）は常に同相入力信号Ｖｉｎより電圧（Ｉ
１２×Ｒ１４）だけ高い電位に保たれるため、同相入力
信号Ｖｉｎは（式１）、（式３）より下記の電位まで上
げる事が出来る。 Ｖｉｎ≦ＶＣＣ−Ｉ（１０、１１）×Ｒ（１０，１１）−Ｉ１２×Ｒ１４−−（ 式４） 従って、差動回路をフルスイングさせずに、差動入力信
号の振幅の調整で出力振幅（ Ｉ（１０、１１）×Ｒ
（１０，１１））を小さくした場合は、その変動量だけ
更に同相入力信号Ｖｉｎを上げることが可能となる。The base potential of the cascode transistors (8, 9) must be set to the following potential or lower so that the transistors (8, 9) do not saturate. Note that the current I (1
0, 11) is a current flowing through the resistor R (10, 11), and its maximum value is a current value by the constant current source (5). VB (8,9) ≦ VCC-I (10,11) × R (10,11)-(Equation 3) As described above, the collector-emitter voltage VCE (6) of the differential transistor (6,7) , 7) is always kept constant, and the base potential VB (8, 9) of the cascode transistor (8, 9) is always higher than the common-mode input signal Vin by the voltage (I
Since the potential is kept high by (12 × R14), the in-phase input signal Vin can be raised to the following potential from (Equation 1) and (Equation 3). Vin ≦ VCC−I (10, 11) × R (10, 11) −I12 × R14 (Equation 4) Therefore, the output amplitude is adjusted by adjusting the amplitude of the differential input signal without causing the differential circuit to swing fully. (I (10,11) × R
When (10, 11)) is reduced, the common-mode input signal Vin can be further increased by the amount of the change.
【００２８】即ち、同相入力範囲を大きく取る事が出来
る。That is, a large common-mode input range can be obtained.
【００２９】次に、本発明の第２の実施の形態の差動増
幅器を説明する。Next, a description will be given of a differential amplifier according to a second embodiment of the present invention.
【００３０】本発明の第２の実施の形態の差動増幅器
は、第１の実施の形態の構成の抵抗１３をダイオード２
３に置き換えた以外は、その構成は同じで、同一参照符
号を付してある。In the differential amplifier according to the second embodiment of the present invention, the resistor 13 having the configuration of the first embodiment is connected to the diode 2
The configuration is the same, except that it has been replaced by 3, and is given the same reference numeral.
【００３１】また、図２に示すように、抵抗１３の代わ
りにダイオード（２３）を順バイアスとなる様に接続た
場合、（式４）は下記の様になり同様の効果が得られ
る。As shown in FIG. 2, when a diode (23) is connected so as to have a forward bias instead of the resistor 13, (Equation 4) becomes as follows, and the same effect is obtained.
【００３２】この場合、ダイオード（２３）の電圧降下
ＶＤｉは、約０．７Ｖであので、同相入力信号Ｖｉｎは
下記レベルまで上げる事が出来る。In this case, since the voltage drop VDi of the diode (23) is about 0.7 V, the common-mode input signal Vin can be raised to the following level.
【００３３】その理由は次式のようになるからである。 Ｖｉｎ≦ＶＣＣ−Ｉ（１０、１１）×Ｒ（１０，１１）−ＶＤｉ−−（式５）The reason is as follows. Vin ≦ VCC-I (10,11) × R (10,11) −VDi− (Equation 5)
【００３４】[0034]
【発明の効果】以上の説明により、本発明の差動増幅器
は、カスコードトランジスタのベース端子と差動トラン
ジスタのエミッタ間に電圧源を設け、差動トランジスタ
ペアのエミッタ電位にカスコードトランジスタのベース
電位が連動することを特徴とする。As described above, in the differential amplifier of the present invention, the voltage source is provided between the base terminal of the cascode transistor and the emitter of the differential transistor, and the base potential of the cascode transistor is set to the emitter potential of the differential transistor pair. It is characterized by interlocking.
【００３５】差動トランジスタ（６、７）、カスコード
トランジスタ（８，９）、及び抵抗（１０、１１）、定
電流源（５）からなる差動増幅器に対し、本発明に従っ
て、電流源（１２）をカスコードトランジスタ（８，
９）のベースと電源（ＶＣＣ）との間に設け、抵抗（１
３）とＰＮＰトランジスタ（１４）による電圧源をカス
コードトランジスタ（８，９）のベースと差動トランジ
スタ（６、７）のエミッタ間に設けている。In accordance with the present invention, a differential amplifier comprising a differential transistor (6, 7), a cascode transistor (8, 9), a resistor (10, 11) and a constant current source (5) is used in accordance with the present invention. ) With cascode transistors (8,
9) between the base and the power supply (VCC),
The voltage source of 3) and the PNP transistor (14) is provided between the base of the cascode transistor (8, 9) and the emitter of the differential transistor (6, 7).
【００３６】抵抗（１３）とＰＮＰトランジスタ（１
４）は、差動トランジスタ（６，７）のエミッタとカス
コードトランジスタ（８，９）のベース間を一定の電位
に保ち、端子１、２に印加される同相入力信号のレベル
が変化した場合、同量がカスコードトランジスタ（８，
９）のベース電位を変化させるように働く。The resistor (13) and the PNP transistor (1
4) keeps a constant potential between the emitters of the differential transistors (6, 7) and the bases of the cascode transistors (8, 9), and when the level of the in-phase input signal applied to the terminals 1 and 2 changes, The same amount of cascode transistors (8,
It works to change the base potential of 9).
【００３７】従って、差動トランジスタ（６，８）のコ
レクタ、エミッタ間の電位を一定値に設定する事がで
き、差動トランジスタ（６，８）の飽和により不動作と
なる範囲を小さく出来るため、回路変更せずに同相入力
範囲を出力振幅に応じて大きくすることが出来る効果が
ある。即ち、回路変更せずに、出力振幅を小さくする
程、同相入力範囲が自動的に広がるという効果が有る。Therefore, the potential between the collector and the emitter of the differential transistor (6, 8) can be set to a constant value, and the range in which the differential transistor (6, 8) becomes inoperative due to saturation can be reduced. This has the effect that the common-mode input range can be increased in accordance with the output amplitude without changing the circuit. That is, there is an effect that the common-mode input range is automatically expanded as the output amplitude is reduced without changing the circuit.
【図１】本発明の第１の実施の形態の差動増幅器の回路
図である。FIG. 1 is a circuit diagram of a differential amplifier according to a first embodiment of the present invention.
【図２】本発明の第２の実施の形態の差動増幅器の回路
図である。FIG. 2 is a circuit diagram of a differential amplifier according to a second embodiment of the present invention.
【図３】従来の差動増幅器の回路図である。FIG. 3 is a circuit diagram of a conventional differential amplifier.
１，２，３，４，３１，４５ 端子 ５，１２，３５ 定電流源 ６，７，８，９，３３，３４，４０，４１ ＮＰＮト
ランジスタ １０，１１，１３，３２，３６，３７，３８，３９，４
２，４３，４４ 抵抗 １４ ＰＮＰトランジスタ ２３，４６ ダイオード １５，２５ 定電圧回路1, 2, 3, 4, 31, 45 terminal 5, 12, 35 constant current source 6, 7, 8, 9, 33, 34, 40, 41 NPN transistor 10, 11, 13, 32, 36, 37, 38 , 39,4
2,43,44 Resistance 14 PNP transistor 23,46 Diode 15,25 Constant voltage circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 水上 義彦 神奈川県川崎市中原区小杉町一丁目403番 53 日本電気アイシーマイコンシステム株 式会社内 Ｆターム(参考） 5J066 AA01 AA12 CA98 FA02 HA08 HA19 HA25 KA05 KA11 MA17 MA21 ND01 ND11 ND22 ND23 PD02 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Yoshihiko Mizukami 53-403 Kosugi-cho, Nakahara-ku, Kawasaki-shi, Kanagawa 53 F-term in NEC Icy Microcomputer Systems Co., Ltd. 5J066 AA01 AA12 CA98 FA02 HA08 HA19 HA25 KA05 KA11 MA17 MA21 ND01 ND11 ND22 ND23 PD02
Claims (8)
トランジスタと、第２の入力信号をベースに受ける第２
トランジスタと、前記第１のトランジスタのエミッタと
前記第２のトランジスタのエミッタとを第１の接点に共
通接続した第１の差動回路と、前記第１のトランジスタ
のコレクタにエミッタを接続した第３のトランジスタ
と、前記第２のトランジスタのコレクタにエミッタを接
続した第４のトランジスタと、前記第３のトランジスタ
のベースと前記第４のトランジスタのベースとを第２の
接点に共通接続した第１のカスコード回路とを有する差
動増幅器において、前記第１の接点の電位に連動して前
記第２の接点の電位が所定の電位差を有して動作するこ
とを特徴とする差動増幅器。1. A first transistor receiving a first input signal at a base, and a second transistor receiving a second input signal at a base.
A transistor, a first differential circuit in which an emitter of the first transistor and an emitter of the second transistor are commonly connected to a first contact, and a third circuit in which an emitter is connected to a collector of the first transistor , A fourth transistor having an emitter connected to the collector of the second transistor, and a first transistor having the base of the third transistor and the base of the fourth transistor commonly connected to a second contact. A differential amplifier having a cascode circuit, wherein the potential of the second contact operates with a predetermined potential difference in conjunction with the potential of the first contact.
る請求項１記載の差動増幅器。2. The differential amplifier according to claim 1, wherein the predetermined potential difference is a DC potential difference.
接点に接続された第１の抵抗と、前記第１の抵抗の他端
にエミッタが接続されベースが前記第１の接点に接続さ
れコレクタが接地された第５のトランジスタとで構成さ
れる第１の定電圧発生回路から生成される請求項１また
は２記載の差動増幅器。3. The predetermined potential difference includes a first resistor having one end connected to the second contact, an emitter connected to the other end of the first resistor, and a base connected to the first contact. 3. The differential amplifier according to claim 1, wherein said differential amplifier is generated from a first constant voltage generating circuit comprising a grounded fifth transistor and a collector.
号は、同相の信号である請求項１，２または３記載の差
動増幅器。4. The differential amplifier according to claim 1, wherein said first input signal and said second input signal are in-phase signals.
ランジスタは、ＮＰＮトランジスタである請求項１，
２，３または４記載の差動増幅器。5. The transistor according to claim 1, wherein the first to fourth transistors are NPN transistors.
5. The differential amplifier according to 2, 3, or 4.
ンジスタである請求項３，４または５記載の差動増幅
器。6. The differential amplifier according to claim 3, wherein said fifth transistor is a PNP transistor.
２の接点に接続されたダイオードと、前記ダイオードの
カソードにエミッタが接続されベースが前記第１の接点
に接続されコレクタが接地された第６のトランジスタと
で構成される第２の定電圧発生回路から生成される請求
項１，２または５記載の差動増幅器。7. The predetermined potential difference includes a diode having an anode connected to the second contact, a diode having an emitter connected to the cathode of the diode, a base connected to the first contact, and a collector grounded. The differential amplifier according to claim 1, 2 or 5, wherein the differential amplifier is generated from a second constant voltage generating circuit including six transistors.
ンジスタである請求項４，５または７記載の差動増幅
器。8. The differential amplifier according to claim 4, wherein said sixth transistor is a PNP transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11182721A JP2001016051A (en) | 1999-06-29 | 1999-06-29 | Differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11182721A JP2001016051A (en) | 1999-06-29 | 1999-06-29 | Differential amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001016051A true JP2001016051A (en) | 2001-01-19 |
Family
ID=16123292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11182721A Withdrawn JP2001016051A (en) | 1999-06-29 | 1999-06-29 | Differential amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001016051A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081603A (en) * | 2005-09-13 | 2007-03-29 | New Japan Radio Co Ltd | Differential amplification circuit |
-
1999
- 1999-06-29 JP JP11182721A patent/JP2001016051A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081603A (en) * | 2005-09-13 | 2007-03-29 | New Japan Radio Co Ltd | Differential amplification circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713167B2 (en) | Comparator | |
| US5907262A (en) | Folded-cascode amplifier stage | |
| US5774019A (en) | Low distortion differential amplifier circuit | |
| US4797629A (en) | Wide range operational amplifier input stage | |
| US7501893B2 (en) | Variable gain amplifier circuit | |
| JPH08237054A (en) | Gain variable circuit | |
| JP2000244261A (en) | Signal input circuit and variable gain amplifier using the same | |
| JPH1197774A (en) | Output circuit device | |
| JPH11205047A (en) | Transimpedance amplifier for optical receiver | |
| JPH10190375A (en) | Operationnal amplifier circuit | |
| JP2001016051A (en) | Differential amplifier | |
| JPH0226815B2 (en) | ||
| KR100394301B1 (en) | Btl amplifier circuit | |
| US5021744A (en) | Differential amplifier with differential or single-ended output | |
| JP3733188B2 (en) | Power Amplifier | |
| JP2623954B2 (en) | Variable gain amplifier | |
| JP2902277B2 (en) | Emitter follower output current limiting circuit | |
| JPH0212049B2 (en) | ||
| JPH063868B2 (en) | Differential type comparator circuit | |
| JPH0258911A (en) | Power amplifier circuit | |
| KR830001979B1 (en) | Power amplification circuit | |
| JPH10303655A (en) | Amplifier circuit | |
| JPH04329707A (en) | Gain switching amplifier | |
| JPS63304706A (en) | Limiter amplifier circuit | |
| JPS6141161B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |