JP2001015514A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JP2001015514A
JP2001015514A JP11185620A JP18562099A JP2001015514A JP 2001015514 A JP2001015514 A JP 2001015514A JP 11185620 A JP11185620 A JP 11185620A JP 18562099 A JP18562099 A JP 18562099A JP 2001015514 A JP2001015514 A JP 2001015514A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
repair
short
foreign matter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11185620A
Other languages
Japanese (ja)
Inventor
Satoshi Okada
岡田  聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11185620A priority Critical patent/JP2001015514A/en
Publication of JP2001015514A publication Critical patent/JP2001015514A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To improve a yield and quality by correcting a fault caused in the course of a manufacturing process. SOLUTION: In the manufacturing method, conductive layers 201 and 202 or/and semiconductor layers 203, 204 and 205 are formed to form a desired pattern. In this case, a step of inspecting at least one of short circuit and foreign matter deposition at the time of ending the deposition or patterning of the conductive layers or/and semiconductor layers prior to formation of a protective film and irradiating a laser beam on the detected short-circuited location or/and foreign matter deposited location is carried out at least once.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に係わり、特に導電層、半導体層の少なくとも一方を
成膜し、所望のパターンに形成する半導体装置の製造方
法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which at least one of a conductive layer and a semiconductor layer is formed into a desired pattern.

【0002】[0002]

【従来の技術】従来、レントゲン写真においては、フィ
ルムレス化の方向に技術が進んでおり、X線を直接読み
取り、デジタル処理するX線エリアセンサーが開発され
ている。
2. Description of the Related Art Conventionally, in radiography, the technology has been advanced in the direction of filmlessness, and an X-ray area sensor for directly reading X-rays and performing digital processing has been developed.

【0003】図5〜図8は、従来のX線エリアセンサー
の製造工程を示す図であり、各図において、(a)は平
面図を示し、(b)は断面図を示す。
FIGS. 5 to 8 are views showing the steps of manufacturing a conventional X-ray area sensor, wherein (a) shows a plan view and (b) shows a cross-sectional view.

【0004】まず、洗浄されたガラス基板200に下部
電極に相当するCrなどからなる電極材料を成膜工程に
よって堆積させた後、レジスト塗布、露光、現像、エッ
チング、レジスト剥離工程を行って、ゲートバイアス配
線201、センサー電極202を形成する(図5
(a),(b))。
First, an electrode material made of Cr or the like corresponding to a lower electrode is deposited on a cleaned glass substrate 200 by a film forming process, and then a resist coating, exposure, development, etching, and resist removing processes are performed to form a gate. Form the bias wiring 201 and the sensor electrode 202 (FIG. 5)
(A), (b)).

【0005】次に、そのパターン上に絶縁層を含む3種
類のアモルファスシリコン層を重ねて堆積し、図6のパ
ターンを形成する。すなわち、SiN:H等からなる絶
縁層203、a−Si:H(水素化アモルファスシリコ
ン)等からなる半導体層204、n+ 層等からなるオー
ミックコンタクト層205を重ねて堆積し、パターン化
を行う。
Next, three types of amorphous silicon layers including an insulating layer are overlaid and deposited on the pattern to form the pattern shown in FIG. That is, an insulating layer 203 made of SiN: H or the like, a semiconductor layer 204 made of a-Si: H (hydrogenated amorphous silicon) or the like, and an ohmic contact layer 205 made of an n + layer or the like are stacked and deposited to perform patterning. .

【0006】それらアモルファスシリコン層203,2
04,205に、上下電極の導通を取るためのコンタク
トホールを開け、次にAlなどからなる上部電極層を堆
積し、下部電極と同様に、レジスト塗布、露光、現像、
エッチング、レジスト剥離工程を行って図7のパターン
を形成する。206は信号配線、207はバイアス線、
208はTFTのドレイン電極、209はセンサー電極
とドレイン電極の導通を取るためのコンタクトホール部
である。
The amorphous silicon layers 203 and 2
At 04 and 205, contact holes for making the upper and lower electrodes conductive are opened, and then an upper electrode layer made of Al or the like is deposited, and resist coating, exposure, development,
The pattern of FIG. 7 is formed by performing an etching and a resist stripping process. 206 is a signal line, 207 is a bias line,
Reference numeral 208 denotes a drain electrode of the TFT, and reference numeral 209 denotes a contact hole for establishing conduction between the sensor electrode and the drain electrode.

【0007】その後、不要なアモルファスシリコン部を
除去する素子間分離工程を行って、最後にSiN:Hな
どからなる保護用の絶縁層210を堆積し、電極取り出
し部をパターンニングによってむき出しにして図8のパ
ターンを形成する。
After that, a device isolation process for removing unnecessary amorphous silicon portions is performed, and finally a protective insulating layer 210 made of SiN: H or the like is deposited, and the electrode extraction portion is exposed by patterning. 8 are formed.

【0008】この状態で光センサーとしての機能を有す
ることになるため、ここで電気検査を行い、電気的な不
良箇所を顕微鏡観察してレーザーリペアができる場所に
ついてのみリペアを実施している。
In this state, the optical sensor has a function as an optical sensor. Therefore, an electrical inspection is performed here, an electrically defective portion is observed with a microscope, and repair is performed only at a location where laser repair can be performed.

【0009】図9〜図12は、上記各工程毎に発生する
不良原因の代表的なモードを示している。図9は、下電
極パターンニングした後に、発生する不良原因を示す図
である。302は隣接した電極間がショートしているモ
ード、301は下電極に混入した異物によってこの上部
に形成する3種のアモルファスSi層のカバレッジを悪
くして上下電極間をショートしてしまう可能性のあるモ
ードである。
FIG. 9 to FIG. 12 show typical modes of the cause of failure which occur in each of the above-mentioned steps. FIG. 9 is a diagram showing the causes of defects that occur after the lower electrode is patterned. Numeral 302 denotes a mode in which adjacent electrodes are short-circuited. Numeral 301 denotes a possibility that foreign matter mixed in the lower electrode may deteriorate the coverage of the three types of amorphous Si layers formed thereon and cause short-circuiting between the upper and lower electrodes. There is a certain mode.

【0010】図10は、3種のアモルファスシリコンを
堆積した後に発生する不良原因を示す図である。303
はアモルファスシリコン中に混入した異物によってアモ
ルファスシリコンのカバレッジを悪くして上下電極間を
ショートしてしまう可能性のあるモードである。
FIG. 10 is a diagram showing the causes of defects that occur after depositing three types of amorphous silicon. 303
Is a mode in which the foreign matter mixed in the amorphous silicon may deteriorate the coverage of the amorphous silicon and cause a short circuit between the upper and lower electrodes.

【0011】図11は、上部電極を形成した後に発生す
る不良原因を示す図である。304は隣接した電極間が
ショートしているモードである。
FIG. 11 is a diagram showing the causes of defects that occur after forming the upper electrode. Reference numeral 304 denotes a mode in which adjacent electrodes are short-circuited.

【0012】図12は、素子間分離工程を行い、その上
から保護用の絶縁膜を堆積した後に発生する不良原因を
示す図である。305は異物によって上下の電極間がシ
ョートしているモードである。
FIG. 12 is a diagram showing the causes of defects that occur after performing an element isolation step and depositing a protective insulating film thereon. Reference numeral 305 denotes a mode in which the upper and lower electrodes are short-circuited by a foreign substance.

【0013】図13はレーザーリペア対象部を示す図で
ある。図中、401〜404で示す部分でリペアを実施
している。401で示す部分でのリペアは、上述した3
01,303,305の異物モードの内、発生場所がT
FT部及びセンサー部にあるときに可能である。402
〜404で示す部分でのリペアは301,303,30
5の異物モードの内、発生場所が下電極のゲート線と上
電極の信号線とのクロス部にある場合にセットで実施し
ているものである。
FIG. 13 is a diagram showing a laser repair target portion. In the figure, repairs are performed at portions indicated by 401 to 404. The repair at the portion indicated by 401 is the above-mentioned 3
01, 303, and 305, the occurrence location is T
This is possible when in the FT section and the sensor section. 402
Repairs at parts indicated by reference numerals 404 to 301 are 301, 303, and 30.
Among the five foreign substance modes, the set is performed when the generation place is at the crossing point between the gate line of the lower electrode and the signal line of the upper electrode.

【0014】従って、401で示す部分でのリペアを実
施すると、そのビットは単独の点欠陥となり、402〜
404を実施すればその信号線は単独の線欠陥となって
しまう。これらの単独点欠陥、単独線欠陥は画像処理を
施すことによって、パネル性能を確保している。
Therefore, when the repair is performed at the portion indicated by 401, the bit becomes a single point defect, and
If 404 is performed, the signal line becomes a single line defect. Panel performance is ensured by performing image processing on these single point defects and single line defects.

【0015】このように、限定した場所に発生する不良
モードについては後でリペアを実施して歩留まりを確保
しているが、上述した以外の場所で発生している異物
や、302や304のような同層間のショートモードに
ついては、センサー特性上もしくは、信頼性上の問題が
存在し、不良品となっている。
As described above, for a failure mode that occurs in a limited place, repair is performed later to secure the yield. However, a foreign substance that occurs in a place other than the above-described places, or a defect such as 302 or 304 is generated. The short mode between the same layers has a problem in sensor characteristics or reliability, and is a defective product.

【0016】[0016]

【発明が解決しようとする課題】上述した従来のリペア
方法によると、以下に示すような課題があった。 (1)リペア後の点もしくは線欠陥の画像処理に手間と
コストがかかってしまうことは勿論、センサーの解像度
をさらに上げていく際に足かせとなる可能性がある。 (2)図13に示すように最上の保護層がリペアにより
なくなることによって、上部からの水の進入を抑えるた
めの構成が必要となってくる。そのためコスト的にも高
いものとなってしまう。 (3)302,304等の同層電極間のショート部をリ
ペアすることができない(歩留まりが上がらない)。
According to the above-described conventional repair method, there are the following problems. (1) It takes time and cost to perform the image processing of the point or the line defect after the repair, and it may be a hindrance when further increasing the resolution of the sensor. (2) As shown in FIG. 13, since the uppermost protective layer is removed by repair, a structure for suppressing water from entering from above is required. Therefore, the cost is high. (3) It is not possible to repair a short-circuit portion between the same-layer electrodes such as 302 and 304 (the yield does not increase).

【0017】そこで、本発明は、上記の課題を解決する
ために、上記X線エリアセンサーのような半導体装置の
製造歩留まりを向上させ、コストを下げ、さらには性能
を上げるための製造方法を提供することを目的とする。
In order to solve the above-mentioned problems, the present invention provides a manufacturing method for improving the manufacturing yield, reducing the cost, and further improving the performance of a semiconductor device such as the X-ray area sensor. The purpose is to do.

【0018】[0018]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、導電層又は/及び半導体層を成膜し、所望の
パターンに形成する半導体装置の製造方法において、保
護層形成前の前記導電層又は/及び前記半導体層の、堆
積又はパターンニング終了時のショート、異物付着の少
なくとも一方の検査を行い、検出されたショート箇所又
は/及び異物付着箇所にレーザー光を照射する工程を、
少なくとも1回行うことを特徴とする。
According to a method of manufacturing a semiconductor device of the present invention, a method of manufacturing a semiconductor device in which a conductive layer and / or a semiconductor layer is formed into a desired pattern is provided. A step of performing at least one of inspection of the conductive layer or / and the semiconductor layer, a short circuit at the end of deposition or patterning, and adhesion of foreign matter, and irradiating the detected short spot or / and foreign matter adhesion place with laser light;
It is characterized in that it is performed at least once.

【0019】本発明は、保護層形成前の各層の堆積もし
くはパターンニング終了時に少なくとも一回、光学画像
の読み取り等によって検査を行い、電極層間のショート
部、もしくは異物付着部にレーザー光を照射することに
よって修正するものである。そして、好ましくはその後
洗浄して次工程に流す。これによって、X線エリアセン
サー等の半導体装置の歩留まりの向上、コストダウン、
さらには性能の向上が図れる。
According to the present invention, an inspection is performed by reading an optical image or the like at least once at the end of deposition or patterning of each layer before formation of the protective layer, and a laser beam is irradiated to a short-circuit portion between electrode layers or a foreign-material adhering portion. It will be corrected by doing so. Then, it is preferably washed and then flowed to the next step. As a result, the yield of semiconductor devices such as X-ray area sensors can be improved, costs can be reduced,
Further, the performance can be improved.

【0020】[0020]

【発明の実施の形態】以下、本発明の実施形態について
図面を用いて詳細に説明する。なお、以下の図1〜図4
に示す各構成部材において、図5〜図8と同一構成部材
においては同一符号を付する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In addition, the following FIGS.
, The same reference numerals are given to the same components as those in FIGS. 5 to 8.

【0021】[実施形態1]図1は、図9で説明した下
部電極層形成後に発生する不良モードのリペア後の外観
図である。下部電極層をパターンニングして、ゲートバ
イアス201,センサー電極202を形成した後に、ラ
インセンサー等の光電変換素子によって画像を取り込
み、画像処理をかけて異物及びパターンショート部を検
出する。
[Embodiment 1] FIG. 1 is an external view of a defective mode occurring after the formation of the lower electrode layer described with reference to FIG. 9 after repair. After the lower electrode layer is patterned to form the gate bias 201 and the sensor electrode 202, an image is captured by a photoelectric conversion element such as a line sensor, and image processing is performed to detect a foreign substance and a pattern short.

【0022】この欠陥情報及びパネル内の位置をリペア
機に連動させて位置合わせし、欠陥部を再度検出しなが
らアライメントを行ってレーザーを照射する。102は
隣接の配線のショートモード302をリペアした後のも
のである。この場合、余分な配線を全域にわたりリペア
できるだけのパワーをかける。例えば、配線層がCrで
厚みが1000Åの場合、波長355nmのYAGレー
ザー光を用いた場合、スポット径30μmのエリアに
1.4mJの出力パルス光を5〜20shotほど照射
すると完全に配線層まで除去が可能である。
The defect information and the position in the panel are aligned with each other in conjunction with a repair machine, and the laser is irradiated by performing alignment while detecting the defective portion again. Reference numeral 102 denotes a state after the short mode 302 of the adjacent wiring is repaired. In this case, power is applied to repair the extra wiring over the entire area. For example, when the wiring layer is Cr and the thickness is 1000 °, when a YAG laser beam having a wavelength of 355 nm is used, when an output pulse light of 1.4 mJ is applied to an area having a spot diameter of 30 μm for about 5 to 20 shots, the wiring layer is completely removed. Is possible.

【0023】リペア完了の判断は画像を読み込みながら
自動で判別するか、目視によって行う。101は下電極
層内に混入した異物301をリペアしたものである。こ
のリペアに関しては、レーザーのスポット径は異物と同
等の大きさで、かつ電極をできるだけオープンさせない
低パワーのレーザーを照射する。場合によっては、低パ
ワーのレーザーを繰り返し照射しながら行うのもよい。
The determination of the repair completion is made automatically while reading the image or visually. Reference numeral 101 denotes a repaired foreign substance 301 mixed in the lower electrode layer. Regarding this repair, the laser is irradiated with a laser having a spot diameter equal to that of the foreign matter and a low power that does not open the electrode as much as possible. In some cases, the irradiation may be performed while repeatedly irradiating a low-power laser.

【0024】また、異物の発生場所がその上部に上電極
が残らない場所の場合はリペアをしなくてよい。リペア
完了の判断は上記の方法と同様に行えばよい。その後、
リペアによる飛散物の汚染を除去するため、できれば、
液体+メガソニックや液体+ブラシを用いた洗浄を行う
のが好ましい。例えば、マイナスに印加したPt電極を
通すことによって純水から作られたカソード水に1MH
z程度のメガソニックを印加し、それをノズルから基板
面に吹き付けると飛散物の除去効果が高い。カソード水
のPHは、好ましくは8〜10に管理されていることが
望ましい。さらに、被洗浄材がガラスやCrのような固
い物質であれば、上述したカソード水を吹きかけながら
ナイロン糸によるブラシ洗浄を行うのもよい。このよう
な方法によって洗浄された基板はその後、純水によるリ
ンスを行い、IPAによるベーパー乾燥かスピン乾燥を
行って次工程に回される。
In the case where the foreign matter is generated at a place where the upper electrode does not remain on the upper part, the repair need not be performed. The determination of repair completion may be made in the same manner as in the above method. afterwards,
If possible, to remove contamination from flying objects due to repair,
It is preferable to perform cleaning using liquid + megasonic or liquid + brush. For example, 1 MHZ is applied to the cathode water made from pure water by passing through a negatively applied Pt electrode.
When a megasonic of about z is applied and sprayed from the nozzle onto the substrate surface, the effect of removing flying matter is high. The pH of the cathode water is desirably controlled to preferably 8 to 10. Further, if the material to be cleaned is a hard substance such as glass or Cr, brush cleaning with a nylon thread may be performed while spraying the above-described cathode water. The substrate washed by such a method is then rinsed with pure water, and then vapor-dried or spin-dried with IPA and sent to the next step.

【0025】さらに、飛ばす異物に有機物が含まれてい
た場合は、前述の液体として純水にオゾンを含有させた
ものを用いた洗浄を付加すると良い。
Further, when organic matter is contained in the flying foreign matter, it is preferable to add a cleaning using pure water containing ozone as the above-mentioned liquid.

【0026】[実施形態2]図2の103は図10で説
明したアモルファスシリコン層を堆積した後に発生する
不良モード303のリペア後の外観図である。アモルフ
ァスシリコン形成後の外観検査とリペア中の確認方法に
ついては実施形態1で示した方法と同じである。また、
異物が素子間分離時に被エッチング部となる場合はリペ
アをしなくてよい。
[Embodiment 2] Reference numeral 103 in FIG. 2 is an external view after repairing a failure mode 303 which occurs after the amorphous silicon layer described in FIG. 10 is deposited. The appearance inspection after the formation of the amorphous silicon and the confirmation method during the repair are the same as those described in the first embodiment. Also,
In the case where foreign matter becomes an etched portion at the time of separation between elements, repair is not necessary.

【0027】この場合は、上電極との電気的コンタクト
をさせてはならないので、スポット径をできる限り異物
と同等にし、下電極も同時に飛ばす。このようにリペア
すれば、できたホールの直下に下電極が存在しないの
で、形成温度が100〜150℃と低い直流マグネトロ
ンスパッタ等の方法によって堆積する上電極と、ホール
底にわずかに顔を出した下電極が導通することはない。
In this case, since the electrical contact with the upper electrode must not be made, the spot diameter is made equal to that of the foreign matter as much as possible, and the lower electrode is also blown at the same time. With this repair, since the lower electrode does not exist directly below the formed hole, the upper electrode deposited by a method such as DC magnetron sputtering having a low forming temperature of 100 to 150 ° C. and a slightly exposed face at the bottom of the hole. The conducted lower electrode does not conduct.

【0028】リペア完了の判断は画像を読み込みながら
自動で判別するか、目視によって行う。その後のリペア
による飛散物の汚染を除去するための洗浄は実施形態1
と同じである。
The completion of the repair is determined automatically while reading the image or visually. Subsequent cleaning for removing contamination of flying objects by repair is performed in the first embodiment.
Is the same as

【0029】[実施形態3]図3の104は図11で説
明した上部電極を形成した際に発生する不良モード30
4のリペア後の外観図である。上電極パターンニング後
の外観検査及びリペア中の確認方法については実施形態
1と同様である。この場合は、アモルファスシリコン層
をできるだけ残さなければならないので、レーザーのパ
ワーを絞り、上部配線のみが溶けて飛散する条件にす
る。
[Embodiment 3] In FIG. 3, reference numeral 104 denotes a failure mode 30 generated when the upper electrode described with reference to FIG. 11 is formed.
FIG. 4 is an external view after repair of No. 4; The appearance inspection after upper electrode patterning and the confirmation method during repair are the same as those in the first embodiment. In this case, since the amorphous silicon layer must be left as much as possible, the power of the laser is reduced so that only the upper wiring is melted and scattered.

【0030】リペア完了の判断は画像を読みながら自動
で判別するか、目視によって行う。その後の洗浄は実施
形態1と同じである。
The completion of the repair is determined automatically while reading the image or visually. Subsequent cleaning is the same as in the first embodiment.

【0031】[実施形態4]図4の105は図12で説
明した素子間分離を実施した後に発生する不良モード3
05のリペア後の外観図である。素子間分離後の外観検
査及びリペア中の確認方法については実施形態1と同様
である。
[Fourth Embodiment] Reference numeral 105 in FIG. 4 denotes a failure mode 3 which occurs after the device isolation described with reference to FIG.
It is an external view after repair of 05. The appearance inspection after the separation between the elements and the confirmation method during the repair are the same as those in the first embodiment.

【0032】実施する場所は上電極と下電極をまたいで
付着する異物のみで構わない。ここで付着する異物は素
子上に薄膜中に埋め込まれているものではないため、リ
ペアのパワーを落とし、他の素子構成部に影響を与えな
いようにソフトに行う。
The place of the operation may be only the foreign matter adhering over the upper electrode and the lower electrode. Since the foreign matter adhering here is not embedded in the thin film on the element, the repair power is reduced and the repair is performed softly so as not to affect other element constituent parts.

【0033】その後の洗浄は実施形態1と同じである。The subsequent cleaning is the same as in the first embodiment.

【0034】[0034]

【発明の効果】以上説明したように、本発明によれば、
複数の堆積膜をパターンニングしながら形成していく半
導体装置の製造方法において、プロセスの要所において
不良のリペアをすることができるため、歩留まりと品質
の向上を実現できる。
As described above, according to the present invention,
In a method for manufacturing a semiconductor device in which a plurality of deposited films are formed while patterning, defective repair can be performed at a key point in a process, and thus, yield and quality can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の製造方法の実施形態1の
平面図及び断面図である。
1A and 1B are a plan view and a sectional view, respectively, of Embodiment 1 of a method for manufacturing a semiconductor device of the present invention.

【図2】本発明の半導体装置の製造方法の実施形態2の
平面図及び断面図である。
FIG. 2 is a plan view and a cross-sectional view of Embodiment 2 of the method for manufacturing a semiconductor device of the present invention.

【図3】本発明の半導体装置の製造方法の実施形態3の
平面図及び断面図である。
FIG. 3 is a plan view and a cross-sectional view of Embodiment 3 of the method for manufacturing a semiconductor device of the present invention.

【図4】本発明の半導体装置の製造方法の実施形態4の
平面図及び断面図である。
FIG. 4 is a plan view and a cross-sectional view of Embodiment 4 of the method for manufacturing a semiconductor device of the present invention.

【図5】従来の半導体装置の製造方法の製造工程を説明
する平面図及び断面図である。
5A and 5B are a plan view and a cross-sectional view illustrating a manufacturing process of a conventional method for manufacturing a semiconductor device.

【図6】従来の半導体装置の製造方法の製造工程を説明
する平面図及び断面図である。
6A and 6B are a plan view and a cross-sectional view illustrating a manufacturing process of a conventional method for manufacturing a semiconductor device.

【図7】従来の半導体装置の製造方法の製造工程を説明
する平面図及び断面図である。
7A and 7B are a plan view and a cross-sectional view illustrating a manufacturing process of a conventional method for manufacturing a semiconductor device.

【図8】従来の半導体装置の製造方法の製造工程を説明
する平面図及び断面図である。
8A and 8B are a plan view and a cross-sectional view illustrating a manufacturing process of a conventional method for manufacturing a semiconductor device.

【図9】半導体装置のパターン不良と異物を示す平面図
及び断面図である。
9A and 9B are a plan view and a cross-sectional view illustrating a pattern defect and a foreign substance of the semiconductor device.

【図10】半導体装置のパターン不良と異物を示す平面
図及び断面図である。
10A and 10B are a plan view and a cross-sectional view illustrating a pattern defect and a foreign matter of the semiconductor device.

【図11】半導体装置のパターン不良と異物を示す平面
図及び断面図である。
FIGS. 11A and 11B are a plan view and a cross-sectional view illustrating a pattern defect and foreign matter of the semiconductor device;

【図12】半導体装置のパターン不良と異物を示す平面
図及び断面図である。
12A and 12B are a plan view and a cross-sectional view illustrating a pattern defect and a foreign substance of the semiconductor device.

【図13】従来例におけるリペア後の平面図及び断面図
である。
FIG. 13 is a plan view and a cross-sectional view after repair in a conventional example.

【符号の説明】[Explanation of symbols]

101 下電極層内に混入した異物301のリペア部 102 隣接の配線のショートモード302のリペア部 103 不良モード303のリペア後の部分 104 不良モード304のリペア後の部分 105 不良モード305のリペア後の部分 201 ゲートバイアス配線 202 センサー下電極 203 SiN:H等からなる絶縁層 204 a−Si:H等からなる半導体層 205 n+ 等からなるオーミックコンタクト層 206 信号配線 207 バイアス線 208 TFTのドレイン電極 209 センサー電極とドレイン電極の導通を取るため
のコンタクトホール部 210 SiN:H等からなる絶縁層 301 上下電極間をショートしてしまう可能性のある
モード 302 隣接した電極間がショートしているモード 303 上下電極間をショートしてしまう可能性のある
モード 304 隣接した電極間がショートしているモード 305 異物によって上下の電極間がショートしている
モード 401 TFT部のリペア部 402 信号配線部でクロス部横のリペア部 403 信号配線部でクロス部横のリペア部 404 信号配線部で引出し部付近でのリペア部
101 Repair part of foreign matter 301 mixed in lower electrode layer 102 Repair part of short-circuit mode 302 of adjacent wiring 103 Part after repair of failure mode 303 104 Part after repair of failure mode 304 105 After repair of failure mode 305 Part 201 Gate bias wiring 202 Sensor lower electrode 203 Insulating layer made of SiN: H or the like 204 Semiconductor layer made of a-Si: H or the like 205 Ohmic contact layer made of n + or the like 206 Signal wiring 207 Bias line 208 TFT drain electrode 209 Contact hole part for establishing conduction between the sensor electrode and the drain electrode 210 Insulating layer made of SiN: H etc. 301 A mode that may cause a short between upper and lower electrodes 302 A mode where a short between adjacent electrodes 303 Upper and lower Short between electrodes Mode 304 where adjacent electrodes are short-circuited 305 Mode where upper and lower electrodes are short-circuited due to foreign matter 401 Repair section of TFT section 402 Repair section next to cross section in signal wiring section 403 Signal Repair part next to cross part in wiring part 404 Repair part near lead-out part in signal wiring part

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4M106 AA10 AA20 BA04 CA40 CA42 DB02 DB04 DJ38 4M118 AA10 AB01 BA05 CA14 CB06 CB14 EA01 FB09 FB13 GA10 5F033 GG04 HH05 HH17 QQ53 QQ91 VV15 XX36 5F110 AA27 BB01 BB09 BB10 CC07 DD02 EE04 FF03 GG02 GG15 HL03 NN02 NN24 QQ30  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference) 4M106 AA10 AA20 BA04 CA40 CA42 DB02 DB04 DJ38 4M118 AA10 AB01 BA05 CA14 CB06 CB14 EA01 FB09 FB13 GA10 5F033 GG04 HH05 HH17 QQ53 QQ91 VV15 XX36 5F110 AA02 BB01 GG15 HL03 NN02 NN24 QQ30

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 導電層又は/及び半導体層を成膜し、所
望のパターンに形成する半導体装置の製造方法におい
て、 保護層形成前の前記導電層又は/及び前記半導体層の、
堆積又はパターンニング終了時のショート、異物付着の
少なくとも一方の検査を行い、検出されたショート箇所
又は/及び異物付着箇所にレーザー光を照射する工程
を、少なくとも1回行うことを特徴とする半導体装置の
製造方法。
1. A method of manufacturing a semiconductor device, comprising forming a conductive layer and / or a semiconductor layer and forming a desired pattern, comprising: forming a conductive layer and / or a semiconductor layer before forming a protective layer;
A semiconductor device for performing at least one step of performing at least one of short-circuiting and foreign matter adhesion at the end of deposition or patterning and irradiating the detected short-circuited part and / or foreign matter adhesion part with laser light; Manufacturing method.
【請求項2】 請求項1に記載の半導体装置の製造方法
において、前記レーザー光の照射は、ショート箇所又は
/及び異物付着箇所を光学的に検出しながら行うことを
特徴とする半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the irradiation of the laser light is performed while optically detecting a short-circuit portion and / or a foreign-matter-attached portion. Method.
【請求項3】 請求項1に記載の半導体装置の製造方法
において、前記レーザー光照射の後に、洗浄を行うこと
を特徴とする半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein cleaning is performed after the laser light irradiation.
【請求項4】 請求項1記載の半導体装置の製造方法に
おいて、前記検査は、光電変換素子によってパターン画
像を読み取り、該画像の信号強度から配線のショート及
び異物の検出を行うことを特徴とする半導体装置の製造
方法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein the inspection reads a pattern image by a photoelectric conversion element and detects a short circuit of a wiring and a foreign substance from the signal intensity of the image. A method for manufacturing a semiconductor device.
【請求項5】 請求項3に記載の半導体装置の製造方法
において、前記洗浄は、純水、純水にオゾンを含有した
液体、純水に洗剤を含有した液体、純水に炭酸を含有し
た液体、カソード水、もしくはIPA(イソプロピルア
ルコール)を用いた洗浄方法、又はIPAベーパーを用
いた洗浄方法の内、少なくとも一つを用いることを特徴
とする半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 3, wherein the cleaning includes pure water, a liquid containing pure water containing ozone, a liquid containing pure water containing a detergent, and pure water containing carbonic acid. A method for manufacturing a semiconductor device, wherein at least one of a cleaning method using liquid, cathode water, or IPA (isopropyl alcohol), or a cleaning method using IPA vapor is used.
JP11185620A 1999-06-30 1999-06-30 Manufacture of semiconductor device Pending JP2001015514A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11185620A JP2001015514A (en) 1999-06-30 1999-06-30 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11185620A JP2001015514A (en) 1999-06-30 1999-06-30 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JP2001015514A true JP2001015514A (en) 2001-01-19

Family

ID=16173990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11185620A Pending JP2001015514A (en) 1999-06-30 1999-06-30 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JP2001015514A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049048A (en) * 2007-08-13 2009-03-05 Shimadzu Corp Method of manufacturing optical matrix device
JP2010147407A (en) * 2008-12-22 2010-07-01 Toshiba Corp Radiation detector and method of correcting defect of the same
JP2011108890A (en) * 2009-11-18 2011-06-02 Fujifilm Corp Radiation detecting element
JP2013135060A (en) * 2011-12-26 2013-07-08 Mitsubishi Electric Corp Photoelectric conversion device, manufacturing method of the same, and manufacturing method of imaging apparatus using the photoelectric conversion device
JP2014033138A (en) * 2012-08-06 2014-02-20 Canon Inc Detection device manufacturing method, detection device, and detection system
WO2018117027A1 (en) * 2016-12-20 2018-06-28 株式会社ブイ・テクノロジー Cleaning device, wiring correction device, and cleaning method

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049048A (en) * 2007-08-13 2009-03-05 Shimadzu Corp Method of manufacturing optical matrix device
JP2010147407A (en) * 2008-12-22 2010-07-01 Toshiba Corp Radiation detector and method of correcting defect of the same
JP2011108890A (en) * 2009-11-18 2011-06-02 Fujifilm Corp Radiation detecting element
JP2013135060A (en) * 2011-12-26 2013-07-08 Mitsubishi Electric Corp Photoelectric conversion device, manufacturing method of the same, and manufacturing method of imaging apparatus using the photoelectric conversion device
US8828808B2 (en) 2011-12-26 2014-09-09 Mitsubishi Electric Corporation Photoelectric conversion apparatus, imaging apparatus using the same, and manufacturing method thereof
US9153618B2 (en) 2011-12-26 2015-10-06 Mitsubishi Electric Corporation Photoelectric conversion apparatus, imaging apparatus using the same, and manufacturing method thereof
JP2014033138A (en) * 2012-08-06 2014-02-20 Canon Inc Detection device manufacturing method, detection device, and detection system
WO2018117027A1 (en) * 2016-12-20 2018-06-28 株式会社ブイ・テクノロジー Cleaning device, wiring correction device, and cleaning method

Similar Documents

Publication Publication Date Title
US8023054B2 (en) Flat panel display and fabricating method thereof
US20050221208A1 (en) Resist pattern formation method, patterned substrate manufacturing method, and resist pattern formation apparatus
JPH10307383A (en) Method for repairing defect on mask
EP0685113B1 (en) Method of repairing a conductive line of a thin film imager or display device and structure produced thereby
EP0780720B1 (en) Method for repairing low noise metal lines in thin film imagers
US6326129B1 (en) Process for manufacturing an active element array substrate
EP0780719B1 (en) Method for repairing a low noise address line for thin film imager devices
JP2001015514A (en) Manufacture of semiconductor device
JPH095786A (en) Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate
EP0694975B1 (en) Post-fabrication repair structure and method for thin film imager devices
JP2002009272A (en) Photoelectric converter and its repair method
JP3605567B2 (en) Method for forming transparent conductive film using chemically amplified resist
US7531454B2 (en) Method and apparatus of fabricating liquid crystal display device
JPS6154681A (en) Manufacture of thin-film photovoltaic element
US20040179147A1 (en) Display device and manufacturing method of the same
JP2003332541A (en) Method of manufacturing imaging device
JP2003249635A (en) X-ray imaging apparatus
JP2002031811A (en) Display device and method for repairing disconnection of display device
JPH095785A (en) Tft array substrate as well as liquid crystal display device formed by using the tft array substrate and production of tft array substrate
JP2004219928A (en) Manufacturing method of electrode for display panel
JP2006053405A (en) Method for manufacturing array substrate, and method for manufacturing liquid crystal display device using the same
KR20080040442A (en) Method for manufacturing of thin film transistor substrate and manufacturing system for using it
JP3930965B2 (en) TFT array substrate and manufacturing method thereof
JP2007206134A (en) Method of manufacturing active matrix display device
JPH02203389A (en) Active matrix substrate and active matrix display device