JP2001007167A - Manufacture of substrate for inspection - Google Patents

Manufacture of substrate for inspection

Info

Publication number
JP2001007167A
JP2001007167A JP11176941A JP17694199A JP2001007167A JP 2001007167 A JP2001007167 A JP 2001007167A JP 11176941 A JP11176941 A JP 11176941A JP 17694199 A JP17694199 A JP 17694199A JP 2001007167 A JP2001007167 A JP 2001007167A
Authority
JP
Japan
Prior art keywords
substrate
board
membrane sheet
wiring board
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11176941A
Other languages
Japanese (ja)
Inventor
Kenji Furumoto
建二 古本
Mikiya Mai
幹也 真井
Tomoyuki Nakayama
知之 中山
Tateo Sanemori
健郎 實盛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11176941A priority Critical patent/JP2001007167A/en
Publication of JP2001007167A publication Critical patent/JP2001007167A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PROBLEM TO BE SOLVED: To securely connect the probe terminal provided on a membrane sheet and the wiring layer of a wiring board. SOLUTION: On the edge of a wiring board 10, there are four positioning means 13 in the plane direction or the like which determine the position in the plane direction of a membrane sheet 11 with high accuracy, a positioning means 14 in the peripheral direction which determines the position of the membrane sheet 11 in the peripheral direction with high accuracy, and two securing means 15 or the like which secure the membrane sheet 11 to the wiring board 10. After determining the position in the plane direction of the membrane sheet 11 relative to the wiring board 10 by using the positioning means 13 in the plane direction, the position in the peripheral direction of the membrane sheet 11 relative to the wiring board 10 is determined by using the positioning means 14 in the peripheral direction, and then the membrane sheet 11 is secured to the wiring board 10 by using the securing means 15.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体ウェハに形
成されている複数の半導体集積回路素子の各検査用電極
に電圧を印加して、複数の半導体集積回路素子の電気的
特性をウェハ状態で一括して検査するための検査用基板
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of applying a voltage to each inspection electrode of a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer to change the electrical characteristics of the plurality of semiconductor integrated circuit elements in a wafer state. The present invention relates to a method for manufacturing an inspection substrate for inspecting all at once.

【0002】[0002]

【従来の技術】従来、半導体集積回路装置は、半導体集
積回路素子とリードフレームとがボンディングワイヤに
よって電気的に接続された後、半導体集積回路素子とリ
ードフレームのリードとが樹脂又はセラミックにより封
止された状態で供給され、プリント基板に実装されてい
た。
2. Description of the Related Art Conventionally, in a semiconductor integrated circuit device, after a semiconductor integrated circuit element and a lead frame are electrically connected by a bonding wire, the semiconductor integrated circuit element and a lead of the lead frame are sealed with resin or ceramic. It was supplied in a state where it was mounted on a printed circuit board.

【0003】ところが、電子機器の小型化及び低価格化
の要求から、半導体集積回路素子を半導体ウェハから切
り出したままのベアチップ状態で回路基板に実装する方
法が開発されている。このため、ベアチップの対する検
査コストの低減が望まれると共に、品質が保証されたベ
アチップを低価格で供給することが望まれる。
However, in response to demands for miniaturization and cost reduction of electronic equipment, a method of mounting a semiconductor integrated circuit element on a circuit board in a bare chip state as cut out from a semiconductor wafer has been developed. For this reason, it is desired to reduce the inspection cost of bare chips and to supply bare chips of guaranteed quality at low prices.

【0004】そこで、半導体ウェハを一括してバーンイ
ンすることが提案され、検査コストの低減ならびに品質
が保証されたベアチップの供給に有効な工法として注目
されている。
[0004] Therefore, it has been proposed to burn-in semiconductor wafers collectively, and has been attracting attention as an effective method for reducing inspection costs and supplying bare chips whose quality is guaranteed.

【0005】このため、半導体ウェハ上に形成された複
数の半導体集積回路素子の各検査用電極と接続されるプ
ローブ端子を有する検査用基板を用いて、半導体ウェハ
上に形成された複数の半導体集積回路素子に対してウェ
ハ状態で一括してバーンインを行なう検査方法が実用化
されつつある。
For this reason, a plurality of semiconductor integrated circuits formed on a semiconductor wafer are formed using a test substrate having probe terminals connected to respective test electrodes of a plurality of semiconductor integrated circuit elements formed on the semiconductor wafer. Inspection methods for performing burn-in on circuit elements at once in a wafer state are being put to practical use.

【0006】以下、従来の検査用基板について、図5
(a)、(b)を参照しながら説明する。尚、図5
(a)は検査用基板の平面構造を示し、図5(b)は図
5(a)におけるVb−Vb線の断面構造を示してい
る。
Hereinafter, a conventional inspection substrate will be described with reference to FIG.
Description will be made with reference to (a) and (b). FIG.
5A shows a planar structure of the inspection substrate, and FIG. 5B shows a cross-sectional structure taken along line Vb-Vb in FIG. 5A.

【0007】上面に配線層が形成されている配線基板1
の上には異方導電性ゴムシート2を介してメンブレンシ
ート3が配置されており、該メンブレンシート3の上面
には、半導体ウェハ上に形成された複数の半導体集積回
路素子の各検査用電極と接続される多数のプローブ端子
(図示は省略している。)が形成されている。
Wiring board 1 having a wiring layer formed on the upper surface
A membrane sheet 3 is disposed on the upper surface of the semiconductor sheet with an anisotropic conductive rubber sheet 2 interposed therebetween. On the upper surface of the membrane sheet 3, each inspection electrode of a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer is provided. And a number of probe terminals (not shown) connected to the probe terminals.

【0008】メンブレンシート3の周縁部は固定用リン
グ4に固定されており、該固定用リング4が耐熱性を有
するテープ5によって配線基板1に固定されることによ
って、メンブレンシート3は配線基板1に保持されてい
る。
[0008] The peripheral edge of the membrane sheet 3 is fixed to a fixing ring 4. The fixing ring 4 is fixed to the wiring board 1 by a tape 5 having heat resistance, so that the membrane sheet 3 is fixed to the wiring board 1. Is held in.

【0009】メンブレンシート3に設けられているプロ
ーブ端子の裏面(下面)と配線基板1の配線層とは異方
導電性ゴムシート2を介して電気的に接続されている。
異方導電性ゴムシート2には、導電性粒子が面内方向と
垂直な方向に連続して設けられているか又は導電性ワイ
ヤが面内方向に垂直な方向に延びるように設けられてい
るので、プローブ端子と配線層とは異方導電性ゴムシー
ト2を介して電気的に接続される。
The back surface (lower surface) of the probe terminal provided on the membrane sheet 3 and the wiring layer of the wiring board 1 are electrically connected via the anisotropic conductive rubber sheet 2.
In the anisotropic conductive rubber sheet 2, the conductive particles are provided continuously in a direction perpendicular to the in-plane direction, or the conductive wires are provided so as to extend in a direction perpendicular to the in-plane direction. The probe terminals and the wiring layer are electrically connected via the anisotropic conductive rubber sheet 2.

【0010】また、メンブレンシート3のプローブ端子
の裏面と配線基板1の配線層とが異方導電性ゴムシート
2を介して電気的に接続するように、作業者が目視によ
り又は顕微鏡を用いてメンブレンシート3と、異方導電
性ゴムシート2及び配線基板1との位置あわせを行なっ
ている。
An operator visually or by using a microscope so that the back surface of the probe terminal of the membrane sheet 3 and the wiring layer of the wiring board 1 are electrically connected through the anisotropic conductive rubber sheet 2. The alignment of the membrane sheet 3 with the anisotropic conductive rubber sheet 2 and the wiring board 1 is performed.

【0011】[0011]

【発明が解決しようとする課題】ところが、前述したよ
うに、作業者が目視により又は顕微鏡を用いて、メンブ
レンシート3と、異方導電性ゴムシート2及び配線基板
1との位置あわせを行なう方法によると、メンブレンシ
ート3に設けられている多数のプローブ端子を配線基板
1の配線層に確実に接続させることは困難である。特
に、半導体ウェハに形成されている検査用電極の数の増
加に伴って、検査用電極のピッチひいてはプローブ端子
のピッチが小さくなってくると、メンブレンシート3の
各プローブ端子を配線基板1の各配線層に確実に接続さ
せることは不可能になってくる。
However, as described above, a method of aligning the membrane sheet 3 with the anisotropic conductive rubber sheet 2 and the wiring board 1 visually or by using a microscope. According to this, it is difficult to reliably connect a large number of probe terminals provided on the membrane sheet 3 to the wiring layer of the wiring board 1. In particular, as the number of test electrodes formed on the semiconductor wafer increases and the pitch of the test electrodes and thus the pitch of the probe terminals become smaller, each probe terminal of the membrane sheet 3 is connected to each of the wiring substrates 1. It becomes impossible to reliably connect to the wiring layer.

【0012】また、異方導電性ゴムシート2及び配線基
板1に対して位置決めが行なわれたメンブレンシート3
はテープ5によって配線基板1に固定されているが、検
査用基板を搬送する途中において又はバーンイン装置内
で検査用基板を用いて半導体集積回路素子に対してバー
イン検査を行なう途中において、メンブレンシート3が
配線基板1に対して位置ずれしてしまうという問題が発
生する。
Further, the membrane sheet 3 positioned with respect to the anisotropic conductive rubber sheet 2 and the wiring board 1
Is fixed to the wiring board 1 by the tape 5, but during the transportation of the inspection substrate or during the burn-in inspection of the semiconductor integrated circuit device using the inspection substrate in the burn-in apparatus, the membrane sheet 3 Is displaced with respect to the wiring board 1.

【0013】また、メンブレンシート3を配線基板1に
テープ5により固定する作業に多くの時間を要すると共
にテープ5の耐久性に問題がある。
Further, the operation of fixing the membrane sheet 3 to the wiring board 1 with the tape 5 requires a lot of time, and there is a problem in the durability of the tape 5.

【0014】また、メンブレンシート3及び配線基板1
はバーンイン時に高温に曝されるため、メンブレンシー
ト3と配線基板1との熱膨張率の差に起因して、メンブ
レンシート3のプローブ端子と配線基板1の配線層とが
位置ずれしてしまうので、安定したコンタクトが得られ
ないという問題がある。
Further, the membrane sheet 3 and the wiring board 1
Is exposed to a high temperature at the time of burn-in, the probe terminals of the membrane sheet 3 and the wiring layer of the wiring board 1 are displaced due to a difference in the coefficient of thermal expansion between the membrane sheet 3 and the wiring board 1. However, there is a problem that a stable contact cannot be obtained.

【0015】また、メンブレンシート3、異方導電性ゴ
ムシート2及び配線基板1の相互の位置決めは治具を用
いて行なっているため、検査用基板として組み立てられ
た後、該検査用基板と半導体ウェハとを位置合わせする
までに多数の時間が必要になるという問題がある。
Since the membrane sheet 3, the anisotropic conductive rubber sheet 2 and the wiring board 1 are positioned relative to each other by using a jig, after being assembled as an inspection board, the inspection board and the semiconductor There is a problem that a lot of time is required until the wafer is aligned with the wafer.

【0016】さらに、メンブレンシート3、異方導電性
ゴムシート2及び配線基板1が組み立てられてなる検査
用基板が反ってしまうという問題もある。
Further, there is a problem that the inspection board formed by assembling the membrane sheet 3, the anisotropic conductive rubber sheet 2 and the wiring board 1 is warped.

【0017】前記に鑑み、本発明は、メンブレンシート
に設けられているプローブ端子と配線基板の配線層とを
確実に接続させることを第1の目的とし、メンブレンシ
ートのプローブ端子と配線基板の配線層とが位置ずれし
ないようにすることを第2の目的とし、配線基板、異方
導電性ゴムシート及びメンブレンシートの相互の位置決
めを簡易にできるようにすることを第3の目的とし、検
査用基板に生じる反りを修正できるようにすることを第
4の目的とする。
In view of the above, it is a first object of the present invention to reliably connect a probe terminal provided on a membrane sheet to a wiring layer of a wiring board, and to provide a wiring between a probe terminal of the membrane sheet and a wiring board. The second object is to prevent the layers from being displaced from each other, and the third object is to simplify the mutual positioning of the wiring board, the anisotropic conductive rubber sheet and the membrane sheet. It is a fourth object of the present invention to be able to correct the warpage of the substrate.

【0018】[0018]

【課題を解決するための手段】本発明に係る第1の検査
用基板の製造方法は、前記の第1の目的を達成するもの
であって、半導体ウェハに形成された複数の半導体集積
素子の各検査用電極に電圧を印加して前記複数の半導体
集積回路素子の電気特性をウェハ状態で一括して検査す
るための検査用基板の製造方法を対象とし、複数の半導
体集積回路素子の各検査用電極と対応する位置にプロー
ブ端子を有するメンブレンシートを、配線層が形成され
ていると共に周縁部にメンブレンシートの平面方向の位
置を高精度に位置決めする平面方向位置決め手段を有す
る配線基板の上に配置する工程と、平面方向位置決め手
段を用いて、メンブレンシートの配線基板に対する平面
方向の位置決めをする工程と、メンブレンシートを配線
基板に固定する工程とを備えている。
A first method of manufacturing a test substrate according to the present invention achieves the first object, and includes a method of manufacturing a plurality of semiconductor integrated devices formed on a semiconductor wafer. The present invention is directed to a method of manufacturing a test substrate for applying a voltage to each test electrode to collectively test the electrical characteristics of the plurality of semiconductor integrated circuit devices in a wafer state. A membrane sheet having probe terminals at positions corresponding to the electrodes for wiring is placed on a wiring board on which a wiring layer is formed and a plane direction positioning means for positioning the position of the membrane sheet in the plane direction with high precision at the periphery is provided. Arranging the membrane sheet in the plane direction with respect to the wiring board by using the plane direction positioning means; and fixing the membrane sheet to the wiring board. It is equipped with a door.

【0019】第1の検査用基板の製造方法によると、配
線基板の周縁部に設けられている平面方向位置決め手段
を用いて、メンブレンシートの平面方向の位置を高精度
に位置決めするため、メンブレンシートに設けられてい
る多数のプローブ端子と配線基板の配線層とを確実に接
続させることが可能になる。また、半導体ウェハに形成
されている検査用電極の数が増加して、検査用電極のピ
ッチひいてはプローブ端子のピッチが小さくなっても、
メンブレンシートのプローブ端子と配線基板の配線層と
を確実に接続させることができる。
According to the first method of manufacturing the inspection board, the position of the membrane sheet in the plane direction is accurately determined by using the plane direction positioning means provided on the peripheral portion of the wiring board. Can be reliably connected to a large number of probe terminals provided on the wiring board and the wiring layer of the wiring board. Also, even if the number of test electrodes formed on the semiconductor wafer increases and the pitch of the test electrodes and thus the pitch of the probe terminals decreases,
The probe terminals of the membrane sheet and the wiring layer of the wiring board can be reliably connected.

【0020】第1の検査用基板の製造方法において、平
面方向位置決め手段は位置決め用のピン又は孔であり、
メンブレンシートの周縁部には、位置決め用のピン又は
孔に対応する孔又はピンが設けられており、メンブレン
シートの孔又はピンを配線基板の位置決め用のピン又は
孔に嵌合することにより、メンブレンシートの配線基板
に対する平面方向の位置決めをすることが好ましい。
In the first method of manufacturing a test substrate, the planar direction positioning means is a positioning pin or hole,
Holes or pins corresponding to the positioning pins or holes are provided on the peripheral edge of the membrane sheet, and the holes or pins of the membrane sheet are fitted into the positioning pins or holes of the wiring board to thereby form the membrane. It is preferable to position the sheet in the plane direction with respect to the wiring board.

【0021】このようにすると、メンブレンシートのプ
ローブ端子と配線基板の配線層とを簡易且つ確実に接続
させることができる。
In this way, the probe terminals of the membrane sheet and the wiring layer of the wiring board can be easily and reliably connected.

【0022】本発明に係る第2の検査用基板の製造方法
は、前記の第1の目的を達成するものであって、半導体
ウェハに形成された複数の半導体集積素子の各検査用電
極に電圧を印加して複数の半導体集積回路素子の電気特
性をウェハ状態で一括して検査するための検査用基板の
製造方法を対象とし、複数の半導体集積回路素子の各検
査用電極と対応する位置にプローブ端子を有するメンブ
レンシートを、配線層が形成されていると共に周縁部に
メンブレンシートの周方向の位置を高精度に位置決めす
る周方向位置決め手段を有する配線基板の上に配置する
工程と、周方向位置決め手段を用いて、メンブレンシー
トの配線基板に対する周方向の位置決めをする工程と、
メンブレンシートを配線基板に固定する工程とを備えて
いる。
A second method of manufacturing a test substrate according to the present invention achieves the first object, and comprises applying a voltage to each test electrode of a plurality of semiconductor integrated devices formed on a semiconductor wafer. To inspect the electrical characteristics of a plurality of semiconductor integrated circuit elements in a wafer state at the same time. Disposing a membrane sheet having probe terminals on a wiring board on which a wiring layer is formed and having a circumferential positioning means for positioning a circumferential position of the membrane sheet at a peripheral edge with high accuracy; Using a positioning means, the step of circumferentially positioning the membrane sheet with respect to the wiring board,
Fixing the membrane sheet to the wiring board.

【0023】第2の検査用基板の製造方法によると、配
線基板の周縁部に設けられている周方向位置決め手段を
用いて、メンブレンシートの周方向の位置を高精度に位
置決めするため、メンブレンシートに設けられている多
数のプローブ端子と配線基板の配線層とを確実に接続さ
せることが可能になる。また、半導体ウェハに形成され
ている検査用電極の数が増加して、検査用電極のピッチ
ひいてはプローブ端子のピッチが小さくなっても、メン
ブレンシートのプローブ端子と配線基板の配線層とを確
実に接続させることができる。
According to the second method of manufacturing the inspection board, the circumferential position of the membrane sheet is accurately positioned using the circumferential positioning means provided on the peripheral edge of the wiring board. Can be reliably connected to a large number of probe terminals provided on the wiring board and the wiring layer of the wiring board. Further, even if the number of test electrodes formed on the semiconductor wafer increases and the pitch of the test electrodes and thus the pitch of the probe terminals decrease, the probe terminals of the membrane sheet and the wiring layer of the wiring board can be reliably connected. Can be connected.

【0024】本発明に係る第3の検査用基板の製造方法
は、前記の第2の目的を達成するものであって、半導体
ウェハに形成された複数の半導体集積素子の各検査用電
極に電圧を印加して複数の半導体集積回路素子の電気特
性をウェハ状態で一括して検査するための検査用基板の
製造方法を対象とし、複数の半導体集積回路素子の各検
査用電極と対応する位置にプローブ端子を有するメンブ
レンシートを、配線層が形成されていると共に周縁部に
メンブレンシートを高精度に固定する固定手段を有する
配線基板の中央部の所定位置に配置する工程と、固定手
段によりメンブレンシートを配線基板に固定する工程と
を備えている。
A third method of manufacturing a test substrate according to the present invention achieves the second object, and comprises applying a voltage to each test electrode of a plurality of semiconductor integrated devices formed on a semiconductor wafer. To inspect the electrical characteristics of a plurality of semiconductor integrated circuit elements in a wafer state at the same time. Disposing a membrane sheet having probe terminals at a predetermined position in a central portion of a wiring board having a wiring layer formed thereon and having a fixing means for fixing the membrane sheet with high precision at a peripheral portion; Fixing to the wiring board.

【0025】第3の検査用基板の製造方法によると、配
線基板の周縁部に固定手段が設けられているため、メン
ブレンシートを配線基板に対して、高精度に且つ確実に
固定することができると共に、検査用基板の搬送中又は
半導体ウェハに対する検査工程の途中において、メンブ
レンシートのプローブ端子と配線基板の配線層とが位置
ずれしてしまう事態を防止することができる。
According to the third method for manufacturing a substrate for inspection, since the fixing means is provided on the periphery of the wiring board, the membrane sheet can be fixed to the wiring board with high accuracy and reliability. At the same time, it is possible to prevent a situation in which the probe terminals of the membrane sheet and the wiring layer of the wiring board are displaced during the transportation of the inspection substrate or during the inspection process for the semiconductor wafer.

【0026】また、メンブレンシートは配線基板に確実
に固定されているため、メンブレンシートと配線基板と
の熱膨張率が異なっても、メンブレンシートのプローブ
端子と配線基板の配線層とが位置ずれすることはない。
Further, since the membrane sheet is securely fixed to the wiring board, the probe terminals of the membrane sheet and the wiring layer of the wiring board are displaced even if the coefficient of thermal expansion between the membrane sheet and the wiring board is different. Never.

【0027】従って、メンブレンシートのプローブ端子
と配線基板の配線層との間の安定したコンタクトを確保
することができる。
Therefore, a stable contact between the probe terminal of the membrane sheet and the wiring layer of the wiring board can be secured.

【0028】第1〜第3の検査用基板の製造方法におい
て、配線基板は、剛性を有する剛性基板と、配線層を有
すると共に剛性基板と一体化された薄型基板とからなる
ことが好ましい。
In the first to third methods for manufacturing a test substrate, it is preferable that the wiring substrate comprises a rigid substrate having rigidity and a thin substrate having a wiring layer and integrated with the rigid substrate.

【0029】このようにすると、剛性基板を熱膨張係数
の低い材料により形成することによって、配線基板の熱
膨張を抑制することができる。
In this case, by forming the rigid substrate from a material having a low thermal expansion coefficient, the thermal expansion of the wiring substrate can be suppressed.

【0030】この場合、薄型基板には配線層と電気的に
接続された電子部品が設けられていると共に、剛性基板
には電子部品を収納可能な収納部が形成されており、薄
型基板は剛性基板に、電子部品が収納部に収納された状
態で一体化されていることが好ましい。
In this case, the thin substrate is provided with electronic components electrically connected to the wiring layer, and the rigid substrate is provided with a storage portion capable of storing the electronic components. It is preferable that the electronic component is integrated with the substrate while being stored in the storage section.

【0031】このようにすると、配線基板の表面に電子
部品を設ける必要がなくなるので、配線基板の表面にお
ける配線層の設計自由度が向上する。
This eliminates the need to provide electronic components on the surface of the wiring board, thus improving the degree of freedom in designing the wiring layer on the surface of the wiring board.

【0032】本発明に係る第4の検査用基板の製造方法
は、前記の第3の目的を達成するものであって、半導体
ウェハに形成された複数の半導体集積素子の各検査用電
極に電圧を印加して複数の半導体集積回路素子の電気特
性をウェハ状態で一括して検査するための検査用基板の
製造方法を対象とし、位置決めピンを有する組立用基板
の上に、配線層を有すると共に位置決めピンと対応する
位置に位置決め孔を有する配線基板を、位置決め孔に位
置決めピンを挿通させた状態で配置する工程と、配線基
板上の所定位置に異方導電性ゴムシートを配置する工程
と、異方導電性ゴムシート上の所定位置に、複数の半導
体集積回路素子の各検査用電極と対応する位置にプロー
ブ端子を有するメンブレンシートを配置する工程と、配
線基板、異方導電性ゴムシート及びメンブレンシートを
一体化して検査用基板を組み立てた後、該検査用基板を
組立用基板から取りはずす工程とを備えている。
A fourth method of manufacturing a test substrate according to the present invention achieves the above third object, and comprises applying a voltage to each test electrode of a plurality of semiconductor integrated devices formed on a semiconductor wafer. To inspect the electrical characteristics of a plurality of semiconductor integrated circuit elements in a wafer state in a batch, and to provide a method of manufacturing an inspection substrate, having a wiring layer on an assembly substrate having positioning pins, A step of disposing a wiring board having a positioning hole at a position corresponding to the positioning pin with the positioning pin inserted through the positioning hole; and a step of disposing an anisotropic conductive rubber sheet at a predetermined position on the wiring board. Disposing a membrane sheet having a probe terminal at a position corresponding to each inspection electrode of a plurality of semiconductor integrated circuit elements at a predetermined position on the conductive rubber sheet; After assembling the test substrate by integrating the rubber sheet and the membrane sheet, and a step of removing the substrate the inspection from the assembly board.

【0033】第4の検査用基板の製造方法によると、配
線基板の位置決め孔に組立用基板の位置決めピンを挿通
することにより配線基板を組立用基板に対して簡易且つ
確実に位置決めできるので、異方導電性ゴムシート及び
メンブレンシートを組立用基板に対して位置決めするこ
とにより、配線基板、異方導電性ゴムシート及びメンブ
レンシートの相互の位置決めを、作業者の目視又は顕微
鏡に頼ることなく簡易且つ確実に行なうことができる。
According to the fourth inspection board manufacturing method, the wiring board can be easily and reliably positioned with respect to the assembly board by inserting the positioning pins of the assembly board into the positioning holes of the wiring board. By positioning the conductive rubber sheet and the membrane sheet with respect to the assembly substrate, the mutual positioning of the wiring board, the anisotropic conductive rubber sheet and the membrane sheet can be performed easily and without relying on an operator's visual observation or a microscope. It can be performed reliably.

【0034】本発明に係る第5の検査用基板の製造方法
は、前記の第3の目的を達成するものであって、半導体
ウェハに形成された複数の半導体集積素子の各検査用電
極に電圧を印加して複数の半導体集積回路素子の電気特
性をウェハ状態で一括して検査するための検査用基板の
製造方法を対象とし、位置決めピンを有する組立用基板
上の所定位置に、配線層を有する配線基板を配置する工
程と、配線基板の上に、位置決めピンと対応する位置に
位置決め孔を有する異方導電性ゴムシートの位置決め孔
に位置決めピンを挿通させた状態で異方導電性ゴムシー
トを配置することにより、異方導電性ゴムシートの配線
基板に対する位置決めをする工程と、異方導電性ゴムシ
ート上の所定位置に、複数の半導体集積回路素子の各検
査用電極と対応する位置にプローブ端子を有するメンブ
レンシートを配置する工程と、配線基板、異方導電性ゴ
ムシート及びメンブレンシートを一体化して検査用基板
を組み立てた後、該検査用基板を組立用基板から取りは
ずす工程とを備えている。
A fifth method of manufacturing a test substrate according to the present invention achieves the third object, and comprises applying a voltage to each test electrode of a plurality of semiconductor integrated devices formed on a semiconductor wafer. To inspect the electrical characteristics of a plurality of semiconductor integrated circuit elements in a wafer state at once by applying a wiring layer to a predetermined position on an assembly substrate having positioning pins. Arranging the wiring board having the, and, on the wiring board, the anisotropic conductive rubber sheet in a state where the positioning pins are inserted into the positioning holes of the anisotropic conductive rubber sheet having the positioning holes at positions corresponding to the positioning pins. By arranging, the step of positioning the anisotropic conductive rubber sheet with respect to the wiring board and the step of corresponding to the inspection electrodes of the plurality of semiconductor integrated circuit elements at predetermined positions on the anisotropic conductive rubber sheet. A step of arranging a membrane sheet having a probe terminal at a position, and a step of removing the inspection board from the assembly board after assembling the inspection board by integrating the wiring board, anisotropic conductive rubber sheet and the membrane sheet. It has.

【0035】第5の検査用基板の製造方法によると、異
方導電性ゴムシートの位置決め孔に組立用基板の位置決
めピンを挿通することにより異方導電性ゴムシートを組
立用基板に対して簡易且つ確実に位置決めできるので、
配線基板及びメンブレンシートを組立用基板に対して位
置決めすることにより、配線基板、異方導電性ゴムシー
ト及びメンブレンシートの相互の位置決めを、作業者の
目視又は顕微鏡に頼ることなく簡易且つ確実に行なうこ
とができる。
According to the fifth method of manufacturing the inspection board, the positioning pin of the assembly board is inserted into the positioning hole of the anisotropic conductive rubber sheet, so that the anisotropic conductive rubber sheet can be easily mounted on the assembly board. And because it can be positioned reliably,
By positioning the wiring board and the membrane sheet with respect to the assembling board, the wiring board, the anisotropic conductive rubber sheet and the membrane sheet can be easily and reliably positioned relative to each other without a visual check by an operator or relying on a microscope. be able to.

【0036】本発明に係る第6の検査用基板の製造方法
は、前記の第3の目的を達成するものであって、半導体
ウェハに形成された複数の半導体集積素子の各検査用電
極に電圧を印加して複数の半導体集積回路素子の電気特
性をウェハ状態で一括して検査するための検査用基板の
製造方法を対象とし、位置決めピンを有する組立用基板
上の所定位置に、配線層を有する配線基板を配置する工
程と、配線基板上の所定位置に異方導電性ゴムシートを
配置する工程と、異方導電性ゴムシートの上に、複数の
半導体集積回路素子の各検査用電極と対応する位置にプ
ローブ端子を有すると共に位置決めピンと対応する位置
に位置決め孔を有するメンブレンシートの位置決め孔に
位置決めピンを挿通させた状態でメンブレンシートを配
置することにより、メンブレンシートの異方導電性ゴム
シートに対する位置決めをする工程と、配線基板、異方
導電性ゴムシート及びメンブレンシートを一体化して検
査用基板を組み立てた後、該検査用基板を組立用基板か
ら取りはずす工程とを備えている。
A sixth method of manufacturing an inspection substrate according to the present invention achieves the third object, and comprises applying a voltage to each inspection electrode of a plurality of semiconductor integrated devices formed on a semiconductor wafer. To inspect the electrical characteristics of a plurality of semiconductor integrated circuit elements in a wafer state at once by applying a wiring layer to a predetermined position on an assembly substrate having positioning pins. Arranging a wiring board having, and arranging an anisotropic conductive rubber sheet at a predetermined position on the wiring board; and, on the anisotropic conductive rubber sheet, each inspection electrode of a plurality of semiconductor integrated circuit elements. By arranging the membrane sheet with the positioning pins inserted through the positioning holes of the membrane sheet having the probe terminals at the corresponding positions and having the positioning holes at the positions corresponding to the positioning pins After positioning the membrane sheet with respect to the anisotropic conductive rubber sheet, assembling the wiring board, the anisotropic conductive rubber sheet and the membrane sheet to assemble the inspection board, and removing the inspection board from the assembly board And a process.

【0037】第6の検査用基板の製造方法によると、メ
ンブレンシートの位置決め孔に組立用基板の位置決めピ
ンを挿通することによりメンブレンシートを組立用基板
に対して簡易且つ確実に位置決めできるので、配線基板
及び異方導電性ゴムシートを組立用基板に対して位置決
めすることにより、配線基板、異方導電性ゴムシート及
びメンブレンシートの相互の位置決めを、作業者の目視
又は顕微鏡に頼ることなく簡易且つ確実に行なうことが
できる。
According to the sixth inspection board manufacturing method, the membrane sheet can be easily and reliably positioned with respect to the assembly board by inserting the positioning pins of the assembly board into the positioning holes of the membrane sheet. By positioning the substrate and the anisotropic conductive rubber sheet with respect to the assembling substrate, the mutual positioning of the wiring substrate, the anisotropic conductive rubber sheet and the membrane sheet can be performed easily and visually without relying on the operator or relying on a microscope. It can be performed reliably.

【0038】本発明に係る第7の検査用基板の製造方法
は、前記の第4の目的を達成するものであって、半導体
ウェハに形成された複数の半導体集積素子の各検査用電
極に電圧を印加して複数の半導体集積回路素子の電気特
性をウェハ状態で一括して検査するための検査用基板の
製造方法を対象とし、基板面に垂直な方向に進退する螺
子部材を有する組立用基板の上に、螺子部材と螺合する
螺子孔を有する剛性基板を配置する工程と、剛性基板の
上に、配線層を有する配線基板、異方導電性ゴムシー
ト、及び複数の半導体集積回路素子の各検査用電極と対
応する位置にプローブ端子を有するメンブレンシートを
順次配置する工程と、剛性基板、配線基板、異方導電性
ゴムシート及びメンブレンシートを一体化して検査用基
板を組み立てる工程と、組立用基板の螺子部材を剛性基
板の螺子孔に螺合させると共に組立用基板に対して進退
させることにより検査用基板の反りを修正した後、検査
用基板を組立用基板から取りはずす工程とを備えてい
る。
A seventh method of manufacturing a substrate for inspection according to the present invention achieves the fourth object, wherein a voltage is applied to each inspection electrode of a plurality of semiconductor integrated devices formed on a semiconductor wafer. For manufacturing a test substrate for collectively testing the electrical characteristics of a plurality of semiconductor integrated circuit elements in a wafer state by applying a pressure, and an assembly substrate having a screw member that advances and retreats in a direction perpendicular to the substrate surface. Arranging a rigid substrate having a screw hole screwed with a screw member, and a wiring substrate having a wiring layer, an anisotropic conductive rubber sheet, and a plurality of semiconductor integrated circuit elements on the rigid substrate. A step of sequentially arranging a membrane sheet having a probe terminal at a position corresponding to each test electrode, and a step of assembling a test board by integrating a rigid substrate, a wiring board, an anisotropic conductive rubber sheet and a membrane sheet. Removing the test board from the test board by correcting the warp of the test board by screwing the screw member of the test board into the screw hole of the rigid board and moving the test board relative to the test board. Have.

【0039】第7の検査用基板の製造方法によると、組
立用基板に設けられた螺子部材を剛性基板の螺子孔に螺
合させると共に組立用基板に対して進退させることによ
り検査用基板の反りを修正した後、検査用基板を組立用
基板から取りはずすため、検査用基板に生じる反りを簡
易且つ確実に修正することができる。
According to the seventh manufacturing method of the inspection board, the screw member provided on the assembly board is screwed into the screw hole of the rigid board and is advanced and retracted with respect to the assembly board, so that the warping of the inspection board is achieved. After the correction, the board for inspection is removed from the board for assembly, so that the warpage of the board for inspection can be easily and reliably corrected.

【0040】[0040]

【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態に係る検査用基板及びその製造方法に
ついて、図1を参照しながら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) Hereinafter, an inspection substrate and a method for manufacturing the same according to a first embodiment of the present invention will be described with reference to FIG.

【0041】図1に示すように、配線層を有する配線基
板10の上には、異方導電性ゴムシート(図示は省略し
ている)を介してメンブレンシート11が配置されてい
る。メンブレンシート11は、検査の対象となる複数の
半導体集積回路素子の各検査用電極と対応する位置にプ
ローブ端子11aを有しており、該メンブレンシート1
1の周縁部は剛性リング12に保持されている。
As shown in FIG. 1, a membrane sheet 11 is disposed on a wiring board 10 having a wiring layer via an anisotropic conductive rubber sheet (not shown). The membrane sheet 11 has a probe terminal 11a at a position corresponding to each inspection electrode of a plurality of semiconductor integrated circuit devices to be inspected.
1 is held by a rigid ring 12.

【0042】配線基板10の周縁部には、メンブレンシ
ート11の平面方向の位置を高精度に(数μmから数十
μmの範囲)位置決めする例えば4つの平面方向位置決
め手段13が設けられている。各平面方向位置決め手段
13は、配線基板10に固定された固定部13aと、尖
った先端を有していると共に固定部13aに螺合されて
いる可動部13bとからなり、可動部13bを固定部1
3aに対して回転すると、可動部13bが固定部13a
に対して進退する。
At the periphery of the wiring board 10, there are provided, for example, four plane-direction positioning means 13 for positioning the position of the membrane sheet 11 in the plane direction with high accuracy (range of several μm to several tens μm). Each planar direction positioning means 13 includes a fixed portion 13a fixed to the wiring board 10 and a movable portion 13b having a sharp tip and screwed to the fixed portion 13a, and fixes the movable portion 13b. Part 1
When rotated with respect to 3a, the movable portion 13b is
Move forward and backward.

【0043】従って、例えば4つの平面方向位置決め手
段13の各可動部13bの回転方向及び回転量を調整す
ることにより、メンブレンシート11の配線基板10に
対する平面方向の位置を高精度に位置決めすることがで
きる。尚、平面方向位置決め手段13の数については、
メンブレンシート11の配線基板10に対する平面方向
の位置を高精度に位置決めできる範囲内で選択すること
ができる。
Therefore, the position of the membrane sheet 11 in the plane direction with respect to the wiring board 10 can be accurately positioned by adjusting the rotation direction and the rotation amount of each movable portion 13b of the four plane direction positioning means 13, for example. it can. In addition, about the number of the plane direction positioning means 13,
The position of the membrane sheet 11 in the planar direction with respect to the wiring board 10 can be selected within a range where positioning can be performed with high accuracy.

【0044】また、配線基板10の周縁部には、メンブ
レンシート11の周方向の位置を高精度(数μmから数
十μmの範囲)に位置決めする周方向位置決め手段14
が設けられている。周方向位置決め手段14は、剛性リ
ング12から外側に突出する突出部14aと、該突出部
14aに回転自在に保持され且つ突出部14aから両側
へ延びる螺子部14bと、該螺子部14bの両端部にそ
れぞれ螺合していると共に配線基板10に固定された固
定部14cとからなり、螺子部14bを固定部14cに
対して回転すると、螺子部14bが周方向に移動するの
で、突出部14aひいては剛性リング12は配線基板1
0に対して周方向に移動する。
A circumferential positioning means 14 for positioning the circumferential position of the membrane sheet 11 with high accuracy (range of several μm to several tens of μm) is provided on the peripheral edge of the wiring board 10.
Is provided. The circumferential positioning means 14 includes a protrusion 14a projecting outward from the rigid ring 12, a screw 14b rotatably held by the protrusion 14a and extending to both sides from the protrusion 14a, and both ends of the screw 14b. And a fixing portion 14c fixed to the wiring board 10 and screwed to the wiring board 10. When the screw portion 14b is rotated with respect to the fixing portion 14c, the screw portion 14b moves in the circumferential direction. The rigid ring 12 is connected to the wiring board 1
0 moves in the circumferential direction.

【0045】従って、周方向位置決め手段14の螺子部
14bの回転方向及び回転量を調整することにより、メ
ンブレンシート11の配線基板10に対する周方向の位
置を高精度に位置決めすることができる。
Therefore, by adjusting the rotation direction and the rotation amount of the screw portion 14b of the circumferential positioning means 14, the position of the membrane sheet 11 in the circumferential direction with respect to the wiring board 10 can be accurately determined.

【0046】また、配線基板10の周縁部には、メンブ
レンシート11を配線基板10に固定する例えば2つの
固定手段15が設けられている。固定手段15は、配線
基板10に設けられた雌ねじ部と対応する位置に貫通孔
を有する固定部15aと、該固定部15aから剛性リン
グ12の上に延びる突出部15bとからなり、固定部1
5aの貫通孔に挿通される螺子部材により固定部15a
を配線基板10に固定すると、突出部15bは剛性リン
グ12を配線基板10に押しつけるので、剛性リング1
2に保持されているメンブレンシート11は配線基板1
0に固定される。
Further, for example, two fixing means 15 for fixing the membrane sheet 11 to the wiring board 10 are provided at a peripheral portion of the wiring board 10. The fixing means 15 includes a fixing portion 15 a having a through hole at a position corresponding to the female screw portion provided on the wiring board 10, and a protrusion 15 b extending from the fixing portion 15 a onto the rigid ring 12.
The fixing portion 15a is formed by a screw member inserted through the through hole of the fixing portion 15a.
Is fixed to the wiring board 10, the projection 15b presses the rigid ring 12 against the wiring board 10, so that the rigid ring 1
The membrane sheet 11 held by the wiring board 1
Fixed to 0.

【0047】以下、メンブレンシート11を配線基板1
0に対して位置決めした後に、メンブレンシート11を
配線基板10に固定する方法について説明する。
Hereinafter, the membrane sheet 11 is connected to the wiring board 1
A method for fixing the membrane sheet 11 to the wiring board 10 after positioning with respect to 0 will be described.

【0048】まず、平面方向位置決め手段13を用い
て、メンブレンシート11の配線基板10に対する平面
方向の位置を高精度に位置決めした後、周方向位置決め
手段14を用いて、メンブレンシート11の配線基板1
0に対する周方向の位置を高精度に位置決めする。
First, the position of the membrane sheet 11 in the plane direction with respect to the wiring board 10 is accurately determined using the plane direction positioning means 13, and then the wiring board 1 of the membrane sheet 11 is positioned using the circumferential direction positioning means 14.
The position in the circumferential direction with respect to 0 is positioned with high accuracy.

【0049】次に、メンブレンシート11の配線基板1
0に対する平面方向及び周方向の位置決めがされた状態
で、固定手段15を用いて、メンブレンシート11を配
線基板10に対して固定する。
Next, the wiring board 1 of the membrane sheet 11
The membrane sheet 11 is fixed to the wiring board 10 using the fixing means 15 in a state where the positioning is performed in the plane direction and the circumferential direction with respect to 0.

【0050】(第2の実施形態)以下、本発明の第2の
実施形態に係る検査用基板及びその製造方法について、
図2(a)及び(b)を参照しながら説明する。
(Second Embodiment) Hereinafter, an inspection substrate and a method of manufacturing the same according to a second embodiment of the present invention will be described.
This will be described with reference to FIGS.

【0051】第1の実施形態は、メンブレンシート11
の周縁部を保持した剛性リング12を配線基板10に対
して位置決め及び固定することによって、メンブレンシ
ート11を配線基板10に対して位置決め及び固定する
方式であったが、第2の実施形態は、メンブレンシート
11を配線基板10に対して直接に位置決め及び固定す
る方式である。
In the first embodiment, the membrane sheet 11
Is a method of positioning and fixing the rigid ring 12 holding the peripheral portion of the membrane sheet 11 with respect to the wiring board 10 so that the membrane sheet 11 is positioned and fixed with respect to the wiring board 10. In this method, the membrane sheet 11 is directly positioned and fixed to the wiring board 10.

【0052】図2(a)に示すように、配線層を有する
配線基板20の上にはメンブレンシート21が配置され
ており、該メンブレンシート21は、検査の対象となる
複数の半導体集積回路素子の各検査用電極と対応する位
置にプローブ端子21aを有している。尚、メンブレン
シート21の材料は特に限定されないが、絶縁性を有し
ており、孔加工が容易であり、半導体ウェハ及び配線基
板20と熱膨張計数が近いものが好ましい。
As shown in FIG. 2A, a membrane sheet 21 is disposed on a wiring board 20 having a wiring layer, and the membrane sheet 21 includes a plurality of semiconductor integrated circuit elements to be inspected. The probe terminals 21a are provided at positions corresponding to the respective test electrodes. The material of the membrane sheet 21 is not particularly limited, but is preferably a material having an insulating property, easy to form holes, and having a thermal expansion coefficient close to that of the semiconductor wafer and the wiring substrate 20.

【0053】配線基板20の周縁部には、例えば一対の
位置決めピン22が突設されていると共に、メンブレン
シート21の周縁部における位置決めピン22と対応す
る位置には、長円状の第1の位置決め孔23Aと真円状
の第2の位置決め孔23Bとが設けられている。
For example, a pair of positioning pins 22 project from the peripheral edge of the wiring board 20, and an elliptical first pin is located at a position corresponding to the positioning pins 22 on the peripheral edge of the membrane sheet 21. A positioning hole 23A and a perfect circular second positioning hole 23B are provided.

【0054】従って、メンブレンシート21の第1及び
第2の位置決め孔23A、23Bを配線基板20の対応
する位置決めピン22に挿通させると、メンブレンシー
ト21の配線基板20に対する平面方向及び周方向の位
置決めが行なわれる。
Accordingly, when the first and second positioning holes 23A and 23B of the membrane sheet 21 are inserted into the corresponding positioning pins 22 of the wiring board 20, the positioning of the membrane sheet 21 with respect to the wiring board 20 in the planar direction and the circumferential direction is performed. Is performed.

【0055】また、配線基板20の周縁部には例えば4
個の螺子孔(図示は省略している。)が設けられている
と共に、メンブレンシート21の周縁部における配線基
板20の各螺子孔と対応する位置には貫通孔24が形成
されており、メンブレンシート21の貫通孔24に挿通
された螺子部材を配線基板20の螺子孔に螺合させる
と、メンブレンシート21は配線基板20に固定され
る。
Further, for example, 4
Screw holes (not shown) are provided, and a through hole 24 is formed at a position corresponding to each screw hole of the wiring board 20 at a peripheral portion of the membrane sheet 21. When the screw member inserted into the through hole 24 of the sheet 21 is screwed into the screw hole of the wiring board 20, the membrane sheet 21 is fixed to the wiring board 20.

【0056】(第3の実施形態)以下、本発明の第3の
実施形態に係る検査用基板及びその製造方法について、
図3を参照しながら説明する。
(Third Embodiment) Hereinafter, an inspection substrate and a method of manufacturing the same according to a third embodiment of the present invention will be described.
This will be described with reference to FIG.

【0057】図3は第3の実施形態に係る配線基板30
の断面構造を示しており、該配線基板30は、剛性を有
する剛性基板31と、表面に配線層(図示は省略してい
る。)が形成されていると共に剛性基板31の一面に貼
着された第1の薄型基板32と、剛性基板31の他面に
貼着された第2の薄型基板33とから構成されている。
FIG. 3 shows a wiring board 30 according to the third embodiment.
The wiring substrate 30 has a rigid substrate 31 having rigidity, a wiring layer (not shown) formed on the surface, and is adhered to one surface of the rigid substrate 31. A first thin substrate 32 and a second thin substrate 33 attached to the other surface of the rigid substrate 31.

【0058】第1の薄型基板32の裏面には、表面側の
配線層と電気的に接続された電子部品34、例えば検査
装置と接合されるコネクタが取り付けられていると共
に、剛性基板31には電子部品34を収納可能な収納部
35が設けられており、第1の薄型基板32は剛性基板
31に、電子部品34が収納部35に収納された状態で
貼着されている。
On the back surface of the first thin substrate 32, an electronic component 34 electrically connected to the wiring layer on the front surface side, for example, a connector to be connected to an inspection device is attached. A storage section 35 capable of storing the electronic component 34 is provided, and the first thin substrate 32 is attached to the rigid substrate 31 in a state where the electronic component 34 is stored in the storage section 35.

【0059】第3の実施形態によると、電子部品34の
数及び実装位置に応じて収納部35を形成することによ
り、電子部品34を配線基板30の内部に収納できるの
で、配線基板30の両面、つまり第1及び第2の薄型基
板32、33における剛性基板31に貼着されていない
方の面に、メンブレンシートのプローブ端子と接続され
る配線層又は外部装置と接続される配線層などを設ける
ことができるので、配線基板の表面における配線層の設
計自由度が向上する。
According to the third embodiment, the electronic components 34 can be accommodated inside the wiring board 30 by forming the accommodating portions 35 in accordance with the number and the mounting positions of the electronic components 34. That is, a wiring layer connected to the probe terminals of the membrane sheet or a wiring layer connected to the external device is formed on the surface of the first and second thin substrates 32 and 33 that is not attached to the rigid substrate 31. Since it can be provided, the degree of freedom in designing the wiring layer on the surface of the wiring board is improved.

【0060】また、第1及び第2の薄型基板32、33
の熱膨張は剛性基板31の熱膨張に規制されるため、剛
性基板31を熱膨張係数が低い材料により形成すると、
配線基板30がバーンイン装置の内部において高温に曝
されても、配線基板30の熱膨張を抑制できるので、配
線基板30に固定されるメンブレンシートのプローブ端
子と半導体ウェハの検査用電極との位置ずれを防止する
ことができる。
The first and second thin substrates 32, 33
Is limited by the thermal expansion of the rigid substrate 31, so if the rigid substrate 31 is formed of a material having a low coefficient of thermal expansion,
Even if the wiring board 30 is exposed to a high temperature inside the burn-in device, the thermal expansion of the wiring board 30 can be suppressed, so that the positional displacement between the probe terminals of the membrane sheet fixed to the wiring board 30 and the inspection electrodes of the semiconductor wafer. Can be prevented.

【0061】また、配線基板30が高温に曝されても、
剛性基板31が配線基板30の反りを抑制するため、配
線基板30に反りが発生し難くなるので、配線基板30
に固定されるメンブレンシートのプローブ端子と半導体
ウェハの検査用電極との接触不良を防止することができ
る。
Even if the wiring board 30 is exposed to a high temperature,
Since the rigid substrate 31 suppresses the warpage of the wiring board 30, the wiring board 30 is less likely to be warped.
Contact failure between the probe terminal of the membrane sheet fixed to the semiconductor wafer and the inspection electrode of the semiconductor wafer can be prevented.

【0062】(第4の実施形態)以下、本発明の第4の
実施形態に係る検査用基板及びその製造方法について、
図4を参照しながら説明する。
(Fourth Embodiment) Hereinafter, an inspection substrate and a method of manufacturing the same according to a fourth embodiment of the present invention will be described.
This will be described with reference to FIG.

【0063】図4に示すように、組立用基板40の表面
には例えば一対の位置決めピン41が突設されている。
As shown in FIG. 4, a pair of positioning pins 41 are provided on the surface of the assembly substrate 40, for example.

【0064】組立用基板40の表面には、剛性基板4
2、配線基板43、異方導電性ゴムシート44及びメン
ブレンシート45が順次載置されていると共に、組立用
基板40の位置決めピン41には、剛性基板42に設け
られた位置決め孔、配線基板43に設けられた位置決め
孔、異方導電性ゴムシート44の周縁部を保持している
第1の剛性リング46に設けられた位置決め孔、及びメ
ンブレンシート45の周縁部を保持している第2の剛性
リング47に設けられた位置決め孔が順次挿通されてい
る。これによって、剛性基板42、配線基板43、異方
導電性ゴムシート44及びメンブレンシート45は、組
立用基板40に対して位置決めされた状態で載置されて
いる。
On the surface of the assembly substrate 40, the rigid substrate 4
2, a wiring board 43, an anisotropic conductive rubber sheet 44, and a membrane sheet 45 are sequentially placed, and positioning pins 41 of an assembly board 40 are provided with positioning holes provided in a rigid board 42; , A positioning hole provided in the first rigid ring 46 that holds the peripheral edge of the anisotropic conductive rubber sheet 44, and a second hole that holds the peripheral edge of the membrane sheet 45. Positioning holes provided in the rigid ring 47 are sequentially inserted. Thus, the rigid substrate 42, the wiring substrate 43, the anisotropic conductive rubber sheet 44, and the membrane sheet 45 are placed in a state where they are positioned with respect to the assembly substrate 40.

【0065】この状態で、剛性基板42、配線基板4
3、第1の剛性リング46及び第2の剛性リング47を
一体化すると、剛性基板42、配線基板43、異方導電
性ゴムシート44及びメンブレンシート45は互いに位
置決めされた状態で一体化されるので、これらからなり
一体化された検査用基板が得られる。
In this state, the rigid board 42 and the wiring board 4
3. When the first rigid ring 46 and the second rigid ring 47 are integrated, the rigid substrate 42, the wiring substrate 43, the anisotropic conductive rubber sheet 44, and the membrane sheet 45 are integrated while being positioned with respect to each other. Therefore, an integrated inspection substrate composed of these is obtained.

【0066】また、組立用基板40の裏面側には、組立
用基板40との間に隙間を形成するための隙間形成用リ
ング48aを有する反り補正基板48が設けられてお
り、該反り補正基板48の中央部には剛性基板42の方
に向かって突出する螺子部材49が固定されている。螺
子部材49は組立用基板40に形成された孔を貫通して
延びており、螺子部材49の先端部は剛性基板42に形
成された雌ねじ部42aに螺合している。
A warp correcting board 48 having a gap forming ring 48a for forming a gap with the assembling board 40 is provided on the back side of the assembling board 40. A screw member 49 protruding toward the rigid substrate 42 is fixed to the center of 48. The screw member 49 extends through a hole formed in the assembly substrate 40, and a distal end of the screw member 49 is screwed into a female screw portion 42 a formed on the rigid substrate 42.

【0067】螺子部材49を時計回りに回転すると、剛
性基板42の中央部と反り補正基板48の中央部とが接
近する反動を受けて、剛性基板42の周縁部は組立用基
板40から離反する方向(配線基板43に接近する方
向)に移動する一方、螺子部材49を反時計回りに回転
すると、剛性基板42の中央部と反り補正基板48の中
央部とが離反する反動を受けて、剛性基板42の周縁部
は組立用基板40に接近する方向(配線基板43から離
反する方向)に移動するので、剛性基板42ひいては検
査用基板の反りを修正することができる。
When the screw member 49 is rotated clockwise, the central portion of the rigid substrate 42 and the central portion of the warp correction substrate 48 receive a recoil approaching, and the peripheral portion of the rigid substrate 42 separates from the assembly substrate 40. When the screw member 49 is rotated counterclockwise while moving in the direction (direction approaching the wiring board 43), the central portion of the rigid substrate 42 and the central portion of the warp correction substrate 48 receive a recoil which is separated from each other, and Since the peripheral portion of the board 42 moves in a direction approaching the assembly board 40 (a direction away from the wiring board 43), the warpage of the rigid board 42 and thus the inspection board can be corrected.

【0068】尚、第3の実施形態における剛性基板31
及び第4の実施形態における剛性基板42を構成する材
料としては、42アロイ、インバ形合金又はアンバ形合
金などのように、剛性を有し且つ熱膨張係数が小さいも
のが好ましい。
The rigid substrate 31 in the third embodiment
The material constituting the rigid substrate 42 in the fourth embodiment is preferably a material having rigidity and a small coefficient of thermal expansion, such as a 42 alloy, an invar alloy, or an invar alloy.

【0069】[0069]

【発明の効果】本発明に係る第1又は第2の検査用基板
の製造方法によると、検査用電極のピッチひいてはプロ
ーブ端子のピッチが小さくなっても、メンブレンシート
のプローブ端子と配線基板の配線層とを確実に接続させ
ることができる。
According to the first or second method of manufacturing the inspection board according to the present invention, even if the pitch of the inspection electrodes and thus the pitch of the probe terminals are reduced, the wiring between the probe terminals of the membrane sheet and the wiring board is reduced. The layers can be reliably connected.

【0070】本発明に係る第3の検査用基板の製造方法
によると、メンブレンシートと配線基板との位置ずれを
防止して、メンブレンシートのプローブ端子と配線基板
の配線層との間の安定したコンタクトを確保することが
できる。
According to the third method of manufacturing the inspection board according to the present invention, the displacement between the membrane sheet and the wiring board is prevented, and the stable connection between the probe terminals of the membrane sheet and the wiring layer of the wiring board is prevented. Contact can be secured.

【0071】本発明に係る第4〜第6の検査用基板の製
造方法によると、配線基板、異方導電性ゴムシート及び
メンブレンシートの相互の位置決めを、作業者の目視又
は顕微鏡に頼ることなく簡易且つ確実に行なうことがで
きる。
According to the fourth to sixth manufacturing methods of the inspection board according to the present invention, the mutual positioning of the wiring board, the anisotropic conductive rubber sheet and the membrane sheet can be performed without relying on the operator's eyes or a microscope. It can be performed simply and reliably.

【0072】本発明に係る第7の検査用基板の製造方法
によると、検査用基板に生じる反りを簡易且つ確実に修
正することができる。
According to the seventh method of manufacturing a substrate for inspection according to the present invention, it is possible to easily and surely correct the warpage generated in the substrate for inspection.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る検査用基板の製
造方法を示す平面図である。
FIG. 1 is a plan view showing a method for manufacturing an inspection substrate according to a first embodiment of the present invention.

【図2】(a)及び(b)は本発明の第2の実施形態に
係る検査用基板の製造方法を示し、(a)は平面図であ
り、(b)は(a)におけるIIb−IIb線の断面図であ
る。
FIGS. 2 (a) and 2 (b) show a method for manufacturing an inspection substrate according to a second embodiment of the present invention, wherein FIG. 2 (a) is a plan view and FIG. It is sectional drawing of the IIb line.

【図3】本発明の第3の実施形態に係る検査用基板の製
造方法を示す断面図である。
FIG. 3 is a cross-sectional view illustrating a method for manufacturing an inspection substrate according to a third embodiment of the present invention.

【図4】本発明の第4の実施形態に係る検査用基板の製
造方法を示す断面図である。
FIG. 4 is a cross-sectional view illustrating a method for manufacturing an inspection substrate according to a fourth embodiment of the present invention.

【図5】(a)及び(b)は従来の検査用基板を示し、
(a)は平面図であり、(b)は(a)におけるVb−
Vb線の断面図である。
FIGS. 5A and 5B show a conventional inspection substrate,
(A) is a plan view, (b) is Vb− in (a).
It is sectional drawing of the Vb line.

【符号の説明】[Explanation of symbols]

10 配線基板 11 メンブレンシート 11a プローブ端子 12 剛性リング 13 平面方向位置決め手段 13a 固定部 13b 可動部 14 周方向位置決め手段 14a 突出部 14b 螺子部 14c 固定部 15 固定手段 15a 固定部 15b 突出部 20 配線基板 21 メンブレンシート 22 位置決めピン 23A 第1の位置決め孔 23B 第2の位置決め孔 24 貫通孔 30 配線基板 31 剛性基板 32 第1の薄型基板 33 第2の薄型基板 34 電子部品 35 収納部 40 組立用基板 41 位置決めピン 42 剛性基板 42a 雌ねじ部 43 配線基板 44 異方導電性ゴムシート 45 メンブレンシート 46 第1の剛性リング 47 第2の剛性リング 48 反り補正基板 48a 隙間形成用リング 49 螺子部材 DESCRIPTION OF SYMBOLS 10 Wiring board 11 Membrane sheet 11a Probe terminal 12 Rigid ring 13 Planar positioning means 13a Fixed part 13b Movable part 14 Circumferential positioning means 14a Projecting part 14b Screw part 14c Fixed part 15 Fixing means 15a Fixed part 15b Projecting part 20 Wiring board 21 Membrane sheet 22 Locating pin 23A First locating hole 23B Second locating hole 24 Through-hole 30 Wiring board 31 Rigid board 32 First thin board 33 Second thin board 34 Electronic component 35 Housing 40 Assembly board 41 Positioning Pin 42 Rigid substrate 42a Female screw part 43 Wiring substrate 44 Anisotropic conductive rubber sheet 45 Membrane sheet 46 First rigid ring 47 Second rigid ring 48 Warp correcting substrate 48a Ring for forming gap 49 Screw member

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中山 知之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 實盛 健郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 2G011 AA21 AB06 AB08 AC06 AC14 AE03 4M106 AA01 BA01 BA14 CA70 DD01 DD10 DD11 DD13 DD30  ──────────────────────────────────────────────────の Continued on the front page (72) Inventor Tomoyuki Nakayama 1006 Kazuma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (72) Inventor Kenro Minori 1006 Kadoma Kadoma Kadoma City, Osaka Matsushita Electric Industrial Co., Ltd. F term (reference) 2G011 AA21 AB06 AB08 AC06 AC14 AE03 4M106 AA01 BA01 BA14 CA70 DD01 DD10 DD11 DD13 DD30

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウェハに形成された複数の半導体
集積素子の各検査用電極に電圧を印加して前記複数の半
導体集積回路素子の電気特性をウェハ状態で一括して検
査するための検査用基板の製造方法であって、 前記複数の半導体集積回路素子の各検査用電極と対応す
る位置にプローブ端子を有するメンブレンシートを、配
線層が形成されていると共に周縁部に前記メンブレンシ
ートの平面方向の位置を高精度に位置決めする平面方向
位置決め手段を有する配線基板の上に配置する工程と、 前記平面方向位置決め手段を用いて、前記メンブレンシ
ートの前記配線基板に対する平面方向の位置決めをする
工程と、 前記メンブレンシートを前記配線基板に固定する工程と
を備えていることを特徴とする検査用基板の製造方法。
An inspection device for applying a voltage to each inspection electrode of a plurality of semiconductor integrated devices formed on a semiconductor wafer to inspect the electrical characteristics of the plurality of semiconductor integrated circuit devices collectively in a wafer state. A method of manufacturing a substrate, comprising: forming a membrane sheet having probe terminals at positions corresponding to respective inspection electrodes of the plurality of semiconductor integrated circuit elements, forming a wiring layer on a peripheral portion of the membrane sheet in a plane direction of the membrane sheet; Disposing on a wiring board having a planar direction positioning means for positioning the position of the membrane sheet with high precision; and, using the planar direction positioning means, to position the membrane sheet in a planar direction with respect to the wiring board, Fixing the membrane sheet to the wiring board.
【請求項2】 前記平面方向位置決め手段は位置決め用
のピン又は孔であり、 前記メンブレンシートの周縁部には、前記位置決め用の
ピン又は孔に対応する孔又はピンが設けられており、 前記メンブレンシートの孔又はピンを前記配線基板の位
置決め用のピン又は孔に嵌合することにより、前記メン
ブレンシートの前記配線基板に対する平面方向の位置決
めをすることを特徴とする請求項1に記載の検査用基板
の製造方法。
2. The planar direction positioning means is a positioning pin or a hole, and a hole or a pin corresponding to the positioning pin or the hole is provided in a peripheral portion of the membrane sheet. 2. The inspection device according to claim 1, wherein the membrane sheet is positioned in a planar direction with respect to the wiring board by fitting a hole or a pin of the sheet into a positioning pin or hole of the wiring board. 3. Substrate manufacturing method.
【請求項3】 半導体ウェハに形成された複数の半導体
集積素子の各検査用電極に電圧を印加して前記複数の半
導体集積回路素子の電気特性をウェハ状態で一括して検
査するための検査用基板の製造方法であって、 前記複数の半導体集積回路素子の各検査用電極と対応す
る位置にプローブ端子を有するメンブレンシートを、配
線層が形成されていると共に周縁部に前記メンブレンシ
ートの周方向の位置を高精度に位置決めする周方向位置
決め手段を有する配線基板の上に配置する工程と、 前記周方向位置決め手段を用いて、前記メンブレンシー
トの前記配線基板に対する周方向の位置決めをする工程
と、 前記メンブレンシートを前記配線基板に固定する工程と
を備えていることを特徴とする検査用基板の製造方法。
3. An inspection device for applying a voltage to each inspection electrode of a plurality of semiconductor integrated devices formed on a semiconductor wafer and inspecting electrical characteristics of the plurality of semiconductor integrated circuit devices collectively in a wafer state. A method of manufacturing a substrate, comprising: a membrane sheet having a probe terminal at a position corresponding to each inspection electrode of the plurality of semiconductor integrated circuit elements, wherein a wiring layer is formed and a circumferential direction of the membrane sheet is Arranging the membrane sheet on the wiring board with the circumferential positioning means for positioning the position of the membrane sheet with high accuracy, and using the circumferential positioning means, Fixing the membrane sheet to the wiring board.
【請求項4】 半導体ウェハに形成された複数の半導体
集積素子の各検査用電極に電圧を印加して前記複数の半
導体集積回路素子の電気特性をウェハ状態で一括して検
査するための検査用基板の製造方法であって、 前記複数の半導体集積回路素子の各検査用電極と対応す
る位置にプローブ端子を有するメンブレンシートを、配
線層が形成されていると共に周縁部に前記メンブレンシ
ートを高精度に固定する固定手段を有する配線基板の中
央部の所定位置に配置する工程と、 前記固定手段により前記メンブレンシートを前記配線基
板に固定する工程とを備えていることを特徴とする検査
用基板の製造方法。
4. An inspection device for applying a voltage to each inspection electrode of a plurality of semiconductor integrated devices formed on a semiconductor wafer and inspecting electrical characteristics of the plurality of semiconductor integrated circuit devices collectively in a wafer state. A method of manufacturing a substrate, comprising: forming a membrane sheet having a probe terminal at a position corresponding to each inspection electrode of the plurality of semiconductor integrated circuit elements; A step of arranging the membrane sheet at a predetermined position in a central portion of the wiring board having fixing means for fixing the membrane sheet to the wiring board by the fixing means. Production method.
【請求項5】 前記配線基板は、剛性を有する剛性基板
と、前記配線層を有すると共に前記剛性基板と一体化さ
れた薄型基板とからなることを特徴とする請求項1〜4
のいずれか1項に記載の検査用基板の製造方法。
5. The wiring substrate according to claim 1, wherein the wiring substrate comprises a rigid substrate having rigidity, and a thin substrate having the wiring layer and integrated with the rigid substrate.
The method for manufacturing an inspection substrate according to any one of the above items.
【請求項6】 前記薄型基板には前記配線層と電気的に
接続された電子部品が設けられていると共に、前記剛性
基板には前記電子部品を収納可能な収納部が形成されて
おり、前記薄型基板は前記剛性基板に、前記電子部品が
前記収納部に収納された状態で一体化されていることを
特徴とする請求項5に記載の検査用基板の製造方法。
6. The thin substrate is provided with an electronic component electrically connected to the wiring layer, and the rigid substrate is provided with a storage portion capable of storing the electronic component. The method according to claim 5, wherein the thin substrate is integrated with the rigid substrate in a state where the electronic component is housed in the housing.
【請求項7】 半導体ウェハに形成された複数の半導体
集積素子の各検査用電極に電圧を印加して前記複数の半
導体集積回路素子の電気特性をウェハ状態で一括して検
査するための検査用基板の製造方法であって、 位置決めピンを有する組立用基板の上に、配線層を有す
ると共に前記位置決めピンと対応する位置に位置決め孔
を有する配線基板を、前記位置決め孔に前記位置決めピ
ンを挿通させた状態で配置する工程と、 前記配線基板上の所定位置に異方導電性ゴムシートを配
置する工程と、 前記異方導電性ゴムシート上の所定位置に、前記複数の
半導体集積回路素子の各検査用電極と対応する位置にプ
ローブ端子を有するメンブレンシートを配置する工程
と、 前記配線基板、異方導電性ゴムシート及びメンブレンシ
ートを一体化して検査用基板を組み立てた後、該検査用
基板を前記組立用基板から取りはずす工程とを備えてい
ることを特徴とする検査用基板の製造方法。
7. An inspection device for applying a voltage to each inspection electrode of a plurality of semiconductor integrated devices formed on a semiconductor wafer and inspecting electrical characteristics of the plurality of semiconductor integrated circuit devices collectively in a wafer state. A method of manufacturing a board, comprising: a wiring board having a wiring layer and having a positioning hole at a position corresponding to the positioning pin on an assembly board having the positioning pin, wherein the positioning pin is inserted through the positioning hole. Arranging the anisotropic conductive rubber sheet at a predetermined position on the wiring board; and inspecting each of the plurality of semiconductor integrated circuit elements at a predetermined position on the anisotropic conductive rubber sheet. Arranging a membrane sheet having a probe terminal at a position corresponding to the electrode for use, and integrating and inspecting the wiring board, the anisotropic conductive rubber sheet and the membrane sheet After assembling the substrate, method of manufacturing a testing board, characterized in that it comprises the step of removing the substrate the inspection from the assembly board.
【請求項8】 半導体ウェハに形成された複数の半導体
集積素子の各検査用電極に電圧を印加して前記複数の半
導体集積回路素子の電気特性をウェハ状態で一括して検
査するための検査用基板の製造方法であって、 位置決めピンを有する組立用基板上の所定位置に、配線
層を有する配線基板を配置する工程と、 前記配線基板の上に、前記位置決めピンと対応する位置
に位置決め孔を有する異方導電性ゴムシートの前記位置
決め孔に前記位置決めピンを挿通させた状態で前記異方
導電性ゴムシートを配置することにより、前記異方導電
性ゴムシートの前記配線基板に対する位置決めをする工
程と、 前記異方導電性ゴムシート上の所定位置に、前記複数の
半導体集積回路素子の各検査用電極と対応する位置にプ
ローブ端子を有するメンブレンシートを配置する工程
と、 前記配線基板、異方導電性ゴムシート及びメンブレンシ
ートを一体化して検査用基板を組み立てた後、該検査用
基板を前記組立用基板から取りはずす工程とを備えてい
ることを特徴とする検査用基板の製造方法。
8. An inspection device for applying a voltage to each inspection electrode of a plurality of semiconductor integrated devices formed on a semiconductor wafer and inspecting electrical characteristics of the plurality of semiconductor integrated circuit devices collectively in a wafer state. A method of manufacturing a board, comprising: arranging a wiring board having a wiring layer at a predetermined position on an assembly board having positioning pins; and forming a positioning hole on the wiring board at a position corresponding to the positioning pin. Positioning the anisotropic conductive rubber sheet with respect to the wiring board by disposing the anisotropic conductive rubber sheet in a state where the positioning pins are inserted through the positioning holes of the anisotropic conductive rubber sheet. A membrane having a probe terminal at a predetermined position on the anisotropic conductive rubber sheet and at a position corresponding to each inspection electrode of the plurality of semiconductor integrated circuit elements Arranging the wiring board, the anisotropic conductive rubber sheet and the membrane sheet, assembling an inspection board, and then removing the inspection board from the assembly board. A method for manufacturing an inspection substrate, comprising:
【請求項9】 半導体ウェハに形成された複数の半導体
集積素子の各検査用電極に電圧を印加して前記複数の半
導体集積回路素子の電気特性をウェハ状態で一括して検
査するための検査用基板の製造方法であって、 位置決めピンを有する組立用基板上の所定位置に、配線
層を有する配線基板を配置する工程と、 前記配線基板上の所定位置に異方導電性ゴムシートを配
置する工程と、 前記異方導電性ゴムシートの上に、前記複数の半導体集
積回路素子の各検査用電極と対応する位置にプローブ端
子を有すると共に前記位置決めピンと対応する位置に位
置決め孔を有するメンブレンシートの前記位置決め孔に
前記位置決めピンを挿通させた状態で前記メンブレンシ
ートを配置することにより、前記メンブレンシートの前
記異方導電性ゴムシートに対する位置決めをする工程
と、 前記配線基板、異方導電性ゴムシート及びメンブレンシ
ートを一体化して検査用基板を組み立てた後、該検査用
基板を前記組立用基板から取りはずす工程とを備えてい
ることを特徴とする検査用基板の製造方法。
9. An inspection device for applying a voltage to each inspection electrode of a plurality of semiconductor integrated devices formed on a semiconductor wafer and inspecting electrical characteristics of the plurality of semiconductor integrated circuit devices in a wafer state collectively. A method of manufacturing a board, comprising: arranging a wiring board having a wiring layer at a predetermined position on an assembly board having positioning pins; and arranging an anisotropic conductive rubber sheet at a predetermined position on the wiring board. A step of, on the anisotropic conductive rubber sheet, a membrane sheet having a probe terminal at a position corresponding to each test electrode of the plurality of semiconductor integrated circuit elements and having a positioning hole at a position corresponding to the positioning pin. By arranging the membrane sheet in a state where the positioning pins are inserted into the positioning holes, the anisotropic conductive rubber sheet of the membrane sheet And positioning the wiring substrate, the anisotropic conductive rubber sheet and the membrane sheet together to assemble an inspection board, and then removing the inspection board from the assembly board. A method for manufacturing an inspection substrate, comprising:
【請求項10】 半導体ウェハに形成された複数の半導
体集積素子の各検査用電極に電圧を印加して前記複数の
半導体集積回路素子の電気特性をウェハ状態で一括して
検査するための検査用基板の製造方法であって、 基板面に垂直な方向に進退する螺子部材を有する組立用
基板の上に、前記螺子部材と螺合する螺子孔を有する剛
性基板を配置する工程と、 前記剛性基板の上に、配線層を有する配線基板、異方導
電性ゴムシート、及び前記複数の半導体集積回路素子の
各検査用電極と対応する位置にプローブ端子を有するメ
ンブレンシートを順次配置する工程と、 前記剛性基板、配線基板、異方導電性ゴムシート及びメ
ンブレンシートを一体化して検査用基板を組み立てる工
程と、 前記組立用基板の螺子部材を前記剛性基板の螺子孔に螺
合させると共に前記組立用基板に対して進退させること
により前記検査用基板の反りを修正した後、前記検査用
基板を前記組立用基板から取りはずす工程とを備えてい
ることを特徴とする検査用基板の製造方法。
10. A test for applying a voltage to each test electrode of a plurality of semiconductor integrated devices formed on a semiconductor wafer to collectively test the electrical characteristics of the plurality of semiconductor integrated circuit devices in a wafer state. A method of manufacturing a substrate, comprising: disposing a rigid substrate having a screw hole screwed with the screw member on an assembly substrate having a screw member that advances and retreats in a direction perpendicular to the substrate surface; A step of sequentially arranging a wiring board having a wiring layer, an anisotropic conductive rubber sheet, and a membrane sheet having a probe terminal at a position corresponding to each inspection electrode of the plurality of semiconductor integrated circuit elements, Assembling a rigid board, a wiring board, an anisotropic conductive rubber sheet and a membrane sheet to assemble an inspection board; and screwing a screw member of the assembly board into a screw hole of the rigid board. Removing the inspection substrate from the assembly substrate after correcting the warpage of the inspection substrate by moving the substrate forward and backward with respect to the assembly substrate. Production method.
JP11176941A 1999-06-23 1999-06-23 Manufacture of substrate for inspection Pending JP2001007167A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11176941A JP2001007167A (en) 1999-06-23 1999-06-23 Manufacture of substrate for inspection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11176941A JP2001007167A (en) 1999-06-23 1999-06-23 Manufacture of substrate for inspection

Publications (1)

Publication Number Publication Date
JP2001007167A true JP2001007167A (en) 2001-01-12

Family

ID=16022426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11176941A Pending JP2001007167A (en) 1999-06-23 1999-06-23 Manufacture of substrate for inspection

Country Status (1)

Country Link
JP (1) JP2001007167A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253254A (en) * 2005-03-09 2006-09-21 Hoya Corp Membrane ring with bump and its manufacturing method, and contact board and its manufacturing method
JP2007178405A (en) * 2005-12-28 2007-07-12 Nhk Spring Co Ltd Probe card

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253254A (en) * 2005-03-09 2006-09-21 Hoya Corp Membrane ring with bump and its manufacturing method, and contact board and its manufacturing method
JP2007178405A (en) * 2005-12-28 2007-07-12 Nhk Spring Co Ltd Probe card
WO2007077743A1 (en) * 2005-12-28 2007-07-12 Nhk Spring Co., Ltd. Probe card
US7795892B2 (en) 2005-12-28 2010-09-14 Nhk Spring Co., Ltd. Probe card

Similar Documents

Publication Publication Date Title
US5210485A (en) Probe for wafer burn-in test system
TWI292602B (en)
US8912811B2 (en) Test contact system for testing integrated circuits with packages having an array of signal and power contacts
US6383825B1 (en) Method and system for testing semiconductor dice, semiconductor packages and semiconductor wafers
KR102240208B1 (en) Inspection jig, and inspection device
KR20020030276A (en) Segmented contactor
JP2006186120A (en) Semiconductor inspection device, and manufacturing method for semiconductor device
KR100592214B1 (en) Method for manufacturing probe card
KR20200007659A (en) Circuit device, tester, inspection device, and method of adjusting bending of circuit board
JP4326495B2 (en) Method for assembling semiconductor substrate inspection apparatus
TWI740367B (en) Multi-pin structured probe and probe card
US20070161285A1 (en) Electrically-conductive-contact holder, electrically-conductive-contact unit, and method for manufacturing electrically-conductive-contact holder
JP2001007168A (en) Inspection board
JP2001007167A (en) Manufacture of substrate for inspection
JPH03120742A (en) Ageing of semiconductor device, and device therefor
JP3921163B2 (en) Spiral contactor, manufacturing method thereof, semiconductor inspection apparatus using the same, and electronic component
US8523606B2 (en) Test socket
JPH10189672A (en) Contactor and check method for semiconductor device
JP4185218B2 (en) Contact probe and method for manufacturing the same, probe device using the contact probe, and method for manufacturing the same
TWI738201B (en) Probe card
JPH0555327A (en) Screening method of semiconductor element
JPH03102848A (en) Aging method of semiconductor device
WO2022054802A1 (en) Contact terminal, inspection jig, inspection device, and manufacturing method
JPH09159694A (en) Lsi test probe
US20220357362A1 (en) Inspection jig and inspection device