JP2000512461A

JP2000512461A - Method and apparatus for compiling one of a series of circuits in a programmable gate array

Info

Publication number: JP2000512461A
Application number: JP10501905A
Authority: JP
Inventors: マークアールカミングス; ジョンエルワトソン
Original assignee: モーフィックステクノロジーインコーポレイテッド
Priority date: 1996-06-10
Filing date: 1997-06-10
Publication date: 2000-09-19
Anticipated expiration: 2017-06-10
Also published as: CA2257996A1; EP0980555A1; JP4446492B2; KR20000016513A; AU3794197A; WO1997048062A1

Abstract

(57)【要約】複数の論理ゲートを備えたプログラマブルゲートアレイ（７０）を、一連の回路だけから成るように選択された一連の構成をなすようにプログラムできる。該一連の回路は所望の通信機能を実施するように選択される。該一連の回路は使用状況に応じて、最初に通信初期設定回路系列だけ、その後に通信保守回路系列だけ、更にその後に通信回路系列だけから構成できる。 Abstract: A programmable gate array (70) having a plurality of logic gates can be programmed to form a series of configurations selected to consist only of a series of circuits. The series of circuits is selected to perform the desired communication function. The series of circuits can be composed of only a communication initial setting circuit series, then only a communication maintenance circuit series, and then only a communication circuit series, depending on the use situation.

Description

【発明の詳細な説明】プログラマブルゲートアレイ内の一連の回路うちの１つの回路をコンパイルするための方法と装置技術分野本発明は、情報通信を行うための方法と装置に関するものであり、更に詳しく述べると、変化する通信サービスに対応する方法と装置に関するものである。発明の背景パーソナル通信は未曾有の機能拡張に直面している。セルラー電話や低軌道周回（ＬＥＯ）衛星サービスなど、最新式パーソナル通信サービスの出現によるこの機能拡張は、モバイルのユーザーに恩恵をもたらすものでもある。機能の拡張は音声通信のみならず、ポータブルコンピュータなどのパーソナルデータコミュニケータで利用されているようなデータ通信にも恩恵をもたらす。サービスの拡大に伴う大きな問題は、実に多様な音声およびデータ通信プロトコルが提案されていることである。この多様性は世界規模でもローカルエリアでも増加していくと予想される。例えば、各通信サービスは、それぞれ自己の技術セット、地理セット、および機能セットを有している。技術パラメータとして、周波数、変調、使用プロトコルなどがある。地理パラメータは特定の場所により定まる。機能セットは、そのサービスが音声であるか、無線呼出しであるか、データであるか、またはそれらのいずれか組合わせかであるかを説明するものである。その結果、任意の通信装置のユーザーが、不適合なサービスを用いるエリアで通信装置を利用しようとすると、その通信装置は使い物にならない。例えば、移動通信を頼みにする人々が一日中移動する場合、彼らは異なるサービスエリアを出入りする可能性があり、従って彼らの通信ニーズは絶え間無く変化する。また、同一ローカルエリア内でさえも、任意通信装置に組込まれている機能は、より新しいサービスによって時代遅れとなるので、該通信装置は次第に使い物にならなくなる。各通信サービス用に別々の通信装置を携帯しなくてはならないということは、個人にとって明らかに望ましくない。また、それぞれの利用可能通信サービスの詳細および特性を知りたいという人は実際にはほとんどいない。ほとんどの人は、ユーザーにとって簡単で便利で費用効率のよいシームレスサービスを持ちたいと考える。従って、どのような通信サービスが所望または必要とされる場合であっても、それと適合するように自ら再構成できる単一パーソナル通信装置を持つことが有利である。これは、今日ある従来技術では困難である。図面の簡単な説明図１は、本発明の実施態様のインタフェースの構造の模式図である。図２は、本発明の実施態様の物理構造の模式図である。図３は、端末エミュルータとして使用する場合の、本発明の実施態様のブロック図である。図４は、ファクシミリ送受信器エミュレータとして使用する場合の本発明の実施態様のブロック図である。図５は、通信装置エミュレータとして使用する場合の本発明の実施態様のブロック図である。図６は、無線ローカルエリアネットワークエミュレータとして使用する場合の本発明の実施態様のブロック図である。図７は、本発明の操作のブロック図である。図８は、複数のデジタルパーソナル通信サービスを統合する実施態様における本発明の操作のブロック図である。図９は、本発明の呼処理操作のフローチャート図である。図１０は、本発明による陸上開始呼の処理操作のタイミング図である。図１１は、本発明による携帯開始呼の処理操作のタイミング図である。図１２は、本発明の実施態様の機能構造の模式図である。図１３は、本発明のソフトウェアの機能の模式図である。図１４は、本発明のソフトウェアアーキテクチャのブロック図である。図１５は、本発明の動的構成モードの図表である。図１６は、本発明の動的構成モードの模式図である。図１７は、本発明の実行時再構成可能アーキテクチャの模式図である。図１８は、本発明の対称アレイ構造の模式図である。図１９は、本発明のバスネットワーク対称構造の模式図である。図２０は、本発明のセル構造の模式図である。図２１は、本発明で使用される書替え可能ゲートアレイの独立型設計環境のフローチャート図である。図２２は、本発明の書替え可能ゲートアレイの設計環境のフローチャート図である。図２３は、本発明で使用されるアナログ式フロントエンドの模式図である。図２４は、本発明の好適実施態様で使用するデジタル式ハードェアの模式図である。図１〜図２４は本発明の好適実施態様の図表説明であり、好適実施態様に関する以下の説明と組み合わせた場合に通信エレクトロニクスおよびマイクロエレクトロニクス技術の当業者に理解されるであろう。本発明の好適実施態様の説明図１は、本発明の実施態様のインタフェース構造の模式図である。インタフェース装置５０は、インタフェース５２（ＰＣＭＣＩＡインタフェースなど）、プロトコル５４、中間周波（ＩＦ）ステージ５６、およびコネクタ５８（アナログピグテールなど）と備えている。インタフェース５２は、インタフェース装置５０と、ＰＣＭＣＩＡスロット付きコンピュータなどの外部装置（不図示）との間で信号を送受信する。プロトコル５４は、インタフェース５２からの信号を解釈し、その解釈をＩＦステージ５６に伝達する。プロトコル５４は、ＩＦステージ５６からの信号も受信し、適切なプロトコルに基づいてそれらをインタフェース５２を介した送信に適した信号に変換する。コネクタ５８はインタフェース５２を利用して信号を伝達する。コネクタ５８はＩＦステージ５６と信号のやりとりを行って外部通信サービスと送受信する。外部通信サービスは、通信およびエレクトロニクス技術の当業者に知られる通りに、有線式または無線式に接続可能である。図２は、本発明の実施態様の物理構造の模式図である。図２において、インタフェース装置５０は、構成可能装置７０（フィールドプログラマブルゲートアレイ−ＦＰＧＡまたは他のゲート装置など）、メモリ７２（ランダムアクセスメモリ−ＲＡＭなど）、ハードドライブ７４、およびコネクタ５８を備えているように図示されている。構成可能装置７０は、コンピュータなどの外部装置（不図示）に接続され、メモリ７２と送受信するために信号の処理を行う。ハードドライブ７４はメモリ７２と通信するとともにコネクタ５８と信号をやりとりして外部通信サービスと送受信を行う。外部通信サービスは、通信およびエレクトロニクス技術の当業者に知られる通りに、有線式または無線式に接続可能である。図３は、端末エミュレータとして使用する場合の、本発明の実施態様のブロック図である。端末エミュレータ装置９０は、構成可能回路９２に接続されたインタフェース５２と、信号処理回路９４と、第１のメモリ９６と、第２のメモリ９８とを備えている。信号処理回路９４は、構成可能回路９２、第１のメモリ９６、および第２のメモリ９８と通信する。信号処理回路９４は、外部通信サービスとも通信する。外部通信サービスは、通信およびエレクトロニクス技術の当業者に知られる通りに、有線式または無線式に接続可能である。構成可能回路９２は、インタフェース５２、信号処理回路９４、フラッシュメモリ９６、およびＲＡＭ９８からの信号に応じてインタフェース５２と信号処理回路９４との間で通信信号を適正に伝達させるように配置されている。図４は、ファクシミリ送受信器エミュレータとして使用する場合の本発明の実施態様のブロック図である。ファクシミリ送受信器エミュレータ１１０は、構成可能回路９２に接続されたインタフェース５２を備えている。構成可能回路９２は、第１の専用ファクシミリ回路１１２、フラッシュメモリ１１４、ＲＡＭ１１６、第２の専用ファクシミリ回路１１８、および信号調整回路１２０にも接続されている。信号調整回路１２０は、電話または外部スピーカなど互換性のある装置（不図示）と通信するように適合されている。構成可能回路９２は、インタフェース５２、第１および第２の専用ファクシミリ回路１１２と１１８、フラッシュメモリ１１４、およびＲＡＭ１１６からの信号に応じて、インタフェース５２と信号調整回路１２０との間でファクシミリ信号を適正に伝達させるように配置されている。図５は、通信装置エミュレータとして使用する場合の本発明の実施態様のブロック図である。通信装置エミュレータ１３０は、インタフェース５２、構成可能回路９２、Ａ／Ｄ変換器１３２、特別信号調整回路１３４、フラッシュメモリ１３６、ＲＡＭパケットメモリ１３８、およびＲＡＭメモリ１４０を備えている。通信装置エミュレータ１３０は一般的にアナログ信号による通信を容易にするものであるが、デジタル信号による通信も容易化できる。インタフェース５２を介して伝達された信号は、構成可能回路９２に受信されて処理される。構成可能回路９２は、特別信号調整回路１３４、フラッシュメモリ１３６、ＲＡＭパケットメモリ１３８、およびＲＡＭメモリ１４０と通信する。特別信号調整回路１３４は、コンピュータまたは端末などの互換性のある装置（不図示）と通信するように適合されている。構成可能回路９２は、インタフェース５２、構成可能回路９２、特別信号調整回路１３４、フラッシュメモリ１３６、ＲＡＭパケットメモリ１３８、およびＲＡＭメモリ１４０からの信号に応じて、インタフェース５２と特別信号調整回路１３４との間でファクシミリ信号を適正に伝達させるように配置されている。図６は、無線ローカルエリアネットワークエミュレータとして使用する場合の本発明の実施態様のブロック図である。無線ローカルエリアネットワーク（ＬＡＮ）エミュレータ１５０は、インタフェース５２、構成可能回路９２、アドレス変換回路１５２、インタフェース回路１５４、フラッシュメモリ１５６、およびＲＡＭ１５８を備えている。インタフェース回路１５４は、信号処理回路１６０と第２の構成可能回路１６２とを備えている。構成可能回路９２は、信号処理回路１６０、フラッシュメモリ１５６、およびＲＡＭメモリ１５８と通信する。アドレス変換回路１５２は、信号号処理回路１６０、フラッシュメモリ１５６、およびＲＡＭ１５８と通信する。信号処理回路１６０が構成可能回路９２およびアドレス変換回路１５２から受信した信号は、第２の構成可能回路１６２による処理に適した形に変換される。該第２の構成可能回路１６２は、必要に応じて、関連技術の当業者に周知の手順に従って構成できる。第２の構成可能回路１６２の処理操作の結果として得られた信号は、ベースバンドトランシーバなどの無線通信装置に伝達される。同様に、無線通信装置からの信号は第２の構成可能回路１６２に受信されて、信号処理回路１６０と互換性のある形に変換される。その後、信号処理回路１６０は構成可能回路９２および／またはアドレス変換回路１５２が受信する信号を生成する。次に、アドレス変換回路１５２が信号を処理してインタフェース５２に送信する。図７は、本発明の操作のブロック図であり、前述のハードウェアによって実行される機能を示す。図８は、複数のデジタルパーソナル通信サービスを統合する実施態様における本発明の操作のブロック図である。パーソナルコミュニケータ１７０は、ＲＦ電力増幅器１７２に接続されたアンテナ１７２を備えている。パーソナルコミュニケータ１７０は、ＲＦ小信号回路１７６、フィルタ１７８、およびＩＦステージ１８０も備えている。ＲＦ小信号回路１７６はＲＦ電力増幅器１７４に接続されている。小信号回路１７６によって生成される信号は、フィルタ１７８に渡され、その後にＩＦステージ１８０に渡される。図８に記載されているように、これらパーソナルコミュニケータの各部の機能は、音声およびＲＦＡ／ＤおよびＤ／Ａ装置ならびにホモダインＲＦトランシーバとして働くように構成されている。ＩＦステージ１８０の出力は、音声Ａ／ＤおよびＤ／Ａ回路１８２に送られる。回路１８２は適切なアナログ／デジタルおよびデジタル／アナログ操作を行って、その結果を統合ベースバンド音声データおよび画像回路１８４に送る。回路１８４は、マイクロコントローラ１８６、モデム等化器１８８、通信路符号化器１９０、および音声符号化器１９２を備えている。マイクロコントローラ１８６は回路１８２に接続されており、マイクロコントローラ１８６によって生成された信号がモデム等化器１８８に接続される。次いで、モデム等化器１８８によって生成された信号が通信路符号化器１９０に渡され、通信路符号化器１９０は、音声符号化器１９２に送られる信号を生成する。従って、回路１８４は回路１８２からの信号を、スピーカ１９４およびマルチメディア端末１９６で使用するのに適した形に変換する働きをする。関連技術の当業者には、スピーカ１９４およびマルチメディア端末１９６からの信号を、アンテナ１７２による遠隔サービスまたは遠隔ユーザへの送信ごとに、パーソナルコミュニケータ１７０で特定の形に変換できることも明らかであろう。図９は、通信技術の当業者に理解されるであろう本発明の呼処理操作のフローチャート図である。ＤＣ電力起動タスク段階（ブロック５００）の後、次の段階は専用チャネルスキャンタスク段階によってコミュニケータ１７０を初期設定することである（ブロック５０２）。有効なメッセージを受信できなければ、タスクは電力起動タスク段階（ブロック５００）に戻る。他方、有効メッセージを受信すれば、タスクは無線呼出しチャネルタスク段階（ブロック５０４）を選択するように進む。有効メッセージが受信されなければ、タスクは電力起動タスク段階（ブロック５００）に戻る。記録が指示される場合、タスクは、後で説明する自律記録タスク段階（ブロック５０８）に進む。しかしながら、無線呼出しチャネル選択タスク段階（ブロック５０４）に有効メッセージ受信された場合、タスクはアイドルタスク段階（ブロック５０６）に進む。アイドルタスク段階（５０６）には複数のオプションがある。１）有効メッセージが受信されなかった場合、２）３００秒後に再スキャンタイマーがタイムアウトになった場合、３）再スキャンメッセージが受信された場合、タスクは電力起動タスク段階（ブロック５００）に戻る。記録が指示された場合、タスクは自律記録タスク段階（ブロック５０８）に進む。呼開始が指示された場合、タスクは、やはり後述の発信タスク段階（ブロック５１０）に進む。命令メッセージが受信された場合、タスクは、やはり後述の命令応答タスク段階（ブロック５１２）に進む。無線呼出しメッセージが受信されて、ページマッチが発生した場合、タスクは、やはり後述の無線呼出し応答タスク段階（ブロック５１４）に移動する。予期した事象が起こった場合、タスクはアイドルタスク段階（ブロック５０６）にとどまる。自律記録タスク段階（ブロック５０８）はアクセスチャネルスキャンを伴う。呼開始が指示されると、タスクは発信タスク段階（ブロック５１０）に進む。そうでなければ、有効メッセージが受信されているか否かにかかわらず、タスクは後述する利用システム決定タスク段階（ブロック５１６）に進む。タスクが発信タスク段階（ブロック５１０）にあり、有効メッセージが受信されない場合は、タスクは利用システム決定タスク段階（ブロック５１６）に進む。他方、有効システムが受信された場合、タスクは、やはり後述する対話タスク段階（ブロック５１８）に進む。命令応答タスク段階（ブロック５１２）で、有効メッセージが受信されたか否かにかかわらず、タスクは利用システム決定タスク段階（ブロック５１６）に進む。無線呼出し応答タスクステップ（ブロック５１４）で有効メッセージが受信されなかった場合、タスクは利用システム決定タスク段階（ブロック５１６）に移動する。しかしながら、有効メッセージが受信された場合、タスクは命令待機タスク段階（ブロック５２０）に移動する。対話タスク段階（ブロック５１８）から進む可能性のある状態は４つ存在する。５秒経過してフェードタイマーがタイムアウトになった場合、タスクは送信器停止タスク段階（ブロック５２２）に移動する。解除命令が受信された、またはコミュニケータ１７０のＥＮＤキーを押すことによって対話が終了された場合、タスクは後述の解除タスク段階（ブロック５２４）に移動する。警報または保守命令が受信された場合、タスクは応答待機タスク段階（ブロック５２６）に進む。命令もアクションも受信されない場合、タスクは対話タスク段階（ブロック５１８）に戻る。応答待機タスク段階（ブロック５２６）で、コミュニケータ１７０のＳＥＮＤキーを押すことによって対話許可信号が受信された場合、タスクは対話タスク段階（ブロック５１８）に戻る。停止警報命令が受信された場合、タスクは命令待機タスク段階（ブロック５２０）に進む。解除命令が受信された場合、タスクは解除タスク段階（ブロック５２４）に移動する。最後に、５秒フェードタイマーのタイムアウト、または、６５秒警報タイマーのタイムアウトが発生すると、タスクは送信器停止タスク段階（ブロック５２２）に進む。命令待機タスク段階（ブロック５２０）で、警報または保守命令が受信されると、タスクは応答待機タスク段階（ブロック５２６）に移動する。しかしながら、解除命令が受信されると、タスクは解除タスク段階（ブロック５２４）に進む。最終的に、６５秒警報タイマーのタイムアウトになったり、コミュニケータ１７０のＥＮＤキーを押すことにより対話が終了されると、タスクは送信器停止タスク段階（ブロック５２２）に進む。タスクは、解除タスク段階（ブロック５２４）から送信器停止タスク段階（ブロック５２２）に移動し、送信器停止タスク段階（ブロック５２２）から利用システム決定タスク段階（ブロック５１６）に進む。利用システム決定タスクステップ（ブロック５１６）で、利用システム状態がＮＡＭに設定されなかった場合、タスクは初期設定タスク段階（ブロック５０２）に進む。他方、利用システム状態がＮＡＭに設定された場合、タスクは無線呼出しチャネル選択タスク段階（ブロック５０４）に進む。図１０は、本発明の陸上開始呼の処理操作のタイミング図であり、図１１は、本発明による携帯開始呼の処理操作のタイミング図である。通信分野の当業者は、これらのタイミング図がそれぞれ陸上基地および携帯ユーザから開始された電話呼に必要な一連の伝送信号を図式的に説明するものであることが分かるであろう。図１０に記載されているように、陸上開始呼の場合、システムは最初に信号通信チャネル全部を利用して、チャネルゼロで応答するようにとの指示とともに、信号を基地から携帯装置に送る（持続時間２６ｍｓ）。次いで、携帯は、適切なエリア信号通信チャネルを使って準備完了状態表示を送ることにより、基地に応答する。その後、適切な基地がエリア信号通信チャネルを使い、音声チャネル１２に切換えるようにとの要求を伴う信号を携帯に送る。その後、携帯は音声チャネル１２で基地に応答し、コマンドの実行を指示する。次に基地は音声チャネルを使って携帯に呼出し信号を送り、それに応じて携帯は音声チャネルを使って基地にオフフック信号を送る。図１１で、携帯開始呼の場合を説明する。最初に携帯が、携帯から基地への信号通信チャネルを使ってそのアドレスと要求チャネル割当て依頼を送る。次に、基地は割り当てられたチャネルを利用して携帯に信号を送り、そのチャネル割当てを与える。次いで携帯は、その割り当てられたチャネルで基地に信号を送り、チャネルの割当てを確認応答するとともに発信音を要求する。この要求に応答して、基地は割り当てられたチャネルを使って携帯に発信音を送る。図１２は、本発明の実施態様の機能構造の模式図である。通信装置２００は、インタフェースカード２０２とアナログピグテール２０４を備えている。インタフェースカード２０２は、ホストシステム２０８と接続するためのＰＣＭＣＩＡコネクタ２０６を具備している。インタフェースカード２０２は、プロトコルエンジン２１０、動的プログラマブル中間変調ステージ２１２、およびメモリ部２１４も備えている。プロトコルエンジン２１０と中間変調ステージ２１２は、ＰＣＭＣＩＡコネクタ２０６に接続されている。ハードドライブと静的ＲＡＭとフラッシュＲＡＭを備えることができるメモリ部２１４は、プロトコルエンジン２１０と中間変調ステージ２１２の両方と通信する。インタフェースカード２０２はアナログピグテール２０４に接続されており、アナログピグテール２０４は、アンテナ、変調復調器すなわちモデム、マイクロホン、スピーカ、および他との情報通信に利用できるような別の構成要素など、ユーザと通信するための前述以外の種々の手段を提供する。パーソナル通信装置２００は、８００〜９００ＭＨＺなどのＵＨＦ周波数（またはこれを越える周波数）で好ましく作動し、並行無線呼出し受信器、ベースバンドで作動するファックスモデム、または従来技術で当業者に知られている他の通信装置として利用されることが可能である。図１３は、本発明のソフトウェアの機能の模式図であり、アクセス可能なネットワークに接続されたコンピュータ内で作動するソフトウェアによって提供される利益を説明する。図１４は、本発明のソフトウェアアーキテクチャのブロック図である。その最高レベルにおいて、本発明のソフトウェアは外部通信サービスとの通信を進める。これらソフトウェアレベルでは、ホストレベルドライバ、シリアルＩ／Ｏオペレータ、ローカルエリアネットワーク等を含むパーソナルコミュニケータ内通信用のソフトウェアを利用して通信が行われる。より低いレベルでは、パーソナルコミュニケータのソフトウェアはバックグラウンドアプリケーションとして作用し、ファイルシステムをコントロールし、電力管理を行い、およびＩ／Ｏ伝送スタックを制御する。内部ソフトウェアは、埋め込みデジタル信号マネージャとしても作用し、電話スタッキング、呼管理、呼制御などの機能を制御する。更に低いレベルでは、パーソナルコミュニケータのソフトウェアは、パーソナルコミュニケータの再構成可能回路の制御に利用される再構成可能オペレーティングシステムを起動する。図１５は本発明の動的構成モードの図表であり、図１６は本発明の動的構成モードの模式図である。図１６に記載されているように、動的構成モードの作用により、構成メモリ２２０に記憶されているタスクが開始され、該タスクが再構成可能回路２２２の一部にロードされる。条件通りに、再構成可能回路２２２内でタスクを再配置してもよいし、条件変更に合わせて調整を行ってもよい。図１７は、本発明の実行時再構成可能アーキテクチャの模式図である。読出し専用メモリ２５０の一部のソフトウェアを使って、システム起動時にシステムを立ち上げる。システムは、パーソナルコミュニケータに含まれる種々のメモリ装置の一部であってよい構成可能ファイル作業記憶装置２５２にロードされることによって立ち上がる。ダウンロード制御回路２５６に発する信号に応答するシステムメモリ２５４にシステムアプリケーション群も保存される。ダウンロード制御回路２５６はインタフェース５２に接続されている。インタフェース５２は構成可能回路９２とつながっている。模式的に図示されているように、構成可能回路９２は、種々の好ましい機能を持った数多くのプログラムとともにロードされる。ダウンロード制御部２５６からの信号による制御下で、構成可能回路９２にまだ備わっていない好ましい機能が、システムメモリ２５４から作業記憶装置２５２へ、更にそこから構成可能回路９２へとロードされる。構成可能回路９２に存在する特定の機能が不要になった場合、当該機能を提供するソフトウェアは構成可能回路９２から削除される。それ以外の機能を提供するソフトウェアを構成可能回路９２上で移動してから、新しい所望機能を提供する新ソフトウェアを構成可能回路９２にロードしてもよい。図１８は本発明で使用される対称アレイ構造の模式図であり、図１９は本発明で使用されるバスネットワーク対称構造の模式図である。図２０は、本発明で使用される、更に詳しく言うと図１８および図１９に記載の対称アレイ構造で使用されるセル構造の模式図である。当業者に理解されている通り、セル構造は処理要素、論理ゲート、およびタイミング回路を備え、所望の結果を達成するように構成されている。図２１は、本発明で使用される書替え可能ゲートアレイの独立型設計環境のフローチャート図である。このフローチャート図には、設計入力と論理実行と最適化、配置前タイミング調整と機能検証、それから所望ソフトウェアを含むビットストリーム生成をもたらす概略再生が記載されている。図２２は、当業者に理解されるであろう、本発明で利用される書替え可能ゲートアレイの設計環境のフローチャート図である。図２３は、本発明で使用されるアナログ式フロントエンドの模式図である。フロントエンド３００は、アンテナ３０２とダイプレクサ３０４を備えている。アンテナ３０２が受信してダイプレクサ３０４を介して送られる信号は、バンドパスフィルタ３０６と増幅器３０８を通ってミクサ３１０に渡る。ミクサ３１０は、増幅器３０８が生成したＲＦ信号と、水晶３１４によって駆動されるシンセサイザ３１２が生成した局部発振器信号とを混合する。ミクサ３１０が出力した信号は、次に、バンドパスフィルタ３１８を通ってユーザに渡る。ユーザは、アナログユーザであっても、デジタルユーザであってもよい。マイクロホン３２０によって生成された信号は、別のミクサ３２２に受信され、該ミクサ３２２にはシンセサイザ３１２によるＲＦ信号も供給される。バンドパスフィルタを通ったミクサ３２２の出力は別のミクサ３２２に受信され、別のミクサ３２２にはシンセサイザ３１２によるＲＦ信号も供給される。ミクサ３２２の出力は、バンドパスフィルタ３２４を介して増幅器３２４に渡る。増幅器３２６の出力はダイプレクサ３０４に入力され、ダイプレクサ３０４は電磁波として送信を行うアンテナ３０２に信号を伝送する。図２４は、本発明の好適実施態様で使用するデジタル式ハードェアの模式図である。装置３５０は、インタフェース５２と、第１および第２の構成可能回路３５２および３５４とを備えている。第１の構成可能回路３５２は、インタフェース５２と第２の構成可能回路３５４とに接続されている。インタフェース５２は第２のインタフェース３５４にも接続されている。装置３５０は、第３の構成可能回路３５６、第４の構成可能回路３５８、マイクロコントローラ３６０、ＲＡＭ３６２、フラッシュＲＡＭ３６４も備えている。第１および第２の構成可能回路３５２は、第３の構成可能回路３５６、マイクロコントローラ３６０、ＲＡＭ３６２、およびフラッシュＲＡＭ３６４に接続されている。第４の構成可能回路３５８は、第３の構成可能回路３５６とマイクロコントローラ３６０に接続されている。関連エレクトロニクス、コンピュータ、およびソフトウェア技術の当業者に理解されるように、マイクロコントローラ３６０の制御下で、第１、第２、第３、および第４の構成可能回路３５２、３５４、３５６、および３５８は、前述の原理に基づいて装置３５０の所望機能が実現されるように構成されている。所望機能は、前述した通り、ＲＡＭ３６２およびフラッシュＲＡＭ３６４に保存できる。以上、本発明の好適実施態様を詳細に説明したが、当業者の心に浮かぶ本発明適用範囲内の本発明の変更実施態様は数多く存在する。従って、本発明は以下のクレームによって定められるものとする。DETAILED DESCRIPTION OF THE INVENTION Compile one of a series of circuits in a programmable gate array Method and apparatus for Technical field The present invention A method and an apparatus for performing information communication, Learn more To state, Method and apparatus for responding to changing communication services. Background of the Invention Personal communications is facing unprecedented enhancements. Cellular phone and low orbit around Time (LEO) satellite service, etc. With the advent of state-of-the-art personal communication services The enhancements to It also benefits mobile users. Extended functionality Means not only voice communication, Personal data communication systems such as portable computers It also benefits data communications such as those used in nicators. The big problem with expanding services is that Really diverse voice and data communication protocols That is what Col has been proposed. This diversity is global and local Is also expected to increase. For example, Each communication service is Each own technology set, Geography set, And a feature set. As technical parameters, frequency, modulation, There are protocols used. Geographic parameters depend on the specific location Is determined. The feature set is Whether the service is voice, Is a wireless call, De Data Or any combination of them. You. as a result, Users of any communication device In areas that use nonconforming services When trying to use a communication device, The communication device is useless. For example, Transfer If people who rely on mobile communications move all day, They have different service areas May come and go, Thus, their communication needs change constantly. Also , Even within the same local area, The functions built into the optional communication device are: Than As new services become obsolete, If the communication device gradually becomes usable What It becomes. Having to carry a separate communication device for each communication service means that Obviously undesirable for individuals. Also, Of each available communication service Few people actually want to know the details and characteristics. Most people , Want a seamless service that is easy, convenient and cost-effective for users Think. Therefore, Whatever communication services are desired or required, May have a single personal communication device that can be reconfigured by itself to fit It is profitable. this is, It is difficult with the prior art that exists today. BRIEF DESCRIPTION OF THE FIGURES FIG. FIG. 3 is a schematic diagram of a structure of an interface according to an embodiment of the present invention. FIG. FIG. 1 is a schematic diagram of a physical structure according to an embodiment of the present invention. FIG. When used as a terminal emulator, The block of the embodiment of the present invention FIG. FIG. Implementation of the present invention when used as a facsimile transceiver emulator It is a block diagram of an embodiment. FIG. A block diagram of an embodiment of the present invention when used as a communication device emulator FIG. FIG. When used as a wireless local area network emulator FIG. 2 is a block diagram of an embodiment of the present invention. FIG. FIG. 4 is a block diagram of the operation of the present invention. FIG. In an embodiment integrating multiple digital personal communication services FIG. 4 is a block diagram of the operation of the present invention. FIG. It is a flowchart figure of the call processing operation of this invention. FIG. FIG. 4 is a timing chart of a land start call processing operation according to the present invention; FIG. FIG. 4 is a timing chart of a mobile start call processing operation according to the present invention. FIG. It is a schematic diagram of the functional structure of the embodiment of the present invention. FIG. It is a schematic diagram of the function of the software of this invention. FIG. FIG. 2 is a block diagram of the software architecture of the present invention. FIG. 5 is a diagram of a dynamic configuration mode of the present invention. FIG. FIG. 4 is a schematic diagram of a dynamic configuration mode of the present invention. FIG. FIG. 2 is a schematic diagram of a runtime reconfigurable architecture of the present invention. FIG. It is a schematic diagram of the symmetrical array structure of the present invention. FIG. FIG. 1 is a schematic diagram of a symmetric structure of a bus network according to the present invention. FIG. It is a schematic diagram of the cell structure of the present invention. FIG. A stand-alone design environment for the rewritable gate array used in the present invention. FIG. FIG. FIG. 4 is a flowchart of the design environment of the rewritable gate array of the present invention. is there. FIG. FIG. 2 is a schematic diagram of an analog front end used in the present invention. FIG. FIG. 2 is a schematic diagram of digital hardware used in a preferred embodiment of the present invention. is there. Figures 1 to 24 are diagrams and descriptions of preferred embodiments of the present invention. Regarding the preferred embodiment Communication electronics and microelectronics in combination with the following It will be understood by those skilled in the tronics arts. DESCRIPTION OF THE PREFERRED EMBODIMENTS OF THE INVENTION FIG. FIG. 2 is a schematic diagram of an interface structure according to an embodiment of the present invention. Interface Source device 50, Interface 52 (such as a PCMCIA interface), Step Protocol 54, Intermediate frequency (IF) stage 56, And connector 58 (analog Pigtail). The interface 52 is Interface device 5 0 and Between an external device (not shown) such as a computer with a PCMCIA slot To send and receive signals. Protocol 54 is Interpret signals from interface 52 And The interpretation is transmitted to the IF stage 56. Protocol 54 is IF stage Also receives the signal from 56, Interface them based on the appropriate protocol 52 to a signal suitable for transmission. Connector 58 is interface 52 The signal is transmitted using the. The connector 58 communicates signals with the IF stage 56. It intercepts and sends and receives with external communication services. External communication services Communication and As known to those skilled in the electronics arts, Wired or wireless connection possible Noh. FIG. FIG. 1 is a schematic diagram of a physical structure according to an embodiment of the present invention. In FIG. Inter The face device 50 is Configurable device 70 (field programmable gate array) A-FPGA or other gate device), Memory 72 (random access memo Re-RAM etc.), Hard drive 74, And the connector 58 Is shown in FIG. The configurable device 70 comprises: External device such as a computer (not shown) ) Connected to Signal processing is performed for transmission and reception to and from the memory 72. Hard dry The connector 74 communicates with the memory 72 and exchanges signals with the connector 58 to communicate with the external device. Send and receive communication services. External communication services Communications and electronics As known to those skilled in the art of Wired or wireless connection is possible. FIG. When used as a terminal emulator, The block of the embodiment of the present invention FIG. The terminal emulator device 90 The input connected to the configurable circuit 92 Interface 52, A signal processing circuit 94; A first memory 96; Second memory 9 8 is provided. The signal processing circuit 94 Configurable circuit 92, First memory 96 , And the second memory 98. The signal processing circuit 94 External communication service Also communicate with. External communication services Communication and electronics technology experts As is known to Wired or wireless connection is possible. The configurable circuit 92 Interface 52, Signal processing circuit 94, Flash Mori 96, Interface 52 and signal processing in response to signals from RAM 98 It is arranged so that a communication signal is appropriately transmitted to and from the circuit 94. FIG. Implementation of the present invention when used as a facsimile transceiver emulator It is a block diagram of an embodiment. The facsimile transceiver emulator 110 Constitution It has an interface 52 connected to the enabling circuit 92. Configurable circuit 92 Is A first dedicated facsimile circuit 112, Flash memory 114, RAM11 6, A second dedicated facsimile circuit 118, And also connected to the signal conditioning circuit 120. Have been. The signal adjustment circuit 120 Compatible equipment such as a telephone or external speakers It is adapted to communicate with a device (not shown). The configurable circuit 92 Interface 52, First and second dedicated facsimile Re-circuits 112 and 118, Flash memory 114, And the signal from RAM 116 Depending on the issue, Facsimile communication between the interface 52 and the signal conditioning circuit 120 It is arranged to transmit the signal properly. FIG. A block diagram of an embodiment of the present invention when used as a communication device emulator FIG. The communication device emulator 130 Interface 52, Configurable Circuit 92, A / D converter 132, Special signal adjustment circuit 134, Flash memory 1 36, RAM packet memory 138, And a RAM memory 140. Communication device emulator 130 generally facilitates communication by analog signals. However, Communication using digital signals can also be facilitated. Via interface 52 The transmitted signal is Configurable circuit 92 receives and processes it. Configurable times Road 92 Special signal adjustment circuit 134, Flash memory 136, RAM packet Memory 138, And communicate with the RAM memory 140. Special signal adjustment circuit 134 Is Communicate with a compatible device (not shown) such as a computer or terminal Has been adapted to. The configurable circuit 92 Interface 52, Configurable circuit 92, Special signal adjustment Circuit 134, Flash memory 136, RAM packet memory 138, And R According to the signal from the AM memory 140, Interface 52 and special signal conditioning circuit 134 so that facsimile signals can be properly transmitted. FIG. When used as a wireless local area network emulator FIG. 2 is a block diagram of an embodiment of the present invention. Wireless Local Area Network (LA N) The emulator 150 Interface 52, Configurable circuit 92, address Conversion circuit 152, Interface circuit 154, Flash memory 156, and A RAM 158 is provided. The interface circuit 154 includes: Signal processing circuit 160 And a second configurable circuit 162. The configurable circuit 92 Signal processing times Road 160, Flash memory 156, And the RAM memory 158. A The dress conversion circuit 152 Signal processing circuit 160, Flash memory 156, You And communicate with the RAM 158. The signal processing circuit 160 can configure the configurable circuit 92 and the The signal received from the dress conversion circuit 152 is Second configurable circuit 162 is converted into a form suitable for processing. The second configurable circuit 162 comprises Must If necessary, It can be configured according to procedures well known to those skilled in the relevant art. Second configuration possible The signal obtained as a result of the processing operation of the functional circuit 162 is Baseband trance Transmitted to a wireless communication device such as a wireless communication device. Similarly, The signal from the wireless communication device is Received by the configurable circuit 162, Converted to a form compatible with signal processing circuit 160 Is done. afterwards, The signal processing circuit 160 may include the configurable circuit 92 and / or the address The signal generated by the signal conversion circuit 152 is generated. next, The address conversion circuit 152 The signal is processed and transmitted to the interface 52. FIG. FIG. 3 is a block diagram of the operation of the present invention; Performed by the aforementioned hardware Indicates the function to be performed. FIG. In an embodiment integrating multiple digital personal communication services FIG. 4 is a block diagram of the operation of the present invention. The personal communicator 170 RF power An antenna 172 connected to the power amplifier 172 is provided. Personal community The cater 170 is RF small signal circuit 176, Filter 178, And IF stage 180 is also provided. The RF small signal circuit 176 is connected to the RF power amplifier 174. ing. The signal generated by the small signal circuit 176 is Passed to filter 178 , After that, it is transferred to the IF stage 180. As described in FIG. this The functions of each part of the personal communicator Voice and RF A / D and D / A device and configured to act as a homodyne RF transceiver . The output of IF stage 180 is Sent to audio A / D and D / A circuit 182 . Circuit 182 performs appropriate analog / digital and digital / analog operations. hand, The result is sent to the integrated baseband audio data and image circuit 184. circuit 184 is Microcontroller 186, Modem equalizer 188, Channel encoder 190, And an audio encoder 192. Microcontroller 186 Is connected to the circuit 182, Generated by the microcontroller 186 The resulting signal is connected to the modem equalizer 188. Then By the modem equalizer 188 The generated signal is passed to the channel encoder 190, The channel encoder 190 Generate a signal to be sent to speech encoder 192. Therefore, The circuit 184 is the circuit 18 The signal from 2 Used for speaker 194 and multimedia terminal 196 It works to convert it to a form suitable for For those skilled in the relevant arts, From speaker 194 and multimedia terminal 196 The signal For each remote service or transmission to a remote user via antenna 172 , It is also clear that the personal communicator 170 can convert to a specific form. U. FIG. The call processing operation flow of the present invention as will be understood by those skilled in the communication arts. It is a chart figure. After the DC power activation task phase (block 500), Next steps Initializes the communicator 170 through the dedicated channel scan task stage (Block 502). If you do not receive a valid message, Tas The task returns to the power activation task phase (block 500). On the other hand, Receive valid message If you believe, The task selects the radio paging channel task phase (block 504). Proceed as follows. If no valid message is received, Task is a power-start task stage Return to the floor (block 500). If recording is ordered, The task is I will explain later Proceed to the autonomous recording task phase (block 508). However, Wireless paging cha If a valid message is received in the Fellow Selection Task Phase (block 504), Tas The task proceeds to the idle task phase (block 506). There are several options for the idle task phase (506). 1) Effective Messe Message was not received, 2) Rescan timer expires after 300 seconds If you go out, 3) If a rescan message is received, Task is power Return to the launch task phase (block 500). If recording is instructed, Task is self Proceed to the discipline recording task phase (block 508). When a call start is instructed, task Is Proceed to the originating task phase (block 510), also described below. Command message is If received, The task is The instruction response task phase, also described below (block 512) Proceed to). A radio call message is received, If a page match occurs, The task is Move to the wireless call answering task stage (block 514), also described below. You. If the expected event happens, The task is an idle task stage (block 506) ). The autonomous recording task phase (block 508) involves an access channel scan. When call start is instructed, The task proceeds to the outgoing task phase (block 510). Otherwise, Regardless of whether a valid message has been received, Tas The process proceeds to the use system determination task stage (block 516) described below. The task is in the outgoing task phase (block 510); Valid message received If not, The task proceeds to the usage system decision task phase (block 516). . On the other hand, If a valid system is received, The task is Interactive tasks, also described later Proceed to step (block 518). In the command response task phase (block 512), Whether a valid message was received Regardless of The task proceeds to the use system decision task stage (block 516). No. Valid Call Received in Wireless Call Answering Task Step (Block 514) If not, The task goes to the usage system decision task stage (block 516). Moving. However, If a valid message is received, Task waits for instruction Move to a task stage (block 520). There are four states that can proceed from the interactive task stage (block 518) . If the fade timer times out after 5 seconds, Task is a transmitter Move to the stop task stage (block 522). Release command received, Or If the conversation is ended by pressing the END key of the communicator 170, The task moves to the release task phase (block 524) described below. Alarm or maintenance If a command is received, The task proceeds to the wait for response task phase (block 526). . If no instructions or actions are received, The task is the interactive task stage (block 5 Return to 18). In the wait for response task phase (block 526), SEND of communicator 170 If a dialogue permission signal is received by pressing a key, Task is an interactive task stage Return to the floor (block 518). If a stop alarm command is received, Task is waiting for instruction Proceed to machine task stage (block 520). If a release command is received, The task is Move to the release task stage (block 524). Finally, 5 second fade timer Timeout, Or When the 65-second alarm timer times out, Ta The task proceeds to the transmitter stop task phase (block 522). In the instruction waiting task phase (block 520), An alert or maintenance order is received When, The task moves to the wait for response task phase (block 526). However , When the release command is received, The task proceeds to the release task phase (block 524). . Finally, 65 seconds alarm timer times out, Communicator 17 When the dialog is ended by pressing the END key of 0, Task is Transmitter Stop Task Proceed to step (block 522). The task is From the release task phase (block 524) to the transmitter stop task phase (block 524). Move to lock 522), From the transmitter stop task stage (block 522), Proceed to the stem determination task phase (block 516). Usage system decision task In step (block 516) When the use system status is not set to NAM , The task proceeds to the initialization task phase (block 502). On the other hand, Usage system If the state is set to NAM, The task is the radio paging channel selection task stage ( Proceed to block 504). FIG. FIG. 3 is a timing diagram of a land start call processing operation of the present invention; FIG. FIG. 4 is a timing chart of a mobile start call processing operation according to the present invention. Those skilled in the telecommunications field , These timing diagrams are used for land-based and mobile user initiated It can be seen that it is a schematic illustration of the sequence of transmission signals required for a speech call. U. As described in FIG. For land-initiated calls, The system is initially signaled Using all the communication channels With instructions to respond at channel zero, Send a signal from the base to the mobile device (duration 26 ms). Then The mobile is Appropriate By sending the ready status indication using the area signal communication channel, Respond to base Answer. afterwards, The appropriate base uses the area signaling channel, Audio channel 1 2. Send a signal to the mobile phone with a request to switch to 2. afterwards, Mobile phone Responds to the base at flannel 12, Instructs command execution. Next is the voice channel Use to send a call signal to your phone, In response, the phone will use voice channels to Send an off-hook signal to the ground. In FIG. The case of a mobile start call will be described. First the mobile Communication from mobile phone to base The address and the request channel assignment request are sent using the communication channel. next, The base uses the assigned channel to signal the cell phone, Its channel assignment Give Then the mobile Signal to the base on its assigned channel, Acknowledge channel assignment and request dial tone. In response to this request hand, The base sends a dial tone to the mobile using the assigned channel. FIG. It is a schematic diagram of the functional structure of the embodiment of the present invention. The communication device 200 An interface card 202 and an analog pigtail 204 are provided. Inter The face card 202 PCMCIA for connecting to host system 208 A connector 206 is provided. The interface card 202 Protocol Engine 210, Dynamic programmable intermediate modulation stage 212, And memory unit 2 14 is also provided. The protocol engine 210 and the intermediate modulation stage 212 P It is connected to the CMCIA connector 206. Hard drive, static RAM and file The memory unit 214, which can include a lash RAM, Protocol engine 2 It communicates with both 10 and the intermediate modulation stage 212. The interface card 202 is connected to an analog pigtail 204, The analog pigtail 204 antenna, A modulation demodulator or modem, micro Hong, Speaker, And other components that can be used to communicate with others, Various other means are provided for communicating with the user. Personal communication device 200 is UHF frequencies such as 800-900 MHZ (or higher) Preferably works with Parallel radio call receiver, Baseband operated Modem, Or other communication devices known to those skilled in the art in the prior art. It is possible to be. FIG. It is a schematic diagram of the function of the software of the present invention, Accessible network Provided by software running in a computer connected to the network Explain the benefits. FIG. FIG. 2 is a block diagram of the software architecture of the present invention. The most At a high level, Software of the present invention facilitates communication with external communication services . At these software levels, Host level driver, Serial I / O operation Lator, Communication within personal communicators including local area networks Communication is performed using the software for communication. At lower levels, personal Communicator software acts as a background application And Control the file system, Power management, And I / O transmission Control the tack. The internal software is As an embedded digital signal manager Works, Phone stacking, Call management, Controls functions such as call control. At lower levels, Personal Communicator software is Persona Reconfigurable operators used to control reconfigurable circuits in communicators Start the operating system. FIG. 15 is a diagram of the dynamic configuration mode of the present invention; FIG. 16 shows the dynamic configuration mode of the present invention. FIG. As described in FIG. Dynamic configuration mode works Than, The task stored in the configuration memory 220 is started, The task is reconfigured It is loaded into a part of the enabling circuit 222. As per the conditions, Within the reconfigurable circuit 222 You can rearrange tasks, Adjustments may be made in accordance with changes in conditions. FIG. FIG. 2 is a schematic diagram of a runtime reconfigurable architecture of the present invention. reading By using some software of the dedicated memory 250, Start the system at system startup Launch. the system, Various memory devices included in personal communicator Configurable file, which can be part of the device, loaded into the working storage 252 Get up by. A system responding to a signal issued to the download control circuit 256 A system application group is also stored in the system memory 254. Download system The control circuit 256 is connected to the interface 52. The interface 52 is Configurable circuit 92. As schematically shown, Configurable times Road 92 Loaded with a number of programs with various preferred features You. Under control by a signal from the download control unit 256, Configurable circuit 92 The preferred features that are not provided are From the system memory 254 to the working storage device 25 To 2, From there it is loaded into the configurable circuit 92. Exists in configurable circuit 92 If you no longer need a particular feature, The software that provides the function is configured Removed from enable circuit 92. Configurable software that provides other functions After moving on the active circuit 92, Configure new software to provide new desired functions The enable circuit 92 may be loaded. FIG. 18 is a schematic diagram of a symmetric array structure used in the present invention, FIG. 19 shows the present invention. FIG. 2 is a schematic diagram of a symmetrical structure of a bus network used in FIG. FIG. Used in the present invention, More specifically, FIG. 18 and FIG. FIG. 4 is a schematic diagram of a cell structure used in a symmetric array structure of FIG. Understood by those skilled in the art As The cell structure is a processing element, Logic gate, And a timing circuit, Desired Is configured to achieve the result. FIG. A stand-alone design environment for the rewritable gate array used in the present invention. FIG. In this flowchart, Design input, logic execution and optimization , Pre-placement timing adjustment and function verification, Then a bit containing the desired software Schematic playback that results in stream generation is described. FIG. As will be appreciated by those skilled in the art, The rewritable game used in the present invention FIG. 3 is a flowchart of a design environment of a test array. FIG. FIG. 2 is a schematic diagram of an analog front end used in the present invention. H Front end 300 An antenna 302 and a diplexer 304 are provided. A The signal received by the antenna 302 and sent through the diplexer 304 is Bandpa The signal passes through the filter 306 and the amplifier 308 to the mixer 310. Mixer 310 , An RF signal generated by the amplifier 308; Synthesizer driven by crystal 314 And the local oscillator signal generated by the Iser 312. The signal output by mixer 310 The issue is next, Pass the bandpass filter 318 to the user. The user Anna Even log users, It may be a digital user. The signal generated by microphone 320 is Received by another mixer 322 , The mixer 322 is also supplied with an RF signal from the synthesizer 312. band The output of the mixer 322 that has passed the pass filter is received by another mixer 322, another The RF signal from the synthesizer 312 is also supplied to the mixer 322. Mixer 32 The output of 2 is The signal passes through the bandpass filter 324 to the amplifier 324. Amplifier 3 The output of 26 is input to diplexer 304, Diplexer 304 is an electromagnetic wave. The signal is transmitted to the antenna 302 which performs transmission. FIG. FIG. 2 is a schematic diagram of digital hardware used in a preferred embodiment of the present invention. is there. The device 350 An interface 52; First and second configurable circuits 3 52 and 354. The first configurable circuit 352 includes: Interface And the second configurable circuit 354. Interface 52 It is also connected to the second interface 354. The device 350 Third configuration possible No circuit 356, A fourth configurable circuit 358, Microcontroller 360, RAM 362, A flash RAM 364 is also provided. First and second configuration possible No circuit 352 A third configurable circuit 356, Microcontroller 360, R AM362, And a flash RAM 364. Fourth configurable The circuit 358 is Connects to third configurable circuit 356 and microcontroller 360 Have been. Related electronics, Computer, And software technology As will be appreciated by those skilled in the art, Under the control of the microcontroller 360, First, No. 2, Third, And a fourth configurable circuit 352, 354, 356, And 358 , It is configured such that the desired function of the device 350 is realized based on the aforementioned principle. You. The desired function is As mentioned earlier, RAM 362 and flash RAM 364 Can be saved. that's all, Having described preferred embodiments of the present invention in detail, The present invention comes to mind for those skilled in the art. There are many alternative embodiments of the invention within the scope. Therefore, The present invention provides the following It shall be determined by the claims.

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ (72)発明者ワトソンジョンエルアメリカ合衆国ワシントン州 98372 ピュヤラップトゥエンティセカンドイースト 10427────────────────────────────────────────────────── ─── Continuation of front page (81) Designated countries EP (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, L U, MC, NL, PT, SE), OA (BF, BJ, CF) , CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG), AP (GH, KE, LS, MW, S D, SZ, UG), EA (AM, AZ, BY, KG, KZ , MD, RU, TJ, TM), AL, AM, AT, AU , AZ, BA, BB, BG, BR, BY, CA, CH, CN, CU, CZ, DE, DK, EE, ES, FI, G B, GE, HU, IL, IS, JP, KE, KG, KP , KR, KZ, LC, LK, LR, LS, LT, LU, LV, MD, MG, MK, MN, MW, MX, NO, N Z, PL, PT, RO, RU, SD, SE, SG, SI , SK, TJ, TM, TR, TT, UA, UG, UZ, VN (72) Inventor Watson John L United States Washington 98372 Purelap Twenty Second I Bust 10427

Claims

[Claims] 1. A series of steps in a programmable gate array (PGA) containing multiple logic gates A method for compiling one of the circuits, the method comprising: a) a logic circuit which is not currently used as a part of an existing circuit in the series of circuits; Setting a first plurality of logic gates constituting a gate to PGA; b) any of the existing circuits in the series is replaced by another circuit in the series Comparator each including another plurality of logic gates in PGA provided for use in Setting whether or not the circuit is capable of c) as the first plurality of logic gates and a reverse pileable circuit in the PGA; As a union set consisting of several unused logic gates in a defined existing circuit A second plurality comprising a logic gate taken from a defined logic gate collection Setting the logic gate of PGA to PGA; d) a subset of the second plurality of gates to produce one circuit. Determining a third plurality of logic gates connectable to e) connecting the gates of the third plurality of logic gates of the PGA to form one circuit; Pile. 2. Step b) decompiles the existing circuit subset and then recompiles To reconstruct a subset of the existing circuit so that another circuit in the series Logic gates can be made in PGA for use in The method of claim 1, comprising the step of determining 3. The existing circuit receives the corresponding input signal set and generates the corresponding output signal set. Each input signal and each output signal have one value for a limited time, and At least one of the output signals generated by the Input signal to either, f) retaining the value of at least one of the input and output signals for a limited time. And subsequently applying a signal having the stored value to the one circuit. , The method of claim 1. 4. A series of sequences in a programmable gate array (PGA) containing multiple logic gates A method for compiling one of the circuits, the method comprising: a) any of the existing circuits in the series is replaced by another circuit in the series Comparator each including another plurality of logic gates in PGA provided for use in Setting whether or not the circuit can be recompiled. A circuit receives at least one corresponding input signal and the at least one corresponding input Generating at least one corresponding set of output signals in response to the signals; And each output signal has one value for a limited time; b) the value of at least one of the input and output signals for a limited time And storing. 5. c) decompiling at least one decompileable circuit; d) applying the signal whose value is stored in step b) to one of the series of circuits; 5. The method of claim 4, further comprising the step of: 6. A series of circuits in a programmable gate array (PGA) including a plurality of logic gates A device for compiling one of the circuits, Logic gates not currently used as part of existing circuits in the series A first electronic circuit for setting the first plurality of logic gates to be configured to PGA; Any of the existing circuits in the series are used by another circuit in the series Decompiled, each including another plurality of logic gates in PGA subjected to A second electronic circuit for setting whether the circuit is functional or not, A first plurality of logic gates and a reverse pile enabled circuit in the PGA; Defined as a union set of several unused logic gates in another existing circuit. Second plurality of logics constituting a logic gate taken from a logic gate collection A third electronic circuit for setting the gate to PGA; A subset of the second plurality of gates, connected to produce one circuit A fourth electronic circuit for determining a possible third plurality of logic gates; Compile one circuit by connecting the gates of the third plurality of logic gates of PGA A fifth electronic circuit. 7. The second electronic device decompiles the existing circuit subset and then recompiles it. Piles to reconstruct the existing circuit subset, thereby Logic gates in PGA can be made available for use in other circuits? 7. The device according to claim 6, further comprising an electronic circuit for determining whether or not the electronic device is in the electronic device. 8. The existing circuit receives the corresponding input signal set and generates the corresponding output signal set. Each input signal and each output signal have one value for a limited time, and At least one of the output signals generated by the Input signal to either, Store the value of at least one of the input and output signals for a limited time Memory circuit, A fifth electronic circuit for later applying the signal having the stored value to the one circuit. 7. The device of claim 6, further comprising: 9. A series of circuits in a programmable gate array (PGA) including a plurality of logic gates A device for compiling one of the circuits, Any of the existing circuits in the series are used by another circuit in the series Decompiled, each including another plurality of logic gates in PGA subjected to A first electronic circuit for setting whether the circuit is a functional circuit or not. Operable circuit receives at least one corresponding input signal, and the at least one corresponding input signal Generating at least one corresponding set of output signals in response to the input signals; And a first electronic circuit, wherein each output signal has one value for a limited time; Store the value of at least one of the input and output signals for a limited time A second electronic circuit. Ten. Third electronic circuit for decompiling at least one decompileable circuit When, The second electronic circuit searches for the value of the signal whose value has been stored, and substitutes the value into the series of signals. A fourth electronic circuit assigned to one of the circuits. An apparatus according to claim 9. 11． A series of circuits in a programmable gate array (PGA) including a plurality of logic gates A device for compiling one of the circuits, Logic gates not currently used as part of existing circuits in the series First means for setting the first plurality of logic gates to be configured to PGA; Any of the existing circuits in the series are used by another circuit in the series Decompiled, each including another plurality of logic gates in PGA subjected to Second means for setting whether or not the circuit is functional, A first plurality of logic gates and a reverse pile enabled circuit in the PGA; Defined as a union set of several unused logic gates in another existing circuit. Second plurality of logics constituting a logic gate taken from a logic gate collection Third means for setting the gate to PGA; A subset of the second plurality of gates, connected to produce one circuit Fourth means for determining a possible third plurality of logic gates; Compile one circuit by connecting the gates of the third plurality of logic gates of PGA Fifth electronic means for performing the operation. 12． The second means is to decompile the existing circuit subset and then recompile it. To reconfigure the existing circuit subset, thereby changing another circuit in the series. Logic gates can be built in PGA for use in roads The apparatus according to claim 11, further comprising an electronic circuit for determining whether the electronic device is in the state. 13. Existing circuit receives the corresponding input signal set and generates the corresponding output signal set. Each input signal and each output signal have one value for a limited time, and At least one of the output signals generated by the Input signal to either, Store the value of at least one of the input and output signals for a limited time Memory means; Sixth electronic means for later applying the signal having the stored value to the one circuit. The apparatus of claim 11, further comprising: 14. A series of circuits in a programmable gate array (PGA) including a plurality of logic gates A device for compiling one of the circuits, Any of the existing circuits in the series are used by another circuit in the series Decompiled, each including another plurality of logic gates in PGA subjected to First means for setting whether or not the circuit is a functional circuit, A circuit receives at least one corresponding input signal and the at least one corresponding input Generating at least one corresponding set of output signals in response to the signals; First means, and each output signal has one value for a limited time; Store the value of at least one of the input and output signals for a limited time Second electronic means. 15． Third electronic means for decompiling at least one decompileable circuit When, The second electronic circuit searches for the value of the signal whose value has been stored, and substitutes the value into the series of signals. And a fourth electronic means for applying to one of the circuits in the circuit. Item 15. The device according to Item 14.