JP2000512041A - データ記憶装置 - Google Patents

Abstract

(57)【要約】 記憶装置（１０）と、メモリ（１２）と、ユーザインタフェース（３２）と、メモリ制御装置（２４）とを含み、メモリがユーザインタフェースと記憶装置の間で転送された全てのデータをバッファリングするために使用されるデータ記憶システムであって、メモリ制御装置が、記憶装置とメモリの間で直接データをコピーし、メモリとユーザインタフェースの間でデータが転送されたときにデータを再編成することを特徴とするシステム。

Description

【発明の詳細な説明】 データ記憶装置 本発明はデータ記憶装置に関する。これは、データの変換または圧縮技術を使 用することによって生じる可能性のある様々なブロックサイズでデータを記憶す ることができるシステムに特に適用される。 データ圧縮技術は、データ記憶システムに二つの主な利益を提供することがで きる。データ記憶装置の有効容量は、その装置に記憶すべきデータのボリューム が、その記憶システムに転送されるデータおよびその記憶システムから転送され るデータの論理ボリュームより小さいので、その物理的容量を超えて増大するこ とができる。このデータの物理的ボリュームの減少により、記憶装置に出し入れ するデータ転送時間が有効に短縮される。記憶装置の動作が比較的低速である場 合、例えば磁気ディスクでは、これは特に有利である。 ＰＣＴ特許出願第９１／２００７６号（Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇ ｙ Ｃｏｒｐｏｒａｔｉｏｎ）には、動的に マップされた仮想メモリシステムを使用して、各データレコードがそのデータに 必要な物理空間のみを占めるようにデータの記憶を可能にする方法が示されてい る。圧縮アルゴリズムは、マルチパス記憶ディレクタを使用して、記憶する前に データを圧縮する。ヌルフィールドは仮想メモリマップにリストされ、物理媒体 には記憶されない。 ＰＣＴ特許出願第９１／２００２５号（Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇ ｙ Ｃｏｒｐｏｒａｔｉｏｎ）には、削除されたデータセット空間が直ちに解放 されて再利用される、動的にマップされた仮想メモリシステムが示されている。 データ記憶サブシステムは、データファイルが仮想ＶＴＯＣからスクラッチされ ていることを示す指標を受信する。追加のデータセキュリティは、キャッシュお よび記憶装置の両方にある、スクラッチされた記憶ファイルのデータへの無許可 アクセスを防止することによって提供される。 ヨーロッパ特許出願第０６８２３０６号（ＩＢＭ）には、データのブロックサ イズとそれらの記憶に利用できる空間とを比較して最も効率的な位置決め配列を 決定する、ログ構造ファイルシステムが示されている。これは、圧縮されたデー タおよび 圧縮されていないデータについて別々のバッファを有し、また小さい方のバイト 数を選択的にディスクに書き込む制御装置を有する。 米国特許第４４６７４２１号（Ｓｔｏｒａｇｅ Ｔｅｃｈｎｏｌｏｇｙ）には 、ホストＣＰＵと（ディスクドライブ）記憶装置との間に挿入され、その記憶媒 体がテープドライブと同様に機能し、連続的にデータを書き込むことができるよ うになされた仮想記憶システムが示されている。このシステムは、固体ＲＡＭ、 ＣＣＤメモリ、ディスクドライブ、テープなど、その構成要素が様々な応答時間 を有する混合方式記憶システムに適用することができる。 磁気ディスク、光ディスク、磁気テープなど、多くのデータ記憶装置では、デ ータは、データブロックと呼ばれる固定サイズの単位で記憶される。一般的なデ ータブロックのサイズは５１２バイトである。ホストがデータブロックに与える アドレスは論理ブロックアドレスと呼ばれ、データブロックを実際に記憶するメ モリ領域のアドレスは、物理ブロックと呼ばれる。論理ブロックアドレスおよび 物理ブロックアドレスは、通常は同じ順序である（すなわち連続的な論理ブロッ クアドレスは通常 は連続した物理ブロックアドレスに対応する）が、物理アドレス空間は連続的で ないこともある。この不連続性は、記憶媒体の物理的特性、例えばその物理アド レス中のある特定のブロックが欠陥の存在によって使用不能になるといったこと により、生じる可能性がある。データブロックの論理アドレスは、アルゴリズム またはルックアップテーブルを使用してブロックの物理的順序づけの不連続性を 規定することにより、物理アドレスに変換することができる。 ただし、データ圧縮を使用するときには、いくつかのデータがその他のデータ より圧縮しやすいので、圧縮後のデータサイズが各論理ブロックごとに一定でな い可能性がある。したがって、各論理ブロックの圧縮により生じるデータの量は 可変となる。 論理ブロックの圧縮によって生じるデータの量は、データの性質および使用す る圧縮技術に依存する。圧縮データのブロックの物理的サイズは、データの読取 り、修正、および再書込みの際に変化することもある。したがって、固定された 論理ブロックのデータの圧縮によって生じる可変量のデータを管理するという問 題が生じるので、磁気ディスクなどのランダムブロッ クアクセス記憶装置の即時制御構造内にデータの圧縮を組み込むことはかなり困 難である。 したがって本発明は、記憶装置と、メモリと、ユーザインタフェースと、メモ リ制御装置とを含み、メモリがユーザインタフェースと記憶装置との間で転送さ れた全てのデータをバッファリングするために使用されるデータ記憶システムで あって、メモリ制御装置が、記憶装置とメモリの間でデータを直接コピーし、メ モリとユーザインタフェースの間でデータが転送されたときにデータを再編成す ることを特徴とするシステムを提供する。 メモリは、記憶装置のアクセス機構によって単一動作で好都合にアクセスする ことができる記憶装置の一部分である記憶装置の領域と等しい容量を有すること ができる。 データは、メモリの全容量の単位で記憶装置に転送する、また記憶装置から転 送することができる。 データ記憶システムは、それぞれがメモリへのデータ転送またはメモリからの データ転送を実行することができる、複数の記憶装置を含むことができる。 データ記憶システムは、それそれが記憶装置の独立した領域 からデータをロードされることができる、複数のメモリを含むことができる。 記憶装置からメモリへのデータ転送は、ユーザインタフェースでのトランザク ションに必要なデータブロックがメモリ中に常駐する可能性が最も高くなるよう にようにスケジュールされる。 記憶装置は磁気ディスクにすることができる。 メモリは、ランダムアクセス半導体メモリにすることができる。 データの圧縮および圧縮解除は、メモリとユーザインタフェースの間に組み込 むことができる。 記憶装置の領域は、その領域中に永久に常駐する所定数の論理的に連続的なデ ータブロックと、その領域の利用可能な物理記憶空間に好都合に収容することが できるだけの非連続的なデータブロックとを含むことができる。 永久に第一領域に常駐する一つまたは複数の論理的に連続的なデータブロック のサイズが増加する場合には、非連続的なデータブロックを第一領域から第二領 域に再配置し、物理記憶空間を生み出すことができる。 非連続的なデータブロックを第一領域から第二領域に再配置し、永久に第二領 域に常駐する一つまたは複数の論理的に連続的なデータブロックの物理的サイズ の変化によって生じた物理記憶空間を満たすことができる。 領域間での比連続的なデータブロックの再配置は、一つのメモリから別のメモ リへのブロックの転送によって実施することができる。 メモリは、領域間で再配置される全てのデータブロックのソースまたは宛先と して指定することができる。 メモリ制御装置は、データブロックの再配置のための自由な物理メモリ空間を 十分に提供する記憶装置の領域から、データがメモリにロードされることを保証 することができる。 ある領域に永久に常駐する所定数の論理的に連続的なデータブロックの論理ペ ージアドレスは、記憶装置内の領域の順次アドレスとの直接の対応を有すること ができる。 ある領域に永久には常駐しない独立したデータブロックの論理アドレスは、ル ックアップテーブルによってある領域内の論理アドレスに変換することができる 。 メモリは、一定数のデータワードを含むタイルで独立にアド レス可能にすることができる。 データの各論理ブロックは、リンクしたタイルのグループの連鎖中に記憶する ことができる。 各連鎖中のグループのサイズおよび数は、データのブロックのサイズに従って 選択することができる。 アドレスは、ブロックのタイルの第一グループのメモリ内の物理アドレスを識 別するデータの各論理ブロックについて記憶することができる。 メモリ中のタイルの未使用の任意のグループは、いくつかの自由空間連鎖中で 互いにリンタすることができる。 主電源で故障が発生した場合に、電力ソースを十分な時間維持し、メモリから 記憶装置への全てのデータの転送を可能にするバッテリを備えることもできる。 データの圧縮などによって生じる可能性のある可変ブロックサイズを有するデ ータの記憶を管理する配列を考案した。こうした配列の一つでは、データブロッ クを不可分の単位として扱い、メモリ内でデータブロックを再配置および再順序 づけすることによって自由メモリの断片化を管理する。これは、異なる位置への データブロックの再書込み、および論理アドレスを物 理アドレスにマップするルックアップテーブルの更新を必要とする。 この配列の一つの欠点は、データブロックの再配置を繰り返すことにより、デ ータが破壊される機会が増加する可能性があることである。しかし、データブロ ックは物理メモリの物理的に連続な領域に記憶しなければならないので、再配置 は必要である。この配列は、データの再配置を実行するためにメモリ全体への高 速アクセスを必要とし、固体ディスクなどの大規模半導体メモリに最も適してい る。これが必要とする高速ランダムアクセス動作は、磁気ディスクメモリと両立 しない。 可変ブロックサイズを有するデータを記憶する別の配列では、データブロック の分散記憶を使用する。データブロックは、物理メモリ中の様々な位置に記憶さ れる個別セグメントに細分される。メモリは、タイルをメモリの基本単位とし、 固定数のデータワードを含む、タイルの複数のグループに編成される。複数の様 々なグループサイズが存在し、各グループサイズは様々な数のタイルを含む。デ ータブロックは、記憶されるときに、タイルのグループを部分的に使用すること によって生じる記憶空間の浪費を最小限に抑えるように、選択されたタイルのグ ル ープに分割される。データブロックの記憶に使用される個別セグメントは、各セ グメントまたはグループと関連するグループのヘッダに記憶されたリンクポイン タによって互いにリンタされる。データブロックの記憶に使用される第一セグメ ントの物理的位置は、別々に、ただし好ましくは同一媒体上に記憶され、論理ブ ロックアドレスから物理ブロックアドレスへのルックアップテーブルをコンパイ ルするために使用することができる。この配列は、複数の所定サイズを有する個 別セグメントにメモリを事前フォーマットすることができ、これらは、その後で 互いにリンクされ、ブロックが必要とする最小限の量の記憶空間が使用されるこ とを保証することができる。自由データ空間を管理するために、記憶に使用され ないセグメントをそれらのグループヘッダを介してリンクし、それにより自由メ モリのセグメントの連鎖を与える。この配列は、各ブロックアクセスごとにメモ リ装置への多重ランダムアクセスを必要とし、したがって高速半導体メモリとと もに使用されるときに最も効率的になる。これは、固体ディスクメモリ中での使 用に特に適している。ただし、一つの欠点は、高速ランダムアクセスを行うこと ができない磁気ディスクなどのメモリ装置とともに直接使用するこ とに適していないことである。 可変ブロックサイズを有するデータの記憶を管理するための上述の二つの配列 は、記憶媒体中で効率的に配置するためにデータブロックを区分化する原理、お よび記憶したデータブロックのサイズのいかなる変化も補償するようにデータブ ロックを再配置する原理に依拠している。両原理とも、データブロックの読取り および書込み動作のために記憶媒体への多重ランダムアクセスを必要とし、した がって記憶装置として高速メモリを使用する場合にしか高性能データ記憶システ ムを提供することができない。これらの方法は主として、ランダムアクセス半導 体メモリを利用する固体ディスクシステムのためのものである。磁気ディスク上 で行われるランダムアクセスは、機械的動作であり、比較的低速であるので、磁 気ディスクなどの記憶装置とともにこうした方法を採用することは困難である。 本発明がよりよく理解されるように、また本発明がどのように実施されるかを 示すために、次に例示的に添付の図面を参照する。 第１図は、記憶装置のある領域へのデータアクセスをバッファリングするため に高速メモリを使用することを示す概略図で ある。 第２図は、領域内バッファアーキテクチャを利用するシステムを示す図である 。 第３図は、領域内記憶管理のための論理から物理へのマッピングを示す図であ る。 第４図は、大域記憶管理のための論理から物理へのマッピングを示す図である 。 第５図は、領域内バッファ内のメモリ構造を示す図である。 第６図は、領域内バッファ内の各グループメモリ構造と関連するグループヘッ ダのフォーマットを示す図である。 第７図は、領域内バッファ内のデータブロック構造を示す図である。 第８図は、領域内バッファ内の自由空間構造を示す図である。 第９図は、本発明の一実施形態における領域内記憶装置を制御する配置を示す 図である。 第１０図は、本発明を実施するシステム中の領域内バッファメモリを制御する 配置を示す図である。 データブロックにデータ圧縮技術が適用されると、達成された圧縮、したがっ て圧縮後のブロックサイズは、データの特徴 に応じて幅広く変化する。二進オブジェクトコードなどいくつかのタイプのデー タは冗長度をほとんど含まず、わずかしか圧縮することができないが、画像デー タなどその他の形態は、元のボリュームの十分の一未満にまで圧縮することがで きる。したがって、圧縮前のブロックサイズは固定サイズであるが、データ圧縮 後のデータ記憶システム中のブロックサイズは非常に幅広い範囲にわたって変化 する可能性がある。効率的な記憶管理配列は、ブロックサイズ分布の動的な性質 に対処することができなければならない。 第１図は、基本的なデータ記憶システムを示す図である。これは、この実施形 態では磁気ディスクドライブ１０への全てのデータ入出力動作のためのバッファ として働く高速メモリ１２に接続された磁気ディスクドライブ１０である記憶装 置を含む。第１図のシステムは、データ圧縮などのデータ変換によって生じた可 変ブロックサイズのデータを管理するために必要な区分化および再配置の原理を 示す。磁気ディスクドライブ１０は、一定の物理的サイズを有し、磁気ディスク ドライブ１０内で順次アドレスされる領域１４に区分化される。領域１４は、磁 気ディスクドライブ１０のアクセス機構による磁気ディスクドラ イブ１０の本来の細区分である。データは、ディスクドライブ１０の単一アクセ ス動作で、領域１４に書き込む、または領域１４から読み取ることができる。例 えば、領域１４は磁気ディスク１０のトラックまたはシリンダ、あるいは磁気デ ィスクのアレイにすることができる。ディスクドライブ１０は、磁気ディスクド ライブ１０を高速メモリ１２に接続するデータポート１６を介して独立にアクセ スすることができる複数の領域１４を含む。高速メモリ１２はデータポート１６ に接続され、ディスクドライブ１０に転送される、またはディスクドライブ１０ から転送される全てのデータをバッファリングする。高速メモリ１２は、ディス クドライブ１０の領域１４と等しいメモリ容量を有するように配列される。デー タは、高速メモリ１２および領域１４の全データ内容が単一動作でデータポート １６を介して転送されるように、高速メモリ１２と領域１４の間で転送される。 このようなデータ転送は、高速メモリ１２と領域１４の間で直接ビットコピーと して行われる。 データは、高速メモリ装置１２に接続されたデータ入出力チャネル１８を介し てデータ記憶システムに書き込まれ、これから読み取られる。データは、高速メ モリ１２と入出力チャネル １８の間で再編成することができる。例えば、データの圧縮および圧縮解除を入 出力チャネルにおいて組み込むことができる。データは通常は、入出力動作で転 送されるデータのボリュームが高速メモリ１２の容量を大幅に下回るように、デ ータブロックまたは一連のデータブロックを単位として入出力チャネル１８から 転送される。 第２図は、複数の高速メモリ１２、それと同数の記憶装置１０、および管理機 能を組み込むデータ記憶システムを示す図である。この実施形態の記憶装置１０ は磁気ディスクであるが、その他の実施形態では、光ディスクや磁気テープなど その他の形態の大容量記憶装置にすることができる。各ディスクドライブ１０は 、データポート１６を介して、それを介して任意の記憶装置１０上の任意の領域 １４からのデータにアクセスすることができる領域内バス２０に接続される。領 域内バス２０は、メモリポート２２を介して複数の高速メモリ１２にも接続され る。各高速メモリ１２は、領域内バス２０上で使用される任意のデータ転送配列 の多重化制約しか受けずに、独立して任意の記憶装置１０上の任意の領域１４に 、またこれからデータを転送することができる。各高速メモリ１２は、メモリ記 憶マネー ジャ２４によって制御される。データ圧縮器２６は、各高速メモリ１２への圧縮 器ポート２８とデータ記憶システムへの入出力チャネル１８との間に組み込まれ る。 一定サイズのデータの論理ブロック（データブロック）は、インタフェースバ ス３２およびインタフェースポート３４を介して入出力チャネル１８からブロッ クバッファメモリ３０に転送される。次いでこのデータブロックはメモリ記憶マ ネージャ２４の制御下のデータ圧縮器２６を通過し、その結果生じた可変サイズ ブロックは高速メモリ１２に書き込まれる。高速メモリ１２から入出力チャネル １８へのデータブロックの転送では、逆の一連の動作が適用される。インタフェ ースバス３２により、使用される任意のデータ転送配列の多重化制約しか受けす に、任意の高速メモリ１２とデータ入出力チャネル１８の間でのデータブロック の転送が可能になる。データは、内部コピーポート３６および内部コピーバス３ ８によって、二つの高速メモリ１２の間で直接転送することもできる。メモリ記 憶マネージャ２４は、高速メモリ１２中のデータの編成および記憶を制御し、デ ータ圧縮器２６を通るデータフローを制御し、高速メモリ１２へのデータ転送お よびこれからのデータ転送を制御し、領域 １４内のデータの論理から物理へのアドレス変換を実行する。大域記憶マネージ ャ４０は、入出力チャネル１８上の動作を制御し、ディスクキャッシングアルゴ リズムを実施し、大容量記憶装置上の領域１４へのデータ転送およびこれからの データ転送をスケジュールおよび制御し、領域１４の間でブロックの再配置をス ケジュールし、データブロックについて論理から物理への領域１４のアドレス変 換を実行する。 第２図に示すシステムは、高速ディスクキャッシュメモリとして高速メモリ１ ２を使用することにより、磁気ディスクをベースとする高性能データ記憶システ ムを提供する。高速キャッシュメモリとディスクメモリの間のデータ転送が、入 出力に必要とされるデータがキャッシュメモリ中に常駐する可能性を高くするよ うにスケジュールされている場合には、キャッシュメモリを使用することにより 、高速データ記憶システムを提供することができることは知られている。圧縮さ れたデータのみが磁気ディスク１０と高速メモリ１２の間で転送されるので、高 速メモリ１２は非常に高速なキャッシュ動作を達成する。このようにして、デー タ転送時間を最小限に抑えることができる。記憶された全てのデータを圧縮する ことにより、高い論理記憶 容量が生み出される。 第３図は、未圧縮論理データブロックの編成と、高速メモリ１２内の、したが って磁気記憶装置１０の領域１４内の物理記憶空間との間の相関関係を示す図で ある。各領域１４は、ページ５０として指定される、永久に領域１４に常駐する 固定数ｍ個の論理的に連続的なデータブロックを含む。データ記憶システム内の 論理ページの数は、磁気ディスク１０内の順次領域の数と等しくなるようになさ れ、論理ページアドレスと論理領域アドレスの間に直接の対応が存在するように なっている。ページ５０中のデータブロックの数ｍは、アドレスの復号が単純な ままとなるように２の累乗となることが好ましい。領域１４の物理メモリ容量は 、最小限のデータの圧縮しか達成されていないときに一つの論理ページ５０を収 容するのに十分に大きい。 通常は、論理ページ５０を記憶した後で過剰な物理メモリ容量が存在すること になり、これは、ｂ個の独立したページ化されていない非連続的なデータブロッ ク（未ページ化ブロック５２）で占めることができる。この数ｂは、領域１４内 のデータについて達成された圧縮比に応じて可変である。 可変サイズの論理ブロックは区分化および分散され、物理領 域１４に効率的にパックされる。ページ化ブロック５０のサイズの増大を収容す るために領域１４ａ内の追加の物理空間が必要となった場合には、未ページ化ブ ロック５２を別の領域１４ｂに再配置することができる。これは、第２図のアー キテクチャの高速メモリ１２の間で直接データ転送することによって実施するこ とができる。 第４図は、論理ブロック数とデータ記憶システム内の物理記憶空間の編成との 間の相関関係を示す図である。論理ブロックは二つの別個の連続に編成される。 第一の連続は、ｍ個のブロックをそれそれ有するｎ個のページ５０を有し、各ペ ージ５０は対応する論理数を有する領域１４に記憶される。したがって、ページ ５０についてはアドレス変換は不要である。第二の連続はｋ個の未ページ化ブロ ック５２からなる。これらｋ個の未ページ化ブロック５２は、ページングなしで 記憶される。ｋの値は、ページ化ブロック５０を記憶した後で利用できるメモリ 空間に依存する。未ページ化ブロック５２は、物理メモリ空間内の任意の領域１ ４に位置することができ、また領域１４ａ内のページ化ブロック５２のサイズの 変化を収容するために一つの領域１４ａから別の領域１４ｂに再配置することも できる。 ルックアップテーブル５４は、未ページ化ブロック５２についての論理ブロッ ク数を、それが位置する論理領域の数に変換するために使用される。ルックアッ プテーブル５４は、高速メモリの特殊な領域に記憶することができる。高速メモ リの内容（ルックアップテーブル）は、高速メモリ１２の内容の領域１４への転 送と同様の方法で、磁気ディスク１０の対応する領域にコピーされる。 領域１４の間での未ページ化ブロック５２の再配置は、未ページ化ブロック５ ２を、内部コピーバス３８を介して一つの高速メモリ１２ａから別の高速メモリ １２ｂに転送することによって実施される。一つの高速メモリ１２ｂは、自由物 理メモリ領域を有する領域１４を保持するように指定することができ、また全て のブロックの再配置のソースまたは宛先として指定することができる。このよう に、領域１４の間でのブロックの再配置は、磁気ディスクドライブへのアクセス を必要としない。 磁気ディスク１０のあらゆる領域１４中に自由メモリ空間が存在しないときに は、記憶システムは容量が満杯に到達している。これ以上データブロックを書き 込むことはできない。データブロックを削除することによって自由空間が生み出 されるま で、既存データブロックの修正が不可能となることもある。 第５図は、高速メモリ１２中に存在するメモリ構造を示す図である。データブ ロック、ならびに高速メモリ１２および領域１４内の自由メモリ空間は、本特許 明細書の前半に記載したブロックの分散記憶用の配列にしたがって編成される。 ワード６０は、物理メモリのアドレス可能な最小の単位であり、メモリ装置の構 造によって決定されるワード長を有することになる。これは通常は１６または３ ２ビットの長さにすることができる。タイル６２は、メモリ中の一定数の連続ワ ード６０である。これはメモリ空間のアドレッシングの基本単位であり、したが って記憶されたデータブロックのサイズの最小限の増分である。タイル６２は、 通常は８個または１６個のワード６０にすることができる。グループ６４は、メ モリ中の連続したタイル６２のセットであり、一つのタイル６２の最小限のサイ ズを有する任意のサイズにすることができるが、通常は一、二、四、または８個 のタイル６２を含むことになる。グループ６４は、グループヘッダ６６として割 り振られた所定数のメモリ位置を含む。 第６図は、代表的なグループヘッダ６６のフォーマットを示す図である。グル ープヘッダ６６は、三つのフィールド、すな わち状態フィールド７０、タイルフィールド７２、およびリンクポインタ７４を 含む。状態フィールド７０は、グループ６４がデータブロックの一部分であるか 、または領域１４内の自由空間の一部分であるかを規定し、またグループ６４ａ が後続のグループ６４ｂにリンクされているかどうかを規定する。タイルフィー ルド７２は、グループ６４中のタイル６２の数についての情報を含む。リンクポ インタ７４は、グループ６４ａがリンクされた別のグループ６４ｂの開始のアド レスを規定する。このアドレスは、高速メモリ１２の開始アドレスに対する一つ のタイル６２の増分で規定される。 第７図は、グループヘッダ６６中のリンタポインタフィールド７４が、どのよ うにしてグループ６４ａ、ｂ、ｃをリンクしてより大きなデータブロックを形成 するかを示す図である。データブロックは、任意の物理順序でリンクすることが できるグループ６４を含むことができる。ブロックの第一グループ６４ａのグル ープヘッダ６６への物理アドレスポインタ８０は、領域１４内のブロックの論理 アドレスによって規定された高速メモリ１２中の位置に位置する。このようにし て、ｍ＋ｂ個の論理ブロックを含む第３図の領域１４について、高速メモリ１２ のｍ＋ｂ個の第一の位置は、データブロックについての物理開始アドレスを含む 。 第７図のデータブロックは、タイル６２の１１個分の長さであり、グループヘ ッダ６６中の情報によってリンタされて連鎖になった８個のタイル６４ａ、二つ のタイル６４ｂ、一つのタイル６４ｃのグループを含む。構成グループ６４ａ、 ｂ、ｃは、高速メモリ１２の物理メモリ空間内の任意の位置に位置することがで きる。 この配列では任意長さのデータブロックを収容することができるが、タイル１ ５個までのブロックサイズでは、タイル８個、４個、２個、および１個のサイズ のグループの可用性が最大の効率を与える。データブロックは、高速メモリ１２ に書き込まれるときに、利用可能なグループサイズと等しいサイズの一つまたは 複数のセグメントに区分化される。データは、適当なグループヘッダ情報６６と ともに、その時点で自由空間として存在する、別のデータブロックに割り当てら れていないグループの位置に書き込まれる。リンクされた連鎖中の最後のグルー プヘッダ６４ｃは、リンクポインタフィールド７４中にブロック論理アドレスを 含み、データのセキュリティと、任意のポイン タまたはヘッダ６６が破壊されたときにリンク情報を回復する能力とを提供する 。 第８図に示すように、リンタされたグループ６４の同様の連鎖を利用して、高 速メモリ１２中の自由空間を管理することができる。分離した自由空間連鎖９０ は、各グループサイズごとに維持することができる。開始ポインタ９２ａは第一 グループ６４ｅのヘッダのアドレスを規定するために使用され、末端ポインタ９ ４ａは各連鎖の最後のグループ６４ｆのアドレスを規定するために使用される。 これらのポインタ９２、９４は、グループ６４が自由空間連鎖に添付される、ま たはこれから除去されるときに修正される。自由空間連鎖９０を規定するポイン タ９２、９４は、ブロック物理アドレスポインタ８０と同様の方法で、高速メモ リ１２中の予約位置に記憶することができる。 データ記憶システムが最初に初期化された後で、キャッシュ領域１４は、１個 、２個、４個、および８個のタイル６２のグループサイズにフォーマットされ、 自由空間連鎖９０は、それらと関連づけられたポインタ９２、９４とともに形成 されなければならない。このフォーマットは、磁気ディスク１０中のあらゆる領 域１４について同様にすることができ、高速メモリ１ ２は同じサイズにすることができる。このフォーマットは、磁気ディスク１０の 予め空になっている領域１４中の最後の宛先について高速メモリ１２にデータを 書き込む前に、自由空間連鎖ポインタ９２、９４およびリンクされたグループヘ ッダ６６の標準パターンを高速メモリ１２にロードすることによって、容易に達 成することができる。したがって、磁気ディスク１０は、本発明で使用するため に、従来通り実行される磁気ディスクのフォーマット以外には、初期化後にいか なる特定のフォーマットも必要としない。 データブロック読取り動作は下記のように実行される。データブロックが既に 高速メモリ１２中に存在している場合には、読取り動作は直ちに開始される。そ うでない場合には、ブロックが位置する磁気ディスク１０の完全な領域１４につ いてのデータを高速メモリ１２にロードしなければならない。磁気ディスクのキ ャッシングアルゴリズムは、入出力チャネル１８で要求される前にデータが高速 キャッシュメモリに転送され、データを直ちに利用することができる最高の可能 性を確保することで知られている。 領域１４内のデータブロックの論理アドレスは、大域記憶マ ネージャ４０によってメモリ記憶マネージャ２４に供給される。物理アドレスポ インタ８０は、ブロック論理アドレスによって規定された高速メモリ１２中の位 置から読み取られ、グループ６４はこの物理アドレスポインタ８０によって規定 された位置から読み取られる。グループヘッダ６６が記憶され、任意の後続のグ ループについて物理アドレスを提供する。リンクされたグループは、このように して、ブロックの最後のグループに到達するまでハードウェアの制御下で読み取 られる。 データブロック書込み動作は下記のように実行される。データ読取り動作の場 合と同様にこの動作を開始することができるようになる前に、ブロックを書き込 もうとする領域についてのデータが、高速メモリ１２中に存在していなければな らない。メモリ記憶マネージャ２４内の制御プロセッサは、データブロックを区 分化し、適当な自由空間連鎖９０からグループ６４を割り振る。次いで制御プロ セッサは、構成グループ６４についての必要な全てのポインタ、ヘッダ、および アドレス情報をメモリ記憶マネージャ２４にロードし、アドレスポインタおよび データグループは、メモリ記憶マネージャ２４の制御下で高速メモリ１２中の所 定位置に書き込まれる。論理ブロックに関係 する古くなったグループは、適当な自由空間連鎖９０の末端に添付され、自由空 間ポインタ９２、９４は更新される。データは、様々な領域１４から高速メモリ １２にデータをロードする必要がある場合、または所定の長さの時間の後で、高 速メモリ１２から磁気ディスク１０上の領域１４にロードすればよい。 メモリ記憶マネージャ２４は、高速メモリ１２中のデータの編成および記憶を 制御し、データ圧縮器２６を通るデータフローを制御し、高速メモリ１２へのデ ータ転送およびこれからのデータ転送を制御し、領域１４内のデータについて論 理から物理へのアドレス変換を実行する。 第９図は、メモリ記憶マネージャおよびデータ圧縮器を含む領域内制御機能を 示すブロック図である。領域内制御プロセッサ１００は、データ転送のスケジュ ーリングおよびアドレス制御機能を実行し、転送バス１０２を介してその他の制 御要素と通信する。単一の領域内制御プロセッサ１００は、複数のメモリ記憶マ ネージャ２４と通信し、これらを制御することができる。 データブロックを高速メモリ１２に書き込むときには、大域記憶マネージャ４ ０は、ブロックが入出力チャネル１８から転 送される準備ができたことを領域内制御プロセッサ１００に通知し、領域１４内 のブロックの論理アドレスについての情報を提供する。この動作は、複数の順次 データブロックについて実行することもできる。領域内制御プロセッサ１００は 、転送バス１０２を介して、制御情報を入出力インタフェース１０４およびデー タ圧縮器２６にロードする。データ圧縮器２６は、特定用途向け集積回路（ＡＳ ＩＣ）にすることができる。次いでデータブロックが、入出力インタフェース１ ０４およびインタフェースデータバス１０６を介してブロックバッファ３０に転 送される。このブロックバッファ３０は、静的ランダムアクセスメモリ（ＳＲＡ Ｍ）にすることができる。 ブロックバッファ３０に常駐するデータブロックは未圧縮であり、一定サイズ を有する。ブロックバッファ３０は、複数のデータブロックを収容するのに十分 な容量を有することができる。次いでデータブロックは、データ圧縮器２６を通 って先入れ先出しメモリ１０８に転送される。ブロックバッファ３０に出入りす る全てのデータ転送は、圧縮器バス１１０を介してデータ圧縮器２６によって制 御される。インタフェースバス１０６で時分割多重配列を使用する場合には、ブ ロックバッファ３ ０に出入りするデータ転送を同時に行うこともできる。データ圧縮器２６は、デ ータブロックのサイズを減少させる任意のデータ圧縮配列を実施することができ る。 領域内制御プロセッサ１００は、データ圧縮器２６から、先入れ先出しメモリ （ＦＩＦＯ）１０８中に常駐するデータブロックのサイズを通知される。次いで 領域内制御プロセッサ１００はブロックをセグメントに区分化し、セグメントを 、高速メモリ１２中の自由空間連鎖９０中で利用可能なグループ６４に割り当て る。グループヘッダアドレスおよびデータ情報、ならびに制御コードは、領域内 制御プロセッサ１００からメモリ記憶マネージャ２４にロードされる。データは 、メモリ記憶マネージャ２４の制御下で、ＦＩＦＯバス１１２およびドライバ１ １４を介してＦＩＦＯ１０８から高速メモリ１２に転送される。メモリ記憶マネ ージャブロック２４は、特定用途向け集積回路（ＡＳＩＣ）にすることができる 。データを高速メモリ１２に書き込む間に、メモリ記憶マネージャ２４は、ＦＩ ＦＯバス１１２を介してグループヘッダ６６についてのデータを挿入し、管理バ ス１１６を介して高速メモリ１２の全てのアクセスについてのアドレスを制御す る。 高速メモリ１２からデータブロックを読み取り、これを入出力チャネル１８に 転送する動作は、同様のパターンを逆方向にたどる。 高速メモリ１２と、大容量記憶装置として働く磁気ディスク１０上の領域１４ との間のデータの転送は、メモリドライバ１１８、ＦＩＦＯバス１１２、ディス クインタフェース制御１２０、およびディスクインタフェースポート１２２を介 して実施される。高速メモリ１２の全データ内容は単一動作で転送され、高速メ モリ１２のアドレスのサイクリングはメモリ記憶マネージャ２４によって実行さ れる。ディスクインタフェース制御１２０は、磁気ディスク１０のアクセスに必 要な全ての制御機能を実行し、データ転送を磁気ディスク１０と両立するように 同期する。磁気ディスク以外の記憶装置を使用するその他の実施形態では、ディ スクインタフェース制御１２０は、使用する特定の記憶装置専用の制御装置で置 き換えられることになる。転送についての制御パラメータは、領域内制御プロセ ッサ１００によってメモリ記憶マネージャ２４およびディスクインタフェース１ ２０にロードされる。 二つの高速メモリ１２の間のデータの転送は、メモリドライ バ１１８、ＦＩＦＯバス１１２、ドライバ１１４、および領域インタフェースポ ート１２４、ならびに第二の高速メモリ１２のための領域内制御構造中のこれら に対応する要素を介して実施される。この経路を介したデータ転送は、通常は単 一の未ページ化データブロック５２または未ページ化データブロック５２の小さ なセットを再配置するために行われる。 第１０図は、メモリ記憶マネージャ２４の構造を示す図である。記憶マネージ ャポート１２６は、ＦＩＦＯバスインタフェース１２８を介したメモリ記憶マネ ージャ２４とＦＩＦＯバス１１２の間の通信を実現する。転送ポート１３０は、 転送バスインタフェース１３２を介したメモリ記憶マネージャ２４と転送バス１ ０２の間の通信を実現する。 メモリ記憶マネージャ２４の内部では、内部データバス１３４はデータバスと して働き、内部プロセッサバス１３６はプロセッサバスとして働く。管理バス１ １６は、高速メモリ１２についてのアドレスおよび制御信号を供給する。ヘッダ 書込みレジスタ１３８は、内部データバス１３４を介してグループヘッダ６６と して書き込まれる一つまたは複数のグループヘッダ６６が領域内制御プロセッサ １００からロードされるレジスタの バンクを含む。ヘッダ読取りレジスタ１４０は、内部データバス１３４上のデー タから抽出された一つまたは複数のグループヘッダ６６が後に領域内制御プロセ ッサ１００によって読み取られるためにその中に記憶される、レジスタのバンク を含む。アドレスレジスタ１４２は、内部プロセッサバス１３６または内部デー タバス１３４のいずれかから一つまたは複数のアドレスがロードされるレジスタ のバンクを含む。マルチプレクサ１４４は、アドレスレジスタのロードのための ソースを制御する。アドレスレジスタ１４２からのアドレスはアドレスカウンタ １４６にロードされ、メモリアクセスの開始点を規定する。グループの読取りま たは書込み動作と同様に、メモリアクセスが順次ワードアドレスのストリングを 含む場合には、アドレスカウンタ１４６はアドレスシーケンスを生成する。制御 ブロック１４８は、領域内制御プロセッサ１００の指示の下で、全ての動作につ いての制御信号を生成する。ＥＣＣ論理ブロック１５０は、各グループ６４また はデータブロックに添付することができる誤り検査コード（ＥＣＣ）を生成およ び検査する。

Claims (1)

1. 【特許請求の範囲】 １．記憶装置（１４）と、バッファメモリ（１２）と、ユーザインタフェース（ １８）と、メモリ制御装置（４０）とを含み、メモリが、ユーザインタフェース と記憶装置の間で転送された全てのデータをバッファリングするために使用され るデータ記憶システムであって、メモリ制御装置（４０）が、記憶装置（１４） とメモリ（１２）の間で転送するためにデータを直接コピーし、メモリ（１２） とユーザインタフェース（１８）の間でデータが転送されたときにデータを再編 成するように構成されていることを特徴とするシステム。 ２．記憶装置が、単一動作で好都合にアクセスすることができる等しいサイズの 領域（１４ａ、１４ｂ）に分割され、バッファメモリ（１２）が記憶装置の領域 と等しい容量を有することを特徴とする請求の範囲第１項に記載のデータ記憶シ ステム。 ３．前記データ制御装置（４０）が、メモリの全容量の単位で記憶装置（１４） にデータを転送する、また記憶装置（１４）からデータを転送するように構成さ れていることを特徴とする請求の範囲第１項または第２項に記載のデータ記憶シ ステム。 ４．それぞれがメモリ（１２ａ、１２ｂ）へのデータ転送またはこれからのデー タ転送を実行するように構成された複数の記憶装置（１０）を含むことを特徴と する請求の範囲第１項、第２項または第３項に記載のデータ記憶システム。 ５．それぞれが前記一つまたは複数の記憶装置（１０）の別々の領域からデータ をロードされるように構成された複数のメモリを含むことを特徴とする請求の範 囲第１項から第４項のいずれか一項に記載のデータ記憶システム。 ６．記憶装置の領域が、その領域中に永久に常駐する所定数の論理的に連続的な データブロックと、前記領域の利用可能な物理記憶空間に好都合に収容すること ができるだけの非連続的なデータブロックとを含むことを特徴とする請求の範囲 第１項から第５項のいずれか一項に記載のデータ記憶システム。 ７．永久に第一領域に常駐する一つまたは複数の論理的に連続的なデータブロッ クのサイズか増加する場合に、非連続的なデータブロックを第一領域から第二領 域に再配置し、物理記憶空間を生み出すことを特徴とする請求の範囲第１項から 第６項のいずれか一項に記載のデータ記憶システム。 ８．非連続的なデータブロックを第一領域から第二領域に再配 置可能であり、それにより永久に第二領域に常駐する一つまたは複数の論理的に 連続的なデータブロックの物理的サイズの変化によって生じた物理記憶空間を満 たすことを特徴とする請求の範囲第７項に記載のデータ記憶システム。 ９．領域間での非連続的なデータブロックの再配置が、一つのメモリから別のメ モリへのブロックの転送によって実施されることを特徴とする請求の範囲第６項 から第８項のいずれか一項に記載のデータ記憶システム。 １０．メモリが、領域間で再配置される全てのデータブロックのソースまたは宛 先として指定されることを特徴とする請求の範囲第５項から第９項のいずれか一 項に記載のデータ記憶システム。 １１．ある領域に永久に常駐する所定数の論理的に連続的なデータブロックの論 理ページアドレスが、記憶装置内の領域の順次アドレスとの直接の対応を有する ことを特徴とする請求の範囲第６項から第１０項のいずれか一項に記載のデータ 記憶システム。 １２．ある領域に永久には常駐しないデータブロックの論理アドレスが、ルック アップテーブルによつて、ある領域内の論理 アドレスに変換されることを特徴とする請求の範囲第６項から第１１項のいずれ か一項に記載のデータ記憶システム。