JP2000507434A - GF(2▲上w+i▼)のシンボルの(w+i+1)ビット表現を用いる変形リードソロモンエラー訂正システム - Google Patents
GF(2▲上w+i▼)のシンボルの(w+i+1)ビット表現を用いる変形リードソロモンエラー訂正システムInfo
- Publication number
- JP2000507434A JP2000507434A JP10534748A JP53474898A JP2000507434A JP 2000507434 A JP2000507434 A JP 2000507434A JP 10534748 A JP10534748 A JP 10534748A JP 53474898 A JP53474898 A JP 53474898A JP 2000507434 A JP2000507434 A JP 2000507434A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- bit
- edc
- codeword
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
Abstract
Description
Claims (1)
- 【特許請求の範囲】 1.ガロア体(pw+i)に対する、距離dの変形されたリードソロモンエラー検 出符号(“EDC”)を用いて、データシンボルを符号語に符号化して、GF( pw)におけるEDC符号語を生成するための方法であって、前記方法は、 A.wビットシンボルにi+1個のビットを追加し、前記シンボルを符号化し て、d−1(w+i+1)ビットEDCシンボルを生成してEDC冗長シンボル を生成するステップと、 B.前記EDC冗長シンボルと予め定められた定数項とを含む予備EDC符号 語を生成するステップと、 C.可能性があれば、前記予備EDC符号語シンボルの各々にある選択された i個のビットのいずれが、対応するi+1番目のビットと同じ値に設定されてい ないかを確認し、前記予備EDC符号語と、前記シンボルの各々にあるi+1個 のビットのうちの選択されたビットが1に設定され、かつ前記シンボルの各々に あるi+1個のビットのうちの残りのビットが0に設定された、変形符号語とを 組合せることにより、変形EDC符号語を形成して、前記i個のビットが、対応 するi+1番目のビットと同じ値を有する符号語シンボルを生成するステップと 、 D.前記i+1個のビットがすべて1に設定されたシンボルの補数をとるステ ップと、 E.前記i+1個のビットを前記符号化シンボルから切り捨てて、wビットシ ンボルを有するEDC符号語を生成するステップとを含む、符号化方法。 2.前記変形ステップがさらに、 a.前記対応するi+1番目のビットに整合しないシンボルにある選択された i個のビットの各々の場所に応じて、各EDCシンボルに対して1つまたはそれ 以上の変形符号語を選択するステップと、 b.前記変形符号語を組合せて、ECC変更子符号語を生成するステップとを 含む、請求項1に記載の符号化方法。 3.前記変形ステップがさらに、 a.前記対応するi+1番目のビットに整合しない前記シンボルのうちの選択 されたi個のビットの各々の場所に応じて、各EDCシンボルに対して、1つま たはそれ以上の変形符号語に対応する情報シンボルを選択するステップと、 b.前記選択された情報シンボルを組合せるステップと、 c.前記組合せを符号化して、d−1EDCシンボル変更子とP擬似冗長シン ボル変更子とを含むEDC変更子符号語を生成するステップとを含む、請求項1 に記載の方法。 4.GF(pw-1)に対する、変形リードソロモン符号を用いて、データシンボ ルを符号化して、GF(pw)におけるシンボルを有する符号語を生成するため の方法であって、前記方法は、 A.w+i+1個の項を備えた既約多項式を有し、かつそこにおいてフィール ドシンボルが多項式h(x)モジュロp(x)によって決定する、ガロア体に対 する、距離d符号を選択するステップと、 B.GF(pw+i)の各シンボルを、重みの低い(w+i+1)ビットシンボ ルとして表現するステップと、 C.ジェネレータ多項式g(x)=(x+αL)*(x+αL+1)*...(x+αL+n-k-1)を用いて 、(w+i+1)ビットシンボルを符号化して、(w+i+1)ビットEDCシ ンボルを生成するステップと、 D.前記EDCシンボルを変形して、選択されたi個のビットがi+1番目の ビットと整合するシンボルを有する予備EDC符号語を生成するステップと、 E.前記選択されたi+1個のビットを切り捨てて、wビットシンボルを有す るEDC符号語を生成するステップとを含む、方法。 5.前記符号を選択するステップが、下記の既約多項式に関連したガロア体に対 する符号を選択するステップをさらに含む、請求項4に記載の方法。 p(x)=xw+1+xw+i-1+...+x1+x0 6.前記符号化するステップが、GF(2w+i)のシンボルの(w+i+1)ビ ット表現を用い、前記符号化が、重みの低い(w+i+1)ビット表現を用いる 、請求項4に記載の方法。 7.GF(2w+i)に対する距離d符号に従ってwビットシンボルを符号化して 、(w+i+1)ビット冗長シンボルを生成するための符号器であって、前記符 号器は、 A.前記GF(2w-i)シンボルの(w+i+1)ビット表現を乗算するd− 1個の乗算器と、 B.前記シンボルの(w+i+1)ビット表現を加えるd−2個の加算器とを 含む、符号器。 8.GF(2w+i)に対する、変形リードソロモン符号を用いて、wビットデー タシンボルを符号化することにより生成されたGF(pw)におけるシンボルを 有する符号語のエラーを検出するための方法であって、前記方法は、 A.p(x)=xw+i+xw+i-1...+x1+x0でありかつh(x)が原始元を表わす、多項 式h(x)モジュロp(x)によって決定された(w+i+1)ビットシンボル によって、wビット符号語シンボルを表現するステップと、 B.ジェネレータ多項式g(x)=(x+αL)*(x+αL-1)*...(x+αL+d-1)を用いて、 前記(w+i+1)ビット符号語シンボルを符号化して、シンドロームsL,sL +1 ,・・・,sL+d-1を生成するステップと、 D.前記シンドロームが0またはp(x)に等しいかどうかを判断し、そうで あれば、前記データシンボルにはエラーがないとするステップと、 E.前記シンドロームが0またはp(x)に等しくなければ、前記データには エラーがあるとするステップとを含む、方法。 9.前記GF(2w+1)のシンボルの前記(w+i+1)ビット表現が、重みの 低い前記(w+i+1)ビット表現である、請求項8に記載の方法。 10.F.前記データに関連したエラー場所およびエラー値を用いて、再構成さ れたシンドロームs’L,s’L+1,・・・,s’L+d-1を決定するステップと、 G.前記シンドロームと、前記再構成されたシンドロームとを組合せるステッ プと、 H.前記組合せが0またはp(x)に等しければ、前記データシンボルにはエ ラーがないとするステップとをさらに含む、請求項8に記載の方法。 11.前記再構成されたシンドロームを決定するステップがさらに、 a.前記i個のエラー場所および関連したエラー値の各々に対して、再構成さ れた予備シンドロームs' L,iを決定するステップと、 り、再構成された予備シンドロームs’L+1,i,・・・,s’L+d-1,iを決定するステ ップとをさらに含む、請求項10に記載の方法。 12.前記シンドロームを決定するステップがさらに、 c.2(w+i)/2要素ルックアップテーブルを用いて、upperiおよびlow eriがそれぞれelociの(w+i)/2最上位および最下位ビットである、 プとをさらに含む、請求項11に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/786,894 US5948117A (en) | 1997-01-23 | 1997-01-23 | Modified Reed-Solomon error correction system using (W+i+1)-bit representations of symbols of GF(2w+i) |
US08/786,894 | 1997-01-23 | ||
PCT/US1998/001356 WO1998035451A1 (en) | 1997-01-23 | 1998-01-23 | MODIFIED REED-SOLOMON ERROR CORRECTION SYSTEM USING (w+i+1)-BIT REPRESENTATIONS OF SYMBOLS OF GF(2w+i) |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000507434A true JP2000507434A (ja) | 2000-06-13 |
JP2000507434A5 JP2000507434A5 (ja) | 2005-07-14 |
JP3989558B2 JP3989558B2 (ja) | 2007-10-10 |
Family
ID=25139882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53474898A Expired - Fee Related JP3989558B2 (ja) | 1997-01-23 | 1998-01-23 | GF(2▲上w+i▼)のシンボルの(w+i+1)ビット表現を用いる変形リードソロモンエラー訂正システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US5948117A (ja) |
EP (1) | EP0906665A4 (ja) |
JP (1) | JP3989558B2 (ja) |
AU (1) | AU5929998A (ja) |
WO (1) | WO1998035451A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5889794A (en) * | 1997-09-30 | 1999-03-30 | Quantum Corporation | Two-level error correction encoder |
JP4088998B2 (ja) | 1998-02-16 | 2008-05-21 | ソニー株式会社 | 光ディスクの記録/再生方法、光ディスク及び光ディスク装置 |
US6148430A (en) * | 1998-05-15 | 2000-11-14 | Quantum Corporation | Encoding apparatus for RAID-6 system and tape drives |
JP3272317B2 (ja) * | 1999-01-21 | 2002-04-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 誤り検出装置およびその方法 |
US6360348B1 (en) * | 1999-08-27 | 2002-03-19 | Motorola, Inc. | Method and apparatus for coding and decoding data |
US6701336B1 (en) | 1999-11-12 | 2004-03-02 | Maxtor Corporation | Shared galois field multiplier |
US6779014B1 (en) * | 2001-02-15 | 2004-08-17 | Chung-Shan Institute Of Science & Technology | Cyclic step by step decoding method used in discrete fourier transform cyclic code of a communication system |
CN100399463C (zh) * | 2002-09-24 | 2008-07-02 | 联发科技股份有限公司 | 数字激光视盘机的检错码检查装置与检查方法 |
US7162679B2 (en) * | 2003-12-12 | 2007-01-09 | Analog Devices, Inc. | Methods and apparatus for coding and decoding data using Reed-Solomon codes |
US7426676B2 (en) * | 2004-01-14 | 2008-09-16 | Broadcom Corporation | Data retrieval from a storage device using a combined error correction and detection approach |
US7228490B2 (en) * | 2004-02-19 | 2007-06-05 | Quantum Corporation | Error correction decoder using cells with partial syndrome generation |
TWI292866B (en) * | 2005-09-09 | 2008-01-21 | Via Tech Inc | Method for calculatng an error detection code |
US8286059B1 (en) * | 2007-01-08 | 2012-10-09 | Marvell International Ltd. | Word-serial cyclic code encoder |
KR101437396B1 (ko) * | 2008-02-27 | 2014-09-05 | 삼성전자주식회사 | 레이턴시를 줄일 수 있는 에러 정정 블록을 포함하는메모리 시스템 및 그것의 에러 정정 방법 |
US8365053B2 (en) * | 2009-05-27 | 2013-01-29 | International Business Machines Corporation | Encoding and decoding data using store and exclusive or operations |
US8607129B2 (en) * | 2011-07-01 | 2013-12-10 | Intel Corporation | Efficient and scalable cyclic redundancy check circuit using Galois-field arithmetic |
US8839083B2 (en) * | 2011-10-25 | 2014-09-16 | Taejin Info Tech Co., Ltd. | Secure error detection and synchronous data tagging for high-speed data transfer |
TWI742371B (zh) * | 2019-05-13 | 2021-10-11 | 義守大學 | 應用單項跡之錯誤更正方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4413339A (en) * | 1981-06-24 | 1983-11-01 | Digital Equipment Corporation | Multiple error detecting and correcting system employing Reed-Solomon codes |
US4856003A (en) * | 1987-05-07 | 1989-08-08 | Digital Equipment Corporation | Error correction code encoder |
-
1997
- 1997-01-23 US US08/786,894 patent/US5948117A/en not_active Expired - Lifetime
-
1998
- 1998-01-23 WO PCT/US1998/001356 patent/WO1998035451A1/en not_active Application Discontinuation
- 1998-01-23 EP EP98902705A patent/EP0906665A4/en not_active Withdrawn
- 1998-01-23 JP JP53474898A patent/JP3989558B2/ja not_active Expired - Fee Related
- 1998-01-23 AU AU59299/98A patent/AU5929998A/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US5948117A (en) | 1999-09-07 |
JP3989558B2 (ja) | 2007-10-10 |
WO1998035451A1 (en) | 1998-08-13 |
EP0906665A4 (en) | 2000-11-15 |
AU5929998A (en) | 1998-08-26 |
EP0906665A1 (en) | 1999-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930008683B1 (ko) | 리드-솔로몬 에러 보정 코드 엔코더 | |
JP3989558B2 (ja) | GF(2▲上w+i▼)のシンボルの(w+i+1)ビット表現を用いる変形リードソロモンエラー訂正システム | |
US6615387B1 (en) | Method and apparatus for error detection | |
US6148430A (en) | Encoding apparatus for RAID-6 system and tape drives | |
US5999959A (en) | Galois field multiplier | |
EP0316063B1 (en) | Error correction using look-up tables | |
US6574774B1 (en) | Physical block address recovery apparatus system and method for cyclic error correction codes | |
US6279023B1 (en) | System for computing the multiplicative inverse of an element of a Galois field without using tables | |
US5901158A (en) | Error correction encoder/decoder | |
US5905740A (en) | Apparatus and method for error correction | |
KR20020047134A (ko) | 데이터를 코딩 및 디코딩하는 방법 및 장치 | |
US6199088B1 (en) | Circuit for determining multiplicative inverses in certain galois fields | |
JPH11507754A (ja) | 10ビットリード−ソロモン誤り訂正モジュール用専用aluアーキテクチャ | |
KR19980702551A (ko) | 개량된 3, 4개 에러 보정 시스템 | |
JP3188707B2 (ja) | リード・ソロモンエンコーダ/デコーダの単一スタックの実現 | |
US5822336A (en) | Modified reed solomon code selection and encoding system | |
US5107506A (en) | Error trapping decoding method and apparatus | |
US5889794A (en) | Two-level error correction encoder | |
US5978956A (en) | Five-error correction system | |
JP2000501272A (ja) | 向上した複数バースト訂正システム | |
US6651214B1 (en) | Bi-directional decodable Reed-Solomon codes | |
US6343367B1 (en) | Error correction system for five or more errors | |
JP2002230918A (ja) | 誤り訂正符号エンティティのための消失訂正のコンピュータ実現化方法 | |
JPH0220124A (ja) | インタリーブ式エンコーディング方法及び装置 | |
JP2553571B2 (ja) | ガロア体演算装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041102 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070116 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |