JP2000505223A - Fail-over switching system - Google Patents
Fail-over switching systemInfo
- Publication number
- JP2000505223A JP2000505223A JP10522567A JP52256798A JP2000505223A JP 2000505223 A JP2000505223 A JP 2000505223A JP 10522567 A JP10522567 A JP 10522567A JP 52256798 A JP52256798 A JP 52256798A JP 2000505223 A JP2000505223 A JP 2000505223A
- Authority
- JP
- Japan
- Prior art keywords
- data
- terminal
- communication
- switch
- data storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 claims abstract description 234
- 238000013500 data storage Methods 0.000 claims abstract description 171
- 238000003860 storage Methods 0.000 claims abstract description 46
- 230000007257 malfunction Effects 0.000 claims abstract description 5
- 230000004044 response Effects 0.000 claims description 79
- 230000005540 biological transmission Effects 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 14
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000000835 fiber Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003542 behavioural effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2094—Redundant storage or storage space
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
- G06F11/201—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media between storage system components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2089—Redundant storage control functionality
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】 データ記憶装置において、複数のデータ記憶装置(112)を2系統の通信路(126,128)の各々に接続する際に用いるためのフェイル・オーバ・スイッチ(100,102)。スイッチ(100,102)は、2系統の通信路(126,128)のいずれにも要求を送出することができる。切り替えは、2つのスイッチ(100,102)によって行うことができる。これらのスイッチは、互いに接続されていると共に、各々が2系統の通信路(126,128)の一方に関連付けられている。第1の通信路(126)を通じて一方のデータ記憶コントローラ(90)がデータ記憶装置(112)と通信状態にあり、第2の通信路(128)を通じて第2のデータ記憶コントローラ(92)がデータ記憶装置(112)と通信状態にある場合、一方の通信路における誤動作検出時にフェイル・オーバ・スイッチ(100,102)を用いてコントローラを切り替え、残りの動作可能な通信路に接続することにより、この通信路を他方のコントローラと共有することができる。 (57) [Summary] In a data storage device, a failover switch (100, 102) for use when connecting a plurality of data storage devices (112) to each of two communication paths (126, 128). . The switch (100, 102) can send a request to any of the two communication paths (126, 128). Switching can be performed by two switches (100, 102). These switches are connected to each other and each is associated with one of two communication paths (126, 128). One data storage controller (90) is in communication with the data storage device (112) through the first communication path (126), and the second data storage controller (92) is in communication with the data storage device (112) through the second communication path (128). When in communication with the storage device (112), when a malfunction is detected in one of the communication paths, the controller is switched using the failover switch (100, 102) and connected to the remaining operable communication paths. This communication path can be shared with the other controller.
Description
【発明の詳細な説明】 フェイル・オーバ・スイッチング・システム 技術分野 本発明は、データ記憶システムにおいて、一方の通信経路が使用不能となった 場合に、代替経路を通じて通信を送出(route)可能とする、冗長通信経路ループ を有することに関する。特に、本発明は、冗長ループを通じて別個に通信を行う 多数の記憶装置コントローラを有するシステムにおいて、1つのループが使用不 能となった場合に、代替ループを共有することにより、影響を受けたデータ記憶 装置コントローラがその通信を再送出可能とする、フェイル・オーバ・スイッチ (fail-over switch)を含む。 発明の背景 本発明は、複数のデータ記憶装置に接続された冗長経路に対するアクセスに関 する。従来技術には、かかる冗長アクセスを行うための方法として、公知のもの が多数ある。例えば、複数のデータ記憶装置に接続された2つの通信ループ上で 使用するために、ファイバ・チャネル調停ループ(fibre channel artibrated lo op)が設計されている。各ループは典型的に独立して制御されている。可用性の 高い記憶装置を提供するシステムでは、システムは、障害を発生した構成部品を 補償することができる。従来技術にはかかる高い可用性を可能にする多くの異な る解決策があるが、これらの解決策は冗長ディスクを有することを基本とし、デ ィスクが障害を発生した場合に、動作状態のままそれを交換(hot-swapped)し、 同様に冗長なコントローラ・カード、プロセッサ、電源、ファン等を有し、古い ユニットが故障した場合に、動作状態のまま新しいユニットにそれを交換するこ とを可能にしたものである。これらの解決策は、制御用ハードウエアは正常であ るものの通信路に障害を発生したという問題には対処しない。このような問題は 、二重ループ・ファイバ・チャネル・システムにおいて、物理的なケーブル接続 が引っ張られて緩くなり、ファイバ・ループの一方が切断された場合に発生し得 る。 従来の解決策の1つでは、二次データ記憶コントローラが、冗長路を通じてデー タ要求の入出力処理を扱い、もはや消滅した通信路に取り付けられている主コン トローラを置換する必要がある。 ファイバ・チャネル・アーキテクチャに関する情報は、ファイバ・チャネルに 関するアメリカ規格協会(ANSI)委員会X3T9.3によって公布された、 ANSI規格X3.232−1994に見ることができる。この参考文献は、こ の言及により本願にも含まれるものとする。 発明の概要 本発明は、データ記憶装置に高い可用性を与えるために用いることができる。 本発明の好適な実施形態は、1対のデータ記憶コントローラの相互接続を可能に することを目的とする。各コントローラは別個の通信路に接続され、各通信路は データ記憶装置のアレイと通信状態にある。データ記憶装置は各々、本発明によ って利用される各通信路を受ける通信ポートを有する。この実施形態では、第1 のフェイル・オーバ・スイッチが第1の通信路を通じてデータ要求を記憶装置に 伝達できない場合、第1のフェイル・オーバ・スイッチは第2の通信路を通じて データ要求を送出することができる。 好適な実施形態では、フェール・オーバ・スイッチは数個の構成部品を有する 。複数の記憶装置に送信するためのデータ要求を受信する着信データ端子、デー タ要求に対する応答を受信する出立データ端子、第1の通信路を通じてデータ要 求を複数の記憶装置に伝達する送信端子、第1の通信路を通じて複数の記憶装置 からデータを受信する応答端子、第2の通信路を通じてデータ要求を複数のデー タ装置に伝達するバイパス送信端子、第2の通信経路を通じて複数の記憶装置か らデータを受信するバイパス応答端子、ならびに第1および第2の通信経路を他 の端子に個別的かつ選択的に接続するスイッチがある。好適な実施形態では、ス イッチは、着信データ端子を送信端子または中間ノードに選択的に接続する第1 のバイパス・スイッチと、中間ノードをバイパス送信端子または出立データ端子 に選択的に接続する第2のバイパス・スイッチとを有する。 ある特定実施形態では、第1および第2の通信路をループとして構成し、ルー プ上を伝わるデータは一方向にこのループを周回する。この実施形態では、第1 のフェイル・オーバ・スイッチは、送信端子および応答端子、ならびにバイパス 送信端子およびバイパス応答端子を有し、第1の通信路ループが送信端子および 応答端子で開始および終止し、第2の通信路ループがバイパス送信端子およびバ イパス応答端子で開始および終止する。 更に別の実施形態では、2つのフェイル・オーバ・スイッチがあり、各々、通 信路の一方と通信状態にあると共に、互いとも通信状態にある。好ましくは、各 スイッチは、着信ポートおよび出立ポートを有し、第1および第2の通信路はル ープとして構成され、これら第1および第2のフェイル・オーバ・スイッチのポ ートで開始および終止する。また、2つのデータ記憶コントローラがあり、各フ ェイル・オーバ・スイッチに1つずつ接続されており、特定の通信路に対するデ ータ要求は全て、当該通信路に取り付けられているデータ記憶コントローラを通 じて行われる。好ましくは、コントローラとスイッチとの間の通信は、2系統の シリアル経路を通じて行い、第1のシリアル経路を着信端子に接続し、第2のシ リアル経路を出立端子に接続する。この好適な実施形態では、第1および第2の フェイル・オーバ・スイッチの接続により、第1のフェイル・オーバ・スイッチ を介して第1の通信路を通じて、または第1および第2のフェイル・オーバ・ス イッチを介して第2の通信路に、データ要求を選択的に送出可能とする。この実 施形態では、データ記憶コントローラは、ルータとしても機能し、第2のスイッ チの出立端子を第2のスイッチの着信端子に接続し、第1のスイッチから受信し たデータを、第2のスイッチの送信端子に逆送(loop back)する。同様に、送ら れた要求に対する応答も、第2の通信路から受信された場合、第1のスイッチの 出立端子に返送(route back)することができる。 本システムの2つのデータ記憶コントローラは、それらの間に直接通信接続を 有する。通信路の一方に沿った記憶装置への通信が中断された場合、データ記憶 装置コントローラは、直接通信して、残りのアクティブな通信路を共有する許可 を要求する。一旦認められたなら、アクティブな通信路を通じて記憶コントロー ラの各々からの通信を送出するように、フェイル・オーバ・スイッチを構成する 。本発明は、双方の記憶コントローラが、通信路の一方の損失にも係らず、動作 し 続けることを可能とし、複雑で高価なファイバ・チャネル・コンセントレータ/ ハブを利用する必要なく、データ記憶装置に対する高い可用性をもたらすという 利点がある。 本発明のその他の目的および利点は、図面と関連付けてここに記載する本発明 の好適な実施形態の説明を以下で行う間に明らかとなろう。 図面の簡単な説明 図1は、本発明のフェイル・オーバ・スイッチング・システムの概略ブロック 図である。 図2は、単一のデータ記憶コントローラと共に用いるための、本発明のフェイ ル・オーバ・スイッチング・システムの概略ブロック図である。 図3aおよび図3bは、従来技術のポート・バイパス回路の内部回路および動 作をそれぞれ示す概略図である。 好適な実施形態の詳細な説明 複数の記憶装置によってデータ記憶システムを構成し、各記憶装置を多数の異 なる通信経路に接続するという状態を想定する。複数のデータ・コントローラが 、指定されたデータ記憶装置および経路の1つに割り当てられる。データ・コン トローラは、当該経路を通じて指定された記憶装置との間を行き来するデータ要 求および応答をそれぞれ扱う。本発明は、通信経路間のブリッジとして機能し、 一方の経路に障害が発生した場合に、影響を受けたデータ・コントローラがその データ要求を別の使用可能な経路を通じて送出可能としようとするものである。 このように、本発明は、複数のデータ記憶装置の高い可用性を与えるために用い ることができる。好適な実施形態では、記憶装置は、2系統の経路に接続するた めに2つの通信ポートを有する。別の実施例では、多重化プロトコルを用いて、 多数の通信路を1つの接続ポートに接続させることも可能である。 図1は、本発明の好適な実施形態を示し、2つのフェイル・オーバー・スイッ チ100,102の相互接続で構成されている。好適な実施形態では、各フェイ ル・オーバー・スイッチ毎に専用のデータ記憶コントローラ90,92があり、 専用コントローラは、フェイル・オーバー・スイッチが取り付けられている通信 路を対象とする全てのデータ要求を処理する。また、コントローラは、フェイル ・オーバ・スイッチを設定して、そのバイパス端子を利用することも可能である 。データ記憶装置112に対するデータ要求は、第1のデータ記憶コントローラ 90によって、第1のフェイル・オーバー・スイッチ100上の第1の着信端末 104に送られ、第1の通信路126を通じて送信することができる。好適な実 施形態では、第1の通信路はループとし、データはループに沿って単一方向に二 地点間で直列に伝達する。異なるデータ記憶装置112に対するデータ要求は、 第2データ記憶コントローラ92によって第2の着信端子108上に送り、第2 の通信路128を通じて送信することが可能である。好適な実施形態では、第2 の通信路もループとする。第1および第2の通信路は、通信路の速度および所望 のシステム速度によって限定される、多数のデータ記憶装置に接続することがで きる。現行のファイバ・チャネル・ループでは、100台以上のデータ記憶装置 を接続することも可能である。典型的に、第1のデータ記憶コントローラおよび 第2のデータ記憶コントローラは、異なる記憶装置に割り当てられ、調停および 競合の問題を回避している。 データ記憶コントローラ90,92は、それぞれ、スイッチの出立端子106 ,110から、それらの要求に対する応答を受信する。各フェイル・オーバー・ スイッチは、送信端子200と、通信路ループの反対側の端部に接続するための 応答端子202とを有する。フェイル・オーバー・スイッチは、交互のループに 交互に接続するように切り替えることができる利点がある。フェイル・オーバー ・スイッチの各々は、交互の接続を完成するためのバイパス送信端子114およ びバイパス応答端子116を含む。2つのスイッチのバイパス端子は互いに交差 配線されており、一方のスイッチのバイパス送信端子が他方のバイパス応答端子 に接続されている。第1の通信路126を通じた第1データ記憶コントローラ9 0の通信が中断された場合、データ記憶コントローラは、直接ピアツーピア通信 リンク150を通じて互いに通信することができる。アクティブな通信路に接続 されている第2のデータ記憶コントローラは、診断のために、第1のデータ記憶 コントローラをチェックし、発生中の問題は、実際にはその通信路の誤動作では な く、データ記憶コントローラの誤動作であるか否かについて確認する。データ記 憶コントローラのチェック結果が満足できる場合にのみ、第1のスイッチ100 は、それが元来割り当てられた通信路を迂回し、第2のスイッチ102を介して データ要求を送出するように指令される。一旦通信経路が決定し直されたなら、 双方のデータ記憶コントローラは、第2の通信路128上で動作する。スイッチ は、いずれの通信路の障害も扱うことができ、双方のデータ記憶コントローラを 残りのアクティブな通信路と接続するように切り替える。 この好適な実施形態によれば、各フェイル・オーバ・スイッチは2つのポート ・バイパス回路を含む。通常の状況下では、第1のバイパス回路130は第1の 着信端子104を送信端子200に接続する。応答端子202は中間ノード13 2に接続されている。第2のバイパス回路228は、中間ノード132を出立端 子106に接続する。したがって、データ記憶コントローラ90の通信は、第1 の通信路126を通じて行われる。 第1の通信路126を迂回している間、第1のポート・バイパス回路130は 、第1の着信端子104と送信端子200との間の通信リンクを切断する。第1 の着信端子104は、中間ノード132に接続される。着信端子104上で受信 されたデータ要求は、スイッチの中間ノード132を介して、バイパス送信端子 114に送出される。バイパス端子114は、第2のスイッチ102の着信バイ パス応答端子116に接続される。バイパス応答端子116上で受信されたデー タは、第2のデータ記憶コントローラの出立端子110に送信され、このデータ は自動的に第2のコントローラの着信端子108に逆送(route back)される。自 動ルーティングは、この好適な実施形態では、ファイバ・チャネル調停ループの プロトコルにしたがって実施される。ファイバ・チャネル・プロトコルに基づい て、通信経路に接続されているデバイスは、当該経路を通じて送信する権利の調 停を行う。こうして、調停の勝者は、経路に接続されている他のデバイスと通信 する要求を送出することができる。要求されたデバイスは承認を送り、次いで2 つのデバイス間に二点間データ路が形成される。ファイバ・チャネル仕様によっ て、経路上の他の全デバイスは、これらを対象としたのではないあらゆるデータ 通信を受動的に(passively)送出するように要求され、実際には、経路リピータ へのコ ネクタ全てを、経路上の他の全ての接続用にする。このように、第1のデータ記 憶コントローラを第2の通信経路128に追加し、更に第1のデータ記憶コント ローラが調停要求を勝ち得てデータ記憶装置と通信する場合、第2のデータ記憶 コントローラは、それを対象としたのではない第2のスイッチ102の出立端子 110上で受信したデータを、受動的に着信端子108に逆送する。送り出され たデータは、次に、第2の通信路128上で処理することができる。同様に、第 2の通信経路128からの返送データは、第2のフェイル・オーバ・スイッチ1 02によって、応答端子202から中間ノード132を介してスイッチのバイパ ス送信端子114に向けて送られる。バイパス送信端子114は、第1のスイッ チのバイパス応答端子116に接続されており、データは、第1のデータ記憶コ ントローラの出立端子106において得ることができる。 図2は、1つのデータ記憶コントローラ90のみを有する、第1のフェイル・ オーバ・スイッチング・システムを示す。フェイル・オーバ・スイッチ100は 、データ記憶コントローラ90を第1の通信路126または第2の通信路128 との通信状態に置く。第2の通信路128は、第2のフェイル・オーバ・スイッ チ102を介して、または直接、第2の通信路128に接続されなければならな い。 データは、第1のフェイル・オーバ・スイッチ100によって、送信端子20 0から第1の通信路に送信される。データは、ループ・オーバ応答端子202か ら受信される。フェイル・オーバ・スイッチがその正常状態にある場合、受信デ ータは、中間ノード132を通り、第2のポート・バイパス回路228を介して 出立端子106に向けて送られる。フェイル・オーバ・スイッチを切り替えると 、第1のポート・バイパス回路130は、着信端子104を中間ノード132に 接続する。データは、バイパス送信端子114から第2の通信路128に送信さ れる。データは、バイパス応答端子116を介して受信される。このように、フ ェイル・オーバー・スイッチは、データ記憶コントローラによる通信が、第1の 通信ループ126または第2の通信ループ128のいずれかを通じて進められる ようにする。こうして、いずれのループ上に問題があっても、他のループに切り 替えることによって対処することが可能となる。 図2を更に詳細に参照すると、着信端子104は、第1のポート・バイパス回 路130のデータ入力ポート210に接続されている。第1のポート・バイパス 回路130のデータ出力ポート216は、送信端子200に接続されている。応 答端子202は、第1のポート・バイパス回路の応答入力ポート220に接続さ れている。第1のポート・バイパス回路の応答出力ポート224が、第2のポー ト・バイパス回路228のデータ入力ポート226に接続されている。ここで用 いる中間ノード132という用語は、2つのポート・バイパス回路130,22 8間の接続を意味する。バイパス送信端子114は、データ出力ポート232に 接続されている。バイパス応答端子116は、応答入力ポート236に接続され ている。応答出力ポート240が、第1のフェイル・オーバ・スイッチ100の 出立端子106に接続されている。ポート・バイパス回路の状態は、データ記憶 コントローラ90によって制御される。制御を行うために直接接続は必要ないが 、フェイル・オーバ・スイッチを通じてデータ記憶コントローラ90による制御 を表すために、ライン242および244が示されている。別の実施形態では、 データ記憶コントローラからの命令を実行するために、種々の中間コントローラ を使用することも可能である。 フェイル・オーバ・スイッチが切り替えバイパス・モード(switched bypass m ode)にある場合、着信端子104および出立端子106を通じた通信は、送信端 子200および応答端子202を通る代わりに、バイパス送信端子114および バイパス応答端子116を通って送出される。先に示したように、バイパス送信 端子114およびバイパス応答端子116が、他のハードウエア(例えば、図1 の第2のフェイル・オーバー・スイッチ102)を介して通信を送出し、第2の 通信経路128に到達することを要求し得る間、好適な実施形態では、送信端子 200および応答端子202は、第1の通信路126と直接通信状態となる。 図3aは、従来技術のポート・バイパス回路300の論理回路図を示す。図3 bは、かかるポート・バイパス回路の動作図(behavioral diagram)を示す。これ らのポート・バイパス回路は、本発明に用いるフェイル・オーバ・スイッチを作 成するために使用することができる。ポート・バイパス回路は2つの動作モード を有する。第1のモードは通過モードであり、第2のモードはバイパス・モード である。モードは、図3aに示す制御ライン302のステータスによって制御す る。制御ラインが通過モードを示す場合、スイッチのデータ入力ポート304に 接続されているデータ送信ライン312上のデータは、スイッチを通過し、スイ ッチのデータ出力ポート310上に出て来る。通過モードでは、応答データはス イッチの応答入力ポート306上で受信され、このデータはスイッチを通ってス イッチの応答出力ポート308に接続されているデータ応答ライン314に達す る。制御302がバイパス・モードを示す場合、スイッチのデータ入力ポート3 04に入ったデータは、直接スイッチの応答出力ポート308に送出され、こう してデータ出力310ポートを迂回する。 以上に記載した実施形態は好適であるが、本発明の真の精神および範囲から逸 脱しない多くの変更や改良も、当業者によって想起されよう。このような変更は 前述のものを含むがそれに限定される訳ではなく、その全ては以下の請求の範囲 に該当することを意図するものである。DETAILED DESCRIPTION OF THE INVENTION fail-over switching system Technical Field The present invention provides a data storage system, one communication path when it becomes unusable, to enable sending communications over the alternate path (route) , Having redundant communication path loops. In particular, the present invention is directed to a system having multiple storage controllers that communicate separately through redundant loops, wherein the affected data storage is achieved by sharing an alternate loop if one loop becomes unavailable. Includes a fail-over switch that allows the device controller to retransmit the communication. BACKGROUND OF THE INVENTION The present invention relates to access to redundant paths connected to a plurality of data storage devices. In the prior art, there are many known methods for performing such redundant access. For example, a fiber channel artibrated loop has been designed for use on two communication loops connected to multiple data storage devices. Each loop is typically controlled independently. In systems that provide highly available storage, the system can compensate for failed components. While there are many different solutions in the prior art that allow such high availability, these solutions are based on having redundant disks, and if a disk fails, replace it in the working state (hot-swapped), also having redundant controller cards, processors, power supplies, fans, etc., that allows the old unit to be replaced with a new one while still operating if the old unit fails It is. These solutions do not address the problem that the control hardware is normal but the communication path has failed. Such problems can occur in a dual-loop Fiber Channel system if the physical cable connection is pulled loose and one of the fiber loops is severed. In one conventional solution, a secondary data storage controller handles the I / O of data requests over a redundant path and needs to replace a main controller that is no longer attached to a lost communication path. Information about Fiber Channel architecture can be found in the ANSI standard X3.232-1994, promulgated by the American National Standards Institute (ANSI) Committee on Fiber Channel X3T9.3. This reference is hereby incorporated by reference. SUMMARY OF THE INVENTION The present invention can be used to provide high availability to a data storage device. A preferred embodiment of the present invention aims to enable the interconnection of a pair of data storage controllers. Each controller is connected to a separate communication path, and each communication path is in communication with an array of data storage devices. Each data storage device has a communication port for receiving each communication path utilized by the present invention. In this embodiment, if the first failover switch cannot communicate the data request to the storage device through the first communication path, the first failover switch sends the data request through the second communication path. be able to. In a preferred embodiment, the fail-over switch has several components. An incoming data terminal for receiving a data request for transmission to a plurality of storage devices, an outgoing data terminal for receiving a response to the data request, a transmission terminal for transmitting the data request to the plurality of storage devices via a first communication path, A response terminal for receiving data from a plurality of storage devices via one communication channel, a bypass transmission terminal for transmitting a data request to a plurality of data devices via a second communication channel, and a data transmission from a plurality of storage devices via a second communication channel. There is a bypass response terminal for receiving, and a switch for individually and selectively connecting the first and second communication paths to other terminals. In a preferred embodiment, the switch comprises a first bypass switch for selectively connecting an incoming data terminal to a transmission terminal or an intermediate node, and a second bypass switch for selectively connecting an intermediate node to a bypass transmission terminal or an outgoing data terminal. And two bypass switches. In one particular embodiment, the first and second communication paths are configured as a loop, and data traveling on the loop goes around the loop in one direction. In this embodiment, the first failover switch has a transmission terminal and a response terminal, and a bypass transmission terminal and a bypass response terminal, wherein the first channel loop starts and ends at the transmission terminal and the response terminal. , A second channel loop starts and ends at the bypass transmission terminal and the bypass response terminal. In yet another embodiment, there are two failover switches, each in communication with one of the communication paths and with each other. Preferably, each switch has an incoming port and an outgoing port, and the first and second communication paths are configured as loops, starting and ending at the ports of the first and second failover switches. . There are also two data storage controllers, one connected to each failover switch, and all data requests for a particular communication path are made through the data storage controller attached to that communication path. Preferably, the communication between the controller and the switch is performed through two serial paths, the first serial path being connected to the incoming terminal, and the second serial path being connected to the outgoing terminal. In the preferred embodiment, the connection of the first and second failover switches, through the first communication path via the first failover switch, or the first and second failover switches -Data requests can be selectively transmitted to the second communication path via the switch. In this embodiment, the data storage controller also functions as a router, connects the outgoing terminal of the second switch to the incoming terminal of the second switch, and transfers data received from the first switch to the second switch. (Loop back) to the transmission terminal of Similarly, a response to the sent request may be routed back to the outgoing terminal of the first switch if received from the second channel. The two data storage controllers of the system have a direct communication connection between them. If communication to the storage device along one of the communication paths is interrupted, the data storage device controller communicates directly and requests permission to share the remaining active communication paths. Once acknowledged, configure the failover switch to send communications from each of the storage controllers over the active channel. The present invention allows both storage controllers to continue to operate despite the loss of one of the communication paths, and to the data storage device without the need to utilize complex and expensive Fiber Channel concentrators / hubs. It has the advantage of providing high availability. Other objects and advantages of the present invention will become apparent during the following description of preferred embodiments of the invention, as described herein in connection with the drawings. BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic block diagram of a fail over switching system of the present invention. FIG. 2 is a schematic block diagram of the fail over switching system of the present invention for use with a single data storage controller. 3a and 3b are schematic diagrams respectively showing the internal circuit and operation of the prior art port bypass circuit. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Assume that a data storage system is configured by a plurality of storage devices and each storage device is connected to a number of different communication paths. A plurality of data controllers are assigned to one of the designated data storage devices and paths. The data controller handles data requests and replies to and from the designated storage device through the path. The present invention functions as a bridge between communication paths, and seeks to allow an affected data controller to send its data request over another available path if one path fails. It is. Thus, the present invention can be used to provide high availability of multiple data storage devices. In a preferred embodiment, the storage device has two communication ports for connecting to two paths. In another embodiment, multiple communication paths can be connected to one connection port using a multiplexing protocol. FIG. 1 illustrates a preferred embodiment of the present invention, which comprises an interconnection of two failover switches 100,102. In the preferred embodiment, there is a dedicated data storage controller 90, 92 for each failover switch, and the dedicated controller handles all data requests intended for the communication path to which the failover switch is attached. To process. The controller can also set a fail-over switch and use its bypass terminal. The data request for the data storage device 112 may be sent by the first data storage controller 90 to the first terminating terminal 104 on the first failover switch 100 and transmitted over the first communication path 126. it can. In a preferred embodiment, the first channel is a loop and data is transmitted serially between the two points in a single direction along the loop. Data requests for different data storage devices 112 can be sent by the second data storage controller 92 on the second terminating terminal 108 and transmitted over the second communication path 128. In a preferred embodiment, the second communication path is also a loop. The first and second channels can connect to a number of data storage devices, limited by the speed of the channel and the desired system speed. With current Fiber Channel loops, it is possible to connect more than 100 data storage devices. Typically, the first data storage controller and the second data storage controller are assigned to different storage devices, avoiding arbitration and contention problems. Data storage controllers 90, 92 receive responses to their requests from the outgoing terminals 106, 110 of the switch, respectively. Each failover switch has a transmission terminal 200 and a response terminal 202 for connection to the opposite end of the channel loop. Failover switches have the advantage that they can be switched to alternately connect to alternating loops. Each of the fail-over switches includes a bypass transmission terminal 114 and a bypass response terminal 116 for completing the alternate connection. The bypass terminals of the two switches are cross-wired with each other, and the bypass transmission terminal of one switch is connected to the other bypass response terminal. If the communication of the first data storage controller 90 via the first communication path 126 is interrupted, the data storage controllers can communicate with each other via the direct peer-to-peer communication link 150. The second data storage controller connected to the active channel checks the first data storage controller for diagnostics, and the problem that is occurring is not actually a malfunction of that channel, Check whether the storage controller is malfunctioning. Only if the data storage controller checks are satisfactory, the first switch 100 is instructed to bypass its originally assigned communication path and send a data request via the second switch 102. You. Once the communication path has been re-determined, both data storage controllers operate on the second communication path 128. The switch can handle the failure of either channel and switches both data storage controllers to connect with the remaining active channels. According to the preferred embodiment, each failover switch includes two port bypass circuits. Under normal circumstances, the first bypass circuit 130 connects the first incoming terminal 104 to the transmitting terminal 200. The response terminal 202 is connected to the intermediate node 132. The second bypass circuit 228 connects the intermediate node 132 to the output terminal 106. Therefore, the communication of the data storage controller 90 is performed through the first communication path 126. While bypassing the first communication path 126, the first port bypass circuit 130 disconnects the communication link between the first incoming terminal 104 and the transmitting terminal 200. The first incoming terminal 104 is connected to the intermediate node 132. The data request received on the terminating terminal 104 is sent out to the bypass transmitting terminal 114 via the intermediate node 132 of the switch. The bypass terminal 114 is connected to the incoming call bypass response terminal 116 of the second switch 102. The data received on the bypass response terminal 116 is transmitted to the outgoing terminal 110 of the second data storage controller, and this data is automatically routed back to the incoming terminal 108 of the second controller. . Automatic routing is implemented in the preferred embodiment according to the Fiber Channel Arbitrated Loop protocol. Based on the Fiber Channel protocol, devices connected to a communication path arbitrate for the right to transmit over that path. Thus, the arbitration winner can send out a request to communicate with other devices connected to the path. The requested device sends an acknowledgment, then a point-to-point data path is established between the two devices. The Fiber Channel specification requires that all other devices on the path passively send out any data communication that is not intended for them, and in fact all the connectors to the path repeater For all other connections on the path. Thus, if the first data storage controller is added to the second communication path 128 and the first data storage controller wins the arbitration request and communicates with the data storage device, the second data storage controller The data received on the outgoing terminal 110 of the second switch 102, which is not intended for it, is passively sent back to the incoming terminal 108. The sent data can then be processed on the second communication path 128. Similarly, the return data from the second communication path 128 is sent from the response terminal 202 to the switch bypass transmission terminal 114 via the intermediate node 132 by the second failover switch 102. The bypass transmission terminal 114 is connected to the bypass response terminal 116 of the first switch, and data can be obtained at the output terminal 106 of the first data storage controller. FIG. 2 illustrates a first fail over switching system having only one data storage controller 90. Failover switch 100 places data storage controller 90 in communication with first communication path 126 or second communication path 128. The second communication path 128 must be connected to the second communication path 128 via the second failover switch 102 or directly. Data is transmitted from the transmission terminal 200 to the first communication path by the first failover switch 100. Data is received from loop over response terminal 202. When the failover switch is in its normal state, the received data is sent through intermediate node 132 to outgoing terminal 106 via second port bypass circuit 228. When the failover switch is switched, the first port bypass circuit 130 connects the incoming terminal 104 to the intermediate node 132. The data is transmitted from the bypass transmission terminal 114 to the second communication path 128. The data is received via the bypass response terminal 116. Thus, the failover switch allows communication by the data storage controller to proceed through either the first communication loop 126 or the second communication loop 128. In this way, it is possible to deal with any problem on any loop by switching to another loop. Referring to FIG. 2 in more detail, the incoming terminal 104 is connected to the data input port 210 of the first port bypass circuit 130. The data output port 216 of the first port bypass circuit 130 is connected to the transmission terminal 200. The response terminal 202 is connected to a response input port 220 of the first port bypass circuit. The response output port 224 of the first port bypass circuit is connected to the data input port 226 of the second port bypass circuit 228. The term intermediate node 132 as used herein refers to the connection between the two port bypass circuits 130, 288. The bypass transmission terminal 114 is connected to the data output port 232. The bypass response terminal 116 is connected to the response input port 236. The response output port 240 is connected to the output terminal 106 of the first failover switch 100. The state of the port bypass circuit is controlled by the data storage controller 90. Although no direct connection is required to provide control, lines 242 and 244 are shown to represent control by data storage controller 90 through a failover switch. In another embodiment, various intermediate controllers may be used to execute instructions from the data storage controller. When the failover switch is in a switched bypass mode, communication through the incoming terminal 104 and outgoing terminal 106, instead of passing through the transmitting terminal 200 and the responding terminal 202, bypasses the transmitting terminal 114 and the It is transmitted through the bypass response terminal 116. As previously indicated, the bypass transmission terminal 114 and the bypass response terminal 116 send out communications via other hardware (eg, the second failover switch 102 of FIG. 1), and the second communication In a preferred embodiment, the transmission terminal 200 and the response terminal 202 are in direct communication with the first communication path 126 while they can request to reach the path 128. FIG. 3 a shows a logic diagram of a prior art port bypass circuit 300. FIG. 3b shows a behavioral diagram of such a port bypass circuit. These port bypass circuits can be used to create a failover switch for use with the present invention. The port bypass circuit has two operation modes. The first mode is a pass mode and the second mode is a bypass mode. The mode is controlled by the status of the control line 302 shown in FIG. When the control line indicates a pass mode, data on the data transmission line 312 connected to the switch data input port 304 passes through the switch and emerges on the switch data output port 310. In the pass-through mode, response data is received on the response input port 306 of the switch, and the data passes through the switch to the data response line 314 which is connected to the response output port 308 of the switch. If control 302 indicates bypass mode, data entering the switch's data input port 304 is sent directly to the switch's response output port 308, thus bypassing the data output 310 port. While the embodiments described above are preferred, many modifications and improvements will occur to those skilled in the art without departing from the true spirit and scope of the invention. Such modifications include, but are not limited to, those described above, all of which are intended to fall within the scope of the following claims.
【手続補正書】特許法第184条の8第1項 【提出日】1998年11月12日(1998.11.12) 【補正内容】 請求の範囲(34条補正) 1.データ記憶システムであって、 第1のデータ通信ループと、 第2のデータ通信ループと、 複数のデータ記憶装置であって、各々、前記第1および第2のデータ通信ルー プとそれぞれ通信状態にある第1および第2のポートを有するデータ記憶装置と 、 データ記憶コントローラと、 前記データ記憶コントローラと前記第1および第2のデータ通信ループとに接 続され、前記第1および第2のデータ通信ループのいずれかを通じて、前記デー タ記憶コントローラから前記複数のデータ記憶装置にデータ要求を送出するフェ イル・オーバ・スイッチであって、該フェイル・オーバ・スイッチが前記第1の データ通信ループを通じて所与のデータ要求を記憶装置に通信することができな い場合、前記フェイル・オーバ・スイッチを切り替えて、前記第1のデータ通信 ループから前記データ記憶コントローラを切断し、前記データ記憶コントローラ を前記第2のデータ通信ループに接続し、前記データ要求を前記第2のデータ通 信ループを通じて送出する、フェイル・オーバ・スイッチと、 から成ることを特徴とするデータ記憶システム。 2.請求項1記載のデータ記憶システムであって、更に、送信端子および応答端 子、ならびにバイパス送信端子およびバイパス応答端子を有する前記フェイル・ オーバ・スイッチを備え、前記第1のデータ通信ループが前記送信および送信端 子に接続され、前記第2のデータ通信ループが前記バイパス送信およびバイパス 応答端子に接続されていることを特徴とするデータ記憶システム。 3.請求項2記載のデータ記憶システムにおいて、前記第1のデータ通信ループ に沿って一方向に、データが前記送信端子から出て前記応答端子に入るように伝 わり、前記第2のデータ通信ループに沿って一方向に、データが前記バイパス送 信端子から出て前記バイパス応答端子に入るように伝わることを特徴とするデー タ記憶システム。 4.請求項1記載のデータ記憶システムであって、更に、前記データ記憶装置の ポートの所与の1つと、それが接続されている前記データ通信ループとの間にポ ート・バイパス回路を備え、前記ポート・バイパス回路の動作時に、前記データ 通信ループを迂回して前記所与のデータ記憶装置ポートに入力させるようにした ことを特徴とするデータ記憶システム。 5.請求項1記載のデータ記憶システムにおいて、前記フェイル・オーバ・スイ ッチが、 a.前記複数の記憶装置に送信するための前記データ記憶コントローラからの データ要求を受信する着信データ端子と、 b.前記データ要求に対する応答を受信する出立データ端子と、 c.前記第1のデータ通信ループを通じて、前記データ要求を前記複数の記憶 装置に伝達する送信端子と、 d.前記第1のデータ通信ループを通じて、前記複数の記憶装置からのデータ を受信する応答端子と、 e.前記第2のデータ通信ループを通じて、前記複数の記憶装置に前記データ 要求を伝達するバイパス送信端子と、 f.前記第2のデータ通信ループを通じて、前記複数の記憶装置からデータを 受信するバイパス応答端子と、 g.前記第1および第2のデータ通信ループを前記着信および出立データ端予 に個々にかつ選択的に接続するバイパス・スイッチと、 を備えることを特徴とするデータ記憶システム。 6.請求項5記載のシステムにおいて、前記バイパス・スイッチが、 a.前記着信データ端子を前記送信端子または中間ノードに選択的に接続する 第1のスイッチと、 b.前記中間ノードを前記バイパス送信端子または前記出立データ端子に選択 的に接続する第2のスイッチと、 を備えることを特徴とするシステム。 7.データ記憶システムであって、 第1のデータ通信ループと、 第2のデータ通信ループと、 複数のデータ記憶装置であって、各々、前記第1および第2のデータ通信ルー プとそれぞれ通信状態にある第1および第2のポートを有するデータ記憶装置と 、 (a)前記複数の記憶装置に送信するためのデータ要求を受信する着信データ 端子と、(b)前記データ要求に対する応答を受信する出立データ端子と、(c )前記第1のデータ通信ループに接続された第1の端子対と、(d)前記第2の データ通信ループに結合され、データ要求を前記複数のデータ記憶装置に送出す るための第2の端子対とを有するフェイル・オーバ・スイッチを形成する2つの ポート・バイパス回路であって、前記フェイル・オーバ・スイッチが第1および 第2の状態を有し、該第1の状態が前記第1の端子対を介して、前記着信および 出立端子と前記第1のデータ通信ループとの間の通信を可能とし、前記第2の状 態が前記着信および出立端子を前記第1のデータ通信ループから切断し、前記第 2の端子対を介して、前記着信および出立端子と前記第2のデータ通信ループと の間の通信を可能にする、ポート・バイパス回路と、 から成ることを特徴とするデータ記憶システム。 8.請求項7記載のデータ記憶システムにおいて、前記第1のポート・バイパス 回路が、前記着信データ端子に接続されたデータ入力ポートと、前記第1の端子 対に接続されたデータ出力ポートおよび応答入力ポートと、応答出力ポートとを 含み、前記第2のポート・バイパス回路が、前記第2の送信端子対に接続された 応答入力ポートおよびデータ出力ポートと、前記第1のポートバイパス回路の前 記応答出力ポートに接続されたデータ入力ポートと、前記出立データ端子に接続 された応答出力ポートとを含むことを特徴とするデータ記憶システム。 9.請求項7記載のデータ記憶システムにおいて、前記第1のデータ通信ループ に沿って一方向に、データが前記第1の端子対における端子の1つから出て前記 第1の端子対における前記端子の他方に入るように伝わり、前記第2のデータ通 信ループに沿って一方向に、データが前記第2の端子対における前記端子の1つ から出て前記第2の端子対における前記端子の他方に入るように伝わることを特 徴とするデータ記憶システム。 10.請求項7記載のデータ記憶システムであって、更に、前記データ記憶装置 のポートの所与の1つと、それが接続されている前記データ通信ループとの間に ポート・バイパス回路を備え、該ポート・バイパス回路の動作時に、前記データ 通信ループを迂回して前記所与のデータ記憶装置のポートに入力させるようにし たことを特徴とするデータ記憶システム。 11.請求項1記載のデータ記憶システムであって、更に、前記フェイル・オー バ・スイッチの前記着信データ端子と前記出立データ端子に接続されたデータ記 憶コントローラを備え、前記フェイル・オーバ・スイッチを介して前記データ記 憶装置との通信を可能とすることを特徴とするデータ記憶システム。 12.請求項1記載のデータ記億システムにおいて、前記第1の状熊において、 前記第1のポート・バイパス・スイッチは、前記着信データ端子を前記第1の端 子対における前記端子の一方に接続し、前記第2のポート・バイパス・スイッチ は、中間ノードを前記出立データ端子に接続し、前記第2の状態において、前記 第1のポート・バイパス回路は前記着信データ端子を前記中間ノードに接続し、 前記第2のポート・バイパス回路は前記中間ノードを前記第2の端子対における 前記端子の一方に接続することを特徴とするデータ記憶システム。 13.データ記憶システムであって、 第1および第2の通信路と、 複数のデータ記憶装置であって、各々、前記第1および第2の通信路とそれぞ れ通信状態にある第1および第2のポートを有するデータ記憶装置と、 第1および第2のデータ記憶コントローラであって、前記データ記憶装置に対 する前記データ要求を行う際に使用する、データ記憶コントローラと、 前記複数のデータ記憶装置に対するデータ要求を送出する第1および第2のフ ェイル・オーバ・スイッチであって、該第1のフェイル・オーバ・スイッチが前 記第1のデータ記憶コントローラおよび前記第1の通信路と通信状態にあり、前 記第2のフェイル・オーバ・スイッチが前記第2のデータ記憶コントローラおよ び前記第2の通信路と通信状態にある、フェイル・オーバ・スイッチと、 から成り、 前記第1および第2のフェイル・オーバ・スイッチが互いに接続され、前記第 1の通信路上で障害が発生した場合に、前記第1のデータ記憶コントローラを前 記第1の通信路から切断し、前記第2の通信路に接続することにより、前記第1 および第2のデータ記憶コントローラ双方からのデータ要求を、前記第2の通信 路上に送出するようにしたことを特徴とするデータ記憶システム。 14.請求項13記載のシステムであって、更に、着信および出立ポートを有す る前記第1のフェイル・オーバ・スイッチを備え、前記第1および第2の通信路 がループとして構成され、前記第1の通信路ループが前記第1のフェイル・オー バ・スイッチにおいて開始および終止し、前記第2の通信路ループが前記第2の 通信路ループにおいて開始および終止することを特徴とするシステム。 15.請求項13記載のシステムにおいて、前記データ記憶デバイスのポートと 、該ポートが通信する前記通信路との間の通信リンクが、ポート・バイパス回路 を含み、該ポート・バイパス回路の動作時に、前記通信リンクを迂回させるよう にしたことを特徴とするシステム。 16.請求項13記載のシステムにおいて、前記第1のデータ記憶コントローラ と前記第1のフェイル・オーバ・スイッチとの間の前記通信路が、2系統の経路 を備え、第1の経路が前記第1のデータ記憶コントローラから信号を搬送し、第 2の経路が前記第1のデータ記憶コントローラに信号を搬送することを特徴とす るシステム。 17.請求項13記載のシステムにおいて、各フェイル・オーバ・スイッチが、 第1および第2のポート・バイパス回路を有することを特徴とするシステム。 18.請求項13記載のシステムにおいて、前記第1および第2のフェイル・オ ーバ・スイッチ双方が、 a.前記複数の記憶装置に送信するためのデータ要求を受信する着信データ端 子と、 b.前記データ要求に対する応答を受信する出立データ端子と、 c.前記データ要求を前記複数の記憶装置に伝達する送信端子であって、かか る送信が、前記第1のフェイル・オーバ・スイッチに対して前記第1の通信路上 で行われ、前記第2のフェイル・オーバ・スイッチに対して前記第2の通信路上 で行われる、送信端子と、 d.前記複数の記憶装置からのデータを受信する応答端子であって、かかる応 答が、前記第1のフェイル・オーバ・スイッチに対して前記第1の通信路上で行 われ、前記第2のフェイル・オーバ・スイッチに対して前記第2の通信路上で行 われる、応答端子と、 e.前記データ要求を前記複数の記憶装置に伝達するバイパス送信端子であっ て、かかる送信が、前記第1の回路に対して前記第2の通信路上で行われ、前記 第2の回路に対して前記第1の通信路上で行われる、バイパス送信端子と、 f.前記複数の記憶装置からのデータを受信するバイパス応答端子であって、 かかる受信が、前記第1のフェイル・オーバ・スイッチに対して前記第2の通信 路上で行われ、前記第2のフェイル・オーバ・スイッチに対して前記第1の通信 路上で行われる、バイパス応答端子と、 g.前記第1のフェイル・オーバ・スイッチの前記着信および出立データ端子 を、個々にかつ選択的に、前記第1または第2の通信路のいずれかに接続するバ イパス・スイッチと、 を備えることを特徴とするシステム。 19.請求項18記載のシステムにおいて、前記バイパス・スイッチの各々が、 a.前記着信データ端子を前記送信端子または中間ノードに選択的に接続する 第1のスイッチと、 b.前記中間ノードを前記バイパス送信端子または前記出立データ端子に選択 的に接続する第2のスイッチと、 を備えることを特徴とするシステム。 20.請求項13記載のデータ記憶システムであって、更に、前記第1のデータ 記憶コントローラと前記第2のデータ記憶コントローラとの間に接続されたピア ツーピア通信リンクを備え、前記第1および第2のデータ記憶コントローラを前 記第1および第2の通信路の同一のものと通信するように切り替える前に、前記 第1および第2のデータ記憶コントローラ間で、アクセス要求およびアクセスの 付与を通信可能とすることを特徴とするデータ記憶システム。 21.請求項20記載のデータ記憶システムにおいて、前記第1の通信路が、前 記第1のフェイル・オーバ・スイッチ上の第1の端子対に接続されたループであ り、前記第2の通信路が、前記第2のフェイル・オーバ・スイッチ上の第2の端 子対に接続されたループであることを特徴とするデータ記憶システム。 22.障害を発生した通信路から回復する方法であって、 第1のシリアル通信ループを通じて複数のデータ記憶装置に対する通信アクセ スを有する第1のデータ記憶コントローラと、第2のシリアル通信ループを通じ て前記複数のデータ記憶装置に対する通信アクセスを有する第2のデータ記憶コ ントローラとを用意するステップと、 前記第1の通信ループ上で誤動作を検出するステップと、 前記第2の通信路に対するアクセスを要求するステップと、 前記第1のデータ記憶コントローラを前記第1のシリアル通信ループの2つの 端部から切断し、前記第2のデータ記憶コントローラ内のスイッチの2つの端子 を介して前記第1のデータ記憶コントローラを前記第2のシリアル通信ループと 結合することにより、前記第2のシリアル通信ループを通じて、前記第1のデー タ記憶コントローラを前記複数の記憶装置との通信アクセスに切り替え、前記第 1および第2のデータ記憶コントローラが前記第2のシリアル通信ループの使用 を共有するステップと、 から成ることを特徴とする方法。 23.請求項22記載の方法において、前記アクセスを要求するステップが、直 接ピアツーピア通信リンクを通じて、前記第1のデータ記憶コントローラと前記 第2のデータ記憶コントローラとの間で通信するステップを含むことを特徴とす る方法。 24.請求項23記載の方法であって、更に、前記ピアツーピア通信リンク上で 、前記第2のシリアル通信ループにアクセスする承認を受信するステップを含む ことを特徴とする方法。[Procedure of Amendment] Article 184-8, Paragraph 1 of the Patent Act [Submission Date] November 12, 1998 (November 12, 1998) [Correction contents] Claims (Article 34 Amendment) 1. A data storage system, A first data communication loop; A second data communication loop; A plurality of data storage devices, each of said first and second data communication routes; A data storage device having first and second ports respectively in communication with the A data storage controller, Connecting to the data storage controller and the first and second data communication loops; Through one of the first and second data communication loops. A data request from the data storage controller to the plurality of data storage devices. A fail over switch, wherein the fail over switch is the first switch. Unable to communicate given data request to storage device through data communication loop The first data communication by switching the failover switch. Disconnecting the data storage controller from the loop, the data storage controller Is connected to the second data communication loop, and the data request is transmitted to the second data communication loop. A fail-over switch for sending through a communication loop, A data storage system, comprising: 2. 2. The data storage system according to claim 1, further comprising: a transmission terminal and a response terminal. Said fail having a bypass transmission terminal and a bypass response terminal. An over-switch, wherein the first data communication loop comprises the transmitting and transmitting end. And the second data communication loop is connected to the bypass transmission and bypass. A data storage system connected to a response terminal. 3. 3. The data storage system according to claim 2, wherein said first data communication loop. In one direction along the line so that data exits the transmission terminal and enters the response terminal. Instead, data is transmitted in one direction along the second data communication loop by the bypass transmission. A data signal transmitted from the communication terminal to enter the bypass response terminal. Data storage system. 4. 2. The data storage system according to claim 1, further comprising: A port between a given one of the ports and the data communication loop to which it is connected. A port bypass circuit, and when the port bypass circuit operates, the data Bypassing the communication loop and inputting to the given data storage device port A data storage system, characterized in that: 5. 2. The data storage system according to claim 1, wherein said fail over switch Switch, a. From the data storage controller for transmitting to the plurality of storage devices. An incoming data terminal for receiving a data request; b. An outgoing data terminal for receiving a response to the data request; c. Storing the data request in the plurality of storages through the first data communication loop; A transmitting terminal for transmitting to the device; d. Data from the plurality of storage devices through the first data communication loop A response terminal for receiving e. Storing the data in the plurality of storage devices through the second data communication loop; A bypass transmission terminal for transmitting a request; f. Data from the plurality of storage devices through the second data communication loop A bypass response terminal for receiving; g. Connecting said first and second data communication loops to said incoming and outgoing data terminals. A bypass switch individually and selectively connected to the A data storage system comprising: 6. The system according to claim 5, wherein the bypass switch comprises: a. Selectively connecting the incoming data terminal to the transmitting terminal or an intermediate node A first switch; b. Select the intermediate node as the bypass transmission terminal or the outgoing data terminal A second switch to be connected A system comprising: 7. A data storage system, A first data communication loop; A second data communication loop; A plurality of data storage devices, each of said first and second data communication routes; A data storage device having first and second ports respectively in communication with the , (A) incoming data for receiving a data request for transmission to the plurality of storage devices (B) an outgoing data terminal for receiving a response to the data request; ) A first pair of terminals connected to the first data communication loop, and (d) the second pair of terminals. Coupled to a data communication loop to send a data request to the plurality of data storage devices To form a fail-over switch having a second pair of terminals for A port bypass circuit, wherein the fail-over switch comprises a first and a second switch. A second state, wherein the first state communicates with the incoming call and the Enabling communication between an outgoing terminal and said first data communication loop; Disconnecting the incoming and outgoing terminals from the first data communication loop; And the second data communication loop with the incoming and outgoing terminals via two terminal pairs. A port bypass circuit that enables communication between A data storage system, comprising: 8. 8. The data storage system according to claim 7, wherein said first port bypass. A circuit includes a data input port connected to the incoming data terminal and the first terminal. The data output port and response input port connected to the pair and the response output port Wherein the second port bypass circuit is connected to the second transmitting terminal pair. A response input port and a data output port, before the first port bypass circuit; The data input port connected to the response output port and the output data terminal A response output port. 9. 8. The data storage system according to claim 7, wherein said first data communication loop. In one direction along, data exits from one of the terminals in said first terminal pair and The signal is transmitted to enter the other one of the terminals in the first terminal pair, and the second data Data in one direction along a signal loop, wherein one of said terminals in said second terminal pair Out of the second terminal pair to enter the other of the terminals. Data storage system. 10. The data storage system according to claim 7, further comprising the data storage device. Between a given one of the ports and the data communication loop to which it is connected A port bypass circuit, wherein when the port bypass circuit operates, the data Bypassing the communication loop and allowing input to said given data storage port A data storage system, characterized in that: 11. 2. The data storage system according to claim 1, further comprising: A data register connected to the incoming data terminal and the outgoing data terminal of the switch. Memory controller, and the data storage via the failover switch. A data storage system capable of communicating with a storage device. 12. 2. The data storage system according to claim 1, wherein in the first state bearer, The first port bypass switch connects the incoming data terminal to the first terminal. A second port bypass switch connected to one of the terminals of the slave pair; Connects an intermediate node to the outgoing data terminal and, in the second state, A first port bypass circuit connecting the incoming data terminal to the intermediate node; The second port bypass circuit connects the intermediate node to the second terminal pair. A data storage system connected to one of the terminals. 13. A data storage system, First and second communication paths; A plurality of data storage devices, each of said first and second communication paths; A data storage device having first and second ports in communication with each other; A first and a second data storage controller, wherein the first and second data storage controllers correspond to the data storage device. A data storage controller for use in making the data request; First and second files for sending data requests to the plurality of data storage devices. A fail over switch, wherein the first fail over switch is And in communication with the first data storage controller and the first communication path, The second failover switch is connected to the second data storage controller and the second data storage controller. And a fail-over switch in communication with the second communication path; Consisting of The first and second failover switches are connected to each other, and When a failure occurs on one communication path, the first data storage controller is By disconnecting from the first communication path and connecting to the second communication path, A data request from both the first and second data storage controllers in the second communication A data storage system, wherein the data is transmitted on a road. 14. 14. The system of claim 13, further comprising an incoming and outgoing port. The first and second communication paths comprising the first failover switch Are configured as a loop, and the first communication path loop is connected to the first fail-over loop. Starting and ending at the second switch, the second channel loop A system that starts and ends in a channel loop. 15. The system of claim 13, wherein a port of the data storage device and , A communication link between the communication path with which the port communicates, and a port bypass circuit. Wherein the communication link is bypassed when the port bypass circuit operates. A system characterized in that: 16. 14. The system of claim 13, wherein the first data storage controller. The communication path between the first fail-over switch and the first failover switch is a two-path Wherein the first path carries a signal from said first data storage controller, 2 paths carry signals to the first data storage controller. System. 17. 14. The system of claim 13, wherein each fail over switch comprises: A system comprising first and second port bypass circuits. 18. 14. The system of claim 13, wherein the first and second fail-overs are enabled. Server switch a. An incoming data terminal for receiving a data request for transmission to the plurality of storage devices With the child, b. An outgoing data terminal for receiving a response to the data request; c. A transmission terminal for transmitting the data request to the plurality of storage devices; Transmission on the first communication path to the first failover switch. On the second communication path to the second failover switch. A transmission terminal, d. A response terminal for receiving data from the plurality of storage devices; Answer to the first failover switch on the first communication path. Operating on the second communication path to the second failover switch. Response terminal, e. A bypass transmission terminal for transmitting said data request to said plurality of storage devices; The transmission is performed on the second communication path to the first circuit, A bypass transmission terminal performed on the first communication path for a second circuit; f. A bypass response terminal for receiving data from the plurality of storage devices, The receiving is performed by the second communication with respect to the first failover switch. Performing the first communication on the road to the second failover switch A bypass response terminal performed on the road; g. The incoming and outgoing data terminals of the first fail over switch Are individually and selectively connected to either the first or second communication path. An ipass switch, A system comprising: 19. 19. The system of claim 18, wherein each of said bypass switches comprises: a. Selectively connecting the incoming data terminal to the transmitting terminal or an intermediate node A first switch; b. Select the intermediate node as the bypass transmission terminal or the outgoing data terminal A second switch to be connected A system comprising: 20. 14. The data storage system according to claim 13, further comprising the first data. A peer connected between a storage controller and said second data storage controller A two-peer communication link in front of said first and second data storage controllers. Before switching to communicate with the same one of the first and second communication paths, An access request and an access request between the first and second data storage controllers; A data storage system wherein the assignment is communicable. 21. 21. The data storage system according to claim 20, wherein said first communication path comprises a first communication path. The loop connected to the first pair of terminals on the first failover switch. And the second communication path is connected to a second end on the second failover switch. A data storage system, wherein the data storage system is a loop connected to a child pair. 22. A method for recovering from a failed communication path, Communication access to a plurality of data storage devices through a first serial communication loop; Through a first data storage controller having a first serial communication loop A second data storage core having communication access to said plurality of data storage devices. Preparing a controller and Detecting a malfunction on the first communication loop; Requesting access to the second communication path; The first data storage controller is connected to two of the first serial communication loop. Disconnect from the end and two terminals of a switch in the second data storage controller Connects the first data storage controller with the second serial communication loop via By coupling, the first data is transmitted through the second serial communication loop. Switching the data storage controller to communication access with the plurality of storage devices, First and second data storage controllers using said second serial communication loop Steps to share A method comprising: 23. 23. The method of claim 22, wherein requesting access comprises: A first peer-to-peer communication link with the first data storage controller and the first data storage controller; Communicating with a second data storage controller. Way. 24. 24. The method according to claim 23, further comprising: over the peer-to-peer communication link. Receiving an acknowledgment to access the second serial communication loop. A method comprising:
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ソロモン,ロバート・シー アメリカ合衆国ニューハンプシャー州 03827,ケンジントン,コテッジ・ロード 11 (72)発明者 ベイリー,ブライアン・ケイ アメリカ合衆国マサチューセッツ州01545, シュルスバリー,ボストン・ターンバイク 465エル,ナンバー 16 (72)発明者 エヴァーデル,ピーター アメリカ合衆国マサチューセッツ州01460, リトルトン,ボックスバラ・ロード 38────────────────────────────────────────────────── ─── Continuation of front page (72) Solomon, Robert See United States New Hampshire 03827, Kensington, Cottage Road 11 (72) Inventor Bailey, Brian Kay Massachusetts, USA 01545, Schulsbury, Boston Turn Bike 465 el, number 16 (72) Inventor Everdel, Peter United States Massachusetts 01460, Littleton, Boxborough Road 38
Claims (1)
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US749,311 | 1996-11-14 | ||
US08/749,311 | 1996-11-14 | ||
US08/749,311 US5922077A (en) | 1996-11-14 | 1996-11-14 | Fail-over switching system |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000505223A true JP2000505223A (en) | 2000-04-25 |
JP3271669B2 JP3271669B2 (en) | 2002-04-02 |
Family
ID=25013205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP52256798A Expired - Fee Related JP3271669B2 (en) | 1996-11-14 | 1997-10-08 | Fail-over switching system |
Country Status (7)
Country | Link |
---|---|
US (2) | US5922077A (en) |
EP (1) | EP0938705B1 (en) |
JP (1) | JP3271669B2 (en) |
AU (1) | AU4820097A (en) |
CA (1) | CA2264050A1 (en) |
DE (1) | DE69715443T2 (en) |
WO (1) | WO1998021657A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006526849A (en) * | 2003-06-05 | 2006-11-24 | インテル コーポレイション | Memory channel with bit lane failover |
Families Citing this family (146)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5922077A (en) * | 1996-11-14 | 1999-07-13 | Data General Corporation | Fail-over switching system |
US6504817B2 (en) * | 1997-03-31 | 2003-01-07 | Hewlett-Packard Company | Fiber channel arbitrated loop dynamic loop sizing |
US6338110B1 (en) * | 1997-11-14 | 2002-01-08 | Sun Microsystems, Inc. | Partitioning of storage channels using programmable switches |
WO1999063442A1 (en) * | 1998-06-05 | 1999-12-09 | Mylex Corporation | Fibre channel topological structure and method and application with raid devices and controllers |
JP3196726B2 (en) * | 1998-06-10 | 2001-08-06 | 日本電気株式会社 | Disk array connection system, fault occurrence device detection method thereof, and recording medium recording control program therefor |
US6356984B1 (en) * | 1998-06-30 | 2002-03-12 | Sun Microsystems, Inc. | Digital data processing system having a data bus and a control bus |
US6477139B1 (en) * | 1998-11-15 | 2002-11-05 | Hewlett-Packard Company | Peer controller management in a dual controller fibre channel storage enclosure |
JP3196843B2 (en) * | 1998-12-02 | 2001-08-06 | 日本電気株式会社 | System and method for detecting / eliminating a failed port in a fiber channel arbitration loop |
US6230217B1 (en) * | 1998-12-30 | 2001-05-08 | Raytheon Company | Data storage system having a host computer coupled to bank of disk drives through interface comprising plurality of directors, buses, and a PCB connectors |
US6324613B1 (en) * | 1999-01-05 | 2001-11-27 | Agere Systems Guardian Corp. | Port router |
US6289376B1 (en) * | 1999-03-31 | 2001-09-11 | Diva Systems Corp. | Tightly-coupled disk-to-CPU storage server |
US6219753B1 (en) | 1999-06-04 | 2001-04-17 | International Business Machines Corporation | Fiber channel topological structure and method including structure and method for raid devices and controllers |
US6636934B1 (en) | 1999-06-30 | 2003-10-21 | Emc Corporation | Fiber channel port by-pass selector section for dual ported disk drives |
US6629216B1 (en) | 1999-06-30 | 2003-09-30 | Emc Corporation | Fibre channel by-pass |
US6567890B1 (en) | 1999-06-30 | 2003-05-20 | Emc Corporation | Fibre channel port by-pass selector section for dual ported disk drives |
US6581136B1 (en) | 1999-06-30 | 2003-06-17 | Emc Corporation | Fibre channel data storage system having expansion/contraction |
US6459701B1 (en) | 1999-08-06 | 2002-10-01 | Emulex Corporation | Variable access fairness in a fibre channel arbitrated loop |
JP3892998B2 (en) * | 1999-09-14 | 2007-03-14 | 富士通株式会社 | Distributed processing device |
US6578158B1 (en) | 1999-10-28 | 2003-06-10 | International Business Machines Corporation | Method and apparatus for providing a raid controller having transparent failover and failback |
US6574687B1 (en) * | 1999-12-29 | 2003-06-03 | Emc Corporation | Fibre channel data storage system |
US6560683B1 (en) | 1999-12-29 | 2003-05-06 | Emc Corporation | Fibre channel data storage system having improved rear-end I/O adapted hub |
US6615315B1 (en) * | 1999-12-29 | 2003-09-02 | Emc Corporation | Fibre channel data storage system having improved fro-end I/O adapted hub |
US6571355B1 (en) * | 1999-12-29 | 2003-05-27 | Emc Corporation | Fibre channel data storage system fail-over mechanism |
US6574753B1 (en) | 2000-01-10 | 2003-06-03 | Emc Corporation | Peer link fault isolation |
JP2001216206A (en) * | 2000-02-01 | 2001-08-10 | Nec Corp | Fault analysis method for loop-like interface, and system provided with fault analysis function |
US6772270B1 (en) | 2000-02-10 | 2004-08-03 | Vicom Systems, Inc. | Multi-port fibre channel controller |
US6877044B2 (en) * | 2000-02-10 | 2005-04-05 | Vicom Systems, Inc. | Distributed storage management platform architecture |
US6735715B1 (en) * | 2000-04-13 | 2004-05-11 | Stratus Technologies Bermuda Ltd. | System and method for operating a SCSI bus with redundant SCSI adaptors |
US6708283B1 (en) | 2000-04-13 | 2004-03-16 | Stratus Technologies, Bermuda Ltd. | System and method for operating a system with redundant peripheral bus controllers |
JP4054509B2 (en) * | 2000-04-19 | 2008-02-27 | 株式会社東芝 | Field device control system and computer-readable storage medium |
US6601128B1 (en) | 2000-05-02 | 2003-07-29 | International Business Machines Corporation | Method, system, program, and data structure for selecting a preferred path to a storage device |
US7228538B1 (en) | 2000-05-02 | 2007-06-05 | International Business Machines Corporation | Method, system, and program for updating firmware to a storage system comprised of multiple controllers |
US6393535B1 (en) | 2000-05-02 | 2002-05-21 | International Business Machines Corporation | Method, system, and program for modifying preferred path assignments to a storage device |
US6963941B1 (en) * | 2000-05-31 | 2005-11-08 | Micron Technology, Inc. | High speed bus topology for expandable systems |
US6591324B1 (en) * | 2000-07-12 | 2003-07-08 | Nexcom International Co. Ltd. | Hot swap processor card and bus |
US6775230B1 (en) * | 2000-07-18 | 2004-08-10 | Hitachi, Ltd. | Apparatus and method for transmitting frames via a switch in a storage area network |
JP3992427B2 (en) * | 2000-08-01 | 2007-10-17 | 株式会社日立製作所 | File system |
US6732289B1 (en) * | 2000-08-31 | 2004-05-04 | Sun Microsystems, Inc. | Fault tolerant data storage system |
US6980510B1 (en) | 2000-09-12 | 2005-12-27 | International Business Machines Corporation | Host interface adaptive hub storage system |
US6725393B1 (en) * | 2000-11-06 | 2004-04-20 | Hewlett-Packard Development Company, L.P. | System, machine, and method for maintenance of mirrored datasets through surrogate writes during storage-area network transients |
US6704812B2 (en) * | 2000-11-30 | 2004-03-09 | International Business Machines Corporation | Transparent and dynamic management of redundant physical paths to peripheral devices |
US6871296B2 (en) * | 2000-12-29 | 2005-03-22 | International Business Machines Corporation | Highly available TCP systems with fail over connections |
US6820212B2 (en) | 2001-02-20 | 2004-11-16 | Digi-Data Corporation | RAID system having channel capacity unaffected by any single component failure |
US6766482B1 (en) | 2001-10-31 | 2004-07-20 | Extreme Networks | Ethernet automatic protection switching |
US6898730B1 (en) | 2001-11-30 | 2005-05-24 | Western Digital Technologies, Inc. | System and method for fail-over switching in a disk storage medium |
US7293105B2 (en) * | 2001-12-21 | 2007-11-06 | Cisco Technology, Inc. | Methods and apparatus for implementing a high availability fibre channel switch |
JP3722429B2 (en) * | 2002-01-17 | 2005-11-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | EXTERNAL STORAGE DEVICE, CONTROL DEVICE, EXTERNAL STORAGE SYSTEM, CONTROL METHOD, PROGRAM, AND RECORDING MEDIUM |
US7290277B1 (en) * | 2002-01-24 | 2007-10-30 | Avago Technologies General Ip Pte Ltd | Control of authentication data residing in a network device |
US6922793B2 (en) * | 2002-02-14 | 2005-07-26 | Accton Technology Corporation | Method for recovering from malfunctions in an agent module of a modular network device |
US20030217211A1 (en) * | 2002-05-14 | 2003-11-20 | Rust Robert A. | Controller communications over an always-on controller interconnect |
US7448077B2 (en) * | 2002-05-23 | 2008-11-04 | International Business Machines Corporation | File level security for a metadata controller in a storage area network |
US8140622B2 (en) | 2002-05-23 | 2012-03-20 | International Business Machines Corporation | Parallel metadata service in storage area network environment |
US20030220943A1 (en) * | 2002-05-23 | 2003-11-27 | International Business Machines Corporation | Recovery of a single metadata controller failure in a storage area network environment |
US7010528B2 (en) * | 2002-05-23 | 2006-03-07 | International Business Machines Corporation | Mechanism for running parallel application programs on metadata controller nodes |
US6959312B2 (en) * | 2002-05-30 | 2005-10-25 | International Business Machines Corporation | Fast provisioning of storage in a network of production computers for minimizing inter-customer delay |
US7308604B2 (en) * | 2002-08-02 | 2007-12-11 | Thomson Licensing | Real-time fail-over recovery for a media area network |
CA2498174C (en) | 2002-09-09 | 2010-04-13 | Commvault Systems, Inc. | Dynamic storage device pooling in a computer system |
US20040054765A1 (en) * | 2002-09-12 | 2004-03-18 | Dwyer Thomas J. | Method and apparatus for accessing multiple system controllers within a computer system |
US7360099B2 (en) * | 2002-09-19 | 2008-04-15 | Tripwire, Inc. | Computing environment and apparatuses with integrity based fail over |
ATE557349T1 (en) * | 2002-10-31 | 2012-05-15 | Parallel Iron Llc | STORAGE SYSTEM AND METHOD FOR A STORAGE SYSTEM |
US7318116B2 (en) * | 2002-11-08 | 2008-01-08 | International Business Machines Corporation | Control path failover in an automated data storage library |
JP2004199551A (en) * | 2002-12-20 | 2004-07-15 | Fujitsu Ltd | Storage system and method for isolating defective storage device |
US7362697B2 (en) * | 2003-01-09 | 2008-04-22 | International Business Machines Corporation | Self-healing chip-to-chip interface |
US7707307B2 (en) * | 2003-01-09 | 2010-04-27 | Cisco Technology, Inc. | Method and apparatus for constructing a backup route in a data communications network |
US7869350B1 (en) | 2003-01-15 | 2011-01-11 | Cisco Technology, Inc. | Method and apparatus for determining a data communication network repair strategy |
CA2520498C (en) * | 2003-04-03 | 2012-09-25 | Commvault Systems, Inc. | System and method for dynamically performing storage operations in a computer network |
US7646705B2 (en) * | 2003-04-11 | 2010-01-12 | International Business Machines Corporation | Minimizing data loss chances during controller switching |
US7330440B1 (en) | 2003-05-20 | 2008-02-12 | Cisco Technology, Inc. | Method and apparatus for constructing a transition route in a data communications network |
US7194581B2 (en) * | 2003-06-03 | 2007-03-20 | Intel Corporation | Memory channel with hot add/remove |
US7200787B2 (en) * | 2003-06-03 | 2007-04-03 | Intel Corporation | Memory channel utilizing permuting status patterns |
US7127629B2 (en) * | 2003-06-03 | 2006-10-24 | Intel Corporation | Redriving a data signal responsive to either a sampling clock signal or stable clock signal dependent on a mode signal |
US7340537B2 (en) * | 2003-06-04 | 2008-03-04 | Intel Corporation | Memory channel with redundant presence detect |
US8171331B2 (en) | 2003-06-04 | 2012-05-01 | Intel Corporation | Memory channel having deskew separate from redrive |
US7165153B2 (en) | 2003-06-04 | 2007-01-16 | Intel Corporation | Memory channel with unidirectional links |
JP2005031928A (en) * | 2003-07-11 | 2005-02-03 | Hitachi Ltd | Storage system and method for specifying failure of storage system |
US7864708B1 (en) | 2003-07-15 | 2011-01-04 | Cisco Technology, Inc. | Method and apparatus for forwarding a tunneled packet in a data communications network |
JP4080970B2 (en) * | 2003-07-30 | 2008-04-23 | 株式会社日立製作所 | Switch that provides path switching |
US7103826B2 (en) * | 2003-07-31 | 2006-09-05 | Hewlett-Packard Development Company, L.P. | Memory system and controller for same |
US20050058063A1 (en) * | 2003-09-15 | 2005-03-17 | Dell Products L.P. | Method and system supporting real-time fail-over of network switches |
US7210058B2 (en) * | 2003-09-29 | 2007-04-24 | International Business Machines Corporation | Method for peer-to-peer system recovery |
US7580360B2 (en) | 2003-10-14 | 2009-08-25 | Cisco Technology, Inc. | Method and apparatus for generating routing information in a data communications network |
US7554921B2 (en) | 2003-10-14 | 2009-06-30 | Cisco Technology, Inc. | Method and apparatus for generating routing information in a data communication network |
US7143207B2 (en) * | 2003-11-14 | 2006-11-28 | Intel Corporation | Data accumulation between data path having redrive circuit and memory device |
US7447953B2 (en) * | 2003-11-14 | 2008-11-04 | Intel Corporation | Lane testing with variable mapping |
US7219294B2 (en) * | 2003-11-14 | 2007-05-15 | Intel Corporation | Early CRC delivery for partial frame |
US7428213B2 (en) * | 2003-11-21 | 2008-09-23 | Cisco Technology, Inc. | Method and apparatus for determining network routing information based on shared risk link group information |
US20050138221A1 (en) * | 2003-12-23 | 2005-06-23 | Intel Corporation | Handling redundant paths among devices |
US7444558B2 (en) * | 2003-12-31 | 2008-10-28 | Intel Corporation | Programmable measurement mode for a serial point to point link |
US7710882B1 (en) | 2004-03-03 | 2010-05-04 | Cisco Technology, Inc. | Method and apparatus for computing routing information for a data communications network |
US7512830B2 (en) * | 2004-05-14 | 2009-03-31 | International Business Machines Corporation | Management module failover across multiple blade center chassis |
US7202722B2 (en) * | 2004-05-17 | 2007-04-10 | Agere System Inc. | Duty-cycle correction circuit |
JP2005339216A (en) * | 2004-05-27 | 2005-12-08 | Hitachi Ltd | Memory control system |
US7212423B2 (en) * | 2004-05-31 | 2007-05-01 | Intel Corporation | Memory agent core clock aligned to lane |
US7848240B2 (en) | 2004-06-01 | 2010-12-07 | Cisco Technology, Inc. | Method and apparatus for forwarding data in a data communications network |
US7383399B2 (en) * | 2004-06-30 | 2008-06-03 | Intel Corporation | Method and apparatus for memory compression |
US7668325B2 (en) | 2005-05-03 | 2010-02-23 | Earlens Corporation | Hearing system having an open chamber for housing components and reducing the occlusion effect |
US7630298B2 (en) * | 2004-10-27 | 2009-12-08 | Cisco Technology, Inc. | Method and apparatus for forwarding data in a data communications network |
WO2006053084A2 (en) | 2004-11-05 | 2006-05-18 | Commvault Systems, Inc. | Method and system of pooling storage devices |
US7536291B1 (en) | 2004-11-08 | 2009-05-19 | Commvault Systems, Inc. | System and method to support simulated storage operations |
US7437608B2 (en) * | 2004-11-15 | 2008-10-14 | International Business Machines Corporation | Reassigning storage volumes from a failed processing system to a surviving processing system |
US20060143502A1 (en) * | 2004-12-10 | 2006-06-29 | Dell Products L.P. | System and method for managing failures in a redundant memory subsystem |
US7933197B2 (en) | 2005-02-22 | 2011-04-26 | Cisco Technology, Inc. | Method and apparatus for constructing a repair path around a non-available component in a data communications network |
JP2006293863A (en) * | 2005-04-13 | 2006-10-26 | Hitachi Ltd | Disk array device and control method thereof |
US7848224B2 (en) | 2005-07-05 | 2010-12-07 | Cisco Technology, Inc. | Method and apparatus for constructing a repair path for multicast data |
US7835312B2 (en) * | 2005-07-20 | 2010-11-16 | Cisco Technology, Inc. | Method and apparatus for updating label-switched paths |
JP4782524B2 (en) * | 2005-09-29 | 2011-09-28 | 株式会社東芝 | Semiconductor integrated circuit, design support software system, and test pattern automatic generation system |
US7404055B2 (en) | 2006-03-28 | 2008-07-22 | Intel Corporation | Memory transfer with early access to critical portion |
US7792019B1 (en) * | 2006-06-22 | 2010-09-07 | Verizon Patent And Licensing Inc. | Call management |
GB0612482D0 (en) * | 2006-06-23 | 2006-08-02 | Ibm | Apparatus and method for controlling raid array rebuild |
US7594134B1 (en) * | 2006-08-14 | 2009-09-22 | Network Appliance, Inc. | Dual access pathways to serially-connected mass data storage units |
US20080184020A1 (en) * | 2007-01-25 | 2008-07-31 | International Business Machines Corporation | Apparatus and method to update firmware disposed in multiple devices sharing a common address in a computing system |
US8305879B2 (en) * | 2007-03-30 | 2012-11-06 | International Business Machines Corporation | Peripheral component switch having automatic link failover |
US7940776B2 (en) | 2007-06-13 | 2011-05-10 | Cisco Technology, Inc. | Fast re-routing in distance vector routing protocol networks |
US7788530B2 (en) * | 2007-06-27 | 2010-08-31 | International Business Machines Corporation | Storage server configuration despite an out-of-service storage adapter |
WO2009049320A1 (en) | 2007-10-12 | 2009-04-16 | Earlens Corporation | Multifunction system and method for integrated hearing and communiction with noise cancellation and feedback management |
BRPI0915203A2 (en) | 2008-06-17 | 2016-02-16 | Earlens Corp | device, system and method for transmitting an audio signal, and device and method for stimulating a target tissue |
WO2010033933A1 (en) | 2008-09-22 | 2010-03-25 | Earlens Corporation | Balanced armature devices and methods for hearing |
DK2438768T3 (en) | 2009-06-05 | 2016-06-06 | Earlens Corp | Optically coupled acoustically mellemøreimplantatindretning |
US9544700B2 (en) | 2009-06-15 | 2017-01-10 | Earlens Corporation | Optically coupled active ossicular replacement prosthesis |
WO2010148345A2 (en) | 2009-06-18 | 2010-12-23 | SoundBeam LLC | Eardrum implantable devices for hearing systems and methods |
US10286215B2 (en) | 2009-06-18 | 2019-05-14 | Earlens Corporation | Optically coupled cochlear implant systems and methods |
US10555100B2 (en) | 2009-06-22 | 2020-02-04 | Earlens Corporation | Round window coupled hearing systems and methods |
CN102598715B (en) | 2009-06-22 | 2015-08-05 | 伊尔莱茵斯公司 | optical coupling bone conduction device, system and method |
US8715154B2 (en) | 2009-06-24 | 2014-05-06 | Earlens Corporation | Optically coupled cochlear actuator systems and methods |
EP2503738A4 (en) * | 2009-11-18 | 2015-09-30 | Nec Corp | Relay device, relay method, and program |
US8542578B1 (en) | 2010-08-04 | 2013-09-24 | Cisco Technology, Inc. | System and method for providing a link-state path to a node in a network environment |
EP3758394A1 (en) | 2010-12-20 | 2020-12-30 | Earlens Corporation | Anatomically customized ear canal hearing apparatus |
US8966187B2 (en) | 2011-12-01 | 2015-02-24 | International Business Machines Corporation | Flexible replication with skewed mapping in multi-core chips |
JP5954338B2 (en) * | 2014-01-14 | 2016-07-20 | 横河電機株式会社 | Instrumentation system and maintenance method thereof |
US10034103B2 (en) | 2014-03-18 | 2018-07-24 | Earlens Corporation | High fidelity and reduced feedback contact hearing apparatus and methods |
WO2016011044A1 (en) | 2014-07-14 | 2016-01-21 | Earlens Corporation | Sliding bias and peak limiting for optical hearing devices |
US9924276B2 (en) | 2014-11-26 | 2018-03-20 | Earlens Corporation | Adjustable venting for hearing instruments |
US10303637B2 (en) | 2015-08-20 | 2019-05-28 | Toshiba Memory Corporation | Storage system including a plurality of storage devices arranged in a holder |
US10292601B2 (en) | 2015-10-02 | 2019-05-21 | Earlens Corporation | Wearable customized ear canal apparatus |
US11350226B2 (en) | 2015-12-30 | 2022-05-31 | Earlens Corporation | Charging protocol for rechargeable hearing systems |
US10492010B2 (en) | 2015-12-30 | 2019-11-26 | Earlens Corporations | Damping in contact hearing systems |
US20170195806A1 (en) | 2015-12-30 | 2017-07-06 | Earlens Corporation | Battery coating for rechargable hearing systems |
US10365981B2 (en) | 2016-08-19 | 2019-07-30 | Samsung Electronics Co., Ltd. | Adaptive multipath fabric for balanced performance and high availability |
CN109952771A (en) | 2016-09-09 | 2019-06-28 | 伊尔兰斯公司 | Contact hearing system, device and method |
WO2018093733A1 (en) | 2016-11-15 | 2018-05-24 | Earlens Corporation | Improved impression procedure |
WO2019173470A1 (en) | 2018-03-07 | 2019-09-12 | Earlens Corporation | Contact hearing device and retention structure materials |
WO2019199680A1 (en) | 2018-04-09 | 2019-10-17 | Earlens Corporation | Dynamic filter |
US11734131B2 (en) * | 2020-04-09 | 2023-08-22 | Micron Technology, Inc. | Memory device having redundant media management capabilities |
CN111879310A (en) * | 2020-07-24 | 2020-11-03 | 闽江学院 | Crowd emergency evacuation simulation method based on invasive weed optimization algorithm |
US11573718B2 (en) * | 2021-02-12 | 2023-02-07 | Western Digital Technologies, Inc. | Disaggregation of control path and data path |
US11593223B1 (en) | 2021-09-02 | 2023-02-28 | Commvault Systems, Inc. | Using resource pool administrative entities in a data storage management system to provide shared infrastructure to tenants |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4371754A (en) * | 1980-11-19 | 1983-02-01 | Rockwell International Corporation | Automatic fault recovery system for a multiple processor telecommunications switching control |
DE3382005D1 (en) * | 1982-08-25 | 1991-01-03 | Nec Corp | DATA TRANSFER DEVICE FOR RINGE TRANSMISSION SYSTEM. |
JPH0618377B2 (en) * | 1983-09-08 | 1994-03-09 | 株式会社日立製作所 | Transmission system |
EP0148297B1 (en) * | 1984-01-09 | 1993-12-15 | Hitachi, Ltd. | Synchronous decentralized processing system |
US4958273A (en) * | 1987-08-26 | 1990-09-18 | International Business Machines Corporation | Multiprocessor system architecture with high availability |
US5200051A (en) * | 1988-11-14 | 1993-04-06 | I-Stat Corporation | Wholly microfabricated biosensors and process for the manufacture and use thereof |
JPH0394321A (en) * | 1989-06-21 | 1991-04-19 | Hitachi Ltd | Duplex shared dasd control method and shared memory device |
US5003531A (en) * | 1989-08-11 | 1991-03-26 | Infotron Systems Corporation | Survivable network using reverse protection ring |
US5016243A (en) * | 1989-11-06 | 1991-05-14 | At&T Bell Laboratories | Automatic fault recovery in a packet network |
US4993015A (en) * | 1989-11-06 | 1991-02-12 | At&T Bell Laboratories | Automatic fault recovery in a packet network |
US4999829A (en) * | 1989-11-06 | 1991-03-12 | At&T Bell Laboratories | Automatic fault recovery in a packet network |
US5212785A (en) * | 1990-04-06 | 1993-05-18 | Micro Technology, Inc. | Apparatus and method for controlling data flow between a computer and memory devices |
US5140592A (en) * | 1990-03-02 | 1992-08-18 | Sf2 Corporation | Disk array system |
US5155845A (en) * | 1990-06-15 | 1992-10-13 | Storage Technology Corporation | Data storage system for providing redundant copies of data on different disk drives |
JPH04126423A (en) * | 1990-09-17 | 1992-04-27 | Omron Corp | Data processing system |
US5168443A (en) * | 1990-09-26 | 1992-12-01 | Honeywell Inc. | Method for providing redundancy of a high speed pulse input I/O processor |
JP2743606B2 (en) * | 1991-04-11 | 1998-04-22 | 三菱電機株式会社 | Array type recording device |
JP3120157B2 (en) * | 1991-07-08 | 2000-12-25 | 株式会社日立製作所 | Loop logical channel control method |
JP2777301B2 (en) * | 1992-01-07 | 1998-07-16 | 三菱電機株式会社 | Recording device |
WO1993018456A1 (en) * | 1992-03-13 | 1993-09-16 | Emc Corporation | Multiple controller sharing in a redundant storage array |
JPH06303248A (en) * | 1993-04-19 | 1994-10-28 | Hitachi Ltd | Looped bus system |
US5617425A (en) * | 1993-05-26 | 1997-04-01 | Seagate Technology, Inc. | Disc array having array supporting controllers and interface |
US5548711A (en) * | 1993-08-26 | 1996-08-20 | Emc Corporation | Method and apparatus for fault tolerant fast writes through buffer dumping |
US5515501A (en) * | 1994-01-21 | 1996-05-07 | Unisys Corporation | Redundant maintenance architecture |
US5485576A (en) * | 1994-01-28 | 1996-01-16 | Fee; Brendan | Chassis fault tolerant system management bus architecture for a networking |
ATE187294T1 (en) * | 1994-03-08 | 1999-12-15 | Excel Switching Corp | TELECOMMUNICATION SYSTEM WITH IMPROVED REDUNDANCY |
US5544330A (en) * | 1994-07-13 | 1996-08-06 | Emc Corporation | Fault tolerant interconnect topology using multiple rings |
DE69521101T2 (en) * | 1994-10-31 | 2001-10-18 | Ibm | Shared virtual disks with application-transparent recovery |
US5694615A (en) * | 1995-06-26 | 1997-12-02 | Hewlett Packard Company | Storage system having storage units interconnected to form multiple loops to provide simultaneous access from multiple hosts |
US5729763A (en) * | 1995-08-15 | 1998-03-17 | Emc Corporation | Data storage system |
US5922077A (en) * | 1996-11-14 | 1999-07-13 | Data General Corporation | Fail-over switching system |
-
1996
- 1996-11-14 US US08/749,311 patent/US5922077A/en not_active Expired - Lifetime
-
1997
- 1997-10-08 WO PCT/US1997/018522 patent/WO1998021657A1/en active IP Right Grant
- 1997-10-08 EP EP97910942A patent/EP0938705B1/en not_active Expired - Lifetime
- 1997-10-08 JP JP52256798A patent/JP3271669B2/en not_active Expired - Fee Related
- 1997-10-08 CA CA002264050A patent/CA2264050A1/en not_active Abandoned
- 1997-10-08 AU AU48200/97A patent/AU4820097A/en not_active Abandoned
- 1997-10-08 DE DE69715443T patent/DE69715443T2/en not_active Expired - Lifetime
-
1998
- 1998-06-26 US US09/105,064 patent/US6128750A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006526849A (en) * | 2003-06-05 | 2006-11-24 | インテル コーポレイション | Memory channel with bit lane failover |
Also Published As
Publication number | Publication date |
---|---|
AU4820097A (en) | 1998-06-03 |
EP0938705A1 (en) | 1999-09-01 |
DE69715443D1 (en) | 2002-10-17 |
DE69715443T2 (en) | 2003-08-07 |
EP0938705B1 (en) | 2002-09-11 |
US6128750A (en) | 2000-10-03 |
CA2264050A1 (en) | 1998-05-22 |
US5922077A (en) | 1999-07-13 |
JP3271669B2 (en) | 2002-04-02 |
WO1998021657A1 (en) | 1998-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000505223A (en) | Fail-over switching system | |
EP0169208B1 (en) | Self-routing packet switching network | |
JP2770936B2 (en) | Method of creating communication network and communication channel | |
JP2713605B2 (en) | Ring network switching control method | |
JPS5941031A (en) | Dural path bus construction for mutual connection of computer | |
US4905229A (en) | Local area communication network | |
JP2010510741A (en) | Communication system having master / slave structure | |
RU2117405C1 (en) | Communication system | |
JPH0732392B2 (en) | Exchange method | |
EP3750059B1 (en) | Server system | |
JPH07112200B2 (en) | Neutral monitoring system and method for bus control | |
WO2002033561A2 (en) | Switching unit for connecting arbitrated loop | |
JPH0758965B2 (en) | Network system | |
JP3140798B2 (en) | Communication traffic control method between processors | |
JPH03178234A (en) | Transmission system for duplex transmission line | |
KR930002775B1 (en) | Duplex structure signal transfer point system for common channel signalling system no.7 | |
JP3541486B2 (en) | Broadcast connection control method | |
JPH06152618A (en) | Computer system | |
JPS63296534A (en) | Directional path establishing system | |
JPH04157896A (en) | Multi-ring bus system for exchange | |
JPH0583018B2 (en) | ||
JPH05158840A (en) | Frame repeating communication processing system | |
JPS5858629A (en) | Bus switching system | |
JPH04310046A (en) | Communication path revision control method | |
JPH0323736A (en) | Bidirectional multidrop type transmission system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |