JP2000354043A - Atmセル組立・分解装置 - Google Patents
Atmセル組立・分解装置Info
- Publication number
- JP2000354043A JP2000354043A JP16300499A JP16300499A JP2000354043A JP 2000354043 A JP2000354043 A JP 2000354043A JP 16300499 A JP16300499 A JP 16300499A JP 16300499 A JP16300499 A JP 16300499A JP 2000354043 A JP2000354043 A JP 2000354043A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- data
- atm
- atm cell
- stm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
L1を採用するATMセルの組立及び分解を行うATM
セル組立・分解装置に関し、セルの組立及び分解時にお
いて高速メモリを不要としメモリ規模の縮小を図り、セ
ル組立時の相互衝突を自動的に回避し、リアルタイム性
の要求される通信呼には一定遅延条件を確保し多元速度
呼に対してはセル組立の分散化によるバースト発生を抑
える。 【解決手段】 セル組立装置はSTMデータをフレー
ム周期で蓄積するデータバッファと書込手段と読出手段
とを有し、セル分解装置はATMデータをATMセル到
着毎に蓄積するデータバッファと書込手段と読出手段と
を有し、STMのリアルタイム通信呼は対応する特定の
周期セルスロット、多元速度呼は連続する多元数のST
Mタイムスロットと共用のセルスロットを使って通信を
行う。
Description
げ技術であるSDH(Synchronous Digital Hierarchy)
を多重化積み上げのハイアラーキとして基幹通信網を構
成している既存のSTM(Synchronous Transfer Mode)
網と、ATM(Asynchronous Transfer Mode)セル転送技
術を基本とする今後のATM網との間で相互接続時に用
いられる多重化インタフェースによるATMセル組立・
分解装置に関する。
タフェースにおいて音声を中心とする64kbps情報
や64kbpsの整数倍の多元速度データが混在して多
重化されている場合に、任意時点からの呼の発生に対し
て、ATMセル組立時のセル間の相互衝突を自動的に回
避すると同時に、多元速度データに対するATMセル送
出タイミングの負荷分散を図る、装置の高速化とメモリ
規模の逓減を実現しLSI化に適した、STM網とAT
M網間接続用の多重化インタフェースによるATMセル
組立・分解装置に関する。
る為のATMセル組立・分解装置に適用イメージを示
す。
装置は、STM網側のTDM交換機とATM網側のAT
M交換機との間に配置され、通常は、同じ局舎の中で、
STM網側の通信サービスのチャネル単位で交換接続を
行っているTDM交換機と、通信サービス単位でATM
セルの交換を行っているATM交換機の間に必要な通信
データ間のフォーマット変換装置として利用される。
解装置と適用分野の対応に示す如く、ATMセル組立・
分解装置は、図30のAAL(ATM Adaptation Layer)
の下位層部分を占めるSAR(Segmentation and Reass
embly)機能を、セルの連結管理や誤り制御、上位レイヤ
の情報伝送フレームのフレーム開始位置ポインタ情報伝
達等を行うCS(Convergence Sublayer)機能と協調しな
がら果たしておりATM通信における基本的な機能要素
の一つである。
には、ATMに載せる通信データの種類に応じて、AA
L1からAAL5まで、4種類のクラス分けが定義され
ているが、本発明におけるSTM網側からのデータは、
いわゆるCBR(Constant Bit Rate)と称する定速度の
情報、即ち、同期64kbpsまたはその整数倍の多元
速度データを対象としており、多重化インタフェースに
おけるAAL1相当のATMセル組立・分解インタフェ
ースを実現する装置に分類される。
技術をベースとする既存通信網から新規技術をベースと
する新規通信網に移行して行く過程で、既存設備の活用
に加えて既存網と新規網の間の相互接続は必須の課題と
なる。
み上げ構成法として、音声1CH相当の64kbpsの
整数倍の速度を積み上げる方式をとっており、高次群は
155.520MbpsのSTM1または、51.84
0MbpsのSTM0を基本の束とし、STM1の整数
倍で積み上げを行う、網同期によるSTM(Synchronou
s Transfer Mode)技術を基本とする、SDH(Synchrono
us Digital Hierarchy) による階層多重化ハイアラーキ
によって網構築が進められている。
32にSTM1のフレーム構成をしめす。
既存のスタッフ同期による低次群のPDH(Pleciochro
nous Digital Hierarchy) 網のハイアラーキを吸収しつ
つ、将来、広帯域サービスを提供するATM網への移行
も意識した多重化構成となっている。
では、高次群の多重積み上げや国際接続の際などで最も
基本となる多重化速度であり、日本・北米のハイアラー
キの場合は、64kbps換算で24×4×21即ち2
016CHを多重化することが出来、将来は家庭までB
−ISDNサービスが導入される場合の基本速度として
も期待されている。
Mフレーム)は、図32に示す如くこれまでのトラフィ
ックの中心である音声の帯域の2倍の8kHz(125
μs)のサンプリング周期を基本とする構成となってい
る。バーチャルコンテナVC1部分には、260×9=
2340バイト分の情報を1フレームに載せて送ること
が出来る。このSTMフレームにおけるバイト単位の基
本時間幅を以下タイムスロットと呼ぶ。
る28.8kbpsや、56kbpsのデータ転送サー
ビス、ISDNの64kbpsサービス、携帯電話やイ
ンターネットで使われている5.6kbps〜8kbp
sの高能率圧縮音声の通信サービスもこの64kbps
の通信速度に変換されてのせて送られる。また、高速デ
ジタル専用線などもその提供サービスは64kbpsの
整数倍の速度を基本として提供されている。
ス技術の進展の結果、現在のTDM交換機の中で、ST
M1の多重化フレームを、TDM交換の基本の束として
一般的に使うケースも増えている。
ービスを高品質で柔軟に提供する事を目的とし、STM
1相当の155.520Mbpsを主な転送速度とする
セル転送によるATM(Asynchronous Transfer Mode)
技術を基本とする、ATM網の構築も、現在は、ATM
専用網を利用したイントラネット等の形で導入が進んで
おり、今後は、公衆移動通信網や一般加入者系などへの
本格的な導入が期待されている。
網に接続されているユーザ同士が網を跨がって自由に通
信サービスを受けられるようにする為に、既存のSTM
網と新設のATM網との相互接続が必要となる。
基本速度とする既存のSTM網と、155.520Mb
psの速度での53バイトのATMセル転送を基本技術
とするATM網を、将来のサービスの発展への対応も十
分に考慮しつつ、通信品質も保ちながら、簡単な回路構
成で経済的に相互接続を行う技術、LSI化に適した装
置の高速化と経済化を実現するATMセル組立・分解装
置が求められている。
仕組について概要を述べ、従来技術によるATMセル組
立・分解装置についてさらに詳細に説明する。始めにセ
ル組立装置について、次にセル分解装置の順で説明す
る。
ATMセルの構成に、ATMセルのヘッダ部の詳細を含
む基本セル構成の説明図を示す。又、図34の64kb
ps呼を対象としたAAL1用ATMセル組立・分解の
仕組み、図35の従来のATMセル組立装置の構成、図
36の従来のATMセル組立装置におけるセル組立の説
明図に、従来のATM化装置の基本構成図と、ATMセ
ル組立・分解の様子を示す。
Mヘッダ部分であり,各々の機能は図に示す如く、VP
I(Virtual Path Identifier) は交換ノード間接続にお
ける仮想的な通信の束即ちパスの論理的な識別番号で、
VCI(Virtual Channel Identifier)は、このパスの中
のどのチャネルを使うかを示す論理的な識別番号、PT
I(Payload Type Identifier) はペイロード部分にのる
データの種別を、CLP(Cell Loss Priority)は、交換
接続における輻輳待ち行列形成においてオーバフロー発
生時、セルを優先的に廃棄しても良いことをネットワー
クに指示する為の制御ビット、HEC(Header Error Co
ntrol)はヘッダ部分の誤り検出と訂正の為の誤り制御ビ
ットを意味する。
では、ATMペイロード48バイト中、1バイトは、図
28の本発明のATMセル組立分解装置と適用分野の対
応で説明したCS機能を果たす為のものである。即ち、
ATMセルの受信側での組立時にSTMフレーム同期ポ
インタの周期的な送信等を指示するCSI(Convergence
Sublayer Indication) に1ビット、ATMセルのシー
ケンス番号の連続性を確保しATMセルの順序付けなど
を行う為のSC(Sequence Count)に3ビット、CSIと
SCの組として定義されるSN(Sequnce Number) の伝
送誤り修復の為のSNP(Sequence Number Protection)
に4ビットで計1バイトがSAR PDUヘッダとして
常時使われている。したがって、実際にSTM側からの
データを載せて送れるのは、常時は、47バイト分のS
AR PDU(Protocol Data Unit)で示されるペイロー
ドの部分である。
載せて伝送する上で、冗長度を省く為に、ATMセル上
には、STMフレームのセクションオーバヘッド情報等
は、のせて送られない。
期関係を維持しないで、ATMセル組立・送出を行う6
4kbpsの整数倍の多元速度呼(以下多元呼)による
通信呼に対しては、STMフレーム情報が失われてしま
う。
S(Convergence Sublayer )機能の一環で、ATMセル
からSTMフレームに戻す為に、STMフレームのフレ
ーム同期を確保する機能が必要となり、SNで示される
8セル周期毎に、STMフレームの先頭位置を示す為の
ポインタ情報を送る必要がある。この結果、8セル毎
に、このポインタ情報でペイロード部の情報がさらに1
バイト食われ周期的にSAR PDU部分は、46バイ
トとなる。
は、この周期構造を意識する必要があるが、説明の簡単
化の為に、本発明の説明においては、基本的には、AT
Mセルの組み立て・分解は全て、47バイトのペイロー
ドとして説明を行う。
る場合も、本発明において制御パラメータの指定を周期
的に変えるだけで、回路等の変更なしに簡単に対応出来
ることを最後にまとめて説明する。
L1用ATMセル組立・分解の仕組みに示す如く、音声
を主とする64kbsのデータの場合は、必ず125μ
s周期で1バイトのデータとして送られて来る。ATM
セルを組立てる為には、47バイト分の64kbpsデ
ータが必要な為、64kbpsデータが47バイト分到
着する迄、図35の従来のATMセル組立装置の構成に
示すセル化部のセル化バッファに、到着する64kbp
sデータを、その都度バイト単位で蓄える。
多重化されて送られて来た64kbps呼を分離し、各
チャネルに対応したセル化バッファにデータを蓄積す
る。47バイト分の音声データが蓄積された時点で、セ
ル化部のバッファ制御部は、ATMセルのペイロード部
に蓄積された47バイト分のデータを載せ、ATMヘッ
ダ部5バイト+CS機能用1 バイト+ATM交換機のス
イッチ内部処理の為に例えば1 バイト、合計7バイトの
ヘッダを付け、54バイトのATMセルに組み立てた
後、コントローラに通知し、コントローラは当該ATM
セルをMUX部で選択し多重ATMとしてATM網側の
ATM交換機に送り出す。
イトを1バイトとしているが、例示であり、交換機内部
処理用に、さらに、大きな付加バイト数を用いるケース
も見受けられる。この場合、交換機の内部処理用のAT
Mセルサイズも変化する。
のペイロード部には、通信データが47バイト分載って
いる為、一旦セル分解バッファにペイロードを1 バイト
ずつ分解して蓄えた後、125μs毎に、STMフレー
ムの対応するタイムスロットで周期的に読みだされ送り
出される。
末でも同じ機能が必要とされ、図34に示す如く、AT
Mセルにまとめて送られて来た47バイト分の音声デー
タは125μs毎の1バイトデータとして再生され、復
号化されて音声となる。
bps情報を対象とした場合には、ATMセル組立の過
程で、必ずセル組立て待ちの遅延時間、Tc=47×1
25μs=5.875msが必要となる。
STM1の基本フレームを47ケ束ねたフレームを以下
セル化基本フレームと呼ぶこととする。
の構成におけるセル組立の説明図を基に、先ず基本とな
る64kbpsデータを対象にした、多重化インタフェ
ースによるATMセル組立の様子を説明する。
に対して、STM1の1フレーム上に、64kbpsの
速度相当の1バイトを基本タイムスロットとして、日米
の標準的なハイアラーキ例では、既述の如く、最大で2
016個の64kbpsチャネル相当分のデータが流れ
て来る。
(以下64kbps呼)の発生に応じて空きのタイムス
ロット1ケが当該チャネルに対して割り当てられる。A
TMセル組立装置は、STM1の当該タイムスロットを
通じて伝送されてくるバイト単位の64kbpsデータ
を、当該タイムスロットに割り当てられたセル化バッフ
ァに対して、STMフレーム毎に、順次蓄積する。47
バイトのデータが蓄積された47STMフレーム後の時
点で、データを読み出し、7バイトのATMヘッダ情報
を付加してATMセルに組み立て、ATM網側のATM
交換機に送る。
した場合には、別の空いているSTM1のタイムスロッ
トに割り当てられた64kbpsデータが周期的に送ら
れてくるが、この新たに割当てたSTM1のタイムスロ
ットに対応づけられた空きのセル化バッファを使い、同
様に、64kbpsデータのATMセル組立が行われ
る。
ランダムであるから、図36に示す如く、殆ど同時に隣
接するSTM1のチャネルで通信が開始された場合に
は、47フレーム後のATMセル組立時点もオーバラッ
プし、ATMセル間の相互衝突が発生し、ATMセルの
並べ替えが必要となる。この為には、複数のATMセル
化バッファの組立状況に応じた複雑な制御が必要とな
る。
の呼の場合は、STM1のタイムスロット数は、複数、
必要となる。この為、多重化インタフェースによるバイ
ト多重を相互接続インタフェースの基本とする従来技術
では、64kbps呼用に使っていない空きのタイムス
ロットを複数個組み合わせて必要なNケ分のタイムスロ
ットを確保し、多元呼の通信が行われている。
対するATMセルの組立に示す如く、64kbpsの整
数倍Nの通信速度の多元速度呼の場合のセル組立て待ち
時間は、〔47/N〕×125μsとなる。ここで、
〔x〕は、xの少数点以下の数値を切り上げた整数を意
味する。図37では、多元数N=3の場合を、64kb
ps情報チャネルと一緒に例示している。
程、STMフレームあたりに送られて来るバイト数も増
える為、セル化の為に必要な待ち時間は短縮され、多元
数Nが47(伝送速度で3.008Mbps)以上にな
るとセル組立て待ちの時間は、STMフレーム以下とな
る。
多元呼データのセル化バッファへの書き込み手順フロー
図に示す如く、セル化バッファへの書込の過程では、S
TMフレームの複数のタイムスロットに分散して送られ
て来た同一チャネルのデータを、当該チャネルに対応付
けられたアドレスのセル化バッファに書き込む必要があ
り、一つのタイムスロットのデータが到着する都度、当
該タイムスロットが割り当てられたチャネルに対応する
セル化バッファのアドレスを知る必要がある。
バッファへの書込の仕組みに示す如く、当該タイムスロ
ットのデータが到着し書込制御部に蓄積されセル化バッ
ファに書き込む順番になると、まず、当該タイムスロッ
トに対応して設けられたTS/CH変換メモリから当該
タイムスロット番号に割り当てられた当該多元呼用のチ
ャネル番号、次いで、セル化アドレス制御メモリによっ
てこのチャネル番号に対して割り振られたセル化バッフ
ァアドレスを知る。
スに基づいて当該セル化バッファへ当該タイムスロット
の受信情報の書込みが行われる。
御メモリは、一体で一つの制御メモリを構成しており、
チャネル番号毎のテーブル値として、セル化バッファア
ドレスや、ATMセル組立に必要なセルヘッダ情報が保
持されている。
対するセル化バッファアドレスの読出しは1サイクルで
行われる。
セル化バッファアドレスの読出と、このセル化バッファ
アドレスに対応したセル化バッファへの書込の2サイク
ルの処理が必要となる。
は、8/155.520Mbps=51nsであり、こ
の時間長の間に、図38の従来技術によるSTMデータ
のセル化バッファへの書込手順フロー図のフローを、図
39の従来構成によるセル化バッファへの書込の仕組み
を使って実行する為に、割当タイムスロットに対するセ
ル化バッファメモリのアドレス読出とセル化バッファメ
モリに対する書込の2回のアクセスサイクルが必要とな
る。
アであり、多重化インタフェースの如く、多数のバッフ
ァメモリが必要なセル化組立装置では、LSI規模やメ
モリコストの増大、消費電力の増大の要因となってい
る。
説明する。
に、従来技術によるATMセル分解装置の具体例を示
す。
制御部は、ペイロード抽出用バッファを兼ね、ATMセ
ルのペイロード部をSTMフレームのタイムスロット番
号に対応したアドレスを有するセル分解用バッファにバ
イト単位で書き込む際の書込先アドレスの指定制御を行
う。書込制御テーブル部は、セル書込制御部で上記書込
制御を行う為に必要な書込アドレス指定制御用の制御情
報を格納する。
をSTMフレーム毎に割り当てられたタイムスロットの
アドレスに多元数ずつ分解して一時格納する。
ッファからSTM用タイムスロットデータをアドレス順
に読みだし、図32のSTM1のフレームの構成に示し
たセクションオーバヘッドなどの所定のデータを追加
し、STMフレームとして送り出す。
ATMセルのチャネル番号VPI/VCIに対応したア
ドレスの書込制御テーブルを参照し、当該ATMセルの
多元度分の、当該ATMセルを分解すべき宛て先の、S
TM1のタイムスロット番号を知り、当該ATMセルの
ペイロード部のデータを、STM1フレームの各チャネ
ル番号に対応したアドレスのセル分解用バッファに蓄積
する。
STMフレームのタイムスロット順に並んだバッファメ
モリからなるSTMデータ読出制御部に格納する前に、
格納すべきSTMフレームの対応するタイムスロット番
号TS#として、TS#5、TS#90 、TS#150を書込制御テー
ブルから知り、セル分解用バッファのタイムスロットに
対応したアドレスに順次書き込む。
レス順に周期的に読み出すことによって、STMフレー
ムに多重化されたデータをSTM網側に送りだす。
番号順のアドレス順にセル分解用バッファ部を読み出し
ながら、STMフレームのセクションオーバヘッドなど
の必要な付加処理を行ってSTMデータとして送り出
す。
返す元のデータが復元されて、STM網側のTDM交換
機に送られる。
置では、ATMセル分解用に用いられるバッファメモリ
からバイト単位で所定のSTMフレームへ分解するため
にバッファメモリにデータの読み出し書込を行う為に許
された時間は、STM1フレームの1バイト相当分の時
間即ち51nsであり、この時間に、異なるメモリに対
する読出しと書込みの2サイクルの処理を行う必要があ
り、ATMセル組立の場合と同様に、メモリとして高速
メモリが必要となり、メモリ規模増大、消費電力の増
大、装置のコストアップの要因となっていた。
従来構成技術によるSTM網とATM網間の接続に必要
な従来構成によるATMセル組立・分解装置に於いて
は、 1).任意の時点で発生し、消滅する音声を中心とする6
4kbps呼データと多元速度データの多重化インタフ
ェースによるATMセルの組立処理に於いて、ATM化
フレーム上でのATMセル同士の衝突回避の為の複雑な
制御が必要となっていた。
は、当該多元呼に対する割当タイムスロットとセル化バ
ッファ又はセル分解用バッファのアドレスとの対応をと
る為に、ATMセル組立時の書き込みアドレス読み出し
とデータの書き込み、及び、セル分解時にも書き込みア
ドレス読み出しとデータの書き込みの2サイクルの処理
を1タイムスロット分の51nsで行う必要があり、メ
モリ規模の増大やメモリの高速化の為の消費電力増大な
どの問題を生起していた。
決することである。 課題(1).多元呼に対してはSTMフレームの1タイムス
ロット51nsの間に2回のサイクルでデータを読み書
き処理をしないで済み、高速メモリを不要とする。 課題(2).メモリ規模の削減による消費電力の削減を実現
する。 課題(3).STM網とATM網の接続時に於いて、ATM
セル組立時におけるATMセル同士の衝突を自動的に回
避し、衝突回避の為の複雑な制御を不要とする。 課題(4).多元呼に対するATMセルのバースト発生を抑
え、ATM網に対する負荷の分散化を図る。
適したATMセル組立・分解装置を提供する。
(1)〜課題(4)の解決手段、ATMセル分解装置で
は、とくに課題(1)〜課題(2)の解決手段が必要と
なる。
着想ポイントに付き、簡単に説明する。
術の問題点を再度整理すると、 (1).STMのタイムスロットが複数必要な多元呼の
場合には、従来技術ではバイト多重のSTMフレーム構
成を前提としている為、同じチャネルのデータがSTM
フレーム中の複数の離散したタイムスロットを使って送
信及び受信が行われる。
TMセル分解の場合も、一度この離散したタイムスロッ
ト位置に相当するデータバッファ(セル化バッファ、セ
ル分解用バッファ)のアドレス位置を確認した後でない
と、データバッファへの書込が行えない。 (2).ATMセル組み立ての場合には、STMフレー
ム側から送られて来た通信データがATMセル組み立て
用のペイロード数分だけ蓄積される都度、ATMセルの
組み立てを行っている。
データの開始時点によって定まり、隣接してきたSTM
データに対するATMセルの衝突回避操作が必然的に要
求され、回避処理が複雑となっている。
事によって、課題1〜課題3が解決され、その際、課題
4を含めて解決を図ることが、ATMセル組立装置のA
TM網側との接続性能維持上から要求される基本要件と
なる。
TMセル組立・分解装置では、STM網との多元呼の送
信・受信の接続インタフェースに関しては、従来技術の
如く多重伝送インタフェースを前提としたSTMフレー
ム中のバイト単位の離散した多元数個のタイムスロット
を使うのでなく、STMフレーム中の多元数個の隣接し
たタイムスロットを使うことにする。
要な多元呼に対しては、STMフレームの連続するタイ
ムスロットを使うように定めることによって、多元呼が
使っているタイムスロットは、先頭のタイムスロットか
ら連続した多元数個のタイムロットであることが最初か
ら明らかとなる。
TMデータをセル化バッファに書き込みペイロードデー
タを蓄積する場合のセル化バッファアドレス参照、AT
Mセルを多元数のバイト単位で分解してセル分解用バッ
ファに書き込む場合のセル分解用バッファアドレス参照
の処理が不要となる。
書込は1サイクルで行う事が可能となり、高速メモリは
不要となり、メモリ規模も削減出来、課題(1)〜課題
(2)の解決を図ることができる。
明のATMセル組立装置では、ATMセルの組立を、従
来技術の如く、通信呼の開始時点を基準にし、ペイロー
ド用のデータがセル化バッファに蓄積される不特定の時
点を待って受動的に行う方式でなく、予め定めたタイミ
ングで能動的に行う方式にする。
ロード数倍即ちSTMフレームの47倍のフレームをA
TMセル組立の為のセル化基本フレームとし、このセル
化基本フレームを、ATMセルの時間幅で時間量子化し
たセルスロットを定め、このセルスロットのタイミング
を使って、ATMセルの組立・送出を行う。
されたセルスロットを使って、セルスロットの時間順
に、セルスロットに対応するセル化バッファのデータを
必要数分読出すことによって行われる。
簡単に述べると、64kbps呼の如く、音声などリア
ルタイム性の要求される通信呼に対しては、ATMセル
組立・送出は、セル化基本フレームの周期で繰り返すS
TMフレームの当該通信呼に対応するタイムスロット番
号と1対1に対応した番号のセルスロットを使って行わ
れる。
TMセルは、STM網から送られて来たSTMデータと
同じ時間周期性を維持することが出来、ATMセル組立
の過程でも遅延揺らぎなどは発生せず、受信端末におい
て、元の音声信号等に戻した場合の信号対雑音比の劣化
を最小限に抑えることが可能となる。
通信などに使われる多元呼に対するATMセル組立・送
出は、前記リアルタイム性の要求される通信呼が使って
いないセルスロットを多元呼が共用し、セル化バッファ
にペイロードデータが蓄積された時間順の多元呼が使う
ルールとする。
セルスロット以外では、ATMセルの組立・送出は行わ
れない為に、ATMセルの相互衝突は、自動的に回避さ
れ、複雑な衝突回避処理は不要となり、課題(3)の解
決が図られる。
ットを全ての多元呼が共用して使い、セル化バッファに
ペイロードデータが蓄積完了した順番の多元呼の順に、
ATMセル組立・送出を行う事により、相互衝突回避が
行われると同時に、同じ、多元呼に対するATMセルの
発生時点の分散化も実現される。これによって、課題
(4)の解決も図られている。
説明を行う。
ル分解装置の順に説明する。
の本発明のATMセル組立装置の原理構成図、図2の本
発明のSTMフレームとセル化基本フレームの関係、図
3の本発明のSTMフレームのタイムスロットとセル化
バッファとセルスロットの対応関係、図4の本発明のA
TMセル組立の基本手順を示し、ATMセル分解装置に
関し、図5の本発明のATMセル分解装置の構成、図6
の本発明のATMセル分解の基本手順に本発明の基本原
理を示す。
について簡単な説明を行う。
Mデータからセクションオーバヘッド等の余分な情報を
除いて、ペイロード部分のタイムスロットデータをST
Mフレーム順、タイムスロット番号順に、セル化バッフ
ァの対応するアドレスに書き込みを行う。
タに応じた周期的な番号順、タイムスロット番号順にア
ドレス付与を行ったバッファメモリで、セル組立用のペ
イロードを一時的に蓄積する。
ら、一定の読み出しルールに従って、ATMセル用のペ
イロードデータを読み出し、ATMセルヘッダを付加し
て、ATMセルとして組立・送出を行う。
対象とするセルスロットに対応するSTMデータのタイ
ムスロットに関し、通信開始情報、多元数等の情報やA
TM組立の為のATMヘッダ情報等を保有しており、A
TMセル組立部は、この情報を基に、セル組立の制御を
行う。
準備が完了した順番のセル化バッファアドレスが論理的
なFIFO(First In First Out) 待ち行列を構成して
おり、セルスロットが多元呼用に割当てられている場合
に、この多元テーブルを利用することによって、ATM
セル組立部は、待ち行列の先頭のセル化バッファアドレ
スのデータをATMペイロードとして簡単に読みだして
来ることが出来るようになる。
信チャネルに対応した通信の開始、終了、使用タイムス
ロット、多元数情報などの必要なトラフィック情報を受
け取り、セル化テーブルの更新や多元テーブルの更新制
御を行う。
カウンタクロックやタイムスロットカウンタクロック、
セル化基本フレームクロックやセルスロットカウンタク
ロック、セル化バッファからのペイロードデータの読出
に必要な読出クロック等、各部の機能実現に必要な各種
クロックの発生を行う。
ァにSTMデータを書込み、ATMセル組立部がセル化
テーブル、多元テーブルの情報を基に、セル化バッファ
を読み出し、ATMセル組立が行われる。
ル化基本フレームの関係は、セルスロットとセル化基本
フレーム、STMフレームの関係、及び、本発明で採用
しているセルスロットの割当て実施例を示す。
270×47/54=2115に相当するセルスロット
があることが分かる。又、STM1のフレームには、既
述の如く、日米のSTM多重化ハイアラーキでは64k
bps換算で、2016チャネル分のデータが送られて
来る。
1フレームあたりに多元呼の共用利用を意図して1ケの
空きセルスロットを設けたとしても、さらに、余りのセ
ルスロットを多元呼用の共用空きスロットとして使い、
多元呼に対するATMセル組立待ち時間を短縮する事が
出来る。
ロットとセル化バッファとセル化スロットの対応関係
は、STMフレームのタイムスロット番号TS#とセル
化バッファのアドレス番号CB#、セル化基本フレーム
のセルスロット番号CS#との対応関係を示す。
スロット番号TS#とセル化バッファのバッファアドレ
ス番号CB#とは、1対1に対応させる様にし、セル化
基本フレームにおいて64kbps呼の場合は、ATM
セルスロット番号CS#も又セル化バッファアドレス番
号CB#と1対1に対応させる。
られた多元呼用共用セルスロットC2、C3は、全ての
多元呼が共用して使うこととする。
ムスロット番号をセル化バッファアドレス番号の代わり
に使うこととする。
は、通信開始直後から、ATMセル組立迄の基本手順を
示す。
セル組立手順を通信開始から終了まで追った様子をしめ
す。また、図4で、64kbps呼の場合には、セル化
テーブルの参照は行うが、多元テーブルの参照は不要の
ため行われない。
スロット毎に周期的に書き込まれたデータを、セルスロ
ットの順番に、セルスロットに対応するタイムロットの
データの属性に応じて、セル化テーブル、多元テーブル
を参照しながらペイロードデータの読み出し制御、AT
Mセル組立・送出が行われている。尚、さらに詳しい説
明は実施例で行う。
で、ATMセル書込制御部は、ATMセルを書込制御テ
ーブルに従ってSTMフレームのタイムスロット順のア
ドレスバッファに多元数の単位で分解して書き込みを行
う。STMデータ読出制御部は、この書き込まれたデー
タをSTMフレーム周期、タイムスロット周期で順次周
期的に読み出し、STMフレームに組み立てを行う部分
である。
は、図5の構成によって、ATMセル分解を行う基本手
順を示す。
セル分解手順を通信開始から終了まで追った様子を示
す。さらに詳細な説明は実施例で行う。
を行う。
(1)、課題(2 )を解決する手段について説明を行
う。
構成図で、STM書込制御部は、STMデータを一時蓄
積し、セル化バッファにSTMフレームのタイムスロッ
ト毎の情報をバイト単位でタイムスロットの順に順次周
期的に蓄える。
タイムスロットとセル化バッファとセルスロットの対応
関係に、多元数N=2の場合のタイムスロットの構成を
示した如く、多元呼は、必ず、多元数個の連続したST
M1のタイムスロットを使って送られて来るものとす
る。
多重インタフェースに替わって、交換機接続で通常使わ
れる、チャネル多重インタフェースを接続インタフェー
スとすることを意味する。
バッファへのデータ書込は、多元数に応じた連続するア
ドレス領域に、STMフレーム毎に周期的に行えば良
く、アドレス変換メモリを参照しに行く手間を省くこと
が出来、書込の高速化が図れ、同時にアドレス変換メモ
リが不要となり、メモリ規模の削減が可能となる。
ァメモリに蓄積されている為に、セル組立時にも、実施
例に詳細を示す如く、比較的簡単な読み出しルールで、
データの読み出しが可能となる。
のATMセルの相互衝突を自動的に回避する解決手段に
ついて説明する。
如く、セル化基本フレーム中のセルスロットのタイミン
グで行うようにATMセル組立の時刻を量子化し、この
量子化されたセルスロット以外のタイミングでは、AT
Mセルの組立・送出を行わないようにする。
制的に定めておく事によって、従来技術で問題となって
いた、セル組立時のセルの相互衝突は自動的に回避さ
れ、ATMセルの衝突回避の為の複雑な制御処理が不要
となる。
(4)の多元呼に対するATMセルのバースト発生を抑
え、ATM網に対する負荷分散を図る解決手段について
述べる。
手段とは、密接に関連している為、課題(3)の解決手
段について、さらに、詳細な補足説明を行う。
際には、セル化基本フレームの量子化された各セルスロ
ットでATMセルの組立・送出を行うには、当該セルス
ロットとSTMフレームのタイムスロット、セル化バッ
ファ間の対応付け、及び、セル化バッファからどのよう
なルールで、データを読み出すかを規定する必要があ
る。
ームのタイムスロット、セル化バッファ、セルスロット
は、順番に、1対1に対応付けが行われている。
kbps呼と多元呼で異なる。
主に使うケースが多い64kbps呼に対しては、ST
Mフレームの特定のタイムスロットを使ってSTMフレ
ームの周期で送られて来たデータは、セル化基本フレー
ムの周期で繰り返す、対応する特定のセルスロットを使
ってATMセルに組み立て送り出すようにする。
ps呼と同じ時間周期性を保持したまま遅延揺らぎを発
生させることなく、ATMセル組立・送出を行うことが
出来、リアルタイム性を維持することができる。
のセルスロットに於いて、まだ、対応するセル化バッフ
ァに、47バイト分のデータが蓄積されていない状態
で、セル化バッファからデータを読み出す必要がある
為、当該最初のセルスロットの時点で、過去のどのアド
レスからセル化バッファアドレスを読み出せば良いかを
指示する読出ポインタ情報を、通信開始直後の時点で、
図1の本発明のATMセル組立装置の原理構成図におけ
る、セル化テーブルに書き込んで置き、このセル化テー
ブルからのポインタ情報によって読み出し開始点を決め
ることとする。
機側から得た信号情報を基に行われる。
ア応用の進展と共に、デジタル動画像通信などに対する
ニーズも増えつつあり、今後、音声を中心とする64k
bps呼に対してだけでなく、多元呼でもリアルタイム
性の要求されるアプリケーションが広がる可能性があ
る。この場合でも、本発明における64kbps呼に対
する制御処理の考え方を拡張して対応する事が可能であ
る。
求される多元呼に対しては、当該多元呼が使っている連
続する多元数個のタイムスロットに対応した多元数呼の
セルスロットを連続して使う形とすれば良い。
ルが続いて発生するが、多元数が2〜3に増えただけで
も、多元数1と比べて、動画像通信における改善効果は
著しい為、ATM網に対するATMセルのバースト発生
を比較的小さな範囲に抑えながら、動画像通信などの広
帯域性が必要なリアルタイム通信サービスにたいする通
信品質改善効果を高めることが可能となる。
ータ量も多く従って多元数Nも大きな多元呼のデータを
ATMセルに組み立てる場合、課題(4)を解決する為
に、セルスロットの使用ルールとして、次の2つのルー
ルを用いることとする。 (1).ルール1;次のセルスロットを多元呼用の共用のセ
ルスロットとして使う。
明のSTMフレームとATMセル化基本フレームの関係
に示す、セルスロット番号CS#の43と44の間、8
7と88の間の空きスロット、 . 64kbps呼が使っていない無通話中のセルスロ
ット .多元呼用に割当られたタイムスロットに対応して1
対1に割当が決められた通話中のセルスロット 即ち、、、のセルスロットは、64kbps呼の
場合の如く、特定のタイムスロットに対応した多元呼が
占有して使うのでなく、全ての多元呼が、共用して使う
ように定める。 (2).ルール2;多元呼用のATMセル組み立て・送り出
しは、ATMセルペイロード用に47バイト以上のデー
タが蓄積されセル組み立て準備が完了した多元呼の時間
順に、ルール1で定めた多元呼用の共用セルスロットを
使って行う。
下の通りである。
呼の場合と同じルールを使って、多元呼のタイムスロッ
トに1対1に対応したセル化バッファからのデータを対
応するセルスロットにそのまま対応するATMセルを組
立て送出することにすると、多元数に対応した数の連続
するセルスロットに、同じ、多元呼に対するATMセル
が連続してバースト的に発生する。
Of Service) 制御によって、シェーピング制御による遅
延ゆらぎの増大やトラヒィックの輻輳時においてセルの
強制的な廃棄などの制約を受け易くなる。
ロットをまとめる考え方をとると、図35の従来の多元
呼データに対するATMセル組立の説明図で示した如
く、多元数が大きくなる程、多元呼のセル組立待ちの時
間が大きくなり組立待ちによる遅延時間が大きくなる。
使って多元呼に対するATM組立を行うことによって、
連続するセルスロットを特定の多元呼が占有してATM
セルの組立・送出が行われることはなくなり、47バイ
ト分のデータが蓄積された多元呼の順に、多元呼の共用
セルスロットを使って、順次ATMセルを送り出すこと
が出来る。
対してもATMセルの発生のタイミングを分散させるこ
とが可能となる。これによって、ATM網側に負担をか
けないATMセルの組立、送出が可能となる。
呼に対するATMセル組み立てがどのように行われるか
を説明する。
構成図に於いて、ATMセル組立部は、セル化基本フレ
ーム内のセルスロット毎に順次、セルスロットクロック
カウタが示す番号のアドレスのセル化テーブルを見に行
き、このセルスロットに対応するSTMフレームのタイ
ムスロットがどのような種類のデータによって使われて
いるかを確認する。
タイムスロットが使用開始されたのかどうか、使われて
いる場合は、64kbps呼用に使われているのか多元
呼用に使われているのか、などの情報を得る。
kbps呼の場合は、セルスロット到来時に、前記の読
出ポインタを読出開始点とし、対応するセル化バッファ
から必要なペイロードデータを読み出し54バイト幅の
当該セルスロットにATMセルを組み立てて送りだす。
ル組立の基本手順に示す如く、ATMセル組立部は、セ
ル化テーブルの参照に加え、セル化準備の整っているセ
ル化バッファアドレスの情報を待ち行列の順番に保持し
ている多元テーブルの参照も行う。
番号に対応するセル化テーブルアドレス番号即ちSTM
のタイムスロット番号に対応するアドレスのセル化テー
ブルのデータを見て、ルール1によって、多元呼用の共
用スロットとして使える事を確認した場合には、無条件
に、多元テーブルを参照しに行く。
スロットの時点で、セル組立準備が完了している待ち行
列の先頭待ち順のセル化バッファアドレス情報を得る。
バッファアドレス番号、すなわち、STMフレームのタ
イムスロット番号に対応するセル化テーブルアドレスか
ら、セル化バッファの読み出し開始位置を示すポインタ
情報、ATMヘッダ情報、多元数などセル組み立てに必
要な情報を得る。
ル化バッファの読み出し開始位置を示すポインタ情報と
多元数に応じて、セル化バッファから47バイト分のペ
イロードデータを、当該多元呼に対応した一定のルール
で読み出し、ATMヘッダを加えて、ATMセルに組み
立て、ATM網側のATM交換機に送り出す。
ロットの時間幅即ち51ns×54=2754nsで行
えば良い為、とくに、処理速度上から問題は発生しな
い。
装置の提供する解決手段によって、課題(1)〜課題
(4)が解決される。
る、従来課題の解決手段を説明する。
の内、とくに、課題(1)、課題(2)の解決手段の実
現が望まれている。
セル化バッファとセルスロットの対応関係に例示した如
く、本発明では、多元呼の場合はSTMフレームの連続
する多元数個のタイムスロットを使って、STM網との
接続インタフェースとする事にしている。
において、ATMセル書込制御部はATMセルが到着す
ると、書込制御テーブルを参照して、ATMセルのヘッ
ダ部のATMアドレス情報に対応した書込み制御テーブ
ルから、当該ATMセルのペイロードとして送られて来
た多元呼のSTMデータに対するSTMフレームの先頭
のタイムスロット番号と多元数を知る。
ト番号が分かれば、先頭のタイムスロット番号のアドレ
スから多元数だけ連続したタイムスロットアドレス番号
のセル分解バッファにATMセルのペイロードを書込
み、さらに、残されたATMペイロードのデータを順
次、多元数ずつ分解して、以降のSTMフレームのタイ
ムスロットに対応するセル分解バッファに書込み、AT
Mセルのペイロード部の読み出しデータがなくなるまで
この操作を行う。
る遅延ゆらぎに対して、読み出しサイクルの開始時点
が、書き込みサイクルの時点と逆転しないように、余裕
を見たタイミング遅延をとって、セル分解バッファか
ら、順次、STMフレーム、タイムスロットの順に、周
期的にSTMフレーム用のペイロードデータを読み出
し、オーバヘッド情報を付加して、STMフレームに組
み立て、送り出す。
は、図5の構成に従って、ATMセル分解を行う手順を
しめす。
遅延揺らぎによって、書き込みと読み出しのタイミング
が逆転しないように読み出し開始時点の書き込み開始時
点に対するタイミングマージンをとるようにする必要が
ある。
場合に、ATMセルの到着の都度書き込み開始点のアド
レスの連続性を保つようにする必要がある。
技術の如く、セル化分解バッファへの書込みアドレス
を、アドレス変換用メモリへタイムスロット毎に、その
都度参照しに行く必要はなく、これによって、課題
(1)の高速メモリの不要化と課題(2)のメモリ規模
の削減を達成している。
に詳細な説明を行う。
分解装置の順に説明を行う。 1. 先ず、ATMセル組立装置について説明を行う。
化テーブルの構成、図9の多元テーブルの構成、図10
の多元チェーン情報の更新例、図11の本発明のATM
セル組立の詳細フロー図、図12の64kbps呼対応
セル化バッファの書き込みと読み出しイメージ、図13
のセル化バッファへの多元呼の書き込みと読み出しイメ
ージ、図14の多元数Nとセル組立準備完了時点のST
Mフレーム番号シーケンス計算例、図15の多元数Nと
セル化バッファアドレス待ち行列例、図16の通信開始
直後の手順図、図17の第2セル以降の組立手順図、図
18の通信終了時の手順、図19のセル化バッファへの
書き込みと読み出し手順の詳細フロー図、図20の本発
明のATMセル組立装置の詳細な機能情報関連図を基に
説明を行う。
ル、3)図9の多元テーブルの順に、他の関連図面も参
照しながら行い、4)最後に図19、図20を使ったま
とめの説明の手順で行う。
への書き込みと読み出しを多元数に応じて所定のルール
で正しく行うことである。
る。 1)セル化バッファ 図7のセル化バッファの構成にしめす如く、セル化バッ
ファは、STMフレームカウンタによって生成するST
Mフレームの周期番号に対応する列方向のアドレス番号
FR#と、STMフレーム内のタイムスロットカウンタ
によって生成されるタイムスロット番号TS#に対応す
る行方向のアドレスの組合せによって指定されるアドレ
ス毎に、バイト単位で、STMフレームからのタイムス
ロットデータを順次書き込む。
の周期数としては、ペイロード数の47以上で、データ
の書込と読出間でタイミング余裕のある数値であれば良
いが、クロックカウンタ構成上の容易さから、64従っ
てそのカウンタ値として0〜63の値を選んでいる。
48従ってカウンタ値として0〜2047の値としてい
る。この内、実際に使われるのは、既述の如く、日米の
ハイアラーキーでは、STM1フレーム構成の多重化数
2016に対応する、0〜2015迄のアドレスであ
る。
理の信頼度を上げる為にパリティビットを追加しても良
い。
は、到来したSTMフレーム番号FR#に対応するセル
化バッファの列方向アドレスを固定したまま、行方向の
タイムスロット番号順にシーケンシャルに行われる。次
のSTMフレームでは、フレーム番号を1つ増やして、
次の列のセル化バッファに対して、同様に行方向のタイ
ムスロット番号順に同じようにして書込処理を行う。以
下、このサイクルを繰り返す。64回目のSTMフレー
ムで、丁度、一巡して、次の新たなデータが、前に書き
込んだデータの上から書き込まれる。従って、セル組立
の為のデータ読出は、STMフレーム番号が一巡する前
に行う必要がある。
しのタイミングがデータ書き込みのタイミングを追い越
さないようにする必要がある。
ATMセル組立装置の原理構成図におけるSTM書込制
御部が、STMフレームからセクションオーバーヘッド
などの余分な情報は取り除き、ペイロードに相当するデ
ータのみの書込処理を行っている。
ァへの書き込みと読み出しイメージと図13のセル化バ
ッファへの多元呼の書き込みと読み出しイメージに、セ
ル化バッファへのSTMデータの書き込みとATMペイ
ロード読み出しのイメージを示す。
ト番号即ち行を一定にしたまま、書込と読み出しが行わ
れ、多元呼に対しては、使用している多元数個の連続す
るタイムスロット番号相当の複数の行にわたって書込み
と読み出しが行われ、とくに、読み出しの場合は、読み
出しポインタ位置が、オフセットのずれとなって現れる
ことが分かる。 2)セル化テーブル 図8のセル化テーブルは、本発明で、多元テーブルと共
に、ATMセル組立処理において中心的な役割を果たし
ており、他の関連図面を参照しながら、詳細な説明を行
う。
は通信呼のチャネル毎のタイムスロット番号のアドレス
順に構成されている。尚、多元呼のチャネルの場合に
は、先頭のタイムスロットから多元数個のタイムスロッ
トを使う事が明白な為、最初のタイムスロット番号のセ
ル化テーブルアドレスに必要な情報が代表して書き込ま
れている。また、図中で括弧内の数値はビット数を表
す。
ムスロットTS#が、通信に使用中か不使用中かを示す
情報で、通信中の場合は1、不使用中の場合は0で、1
ビット、多元数Nは、多元数1の64kbps呼も含め
た多元数を示し11ビット、ATMデータは、ATMセ
ル組立の場合のヘッダ情報として必要な、VPI、VC
I、PTI、CLPを表し、32ビットである。
M網内通信用のAAL1対応ATMセルの構成で説明し
た如く、CSI用1ビットとSC用3ビットの計4ビッ
トで、ATMセルの連続性保証管理及び、STMフレー
ムに組立直す場合に、STMフレーム位置情報の伝送を
指示する制御情報の役目を果たす。
の1ビットはフラグビットで、常時は0の値を取り、交
換機からの通信開始情報によって、通信開始直後のST
Mフレームにおいて最初は1に設定される。
ビットは、常時は0の値を取り、通信終了時のSTMフ
レームにおいて、交換機からの通信終了通知情報によっ
て、1に設定される。
て、通信開始、定常状態、通信終了を指示し、その値の
組合せに応じて、次の時系列に応じた処理を行う。 (1).最初のセルに対する処理:FCA=1、LCA
=0設定時 (a).セル組立開始の準備処理、 (b).最初のセル組立処理、 (2).第2セル以降の後続セル組立処理:FCA=
0、LCA=0時 (3).最終のセルに対する処理:FCA=0、LCA
=1設定時 (a).セル組立終了の準備処理 (b).最終のセル組立処理 の3つの状態処理を時系列順に行う必要がある。以下、
順次、説明を行う。
で、図12の64kbps呼対応セル化バッファの書込
みと読出しイメージと図13のセル化バッファへの多元
呼の書込みと読出しイメージに示す如く、セル化バッフ
ァの書き込みと読み出しルールが異なること、セルスロ
ットの使用ルールが異なるため、それぞれ、異なった処
理を行う必要がある。従って、各手順毎に64kbps
呼、多元呼毎に分けて説明を行う。
細フロー図に、FCA、LCAの変化と共に、時系列順
に、ATMセル組み立ての準備から、定常状態でのAT
Mセル組み立て、最終のATMセル組み立ての手順をし
めす。 (1).最初のセルに対する処理:FCA=1、LCA
=0、EN=1 時 交換機側からの制御信号受信により、フラグビットFC
Aが1に設定された事によって、μP INF部によっ
て動作しているセル化テーブル処理プログラムは、対象
タイムスロットに関して、現在のSTMフレームが通信
の開始された最初のSTMフレームである事を知り、図
16の通信開始直後の手順図に示す如く、64kbps
呼、多元呼に分けて次の処理を行う。 (A).64kbps呼の場合:N=1時 (a).セル組立開始の準備処理 FCA=1、LCA
=0 セル化テーブル処理プログラムが起動されて、図11の
本発明のATMセル組立の詳細フロー図に示す如く、6
4kbps呼に対する最初のATMセル組み立てを行う
セルスロットまでに、セル化バッファのどのアドレスか
ら読み出せば良いかを示す読み出しポインタ情報をセル
化テーブルに書き込む。この処理終了後に、フラグとし
ての用を果たしたFCAの値は0に戻される。 (b).最初のセル組立処理 FCA=0、LCA=0 当該64kbps呼に対する最初のセルスロットが到来
した時点では、ATMセル組立部のセル組立の対象とす
る64kbps呼のタイムスロットに対するセル化バッ
ファには、必要バイト数の47バイト分のデータの書込
はまだ行われていない。
は、まず、対応するタイムスロットを使って最初の64
kbps呼の通信が開始されたSTMフレームの位置情
報を、(a)で設定した、読出ポインタ情報によって知
る。
化バッファの書き込みと読み出しイメージに示す如く、
読出ポインタで示すセル化バッファのアドレスから当該
最初のセルスロットの時点におけるSTMフレームカウ
ンタが示す現在のSTMフレーム番号の1つ前までのセ
ル化バッファのアドレス迄の分のバイト数のデータを最
初の64kbps用のペイロードデータとして読出す。
ロードを完全なペイロードデータの形にする為に、先
ず、読出ポインタから現在のSTMフレームの1つ前ま
でのバイト数を47バイトから減算したバイト数を求め
る。次に、このバイト数分の0連続データをパディング
データとして作成する。
出したデータをペイロードデータとして結合し完全なペ
イロードとし、ATMヘッダを付加して、ATMセルと
して組立・送出する。
立における47バイト未満のペイロード発生の際の端数
処理を正しく行う為に、読み出しポインタとして、ペイ
ロード用に読み出しを終えたSTMフレームの次のフレ
ーム即ち、現在のセルスロットに対するSTMフレーム
カウンタの値を設定する。
STMフレームカウンタ番号の1つ前迄のセル化バッフ
ァを読み出すこととしたのは、セル化バッファからのデ
ータ読出のタイミングがデータ書込のタイミングを追い
越さないようにするためである。
ル化基本フレームの関係に示す如く、1つのSTMフレ
ームには、45個のセルスロットが含まれる。
フレームの中の前の方の時間位置に存在する場合は、セ
ル化バッファへの当該STMフレームデータの書込みが
まだ完了していない確率が高くなる。
突するケースも起こりうる。このように書込と読出のタ
イミングをずらす事によって、セル化バッファのデュア
ルポートメモリ機能を使って、異なるアドレスへのデー
タの書込と読出の平行動作が各々独立して安定に行え
る。
際に、簡単化の為に、当該セルスロットの時点のSTM
フレーム番号の1つ前迄のセル化バッファを機械的に4
7バイト分遡って順次読み出すという考え方もある。即
ち、最初のセルのペイロードに、一部、過去の残留デー
タによる誤差が一緒にのっても構わないという考え方で
ある。これは、64kbps呼の場合は、音声がデータ
の中心であり、音声の場合には、最初のセル1ケ分即ち
時間にして約6ミリ秒分通信開始直後の雑音は人間の耳
にとって影響が少ないという考えに基づく。
ンターネットにおけるダイヤルアップ接続や移動通信に
おけるモバイルコンピューティングなどデータ通信的な
使い方が増えている。
のエラーが生じた場合は、上位層のプロトコルで、一般
的には、再送処理による誤り訂正の処理が行われる。こ
の結果、再送処理による遅延時間が通信接続の都度、必
ず通信開始時のアプリケーション立ち上げの遅れとなっ
て現れる。
イロードデータが蓄積されていない場合でも、最初のセ
ルスロットで、セル化を開始する上で、通信開始のフラ
グ情報FCAと、読出開始ポインタ情報を組み合わせて
使う事によって、上記の問題を回避して、正しいデータ
通信が可能となる。 (B).多元呼の場合:N>1時 (a).セル組立開始の準備処理、FCA=1 多元数Nが2以上の場合即ち多元呼の場合には、フラグ
ビットFCAが1になっている現在のSTMフレームか
ら、幾ら後のどのSTMフレームでセル化準備が整うか
を、多元数に応じて定まる計算式によって計算処理し予
測する。
の用を果たしたFCAの値は0に戻される。
ータの書込みと読みだしイメージを示す。図13の如
く、書込みは、多元数分だけ行方向即ちタイムスロット
の順番に、STMフレーム番号をシフトしながら周期的
に書き込めば良いが、ATMセルの組立の都度、読みだ
し開始位置は、基準位置からのズレ即ちオフセットof
sが発生する。
一番先頭のタイムスロット番号位置を、基準位置すなわ
ちofs=0と定義すると、ATMセル組立を行った当
該セル化バッファに、次のセル化準備が完了する時の次
のSTMフレーム位置即ちFRRは、次の計算式によっ
て求める事ができる。 (FRR −FR# −1)モジュロ64×N −ofs >47─(1) (1)式を満足させる最小のFRRの値を求めれば、そ
のFRRが次のセル組立準備が完了するSTMフレーム
番号となる。即ち、 FRR =〔FR# +1+( 47+ofs)/N]〕モジュロ64─(2) で求められる。
整数値を採用することを意味する。
周期が0〜63の数値で繰り返す事を考慮している。演
算式で+1の項は、セル化バッファを読みに行く時のタ
イミングを書き込みが完了したSTMフレームの次のフ
レームで読みに行く事を意味しており、64kbps呼
の場合のセル化バッファの読み出しが、現在のSTMフ
レームの1つ前までのSTMフレームアドレスのセル化
バッファを読みだす様にしているのと同じ理由である。
STMフレーム番号シーケンス計算例は多元数Nとセル
組立準備完了時点のSTMフレーム番号の計算例であ
る。但し、いずれの多元数の呼もSTMフレーム番号0
のフレームでセル化バッファへのデータ蓄積を開始した
場合を例示している。
号、縦軸は通信呼の多元数、枠内の数字は、左横軸の多
元呼に対してペイロード数47バイト分のデータがセル
化バッファに蓄積されセル組立準備が完了したSTMフ
レーム番号FR#をさす。
は、全て同じ、FR#=0から開始した場合を示してい
る。
では、STMフレーム番号46のフレームで最初のセル
組立準備が完了し、多元数=2即ち128kbps呼で
は、STMフレーム番号23で最初のセル組立準備が完
了する。同様に、多元数=3の場合は、STMフレーム
番号15、31、46のSTMフレームでセル組立準備
が完了することを意味する。
待ち行列例は、図14を基に,STMフレーム順に、各
STMフレーム時点に於ける多元数毎の待ち行列を形成
したものである。待ち行列に並んでいる数値は、通信呼
の多元数を示す。又、下付数字は、通信呼の識別番号を
表す。この場合は、各多元数の通信呼は全て1個の場合
を示している。
列にも、多元数941 の行列要素が2個、多元数471
が1個が並ぶことが分かる。
の為、識別添字は全て1となる。また、この例示では、
STMフレーム番号が同じ0からセル組立準備を開始す
る為に、47番目のSTMフレーム番号46のSTMフ
レームに、一斉にセル組立準備が完了する。
の大きな多元呼程、通信開始後の最初のセル化のタイミ
ングが早く到来する。
到来してセル組立準備の整うSTMフレームの待ち行列
の先頭に並んだとしても、続いて、多元数の大きな多元
呼が到来した場合には、当該後続の多元呼のセル組立準
備が整う時点のSTMフレームが、最初に到来した多元
呼に対するセル組立準備の整うSTMフレームの前に来
ることが起こりうる。
ムの待ち行列順に形成された多元テーブルを用いて、セ
ルスロット毎に、セルスロットの時点のSTMフレーム
番号のアドレス待ち行列の順番に、順次、セル化バッフ
ァの読み出しとATMセル組立を行えば、多元数の大き
な多元呼が後から到来して、セル組立準備完了時点の逆
転が起きた場合でも、待ち行列の順番を正しく保ち、多
元呼に対するATMセル組立を行うことが出来る。
レームカウンタ相当のSTMフレーム単位のセル化バッ
ファアドレスの待ち行列に対するセル組立が全て完了し
て、待ち行列が空の場合は、セル組立は停止する。
ムカウンタ相当の多元テーブルのSTMフレーム番号単
位の待ち行列が最初から0の場合には、送るべき多元呼
のペイロードが存在しないことを意味する為に、当該セ
ルスロットでのATMセル組立は行わない。
ロットに対するSTMフレームカウンタ相当のSTMフ
レーム単位のセル化バッファアドレス待ち行列に対する
ATMセル組立・送出が、STMフレームカウンタの示
す期間内に終わらずに、待ち行列が残るケースも考えら
れる。
タイムスロット付近に集中して発生した場合にセルスロ
ットが空きのセルスロットを除いて全て64kbps呼
によって占有され、同じSTMフレームの時点でセル組
立準備が完了している多数の多元呼に対するATMセル
組立・送出が待たされた場合に起こる。
スロットを使いながら、ATMセル組立がまだなされて
いない以前のSTMフレーム番号の待ち行列の先頭まで
戻って待ち行列の先頭を決める。
セル組み立て準備手順を、再度まとめてのべる。
イムスロットから多元数分の連続するタイムスロットを
使って通信を開始した多元呼に対して、通信開始直後の
最初のデータの受信を開始したSTMフレーム位置から
セル組立準備が整う分のデータ即ち47バイト分のデー
タがセル化バッファに蓄積されるSTMフレーム番号を
(2)式によって計算する。
じSTMフレーム番号の列の行列の最後尾に、新たな待
ち行列要素として追加を行い、同時に当該、セル化テー
ブルの読み出しポインタの値として、通信開始直後のS
TMフレーム番号と、当該多元呼に対するタイムスロッ
トの先頭番号相当のオフセット即ち0を設定する。
化バッファアドレスが、多元テーブルの計算によって予
測して並んだSTMフレームの列の待ち行列の最後尾に
並んだ事を示す為、自分自身と同じセル化バッファアド
レス即ち当該多元呼のタイムスロット番号の先頭値を設
定する。以上の処理は、多元呼に対するセル組立の前準
備として行われる。
の読出開始アドレス位置を示す読出ポインタも設定さ
れ、多元呼の場合も、この最初の読出ポインタのオフセ
ット値は必ず0の値をとる。
ァアドレスが待ち行列要素として追加されたことを受
け、その、待ち行列間のつながりを表す多元チェーン情
報の初期設定も行う。 (b).最初のセル組立処理、 ATM組立装置がセルスロットカウンタ番号から1対1
に対応するタイムスロット番号を知り、図8のセル化テ
ーブルの該当するタイムスロット番号のアドレスのテー
ブル値からこのタイムスロットを使っている通信チャネ
ルの属性データを得、ルール1によって、当該セルスロ
ットが多元呼用に割り当てられたものであることを判断
する。
に行き、現在のセルスロットの時点のSTMフレーム相
当の待ち行列の並びを見に行き、ATMセル組立準備完
了順に、FIFOを形成している多元テーブルの待ち行
列の先頭要素のセル化バッファアドレス番号即ちタイム
スロット番号を知る。
スのセル化テーブルを見に行き、読み出しポインタの値
を用いて、当該、セル化バッファを図13のセル化バッ
ファへの多元呼の書込みと読出しイメージに例示した如
く、多元数に応じた読み出しルールで47バイト分読み
出しを行う。ATMセル組立装置は、この読み出したペ
イロードデータに、セル化テーブルから得たATMヘッ
ダを付加して、ATMセルに組み立て送り出す。
のATMデータが蓄積されるタイミングを、(2)式を
用いて計算し、後続のATMセル組立を行う為に、多元
テーブルの新たなSTMフレーム番号の最後尾に、当該
多元呼のセル化バッファアドレスを並び直させる。
の当該次のSTMフレーム番号に相当する行列位置を求
め、過去の他のタイムスロットデータに対する予測処理
の結果として、既に並んでいるATMセル組立待ちバッ
ファアドレスの待ち行列の1番最後に、この新しく、通
信開始したタイムスロット番号に対応する多元呼用のセ
ル化バッファアドレスを追加する。
バッファアドレスに対応するタイムスロット番号に対す
る読み出しポインタの値を、セル化バッファを読み出し
終わった時の読み出しポイントのアドレスの次のアドレ
ス値に設定し、多元チェーン情報の値を自分自身のタイ
ムスロット番号値に設定する。
った当該多元呼のセル化バッファアドレスの後続の順位
だった待ち行列要素を先頭要素とするように変更を行
い、次のATMセル組み立てに備える。 (2).第2セル以降の後続セル組立処理:FCA=
0、LCA=0時 定常状態の処理であり、64kbps呼と多元呼に分け
て説明する。 (A).64kbps呼の場合 N=1 最初のセル組み立てと全く同様の処理手順で、読み出し
ポインタから現在のSTMフレームの1つ前のSTMフ
レーム番号のアドレス迄47バイト分を読み出す処理、
及び次のATMセル組み立てに備えて、新たな読み出し
ポインタの値の設定処理を行えば良い。 (B).多元呼の場合 N>1 最初のセル組み立てと全く同様の処理手順で、読み出し
ポインタから47バイト分ずつ多元数に応じた読み出し
ルールで、読み出しを行い、新たな読み出しポインタの
設定、多元テーブルの更新を行えば良い。 (3).最終のセルに対する処理:FCA=0、LCA
=1設定時 通信呼の終了即ちこのSTMフレームがSTMデータ通
信用の最終フレームであることを意味しており、64k
bps呼、多元呼に分けて最終のATMセル組み立て処
理を行う。 (A).64kbps時 N=1 (a).セル組立終了の準備処理、LCA=1 セル化テーブル処理プログラムの終了処理モジュールが
起動され、フラグビットLCA=1が交換機から送られ
て来、設定されたSTMフレーム番号即ちフレームカウ
ンタの値を、終了ポインタの値として設定し、最終のA
TMセル組み立てに備える。まだ、この時点では、LC
Aの値は1のままとする。 (b).最後のセル組立処理、LCA=1 当該64kbps呼に対する最終のセルスロットで、こ
のセルスロットに対するセル化テーブルを参照し、LC
A=1に設定されていることを確認すると、次の最終A
TMセル組み立て処理を行う。
し終了ポインタ迄の値をペイロードとして読み出し、A
TMセルに組み立て送出する。
ドデータは47バイト未満となるため、読出ポインタか
ら最終STMフレーム番号までのバイト数を47バイト
から減算した残りの数値相当分のバイト数相当の0連続
のデータをパディングデータとする。先に読出したペイ
ロードデータの後に、この0連続のパディングデータを
結合して完全なペイロードデータとして、ATMヘッダ
を付加し、ATMセルとして組立・送出する。
ットLCAの値を0に戻す。
の番号のアドレスのセル化テーブルの値をクリアし、対
応するタイムスロットが不使用状態に戻ったことをしめ
す為に、ENは信号系ソフト処理プログラムによって0
に設定される。 (B).多元呼時 N>1 (a).セル組立終了の準備処理 LCA=1 64kbps処理と同様に、セル化テーブル処理プログ
ラムの終了処理モジュールが起動され、LCA=1が送
られて来た最終のATMセルのタイミングに対するST
Mフレーム番号即ちフレームカウンタの値を、読み出し
終了ポインタの値として設定し、最終のATMセル組み
立てに備える。まだ、この時点では、LCAの値は1の
ままとする。
値は64kbps呼と同じ値を使えば良い。これは、多
元呼の場合、STMフレーム毎に、隣接する多元数分の
タイムスロットを使ってデータが送られて来る為、最終
のSTMフレームにおける通信用の最終タイムスロット
位置は、当該多元呼に対する先頭のタイムスロットを含
めてカウントして多元数個のタイムスロット位置に定ま
っているからである。 (b).最終のセル組立処理、LCA=1 対象とするセルスロットが多元呼用に割り当てられたセ
ルスロットで、多元テーブルから持って来た待ち行列の
先頭のセル化バッファアドレスに対応するセル化テーブ
ルのタイムスロット情報が、フラグビットLCA=1に
よって、STMの最終フレームである事が判明した場合
である。
スロットで、このセルスロット即ちタイムスロットに対
するセル化テーブルを参照し、LCA=1に設定されて
いることを確認すると、次の最終ATMセル組み立て処
理を行う。
インタ迄の値をペイロードとして読み出し、ATMセル
に組み立て送出する。読み出しルールは、定常状態と全
く同じルールで良い。
して、読み出し開始ポインタから終了ポインタまでのバ
イトカウント数を47バイトから減算したバイト数の0
連続データをパディングデータとして作成し、先に読み
出したデータの後に結合し、完全な47バイトのペイロ
ードとして、ATMヘッダ情報を付加して、ATMセル
に組み立て・送り出す。
ットLCAの値を0に戻す。
ける待ち行列要素は、削除したままとする。
テーブルの当該多元呼に対するタイムスロット番号のテ
ーブルをクリアし、EN=0に設定される。
いて、上記のFCA、LCAの機能説明で簡単な説明は
行ったが、さらに詳細な説明を行う。
#6ビットとATMセル組み立ての都度発生するタイム
スロットTS#の読出開始位置のずれ、即ち、オフセッ
ト数ofs11ビットの計17ビットで表される。
に対するセル化バッファの書き込みと読み出しイメー
ジ、図13の多元呼に対するセル化バッファの書き込み
と読み出しイメージに示す如く、ATMセル組み立て時
の、セル化バッファの読出開始位置情報を指す。読み出
しポインタは、セル化バッファの読み出しの都度、次の
セル組み立て準備に備えて、新たな値が書き込まれる。
と、タイムスロットTS#とオフセットofsから指定
される値を初期値として、読み出しアドレス発生用のS
TMフレームカウンタとタイムスロットカウンタがカウ
ントアップ動作を周期的に行うことによってセル化バッ
ファからデータが読み出される。
の最初のセル組み立て時において重要な役割を果たす。
又、64kbps呼も、多元呼の場合も、定常状態でA
TMセル組み立てを行う都度、この読出ポインタを読出
開始点として、セル化バッファの読出を行う。読み出し
ポインタは、通信呼の終了時にも、正しく、ペイロード
の端数処理即ち47バイト未満のペイロード組み立て処
理を行う際に、終了ポインタとセットになって重要な役
割を果たす。
合に分けて説明する。 (A).先ず、64kbps呼の場合、図7のセル化バ
ッファの構成において、同じSTMフレームのタイムス
ロット番号のセル化バッファをSTMフレームFR#の
番号順に読み出すことによって、必要なペイロードデー
タが得られる。従って、セル組み立てに於ける読み出し
ポインタにおいてオフセットofsは常に0に設定され
る。これは、図12の64kbps呼対応セル化バッフ
ァへの書き込みと読み出しイメージからも明らかであ
る。 (B).次に、多元呼の場合、STMフレームあたり多
元数個のタイムスロットのデータが隣接して周期的に到
来する。
ける最初のSTMフレーム内の割り当てられたタイムス
ロット番号と多元数が分かれば、47バイト分の情報が
蓄積されるそれ以降のSTMフレームの到来時点は、周
期的に繰り返される為、簡単に計算し予測できる。
と異なり、図13のセル化バッファへの多元呼の書込み
と読み出しイメージにしめした如く、ペイロード用に4
7バイトのデータを読み出しする都度、次のペイロード
の読み出し開始位置は、前の読み出し開始位置のオフセ
ット位置ofsとは、異なった値をとることになる。
ち、最初のタイムスロット位置をSTMフレームにおけ
る列方向の読み出し位置のずれ即ちオフセットofsの
基準点(ofs=0)と定義する。
ATMセル組み立てが完了し、次の第2のATMセル組
み立てが開始される時のオフセットの位置は、47モジ
ュロ5=2として得られる。また、次のATMセル組立
時には(47−3)モジュロ5=4として得られる。
回路処理によって得るには、セル組み立て終了時におけ
るセル化バッファのSTMフレーム番号アドレスとタイ
ムスロット番号の基準位置からのずれの情報を読みだし
アドレスカウンタの値から得る。
らのずれの値に1を加えてモジュロ5の演算処理即ち剰
余演算を行った結果が0となる場合は、ペイロード読み
出しの終了位置が、当該多元呼に対する読み出しSTM
フレーム番号相当アドレスの列方向の読み出し位置の最
終位置だったことを意味する。
置のSTMフレーム位置は、ペイロードデータの読み出
しが終了したSTMフレーム番号FR#に1を加えた値
を、新たな読み出しポインタにおけるSTMフレーム番
号とし、また、オフセットofs=0の値を設定する。
み出し終了位置における読み出しカウンタのSTMフレ
ーム番号を次の読み出しポインタのSTMフレーム情報
として、読み出し終了位置における基準位置からのズレ
の値に1を加えた値を、次の読み出しポインタのオフセ
ット情報として設定する。
度、上記の処理を繰り返して、読み出しポインタの値を
更新する。
に、説明を行っているが、STMの通信呼の終了フレー
ムを検知して、特定の通信呼に対する最終ATMセル組
み立てに於いて、ATMペイロードに生ずる47バイト
未満の端数処理を行う。
終のSTMフレームの値が分かれば64kbps呼も多
元呼も最終セルの組み立てを行うことができる。
チェーン情報について説明する。
組立準備完了のセル化バッファアドレスが待ち行列を形
成している多元テーブルにおいて当該セル化バッファア
ドレス従ってタイムスロット番号が待ち行列を作ってい
る列の当該セル化バッファアドレスの次のセル化バッフ
ァアドレスを指す。
ドレスが、待ち行列の最後に並ぶ時には、行列の最後で
あることを示す為に、多元チェーン情報は、自分自身の
セル化バッファアドレス即ちSTMフレームの対応する
タイムスロット番号値を設定する。このようなケース
は、通信開始直後と、ATMセル組立直後に発生する。
た直後に、セル組み立て準備完了時期のSTMフレーム
位置を予測して、新たな待ち行列要素として、当該ST
Mフレーム番号に相当する待ち行列の最後尾に並んだ時
には、後続する待ち行列要素はない為に自分自身のアド
レス即ちセル組立待ちに入った当該セル化バッファのア
ドレス値を設定する。
り、多元呼に対するATMセルの組立を行った時に、当
該多元呼に対する次のATMセル組立準備が完了する次
のSTMフレームに相当する列の待ち行列の最後に並び
直す。この時も、後続の待ち行列要素はない為、多元チ
ェーン情報は自分自身のアドレスを設定する。
待ち行列要素が追加された直前まで最後尾であった待ち
行列要素に対するセル化テーブルのタイムスロット番号
のアドレスにおける新たな多元チェーン情報として、こ
の新たに、最後尾に追加された多元呼のセル化バッファ
アドレス即ちタイムスロット番号が書き込まれる。3)
多元テーブル次に、図9の多元テーブルの構成について
説明する。
TMフレーム番号毎に、セル組立待ちのセル化バッファ
アドレス即ち対応するSTMフレームのタイムスロット
番号の待ち行列が形成されている。図9で括弧内の数字
は、必要ビット数を示す。
情報は、セル化テーブルに保持されている。
に、セル化対象のセル化バッファの先頭のアドレス値、
最後尾のアドレス値、当該STMフレームに並んでいる
待ち行列要素の数すなわち送出すべきチャネル数が蓄え
られている。
て、最初の待ち行列に並んだセル化バッファアドレス値
即ちタイムスロット値が、自動的に、待ち行列の先頭と
なり、以降は、STMフレーム順に、各STMフレーム
の並びの先頭の行列要素が常に、STMフレームのシー
ケンス順にFIFO論理によって、多元テーブルの待ち
行列の先頭要素として取り出されるように待ち行列が形
成されている。
元テーブルと、セル化テーブルの多元チェーンの更新例
を示す。
呼の待ち行列の繋がりを示す、多元チェーン情報部分の
テーブルを抜粋して示している。
象の先頭のセル化バッファアドレス即ちタイムスロット
値は、フレーム番号FR#の2の列のTS#=3とす
る。
アドレスに対する多元呼に対するセル組立が行われる
と、FR#=2のSTMフレームの次の待ち行列要素の
TS#=6が、次のセル組立待ち行列の先頭要素とし
て、多元テーブルのSTMフレームFR#=2の先頭T
S値の書き替えが行われる。ここで、この後続の待ち行
列要素のTS値は、図10の右に多元チェーン情報をセ
ル化テーブルの抜粋によって説明した如く、セル化テー
ブルにおける多元チェーン情報によって得られる。ま
た、FR#=2の並びの待ち行列要素数は3から2に減
ぜられる。
ドレスに対する次のセル組立準備が完了する予測STM
フレーム時点を所定の計算式によって計算し、FR#=
8を得る。
S=27のセル化バッファアドレスであったが、この値
を、TS=3に書き替える。
待ち行列要素、TS=27に対する多元チェーン情報
を、TS=27から、新たな値、TS=3に書き替え
る。
ルにおける多元チェーン情報を、以前の多元チェーン情
報のTS=6の値から、待ち行列の最後尾に並んだ事を
しめす為にTS=3に設定する。
度、ATMセル組立が完了する都度行えば良い。 3)総括説明 以上の説明を総括的にまとめて、図19の本発明のAT
Mセル組立手順の全体詳細フロー図、図20の本発明の
ATMセル組立装置の機能情報関連図に示す。
徴をなす基本実現要素は、図1の本発明のATMセル組
立装置の原理構成図におけるセル化バッファと、セル化
テーブルと多元テーブルである。
P INF部は、セル化テーブルの初期値の設定を行
う。この初期値設定には、既に、説明した如く、制御情
報FCAの値を0から1への設定や、64kbps呼
用、多元呼用のそれぞれに対応した読みだしポインタ値
の設定、最初の多元チェーン情報即ち自分自身のTS値
の設定、ATMセルのヘッダ値の設定、多元呼の場合に
は、この通信開始STMフレーム位置から多元数に応じ
て定まるATMセル組立準備予定のSTMフレーム位置
の計算及び多元テーブルへの待ち行列要素の追加による
多元テーブルの更新等が含まれる。
みは、図9にしめす如く、STMフレームに仮想的に付
けたフレーム番号FR#の順のフレームカウンタ、ST
Mフレーム中のチャネルデータが送られて来る時間位置
に対して順番に番号を付与したTSカウンタの順番に、
周期的に行われている。セル化バッファのアドレスはこ
の書込みカウンタが指示するアドレス値と1対1に対応
している。この時、STMフレームのセクションオーバ
ヘッド等の不要な情報は、除去される。
らのペイロードデータの読みだしは、図2に示すセル化
基本フレーム内の量子化されたタイムスロットであるセ
ルスロットのタイミングで周期的に行われている。
場合も多元呼の場合も、セル化バッファへのSTMデー
タ書込みと、ATMペイロード用のデータ読みだしのタ
イミングの時間順が逆転しないように制御しながら読み
だし処理を行う。
合で、セルスロットの使い方、セル化バッファの読みだ
しルールやセル化テーブルの更新ルールが異なり、多元
呼の場合には、多元テーブルの利用と更新処理が余分に
必要となる。
く、セルスロット番号に1対1に対応しているセル化テ
ーブルのタイムスロット番号の属性データを参照するこ
とによって行う。
は、通信開始時のSTMフレームの値を、セル化バッフ
ァの読みだし開始位置を示す読みだしポインタ情報とし
て得る。この読みだし開始位置から当該セルスロットの
STMフレームの1つ前迄のSTMフレーム分のセル化
バッファアドレスからペイロードデータを読みだし、A
TMヘッダを付加してATMセルとして組み立てATM
網側に送り出す。
きセルスロットか、対応するSTMフレームのタイムス
ロットで通信が行われていないセルスロットか、多元呼
用に対応するSTMフレームのタイムスロットを使って
多元呼の通信が行われている場合かのどれかの場合で、
この場合は、当該セルスロットは、多元呼が共用スロッ
トとして使っても良いセルスロットである。
しに行き、セル組立待ち順のセル化バッファアドレス即
ちタイムスロット番号の待ち行列の先頭の値を使ってセ
ル化バッファの読みだしを多元数に応じたルールで読み
出す。
更新を図10の多元チェーン情報の更新で説明した手順
によって行う。
のATMセル組立装置の機能情報関連図を示す。
り、各の動作に必要なクロック等がしめされている。実
際の各機能部の構成にあたっては、マイクロプロセッサ
を用いた演算やデータの相互転送等によるソフト処理
と、クロック発生部等のハード処理部が組み合わされて
実現されている。
データは、一旦、STM書込み制御部に蓄積され、直列
並列変換処理が行われ、バイト単位にバッファに蓄えら
れた後で、セクションオーバヘッド部を除いたチャネル
データ部のタイムスロットデータのみが抽出され、セル
化バッファに逐次、STMフレーム順、タイムスロット
順に書き込まれる。
通話開始時の情報を得て、セル化テーブルの通話を開始
したタイムスロットに相当するアドレスに各種の初期設
定値が書き込まれ、同時に、通信呼が多元呼の場合に
は、多元テーブルに、新たな待ち行列要素の追加を行
う。
の周期で量子化された時間単位のセルスロット毎にAT
Mセル組立動作を平行して行っており、セルスロット毎
に、セルスロットが、64kbps呼用に割当済か、多
元呼用かの情報を、セル化テーブルのセルスロットに1
対1で対応したタイムスロット番号のアドレスに蓄積さ
れている情報から得て、64kbps呼、多元呼用のそ
れぞれに応じたセル組立動作を行う。
セル組立の場合には、フラグ情報FCAが1であること
によって、最初のセル組立であることを知り、読み出し
ポインタ情報を使って、通信が開始されたSTMフレー
ムを開始点とした正しい個数のペイロードデータをセル
化バッファから読み出す。
セル組立準備が整った先頭の待ち行列要素のセル化バッ
ファアドレスを知り、このセル化バッファアドレス即ち
タイムスロット番号に対する読み出し開始ポインタの情
報と多元数を基に、セル化バッファの読み出しを行う。
行列位置の計算を行い、多元テーブルの更新を行い、同
時にセル化テーブルの更新を行う。 セル化テーブルか
らのデータの読み出しの際は、セル化準備が完了したセ
ルから読み出すこと、セル化テーブルへのデータの書込
みと読み出しのタイミングが逆転しないように制御す
る。
のカウンタクロックFR#とTS#が64kbps呼の
場合と、多元呼の場合で発生ルールが異なり、とくに多
元呼の場合には、ATMセル組み立ての都度発生するオ
フセットの違いを吸収する為に、セル化テーブルから読
み出しポインタによってオフセットデータを得て読み出
し開始位置相当のアドレスクロックの値をその都度変え
ながら読み出し動作を行っている。
のフレーム同期位置を示すポインタ情報を送らなければ
ならない場合の処置について説明する。
は、CSI=1の指示情報を受けて、STMフレームの
フレーム同期位置情報を送る必要がある為に、通常は、
ペイロードとして、47バイト使っているのに対して、
1バイト分がポインタ情報として使われる。この為、A
TMセルのペイロードデータ数は46バイトとなる。
するSTMフレーム番号は、早めになるが、そのSTM
フレーム番号は、式(2)のペイロード数47の数値を
46に置き換えることによって、簡単に計算の修正が可
能となる。
ットに対するセル化テーブルを読みに行って、CSI=
1のフラグが設定されたことを確認した場合は、セル化
バッファからデータを読み出す際には、読み出しポイン
タから46バイト分だけのデータをペイロードデータと
して読み出すようにする。
ペイロードデータが46バイトになる場合でも、回路や
処理のアルゴリズムを変更することなく、制御パラメー
タを変更するだけで、簡単に対応が可能となる。
て、詳細な説明を行った。 2.次に、本発明のATMセル分解装置について説明す
る。
に加え、図21の64kbps呼に対する本発明のセル
分解処理の概要、図22の128kbps呼に対する本
発明のセル分解処理の概要、図23の本発明のセル分解
用バッファの構成、図24の書込制御テーブルの構成、
図25の書込シーケンス例、図26の読出シーケンス例
を基に説明を行う。
を説明した如く、本発明のセル分解装置に置いては、図
21、図22に示す如く、ATMペイロードを、64k
bps呼の場合には、STMフレーム番号順に1バイト
ずつ、128kbps呼の場合には、STMフレーム周
期毎に2バイト分ずつ連続するタイムスロットに割り当
てて分解していけば良い。図21では、VPI、VCI
で指定されるアドレス値のATMセルを、STMフレー
ムのタイムスロット5番の位置に分解している例を示
す。同じく、図22は多元数=2の多元呼を、STMフ
レームの連続するタイムスロット5番と6番の位置に分
解している例を示す。
まりで、STMフレーム毎の、連続するNケのタイムロ
ットに、ATMセルのペイロードデータの分解が行われ
る。
如く、STMフレームに対応して付けたアドレス番号
は、0〜127の周期の値を持ち、ATMセル化バッフ
ァの倍の大きさを持たせている。
る。各データ格納領域は、8ビットに必要に応じてパリ
ティビットを付加したデータを蓄積する。
レーム番号毎に、0〜2047の値が付与されている
が、実際にこの内、0〜2015迄のアドレスが使われ
る。
ーム毎に、1バイトのデータが、ATMセルから読み出
され、書き込まれる。書込みを行うタイムスロット番号
は、書込み制御テーブルから得られる。
レスから連続して、多元数分の連続したアドレスに書込
みを行う。この時、書込み制御部は、制御テーブルから
得た先頭TS番号と多元数から書き込むべきバッファア
ドレスを特定して書込みを行う。
側とは独立に、常に、一定周期で行われている。すなわ
ち、125μsのSTMフレーム毎に1フレーム分のデ
ータが、ATMセル分解用バッファからTS番号の順に
読み出される。
に、STMフレームクロックとTSクロックをカウント
アップさせながらデータの読み出しを行うだけで良い。
ラフィックの輻輳度合によって、同じパス上を情報が伝
達されても、パス利用時の待ち合わせ時間の揺らぎによ
る遅延揺らぎを持っている。
定の周期で、データの読み出しを行っているのに対し
て、ATMセルの到着の遅延揺らぎによって振られる時
間で、ATMセル分解用バッファへの書込みが行われる
ことになる。
み出しタイミングが逆転しないようにタイムマージンを
確保するために、図23に示す如く、STMフレーム組
み立て側の読み出し開始時刻を、遅延ゆらぎがない場合
にATMセルの分解を行うために使う書込み用に使うフ
レームクロックFR#の書込み開始時間に対して、読み
出しに使うSTMフレーム側の読み出しのフレームクロ
ックの開始時間位置を余裕時間τだけ遅らせることとす
る。図23の例では、τ=125μs×3=375μs
の場合が例示されている。これは、逆に、読み出し側を
基準とした場合には、読み出し側のフレームクロックに
対して、τ時間分だけ、早いフレームクロックを使って
データの書込みを行うことを意味する。
す。
Iの組からきまる各通信チャネル毎にテーブルとして保
持されている。又、括弧内の数字は、必要ビット数を示
す。
Mフレームのチャネル番号即ちTS番号に1対1に対応
しており、入力セルのVPI/VCI毎に、以下のパラ
メータを格納する。各パラメータはそれぞれ下記の意味
を有する。 EN:呼設定情報(EN=1:呼設定あり、EN=0:
呼設定なし) N:多元数(N=1: 64kbps呼、N=2: 128
kbps) TTS:先頭タイムスロット TAU:遅延揺らぎ吸収値(例:TAU=2の時、2S
TMフレーム分即ち250μs分の揺らぎ吸収が可能。
又、τ=TAU+1と定義する) FCA:第一セル到着情報(0:第1セル未到着、1:
第1セル到着) このフラグ情報を使って、最初のATMセルの到着を検
知し、ATMセルの分解開始の最初のアドレス位置設定
を通じて、ATMセルの遅延揺らぎに対するマージン設
定を行う。 LCA:ATMセルが最終セルであることを指示する。
これによって、セル分解終了処理の準備及び終了処理を
行う。通常は0の値を取り、通信終了時に交換機側から
の設定情報によって1に設定され、終了処理と同時に0
に戻される。 FR :書込ポインタ1 で、当該ATMセルのペイロー
ド分解データをATMセル分解バッファに書き込む場合
の最初の書込み開始位置のフレーム番号をさすポインタ
情報で多元呼の場合に書込ポインタ2と組み合わせて使
う。 TS :書込ポインタ2で、当該ATMセルのペイロー
ド分解データをATMセル分解バッファに書き込む場合
の最初の書込み開始位置のタイムスロット番号をさすポ
インタ情報で、多元呼の場合だけ使用し、書込ポインタ
1とセットで使われる。 FRL:最終セルに対する最終STMフレーム番号。デ
ータ書き込みの終了ポインタ情報 ここで、書込ポインタ2のTSは、ATMセルの分解毎
に、タイムスロットの読み出し開始位置情報がずれるの
を示しており、絶対数として表示しているが、セル化バ
ッファからの読み出しの場合と同様に基準点即ち先頭の
タイムスロットTSからの相対値として定義することも
可能である。
しポインタと同様の理由で、ATMセルのペイロード数
47のデータを多元数ずつ、各STMフレームに分解し
て行った場合に、発生する書込開始位置のずれを次のA
TMセル分解開始時の為に示す。
点では、EN、N、TTS、TAUがマイクロプロセッ
サ等によって書込み制御テーブルに書き込まれる。
いる。
はSTMフレーム内の書込済バイト数、TTSは、多元
呼のSTMフレーム内の先頭のタイムスロット番号、W
FRは書込時のSTMフレーム番号、WTSは書込時の
タイムスロット番号を示す。
ル目以降とで処理ルールが異なる。
=TAU+1だけ読み出しのSTMフレーム側に対して
前にずらしたフレーム位置から書込みを行う。この時の
書込み開始のアドレスは、タイムスロットの先頭位置で
ある。
収値TAUまで最悪ATMセル到着の遅延揺らぎが発生
しても尚1STMフレーム分の余裕をみることを意味し
ている。
込み終了位置のアドレスの次のアドレスを、次の書込み
時の書込み開始ポインタ情報として、制御テーブルにお
ける、当該ATMセルのアドレスVPI/VCIに対応
したタイムスロット番号のアドレスへ書き込む。
に引き続いて、第1セルの分解が終了したアドレスの次
のアドレスから同じようにしてセルの分解が行われる。
後の呼の設定が行われる場合に、遅延揺らぎ吸収の為
に、第1セルの分解を行う場合の最初の書込み開始点を
読み出しフレームに対して、τ=TAU+1分のフレー
ムだけ先行した位置から、バッファに書込みを開始する
ことを意味している。又、タイムスロットの開始位置
は、当該、多元呼のSTMフレームの開始位置に相当す
る。
のデータを、各STMフレーム毎に多元数分ずつ書込み
処理を行い、その処理を繰り返して、必要なSTMフレ
ーム分のデータ書込み処理を行う時の処理手順を示す。
第2セルの終了直後のアドレスの次のアドレスを同様に
して、次のセル分解時の分解開始位置アドレスとして制
御テーブルの更新を行う。以下、同様のサイクルを最後
まで行う。
を示す。STMフレームの周期クロックRFR、タイム
スロットカウンタクロックRTS順に、データの読み出
し処理が行われることを示す。
回し、RTSは0〜2429の値を巡回している。RT
Sの内、実際にSTMデータとして使われるのは、ST
Mフレームのタイムスロット分の0〜2015である。
の結合が行われ、STMフレームデータとしてSTM網
側に送出される。
分解装置に置いては、書込み側ではアドレス変換の為の
メモリアクセス及び高速メモリが不要となり、装置の小
型化、経済化、低電力化に適したATMセル分解装置の
実現が可能となる。
して説明を行う。
ける為に、リアルタイム性を要求される通信呼として
は、音声を中心とする64kbps呼即ち多元数1の場
合だけを想定して説明を行った。
ディア応用が進展するにつれ、動画放送や動画像通信な
どの64kbps以上の多元速度の通信呼でリアルタイ
ム性を要求する場合が見受けられるようになって来た。
た動画像等を含む64kbps以上の高速のデジタル通
信サービスが予定されている。
元数Nが1以上の多元呼で音声に加えて動画像等のリア
ルタイム性の要求される多元呼に対しても、本発明を拡
張して適用することができることを説明する。
度の多元数が余り大きくない多元呼で、多元数1の64
kbps呼に比べて、相対的な改善効果が大きな場合
に、適用した場合にとくに効果が大きい。
簡単にふれた如く、ATMセル組立装置に置いて、リア
ルタイム性の要求されるN>1の多元呼に対するセル組
立を行う場合に、多元数1の場合の考え方をそのまま拡
張して適用する。
多元呼用に割り当てられたセルロットに対しては、セル
スロットは、全ての多元呼が共用して使う形とし、多元
テーブルで待ち行列を作っている先頭の多元呼から順
に、ATMセル組立・送出を行っている。
呼に対しては、当該セルスロットに対応するセル化テー
ブルにリアルタイム要求のフラグが立てられた多元呼の
場合には、当該セルスロットは、64kbps呼の場合
と同様に、当該多元呼が占有して使う形とする。
元呼に対するSTMフレームの多元数個の隣接したタイ
ムスロットの通信データは、当該タイムスロットに1対
1に対応した多元数個の連続するセルスロットを使っ
て、ATMセルの組立・送出を行う。
構成と考え方を変更することなく、リアルタイム性を要
求する多元呼に対しても、対応が可能となる。
はセルのバースト発生が大きくなる為に適用上の制約が
ある。
記で説明した、リアルタイム性要求フラグRを追加した
セル化テーブルの構成をしめす。
するフラグビットRが追加されている。この情報は、交
換機側からの信号情報として得られ、対応する多元呼の
チャネル(タイムスロット)に相当する番号のアドレス
のセル化テーブル値として設定される。通常の多元呼に
大しては、R=0であり、リアルタイム性を要求する多
元呼に対しては、R=1に設定される。
で、R=1の通信呼が到来した場合には、多元呼であっ
ても、64kbps呼の場合と同様に考えて、STMフ
レームのタイムスロットと対応するセル化基本フレーム
上のセルスロットの関係を1対1に対応付けて、ATM
セル組立送出を行う。
れないで、リアルタイム性を要求する特定の多元呼が専
有して使う点が異なるが、セル化バッファへのデータの
書き込みや読みだしのルールは、通常の多元呼の場合と
同じである。
多元呼の場合と同じルールで行われる。
たセル化バッファへの書き込みと読出手順の詳細フロー
図に示す如く、セル化スロットに対応するタイムスロッ
トに多元呼(N>1)であってリアルタイム性の要求が
ある(R=1)の呼に対しては、64kbps呼と同様
に、当該セルスロットを、対応するタイムスロットを使
って送られてきたリアルタイム性を要求する多元呼が専
有してATMセルの組立・送出を行う。
STMフレームの周期データに復元される為、ATMセ
ル組立を行う場合の如くリアルタイム性保持の工夫はと
くに必要なく、他のN>1の多元呼の場合と同様にし
て、ATMセルの分解を行えば良く、とくに、拡張変更
を行わなくても、本発明をそのまま、適用すれば良い。
くならないN=2〜3程度の範囲で適用して、ATM網
側へのバースト発生の影響も少なく抑え、リアルタイム
性保証による動画像通信などへの適用効果をあげること
ができる。
って、高速メモリを不要とし、メモリ規模を削減し、A
TMセル組立時の相互衝突回避の複雑な処理を不要と
し、かつ、多元呼に対しては同一の多元呼に対するAT
Mセルのバースト的発生を抑え、ATM網に対する効果
的な負荷分散を達成する、LSI化に適した装置の実現
が可能となり、その適用効果は大きい。
ある。
ムの関係である。
セル化バッファとセルスロットの対応関係である。
ある。
込みと読み出しイメージである。
み出しイメージである。
フレーム番号シーケンスの計算例である。
例である。
順の詳細フロー図である。
連図である。
処理の概要である。
解処理の概要である
る。
ル化バッファへの書込みと読出手順の詳細フロー図であ
る。
TMセル組立・分解装置である。
分野の対応である。
成である。
TMセル組立・分解の仕組みである。
立の説明図である。
立である。
化バッファへの書込手順フロー図である。
仕組みである。
る。
Claims (10)
- 【請求項1】 STM(Synchronous Transfer Mode) 網
とATM(Asynchronous Transfer Mode)網の間に設置さ
れ、時分割多重されたSTMデータとATMセルとの相
互変換を行うATMセル組立装置及びATMセル分解装
置から構成されるATMセル組立・分解装置において、 STM網との多元速度の通信呼データの送信・受信に関
しては、STMフレーム中の連続する多元数個のタイム
スロットを使い、 ATM網へのATMセルの組立・送出に関しては、ST
Mフレーム周期にペイロード数を乗算した時間長のセル
化基本フレームをATMセルの時間幅で時間量子化した
セルスロットを使い、 相互変換を行うことを特徴とするATMセル組立・分解
装置。 - 【請求項2】 請求項1に記載のATMセル組立・分解
装置において、STMデータをATMセルに変換するA
TMセル組立装置は、 音声などのリアルタイム性の要求がある通信呼に対する
ATMセル組立・送出は、 当該通信呼に1対1に対応した前記セル化基本フレーム
で周期的に繰り返す特定のセルスロットで行い、 リアルタイム性を要求しない多元速度呼に対するATM
セル組立・送出は、 リアルタイム性の要求がある通信呼に割り当てられてい
ないセルスロットを多元速度呼用の共用セルスロットと
して使い、 ペイロード数個のデータを受信しATMセル組立準備が
完了した多元呼の順番に行うことを特徴とする請求項1
に記載のATMセル組立装置 - 【請求項3】 請求項2に記載のATMセル組立装置
は、時分割多重されたSTMデータをSTMフレーム毎
に格納するデータバッファと、STMデータをSTMフ
レーム毎タイムスロット毎にバイト単位でデータバッフ
ァに格納する書込制御部と、当該データバッファからA
TMセル組み立て用の所望のデータをペイロード用に読
み出しATMセル組み立てを行うATMセル組立制御
部、とを有し、 前記書込制御部は、データバッファに対し当該ATMセ
ル組立制御部とは独立してデータの到着順にSTMフレ
ーム、タイムスロット毎に書込み処理を行い、 前記ATMセル組立制御部は、 データバッファからデータを読み出しATMに組み立て
るATMセル組立部、 当該ATMセル組立部がデータ読み出し及びATMセル
組立を行う為に必要なSTMのタイムスロット毎の属性
データを格納するセル化テーブル、 多元速度呼に関し、データバッファに、ATMセル組立
に必要なデータが格納完了する順番に、当該データバッ
ファのアドレスがFIFO(First In First Out)論理の
待ち行列を形成する多元テーブル、を有し、 ATMセル組立部は、当該セル化テーブル、多元テーブ
ルのデータを基に、ATMセル組立を行うことを特徴と
する、請求項2に記載のATMセル組立装置。 - 【請求項4】 請求項3に記載のATMセル組立装置に
おいて、 前記ATMセル組立制御部は、 前記セルスロットにおいてATMセル組立処理を行う際
に、セル化テーブルの対応するタイムスロットのアドレ
スの属性データから、前記セルスロットが多元呼用に割
り当てられたセルスロットであることを検知した場合に
は、 多元テーブルから待ち行列の先頭の多元呼用データバッ
ファアドレス値を得、当該データバッファアドレス値に
1対1に対応するタイムスロット番地のセル化テーブル
から、当該多元呼用に必要な読み出し制御パラメータを
得て、セル化バッファからのデータ読み出しを行う、こ
とを特徴とする、請求項3に記載のATMセル組立装
置。 - 【請求項5】 請求項3のATMセル組立装置におい
て、前記セル化テーブルを構成するタイムスロット毎の
データ構成に関し、 通信呼の開始を指示するフラグビット、 データバッファからのデータ読み出しの開始ポイントを
指示し通信開始時に設定されデータバッファからペイロ
ードデータが読み出される都度更新される読出ポイン
タ、 通信の終了を指示するフラグビット、データバッファか
らのデータ読み出しの終了ポイントを指示する終了ポイ
ンタ、を有することを特徴とする、請求項3に記載のA
TMセル組立装置。 - 【請求項6】 請求項3に記載のATMセル組立装置に
おいて、前記多元テーブルの構成に関し、 多元速度呼毎のデータバッファアドレスを、ペイロード
数のデータが蓄積完了する順番に、STMフレーム単位
のFIFO論理の待ち行列として形成した待ち行列をS
TMフレーム番号順に連結して構成し、 当該多元速度呼に対するATMセル組立毎に、ペイロー
ド数と多元数とデータバッファのペイロードデータ読出
終了アドレス位置データを基に、 当該多元呼用に割り当てられた当該データバッファ領域
に次のペイロード数分のデータが蓄積完了する新たなS
TMフレーム単位の待ち行列時間位置の予測計算を行
い、 待ち行列の並び位置の更新を行うことを特徴とする請求
項3に記載のATMセル組立装置。 - 【請求項7】 請求項3に記載のATMセル組立装置に
おいて、多元テーブルのSTMフレーム毎の待ち行列を
表示するデータテーブルの構成法に関し、 当該STMフレームの待ち行列の先頭の行列要素のデー
タバッファアドレス値と最後尾の行列要素のデータバッ
ファアドレス値と、待ち行列の長さと、からなり、先頭
の待ち行列要素の後続待ち行列要素のアドレスを、 当該先頭の待ち行列要素のデータバッファアドレスに1
対1に対応したセル化テーブルにおけるタイムスロット
毎のテーブルにおいて多元チェーン情報として保有さ
せ、 当該最後尾の待ち行列要素のデータバッファアドレスに
1対1に対応したセル化テーブルにおけるタイムスロッ
ト毎のテーブルでは、当該タイムスロット値を多元チェ
ーン情報として保有させる、ことを特徴とする請求項3
に記載のATMセル組立装置 - 【請求項8】 請求項1に記載のATMセル組立・分解
装置において、ATMセルをSTMデータに変換して出
力するATMセル分解装置は、 ATMセルのペイロードデータを格納するデータバッフ
ァと、 ATMセル到着時にデータバッファに書込みを行うAT
Mセル書込処理部とATMセルのペイロードデータをデ
ータバッファに書き込む為に必要な書込み制御情報を有
する書込み制御テーブルを有するATMセルデータ書込
制御部と、 STMデータを読み出すSTMデータ読出部と、を有
し、 前記データバッファは、STMフレーム毎、タイムスロ
ット毎の周期カウンタのアドレス順にデータを読出さ
れ、 前記ATMセルデータ書込制御部は、多元速度呼のデー
タを、前記データバッファに格納する際に、書込制御テ
ーブルから読み出した当該多元速度呼に対する割当タイ
ムスロットの先頭を示す番号値と多元数を用いて、ST
Mフレームデータの連続するタイムスロットに対応した
多元数個の連続するアドレスのデータバッファに書込制
御を行うことを特徴とする請求項1に記載のATMセル
分解装置。 - 【請求項9】 請求項8に記載のATMセル分解装置に
おいて、ATMセル書込制御部に関し、 呼設定直後に、最初に到着したATMセルのペイロード
データを格納するSTMフレーム番号を、現在読み出し
を行っているSTMフレーム番号にATMセル到着の遅
延揺らぎ吸収時間に相当するフレーム数を加算したST
Mフレーム番号のアドレスからデータバッファへのAT
Mセル分解データの格納を開始するように制御すること
を特徴とする、 請求項8に記載のATMセル分解装置。 - 【請求項10】 請求項8に記載のATMセル分解装置
に置いて、書込制御テーブルのデータ構成に関し、 通信の開始を指示するフラグビット、 ATMセルを分解してデータバッファにデータ書込を行
う為の開始ポイントを指示し通信開始時に設定されAT
Mセル分解の都度更新される書込ポインタ、 通信の終了を指示するフラグビット、データバッファへ
のデータ書込の終了ポイントを指示する終了ポインタ、
を有することを特徴とする、請求項8に記載のATMセ
ル分解装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16300499A JP4164943B2 (ja) | 1999-06-09 | 1999-06-09 | Atmセル組立装置及びatmセル分解装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16300499A JP4164943B2 (ja) | 1999-06-09 | 1999-06-09 | Atmセル組立装置及びatmセル分解装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000354043A true JP2000354043A (ja) | 2000-12-19 |
JP4164943B2 JP4164943B2 (ja) | 2008-10-15 |
Family
ID=15765376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16300499A Expired - Fee Related JP4164943B2 (ja) | 1999-06-09 | 1999-06-09 | Atmセル組立装置及びatmセル分解装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4164943B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7254128B2 (en) | 2001-01-25 | 2007-08-07 | Nec Corporation | Channel data extracting circuit and extracting method |
JP2012119760A (ja) * | 2010-11-29 | 2012-06-21 | Fujitsu Telecom Networks Ltd | 通信装置および通信制御方法 |
JP2012165317A (ja) * | 2011-02-09 | 2012-08-30 | Nippon Telegr & Teleph Corp <Ntt> | 伝送装置及びネットワークシステム |
-
1999
- 1999-06-09 JP JP16300499A patent/JP4164943B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7254128B2 (en) | 2001-01-25 | 2007-08-07 | Nec Corporation | Channel data extracting circuit and extracting method |
JP2012119760A (ja) * | 2010-11-29 | 2012-06-21 | Fujitsu Telecom Networks Ltd | 通信装置および通信制御方法 |
JP2012165317A (ja) * | 2011-02-09 | 2012-08-30 | Nippon Telegr & Teleph Corp <Ntt> | 伝送装置及びネットワークシステム |
Also Published As
Publication number | Publication date |
---|---|
JP4164943B2 (ja) | 2008-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5933607A (en) | Digital communication system for simultaneous transmission of data from constant and variable rate sources | |
US5555243A (en) | Self routing exchange and exchange system | |
JP2837660B2 (ja) | 拡張構造を有するatm層機能処理装置 | |
US6647017B1 (en) | Switching fabric arrangement with time stamp function | |
US5537400A (en) | Buffered crosspoint matrix for an asynchronous transfer mode switch and method of operation | |
US6621828B1 (en) | Fused switch core and method for a telecommunications node | |
JP2837651B2 (ja) | 通信システム | |
KR0161613B1 (ko) | Atm 인터페이스 및 섀핑 방법 | |
JPH0846590A (ja) | データ伝送システム | |
JP3573208B2 (ja) | 広帯域通信網の電話通信呼経路の設定 | |
US6256308B1 (en) | Multi-service circuit for telecommunications | |
JP2002509659A (ja) | 通信装置および方法 | |
JPH09512151A (ja) | 電気通信ネットワーク用マルチサービススイッチ | |
JPH07297830A (ja) | 多重化装置、非多重化装置、スイッチング装置、およびネットワークアダプタ | |
WO2000076153A1 (en) | Method and system for allocating bandwidth and buffer resources to constant bit rate (cbr) traffic | |
JP3115813B2 (ja) | 通信方法 | |
JP2011024269A (ja) | 低ビットレートアプリケーション用にatmセルを生成するための方法 | |
JPH10500545A (ja) | 通信システム | |
US6760327B1 (en) | Rate adjustable backplane and method for a telecommunications node | |
JPH10303941A (ja) | 統計的多重化を使用する可変長ミニパケットの直列データ送信 | |
WO2000076148A1 (en) | Method for allocating bandwidth to real-time variable bit rate (rt-vbr) traffic | |
US6920156B1 (en) | Method and system for transporting synchronous and asynchronous traffic on a synchronous bus of a telecommunications node | |
EP1067737B1 (en) | A traffic shaper that accommodates maintenance cells without causing jitter or delay | |
US6778529B1 (en) | Synchronous switch and method for a telecommunications node | |
RU2294601C1 (ru) | Способ статистического мультиплексирования при передаче информации |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080721 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |