JP2000349246A - Dielectric element - Google Patents

Dielectric element

Info

Publication number
JP2000349246A
JP2000349246A JP11158262A JP15826299A JP2000349246A JP 2000349246 A JP2000349246 A JP 2000349246A JP 11158262 A JP11158262 A JP 11158262A JP 15826299 A JP15826299 A JP 15826299A JP 2000349246 A JP2000349246 A JP 2000349246A
Authority
JP
Japan
Prior art keywords
layer
upper electrode
ferroelectric
conductive oxide
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11158262A
Other languages
Japanese (ja)
Inventor
Takaaki Suzuki
孝明 鈴木
Toshihide Namatame
俊秀 生田目
Tetsuo Fujiwara
徹男 藤原
Yasuhiko Murata
康彦 村田
Kazuhisa Higashiyama
和寿 東山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11158262A priority Critical patent/JP2000349246A/en
Publication of JP2000349246A publication Critical patent/JP2000349246A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent deterioration of characteristics of a ferroelectric substance layer and defective contact of an upper electrode due to hydrogen by forming an upper electrode into a laminated structure made of a metal, conductive oxide and a metal in the ferroelectric substance element. SOLUTION: This ferroelectric substance element comprises a lower electrode 13 formed on a semiconductor substrate 10, a ferroelectric substance layer formed on the lower electrode 13, and an upper electrode formed on a ferroelectric substance layer 14. The upper electrode is composed of an upper electrode layer 15 formed on the ferroelectric substance layer 14, a conductive oxide layer 16 for preventing diffusion of hydrogen with a perovskite structure formed on the upper electrode layer 15 and a metallic layer 17 formed on the conductive oxide layer 16.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は誘電体素子にかか
り、特に水素による強誘電体の特性劣化および上部電極
のコンタクト不良を抑制した強誘電体素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dielectric element, and more particularly, to a ferroelectric element in which deterioration of characteristics of a ferroelectric substance due to hydrogen and poor contact of an upper electrode are suppressed.

【0002】[0002]

【従来の技術】近年、強誘電体の高い自発分極および低
抗電界を利用した不揮発性メモリが注目されている。こ
のような不揮発性メモリは、強誘電体層および強誘電体
層の上面および下面に形成した上部電極および下部電極
からなる。このように形成したメモリは従来のフラッシ
ュメモリ、EEPROM等に比べて高速動作が可能であ
る。すなわち、読み出しおよび書き込み速度ともにDR
AM並の高速動作が期待できる理想的なメモリである。
この不揮発性メモリに用いる強誘電体材料には、大きな
分極量を有するPb(Zr/Ti)O3(PZT)、ある
いは膜疲労特性に優れたSrBi2Ta29 (SBT)
等のBi層状強誘電体が用いられる。
2. Description of the Related Art In recent years, a non-volatile memory utilizing a high spontaneous polarization and a low coercive electric field of a ferroelectric has attracted attention. Such a nonvolatile memory includes a ferroelectric layer and upper and lower electrodes formed on the upper and lower surfaces of the ferroelectric layer. The memory thus formed can operate at a higher speed than conventional flash memories, EEPROMs and the like. That is, both the read and write speeds are DR
It is an ideal memory that can be expected to operate at the same high speed as AM.
Pb (Zr / Ti) O 3 (PZT) having a large polarization amount or SrBi 2 Ta 2 O 9 (SBT) having excellent film fatigue characteristics are used as a ferroelectric material used for this nonvolatile memory.
And the like are used.

【0003】また、強誘電体素子を構成する電極材料に
は上部電極および下部電極ともに耐熱性の点からPtが
広く用いられる。
In addition, Pt is widely used as an electrode material for forming a ferroelectric element from the viewpoint of heat resistance for both the upper electrode and the lower electrode.

【0004】ところで、前記強誘電体素子の製造過程に
は、SiO2絶縁保護層を形成する工程が存在する。こ
の工程はモノシラン等の原料ガスを用いてSiO2絶縁
保護層を形成するため、分解反応等によって水素が発生
する。発生した水素は前記電極材料であるPtの触媒作
用によって活性化され、前記強誘電体を構成する強誘電
体層中の酸素と反応して強誘電体素子の特性を劣化させ
る。
Incidentally, in the process of manufacturing the ferroelectric element, there is a step of forming an SiO 2 insulating protective layer. In this step, since a SiO 2 insulating protective layer is formed using a source gas such as monosilane, hydrogen is generated by a decomposition reaction or the like. The generated hydrogen is activated by the catalytic action of Pt as the electrode material, and reacts with oxygen in the ferroelectric layer constituting the ferroelectric to degrade the characteristics of the ferroelectric element.

【0005】この問題に関して、例えば、特開平5−1
83106号公報に、強誘電体素子の上部電極の縁部に
窒化珪素あるいはパラジウムで形成した水素の通過を阻
止する被覆層を設けることが示されている。
Regarding this problem, see, for example,
No. 83106 discloses that a coating layer formed of silicon nitride or palladium for blocking the passage of hydrogen is provided at an edge of an upper electrode of a ferroelectric element.

【0006】また、特開平6−21334号公報には、
上部電極および下部電極の少なくとも一方の電極と誘電
体層との間に二酸化珪素あるいは燐をドープした二酸化
珪素からなる反応防止膜を挿入することが示されてい
る。
[0006] Japanese Patent Application Laid-Open No. 6-21334 discloses that
It is disclosed that a reaction preventing film made of silicon dioxide or silicon dioxide doped with phosphorus is inserted between at least one of the upper electrode and the lower electrode and the dielectric layer.

【0007】また、特開平10−12751号公報に
は、強誘電体層上に形成したPt電極上にRuO2また
はIrO2からなる導電性酸化物を形成することが示さ
れている。
Japanese Patent Application Laid-Open No. Hei 10-12751 discloses that a conductive oxide made of RuO 2 or IrO 2 is formed on a Pt electrode formed on a ferroelectric layer.

【0008】また、特開平10−12830号公報に
は、強誘電体層上に形成したPt等からなる電極上にS
rRuO3等からなる導電性酸化物を形成し、あるいは
強誘電体層上に形成したSrRuO3等からなる導電性
酸化物上にPt等からなる電極を形成して、前記強誘電
体層が還元されることを保護することが示されている。
Japanese Patent Application Laid-Open No. 10-12830 discloses that an electrode made of Pt or the like formed on a ferroelectric layer has
A conductive oxide made of rRuO 3 or the like is formed, or an electrode made of Pt or the like is formed on the conductive oxide made of SrRuO 3 or the like formed on the ferroelectric layer, and the ferroelectric layer is reduced. Has been shown to protect you.

【0009】[0009]

【発明が解決しようとする課題】前記特開平5−183
106号公報に示されるように、上部電極の縁部に窒化
珪素あるいはパラジウムからなる保護層を形成し、該保
護層により水素の通過を阻止する構成では、保護層と誘
電体素子を構成する電極あるいは誘電体との熱膨張係数
の差異に基づく応力歪みにより特性が劣化する。
SUMMARY OF THE INVENTION The above-mentioned Japanese Patent Application Laid-Open No. 5-183 is disclosed.
As disclosed in JP-A-106-106, in a configuration in which a protective layer made of silicon nitride or palladium is formed on an edge of an upper electrode and the passage of hydrogen is prevented by the protective layer, an electrode forming the protective layer and a dielectric element is formed. Alternatively, the characteristics are degraded due to stress distortion based on the difference in the coefficient of thermal expansion from the dielectric.

【0010】また、前記特開平10−12751号公報
に示すように、強誘電体層上に形成したPt電極上にR
uO2またはIrO2からなる導電性酸化物を形成した場
合には、水素の通過を阻止して耐還元性は向上する。し
かし、前記導電性酸化物からなる電極上にTiNからな
る配線材料を形成すると、前記導電性酸化物とTiNと
が反応してTiOxからなる絶縁反応層が生成し、導電
性酸化物とTiN間のコンタクト不良を起こす。
[0010] Further, as shown in the above-mentioned Japanese Patent Application Laid-Open No. 10-12751, Rt is formed on a Pt electrode formed on a ferroelectric layer.
When a conductive oxide made of uO 2 or IrO 2 is formed, the passage of hydrogen is prevented and the reduction resistance is improved. However, when a wiring material made of TiN is formed on the electrode made of the conductive oxide, the conductive oxide reacts with TiN to form an insulating reaction layer made of TiOx. Causes poor contact.

【0011】また、特開平10−12830号公報に示
すように、強誘電体層上に形成したPt等からなる電極
上に、SrRuO3等からなる導電性酸化物を形成した
場合には、導電性酸化物と前記TiNとが反応してTi
Oxからなる絶縁反応層が生成し、導電性酸化物とTi
N間のコンタクト不良を起こす。これに対し、強誘電体
層上に形成したSrRuO3等からなる導電性酸化物上
に、Pt等からなる電極を形成した場合には、強誘電体
層を導電性酸化物層および下部電極である金属層で挟む
ことになる。誘電体層を挟む電極が異なると仕事関数の
違いにより分極ヒステリシス特性が電圧軸方向にシフト
して非対称となる。分極ヒステリシス特性が非対称にな
ると、電圧を繰り返し印加したとき膜疲労特性の低下等
が生じ、誘電体特性を有効に利用することができない。
さらに前記導電性酸化物と強誘電体層とのコンタクト不
良を起こすおそれがある。
Further, as shown in Japanese Patent Application Laid-Open No. 10-12830, when a conductive oxide such as SrRuO 3 is formed on an electrode made of Pt or the like formed on a ferroelectric layer, the conductive Oxide and the TiN react to form TiN
An insulating reaction layer made of Ox is formed, and the conductive oxide and Ti
A contact failure between N is caused. On the other hand, when an electrode made of Pt or the like is formed on a conductive oxide made of SrRuO 3 or the like formed on the ferroelectric layer, the ferroelectric layer is formed by the conductive oxide layer and the lower electrode. It will be sandwiched between certain metal layers. If the electrodes sandwiching the dielectric layer are different, the polarization hysteresis characteristic shifts in the voltage axis direction and becomes asymmetric due to the difference in work function. If the polarization hysteresis characteristics are asymmetric, the film fatigue characteristics decrease when a voltage is repeatedly applied, and the dielectric characteristics cannot be used effectively.
Further, there is a possibility that a contact failure between the conductive oxide and the ferroelectric layer may occur.

【0012】本発明は前記問題点に鑑みてなされたもの
で、水素等による強誘電体層の特性劣化および上部電極
のコンタクト不良を低減した強誘電体素子を提供する。
The present invention has been made in view of the above-mentioned problems, and provides a ferroelectric element in which characteristic deterioration of a ferroelectric layer and defective contact of an upper electrode due to hydrogen or the like are reduced.

【0013】[0013]

【課題を解決するための手段】本発明は、上記の課題を
解決するために次のような手段を採用した。
The present invention employs the following means in order to solve the above-mentioned problems.

【0014】半導体基板上に形成した下部電極と、該下
部電極上に形成した誘電体層と、該誘電体層上に形成し
た上部電極からなる誘電体素子において、前記上部電極
は、前記誘電体層上に形成した上部電極層、該上部電極
層上に形成したペロブスカイト構造の水素拡散防止用導
電性酸化物層および該導電性酸化物層上に形成した金属
層からなることを特徴とする。
[0014] In a dielectric element comprising a lower electrode formed on a semiconductor substrate, a dielectric layer formed on the lower electrode, and an upper electrode formed on the dielectric layer, the upper electrode is formed of the dielectric material. It is characterized by comprising an upper electrode layer formed on the layer, a conductive oxide layer for preventing hydrogen diffusion having a perovskite structure formed on the upper electrode layer, and a metal layer formed on the conductive oxide layer.

【0015】また、前記誘電体素子において、前記導電
性酸化物層はSrRuO3導電性酸化物からなることを
特徴とする。
Further, in the above-mentioned dielectric element, the conductive oxide layer is made of a SrRuO 3 conductive oxide.

【0016】また、前記誘電体素子において、前記導電
性酸化物層はLaTiO3 、CaCrO3、SrCrO3
およびCaRuO3からなる導電性酸化物の少なくとも
1種類を含むことを特徴とする。
In the above-mentioned dielectric element, the conductive oxide layer is made of LaTiO 3 , CaCrO 3 , SrCrO 3
And at least one kind of conductive oxide composed of CaRuO 3 .

【0017】また、前記誘電体素子において、前記上部
電極を形成する上部電極層および金属層はPt、Irお
よびRuからなる金属の少なくとも1種類を含むことを
特徴とする。
In the above-mentioned dielectric element, the upper electrode layer and the metal layer forming the upper electrode include at least one kind of metal consisting of Pt, Ir and Ru.

【0018】また、前記誘電体素子において、前記誘電
体層は(Pb/A)(Zr/Ti)O3 (式中のAはL
a,Ba,Nb,Ca,Srから選ばれた1の元素)か
らなることを特徴とする。
In the above-mentioned dielectric element, the dielectric layer is composed of (Pb / A) (Zr / Ti) O 3 (where A is L
a, Ba, Nb, Ca, Sr).

【0019】また、前記誘電体素子において、前記誘電
体層はSrBi2Ta2-xNbx9(式中のxは0ないし
1)からなることを特徴とする。
Further, in the above-described dielectric element, the dielectric layer is made of SrBi 2 Ta 2-x Nb x O 9 (where x is 0 to 1).

【0020】また、前記誘電体素子において、前記誘電
体層は(Ba1-xSrx)TiO3 (式中のxは0ないし
0.9)からなることを特徴とする。
Further, in the above-mentioned dielectric element, the dielectric layer is made of (Ba 1-x Sr x ) TiO 3 (where x is 0 to 0.9).

【0021】[0021]

【発明の実施の形態】半導体基板上に形成した下部電極
と、該下部電極上に形成した強誘電体層と、該強誘電体
層上に形成した上部電極からなる強誘電体素子におい
て、まず、不活性ガスまたは還元性ガスの拡散防止のた
め、上部電極上にペロブスカイト構造の導電性酸化物か
らなる導電性バリア層を形成する。該導電性バリア層は
SrRuO3(SRO)が最も望ましいが、LaTiO
3 、CaCrO3、SrCrO3およびCaRuO3から
なる導電性酸化物の少なくとも1種類を用いてもよい。
この場合にはそれぞれの導電性バリア層の抵抗率は1m
Ω・cm以下が望ましい。また、前記導電性バリア層の
層厚は100ないし2000Åが望ましく、100ない
し500Åがより望ましい。さらに、前記導電性バリア
層上には前記上部電極と同じ材料の金属層を形成する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In a ferroelectric element comprising a lower electrode formed on a semiconductor substrate, a ferroelectric layer formed on the lower electrode, and an upper electrode formed on the ferroelectric layer, A conductive barrier layer made of a conductive oxide having a perovskite structure is formed on the upper electrode to prevent the diffusion of the inert gas or the reducing gas. SrRuO 3 (SRO) is most preferred for the conductive barrier layer, but LaTiO
3 , at least one of conductive oxides composed of CaCrO 3 , SrCrO 3 and CaRuO 3 may be used.
In this case, the resistivity of each conductive barrier layer is 1 m
Ω · cm or less is desirable. Further, the thickness of the conductive barrier layer is preferably 100 to 2000 °, more preferably 100 to 500 °. Further, a metal layer of the same material as the upper electrode is formed on the conductive barrier layer.

【0022】前記上部電極上には、後工程でTiNから
なる配線層を形成する。TiNからなる配線層は非常に
酸化しやすい材料である。したがって前記導電性バリア
層上に直接TiNを形成すると、TiN形成後の各種の
熱処理によりTiNと導電性バリア層との界面付近にT
iO2を形成しやすくなる。その結果、コンタクト不良
を生じ強誘電体層に十分な電圧を印加することができな
くなり、電気特性の劣化が生じる。
On the upper electrode, a wiring layer made of TiN is formed in a later step. The wiring layer made of TiN is a material that is very easily oxidized. Therefore, when TiN is formed directly on the conductive barrier layer, various heat treatments after the formation of TiN cause TN near the interface between TiN and the conductive barrier layer.
It becomes easy to form iO 2 . As a result, a contact failure occurs, a sufficient voltage cannot be applied to the ferroelectric layer, and the electrical characteristics deteriorate.

【0023】前記導電性バリア層上に前記上部電極と同
じ材料の金属層を形成すると、前記TiNからなる配線
層の酸化を防止してコンタクト不良の問題を解決でき
る。なお、前記金属層は前記上部電極と同じ材料でなく
とも同様の効果を得ることができる。
When a metal layer made of the same material as that of the upper electrode is formed on the conductive barrier layer, oxidation of the wiring layer made of TiN can be prevented, and the problem of poor contact can be solved. The same effect can be obtained even if the metal layer is not made of the same material as the upper electrode.

【0024】前記上部電極の電極材料および前記導電性
バリア層上に形成する金属層の形成材料はPt、Irお
よびRuからなる金属の少なくとも1種類が望ましい。
また前記金属層の膜厚は100ないし1000Åが望ま
しく、100ないし500Åがより望ましい。
The electrode material of the upper electrode and the material of the metal layer formed on the conductive barrier layer are desirably at least one kind of metal consisting of Pt, Ir and Ru.
The thickness of the metal layer is preferably 100 to 1000 °, more preferably 100 to 500 °.

【0025】また、前記強誘電体材料は、(Pb/A)
(Zr/Ti)O3 (式中のAはLa,Ba,Nb,C
a,Srから選ばれた1の元素であり、Pbの一部を置
換する)、SrBi2Ta2-xNbx9 (式中のxは0
ないし1)あるいは(Ba1-xSrx)TiO3 (式中の
xは0ないし0.9)が望ましい。
Further, the ferroelectric material is (Pb / A)
(Zr / Ti) O 3 (where A is La, Ba, Nb, C
a, Sr is one element selected from Sr and partially replaces Pb), SrBi 2 Ta 2-x Nb x O 9 (where x is 0
To 1) or (Ba 1-x Sr x ) TiO 3 (where x is 0 to 0.9).

【0026】また、前記強誘電体層は、酸素および不活
性ガスの混合ガス雰囲気中で行うスパッタリング法、レ
ーザ蒸着法あるいはMOCVD法で作成することができ
る。また、酸素および不活性ガスからなる常圧の混合ガ
スの雰囲気中で、金属アルコキシドあるいは有機酸塩を
出発原料としたスピンコート法、あるいはディップコー
ト法を用いて作製することができる。
Further, the ferroelectric layer can be formed by a sputtering method, a laser vapor deposition method or an MOCVD method performed in a mixed gas atmosphere of oxygen and an inert gas. Further, it can be produced by a spin coating method or a dip coating method using a metal alkoxide or an organic acid salt as a starting material in an atmosphere of a mixed gas of oxygen and an inert gas at normal pressure.

【0027】本実施形態によれば、上部電極層上にペロ
ブスカイト構造の水素拡散防止用導電性酸化物層を形成
し、また該導電性酸化物層上に金属層を形成したので、
強誘電体素子を還元性雰囲気中で加熱しても、強誘電体
層中に水素が侵入することはない。さらに前記導電性酸
化物は耐還元性に優れていることから、導電性を損なう
ことはない。
According to this embodiment, a conductive oxide layer for preventing hydrogen diffusion having a perovskite structure is formed on the upper electrode layer, and a metal layer is formed on the conductive oxide layer.
Even if the ferroelectric element is heated in a reducing atmosphere, hydrogen does not enter the ferroelectric layer. Furthermore, since the conductive oxide is excellent in reduction resistance, it does not impair the conductivity.

【0028】また、前記導電性バリア層上に金属層を形
成したので、TiNからなる配線層の酸化を防止してコ
ンタクト不良を防止できる。
Further, since the metal layer is formed on the conductive barrier layer, it is possible to prevent oxidation of the wiring layer made of TiN, thereby preventing contact failure.

【0029】また、強誘電体層と接触する上部電極に金
属層を用いたので、強誘電体層とのコンタクトを良好に
保持することができる。
Further, since the metal layer is used for the upper electrode in contact with the ferroelectric layer, the contact with the ferroelectric layer can be maintained well.

【0030】次に、本発明の第1の実施例を図1ないし
図2を用いて説明する。
Next, a first embodiment of the present invention will be described with reference to FIGS.

【0031】図1ないし図2は本実施例を説明する図で
あり、図1(a)は本実施例にかかる強誘電体素子を示
す図、図1(b)は図1(a)に示す強誘電体素子に絶
縁保護層を被着した状態を示す図、図2は熱処理による
電気特性の変化を示す図である。これらの図において、
10はSiウエハ、11はSiウエハ表面に形成したS
iO2層、12はSiO2層上に形成したTi層、13は
Ptからなる下部電極、14は下部電極13上に形成し
た強誘電体層、15は強誘電体層14上に形成したPt
からなる上部電極層、16はSrRuO3からなる導電
性酸化物層、17はPtからなる金属層である。また、
18はSiO2絶縁保護層、19はTiN層からなる配
線層である。
FIGS. 1 and 2 are views for explaining the present embodiment. FIG. 1 (a) is a view showing a ferroelectric element according to the present embodiment, and FIG. 1 (b) is a view showing FIG. 1 (a). FIG. 2 is a diagram showing a state in which an insulating protective layer is applied to the ferroelectric element shown in FIG. 2, and FIG. 2 is a diagram showing a change in electrical characteristics due to heat treatment. In these figures,
10 is a Si wafer, 11 is S formed on the surface of the Si wafer.
iO 2 layer, 12 a Ti layer formed on a SiO 2 layer, 13 a lower electrode made of Pt, 14 a ferroelectric layer formed on the lower electrode 13, 15 a Pt formed on a ferroelectric layer 14
, 16 is a conductive oxide layer made of SrRuO 3 , and 17 is a metal layer made of Pt. Also,
Reference numeral 18 denotes a SiO2 insulating protective layer, and 19 denotes a wiring layer made of a TiN layer.

【0032】まず、Siウエハ10の表面に熱酸化によ
りSiO2層11を形成した。次に前記SiO2層11上
にスパッタリング法によりTi層12を200Å形成
し、下部電極14としてPt層を2000Å形成する。
First, an SiO 2 layer 11 was formed on the surface of a Si wafer 10 by thermal oxidation. Next, a Ti layer 12 is formed on the SiO 2 layer 11 by a sputtering method at a thickness of 200 °, and a Pt layer is formed as a lower electrode 14 at a thickness of 2000 °.

【0033】次に、下部電極13上に強誘電体層を形成
するために、Sr、Bi、Taを1:2.4:2の組成
比に調合した金属アルコキシド溶液を4000rpmの
回転数で30秒間スピンコートした。その後150℃で
30分間乾燥後、さらに空気中または酸素中で600℃
で30分間の仮焼成を行った。以上の操作を3回繰り返
し、膜厚2400Å前駆体層を作成した。続いて結晶化
のための熱処理として、700℃で1時間酸素中で熱処
理を行い、SrBi2.4Ta29からなる強誘電体層1
4を作成した。
Next, in order to form a ferroelectric layer on the lower electrode 13, a metal alkoxide solution prepared by mixing Sr, Bi, and Ta at a composition ratio of 1: 2.4: 2 is used at a rotational speed of 4000 rpm for 30 minutes. Spin coated for seconds. Thereafter, after drying at 150 ° C. for 30 minutes, further at 600 ° C. in air or oxygen.
For 30 minutes. The above operation was repeated three times to prepare a precursor layer having a thickness of 2400 °. Subsequently, as a heat treatment for crystallization, a heat treatment is performed in oxygen at 700 ° C. for 1 hour to obtain a ferroelectric layer 1 made of SrBi 2.4 Ta 2 O 9.
4 was created.

【0034】次に、強誘電体層14上に、上部電極層1
5としてPt層をスパッタリング法により1000Å形
成した。さらに上部電極層15上にバリア層としてスパ
ッタリング法によりSrRuO3からなる導電性酸化物
層16を500Å形成し、続いて、金属層17としてP
t層を500Å形成した。
Next, the upper electrode layer 1 is formed on the ferroelectric layer 14.
As No. 5, a Pt layer was formed at 1000 ° by a sputtering method. Further, a conductive oxide layer 16 made of SrRuO 3 is formed as a barrier layer on the upper electrode layer 15 by sputtering at a thickness of 500 °.
A t layer was formed at 500 °.

【0035】次に、スパッタによるダメージを回復させ
るために酸素中で650℃、1時間の熱処理を行った。
Next, a heat treatment was performed at 650 ° C. for one hour in oxygen in order to recover damage caused by sputtering.

【0036】以上により、Pt、SrRuO3およびP
tの積層構造を備えた上部電極を有するSrBi2.4
29強誘電体素子を作成した。
As described above, Pt, SrRuO 3 and P
SrBi 2.4 T having an upper electrode with a laminated structure of
An a 2 O 9 ferroelectric device was prepared.

【0037】比較例として、上部電極をPt層のみで形
成したSrBi2.4Ta29強誘電体素子を本実施形態
と同様の方法で作成した。
As a comparative example, an SrBi 2.4 Ta 2 O 9 ferroelectric element having an upper electrode formed only of a Pt layer was prepared in the same manner as in the present embodiment.

【0038】図2は、それぞれの強誘電体素子を水素3
%含有ヘリウムガス雰囲気、各温度で10分間熱処理を
行い電気特性を測定した結果を示す。電気特性の測定
は、印加電圧±5Vの条件で分極ヒステリシスを測定し
た。本実施形態にかかる強誘電体素子は、400℃で熱
処理を行っても分極ヒステリシス特性に大きな変化はな
い。これに対して、Ptからなる上部電極のみを用いた
比較例では150℃の熱処理で分極ヒステリシス特性が
劣化した。
FIG. 2 shows that each ferroelectric element is made of hydrogen 3
The results obtained by performing a heat treatment for 10 minutes at each temperature in a helium gas atmosphere containing 10% and measuring electrical characteristics are shown. In the measurement of the electrical characteristics, the polarization hysteresis was measured under the condition of an applied voltage of ± 5 V. In the ferroelectric element according to the present embodiment, even when heat treatment is performed at 400 ° C., the polarization hysteresis characteristics do not change significantly. On the other hand, in the comparative example using only the upper electrode made of Pt, the polarization hysteresis characteristics deteriorated by the heat treatment at 150 ° C.

【0039】次に、図1(b)に示すように、CVD法
によりSiO2絶縁保護層18を2000Å形成した。
次にSiO2絶縁保護層18にエッチングにより開口部
を形成して、金属層17を露出した。次に酸素雰囲気中
で450℃、30分間の熱処理を行ってエッチングダメ
ージを除去した。次にスパッタリング法によりTiN配
線層19を形成した。
Next, as shown in FIG. 1B, an SiO 2 insulating protective layer 18 was formed to a thickness of 2000 ° by the CVD method.
Next, an opening was formed in the SiO 2 insulating protective layer 18 by etching to expose the metal layer 17. Next, heat treatment was performed at 450 ° C. for 30 minutes in an oxygen atmosphere to remove etching damage. Next, a TiN wiring layer 19 was formed by a sputtering method.

【0040】比較例として、上部電極を耐還元性に優れ
たIrO2のみで形成したSrBi2.4Ta29強誘電体
素子を本実施形態と同様の方法で作成し、この強誘電体
素子にSiO2絶縁保護層およびTiN配線層を形成し
た。それぞれの強誘電体素子を水素3%含有ヘリウムガ
ス雰囲気、400℃10分間の熱処理を行い、分極特性
を測定した。
As a comparative example, a SrBi 2.4 Ta 2 O 9 ferroelectric element in which the upper electrode was formed only of IrO 2 having excellent reduction resistance was prepared in the same manner as in the present embodiment, and this ferroelectric element was used. An SiO 2 insulating protective layer and a TiN wiring layer were formed. Each ferroelectric element was subjected to a heat treatment at 400 ° C. for 10 minutes in a helium gas atmosphere containing 3% of hydrogen, and the polarization characteristics were measured.

【0041】本実施例の強誘電体素子は、熱処理前と分
極特性に大きな差はなかった。一方、比較例の強誘電体
素子は熱処理後の分極特性が大きく低下していることが
分かった。原因を分析の結果、上部電極のIrO2と配
線層のTiN間の界面付近でTiNの一部分がTiOx
の絶縁層に変化していることが分かった。その結果、上
部電極のIrO2と配線層のTiN間でコンタクト不良
が生じて分極特性が劣化したことが確認できた。
In the ferroelectric element of this example, there was no significant difference in the polarization characteristics before the heat treatment. On the other hand, it was found that the polarization characteristics of the ferroelectric element of the comparative example after the heat treatment were significantly reduced. As a result of analyzing the cause, a part of TiN was found to be TiOx near the interface between IrO 2 of the upper electrode and TiN of the wiring layer.
It turned out that it changed into the insulating layer of. As a result, it was confirmed that a contact failure occurred between IrO 2 of the upper electrode and TiN of the wiring layer, and the polarization characteristics were deteriorated.

【0042】このように、Pt、SrRuO3およびP
tからなる積層構造を備えた上部電極を用いることによ
り、TiNの酸化を防止することが可能になる。また耐
還元性に優れた強誘電体素子を得ることができる。
Thus, Pt, SrRuO 3 and P
By using the upper electrode having a laminated structure made of t, it is possible to prevent oxidation of TiN. Further, a ferroelectric element having excellent reduction resistance can be obtained.

【0043】なお、本実施例では上部電極の金属層とし
てPtを用いたがIrおよびRuからなる金属の少なく
とも1種を用いることができる。
In this embodiment, Pt is used for the metal layer of the upper electrode, but at least one of Ir and Ru can be used.

【0044】また、該導電性バリア層としてSrRuO
3を用いたが、LaTiO3 、CaCrO3、SrCrO
3およびRuO3からなる導電性酸化物の少なくとも1種
類を用いることができる。
Further, SrRuO is used as the conductive barrier layer.
3 , LaTiO 3 , CaCrO 3 , SrCrO
At least one of conductive oxides composed of RuO 3 and RuO 3 can be used.

【0045】次に、本発明の第2の実施例を図3を用い
て説明する。図において20はSiウエハ、21はSi
ウエハ表面に形成したSiO2層、22はSiO2層上に
形成したTi層、23はPtからなる下部電極、24は
下部電極上に形成したPb(Zr/Ti)O3(PZT)
強誘電体層、25は強誘電体層24上に形成したIrか
らなる上部電極層、26は上部電極層25上に形成した
導電性酸化物層からなる導電性バリア層、27はバリア
層25上に形成したIrからなる金属層である。
Next, a second embodiment of the present invention will be described with reference to FIG. In the figure, 20 is a Si wafer, 21 is Si
SiO 2 layer formed on the wafer surface, 22 a Ti layer formed on the SiO 2 layer, 23 a lower electrode made of Pt, 24 a Pb (Zr / Ti) O 3 (PZT) formed on the lower electrode
A ferroelectric layer, 25 is an upper electrode layer made of Ir formed on the ferroelectric layer 24, 26 is a conductive barrier layer made of a conductive oxide layer formed on the upper electrode layer 25, and 27 is a barrier layer 25 It is a metal layer made of Ir formed thereon.

【0046】まず、Siウエハ20の表面に熱酸化によ
りSiO2層21を形成する。次にSiO2層21上にス
パッタリング法により、Ti層22を500Å形成し、
Ti層22上に下部電極23としてPt層を1700Å
形成した。次に下部電極23上にスパッタ法を用いてP
b(Zr/Ti)O3強誘電体層24を形成した。なお、
形成条件は、ターゲット材料:組成比Pb:Zr:Ti=
1.2:0.52:0.48、基板温度:室温、圧力:
20mtorr、酸素およびアルゴンの混合ガス雰囲
気、である。この条件で2500Åの前駆体層を作成し
た後、酸素雰囲気中で700℃、1時間の熱処理を行
い、ペロブスカイト構造の、Pb1.2Zr0.52Ti0.483
強誘電体層24を作成した。
First, the SiO 2 layer 21 is formed on the surface of the Si wafer 20 by thermal oxidation. Next, a Ti layer 22 is formed on the SiO 2 layer 21 by sputtering at a thickness of 500 °.
A Pt layer is formed on the Ti layer 22 as a lower electrode 23 at 1700 °.
Formed. Next, P is formed on the lower electrode 23 by sputtering.
A b (Zr / Ti) O 3 ferroelectric layer 24 was formed. In addition,
The forming conditions are as follows: target material: composition ratio Pb: Zr: Ti =
1.2: 0.52: 0.48, substrate temperature: room temperature, pressure:
20 mtorr, a mixed gas atmosphere of oxygen and argon. After creating a precursor layer of 2500Å in this condition, 700 ° C. in an oxygen atmosphere, a heat treatment of 1 hour, the perovskite structure, Pb 1.2 Zr 0.52 Ti 0.48 0 3
A ferroelectric layer 24 was formed.

【0047】次に、強誘電体層24上に上部電極層25
としてIr層をスパッタリング法により1000Å形成
した。さらに上部電極層25上にバリア層としてスパッ
タリング法によりSrCrO3導電性酸化物層26を5
00Å形成し、続いて金属層27としてIr層を500
Å形成した。次に650℃、1時間の熱処理を行ってス
パッタによるダメージを回復させた。
Next, the upper electrode layer 25 is formed on the ferroelectric layer 24.
An Ir layer was formed at a thickness of 1000 ° by a sputtering method. Further, an SrCrO 3 conductive oxide layer 26 is formed on the upper electrode layer 25 as a barrier layer by sputtering.
Then, an Ir layer is formed as the metal layer 27 by 500.
Å formed. Next, heat treatment was performed at 650 ° C. for 1 hour to recover damage due to sputtering.

【0048】以上により、上部電極がIr、SrCrO
3およびIrからなる積層構造を有するPb1.2Zr0.52
0.483強誘電体素子を得た。次いで該強誘電体素子
を3%水素−ヘリウムガス中で、400℃10分間の熱
処理を行い、その後、印加電圧±3Vの条件で分極ヒス
テリシスを測定した。この結果、熱処理による特性劣化
がないことを確認した。
As described above, the upper electrode is made of Ir, SrCrO
Pb 1.2 Zr 0.52 T having a laminated structure composed of 3 and Ir
i was obtained 0.48 0 3 ferroelectric element. Next, the ferroelectric element was subjected to a heat treatment at 400 ° C. for 10 minutes in a 3% hydrogen-helium gas, and then the polarization hysteresis was measured under the conditions of an applied voltage of ± 3 V. As a result, it was confirmed that the characteristics did not deteriorate due to the heat treatment.

【0049】さらに実施例1と同様にSiO2保護層を
形成し、Ir層上にエッチングにより開口部を形成し
た。次に酸素中で400℃、10分間の熱処理を行い、
続いてスパッタリング法でTiNを形成した。次いでこ
のTiNを形成した強誘電体層を3%水素−ヘリウムガ
ス中で、400℃、10分間の熱処理を行い、分極特性
を測定した結果、特性の劣化は認められなかった。
Further, a SiO 2 protective layer was formed in the same manner as in Example 1, and an opening was formed on the Ir layer by etching. Next, heat treatment is performed at 400 ° C. for 10 minutes in oxygen,
Subsequently, TiN was formed by a sputtering method. Next, the ferroelectric layer on which the TiN was formed was subjected to a heat treatment at 400 ° C. for 10 minutes in a 3% hydrogen-helium gas, and the polarization characteristics were measured. As a result, no deterioration of the characteristics was observed.

【0050】次に、本発明の第3の実施例を図4を用い
て説明する。図において、30はSiウエハ、31はS
iウエハ表面に形成したSiO2層、32はSiO2層上
に形成したTi層、33はRuからなる下部電極、34
は下部電極上に形成した(Ba/Sr)TiO3強誘電
体層、35は強誘電体層24上に形成したRuからなる
上部電極層、36は上部電極層25上に形成した導電性
酸化物層からなる導電性バリア層、27はバリア層25
上に形成したRuからなる金属層である。
Next, a third embodiment of the present invention will be described with reference to FIG. In the figure, 30 is a Si wafer, 31 is S
an SiO 2 layer formed on the surface of the i-wafer; a Ti layer formed on the SiO 2 layer; a lower electrode made of Ru;
Is a (Ba / Sr) TiO 3 ferroelectric layer formed on the lower electrode, 35 is an upper electrode layer made of Ru formed on the ferroelectric layer 24, and 36 is a conductive oxide formed on the upper electrode layer 25. A conductive layer made of a material layer;
It is a metal layer made of Ru formed thereon.

【0051】まず、Siウエハ30の表面に熱酸化によ
りSiO2層31を形成する。次にSiO2層31上にス
パッタリング法により、Ti層32を500Å形成し、
Ti層32上に下部電極33としてRu層1500Å形
成した。次に下部電極33上にスパッタ法を用いて(B
a/Sr)TiO3強誘電体層34を形成した。なお、
形成条件は、ターゲット材料:組成比Ba:Sr:Ti
=0.75:0.25:1、基板温度:350℃、圧
力:0.6Pa、酸素およびアルゴンの混合ガス雰囲気
である。この条件で1500Åの前駆体層を作成した
後、酸素雰囲気中で650℃、1時間の熱処理を行い、
ペロブスカイト構造の、Ba0.75Sr0.25Ti03強誘
電体層34を作成した。
First, the SiO 2 layer 31 is formed on the surface of the Si wafer 30 by thermal oxidation. Next, a Ti layer 32 is formed on the SiO 2 layer 31 by sputtering at a thickness of 500 °.
On the Ti layer 32, a Ru layer 1500 # was formed as the lower electrode 33. Next, on the lower electrode 33 using a sputtering method (B
a / Sr) TiO 3 ferroelectric layer 34 was formed. In addition,
The formation conditions are target material: composition ratio Ba: Sr: Ti
= 0.75: 0.25: 1, substrate temperature: 350 ° C., pressure: 0.6 Pa, mixed gas atmosphere of oxygen and argon. After forming a precursor layer at 1500 ° C. under these conditions, heat treatment was performed at 650 ° C. for 1 hour in an oxygen atmosphere.
A Ba 0.75 Sr 0.25 TiO 3 ferroelectric layer 34 having a perovskite structure was formed.

【0052】次に、強誘電体層34上に上部電極層35
としてRu層をスパッタリング法により1000Å形成
した。さらに上部電極層35上にバリア層としてスパッ
タリング法によりSrRuO3導電性酸化物層36を5
00Å形成し、続いて金属層37としてRu層を300
Å形成した。次に650℃、30分間の熱処理を行って
スパッタによるダメージを回復させた。
Next, the upper electrode layer 35 is formed on the ferroelectric layer 34.
A Ru layer was formed at a thickness of 1000 ° by a sputtering method. Further, a SrRuO 3 conductive oxide layer 36 is formed on the upper electrode layer 35 as a barrier layer by sputtering.
Then, a Ru layer is formed as the metal layer 37 by 300.
Å formed. Next, heat treatment was performed at 650 ° C. for 30 minutes to recover damage due to sputtering.

【0053】次いで該強誘電体素子を3%水素−ヘリウ
ムガス中で、400℃、10分間の熱処理を行い、その
後、印加電圧±5Vの条件で分極ヒステリシスを測定し
た。この結果、熱処理による特性劣化がないことを確認
した。
Next, the ferroelectric element was subjected to a heat treatment in a 3% hydrogen-helium gas at 400 ° C. for 10 minutes, and then the polarization hysteresis was measured under the conditions of an applied voltage of ± 5 V. As a result, it was confirmed that the characteristics did not deteriorate due to the heat treatment.

【0054】さらに、実施例1と同様にSiO2保護層
を形成し、Ru層上にエッチングにより開口部を形成し
た。次に酸素中で400℃、10分間の熱処理を行い、
続いてスパッタリング法でTiNを形成した。次いでこ
のTiNを形成した強誘電体層を3%水素−ヘリウムガ
ス中で、400℃、10分間の熱処理を行い、分極特性
を測定した結果、特性の劣化は認められなかった。
Further, a SiO2 protective layer was formed in the same manner as in Example 1, and an opening was formed on the Ru layer by etching. Next, heat treatment is performed at 400 ° C. for 10 minutes in oxygen,
Subsequently, TiN was formed by a sputtering method. Next, the ferroelectric layer on which the TiN was formed was subjected to a heat treatment at 400 ° C. for 10 minutes in a 3% hydrogen-helium gas, and the polarization characteristics were measured. As a result, no deterioration of the characteristics was observed.

【0055】また、前記ターゲット材料の組成比をB
a:Sr:Ti=0.5:0.5:1に変更したターゲ
ット材料を用いて本実施例と同様にして作製したBa
0.5Sr0.5Ti03誘電体素子は高い誘電率を有するこ
とが分かった。
The composition ratio of the target material is B
a: Ba manufactured in the same manner as in the present example using the target material changed to Sr: Ti = 0.5: 0.5: 1.
0.5 Sr 0.5 Ti0 3 dielectric element was found to have a high dielectric constant.

【0056】次に、本発明の第4の実施例を図5を用い
て説明する。図5は第1の実施例に示す強誘電体素子を
半導体装置に適用した例を示す図である。図において、
50はSi基板、51はソース領域、52はドレイン領
域、53はゲート絶縁層、54はゲート電極、55はS
i基板50上に形成した素子分離絶縁層、56はソース
領域とTi配線521を接続するプラグ電極である。
Next, a fourth embodiment of the present invention will be described with reference to FIG. FIG. 5 is a diagram showing an example in which the ferroelectric element shown in the first embodiment is applied to a semiconductor device. In the figure,
50 is a Si substrate, 51 is a source region, 52 is a drain region, 53 is a gate insulating layer, 54 is a gate electrode, 55 is S
An element isolation insulating layer 56 formed on the i-substrate 50 is a plug electrode connecting the source region and the Ti wiring 521.

【0057】511はSi02で形成した層間絶縁層、
512はTi配線、513は下部電極、514はSrB
2Ta23強誘電体層である。515はPt層、51
6はSrRuO3導電性酸化物層、517はPt層であ
り、これらPt層および導電性酸化物により上部電極5
21を形成する。
511 is an interlayer insulating layer formed of SiO 2 ,
512 is a Ti wiring, 513 is a lower electrode, and 514 is SrB.
i 2 Ta 2 O 3 is a ferroelectric layer. 515 is a Pt layer, 51
Reference numeral 6 denotes a SrRuO3 conductive oxide layer, and 517 denotes a Pt layer.
21 are formed.

【0058】518はSiO2絶縁保護層、519は上
部電極521にコンタクトした配線層、520はパッシ
ベーション膜である。
518 is a SiO 2 insulating protective layer, 519 is a wiring layer in contact with the upper electrode 521, and 520 is a passivation film.

【0059】まず、Si基板50上に素子分離絶縁層5
5を形成し、次いで素子分離絶縁層55により分離した
領域に、ソース領域51、ドレイン領域52、ゲート絶
縁層53およびゲート電極54からなるにMISトラン
ジスタを形成する。また、MISトランジスタ上にはS
iO2の層間絶縁層511を形成する。
First, the element isolation insulating layer 5 is formed on the Si substrate 50.
5 is formed, and an MIS transistor including a source region 51, a drain region 52, a gate insulating layer 53, and a gate electrode 54 is formed in a region separated by the element isolation insulating layer 55. Also, S on the MIS transistor
An interlayer insulating layer 511 of iO2 is formed.

【0060】次に、層間絶縁層511のソース領域51
上にプラグ電極56を形成し、プラグ電極56上にTi
配線層512を形成して下部電極513を形成する。次
に下部電極513上にSrBi2Ta2O3強誘電体層
514を形成し、該強誘電体層514上にPt層51
5,SrRuO3導電性酸化物層516、Pt層517
を積層して上部電極を形成する。
Next, the source region 51 of the interlayer insulating layer 511
A plug electrode 56 is formed on the
The wiring layer 512 is formed, and the lower electrode 513 is formed. Then form a SrBi2Ta2O 3 ferroelectric layer 514 on the lower electrode 513, Pt layer 51 on the ferroelectric layer 514
5, SrRuO 3 conductive oxide layer 516, Pt layer 517
Are laminated to form an upper electrode.

【0061】次に、SiO2絶縁保護層518を形成
し、次いで該保護層518に形成したコンタクトホール
を介して上部電極521にコンタクトした配線519を
形成する。次にパッシベーション膜520を形成する。
本実施例の強誘電体メモリは1.5Vの電圧で動作可能
である。なお、本実施例ではスタック型の半導体素子に
ついて説明したが、プレーナー型の半導体装置に適用し
ても同様の特性を得ることができる。
Next, an SiO 2 insulating protective layer 518 is formed, and then a wiring 519 that contacts the upper electrode 521 through the contact hole formed in the protective layer 518 is formed. Next, a passivation film 520 is formed.
The ferroelectric memory of this embodiment can operate at a voltage of 1.5V. Although the stack type semiconductor element has been described in the present embodiment, similar characteristics can be obtained even when applied to a planar type semiconductor device.

【0062】なお、以上の説明では誘電体素子を構成す
る材料として強誘電体を用いたが通常の誘電体を用いる
ことができることはもちろんである。
In the above description, a ferroelectric material is used as a material for forming a dielectric element, but it is a matter of course that a normal dielectric material can be used.

【0063】以上説明したように、本実施形態において
は、半導体基板上に形成した下部電極と、該下部電極上
に形成した強誘電体層と、該強誘電体層上に形成した上
部電極からなる強誘電体素子において、強誘電体層上に
形成した上部電極層上にペロブスカイト構造の水素拡散
防止用導電性酸化物層を形成し、また該導電性酸化物層
上に金属層を形成したので、強誘電体素子を還元性雰囲
気中で加熱しても、強誘電体層中に水素が侵入すること
はない。さらに前記導電性酸化物は耐還元性に優れてい
ることから、導電性を損なうことはない。
As described above, in this embodiment, the lower electrode formed on the semiconductor substrate, the ferroelectric layer formed on the lower electrode, and the upper electrode formed on the ferroelectric layer In the ferroelectric element, a conductive oxide layer having a perovskite structure for preventing hydrogen diffusion was formed on the upper electrode layer formed on the ferroelectric layer, and a metal layer was formed on the conductive oxide layer. Therefore, even if the ferroelectric element is heated in a reducing atmosphere, hydrogen does not enter the ferroelectric layer. Furthermore, since the conductive oxide is excellent in reduction resistance, it does not impair the conductivity.

【0064】また、前記導電性バリア層上に金属層を形
成したので、TiNからなる配線層の酸化を防止してコ
ンタクト不良を防止できる。
Further, since the metal layer is formed on the conductive barrier layer, it is possible to prevent the wiring layer made of TiN from being oxidized and to prevent the contact failure.

【0065】また、強誘電体層と接触する上部電極に金
属層を用いたので、強誘電体層とのコンタクトを良好に
保持することができる。
Further, since the metal layer is used for the upper electrode in contact with the ferroelectric layer, the contact with the ferroelectric layer can be maintained well.

【0066】また、強誘電体層を挟む電極に仕事関数の
等しい金属材料を用いたので分極ヒステリシス特性が非
対称になることを防止し、膜疲労特性の低下等を阻止す
ることができる。
Further, since a metal material having the same work function is used for the electrodes sandwiching the ferroelectric layer, the polarization hysteresis characteristics can be prevented from being asymmetric, and the deterioration of the film fatigue characteristics can be prevented.

【0067】[0067]

【発明の効果】以上説明したように本発明によれば、強
誘電体素子において、上部電極を金属、導電性酸化物お
よび金属からなる積層構造に形成するので、水素による
強誘電体層の特性劣化および上部電極のコンタクト不良
を防止した強誘電体素子を得ることができる。
As described above, according to the present invention, in the ferroelectric element, since the upper electrode is formed in a laminated structure composed of a metal, a conductive oxide and a metal, the characteristics of the ferroelectric layer due to hydrogen can be improved. It is possible to obtain a ferroelectric element in which deterioration and poor contact of the upper electrode are prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例を示す図である。FIG. 1 is a diagram showing a first embodiment of the present invention.

【図2】本発明の第1の実施例の効果を説明する示す図
である。
FIG. 2 is a diagram illustrating the effect of the first embodiment of the present invention.

【図3】本発明の第2の実施例を示す図である。FIG. 3 is a diagram showing a second embodiment of the present invention.

【図4】本発明の第3の実施例を示す図である。FIG. 4 is a diagram showing a third embodiment of the present invention.

【図5】本発明の第4の実施例を示す図である。FIG. 5 is a diagram showing a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10,20,30,50 Siウエハ 11,21,31 SiO2層 12,22,32 Ti層 13,23,33 下部電極 14,24,34 強誘電体層 15,25,35 上部電極層 16,26,36 導電性酸化物層 17,27,37 金属層 18,28,38 SiO2絶縁保護層 19,29,39 配線層 51 ソース領域 52 ドレイン領域 53 ゲート絶縁層 54 ゲート電極 55 素子分離領域 56 プラグ電極 511 層間絶縁層 512 Ti層 513 下部電極 514 強誘電体層 515,517 Pt層 516 導電性酸化物層 518 SiO2絶縁保護層 519 配線 520 パッシベーション膜 521 上部電極10, 20, 30, 50 Si wafer 11, 21, 31 SiO 2 layer 12, 22, 32 Ti layer 13, 23, 33 Lower electrode 14, 24, 34 Ferroelectric layer 15, 25, 35 Upper electrode layer 16, 26, 36 Conductive oxide layer 17, 27, 37 Metal layer 18, 28, 38 SiO 2 insulating protective layer 19, 29, 39 Wiring layer 51 Source region 52 Drain region 53 Gate insulating layer 54 Gate electrode 55 Element isolation region 56 Plug electrode 511 Interlayer insulating layer 512 Ti layer 513 Lower electrode 514 Ferroelectric layer 515, 517 Pt layer 516 Conductive oxide layer 518 SiO 2 insulating protective layer 519 Wiring 520 Passivation film 521 Upper electrode

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/8247 29/788 29/792 (72)発明者 藤原 徹男 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 村田 康彦 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 東山 和寿 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 Fターム(参考) 5F001 AA17 AD33 AG30 5F038 AC05 AC15 EZ20 5F083 AD54 FR02 GA02 GA13 JA13 JA14 JA15 JA38 JA39 JA43 JA45 PR23 PR33 Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H01L 21/8247 29/788 29/792 (72) Inventor Tetsuo Fujiwara 1-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture, Japan Hitachi, Ltd., Hitachi Research Laboratory (72) Inventor Yasuhiko Murata 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture Inside Hitachi, Ltd. Hitachi Research Laboratory (72) Inventor, Kazutoshi Higashiyama 7-1-1, Omika-cho, Hitachi City, Ibaraki Prefecture No. 1 F term in Hitachi Research Laboratory, Hitachi, Ltd. (reference) 5F001 AA17 AD33 AG30 5F038 AC05 AC15 EZ20 5F083 AD54 FR02 GA02 GA13 JA13 JA14 JA15 JA38 JA39 JA43 JA45 PR23 PR33

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に形成した下部電極と、該
下部電極上に形成した誘電体層と、該誘電体層上に形成
した上部電極からなる誘電体素子において、 前記上部電極は、前記誘電体層上に形成した上部電極
層、該上部電極層上に形成したペロブスカイト構造の水
素拡散防止用導電性酸化物層および該導電性酸化物層上
に形成した金属層からなることを特徴とする誘電体素
子。
1. A dielectric element comprising a lower electrode formed on a semiconductor substrate, a dielectric layer formed on the lower electrode, and an upper electrode formed on the dielectric layer, wherein the upper electrode is An upper electrode layer formed on a dielectric layer, a conductive oxide layer for preventing hydrogen diffusion having a perovskite structure formed on the upper electrode layer, and a metal layer formed on the conductive oxide layer. Dielectric element.
【請求項2】 請求項1の記載において、 前記導電性酸化物層はSrRuO3導電性酸化物からな
ることを特徴とする誘電体素子。
2. The dielectric device according to claim 1, wherein the conductive oxide layer is made of a SrRuO 3 conductive oxide.
【請求項3】 請求項1の記載において、 前記導電性酸化物層はLaTiO3 、CaCrO3、S
rCrO3およびCaRuO3からなる導電性酸化物の少
なくとも1種類を含むことを特徴とする誘電体素子。
3. The conductive oxide layer according to claim 1, wherein the conductive oxide layer is LaTiO 3 , CaCrO 3 , S
A dielectric element comprising at least one kind of a conductive oxide composed of rCrO 3 and CaRuO 3 .
【請求項4】 請求項1ないし請求項3の何れか1の記
載において、 前記上部電極を形成する上部電極層および金属層はP
t、IrおよびRuからなる金属の少なくとも1種類を
含むことを特徴とする誘電体素子。
4. The method according to claim 1, wherein the upper electrode layer and the metal layer forming the upper electrode are formed of P
A dielectric element comprising at least one kind of metal consisting of t, Ir and Ru.
【請求項5】 請求項1ないし請求項4の何れか1の記
載において、 前記誘電体層は(Pb/A)(Zr/Ti)O3 (式中の
AはLa,Ba,Nb,Ca,Srから選ばれた1の元
素)からなることを特徴とする誘電体素子。
5. The method according to claim 1, wherein the dielectric layer comprises (Pb / A) (Zr / Ti) O 3 (where A is La, Ba, Nb, Ca , One element selected from Sr).
【請求項6】 請求項1ないし請求項4の何れか1の記
載において、 前記誘電体層はSrBi2Ta2-xNbx9 (式中のx
は0ないし1)からなることを特徴とする誘電体素子。
6. The method according to claim 1, wherein the dielectric layer is made of SrBi 2 Ta 2-x Nb x O 9 (x in the formula)
Is a dielectric element comprising 0 to 1).
【請求項7】 請求項1ないし請求項4の何れか1の記
載において、 前記誘電体層は(Ba1-xSrx)TiO3 (式中のxは
0ないし0.9)からなることを特徴とする誘電体素
子。
7. The dielectric layer according to claim 1, wherein the dielectric layer is made of (Ba 1 -xSr x ) TiO 3 (where x is 0 to 0.9). A dielectric element characterized by the above-mentioned.
JP11158262A 1999-06-04 1999-06-04 Dielectric element Pending JP2000349246A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11158262A JP2000349246A (en) 1999-06-04 1999-06-04 Dielectric element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11158262A JP2000349246A (en) 1999-06-04 1999-06-04 Dielectric element

Publications (1)

Publication Number Publication Date
JP2000349246A true JP2000349246A (en) 2000-12-15

Family

ID=15667785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11158262A Pending JP2000349246A (en) 1999-06-04 1999-06-04 Dielectric element

Country Status (1)

Country Link
JP (1) JP2000349246A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1318548A2 (en) * 2001-12-04 2003-06-11 Fujitsu Limited Ferroelectric capacitor having upper electrode lamination and manufacure thereof
JP2004296929A (en) * 2003-03-27 2004-10-21 Seiko Epson Corp Process for fabricating ferroelectric capacitor, ferroelectric capacitor, memory element, electronic element, memory device and electronic apparatus
US7465628B2 (en) 2005-04-15 2008-12-16 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
CN100461421C (en) * 2005-01-18 2009-02-11 富士通微电子株式会社 Semiconductor device having ferroelectric capacitor and its manufacture method
US7928479B2 (en) 2005-06-17 2011-04-19 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1318548A2 (en) * 2001-12-04 2003-06-11 Fujitsu Limited Ferroelectric capacitor having upper electrode lamination and manufacure thereof
US6649954B2 (en) 2001-12-04 2003-11-18 Fujitsu Limited Ferroelectric capacitor having upper electrode lamination
US6890769B2 (en) 2001-12-04 2005-05-10 Fujitsu Limited Ferroelectric capacitor having upper electrode lamination and manufacture thereof
EP1318548A3 (en) * 2001-12-04 2005-05-11 Fujitsu Limited Ferroelectric capacitor having upper electrode lamination and manufacure thereof
JP2004296929A (en) * 2003-03-27 2004-10-21 Seiko Epson Corp Process for fabricating ferroelectric capacitor, ferroelectric capacitor, memory element, electronic element, memory device and electronic apparatus
CN100461421C (en) * 2005-01-18 2009-02-11 富士通微电子株式会社 Semiconductor device having ferroelectric capacitor and its manufacture method
US7518173B2 (en) 2005-01-18 2009-04-14 Fujitsu Microelectronics Limited Semiconductor device having ferroelectric capacitor and its manufacture method
US7465628B2 (en) 2005-04-15 2008-12-16 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
US7928479B2 (en) 2005-06-17 2011-04-19 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
US8614104B2 (en) 2005-06-17 2013-12-24 Fujitsu Semiconductor Limited Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR100306198B1 (en) Semiconductor Memory Device Preventing Degradation by Active Hydrogen
JP3319994B2 (en) Semiconductor storage element
JP3452763B2 (en) Semiconductor storage device and method of manufacturing semiconductor storage device
JP5251864B2 (en) Semiconductor device and manufacturing method thereof
JP2006270095A (en) Ferroelectric structure, its manufacturing method, semiconductor device including it and its manufacturing method
US8349679B2 (en) Semiconductor device and method of manufacturing the same
US9129853B2 (en) Semiconductor device and method of manufacturing the same
JP2000164817A (en) Ferroelectric storage device and its manufacture
JP4930371B2 (en) Semiconductor device and manufacturing method thereof
JP5076890B2 (en) Semiconductor device and manufacturing method thereof
JP4050004B2 (en) Semiconductor device and manufacturing method thereof
JP2007266429A (en) Semiconductor device and method of manufacturing
JP2008010775A (en) Method of manufacturing semiconductor device
JP3445925B2 (en) Method for manufacturing semiconductor storage element
JPWO2006103779A1 (en) Semiconductor device and manufacturing method thereof
JPH11297942A (en) Ferroelectric memory device and its manufacture
JPH10326865A (en) Method of manufacturing semiconductor device using dielectric film
JP2003218325A (en) Ferroelectric film forming method and semiconductor device manufacturing method
JP2000223666A (en) Fabrication of semiconductor memory element
JP2000349246A (en) Dielectric element
JP4375561B2 (en) Semiconductor memory device and manufacturing method thereof
JP2002231903A (en) Dielectric element and method of manufacturing the same
KR20010004369A (en) Capacitor of ferroelectric random access memory device and method for forming the same
JPH10189886A (en) Dielectric capacitor and ferroelectric memory
JP2003179212A (en) Capacitor, memory element and method of manufacturing the same