JP2000341962A - ３レベル電力変換装置 - Google Patents
３レベル電力変換装置Info
- Publication number
- JP2000341962A JP2000341962A JP11148410A JP14841099A JP2000341962A JP 2000341962 A JP2000341962 A JP 2000341962A JP 11148410 A JP11148410 A JP 11148410A JP 14841099 A JP14841099 A JP 14841099A JP 2000341962 A JP2000341962 A JP 2000341962A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- gate
- switching elements
- phase
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
- H02M7/487—Neutral point clamped inverters
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】スイッチング素子のオン／オフの状態に異常パ
ターンの状態が発生しても、スイッチング素子の破損を
防止すること。 【解決手段】直流電源９と、各相で４個のスイッチング
素子１〜４、これを駆動するゲート信号を制御信号を基
に発生するゲート駆動回路11〜14からなるゲート回路15
を備えた３レベル電力変換回路と、スイッチング素子１
〜４のゲート指令信号を基にオン／オフの制御信号を発
生する制御回路10と、制御回路側10に設けられ、スイッ
チング素子１〜４のゲート指令信号をコード変換して制
御信号を発生する符号化回路22と、ゲート回路15側に設
けられ、符号化された制御信号をデコードしてゲート駆
動回路11〜14に出力する復号化回路21と、復号化回路21
からの出力信号の立上がりを遅延させてスイッチング素
子１〜４のデッドタイムを確保してゲート駆動回路11〜
14に出力するデッドタイム回路17〜20とを備える。
ターンの状態が発生しても、スイッチング素子の破損を
防止すること。 【解決手段】直流電源９と、各相で４個のスイッチング
素子１〜４、これを駆動するゲート信号を制御信号を基
に発生するゲート駆動回路11〜14からなるゲート回路15
を備えた３レベル電力変換回路と、スイッチング素子１
〜４のゲート指令信号を基にオン／オフの制御信号を発
生する制御回路10と、制御回路側10に設けられ、スイッ
チング素子１〜４のゲート指令信号をコード変換して制
御信号を発生する符号化回路22と、ゲート回路15側に設
けられ、符号化された制御信号をデコードしてゲート駆
動回路11〜14に出力する復号化回路21と、復号化回路21
からの出力信号の立上がりを遅延させてスイッチング素
子１〜４のデッドタイムを確保してゲート駆動回路11〜
14に出力するデッドタイム回路17〜20とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、直流電源から供給
される直流電力を交流電力に変換する３レベル電力変換
装置に係り、特に３レベル電力変換回路のスイッチング
素子のオン／オフの状態に異常パターンの状態が発生し
ても、スイッチング素子に過大な電流が流れたり、過大
な電圧が印加されたりすることを防止できるようにした
３レベル電力変換装置に関するものである。
される直流電力を交流電力に変換する３レベル電力変換
装置に係り、特に３レベル電力変換回路のスイッチング
素子のオン／オフの状態に異常パターンの状態が発生し
ても、スイッチング素子に過大な電流が流れたり、過大
な電圧が印加されたりすることを防止できるようにした
３レベル電力変換装置に関するものである。
【０００２】
【従来の技術】従来から、電力系統の分野においては、
直流電源から供給される直流電力を交流電力に変換して
負荷に供給する３レベル電力変換装置が、多く用いられ
てきている。
直流電源から供給される直流電力を交流電力に変換して
負荷に供給する３レベル電力変換装置が、多く用いられ
てきている。
【０００３】図１１は、この種の従来の３レベル電力変
換装置の構成例を示すブロック図である。
換装置の構成例を示すブロック図である。
【０００４】図１１において、直流電源９は、互いに直
列接続された２組のコンデンサ７，８の接続点を中性点
Ｃとして直流電圧を出力する。
列接続された２組のコンデンサ７，８の接続点を中性点
Ｃとして直流電圧を出力する。
【０００５】３レベル電力変換回路は、各相で４個のス
イッチング素子としての絶縁ゲート形トランジスタ（以
下、ＩＧＢＴと略称する）１，２，３，４と、４個のＩ
ＧＢＴ１，２，３，４と各コンデンサ７，８の接続点と
の間に図示のように互いに直列接続された２組のダイオ
ード５，６と、４個のＩＧＢＴ１，２，３，４を駆動す
るゲート信号を制御信号に基づいて発生するゲート駆動
回路１１，１２，１３，１４からなるゲート回路１５と
から構成され、直流電源９から供給される直流電力を交
流電力に変換して、図示しない誘導電動機等の負荷に供
給する。
イッチング素子としての絶縁ゲート形トランジスタ（以
下、ＩＧＢＴと略称する）１，２，３，４と、４個のＩ
ＧＢＴ１，２，３，４と各コンデンサ７，８の接続点と
の間に図示のように互いに直列接続された２組のダイオ
ード５，６と、４個のＩＧＢＴ１，２，３，４を駆動す
るゲート信号を制御信号に基づいて発生するゲート駆動
回路１１，１２，１３，１４からなるゲート回路１５と
から構成され、直流電源９から供給される直流電力を交
流電力に変換して、図示しない誘導電動機等の負荷に供
給する。
【０００６】制御回路１０は、４個のＩＧＢＴ１，２，
３，４のゲート指令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４に基づ
いて、４個のＩＧＢＴ１，２，３，４のオン／オフの制
御信号Ｐ１，Ｐ２，Ｐ３，Ｐ４を発生し、信号線（電線
あるいは光ケーブル等が使用されることが多い）１６を
介して、ゲート回路１５のゲート駆動回路１１，１２，
１３，１４に伝達する。
３，４のゲート指令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４に基づ
いて、４個のＩＧＢＴ１，２，３，４のオン／オフの制
御信号Ｐ１，Ｐ２，Ｐ３，Ｐ４を発生し、信号線（電線
あるいは光ケーブル等が使用されることが多い）１６を
介して、ゲート回路１５のゲート駆動回路１１，１２，
１３，１４に伝達する。
【０００７】制御回路１０側には、信号遅延回路１７，
１８，１９，２０からなるデッドタイムを設けている。
１８，１９，２０からなるデッドタイムを設けている。
【０００８】この信号遅延回路１７，１８，１９，２０
は、４個のＩＧＢＴ１，２，３，４のゲート指令信号Ｑ
１，Ｑ２，Ｑ３，Ｑ４を入力とし、この入力信号の立上
がりを遅延させて４個のＩＧＢＴ１，２，３，４のデッ
ドタイムを確保し、上記制御信号Ｐ１，Ｐ２，Ｐ３，Ｐ
４を発生する。
は、４個のＩＧＢＴ１，２，３，４のゲート指令信号Ｑ
１，Ｑ２，Ｑ３，Ｑ４を入力とし、この入力信号の立上
がりを遅延させて４個のＩＧＢＴ１，２，３，４のデッ
ドタイムを確保し、上記制御信号Ｐ１，Ｐ２，Ｐ３，Ｐ
４を発生する。
【０００９】なお、図１１では、１相分のみについて示
しているが、これらを２組または３組使用して単相また
は三相構成とし、直流電力を変換して図示しない負荷に
交流電力を供給することが一般的である。
しているが、これらを２組または３組使用して単相また
は三相構成とし、直流電力を変換して図示しない負荷に
交流電力を供給することが一般的である。
【００１０】かかる装置の動作は、例えば“特開平９−
１８２４６１号公報”等によって周知であるので、ここ
ではその詳細な説明を省略する。
１８２４６１号公報”等によって周知であるので、ここ
ではその詳細な説明を省略する。
【００１１】また、スイッチング素子としてＩＧＢＴを
用いているが、これに限らず、バイポーラトランジス
タ，ゲートターンオフサイリスタ等の他のスイッチング
素子を用いた場合にも、その動作は同様である。
用いているが、これに限らず、バイポーラトランジス
タ，ゲートターンオフサイリスタ等の他のスイッチング
素子を用いた場合にも、その動作は同様である。
【００１２】さらに、図１１では、直流電力を交流電力
に変換するインバータ装置の例について示しているが、
交流電力を直流電力に変換するコンバータ装置の場合に
ついても、その動作は同様である。
に変換するインバータ装置の例について示しているが、
交流電力を直流電力に変換するコンバータ装置の場合に
ついても、その動作は同様である。
【００１３】
【発明が解決しようとする課題】ところで、このような
３レベル電力変換装置において、４個のＩＧＢＴ１，
２，３，４のオン／オフの制御信号の状態としては、図
１２に示すように、 １６（＝２4 ）通りの組合せがあ
る。
３レベル電力変換装置において、４個のＩＧＢＴ１，
２，３，４のオン／オフの制御信号の状態としては、図
１２に示すように、 １６（＝２4 ）通りの組合せがあ
る。
【００１４】そして、これらの制御信号は、１６通り全
ての状態が許容されるわけではなく、図１２における正
常／異常欄の図示○印のパターン（正常パターン）しか
許容されないのは、よく知られていることである。
ての状態が許容されるわけではなく、図１２における正
常／異常欄の図示○印のパターン（正常パターン）しか
許容されないのは、よく知られていることである。
【００１５】図１２において、パターン０はＩＧＢＴ
１，２，３，４が全てオフしている状態（全オフ）、パ
ターン３は直流電源９の正極が出力に接続されている状
態（Ｐ）、パターン６は直流電源９の負極が出力に接続
されている状態（Ｎ）、パターンＣは直流電源９の中点
Ｃが出力に接続されている状態（Ｃ）であり、以上は正
常なパターンである。
１，２，３，４が全てオフしている状態（全オフ）、パ
ターン３は直流電源９の正極が出力に接続されている状
態（Ｐ）、パターン６は直流電源９の負極が出力に接続
されている状態（Ｎ）、パターンＣは直流電源９の中点
Ｃが出力に接続されている状態（Ｃ）であり、以上は正
常なパターンである。
【００１６】そして、これら以外の異常パターンの組合
せが発生した場合には、直流電源９またはコンデンサ
７，８の短絡による過電流、あるいは特定のＩＧＢＴへ
の過電圧の印加が発生し、ＩＧＢＴ１，２，３，４の一
部または全部が破損してしまうことになる。
せが発生した場合には、直流電源９またはコンデンサ
７，８の短絡による過電流、あるいは特定のＩＧＢＴへ
の過電圧の印加が発生し、ＩＧＢＴ１，２，３，４の一
部または全部が破損してしまうことになる。
【００１７】例えば、図１２におけるパターン７では、
コンデンサ７がＩＧＢＴ１→ＩＧＢＴ２→ＩＧＢＴ３→
ダイオード６のパスで短絡して、これらに過大な電流が
流れる。
コンデンサ７がＩＧＢＴ１→ＩＧＢＴ２→ＩＧＢＴ３→
ダイオード６のパスで短絡して、これらに過大な電流が
流れる。
【００１８】同様に、パターンＦでは、直流電源９がＩ
ＧＢＴ１→ＩＧＢＴ２→ＩＧＢＴ３→ＩＧＢＴ４のパス
で短絡して、これらに過大な電流が流れる。
ＧＢＴ１→ＩＧＢＴ２→ＩＧＢＴ３→ＩＧＢＴ４のパス
で短絡して、これらに過大な電流が流れる。
【００１９】一方、パターンＤでは、ＩＧＢＴ１，ＩＧ
ＢＴ３，ＩＧＢＴ４の３個のＩＧＢＴが点孤するため、
残った１個のＩＧＢＴ２に直流電源９の電圧が印加され
て、このＩＧＢＴ２に過大な電圧が印加されてしまう。
ＢＴ３，ＩＧＢＴ４の３個のＩＧＢＴが点孤するため、
残った１個のＩＧＢＴ２に直流電源９の電圧が印加され
て、このＩＧＢＴ２に過大な電圧が印加されてしまう。
【００２０】そして、これらの結果、ＩＧＢＴ１，２，
３，４の一部または全部が破損に至る可能性がある。
３，４の一部または全部が破損に至る可能性がある。
【００２１】本来、制御回路１０は、図１２に示すよう
な正常パターンのゲート指令信号Ｑ１，Ｑ２，Ｑ３，Ｑ
４（それぞれＩＧＢＴ１，２，３，４に対応）に基づい
て、４個のＩＧＢＴ１，２，３，４のオン／オフの制御
信号Ｐ１，Ｐ２，Ｐ３，Ｐ４を発生するが、例えば制御
回路１０からゲート回路１５に制御信号Ｐ１，Ｐ２，Ｐ
３，Ｐ４を伝達する信号線１６に、電気的なノイズが重
畳してゲート回路１５で誤信号を受信したような場合に
は、図１２に示す正常パターン信号以外の組合わせ（異
常パターン）が発生してしまう。
な正常パターンのゲート指令信号Ｑ１，Ｑ２，Ｑ３，Ｑ
４（それぞれＩＧＢＴ１，２，３，４に対応）に基づい
て、４個のＩＧＢＴ１，２，３，４のオン／オフの制御
信号Ｐ１，Ｐ２，Ｐ３，Ｐ４を発生するが、例えば制御
回路１０からゲート回路１５に制御信号Ｐ１，Ｐ２，Ｐ
３，Ｐ４を伝達する信号線１６に、電気的なノイズが重
畳してゲート回路１５で誤信号を受信したような場合に
は、図１２に示す正常パターン信号以外の組合わせ（異
常パターン）が発生してしまう。
【００２２】また、制御回路１０からゲート回路１５へ
の信号線１６が断線したり、信号線１６を中継する図示
しないコネクタ等に接触不良が発生したような場合に
も、同様に異常パターンが発生してしまうことになる。
の信号線１６が断線したり、信号線１６を中継する図示
しないコネクタ等に接触不良が発生したような場合に
も、同様に異常パターンが発生してしまうことになる。
【００２３】さらに、制御回路１０内の図示しない部品
に不良等が発生したような場合にも、制御回路１０から
異常パターンを発生してしまうことも考えられる。
に不良等が発生したような場合にも、制御回路１０から
異常パターンを発生してしまうことも考えられる。
【００２４】一方、３レベル電力変換装置では、ＩＧＢ
Ｔ１，２，３，４等の半導体素子の動作遅れ時間によっ
て短絡状態が発生しないように、信号遅延回路１７，１
８，１９，２０からなるデットタイム回路によって点孤
信号を遅らせる、いわゆるデッドタイムと呼ばれる遅延
期間を設けているのが一般的であり、これが図１２にお
けるパターン２，４にそれぞれ相当している。
Ｔ１，２，３，４等の半導体素子の動作遅れ時間によっ
て短絡状態が発生しないように、信号遅延回路１７，１
８，１９，２０からなるデットタイム回路によって点孤
信号を遅らせる、いわゆるデッドタイムと呼ばれる遅延
期間を設けているのが一般的であり、これが図１２にお
けるパターン２，４にそれぞれ相当している。
【００２５】このパターン２，４は、パターンを切換え
る時の過渡的な状態であり、連続して保持する状態では
ないのが一般的である。
る時の過渡的な状態であり、連続して保持する状態では
ないのが一般的である。
【００２６】また、３レベル電力変換装置の場合、ＩＧ
ＢＴ１とＩＧＢＴ３が排他的、ＩＧＢＴ２とＩＧＢＴ４
が排他的な関係にあり、例えばＩＧＢＴ１がオフしてか
らＩＧＢＴ３がオンするまでの間に遅延時間（デッドタ
イム）を挿入し（他の組合せにつても同様）、信号遅延
回路１７，１８，１９，２０の遅延時間は同一レベルに
設定している。
ＢＴ１とＩＧＢＴ３が排他的、ＩＧＢＴ２とＩＧＢＴ４
が排他的な関係にあり、例えばＩＧＢＴ１がオフしてか
らＩＧＢＴ３がオンするまでの間に遅延時間（デッドタ
イム）を挿入し（他の組合せにつても同様）、信号遅延
回路１７，１８，１９，２０の遅延時間は同一レベルに
設定している。
【００２７】なお、このデッドタイムに関しては周知の
事象であるので、ここではその詳細な説明を省略する。
事象であるので、ここではその詳細な説明を省略する。
【００２８】しかしながら、ゲート指令信号Ｑ１，Ｑ
２，Ｑ３，Ｑ４が正常パターンであっても、信号遅延回
路１７，１８，１９，２０等を構成する図示しない部品
の動作時間等に差があると、結果的に異常パターンの状
態を発生してしまうことがある。
２，Ｑ３，Ｑ４が正常パターンであっても、信号遅延回
路１７，１８，１９，２０等を構成する図示しない部品
の動作時間等に差があると、結果的に異常パターンの状
態を発生してしまうことがある。
【００２９】例えば、信号遅延回路１７の遅れ時間が、
信号遅延回路１８の遅れ時間よりも短いような場合、図
１３に示すように、パターン０（全オフ）からパターン
３（Ｐ）に移行する時に、信号遅延回路１７の信号遅延
時間と信号遅延回路１８の信号遅延時間との時間差の
間、異常パターン１の状態が発生してしまうことにな
る。
信号遅延回路１８の遅れ時間よりも短いような場合、図
１３に示すように、パターン０（全オフ）からパターン
３（Ｐ）に移行する時に、信号遅延回路１７の信号遅延
時間と信号遅延回路１８の信号遅延時間との時間差の
間、異常パターン１の状態が発生してしまうことにな
る。
【００３０】本発明の目的は、３レベル電力変換回路の
スイッチング素子のオン／オフの状態に異常パターンの
状態が発生しても、スイッチング素子に過大な電流が流
れたり、過大な電圧が印加されたりしないようにして、
スイッチング素子の破損を防止することが可能な極めて
信頼性の高い３レベル電力変換装置を提供することにあ
る。
スイッチング素子のオン／オフの状態に異常パターンの
状態が発生しても、スイッチング素子に過大な電流が流
れたり、過大な電圧が印加されたりしないようにして、
スイッチング素子の破損を防止することが可能な極めて
信頼性の高い３レベル電力変換装置を提供することにあ
る。
【００３１】
【課題を解決するための手段】上記の目的を達成するた
めに、互いに直列接続された２組のコンデンサの接続点
を中性点として直流電圧を出力する直流電源と、各相で
４個のスイッチング素子と、当該４個のスイッチング素
子を駆動するゲート信号を制御信号に基づいて発生する
ゲート駆動回路からなるゲート回路とを備え、直流電源
から供給される直流電力を交流電力に変換する３レベル
電力変換回路と、各相４個のスイッチング素子のゲート
指令信号に基づいて、当該各相４個のスイッチング素子
のオン／オフの制御信号を発生し、信号線を介してゲー
ト回路に伝達する制御回路とを備えて構成される３レベ
ル電力変換装置において、請求項１の発明では、制御回
路側に設けられ、各相４個のスイッチング素子のゲート
指令信号をコード変換して制御信号を発生する符号化回
路と、ゲート回路側に設けられ、符号化回路からの制御
信号をデコードしてゲート駆動回路に出力する復号化回
路と、復号化回路とゲート駆動回路との間に設けられ、
復号化回路からの出力信号を入力とし、当該入力信号の
立上がりを遅延させて各相４個のスイッチング素子のデ
ッドタイムを確保しゲート駆動回路に出力するデッドタ
イム回路とを備えている。
めに、互いに直列接続された２組のコンデンサの接続点
を中性点として直流電圧を出力する直流電源と、各相で
４個のスイッチング素子と、当該４個のスイッチング素
子を駆動するゲート信号を制御信号に基づいて発生する
ゲート駆動回路からなるゲート回路とを備え、直流電源
から供給される直流電力を交流電力に変換する３レベル
電力変換回路と、各相４個のスイッチング素子のゲート
指令信号に基づいて、当該各相４個のスイッチング素子
のオン／オフの制御信号を発生し、信号線を介してゲー
ト回路に伝達する制御回路とを備えて構成される３レベ
ル電力変換装置において、請求項１の発明では、制御回
路側に設けられ、各相４個のスイッチング素子のゲート
指令信号をコード変換して制御信号を発生する符号化回
路と、ゲート回路側に設けられ、符号化回路からの制御
信号をデコードしてゲート駆動回路に出力する復号化回
路と、復号化回路とゲート駆動回路との間に設けられ、
復号化回路からの出力信号を入力とし、当該入力信号の
立上がりを遅延させて各相４個のスイッチング素子のデ
ッドタイムを確保しゲート駆動回路に出力するデッドタ
イム回路とを備えている。
【００３２】従って、請求項１の発明の３レベル電力変
換装置においては、各相４個のスイッチング素子のゲー
ト指令信号を、制御回路側に設けた符号化回路でコード
変換して制御信号を発生し、信号線を通してゲート回路
側に伝達し、ゲート回路側に設けた復号化回路でこの制
御信号をデコードし、さらにデッドタイム回路で各相４
個のスイッチング素子のデッドタイムを確保してゲート
駆動回路に出力することにより、各相４個のスイッチン
グ素子のゲート指令信号の正常パターンはそのまま正常
にゲート指令信号に逆変換され、その他の本来あるべき
ではない異常パターンは、符号化回路および復号化回路
によって除去され、最終的に各相４個のスイッチング素
子には正常パターンしか伝達されない。
換装置においては、各相４個のスイッチング素子のゲー
ト指令信号を、制御回路側に設けた符号化回路でコード
変換して制御信号を発生し、信号線を通してゲート回路
側に伝達し、ゲート回路側に設けた復号化回路でこの制
御信号をデコードし、さらにデッドタイム回路で各相４
個のスイッチング素子のデッドタイムを確保してゲート
駆動回路に出力することにより、各相４個のスイッチン
グ素子のゲート指令信号の正常パターンはそのまま正常
にゲート指令信号に逆変換され、その他の本来あるべき
ではない異常パターンは、符号化回路および復号化回路
によって除去され、最終的に各相４個のスイッチング素
子には正常パターンしか伝達されない。
【００３３】これにより、たとえ制御回路内の部品の不
良等によって、各相４個のスイッチング素子のゲート指
令信号で異常パターンが発生しても、各相４個のスイッ
チング素子に異常パターンが伝達されることはなくな
る。
良等によって、各相４個のスイッチング素子のゲート指
令信号で異常パターンが発生しても、各相４個のスイッ
チング素子に異常パターンが伝達されることはなくな
る。
【００３４】また、信号線に電気的ノイズが重畳して制
御信号が誤動作しても、同様に各相４個のスイッチング
素子に異常パターンが伝達されることはない。
御信号が誤動作しても、同様に各相４個のスイッチング
素子に異常パターンが伝達されることはない。
【００３５】さらに、信号線が断線した場合にも、同様
に各相４個のスイッチング素子に異常パターンが伝達さ
れることはない。
に各相４個のスイッチング素子に異常パターンが伝達さ
れることはない。
【００３６】よって、３レベル電力変換回路のスイッチ
ング素子のオン／オフの状態に異常パターンの状態が発
生しても、スイッチング素子に過大な電流が流れたり、
過大な電圧が印加されたりしないようにして、スイッチ
ング素子の破損を防止することができる。
ング素子のオン／オフの状態に異常パターンの状態が発
生しても、スイッチング素子に過大な電流が流れたり、
過大な電圧が印加されたりしないようにして、スイッチ
ング素子の破損を防止することができる。
【００３７】また、請求項２の発明では、ゲート回路側
に、制御回路からの各相４個のスイッチング素子のオン
／オフの制御信号を入力とし、当該入力信号の立上がり
を遅延させて各相４個のスイッチング素子のデッドタイ
ムを確保しゲート駆動回路に出力するデッドタイム回路
を備えている。
に、制御回路からの各相４個のスイッチング素子のオン
／オフの制御信号を入力とし、当該入力信号の立上がり
を遅延させて各相４個のスイッチング素子のデッドタイ
ムを確保しゲート駆動回路に出力するデッドタイム回路
を備えている。
【００３８】従って、請求項２の発明の３レベル電力変
換装置においては、各相４個のスイッチング素子のデッ
ドタイムを確保するデッドタイム回路を、ゲート回路側
に設けることにより、デッドタイム回路を構成する各信
号遅延回路の遅延時間以内の時間幅の瞬時電気的ノイズ
が信号線に重畳しても、これによる単発的な異常パター
ンの発生を防止することができる。
換装置においては、各相４個のスイッチング素子のデッ
ドタイムを確保するデッドタイム回路を、ゲート回路側
に設けることにより、デッドタイム回路を構成する各信
号遅延回路の遅延時間以内の時間幅の瞬時電気的ノイズ
が信号線に重畳しても、これによる単発的な異常パター
ンの発生を防止することができる。
【００３９】一方、請求項３の発明では、互いに直列接
続された２組のコンデンサの接続点を中性点として直流
電圧を出力する直流電源と、各相で４個のスイッチング
素子と、当該４個のスイッチング素子を駆動するゲート
信号を制御信号に基づいて発生するゲート駆動回路から
なるゲート回路とを備え、直流電源から供給される直流
電力を交流電力に変換する３レベル電力変換回路と、各
相４個のスイッチング素子のゲート指令信号に基づい
て、当該各相４個のスイッチング素子のオン／オフの制
御信号を発生し、信号線を介してゲート回路に伝達する
制御回路と、制御回路側に設けられ、各相４個のスイッ
チング素子のゲート指令信号を入力とし、当該入力信号
の立上がりを遅延させて各相４個のスイッチング素子の
デッドタイムを確保し、制御信号を発生するデッドタイ
ム回路とを備えて構成される３レベル電力変換装置にお
いて、各相４個のスイッチング素子のデッドタイムを、
当該スイッチング素子毎に差を持たせて設定している。
続された２組のコンデンサの接続点を中性点として直流
電圧を出力する直流電源と、各相で４個のスイッチング
素子と、当該４個のスイッチング素子を駆動するゲート
信号を制御信号に基づいて発生するゲート駆動回路から
なるゲート回路とを備え、直流電源から供給される直流
電力を交流電力に変換する３レベル電力変換回路と、各
相４個のスイッチング素子のゲート指令信号に基づい
て、当該各相４個のスイッチング素子のオン／オフの制
御信号を発生し、信号線を介してゲート回路に伝達する
制御回路と、制御回路側に設けられ、各相４個のスイッ
チング素子のゲート指令信号を入力とし、当該入力信号
の立上がりを遅延させて各相４個のスイッチング素子の
デッドタイムを確保し、制御信号を発生するデッドタイ
ム回路とを備えて構成される３レベル電力変換装置にお
いて、各相４個のスイッチング素子のデッドタイムを、
当該スイッチング素子毎に差を持たせて設定している。
【００４０】従って、請求項３の発明の３レベル電力変
換装置においては、各相４個のスイッチング素子のデッ
ドタイムを、スイッチング素子毎に差を持たせて設定す
ることにより、デッドタイム回路を構成する各信号遅延
回路の構成部品の定数のバラツキ，温度変化等による信
号遅延時間の変動をなくして、あるパターンから他のパ
ターンに切換った時でも、異常パターンの発生を防止す
ることができる。
換装置においては、各相４個のスイッチング素子のデッ
ドタイムを、スイッチング素子毎に差を持たせて設定す
ることにより、デッドタイム回路を構成する各信号遅延
回路の構成部品の定数のバラツキ，温度変化等による信
号遅延時間の変動をなくして、あるパターンから他のパ
ターンに切換った時でも、異常パターンの発生を防止す
ることができる。
【００４１】また、請求項４の発明では、上記請求項１
または請求項２の発明の３レベル電力変換装置におい
て、各相４個のスイッチング素子のデッドタイムを、当
該スイッチング素子毎に差を持たせて設定するようにし
ている。
または請求項２の発明の３レベル電力変換装置におい
て、各相４個のスイッチング素子のデッドタイムを、当
該スイッチング素子毎に差を持たせて設定するようにし
ている。
【００４２】従って、請求項４の発明の３レベル電力変
換装置においては、上記請求項１または請求項２の発明
と同様の作用を奏するのに加えて、スイッチング素子毎
に差を持たせて設定することにより、デッドタイム回路
を構成する各信号遅延回路の構成部品の定数のバラツ
キ，温度変化等による信号遅延時間の変動をなくして、
あるパターンから他のパターンに切換った時でも、異常
パターンの発生を防止することができる。
換装置においては、上記請求項１または請求項２の発明
と同様の作用を奏するのに加えて、スイッチング素子毎
に差を持たせて設定することにより、デッドタイム回路
を構成する各信号遅延回路の構成部品の定数のバラツ
キ，温度変化等による信号遅延時間の変動をなくして、
あるパターンから他のパターンに切換った時でも、異常
パターンの発生を防止することができる。
【００４３】一方、請求項５の発明では、互いに直列接
続された２組のコンデンサの接続点を中性点として直流
電圧を出力する直流電源と、各相で４個のスイッチング
素子と、当該４個のスイッチング素子を駆動するゲート
信号を制御信号に基づいて発生するゲート駆動回路から
なるゲート回路とを備え、直流電源から供給される直流
電力を交流電力に変換する３レベル電力変換回路と、各
相４個のスイッチング素子のゲート指令信号に基づい
て、当該各相４個のスイッチング素子のオン／オフの制
御信号を発生し、信号線を介してゲート回路に伝達する
制御回路とを備えて構成される３レベル電力変換装置に
おいて、ゲート回路側に、各相４個のスイッチング素子
がオンまたはオフしている期間の最小時間を確保する最
小時間確保回路を備えている。
続された２組のコンデンサの接続点を中性点として直流
電圧を出力する直流電源と、各相で４個のスイッチング
素子と、当該４個のスイッチング素子を駆動するゲート
信号を制御信号に基づいて発生するゲート駆動回路から
なるゲート回路とを備え、直流電源から供給される直流
電力を交流電力に変換する３レベル電力変換回路と、各
相４個のスイッチング素子のゲート指令信号に基づい
て、当該各相４個のスイッチング素子のオン／オフの制
御信号を発生し、信号線を介してゲート回路に伝達する
制御回路とを備えて構成される３レベル電力変換装置に
おいて、ゲート回路側に、各相４個のスイッチング素子
がオンまたはオフしている期間の最小時間を確保する最
小時間確保回路を備えている。
【００４４】従って、請求項５の発明の３レベル電力変
換装置においては、各相４個のスイッチング素子がオン
またはオフしている期間の最小時間を確保する最小時間
確保回路を、ゲート回路側に設けることにより、スイッ
チング素子のオン／オフの時間の制約を確保して、スイ
ッチング素子の破損を防止することができる。
換装置においては、各相４個のスイッチング素子がオン
またはオフしている期間の最小時間を確保する最小時間
確保回路を、ゲート回路側に設けることにより、スイッ
チング素子のオン／オフの時間の制約を確保して、スイ
ッチング素子の破損を防止することができる。
【００４５】また、請求項６の発明では、上記請求項１
または請求項２の発明の３レベル電力変換装置におい
て、ゲート回路側に、各相４個のスイッチング素子がオ
ンまたはオフしている期間の最小時間を確保する最小時
間確保回路を備えている。
または請求項２の発明の３レベル電力変換装置におい
て、ゲート回路側に、各相４個のスイッチング素子がオ
ンまたはオフしている期間の最小時間を確保する最小時
間確保回路を備えている。
【００４６】従って、請求項６の発明の３レベル電力変
換装置においては、上記請求項１または請求項２の発明
と同様の作用を奏するのに加えて、ゲート回路側に設け
ることにより、スイッチング素子のオン／オフの時間の
制約を確保して、スイッチング素子の破損を防止するこ
とができる。
換装置においては、上記請求項１または請求項２の発明
と同様の作用を奏するのに加えて、ゲート回路側に設け
ることにより、スイッチング素子のオン／オフの時間の
制約を確保して、スイッチング素子の破損を防止するこ
とができる。
【００４７】
【発明の実施の形態】まず、本発明の基本的な考え方に
ついて説明する。
ついて説明する。
【００４８】本発明では、制御回路から出力する各相４
個のスイッチング素子のゲート指令信号を、制御回路側
でコード変換して制御信号を発生し、信号線を通してゲ
ート回路側に伝達し、このゲート回路側で制御信号をデ
コードしてゲート駆動回路の各ゲート指令信号に復元す
るものである。
個のスイッチング素子のゲート指令信号を、制御回路側
でコード変換して制御信号を発生し、信号線を通してゲ
ート回路側に伝達し、このゲート回路側で制御信号をデ
コードしてゲート駆動回路の各ゲート指令信号に復元す
るものである。
【００４９】すなわち、制御回路側からゲート回路側に
伝達する制御信号は、各相４個のスイッチング素子に対
応して４本あるが、デッドタイムのような過渡的な状態
を除くと、前記図１２に示したように、３レベル電力変
換装置では出力状態はパターン０（全オフ）、パターン
３（Ｐ）、パターン６（Ｃ）、パターンＣ（Ｎ）の４種
類しかなく、制御信号としては２本あれば必要十分であ
る。
伝達する制御信号は、各相４個のスイッチング素子に対
応して４本あるが、デッドタイムのような過渡的な状態
を除くと、前記図１２に示したように、３レベル電力変
換装置では出力状態はパターン０（全オフ）、パターン
３（Ｐ）、パターン６（Ｃ）、パターンＣ（Ｎ）の４種
類しかなく、制御信号としては２本あれば必要十分であ
る。
【００５０】すなわち、２本の制御信号の状態の組合せ
は（０，０），（０，１），（１，０），（１，１）の
４種類であり、これを上記Ｐ，Ｎ，Ｃ，全オフの４つの
状態に割当てることにより、３レベル電力変換装置とし
て、制御回路から各相４個のスイッチング素子へ情報を
正確に伝達することができる。
は（０，０），（０，１），（１，０），（１，１）の
４種類であり、これを上記Ｐ，Ｎ，Ｃ，全オフの４つの
状態に割当てることにより、３レベル電力変換装置とし
て、制御回路から各相４個のスイッチング素子へ情報を
正確に伝達することができる。
【００５１】なお、２本の制御信号の状態とＰ，Ｎ，
Ｃ，全オフとの割当の制約はない。
Ｃ，全オフとの割当の制約はない。
【００５２】また、上記デッドタイムは、ゲート回路側
においてデコードした後に付加することで確保すること
ができる。
においてデコードした後に付加することで確保すること
ができる。
【００５３】以下、上記のような考え方に基づく本発明
の実施の形態について、図面を参照して詳細に説明す
る。
の実施の形態について、図面を参照して詳細に説明す
る。
【００５４】（第１の実施の形態）図１は、本実施の形
態による３レベル電力変換装置の構成例を示すブロック
図であり、図１１と同一部分には同一符号を付してその
説明を省略し、ここでは異なる部分についてのみ述べ
る。
態による３レベル電力変換装置の構成例を示すブロック
図であり、図１１と同一部分には同一符号を付してその
説明を省略し、ここでは異なる部分についてのみ述べ
る。
【００５５】すなわち、本実施の形態の３レベル電力変
換装置は、図１に示すように、前記図１１における制御
回路１０側にコード回路２２を付加すると共に、ゲート
回路１５側にデコード回路２１を付加し、さらに信号遅
延回路１７，１８，１９，２０からなるデッドタイム回
路を、制御回路１０側ではなく、ゲート回路１５側にお
けるデコード回路２１とゲート駆動回路１１，１２，１
３，１４との間に設けた構成としている。
換装置は、図１に示すように、前記図１１における制御
回路１０側にコード回路２２を付加すると共に、ゲート
回路１５側にデコード回路２１を付加し、さらに信号遅
延回路１７，１８，１９，２０からなるデッドタイム回
路を、制御回路１０側ではなく、ゲート回路１５側にお
けるデコード回路２１とゲート駆動回路１１，１２，１
３，１４との間に設けた構成としている。
【００５６】コード回路２２は、前記各相４個のＩＧＢ
Ｔ１，２，３，４のゲート指令信号Ｑ１，Ｑ２，Ｑ３，
Ｑ４をコード変換して、制御信号ｘ，ｙを発生し、信号
線１６ａを介してデコード回路２１へ伝達する。
Ｔ１，２，３，４のゲート指令信号Ｑ１，Ｑ２，Ｑ３，
Ｑ４をコード変換して、制御信号ｘ，ｙを発生し、信号
線１６ａを介してデコード回路２１へ伝達する。
【００５７】デコード回路２１は、コード回路２２から
の制御信号ｘ，ｙをデコードして、ゲート指令信号ｑ
１，ｑ２，ｑ３，ｑ４をゲート駆動回路１１，１２，１
３，１４に出力する。
の制御信号ｘ，ｙをデコードして、ゲート指令信号ｑ
１，ｑ２，ｑ３，ｑ４をゲート駆動回路１１，１２，１
３，１４に出力する。
【００５８】信号遅延回路１７，１８，１９，２０から
なるデッドタイム回路は、デコード回路２１からの出力
信号を入力とし、この入力信号の立上がりを遅延させて
各相４個のＩＧＢＴ１，２，３，４のデッドタイムを確
保し、ゲート駆動回路１１，１２，１３，１４に出力す
る。
なるデッドタイム回路は、デコード回路２１からの出力
信号を入力とし、この入力信号の立上がりを遅延させて
各相４個のＩＧＢＴ１，２，３，４のデッドタイムを確
保し、ゲート駆動回路１１，１２，１３，１４に出力す
る。
【００５９】図２は、上記コード回路２２およびデコー
ド回路２１の構成例を示すブロック図である。
ド回路２１の構成例を示すブロック図である。
【００６０】すなわち、本実施の形態では、図２に示す
ように、各相４個のＩＧＢＴ１，２，３，４のゲート指
令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４を、コード回路２２でコ
ード変換して２本の制御信号ｘ＝Ｑ２，ｙ＝Ｑ３となる
ように変換し、この制御信号ｘ，ｙを信号線１６ａを介
して伝達し、ノット回路ＮＯＴおよびアンド回路ＡＮＤ
から図示のように構成されるデコード回路２１でデコー
ドして、４本のゲート指令信号ｑ１，ｑ２，ｑ３，ｑ４
に逆変換するようにしている。
ように、各相４個のＩＧＢＴ１，２，３，４のゲート指
令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４を、コード回路２２でコ
ード変換して２本の制御信号ｘ＝Ｑ２，ｙ＝Ｑ３となる
ように変換し、この制御信号ｘ，ｙを信号線１６ａを介
して伝達し、ノット回路ＮＯＴおよびアンド回路ＡＮＤ
から図示のように構成されるデコード回路２１でデコー
ドして、４本のゲート指令信号ｑ１，ｑ２，ｑ３，ｑ４
に逆変換するようにしている。
【００６１】次に、以上のように構成した本実施の形態
の３レベル電力変換装置の作用について、図３を用いて
説明する。
の３レベル電力変換装置の作用について、図３を用いて
説明する。
【００６２】図１において、各相４個のＩＧＢＴ１，
２，３，４のゲート指令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４
は、コード回路２２を通して２本の制御信号ｘ，ｙに変
換され、信号線１６ａを介してゲート回路１５に伝達さ
れる。
２，３，４のゲート指令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４
は、コード回路２２を通して２本の制御信号ｘ，ｙに変
換され、信号線１６ａを介してゲート回路１５に伝達さ
れる。
【００６３】ゲート回路１５では、この制御信号ｘ，ｙ
が、デコード回路２１によって各相４個のＩＧＢＴ１，
２，３，４のゲート指令信号ｑ１，ｑ２，ｑ３，ｑ４に
逆変換される。
が、デコード回路２１によって各相４個のＩＧＢＴ１，
２，３，４のゲート指令信号ｑ１，ｑ２，ｑ３，ｑ４に
逆変換される。
【００６４】さらに、このゲート指令信号ｑ１，ｑ２，
ｑ３，ｑ４は、信号遅延回路１７，１８，１９，２０か
らなるデッドタイム回路によってデッドタイムが確保さ
れて、ゲート駆動回路１１，１２，１３，１４に与えら
れる。
ｑ３，ｑ４は、信号遅延回路１７，１８，１９，２０か
らなるデッドタイム回路によってデッドタイムが確保さ
れて、ゲート駆動回路１１，１２，１３，１４に与えら
れる。
【００６５】図３は、上記コード回路２２およびデコー
ド回路２１による信号変換表を示す図である。
ド回路２１による信号変換表を示す図である。
【００６６】すなわち、図３に示すように、ゲート指令
信号Ｑ１，Ｑ２，Ｑ３，Ｑ４の正常パターン０，３，
６，Ｃは、そのまま正常にゲート指令信号ｑ１，ｑ２，
ｑ３，ｑ４に逆変換され、その他の本来あるべきではな
い異常パターンは、コード回路２２およびデコード回路
２１によって除去され、最終的に各相４個のＩＧＢＴ
１，２，３，４には、正常パターンしか伝達されない。
信号Ｑ１，Ｑ２，Ｑ３，Ｑ４の正常パターン０，３，
６，Ｃは、そのまま正常にゲート指令信号ｑ１，ｑ２，
ｑ３，ｑ４に逆変換され、その他の本来あるべきではな
い異常パターンは、コード回路２２およびデコード回路
２１によって除去され、最終的に各相４個のＩＧＢＴ
１，２，３，４には、正常パターンしか伝達されない。
【００６７】これにより、たとえ制御回路１０の内の部
品の不良等によって、各相４個のＩＧＢＴ１，２，３，
４のゲート指令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４で異常パタ
ーンが発生しても、ＩＧＢＴ１，２，３，４に異常パタ
ーンが伝達されることはなくなる。
品の不良等によって、各相４個のＩＧＢＴ１，２，３，
４のゲート指令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４で異常パタ
ーンが発生しても、ＩＧＢＴ１，２，３，４に異常パタ
ーンが伝達されることはなくなる。
【００６８】また、信号線１６ａに電気的ノイズが重畳
して制御信号ｘまたはｙが誤動作しても、同様に各相４
個のＩＧＢＴ１，２，３，４に異常パターンが伝達され
ることはない。
して制御信号ｘまたはｙが誤動作しても、同様に各相４
個のＩＧＢＴ１，２，３，４に異常パターンが伝達され
ることはない。
【００６９】さらに、信号線１６ａが断線した場合に
も、同様に各相４個のＩＧＢＴ１，２，３，４に異常パ
ターンが伝達されることはない。
も、同様に各相４個のＩＧＢＴ１，２，３，４に異常パ
ターンが伝達されることはない。
【００７０】上述したように、本実施の形態の３レベル
電力変換装置では、各相４個のＩＧＢＴ１，２，３，４
のゲート指令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４を、制御回路
１０側に設けたコード回路２２でコード変換して２本の
制御信号ｘ，ｙを発生し、信号線１６ａを通してゲート
回路１５側に伝達し、ゲート回路１５側に設けたデコー
ド回路２１でこの制御信号ｘ，ｙをデコードし、さらに
デッドタイム回路で各相４個のＩＧＢＴ１，２，３，４
のデッドタイムを確保してゲート駆動回路１１，１２，
１３，１４に出力するようにしているので、３レベル電
力変換回路のＩＧＢＴ１，２，３，４のオン／オフの状
態に異常パターンの状態が発生しても、ＩＧＢＴ１，
２，３，４に過大な電流が流れたり、過大な電圧が印加
されたりしないようにして、ＩＧＢＴ１，２，３，４の
破損を防止することが可能となり、極めて信頼性の高い
３レベル電力変換装置を得ることができる。
電力変換装置では、各相４個のＩＧＢＴ１，２，３，４
のゲート指令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４を、制御回路
１０側に設けたコード回路２２でコード変換して２本の
制御信号ｘ，ｙを発生し、信号線１６ａを通してゲート
回路１５側に伝達し、ゲート回路１５側に設けたデコー
ド回路２１でこの制御信号ｘ，ｙをデコードし、さらに
デッドタイム回路で各相４個のＩＧＢＴ１，２，３，４
のデッドタイムを確保してゲート駆動回路１１，１２，
１３，１４に出力するようにしているので、３レベル電
力変換回路のＩＧＢＴ１，２，３，４のオン／オフの状
態に異常パターンの状態が発生しても、ＩＧＢＴ１，
２，３，４に過大な電流が流れたり、過大な電圧が印加
されたりしないようにして、ＩＧＢＴ１，２，３，４の
破損を防止することが可能となり、極めて信頼性の高い
３レベル電力変換装置を得ることができる。
【００７１】（第２の実施の形態）図４は、本実施の形
態による３レベル電力変換装置におけるコード回路およ
びデコード回路の構成例を示すブロック図であり、図２
と同一要素には同一符号を付して示している。
態による３レベル電力変換装置におけるコード回路およ
びデコード回路の構成例を示すブロック図であり、図２
と同一要素には同一符号を付して示している。
【００７２】すなわち、本実施の形態では、図４に示す
ように、各相４個のＩＧＢＴ１，２，３，４の全てをオ
フさせる全オフ信号ｚ＝ＧＢを発生する機能を前記制御
回路１０に追加し、各相４個のＩＧＢＴ１，２，３，４
のゲート指令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４を、コード回
路２２でコード変換して２本の制御信号ｘ＝Ｑ１，ｙ＝
Ｑ４となるように変換し、この制御信号ｘ，ｙおよび全
オフ信号ｚの３本の信号を信号線１６ｂを介して伝達
し、ノット回路ＮＯＴおよびアンド回路ＡＮＤから図示
のように構成されるデコード回路２１でデコードして、
４本のゲート指令信号ｑ１，ｑ２，ｑ３，ｑ４に逆変換
するようにしている。
ように、各相４個のＩＧＢＴ１，２，３，４の全てをオ
フさせる全オフ信号ｚ＝ＧＢを発生する機能を前記制御
回路１０に追加し、各相４個のＩＧＢＴ１，２，３，４
のゲート指令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４を、コード回
路２２でコード変換して２本の制御信号ｘ＝Ｑ１，ｙ＝
Ｑ４となるように変換し、この制御信号ｘ，ｙおよび全
オフ信号ｚの３本の信号を信号線１６ｂを介して伝達
し、ノット回路ＮＯＴおよびアンド回路ＡＮＤから図示
のように構成されるデコード回路２１でデコードして、
４本のゲート指令信号ｑ１，ｑ２，ｑ３，ｑ４に逆変換
するようにしている。
【００７３】次に、以上のように構成したコード回路２
２およびデコード回路２１を備えた本実施の形態の３レ
ベル電力変換装置においては、各相４個のＩＧＢＴ１，
２，３，４のゲート指令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４＝
０（全オフ）になっても、ＩＧＢＴ１，２，３，４の全
てがオフしないため、全オフの時には、ＧＢ＝１として
各相４個のＩＧＢＴ１，２，３，４を全てオフさせる。
２およびデコード回路２１を備えた本実施の形態の３レ
ベル電力変換装置においては、各相４個のＩＧＢＴ１，
２，３，４のゲート指令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４＝
０（全オフ）になっても、ＩＧＢＴ１，２，３，４の全
てがオフしないため、全オフの時には、ＧＢ＝１として
各相４個のＩＧＢＴ１，２，３，４を全てオフさせる。
【００７４】図５は、上記コード回路２２およびデコー
ド回路２１による信号変換表を示す図である。
ド回路２１による信号変換表を示す図である。
【００７５】上述したように、本実施の形態の３レベル
電力変換装置でも、前述した第１の実施の形態の場合と
同様の作用効果を得ることが可能である。
電力変換装置でも、前述した第１の実施の形態の場合と
同様の作用効果を得ることが可能である。
【００７６】（第３の実施の形態）図６は、本実施の形
態による３レベル電力変換装置におけるコード回路およ
びデコード回路の構成例を示すブロック図であり、図２
と同一要素には同一符号を付して示している。
態による３レベル電力変換装置におけるコード回路およ
びデコード回路の構成例を示すブロック図であり、図２
と同一要素には同一符号を付して示している。
【００７７】すなわち、本実施の形態では、図６に示す
ように、各相４個のＩＧＢＴ１，２，３，４のゲート指
令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４を、コード回路２２では
そのまま４本の信号として信号線１６ｃを介して伝達
し、アンド回路ＡＮＤから図示のように構成されるデコ
ード回路２１でデコードして、４本のゲート指令信号ｑ
１，ｑ２，ｑ３，ｑ４に逆変換するようにしている。
ように、各相４個のＩＧＢＴ１，２，３，４のゲート指
令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４を、コード回路２２では
そのまま４本の信号として信号線１６ｃを介して伝達
し、アンド回路ＡＮＤから図示のように構成されるデコ
ード回路２１でデコードして、４本のゲート指令信号ｑ
１，ｑ２，ｑ３，ｑ４に逆変換するようにしている。
【００７８】次に、以上のように構成したコード回路２
２およびデコード回路２１を備えた本実施の形態の３レ
ベル電力変換装置においては、ゲート指令信号Ｑ１，Ｑ
２，Ｑ３，Ｑ４の正常パターン０，３，６，Ｃは、その
まま正常に伝達されてゲート指令信号ｑ１，ｑ２，ｑ
３，ｑ４に逆変換される。
２およびデコード回路２１を備えた本実施の形態の３レ
ベル電力変換装置においては、ゲート指令信号Ｑ１，Ｑ
２，Ｑ３，Ｑ４の正常パターン０，３，６，Ｃは、その
まま正常に伝達されてゲート指令信号ｑ１，ｑ２，ｑ
３，ｑ４に逆変換される。
【００７９】一方、信号線１６ｃに電気的ノイズが重畳
して誤動作した場合、異常パターン１，５，８，９，
Ａ，Ｂ，Ｄは、コード回路２２およびデコード回路２１
によって除去され、最終的に各相４個のＩＧＢＴ１，
２，３，４には、正常パターンしか伝達されない。
して誤動作した場合、異常パターン１，５，８，９，
Ａ，Ｂ，Ｄは、コード回路２２およびデコード回路２１
によって除去され、最終的に各相４個のＩＧＢＴ１，
２，３，４には、正常パターンしか伝達されない。
【００８０】図７は、上記コード回路２２およびデコー
ド回路２１による信号変換表を示す図である。
ド回路２１による信号変換表を示す図である。
【００８１】上述したように、本実施の形態の３レベル
電力変換装置でも、前述した第１の実施の形態の場合と
同様の作用効果を得ることが可能である。
電力変換装置でも、前述した第１の実施の形態の場合と
同様の作用効果を得ることが可能である。
【００８２】（第４の実施の形態）図８は、本実施の形
態による３レベル電力変換装置におけるコード回路およ
びデコード回路の構成例を示すブロック図であり、図２
と同一要素には同一符号を付して示している。
態による３レベル電力変換装置におけるコード回路およ
びデコード回路の構成例を示すブロック図であり、図２
と同一要素には同一符号を付して示している。
【００８３】すなわち、本実施の形態では、図８に示す
ように、各相４個のＩＧＢＴ１，２，３，４のゲート指
令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４を、コード回路２２では
そのまま４本の信号として信号線１６ｃを介して伝達
し、デコード回路２１でも逆変換は行なわず、そのまま
４本の信号として通し、ゲート駆動回路１１，１２，１
３，１４に与えるようにしている。
ように、各相４個のＩＧＢＴ１，２，３，４のゲート指
令信号Ｑ１，Ｑ２，Ｑ３，Ｑ４を、コード回路２２では
そのまま４本の信号として信号線１６ｃを介して伝達
し、デコード回路２１でも逆変換は行なわず、そのまま
４本の信号として通し、ゲート駆動回路１１，１２，１
３，１４に与えるようにしている。
【００８４】次に、以上のように構成したコード回路２
２およびデコード回路２１を備えた本実施の形態の３レ
ベル電力変換装置においては、ゲート指令信号Ｑ１，Ｑ
２，Ｑ３，Ｑ４の連続的な異常パターンに対しての防止
効果はないが、デッドタイム回路をゲート回路１５側に
設けていることにより、信号遅延回路１７，１８，１
９，２０からなるデッドタイム回路の遅延時間以内の時
間幅の瞬時電気的ノイズが信号線１６ｃに重畳しても、
これによる単発的な異常パターンの発生を防止すること
ができる。
２およびデコード回路２１を備えた本実施の形態の３レ
ベル電力変換装置においては、ゲート指令信号Ｑ１，Ｑ
２，Ｑ３，Ｑ４の連続的な異常パターンに対しての防止
効果はないが、デッドタイム回路をゲート回路１５側に
設けていることにより、信号遅延回路１７，１８，１
９，２０からなるデッドタイム回路の遅延時間以内の時
間幅の瞬時電気的ノイズが信号線１６ｃに重畳しても、
これによる単発的な異常パターンの発生を防止すること
ができる。
【００８５】上述したように、本実施の形態の３レベル
電力変換装置では、デッドタイム回路をゲート回路１５
側に設けるようにしているので、前述した第１の実施の
形態の場合とほぼ同様の作用効果を得ることが可能であ
る。
電力変換装置では、デッドタイム回路をゲート回路１５
側に設けるようにしているので、前述した第１の実施の
形態の場合とほぼ同様の作用効果を得ることが可能であ
る。
【００８６】なお、本実施の形態は、前述した従来の３
レベル電力変換装置と適宜組合わせて実施することもで
きる。
レベル電力変換装置と適宜組合わせて実施することもで
きる。
【００８７】（第５の実施の形態）本実施の形態の３レ
ベル電力変換装置は、図１１に示す前述した従来の３レ
ベル電力変換装置において、各相４個のＩＧＢＴ１，
２，３，４のデッドタイムを、このＩＧＢＴ１，２，
３，４毎に差を持たせて設定するようにしている。
ベル電力変換装置は、図１１に示す前述した従来の３レ
ベル電力変換装置において、各相４個のＩＧＢＴ１，
２，３，４のデッドタイムを、このＩＧＢＴ１，２，
３，４毎に差を持たせて設定するようにしている。
【００８８】ここでは、一例として、図９に示すよう
に、デッドタイム回路を構成する各信号遅延回路１７，
１８，１９，２０の図示しない構成部品の定数のバラツ
キ、温度変化等による信号遅延時間の変動を考慮した信
号遅延回路１７の遅れ時間最小値を、信号遅延回路１８
の遅れ時間最大値よりも長くするようにしている。
に、デッドタイム回路を構成する各信号遅延回路１７，
１８，１９，２０の図示しない構成部品の定数のバラツ
キ、温度変化等による信号遅延時間の変動を考慮した信
号遅延回路１７の遅れ時間最小値を、信号遅延回路１８
の遅れ時間最大値よりも長くするようにしている。
【００８９】次に、以上のように構成した本実施の形態
の３レベル電力変換装置においては、例えばパターン０
からパターン３に切換った時でも、図９に示すように、
異常パターンの発生を防止することができる。
の３レベル電力変換装置においては、例えばパターン０
からパターン３に切換った時でも、図９に示すように、
異常パターンの発生を防止することができる。
【００９０】上述したように、本実施の形態の３レベル
電力変換装置では、各相４個のＩＧＢＴ１，２，３，４
のデッドタイムを、ＩＧＢＴ１，２，３，４毎に差を持
たせて設定するようにしているので、デッドタイム回路
を構成する各信号遅延回路１７，１８，１９，２０の構
成部品の定数のバラツキ、温度変化等による信号遅延時
間の変動をなくして、あるパターンから他のパターンに
切換った時でも、異常パターンの発生を防止することが
可能となる。
電力変換装置では、各相４個のＩＧＢＴ１，２，３，４
のデッドタイムを、ＩＧＢＴ１，２，３，４毎に差を持
たせて設定するようにしているので、デッドタイム回路
を構成する各信号遅延回路１７，１８，１９，２０の構
成部品の定数のバラツキ、温度変化等による信号遅延時
間の変動をなくして、あるパターンから他のパターンに
切換った時でも、異常パターンの発生を防止することが
可能となる。
【００９１】これにより、前述した第１の実施の形態の
場合とほぼ同様の作用効果を得ることができる。
場合とほぼ同様の作用効果を得ることができる。
【００９２】なお、本実施の形態は、前述した前記第１
乃至第４の実施の形態の３レベル電力変換装置と適宜組
合わせて実施することもできる。
乃至第４の実施の形態の３レベル電力変換装置と適宜組
合わせて実施することもできる。
【００９３】（第６の実施の形態）図１０は、本実施の
形態による３レベル電力変換装置の構成例を示すブロッ
ク図であり、図１と同一部分には同一符号を付してその
説明を省略し、ここでは異なる部分についてのみ述べ
る。
形態による３レベル電力変換装置の構成例を示すブロッ
ク図であり、図１と同一部分には同一符号を付してその
説明を省略し、ここでは異なる部分についてのみ述べ
る。
【００９４】すなわち、本実施の形態の３レベル電力変
換装置は、図１０に示すように、３レベル電力変換変換
回路の各相４個のスイッチング素子として、前記図１に
おけるＩＧＢＴ１，２，３，４に代えてＧＴＯサイリス
タ２４，２５，２６，２７を用い、このサイリスタＧＴ
Ｏ２４，２５，２６，２７に、抵抗２８，２９，３０，
３１が並列接続されたダイオード３２，３３，３４，３
５とコンデンサ３６，３７，３８，３９との直列回路を
並列に接続し、さらに信号遅延回路１７，１８，１９，
２０からなるデッドタイム回路とゲート駆動回路１１，
１２，１３，１４との間に、最小時間確保回路２３を設
けた構成としている。
換装置は、図１０に示すように、３レベル電力変換変換
回路の各相４個のスイッチング素子として、前記図１に
おけるＩＧＢＴ１，２，３，４に代えてＧＴＯサイリス
タ２４，２５，２６，２７を用い、このサイリスタＧＴ
Ｏ２４，２５，２６，２７に、抵抗２８，２９，３０，
３１が並列接続されたダイオード３２，３３，３４，３
５とコンデンサ３６，３７，３８，３９との直列回路を
並列に接続し、さらに信号遅延回路１７，１８，１９，
２０からなるデッドタイム回路とゲート駆動回路１１，
１２，１３，１４との間に、最小時間確保回路２３を設
けた構成としている。
【００９５】最小時間確保回路２３は、各相４個のＧＴ
Ｏサイリスタ２４，２５，２６，２７がオンまたはオフ
している期間の最小時間を確保する。
Ｏサイリスタ２４，２５，２６，２７がオンまたはオフ
している期間の最小時間を確保する。
【００９６】次に、以上のように構成した本実施の形態
の３レベル電力変換装置においては、各相４個のＧＴＯ
サイリスタ２４，２５，２６，２７がオンまたはオフし
ている期間の最小時間を確保する最小時間確保回路２３
を、ゲート回路１５側に設けていることにより、ＧＴＯ
サイリスタ２４，２５，２６，２７のオン／オフの時間
の制約を確保して、ＧＴＯサイリスタ２４，２５，２
６，２７の破損を防止することができる。
の３レベル電力変換装置においては、各相４個のＧＴＯ
サイリスタ２４，２５，２６，２７がオンまたはオフし
ている期間の最小時間を確保する最小時間確保回路２３
を、ゲート回路１５側に設けていることにより、ＧＴＯ
サイリスタ２４，２５，２６，２７のオン／オフの時間
の制約を確保して、ＧＴＯサイリスタ２４，２５，２
６，２７の破損を防止することができる。
【００９７】上述したように、本実施の形態の３レベル
電力変換装置では、各相４個のＧＴＯサイリスタ２４，
２５，２６，２７がオンまたはオフしている期間の最小
時間を確保する最小時間確保回路２３を、ゲート回路１
５側に設けるようにしているので、ＧＴＯサイリスタ２
４，２５，２６，２７のオン／オフの時間の制約を確保
して、ＧＴＯサイリスタ２４，２５，２６，２７の破損
を防止することが可能となる。
電力変換装置では、各相４個のＧＴＯサイリスタ２４，
２５，２６，２７がオンまたはオフしている期間の最小
時間を確保する最小時間確保回路２３を、ゲート回路１
５側に設けるようにしているので、ＧＴＯサイリスタ２
４，２５，２６，２７のオン／オフの時間の制約を確保
して、ＧＴＯサイリスタ２４，２５，２６，２７の破損
を防止することが可能となる。
【００９８】なお、本実施の形態は、前述した従来の３
レベル電力変換装置と適宜組合わせて実施することもで
きる。
レベル電力変換装置と適宜組合わせて実施することもで
きる。
【００９９】
【発明の効果】以上説明したように、本発明の３レベル
電力変換装置によれば、制御回路の異常、信号線への電
気的ノイズによる誤動作、信号線の断線等による誤動
作，デッドタイムのバラツキ等により発生する異常パタ
ーンの状態に対して、これに伴なう３レベル電力変換回
路のスイッチング素子への過電流、過電圧の印加をなく
して、スイッチング素子の破損を確実に防止することが
可能となる。
電力変換装置によれば、制御回路の異常、信号線への電
気的ノイズによる誤動作、信号線の断線等による誤動
作，デッドタイムのバラツキ等により発生する異常パタ
ーンの状態に対して、これに伴なう３レベル電力変換回
路のスイッチング素子への過電流、過電圧の印加をなく
して、スイッチング素子の破損を確実に防止することが
可能となる。
【図１】本発明による３レベル電力変換装置の第１の実
施の形態を示すブロック図。
施の形態を示すブロック図。
【図２】同第１の実施の形態の３レベル電力変換装置に
おけるコード回路およびデコード回路の構成例を示すブ
ロック図。
おけるコード回路およびデコード回路の構成例を示すブ
ロック図。
【図３】同第１の実施の形態の３レベル電力変換装置に
おけるコード回路およびデコード回路の作用を説明する
ための図。
おけるコード回路およびデコード回路の作用を説明する
ための図。
【図４】本発明の第２の実施の形態の３レベル電力変換
装置におけるコード回路およびデコード回路の構成例を
示すブロック図。
装置におけるコード回路およびデコード回路の構成例を
示すブロック図。
【図５】同第２の実施の形態の３レベル電力変換装置に
おけるコード回路およびデコード回路の作用を説明する
ための図。
おけるコード回路およびデコード回路の作用を説明する
ための図。
【図６】本発明の第３の実施の形態の３レベル電力変換
装置におけるコード回路およびデコード回路の構成例を
示すブロック図。
装置におけるコード回路およびデコード回路の構成例を
示すブロック図。
【図７】同第３の実施の形態の３レベル電力変換装置に
おけるコード回路およびデコード回路の作用を説明する
ための図。
おけるコード回路およびデコード回路の作用を説明する
ための図。
【図８】本発明の第４の実施の形態の３レベル電力変換
装置におけるコード回路およびデコード回路の構成例を
示すブロック図。
装置におけるコード回路およびデコード回路の構成例を
示すブロック図。
【図９】本発明の第５の実施の形態の３レベル電力変換
装置における作用を説明するための図。
装置における作用を説明するための図。
【図１０】本発明による３レベル電力変換装置の第６の
実施の形態を示すブロック図。
実施の形態を示すブロック図。
【図１１】従来の３レベル電力変換装置の構成例を示す
ブロック図。
ブロック図。
【図１２】従来の３レベル電力変換装置の作用を説明す
るための図。
るための図。
【図１３】従来の３レベル電力変換装置の作用を説明す
るための図。
るための図。
１，２，３，４…ＩＧＢＴ、 ５，６…ダイオード、 ７，８…コンデンサ、 ９…直流電源、 １０…制御回路、 １１，１２，１３，１４…ゲート駆動回路、 １５…ゲート回路、 １６，１６ａ，１６ｂ，１６ｃ…信号線、 １７，１８，１９，２０…信号遅延回路、 ２１…デコード回路、 ２２…コード回路、 ２３…最小時間確保回路、 ２４，２５，２６，２７…ＧＴＯサイリスタ、 ２８，２９，３０，３１…抵抗、 ３２，３３，３４，３５…ダイオード、 ３６，３７，３８，３９…コンデンサ。
Claims (6)
- 【請求項１】 互いに直列接続された２組のコンデンサ
の接続点を中性点として直流電圧を出力する直流電源
と、 各相で４個のスイッチング素子と、当該４個のスイッチ
ング素子を駆動するゲート信号を制御信号に基づいて発
生するゲート駆動回路からなるゲート回路とを備え、前
記直流電源から供給される直流電力を交流電力に変換す
る３レベル電力変換回路と、 前記各相４個のスイッチング素子のゲート指令信号に基
づいて、当該各相４個のスイッチング素子のオン／オフ
の制御信号を発生し、信号線を介して前記ゲート回路に
伝達する制御回路と、 を備えて構成される３レベル電力変換装置において、 前記制御回路側に設けられ、前記各相４個のスイッチン
グ素子のゲート指令信号をコード変換して前記制御信号
を発生する符号化回路と、 前記ゲート回路側に設けられ、前記符号化回路からの制
御信号をデコードして前記ゲート駆動回路に出力する復
号化回路と、 前記復号化回路と前記ゲート駆動回路との間に設けら
れ、前記復号化回路からの出力信号を入力とし、当該入
力信号の立上がりを遅延させて前記各相４個のスイッチ
ング素子のデッドタイムを確保し前記ゲート駆動回路に
出力するデッドタイム回路と、 を備えて成ることを特徴とする３レベル電力変換装置。 - 【請求項２】 互いに直列接続された２組のコンデンサ
の接続点を中性点として直流電圧を出力する直流電源
と、 各相で４個のスイッチング素子と、当該４個のスイッチ
ング素子を駆動するゲート信号を制御信号に基づいて発
生するゲート駆動回路からなるゲート回路とを備え、前
記直流電源から供給される直流電力を交流電力に変換す
る３レベル電力変換回路と、 前記各相４個のスイッチング素子のゲート指令信号に基
づいて、当該各相４個のスイッチング素子のオン／オフ
の制御信号を発生し、信号線を介して前記ゲート回路に
伝達する制御回路と、 を備えて構成される３レベル電力変換装置において、 前記ゲート回路側に、前記制御回路からの各相４個のス
イッチング素子のオン／オフの制御信号を入力とし、当
該入力信号の立上がりを遅延させて前記各相４個のスイ
ッチング素子のデッドタイムを確保し前記ゲート駆動回
路に出力するデッドタイム回路を備えて成ることを特徴
とする３レベル電力変換装置。 - 【請求項３】 互いに直列接続された２組のコンデンサ
の接続点を中性点として直流電圧を出力する直流電源
と、 各相で４個のスイッチング素子と、当該４個のスイッチ
ング素子を駆動するゲート信号を制御信号に基づいて発
生するゲート駆動回路からなるゲート回路とを備え、前
記直流電源から供給される直流電力を交流電力に変換す
る３レベル電力変換回路と、 前記各相４個のスイッチング素子のゲート指令信号に基
づいて、当該各相４個のスイッチング素子のオン／オフ
の制御信号を発生し、信号線を介して前記ゲート回路に
伝達する制御回路と、 前記制御回路側に設けられ、前記各相４個のスイッチン
グ素子のゲート指令信号を入力とし、当該入力信号の立
上がりを遅延させて前記各相４個のスイッチング素子の
デッドタイムを確保し、前記制御信号を発生するデッド
タイム回路と、 を備えて構成される３レベル電力変換装置において、前
記各相４個のスイッチング素子のデッドタイムを、当該
スイッチング素子毎に差を持たせて設定するようにした
ことを特徴とする３レベル電力変換装置。 - 【請求項４】 前記請求項１または請求項２に記載の３
レベル電力変換装置において、 前記各相４個のスイッチング素子のデッドタイムを、当
該スイッチング素子毎に差を持たせて設定するようにし
たことを特徴とする３レベル電力変換装置。 - 【請求項５】 互いに直列接続された２組のコンデンサ
の接続点を中性点として直流電圧を出力する直流電源
と、 各相で４個のスイッチング素子と、当該４個のスイッチ
ング素子を駆動するゲート信号を制御信号に基づいて発
生するゲート駆動回路からなるゲート回路とを備え、前
記直流電源から供給される直流電力を交流電力に変換す
る３レベル電力変換回路と、 前記各相４個のスイッチング素子のゲート指令信号に基
づいて、当該各相４個のスイッチング素子のオン／オフ
の制御信号を発生し、信号線を介して前記ゲート回路に
伝達する制御回路と、 を備えて構成される３レベル電力変換装置において、 前記ゲート回路側に、前記各相４個のスイッチング素子
がオンまたはオフしている期間の最小時間を確保する最
小時間確保回路を備えて成ることを特徴とする３レベル
電力変換装置。 - 【請求項６】 前記請求項１または請求項２に記載の３
レベル電力変換装置において、 前記ゲート回路側に、前記各相４個のスイッチング素子
がオンまたはオフしている期間の最小時間を確保する最
小時間確保回路を備えて成ることを特徴とする３レベル
電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14841099A JP3648093B2 (ja) | 1999-05-27 | 1999-05-27 | ３レベル電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14841099A JP3648093B2 (ja) | 1999-05-27 | 1999-05-27 | ３レベル電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000341962A true JP2000341962A (ja) | 2000-12-08 |
| JP3648093B2 JP3648093B2 (ja) | 2005-05-18 |
Family
ID=15452176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14841099A Expired - Lifetime JP3648093B2 (ja) | 1999-05-27 | 1999-05-27 | ３レベル電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3648093B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100619636B1 (ko) | 2003-11-14 | 2006-09-07 | 인터실 아메리카스 인코포레이티드 | 다중전송 고전압 ｄｃ-ａｃ 드라이버 |
| EP2160828A1 (en) * | 2007-06-01 | 2010-03-10 | DRS Power & Control Technologies, Inc. | Four pole neutral-point clamped three phase converter with zero common mode voltage output |
| JP2020120446A (ja) * | 2019-01-21 | 2020-08-06 | 株式会社ダイヘン | 駆動装置及びインバータ |
| KR20220022373A (ko) * | 2020-08-18 | 2022-02-25 | 엘에스일렉트릭(주) | 전력 변환 장치 및 그 제어 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106899222B (zh) * | 2017-03-28 | 2020-06-09 | 深圳科士达科技股份有限公司 | 一种三电平逆变器及其驱动过零切换控制方法 |
-
1999
- 1999-05-27 JP JP14841099A patent/JP3648093B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100619636B1 (ko) | 2003-11-14 | 2006-09-07 | 인터실 아메리카스 인코포레이티드 | 다중전송 고전압 ｄｃ-ａｃ 드라이버 |
| EP2160828A1 (en) * | 2007-06-01 | 2010-03-10 | DRS Power & Control Technologies, Inc. | Four pole neutral-point clamped three phase converter with zero common mode voltage output |
| JP2010529821A (ja) * | 2007-06-01 | 2010-08-26 | ディーアールエス パワー アンド コントロール テクノロジーズ インコーポレーテッド | ３レベル中性点固定変換装置及びその制御方法 |
| EP2160828A4 (en) * | 2007-06-01 | 2013-09-04 | Drs Power & Control Technologies Inc | FOUR-POLE NEUTRAL POINT FOUR-POLE EFFECTIVE THREE-PHASE DRIVER WITH NULL COMMON MODE VOLTAGE OUTPUT |
| JP2020120446A (ja) * | 2019-01-21 | 2020-08-06 | 株式会社ダイヘン | 駆動装置及びインバータ |
| JP7152324B2 (ja) | 2019-01-21 | 2022-10-12 | 株式会社ダイヘン | 駆動装置及びインバータ |
| KR20220022373A (ko) * | 2020-08-18 | 2022-02-25 | 엘에스일렉트릭(주) | 전력 변환 장치 및 그 제어 방법 |
| KR102573204B1 (ko) * | 2020-08-18 | 2023-08-31 | 엘에스일렉트릭(주) | 전력 변환 장치 및 그 제어 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3648093B2 (ja) | 2005-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5325483B2 (ja) | モータ駆動装置 | |
| US20120201066A1 (en) | Dual switching frequency hybrid power converter | |
| JP2014533487A (ja) | Ｈブリッジに基づく電力変換器 | |
| US5216587A (en) | Inverter | |
| JP4442348B2 (ja) | 電力変換装置 | |
| KR20160095147A (ko) | 회생 컨버터 | |
| JP4943625B2 (ja) | 能動的なクランピングスイッチを備える３レベル電力変換装置のための制御・調節方法、およびそのための装置 | |
| US11901805B2 (en) | Method for switching off power semiconductor switches in a bridge circuit, bridge circuit, and inverter comprising a bridge circuit | |
| JP3648093B2 (ja) | ３レベル電力変換装置 | |
| JPH11262242A (ja) | 半導体素子の駆動回路およびそれを用いた電力変換装置 | |
| EP3694096A1 (en) | Three-level pulse width modulation technique for reducing semiconductor short circuit conduction loss | |
| WO2018087891A1 (ja) | 電力変換装置 | |
| US11621650B2 (en) | Method for current limitation in the event of transient voltage variations at an AC output of a multi-level inverter and a multi-level inverter | |
| JP2007006580A (ja) | 電力変換装置 | |
| US6903911B2 (en) | Protective circuit for a network-controlled thyristor bridge | |
| JP6705234B2 (ja) | インバータ装置の制御方法 | |
| JPH11113257A (ja) | 交流双方向スイッチ形回路を用いた直列形電力系統補償装置 | |
| JP2004260981A (ja) | 電力変換装置及びこれを用いた電機システム | |
| JPH0898506A (ja) | 電力変換装置 | |
| WO2023286627A1 (ja) | 電力変換装置および電力変換方法 | |
| JP2019088078A (ja) | ドライバ回路および電力変換装置 | |
| JP7373424B2 (ja) | 電力変換装置 | |
| JP3206516B2 (ja) | スイッチング回路 | |
| CN116097556B (zh) | 变流器的容错运行 | |
| JP2005012913A (ja) | 電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050210 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |