JP2000341635A - 階層型バッファメモリの記録方法および階層型バッファメモリ構造およびデータ再生方法およびデータ再生装置およびビデオデータ編集システムおよびコンピュータ読み取り可能な記録媒体およびシステム・オン・チップ型集積装置 - Google Patents
階層型バッファメモリの記録方法および階層型バッファメモリ構造およびデータ再生方法およびデータ再生装置およびビデオデータ編集システムおよびコンピュータ読み取り可能な記録媒体およびシステム・オン・チップ型集積装置Info
- Publication number
- JP2000341635A JP2000341635A JP11152233A JP15223399A JP2000341635A JP 2000341635 A JP2000341635 A JP 2000341635A JP 11152233 A JP11152233 A JP 11152233A JP 15223399 A JP15223399 A JP 15223399A JP 2000341635 A JP2000341635 A JP 2000341635A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- recorded
- time difference
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【課題】 転送時間に影響されない再生側のメモリ管理
が可能な、階層型メモリの記録方法および階層型メモリ
構造を提供する。 【解決手段】 高速アクセス可能で記録容量が小さい第
１段メモリＭ１上で、データ再生の進行につれ移動する
プレイポインタＰＰが順方向駆動領域Ｆｔａ１へ達する
と、記録容量が大の下段の第２段メモリＭ２からデータ
を第１段メモリＭ１へ転写して記録内容を更新し、第１
フロントポインタｆｐ１の位置を前方に移動更新する。
一方、第１フロントポインタｆｐ１が順方向駆動領域Ｆ
ｔａ２へ達すると、下段の記録メディアからデータを第
２段メモリＭ２へ転写して記録内容を更新し、第２フロ
ントポインタｆｐ２の位置を前方に移動更新する。この
ピラミッド型の階層メモリ管理により、反応時間を向上
させる。
が可能な、階層型メモリの記録方法および階層型メモリ
構造を提供する。 【解決手段】 高速アクセス可能で記録容量が小さい第
１段メモリＭ１上で、データ再生の進行につれ移動する
プレイポインタＰＰが順方向駆動領域Ｆｔａ１へ達する
と、記録容量が大の下段の第２段メモリＭ２からデータ
を第１段メモリＭ１へ転写して記録内容を更新し、第１
フロントポインタｆｐ１の位置を前方に移動更新する。
一方、第１フロントポインタｆｐ１が順方向駆動領域Ｆ
ｔａ２へ達すると、下段の記録メディアからデータを第
２段メモリＭ２へ転写して記録内容を更新し、第２フロ
ントポインタｆｐ２の位置を前方に移動更新する。この
ピラミッド型の階層メモリ管理により、反応時間を向上
させる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、階層型メモリの記
録方法および階層型メモリ構造およびデータ再生方法お
よびデータ再生装置およびビデオデータ編集システムお
よびコンピュータ読み取り可能な記録媒体およびシステ
ム・オン・チップ型集積装置に関するものである。
録方法および階層型メモリ構造およびデータ再生方法お
よびデータ再生装置およびビデオデータ編集システムお
よびコンピュータ読み取り可能な記録媒体およびシステ
ム・オン・チップ型集積装置に関するものである。
【０００２】
【従来の技術】一般的にハード磁気ディスクドライブ
（ＨＤＤ）に代表される、ランダムアクセス可能なノン
リニア・メモリ媒体を適用したデータ記録再生装置にお
いては、記録された動画／音声データを再生する際、読
み出したデータをバッファメモリヘ転送し、さらに上層
のメモリへ転送の後、外部ポートから出力するよう構成
されている。このようなデータ記録再生装置において
は、データがフレーム単位で記録メディアに記録され、
複数個のデータフレームにはそれぞれ識別番号ＩＤが付
せられ管理されている。
（ＨＤＤ）に代表される、ランダムアクセス可能なノン
リニア・メモリ媒体を適用したデータ記録再生装置にお
いては、記録された動画／音声データを再生する際、読
み出したデータをバッファメモリヘ転送し、さらに上層
のメモリへ転送の後、外部ポートから出力するよう構成
されている。このようなデータ記録再生装置において
は、データがフレーム単位で記録メディアに記録され、
複数個のデータフレームにはそれぞれ識別番号ＩＤが付
せられ管理されている。
【０００３】そして再生時には、利用者によって指定さ
れるＩＤの一連の順序、すなわちＩＤストリームにした
がい、これら複数個の記録データフレームから選択的に
抽出された各データフレームが時系列で順に再生され、
連続した再生データストリームとして出力される。
れるＩＤの一連の順序、すなわちＩＤストリームにした
がい、これら複数個の記録データフレームから選択的に
抽出された各データフレームが時系列で順に再生され、
連続した再生データストリームとして出力される。
【０００４】ここでＩＤストリームは各利用者により個
々に指定されるものであるから、その構成は恣意的であ
り、したがって各再生毎において夫々異なるのが通常で
ある。一方、各ＩＤフレームの記録メディア上への記録
は分散されており、よって与えられたＩＤストリーム毎
に、記録メディア上の異なる位置に分散して記録されて
いる着目ＩＤフレームを順次アクセスして再生する必要
がある。
々に指定されるものであるから、その構成は恣意的であ
り、したがって各再生毎において夫々異なるのが通常で
ある。一方、各ＩＤフレームの記録メディア上への記録
は分散されており、よって与えられたＩＤストリーム毎
に、記録メディア上の異なる位置に分散して記録されて
いる着目ＩＤフレームを順次アクセスして再生する必要
がある。
【０００５】ここにおいて、例えばハード磁気ディスク
ドライブや光学式ディスクドライブなどの、記録メディ
アが回転動作をなす一方で記録・再生ヘッドが機械的移
動をしてアクセス動作を行う構成のディスク・レコーダ
装置では、例えば再生時における再生開始指示の発生、
すなわち再生開始コントロール信号の受理時から、実際
に再生データストリームを出力するまでに再生遅延が生
じる。この再生遅延の値は機構構成によって異なるが、
ビデオ信号における１フレームを単位として、少ないも
ので５〜６フレームから、大きいものでは数十フレーム
程度の再生遅延となるものもある。
ドライブや光学式ディスクドライブなどの、記録メディ
アが回転動作をなす一方で記録・再生ヘッドが機械的移
動をしてアクセス動作を行う構成のディスク・レコーダ
装置では、例えば再生時における再生開始指示の発生、
すなわち再生開始コントロール信号の受理時から、実際
に再生データストリームを出力するまでに再生遅延が生
じる。この再生遅延の値は機構構成によって異なるが、
ビデオ信号における１フレームを単位として、少ないも
ので５〜６フレームから、大きいものでは数十フレーム
程度の再生遅延となるものもある。
【０００６】この遅延要因は、外部信号による再生要求
を受けてから再生信号の送出を準備するための再生プロ
セスの所要時間による。具体的にはハードディスクなど
記録メディアから再生データを読み出す際の、記録メデ
ィアの回転位置待ちやヘッドのシーク動作等による遅延
に加え、記録メディアからの読出し後のメモリ素子など
によるバッファリング、さらにビデオ出力部に転送する
等の処理に要するオーバーヘッドが遅延を発生させる。
を受けてから再生信号の送出を準備するための再生プロ
セスの所要時間による。具体的にはハードディスクなど
記録メディアから再生データを読み出す際の、記録メデ
ィアの回転位置待ちやヘッドのシーク動作等による遅延
に加え、記録メディアからの読出し後のメモリ素子など
によるバッファリング、さらにビデオ出力部に転送する
等の処理に要するオーバーヘッドが遅延を発生させる。
【０００７】このため、ＶＴＲと同等の動作を行う現行
のディスク・レコーダ装置では、操作時間の精度を保証
するプロトコル下で入力される外部信号に対する再生遅
延は常に固定の値を保証されている。この固定の再生遅
延はエディット・ディレイ（Ｅｄｉｔ Ｄｅｌａｙ）と
称せられ、例えば標準仕様のディスク・レコーダ装置Ｆ
ＤＤＲ−７０００（商品名）のエディット・ディレイは
２０フレームとなっている。
のディスク・レコーダ装置では、操作時間の精度を保証
するプロトコル下で入力される外部信号に対する再生遅
延は常に固定の値を保証されている。この固定の再生遅
延はエディット・ディレイ（Ｅｄｉｔ Ｄｅｌａｙ）と
称せられ、例えば標準仕様のディスク・レコーダ装置Ｆ
ＤＤＲ−７０００（商品名）のエディット・ディレイは
２０フレームとなっている。
【０００８】更に、この再生遅延に対処する従来技術と
して、予め定めた所定数のデータフレームを前以て先読
みして高速アクセス可能のバッファメモリへ蓄積してお
き、記録メディアにより発生するアクセス遅延を見掛け
上排除するものがある。これは、再生データのエラー処
理や符号化復号化処理のためにバッファリング処理が不
可欠であることにより具備されるバッファリング機能を
利用し、また拡張することにより実現可能な技術であっ
た。
して、予め定めた所定数のデータフレームを前以て先読
みして高速アクセス可能のバッファメモリへ蓄積してお
き、記録メディアにより発生するアクセス遅延を見掛け
上排除するものがある。これは、再生データのエラー処
理や符号化復号化処理のためにバッファリング処理が不
可欠であることにより具備されるバッファリング機能を
利用し、また拡張することにより実現可能な技術であっ
た。
【０００９】
【発明が解決しようとする課題】しかしながら、前記の
ような先読みバッファリング構成にあっても、例えば時
系列で並ぶ一連のデータフレームの各々がそれぞれ分散
された位置にある場合や、且つ分散の度合がＩＤストリ
ーム毎に一定しない等のため、所定量の先読みバッファ
リングが必ずしも効果的に機能しない場合が生じるとい
う問題があった。この結果、与えられるＩＤストリーム
の構成および記録された各データフレーム位置によって
は、反応時間にやはり遅延が生じることになり、リアル
タイム再生及び可変速再生操作に対する所定の反応時間
の保証が困難になる。このため、様々な構成の所与のＩ
Ｄストリームに効果的に対応可能な技術が求められてい
た。
ような先読みバッファリング構成にあっても、例えば時
系列で並ぶ一連のデータフレームの各々がそれぞれ分散
された位置にある場合や、且つ分散の度合がＩＤストリ
ーム毎に一定しない等のため、所定量の先読みバッファ
リングが必ずしも効果的に機能しない場合が生じるとい
う問題があった。この結果、与えられるＩＤストリーム
の構成および記録された各データフレーム位置によって
は、反応時間にやはり遅延が生じることになり、リアル
タイム再生及び可変速再生操作に対する所定の反応時間
の保証が困難になる。このため、様々な構成の所与のＩ
Ｄストリームに効果的に対応可能な技術が求められてい
た。
【００１０】本発明は、前記のような従来技術における
問題点を解決するためなされたもので、転送時間に影響
されない再生側のメモリ管理が可能な、階層型メモリの
記録方法および階層型メモリ構造およびデータ再生方法
およびデータ再生装置およびビデオデータ編集システム
およびコンピュータ読み取り可能な記録媒体およびシス
テム・オン・チップ型集積装置を提供することを目的と
する。
問題点を解決するためなされたもので、転送時間に影響
されない再生側のメモリ管理が可能な、階層型メモリの
記録方法および階層型メモリ構造およびデータ再生方法
およびデータ再生装置およびビデオデータ編集システム
およびコンピュータ読み取り可能な記録媒体およびシス
テム・オン・チップ型集積装置を提供することを目的と
する。
【００１１】
【課題を解決するための手段】以下、本発明に係る手段
を述べる。前記原理に基づいて前記従来技術の課題を解
決するため、本発明の請求項１に係る階層型メモリの記
録方法は、複数のデータが記録された記録メディアから
なる最下段メモリと、バッファメモリからなる、少なく
とも一段の上段側メモリを備えて階層状に構成され、且
つ前記各段のメモリの記録容量は、下段側における記録
容量が上段側における記録容量よりも大に構成された、
階層型メモリの記録方法であって、前記各段のメモリに
おいて、上段側メモリが存在する場合は当該メモリに記
録されたデータの少なくとも部分集合を当該上段側メモ
リへ転写する過程と、且つ前記各段のメモリにおいて、
下段側メモリが存在する場合は当該下段側メモリに記録
されたデータの少なくとも部分集合の転写を受けて当該
メモリの記録内容を更新する過程と、を備えたことを特
徴とする。
を述べる。前記原理に基づいて前記従来技術の課題を解
決するため、本発明の請求項１に係る階層型メモリの記
録方法は、複数のデータが記録された記録メディアから
なる最下段メモリと、バッファメモリからなる、少なく
とも一段の上段側メモリを備えて階層状に構成され、且
つ前記各段のメモリの記録容量は、下段側における記録
容量が上段側における記録容量よりも大に構成された、
階層型メモリの記録方法であって、前記各段のメモリに
おいて、上段側メモリが存在する場合は当該メモリに記
録されたデータの少なくとも部分集合を当該上段側メモ
リへ転写する過程と、且つ前記各段のメモリにおいて、
下段側メモリが存在する場合は当該下段側メモリに記録
されたデータの少なくとも部分集合の転写を受けて当該
メモリの記録内容を更新する過程と、を備えたことを特
徴とする。
【００１２】前記の記録方法によれば、下段側において
発生する再生遅延が記録容量が大の下段側メモリにおい
て吸収され、且つ再生データが下段側メモリから上段側
メモリへ順に転写されることにより、上段側メモリにお
いて常に再生データが準備される。
発生する再生遅延が記録容量が大の下段側メモリにおい
て吸収され、且つ再生データが下段側メモリから上段側
メモリへ順に転写されることにより、上段側メモリにお
いて常に再生データが準備される。
【００１３】本発明の請求項３に係る階層型メモリ構造
は、複数のデータが記録された記録メディアからなる最
下段メモリと、バッファメモリからなる、少なくとも一
段の上段側メモリを備えて階層状に構成され、前記各段
のメモリの記録容量は、下段側における記録容量が上段
側における記録容量よりも大に構成され、且つ前記各段
のメモリにおいて、上段側メモリが存在する場合は当該
メモリに記録されたデータの少なくとも部分集合を当該
上段側メモリへ転写する転写手段を備え、且つ前記各段
のメモリにおいて、下段側メモリが存在する場合は当該
下段側メモリに記録されたデータの少なくとも部分集合
の転写を受けて当該メモリの記録内容を更新する、記録
更新手段を備えたことを特徴とする。
は、複数のデータが記録された記録メディアからなる最
下段メモリと、バッファメモリからなる、少なくとも一
段の上段側メモリを備えて階層状に構成され、前記各段
のメモリの記録容量は、下段側における記録容量が上段
側における記録容量よりも大に構成され、且つ前記各段
のメモリにおいて、上段側メモリが存在する場合は当該
メモリに記録されたデータの少なくとも部分集合を当該
上段側メモリへ転写する転写手段を備え、且つ前記各段
のメモリにおいて、下段側メモリが存在する場合は当該
下段側メモリに記録されたデータの少なくとも部分集合
の転写を受けて当該メモリの記録内容を更新する、記録
更新手段を備えたことを特徴とする。
【００１４】前記のメモリ構造によれば、下段側におい
て発生する再生遅延が記録容量が大の下段側メモリにお
いて吸収され、且つ転写手段によって再生データが下段
側メモリから上段側メモリへ順に転写され、その都度、
記録更新手段によって記録内容が更新されることによ
り、上段側メモリにおいて常に再生データが準備され
る。しかも下段側メモリから上段側メモリへの転写は部
分集合として為されるから、上段側メモリの記録容量が
小さくなる。
て発生する再生遅延が記録容量が大の下段側メモリにお
いて吸収され、且つ転写手段によって再生データが下段
側メモリから上段側メモリへ順に転写され、その都度、
記録更新手段によって記録内容が更新されることによ
り、上段側メモリにおいて常に再生データが準備され
る。しかも下段側メモリから上段側メモリへの転写は部
分集合として為されるから、上段側メモリの記録容量が
小さくなる。
【００１５】本発明の請求項５に係るデータ再生方法
は、複数のデータが記録された記録メディアを最下段メ
モリとし、更に少なくとも一段のバッファメモリを上段
側メモリとして備えることにより階層状に構成され、前
記データが選択的に当該最下段メモリから最上段メモリ
に亘り順に転送され、当該最上段メモリから当該データ
を所定の読出順序に従い出力する構成のデータ再生装置
に適用されるデータ再生方法であって、前記最上段メモ
リに記録されたデータ中で、前記読出順序が最後のデー
タと、現在出力中のデータとの間に存在するデータ数を
第１データ数として点検する過程と、前記点検された第
１データ数が所定の下限データ数に等しいか又は少ない
と、下段側メモリへ、読出順序が更に後のデータの転写
要求を行う過程と、前記各段のメモリにおいて、上段側
メモリが存在し、且つ当該上段側メモリから読出順序が
更に後の前記データの転写要求を受けると、当該メモリ
に記録されたデータの少なくとも部分集合を当該上段側
メモリへ転写する過程と、且つ前記各段のメモリにおい
て、上段側メモリおよび下段側メモリが存在する場合
に、前記上段側のメモリへ転写した前記データ中の読出
順序が最後のデータと、現在当該メモリに記録されてい
るデータ中で読出順序が最後のデータとの間のデータ数
を第２データ数として点検する過程と、 且つ前記点検
された第２データ数が所与の最低データ数に等しいか又
は少ないと、下段側のメモリへ、読出順序が更に後のデ
ータの転写要求を行う過程と、且つ前記下段側メモリに
記録されたデータの少なくとも部分集合の転写を受けて
当該メモリの記録内容を更新する過程と、を備えること
を特徴とする。
は、複数のデータが記録された記録メディアを最下段メ
モリとし、更に少なくとも一段のバッファメモリを上段
側メモリとして備えることにより階層状に構成され、前
記データが選択的に当該最下段メモリから最上段メモリ
に亘り順に転送され、当該最上段メモリから当該データ
を所定の読出順序に従い出力する構成のデータ再生装置
に適用されるデータ再生方法であって、前記最上段メモ
リに記録されたデータ中で、前記読出順序が最後のデー
タと、現在出力中のデータとの間に存在するデータ数を
第１データ数として点検する過程と、前記点検された第
１データ数が所定の下限データ数に等しいか又は少ない
と、下段側メモリへ、読出順序が更に後のデータの転写
要求を行う過程と、前記各段のメモリにおいて、上段側
メモリが存在し、且つ当該上段側メモリから読出順序が
更に後の前記データの転写要求を受けると、当該メモリ
に記録されたデータの少なくとも部分集合を当該上段側
メモリへ転写する過程と、且つ前記各段のメモリにおい
て、上段側メモリおよび下段側メモリが存在する場合
に、前記上段側のメモリへ転写した前記データ中の読出
順序が最後のデータと、現在当該メモリに記録されてい
るデータ中で読出順序が最後のデータとの間のデータ数
を第２データ数として点検する過程と、 且つ前記点検
された第２データ数が所与の最低データ数に等しいか又
は少ないと、下段側のメモリへ、読出順序が更に後のデ
ータの転写要求を行う過程と、且つ前記下段側メモリに
記録されたデータの少なくとも部分集合の転写を受けて
当該メモリの記録内容を更新する過程と、を備えること
を特徴とする。
【００１６】前記のデータ再生方法によれば、下段側に
おいて再生遅延が発生しても記録容量が大の下段側メモ
リにおいて吸収され、且つ再生データが下段側メモリか
ら上段側メモリへ順に転写され、その都度、記録内容が
更新されることにより、上段側メモリにおいて常に再生
データが準備される。しかも転写の時期は第１データ数
および第２データ数によって管理されるから、再生デー
タの準備に途切れが生じることがない。
おいて再生遅延が発生しても記録容量が大の下段側メモ
リにおいて吸収され、且つ再生データが下段側メモリか
ら上段側メモリへ順に転写され、その都度、記録内容が
更新されることにより、上段側メモリにおいて常に再生
データが準備される。しかも転写の時期は第１データ数
および第２データ数によって管理されるから、再生デー
タの準備に途切れが生じることがない。
【００１７】本発明の請求項６に係るデータ再生方法
は、複数のデータが記録された記録メディアを最下段メ
モリとし、更に少なくとも一段のバッファメモリを上段
側メモリとして備えることにより階層状に構成され、前
記データが選択的に当該最下段メモリから最上段メモリ
に亘り順に転送され、当該最上段メモリから当該データ
を所定の読出順序に従い出力する構成のデータ再生装置
に適用されるデータ再生方法であって、前記最上段メモ
リに記録されたデータ中で、前記読出順序が最後のデー
タの予定読出時刻と、途中のデータを読出再生中の現在
時刻との時間差を第１時間差として演算する過程と、前
記演算された第１時間差が所定の下限時間差に等しいか
又は短いと、下段側メモリへ、読出順序が更に後のデー
タの転写要求を行う過程と、前記各段のメモリにおい
て、上段側メモリが存在し、且つ当該上段側メモリから
読出順序が更に後の前記データの前記転写要求を受ける
と、当該メモリに記録されたデータ中の少なくとも部分
集合を当該上段側メモリへ転写する過程と、且つ前記各
段のメモリにおいて、上段側メモリおよび下段側メモリ
が存在する場合に、前記上段側のメモリへ転写した前記
データ中の読出順序が最後のデータの予定読出時刻と、
現在当該メモリに記録されているデータ中で読出順序が
最後のデータの予定読出時刻との時間差を第２時間差と
して演算する過程と、且つ前記演算された第２時間差が
所与の最低時間差に等しいか又は短いと、下段側のメモ
リへ、読出順序が更に後のデータの転写要求を行う過程
と、且つ前記下段側メモリに記録されたデータの少なく
とも部分集合の転写を受けて当該メモリの記録内容を更
新する過程と、を備えることを特徴とする。
は、複数のデータが記録された記録メディアを最下段メ
モリとし、更に少なくとも一段のバッファメモリを上段
側メモリとして備えることにより階層状に構成され、前
記データが選択的に当該最下段メモリから最上段メモリ
に亘り順に転送され、当該最上段メモリから当該データ
を所定の読出順序に従い出力する構成のデータ再生装置
に適用されるデータ再生方法であって、前記最上段メモ
リに記録されたデータ中で、前記読出順序が最後のデー
タの予定読出時刻と、途中のデータを読出再生中の現在
時刻との時間差を第１時間差として演算する過程と、前
記演算された第１時間差が所定の下限時間差に等しいか
又は短いと、下段側メモリへ、読出順序が更に後のデー
タの転写要求を行う過程と、前記各段のメモリにおい
て、上段側メモリが存在し、且つ当該上段側メモリから
読出順序が更に後の前記データの前記転写要求を受ける
と、当該メモリに記録されたデータ中の少なくとも部分
集合を当該上段側メモリへ転写する過程と、且つ前記各
段のメモリにおいて、上段側メモリおよび下段側メモリ
が存在する場合に、前記上段側のメモリへ転写した前記
データ中の読出順序が最後のデータの予定読出時刻と、
現在当該メモリに記録されているデータ中で読出順序が
最後のデータの予定読出時刻との時間差を第２時間差と
して演算する過程と、且つ前記演算された第２時間差が
所与の最低時間差に等しいか又は短いと、下段側のメモ
リへ、読出順序が更に後のデータの転写要求を行う過程
と、且つ前記下段側メモリに記録されたデータの少なく
とも部分集合の転写を受けて当該メモリの記録内容を更
新する過程と、を備えることを特徴とする。
【００１８】前記のデータ再生方法によれば、下段側に
おいて再生遅延が発生しても記録容量が大の下段側メモ
リにおいて吸収され、且つ再生データが下段側メモリか
ら上段側メモリへ順に転写され、その都度、記録内容が
更新されることにより、上段側メモリにおいて常に再生
データが準備される。しかも転写の時期は第１時間差お
よび第２時間差によって管理されるから、再生データの
準備に途切れが生じることがない。
おいて再生遅延が発生しても記録容量が大の下段側メモ
リにおいて吸収され、且つ再生データが下段側メモリか
ら上段側メモリへ順に転写され、その都度、記録内容が
更新されることにより、上段側メモリにおいて常に再生
データが準備される。しかも転写の時期は第１時間差お
よび第２時間差によって管理されるから、再生データの
準備に途切れが生じることがない。
【００１９】本発明の請求項８に係るデータ再生装置
は、複数のデータが記録された記録メディアからなる最
下段メモリと、少なくとも一段のバッファメモリからな
る上段側メモリとにより階層状に構成され、且つ当該各
段のメモリの記録容量は、下段側における記録容量が上
段側における記録容量よりも大に構成された階層状メモ
リと、前記各段のメモリにおいて、上段側メモリが存在
し、且つ当該上段側メモリから読出順序が更に後のデー
タの転写要求を受けると、当該メモリに記録されたデー
タ中の少なくとも部分集合を当該上段側メモリへ転写す
るとともに、且つ当該データ転写を受けた当該メモリの
記録内容を更新するメモリ転送制御手段と、前記最上段
メモリから所定の読出順序に従いデータを出力するデー
タ出力手段と、前記最上段メモリに記録されたデータ中
で、前記読出順序が最後のデータと、現在出力中のデー
タとの間に存在するデータ数を点検して第１データ数と
し、当該第１データ数が所定の下限データ数に等しいか
又は少ないと、下段側メモリへ読出順序が更に後のデー
タの転写要求を行う、データ数基準のポインタ第１制御
手段と、上段側メモリおよび下段側メモリが存在する場
合に前記上段側のメモリへ転写した前記データ中の読出
順序が最後のデータと、現在当該メモリに記録されてい
るデータ中で読出順序が最後のデータとの間のデータ数
を点検して第２データ数とし、前記第２データ数が所与
の最低データ数に等しいか又は少ないと、さらに下段側
のメモリへ読出順序が更に後のデータの転写要求を行
う、データ数基準のポインタ第２制御手段と、を備える
ことを特徴とする。
は、複数のデータが記録された記録メディアからなる最
下段メモリと、少なくとも一段のバッファメモリからな
る上段側メモリとにより階層状に構成され、且つ当該各
段のメモリの記録容量は、下段側における記録容量が上
段側における記録容量よりも大に構成された階層状メモ
リと、前記各段のメモリにおいて、上段側メモリが存在
し、且つ当該上段側メモリから読出順序が更に後のデー
タの転写要求を受けると、当該メモリに記録されたデー
タ中の少なくとも部分集合を当該上段側メモリへ転写す
るとともに、且つ当該データ転写を受けた当該メモリの
記録内容を更新するメモリ転送制御手段と、前記最上段
メモリから所定の読出順序に従いデータを出力するデー
タ出力手段と、前記最上段メモリに記録されたデータ中
で、前記読出順序が最後のデータと、現在出力中のデー
タとの間に存在するデータ数を点検して第１データ数と
し、当該第１データ数が所定の下限データ数に等しいか
又は少ないと、下段側メモリへ読出順序が更に後のデー
タの転写要求を行う、データ数基準のポインタ第１制御
手段と、上段側メモリおよび下段側メモリが存在する場
合に前記上段側のメモリへ転写した前記データ中の読出
順序が最後のデータと、現在当該メモリに記録されてい
るデータ中で読出順序が最後のデータとの間のデータ数
を点検して第２データ数とし、前記第２データ数が所与
の最低データ数に等しいか又は少ないと、さらに下段側
のメモリへ読出順序が更に後のデータの転写要求を行
う、データ数基準のポインタ第２制御手段と、を備える
ことを特徴とする。
【００２０】前記のデータ再生装置によれば、下段側に
おいて再生遅延が発生しても記録容量が大の下段側メモ
リにおいて吸収され、且つメモリ転送制御手段によって
再生データが下段側メモリから上段側メモリへ順に転写
され、その都度、記録内容が更新されることにより、上
段側メモリにおいて常に再生データが準備される。しか
も転写の時期はデータ数基準のポインタ第１および第２
制御手段によって第１データ数および第２データ数に基
づき管理されるから、再生データの準備に途切れが生じ
ることがない。さらに、下段側メモリから上段側メモリ
への転写は少なくとも部分集合として為されるから、上
段側メモリの記録容量が小さくなる。
おいて再生遅延が発生しても記録容量が大の下段側メモ
リにおいて吸収され、且つメモリ転送制御手段によって
再生データが下段側メモリから上段側メモリへ順に転写
され、その都度、記録内容が更新されることにより、上
段側メモリにおいて常に再生データが準備される。しか
も転写の時期はデータ数基準のポインタ第１および第２
制御手段によって第１データ数および第２データ数に基
づき管理されるから、再生データの準備に途切れが生じ
ることがない。さらに、下段側メモリから上段側メモリ
への転写は少なくとも部分集合として為されるから、上
段側メモリの記録容量が小さくなる。
【００２１】本発明の請求項９に係るデータ再生装置
は、複数のデータが記録された記録メディアからなる最
下段メモリと、少なくとも一段のバッファメモリからな
る上段側メモリとにより階層状に構成され、且つ当該各
段のメモリの記録容量は、下段側における記録容量が上
段側における記録容量よりも大に構成された階層状メモ
リと、前記各段のメモリにおいて、上段側メモリが存在
し、且つ当該上段側メモリから読出順序が更に後のデー
タの転写要求を受けると、当該メモリに記録されたデー
タ中の少なくとも部分集合を当該上段側メモリへ転写す
るとともに、且つ当該データ転写を受けた当該メモリの
記録内容を更新するメモリ転送制御手段と、前記最上段
メモリから所定の読出順序に従いデータを出力するデー
タ出力手段と、前記最上段メモリに記録されたデータ中
で、前記読出順序が最後のデータの予定読出時刻と、途
中のデータを読出再生中の現在時刻との時間差を第１時
間差として演算し、当該第１時間差が所定の下限時間差
に等しいか又は短いと、下段側メモリへ読出順序が更に
後のデータの転写要求を行う、時間差基準のポインタ第
１制御手段と、上段側メモリおよび下段側メモリが存在
する場合に前記上段側のメモリへ転写した前記データ中
の読出順序が最後のデータの予定読出時刻と、現在当該
メモリに記録されているデータ中で読出順序が最後のデ
ータの予定読出時刻との時間差を演算して第２時間差と
し、且つ前記演算された第２時間差が所与の最低時間差
に等しいか又は短いと、さらに下段側のメモリへ読出順
序が更に後のデータの転写要求を行う、時間差基準のポ
インタ第２制御手段と、を備えることを特徴とする。
は、複数のデータが記録された記録メディアからなる最
下段メモリと、少なくとも一段のバッファメモリからな
る上段側メモリとにより階層状に構成され、且つ当該各
段のメモリの記録容量は、下段側における記録容量が上
段側における記録容量よりも大に構成された階層状メモ
リと、前記各段のメモリにおいて、上段側メモリが存在
し、且つ当該上段側メモリから読出順序が更に後のデー
タの転写要求を受けると、当該メモリに記録されたデー
タ中の少なくとも部分集合を当該上段側メモリへ転写す
るとともに、且つ当該データ転写を受けた当該メモリの
記録内容を更新するメモリ転送制御手段と、前記最上段
メモリから所定の読出順序に従いデータを出力するデー
タ出力手段と、前記最上段メモリに記録されたデータ中
で、前記読出順序が最後のデータの予定読出時刻と、途
中のデータを読出再生中の現在時刻との時間差を第１時
間差として演算し、当該第１時間差が所定の下限時間差
に等しいか又は短いと、下段側メモリへ読出順序が更に
後のデータの転写要求を行う、時間差基準のポインタ第
１制御手段と、上段側メモリおよび下段側メモリが存在
する場合に前記上段側のメモリへ転写した前記データ中
の読出順序が最後のデータの予定読出時刻と、現在当該
メモリに記録されているデータ中で読出順序が最後のデ
ータの予定読出時刻との時間差を演算して第２時間差と
し、且つ前記演算された第２時間差が所与の最低時間差
に等しいか又は短いと、さらに下段側のメモリへ読出順
序が更に後のデータの転写要求を行う、時間差基準のポ
インタ第２制御手段と、を備えることを特徴とする。
【００２２】前記のデータ再生装置によれば、下段側に
おいて再生遅延が発生しても記録容量が大の下段側メモ
リにおいて吸収され、且つメモリ転送制御手段によって
再生データが下段側メモリから上段側メモリへ順に転写
され、その都度、記録内容が更新されることにより、上
段側メモリにおいて常に再生データが準備される。しか
も転写の時期は時間差基準のポインタ第１および第２制
御手段によって第１時間差および第２時間差に基づき管
理されるから、再生データの準備に途切れが生じること
がない。さらに、下段側メモリから上段側メモリへの転
写は少なくとも部分集合として為されるから、上段側メ
モリの記録容量が小さくなる。
おいて再生遅延が発生しても記録容量が大の下段側メモ
リにおいて吸収され、且つメモリ転送制御手段によって
再生データが下段側メモリから上段側メモリへ順に転写
され、その都度、記録内容が更新されることにより、上
段側メモリにおいて常に再生データが準備される。しか
も転写の時期は時間差基準のポインタ第１および第２制
御手段によって第１時間差および第２時間差に基づき管
理されるから、再生データの準備に途切れが生じること
がない。さらに、下段側メモリから上段側メモリへの転
写は少なくとも部分集合として為されるから、上段側メ
モリの記録容量が小さくなる。
【００２３】本発明の請求項１１に係るコンピュータ読
み取り可能な記録媒体は、複数のデータが記録された記
録メディアからなる最下段メモリと、少なくとも一段の
バッファメモリからなる上段側メモリとにより階層状に
構成され、且つ当該各段のメモリの記録容量は、下段側
における記録容量が上段側における記録容量よりも大に
構成された階層状メモリを備え、さらに所定のプログラ
ムを実行可能なコンピュータを具備するデータ再生装置
に適用される記録媒体であって、前記コンピュータを、
前記各段のメモリにおいて、上段側メモリが存在し、且
つ当該上段側メモリから読出順序が更に後のデータの転
写要求を受けると、当該メモリに記録されたデータの少
なくとも部分集合を当該上段側メモリへ転写するととも
に、且つ当該データ転写を受けた当該メモリの記録内容
を更新するメモリ転送制御手段として機能させるための
プログラムと、前記コンピュータを、前記最上段メモリ
から所定の読出順序に従いデータを出力するデータ出力
手段として機能させるためのプログラムと、前記コンピ
ュータを、前記最上段メモリに記録されたデータ中で、
前記読出順序が最後のデータと、現在出力中のデータと
の間に存在するデータ数を点検して第１データ数とし、
当該第１データ数が所定の下限データ数に等しいか又は
少ないと、下段側メモリへ読出順序が更に後のデータの
転写要求を行う、データ数基準のポインタ第１制御手段
として機能させるためのプログラムと、前記コンピュー
タを、上段側メモリおよび下段側メモリが存在する場合
に前記上段側のメモリへ転写した前記データ中の読出順
序が最後のデータと、現在当該メモリに記録されている
データ中で読出順序が最後のデータとの間のデータ数を
点検して第２データ数とし、前記第２データ数が所与の
最低データ数に等しいか又は少ないと、さらに下段側の
メモリへ読出順序が更に後のデータの転写要求を行う、
データ数基準のポインタ第２制御手段として機能させる
ためのプログラムと、を記録したことを特徴とする。
み取り可能な記録媒体は、複数のデータが記録された記
録メディアからなる最下段メモリと、少なくとも一段の
バッファメモリからなる上段側メモリとにより階層状に
構成され、且つ当該各段のメモリの記録容量は、下段側
における記録容量が上段側における記録容量よりも大に
構成された階層状メモリを備え、さらに所定のプログラ
ムを実行可能なコンピュータを具備するデータ再生装置
に適用される記録媒体であって、前記コンピュータを、
前記各段のメモリにおいて、上段側メモリが存在し、且
つ当該上段側メモリから読出順序が更に後のデータの転
写要求を受けると、当該メモリに記録されたデータの少
なくとも部分集合を当該上段側メモリへ転写するととも
に、且つ当該データ転写を受けた当該メモリの記録内容
を更新するメモリ転送制御手段として機能させるための
プログラムと、前記コンピュータを、前記最上段メモリ
から所定の読出順序に従いデータを出力するデータ出力
手段として機能させるためのプログラムと、前記コンピ
ュータを、前記最上段メモリに記録されたデータ中で、
前記読出順序が最後のデータと、現在出力中のデータと
の間に存在するデータ数を点検して第１データ数とし、
当該第１データ数が所定の下限データ数に等しいか又は
少ないと、下段側メモリへ読出順序が更に後のデータの
転写要求を行う、データ数基準のポインタ第１制御手段
として機能させるためのプログラムと、前記コンピュー
タを、上段側メモリおよび下段側メモリが存在する場合
に前記上段側のメモリへ転写した前記データ中の読出順
序が最後のデータと、現在当該メモリに記録されている
データ中で読出順序が最後のデータとの間のデータ数を
点検して第２データ数とし、前記第２データ数が所与の
最低データ数に等しいか又は少ないと、さらに下段側の
メモリへ読出順序が更に後のデータの転写要求を行う、
データ数基準のポインタ第２制御手段として機能させる
ためのプログラムと、を記録したことを特徴とする。
【００２４】前記のコンピュータ読み取り可能な記録媒
体によれば、この記録媒体にプログラムとして記録され
た、メモリ転送制御手段と、データ出力手段と、データ
数基準のポインタ第１制御手段とデータ数基準のポイン
タ第２制御手段が、コンピュータによって実行されるこ
とで、下段側において再生遅延が発生しても記録容量が
大の下段側メモリにおいて吸収され、且つメモリ転送制
御手段によって再生データが下段側メモリから上段側メ
モリへ順に転写され、その都度、記録内容が更新される
ことにより、上段側メモリにおいて常に再生データが準
備される。しかも転写の時期はデータ数基準のポインタ
第１および第２制御手段によって第１データ数および第
２データ数に基づき管理されるから、再生データの準備
に途切れが生じることがなく、データ出力手段によって
再生データの継続的な出力がなされる。
体によれば、この記録媒体にプログラムとして記録され
た、メモリ転送制御手段と、データ出力手段と、データ
数基準のポインタ第１制御手段とデータ数基準のポイン
タ第２制御手段が、コンピュータによって実行されるこ
とで、下段側において再生遅延が発生しても記録容量が
大の下段側メモリにおいて吸収され、且つメモリ転送制
御手段によって再生データが下段側メモリから上段側メ
モリへ順に転写され、その都度、記録内容が更新される
ことにより、上段側メモリにおいて常に再生データが準
備される。しかも転写の時期はデータ数基準のポインタ
第１および第２制御手段によって第１データ数および第
２データ数に基づき管理されるから、再生データの準備
に途切れが生じることがなく、データ出力手段によって
再生データの継続的な出力がなされる。
【００２５】本発明の請求項１２に係るコンピュータ読
み取り可能な記録媒体は、複数のデータが記録された記
録メディアからなる最下段メモリと、少なくとも一段の
バッファメモリからなる上段側メモリとにより階層状に
構成され、且つ当該各段のメモリの記録容量は、下段側
における記録容量が上段側における記録容量よりも大に
構成された階層状メモリを備え、さらに所定のプログラ
ムを実行可能なコンピュータを具備するデータ再生装置
に適用される記録媒体であって、前記コンピュータを、
前記各段のメモリにおいて、上段側メモリが存在し、且
つ当該上段側メモリから読出順序が更に後の前記データ
の転写要求を受けると、当該メモリに記録されたデータ
中の少なくとも部分集合を当該上段側メモリへ転写する
とともに、且つ当該データ転写を受けた当該メモリの記
録内容を更新するメモリ転送制御手段として機能させる
ためのプログラムと、前記コンピュータを、前記最上段
メモリから所定の読出順序に従いデータを出力するデー
タ出力手段として機能させるためのプログラムと、前記
コンピュータを、前記最上段メモリに記録されたデータ
中で、前記読出順序が最後のデータの予定読出時刻と、
途中のデータを読出再生中の現在時刻との時間差を第１
時間差として演算し、当該第１時間差が所定の下限時間
差に等しいか又は短いと、下段側メモリへ読出順序が更
に後のデータの転写要求を行う、時間差基準のポインタ
第１制御手段として機能させるためのプログラムと、前
記コンピュータを、上段側メモリおよび下段側メモリが
存在する場合に前記上段側のメモリへ転写した前記デー
タ中の読出順序が最後のデータの予定読出時刻と、現在
当該メモリに記録されているデータ中で読出順序が最後
のデータの予定読出時刻との時間差を演算して第２時間
差とし、且つ前記演算された第２時間差が所与の最低時
間差に等しいか又は短いと、さらに下段側のメモリへ読
出順序が更に後のデータの転写要求を行う、時間差基準
のポインタ第２制御手段として機能させるためのプログ
ラムと、を記録したことを特徴とする。
み取り可能な記録媒体は、複数のデータが記録された記
録メディアからなる最下段メモリと、少なくとも一段の
バッファメモリからなる上段側メモリとにより階層状に
構成され、且つ当該各段のメモリの記録容量は、下段側
における記録容量が上段側における記録容量よりも大に
構成された階層状メモリを備え、さらに所定のプログラ
ムを実行可能なコンピュータを具備するデータ再生装置
に適用される記録媒体であって、前記コンピュータを、
前記各段のメモリにおいて、上段側メモリが存在し、且
つ当該上段側メモリから読出順序が更に後の前記データ
の転写要求を受けると、当該メモリに記録されたデータ
中の少なくとも部分集合を当該上段側メモリへ転写する
とともに、且つ当該データ転写を受けた当該メモリの記
録内容を更新するメモリ転送制御手段として機能させる
ためのプログラムと、前記コンピュータを、前記最上段
メモリから所定の読出順序に従いデータを出力するデー
タ出力手段として機能させるためのプログラムと、前記
コンピュータを、前記最上段メモリに記録されたデータ
中で、前記読出順序が最後のデータの予定読出時刻と、
途中のデータを読出再生中の現在時刻との時間差を第１
時間差として演算し、当該第１時間差が所定の下限時間
差に等しいか又は短いと、下段側メモリへ読出順序が更
に後のデータの転写要求を行う、時間差基準のポインタ
第１制御手段として機能させるためのプログラムと、前
記コンピュータを、上段側メモリおよび下段側メモリが
存在する場合に前記上段側のメモリへ転写した前記デー
タ中の読出順序が最後のデータの予定読出時刻と、現在
当該メモリに記録されているデータ中で読出順序が最後
のデータの予定読出時刻との時間差を演算して第２時間
差とし、且つ前記演算された第２時間差が所与の最低時
間差に等しいか又は短いと、さらに下段側のメモリへ読
出順序が更に後のデータの転写要求を行う、時間差基準
のポインタ第２制御手段として機能させるためのプログ
ラムと、を記録したことを特徴とする。
【００２６】前記のコンピュータ読み取り可能な記録媒
体によれば、この記録媒体にプログラムとして記録され
た、メモリ転送制御手段と、データ出力手段と、時間差
基準のポインタ第１制御手段と時間差基準のポインタ第
２制御手段が、コンピュータによって実行されること
で、下段側において再生遅延が発生しても記録容量が大
の下段側メモリにおいて吸収され、且つメモリ転送制御
手段によって再生データが下段側メモリから上段側メモ
リへ順に転写され、その都度、記録内容が更新されるこ
とにより、上段側メモリにおいて常に再生データが準備
される。しかも転写の時期は時間差基準のポインタ第１
および第２制御手段によって第１時間差および第２時間
差に基づき管理されるから、再生データの準備に途切れ
が生じることがなく、データ出力手段によって再生デー
タの継続的な出力がなされる。
体によれば、この記録媒体にプログラムとして記録され
た、メモリ転送制御手段と、データ出力手段と、時間差
基準のポインタ第１制御手段と時間差基準のポインタ第
２制御手段が、コンピュータによって実行されること
で、下段側において再生遅延が発生しても記録容量が大
の下段側メモリにおいて吸収され、且つメモリ転送制御
手段によって再生データが下段側メモリから上段側メモ
リへ順に転写され、その都度、記録内容が更新されるこ
とにより、上段側メモリにおいて常に再生データが準備
される。しかも転写の時期は時間差基準のポインタ第１
および第２制御手段によって第１時間差および第２時間
差に基づき管理されるから、再生データの準備に途切れ
が生じることがなく、データ出力手段によって再生デー
タの継続的な出力がなされる。
【００２７】本発明の請求項１４に係るシステム・オン
・チップ型集積装置は、ランダムアクセス可能なノンリ
ニア・メモリ媒体を備えるデータストレージ装置を具備
するデータ再生装置に組み込み可能な、システム・オン
・チップ型集積装置であって、同一チップ上に、少なく
ともマイクロコンピュータにより構成されるプロセッサ
部と、バス部と、入出力インタフェース部と、上段側メ
モリと下段側メモリによる複数層の階層構造で、前記ノ
ンリニア・メモリ媒体から供給される所定の読出順序の
データをそれぞれ一時的に保持可能であり、且つ前記下
段側メモリの記録容量が前記上段側メモリの記録容量よ
り大であり、最上段メモリからデータを再生出力として
読出し可能なメモリ領域を備える第１メモリ部と、前記
プロセッサ部によって読み取りと実行が可能なプログラ
ムで構成された、メモリ転送制御手段と、データ数基準
のポインタ第１制御手段と、データ数基準のポインタ第
２制御手段とが少なくとも記録された第２メモリ部と、
を備え、且つ前記メモリ転送制御手段は前記マイクロコ
ンピュータを、前記各段のメモリにおいて、上段側メモ
リが存在し、且つ当該上段側メモリから読出順序が更に
後のデータの転写要求を受けると、当該メモリに記録さ
れたデータの少なくとも部分集合を当該上段側メモリへ
転写するとともに、且つ当該データ転写を受けた当該メ
モリの記録内容を更新するよう機能させるプログラムと
して構成され、また前記データ数基準のポインタ第１制
御手段は前記マイクロコンピュータを、最上段メモリに
記録されたデータ中で、前記読出順序が最後のデータ
と、現在出力中のデータとの間に存在するデータ数を点
検して第１データ数とし、当該第１データ数が所定の下
限データ数に等しいか又は少ないと、下段側メモリへ読
出順序が更に後のデータの転写要求を行うよう機能させ
るためのプログラムとして構成され、また前記データ数
基準のポインタ第２制御手段は前記マイクロコンピュー
タを、上段側メモリおよび下段側メモリが存在する場合
に前記上段側のメモリへ転写した前記データ中の読出順
序が最後のデータの予定読出時刻と、現在当該メモリに
記録されているデータ中で読出順序が最後のデータの予
定読出時刻との時間差を演算して第２時間差とし、且つ
前記演算された第２時間差が所与の最低時間差に等しい
か又は短いと、さらに下段側のメモリへ読出順序が更に
後のデータの転写要求を行うよう機能させるためのプロ
グラムとして構成されたことを特徴とする。
・チップ型集積装置は、ランダムアクセス可能なノンリ
ニア・メモリ媒体を備えるデータストレージ装置を具備
するデータ再生装置に組み込み可能な、システム・オン
・チップ型集積装置であって、同一チップ上に、少なく
ともマイクロコンピュータにより構成されるプロセッサ
部と、バス部と、入出力インタフェース部と、上段側メ
モリと下段側メモリによる複数層の階層構造で、前記ノ
ンリニア・メモリ媒体から供給される所定の読出順序の
データをそれぞれ一時的に保持可能であり、且つ前記下
段側メモリの記録容量が前記上段側メモリの記録容量よ
り大であり、最上段メモリからデータを再生出力として
読出し可能なメモリ領域を備える第１メモリ部と、前記
プロセッサ部によって読み取りと実行が可能なプログラ
ムで構成された、メモリ転送制御手段と、データ数基準
のポインタ第１制御手段と、データ数基準のポインタ第
２制御手段とが少なくとも記録された第２メモリ部と、
を備え、且つ前記メモリ転送制御手段は前記マイクロコ
ンピュータを、前記各段のメモリにおいて、上段側メモ
リが存在し、且つ当該上段側メモリから読出順序が更に
後のデータの転写要求を受けると、当該メモリに記録さ
れたデータの少なくとも部分集合を当該上段側メモリへ
転写するとともに、且つ当該データ転写を受けた当該メ
モリの記録内容を更新するよう機能させるプログラムと
して構成され、また前記データ数基準のポインタ第１制
御手段は前記マイクロコンピュータを、最上段メモリに
記録されたデータ中で、前記読出順序が最後のデータ
と、現在出力中のデータとの間に存在するデータ数を点
検して第１データ数とし、当該第１データ数が所定の下
限データ数に等しいか又は少ないと、下段側メモリへ読
出順序が更に後のデータの転写要求を行うよう機能させ
るためのプログラムとして構成され、また前記データ数
基準のポインタ第２制御手段は前記マイクロコンピュー
タを、上段側メモリおよび下段側メモリが存在する場合
に前記上段側のメモリへ転写した前記データ中の読出順
序が最後のデータの予定読出時刻と、現在当該メモリに
記録されているデータ中で読出順序が最後のデータの予
定読出時刻との時間差を演算して第２時間差とし、且つ
前記演算された第２時間差が所与の最低時間差に等しい
か又は短いと、さらに下段側のメモリへ読出順序が更に
後のデータの転写要求を行うよう機能させるためのプロ
グラムとして構成されたことを特徴とする。
【００２８】前記の構成によれば、システム・オン・チ
ップ型集積装置上にプログラムとして記録されたメモリ
転送制御手段と、データ数基準のポインタ第１制御手段
と、データ数基準のポインタ第２制御手段が、同じシス
テム・オン・チップ型集積装置上に設けられたマイクロ
コンピュータによって実行されることで、下段側におい
て再生遅延が発生しても記録容量が大の下段側メモリに
おいて吸収され、且つメモリ転送制御手段によって再生
データが下段側メモリから上段側メモリへ順に転写さ
れ、その都度、記録内容が更新されることにより、上段
側メモリにおいて常に再生データが準備される。しかも
転写の時期はデータ数基準のポインタ第１および第２制
御手段によって第１データ数および第２データ数に基づ
き管理されるから、再生データの準備に途切れが生じる
ことがなく、データ出力手段によって再生データの継続
的な出力がなされる。
ップ型集積装置上にプログラムとして記録されたメモリ
転送制御手段と、データ数基準のポインタ第１制御手段
と、データ数基準のポインタ第２制御手段が、同じシス
テム・オン・チップ型集積装置上に設けられたマイクロ
コンピュータによって実行されることで、下段側におい
て再生遅延が発生しても記録容量が大の下段側メモリに
おいて吸収され、且つメモリ転送制御手段によって再生
データが下段側メモリから上段側メモリへ順に転写さ
れ、その都度、記録内容が更新されることにより、上段
側メモリにおいて常に再生データが準備される。しかも
転写の時期はデータ数基準のポインタ第１および第２制
御手段によって第１データ数および第２データ数に基づ
き管理されるから、再生データの準備に途切れが生じる
ことがなく、データ出力手段によって再生データの継続
的な出力がなされる。
【００２９】本発明の請求項１５に係るシステム・オン
・チップ型集積装置は、ランダムアクセス可能なノンリ
ニア・メモリ媒体を備えるデータストレージ装置を具備
するデータ再生装置に組み込み可能な、システム・オン
・チップ型集積装置であって、同一チップ上に、少なく
ともマイクロコンピュータにより構成されるプロセッサ
部と、バス部と、入出力インタフェース部と、上段側メ
モリと下段側メモリによる複数層の階層構造で、前記ノ
ンリニア・メモリ媒体から供給される所定の読出順序の
データをそれぞれ一時的に保持可能であり、且つ前記下
段側メモリの記録容量が前記上段側メモリの記録容量よ
り大であり、最上段メモリからデータを再生出力として
読出し可能なメモリ領域を備える第１メモリ部と、前記
プロセッサ部によって読み取りと実行が可能なプログラ
ムで構成された、メモリ転送制御手段と、時間差基準の
ポインタ第１制御手段と、時間差基準のポインタ第２制
御手段とが少なくとも記録された第２メモリ部と、を備
え、且つ前記メモリ転送制御手段は前記マイクロコンピ
ュータを、前記各段のメモリにおいて、上段側メモリが
存在し、且つ当該上段側メモリから読出順序が更に後の
データの転写要求を受けると、当該メモリに記録された
データの少なくとも部分集合を当該上段側メモリへ転写
するとともに、且つ当該データ転写を受けた当該メモリ
の記録内容を更新するよう機能させるプログラムとして
構成され、また前記時間差基準のポインタ第１制御手段
は前記マイクロコンピュータを、最上段メモリに記録さ
れたデータ中で、前記読出順序が最後のデータの予定読
出時刻と、データ出力中の現在時刻との間の時間差を点
検して第１時間差とし、当該第１時間差が所定の下限時
間差に等しいか又は少ないと、下段側メモリへ読出順序
が更に後のデータの転写要求を行うよう機能させるため
のプログラムとして構成され、また前記時間差基準のポ
インタ第２制御手段は前記マイクロコンピュータを、上
段側メモリおよび下段側メモリが存在する場合に前記上
段側のメモリへ転写した前記データ中の読出順序が最後
のデータの予定読出時刻と、現在当該メモリに記録され
ているデータ中で読出順序が最後のデータの予定読出時
刻との時間差を演算して第２時間差とし、且つ前記演算
された第２時間差が所与の最低時間差に等しいか又は短
いと、さらに下段側のメモリへ読出順序が更に後のデー
タの転写要求を行うよう機能させるためのプログラムと
して構成されたことを特徴とする。
・チップ型集積装置は、ランダムアクセス可能なノンリ
ニア・メモリ媒体を備えるデータストレージ装置を具備
するデータ再生装置に組み込み可能な、システム・オン
・チップ型集積装置であって、同一チップ上に、少なく
ともマイクロコンピュータにより構成されるプロセッサ
部と、バス部と、入出力インタフェース部と、上段側メ
モリと下段側メモリによる複数層の階層構造で、前記ノ
ンリニア・メモリ媒体から供給される所定の読出順序の
データをそれぞれ一時的に保持可能であり、且つ前記下
段側メモリの記録容量が前記上段側メモリの記録容量よ
り大であり、最上段メモリからデータを再生出力として
読出し可能なメモリ領域を備える第１メモリ部と、前記
プロセッサ部によって読み取りと実行が可能なプログラ
ムで構成された、メモリ転送制御手段と、時間差基準の
ポインタ第１制御手段と、時間差基準のポインタ第２制
御手段とが少なくとも記録された第２メモリ部と、を備
え、且つ前記メモリ転送制御手段は前記マイクロコンピ
ュータを、前記各段のメモリにおいて、上段側メモリが
存在し、且つ当該上段側メモリから読出順序が更に後の
データの転写要求を受けると、当該メモリに記録された
データの少なくとも部分集合を当該上段側メモリへ転写
するとともに、且つ当該データ転写を受けた当該メモリ
の記録内容を更新するよう機能させるプログラムとして
構成され、また前記時間差基準のポインタ第１制御手段
は前記マイクロコンピュータを、最上段メモリに記録さ
れたデータ中で、前記読出順序が最後のデータの予定読
出時刻と、データ出力中の現在時刻との間の時間差を点
検して第１時間差とし、当該第１時間差が所定の下限時
間差に等しいか又は少ないと、下段側メモリへ読出順序
が更に後のデータの転写要求を行うよう機能させるため
のプログラムとして構成され、また前記時間差基準のポ
インタ第２制御手段は前記マイクロコンピュータを、上
段側メモリおよび下段側メモリが存在する場合に前記上
段側のメモリへ転写した前記データ中の読出順序が最後
のデータの予定読出時刻と、現在当該メモリに記録され
ているデータ中で読出順序が最後のデータの予定読出時
刻との時間差を演算して第２時間差とし、且つ前記演算
された第２時間差が所与の最低時間差に等しいか又は短
いと、さらに下段側のメモリへ読出順序が更に後のデー
タの転写要求を行うよう機能させるためのプログラムと
して構成されたことを特徴とする。
【００３０】前記の構成によれば、システム・オン・チ
ップ型集積装置上にプログラムとして記録されたメモリ
転送制御手段と、時間差基準のポインタ第１制御手段
と、時間差基準のポインタ第２制御手段が、同じシステ
ム・オン・チップ型集積装置上に設けられたマイクロコ
ンピュータによって実行されることで、下段側において
再生遅延が発生しても記録容量が大の下段側メモリにお
いて吸収され、且つメモリ転送制御手段によって再生デ
ータが下段側メモリから上段側メモリへ順に転写され、
その都度、記録内容が更新されることにより、上段側メ
モリにおいて常に再生データが準備される。しかも転写
の時期は時間差基準のポインタ第１および第２制御手段
によって第１時間差および第２時間差に基づき管理され
るから、再生データの準備に途切れが生じることがな
く、データ出力手段によって再生データの継続的な出力
がなされる。
ップ型集積装置上にプログラムとして記録されたメモリ
転送制御手段と、時間差基準のポインタ第１制御手段
と、時間差基準のポインタ第２制御手段が、同じシステ
ム・オン・チップ型集積装置上に設けられたマイクロコ
ンピュータによって実行されることで、下段側において
再生遅延が発生しても記録容量が大の下段側メモリにお
いて吸収され、且つメモリ転送制御手段によって再生デ
ータが下段側メモリから上段側メモリへ順に転写され、
その都度、記録内容が更新されることにより、上段側メ
モリにおいて常に再生データが準備される。しかも転写
の時期は時間差基準のポインタ第１および第２制御手段
によって第１時間差および第２時間差に基づき管理され
るから、再生データの準備に途切れが生じることがな
く、データ出力手段によって再生データの継続的な出力
がなされる。
【００３１】本発明の請求項１７に係るビデオデータ編
集システムは、内蔵する記録メディアにマルチチャンネ
ルのビデオデータを記録するとともに記録された複数の
当該ビデオデータを指定された開始番地から所定の順序
で順次読み出し、ビデオストリームとして出力する情報
・データ処理装置と、当該情報・データ処理装置装置に
記録された前記ビデオデータを編集するための編集装置
と、当該編集装置及び当該情報・データ処理装置を制御
する制御コンピュータとを備えた編集システムにおい
て、前記情報・データ処理装置は、複数のデータが記録
された記録メディアからなる最下段メモリと、少なくと
も一段のバッファメモリからなる上段側メモリとにより
階層状に構成され、且つ当該各段のメモリの記録容量
は、下段側における記録容量が上段側における記録容量
よりも大に構成された階層状メモリと、前記各段のメモ
リにおいて、上段側メモリが存在し、且つ当該上段側メ
モリから読出順序が更に後のデータの転写要求を受ける
と、当該メモリに記録されたデータ中の少なくとも部分
集合を当該上段側メモリへ転写するとともに、且つ当該
データ転写を受けた当該メモリの記録内容を更新するメ
モリ転送制御手段と、前記最上段メモリから所定の読出
順序に従いデータを出力する機能を少なくとも備える主
制御手段と、前記最上段メモリに記録されたデータ中
で、前記読出順序が最後のデータと、現在出力中のデー
タとの間に存在するデータ数を点検して第１データ数と
し、当該第１データ数が所定の下限データ数に等しいか
又は少ないと、下段側メモリへ読出順序が更に後のデー
タの転写要求を行う、データ数基準のポインタ第１制御
手段と、上段側メモリおよび下段側メモリが存在する場
合に前記上段側のメモリへ転写した前記データ中の読出
順序が最後のデータと、現在当該メモリに記録されてい
るデータ中で読出順序が最後のデータとの間のデータ数
を点検して第２データ数とし、前記第２データ数が所与
の最低データ数に等しいか又は少ないと、さらに下段側
のメモリへ読出順序が更に後のデータの転写要求を行
う、データ数基準のポインタ第２制御手段とを備えたこ
とを特徴とする。
集システムは、内蔵する記録メディアにマルチチャンネ
ルのビデオデータを記録するとともに記録された複数の
当該ビデオデータを指定された開始番地から所定の順序
で順次読み出し、ビデオストリームとして出力する情報
・データ処理装置と、当該情報・データ処理装置装置に
記録された前記ビデオデータを編集するための編集装置
と、当該編集装置及び当該情報・データ処理装置を制御
する制御コンピュータとを備えた編集システムにおい
て、前記情報・データ処理装置は、複数のデータが記録
された記録メディアからなる最下段メモリと、少なくと
も一段のバッファメモリからなる上段側メモリとにより
階層状に構成され、且つ当該各段のメモリの記録容量
は、下段側における記録容量が上段側における記録容量
よりも大に構成された階層状メモリと、前記各段のメモ
リにおいて、上段側メモリが存在し、且つ当該上段側メ
モリから読出順序が更に後のデータの転写要求を受ける
と、当該メモリに記録されたデータ中の少なくとも部分
集合を当該上段側メモリへ転写するとともに、且つ当該
データ転写を受けた当該メモリの記録内容を更新するメ
モリ転送制御手段と、前記最上段メモリから所定の読出
順序に従いデータを出力する機能を少なくとも備える主
制御手段と、前記最上段メモリに記録されたデータ中
で、前記読出順序が最後のデータと、現在出力中のデー
タとの間に存在するデータ数を点検して第１データ数と
し、当該第１データ数が所定の下限データ数に等しいか
又は少ないと、下段側メモリへ読出順序が更に後のデー
タの転写要求を行う、データ数基準のポインタ第１制御
手段と、上段側メモリおよび下段側メモリが存在する場
合に前記上段側のメモリへ転写した前記データ中の読出
順序が最後のデータと、現在当該メモリに記録されてい
るデータ中で読出順序が最後のデータとの間のデータ数
を点検して第２データ数とし、前記第２データ数が所与
の最低データ数に等しいか又は少ないと、さらに下段側
のメモリへ読出順序が更に後のデータの転写要求を行
う、データ数基準のポインタ第２制御手段とを備えたこ
とを特徴とする。
【００３２】前記のビデオデータ編集システムによれ
ば、情報・データ処理装置内の、複数のデータが記録さ
れた記録メディアからなる最下段メモリにおいて再生遅
延が発生しても、記録容量が大の下段側メモリにおいて
吸収され、且つメモリ転送制御手段によって再生データ
が下段側メモリから上段側メモリへ順に転写され、その
都度、記録内容が更新されることにより、上段側メモリ
において常に再生データが準備される。しかも転写の時
期はデータ数基準のポインタ第１および第２制御手段に
よって第１データ数および第２データ数に基づき管理さ
れるから、再生データの準備に途切れが生じることがな
い。したがってアクセス待ちをすることなく、しかも途
切れのない連続したストリームの再生がなされる。この
結果、遅延による画像や音声の途切れがない円滑な編集
がなされる。
ば、情報・データ処理装置内の、複数のデータが記録さ
れた記録メディアからなる最下段メモリにおいて再生遅
延が発生しても、記録容量が大の下段側メモリにおいて
吸収され、且つメモリ転送制御手段によって再生データ
が下段側メモリから上段側メモリへ順に転写され、その
都度、記録内容が更新されることにより、上段側メモリ
において常に再生データが準備される。しかも転写の時
期はデータ数基準のポインタ第１および第２制御手段に
よって第１データ数および第２データ数に基づき管理さ
れるから、再生データの準備に途切れが生じることがな
い。したがってアクセス待ちをすることなく、しかも途
切れのない連続したストリームの再生がなされる。この
結果、遅延による画像や音声の途切れがない円滑な編集
がなされる。
【００３３】本発明の請求項１８に係るビデオデータ編
集システムは、内蔵する記録メディアにマルチチャンネ
ルのビデオデータを記録するとともに記録された複数の
当該ビデオデータを指定された開始番地から所定の順序
で順次読み出し、ビデオストリームとして出力する情報
・データ処理装置と、当該情報・データ処理装置装置に
記録された前記ビデオデータを編集するための編集装置
と、当該編集装置及び当該情報・データ処理装置を制御
する制御コンピュータとを備えた編集システムにおい
て、前記情報・データ処理装置は、複数のデータが記録
された記録メディアからなる最下段メモリと、少なくと
も一段のバッファメモリからなる上段側メモリとにより
階層状に構成され、且つ当該各段のメモリの記録容量
は、下段側における記録容量が上段側における記録容量
よりも大に構成された階層状メモリと、前記各段のメモ
リにおいて、上段側メモリが存在し、且つ当該上段側メ
モリから読出順序が更に後のデータの転写要求を受ける
と、当該メモリに記録されたデータ中の少なくとも部分
集合を当該上段側メモリへ転写するとともに、且つ当該
データ転写を受けた当該メモリの記録内容を更新するメ
モリ転送制御手段と、前記最上段メモリから所定の読出
順序に従いデータを出力する機能を少なくとも備える主
制御手段と、前記最上段メモリに記録されたデータ中
で、前記読出順序が最後のデータの予定読出時刻と、デ
ータ出力中の現在時刻との間の時間差を点検して第１時
間差とし、当該第１時間差が所定の下限時間差に等しい
か又は少ないと、下段側メモリへ読出順序が更に後のデ
ータの転写要求を行う、時間差基準のポインタ第１制御
手段と、上段側メモリおよび下段側メモリが存在する場
合に前記上段側のメモリへ転写した前記データ中の読出
順序が最後のデータの予定読出時刻と、現在当該メモリ
に記録されているデータ中で読出順序が最後のデータの
予定読出時刻との間の時間差を点検して第２時間差と
し、前記第２時間差が所与の最低時間差に等しいか又は
少ないと、さらに下段側のメモリへ読出順序が更に後の
データの転写要求を行う、時間差基準のポインタ第２制
御手段とを備えたことを特徴とする。
集システムは、内蔵する記録メディアにマルチチャンネ
ルのビデオデータを記録するとともに記録された複数の
当該ビデオデータを指定された開始番地から所定の順序
で順次読み出し、ビデオストリームとして出力する情報
・データ処理装置と、当該情報・データ処理装置装置に
記録された前記ビデオデータを編集するための編集装置
と、当該編集装置及び当該情報・データ処理装置を制御
する制御コンピュータとを備えた編集システムにおい
て、前記情報・データ処理装置は、複数のデータが記録
された記録メディアからなる最下段メモリと、少なくと
も一段のバッファメモリからなる上段側メモリとにより
階層状に構成され、且つ当該各段のメモリの記録容量
は、下段側における記録容量が上段側における記録容量
よりも大に構成された階層状メモリと、前記各段のメモ
リにおいて、上段側メモリが存在し、且つ当該上段側メ
モリから読出順序が更に後のデータの転写要求を受ける
と、当該メモリに記録されたデータ中の少なくとも部分
集合を当該上段側メモリへ転写するとともに、且つ当該
データ転写を受けた当該メモリの記録内容を更新するメ
モリ転送制御手段と、前記最上段メモリから所定の読出
順序に従いデータを出力する機能を少なくとも備える主
制御手段と、前記最上段メモリに記録されたデータ中
で、前記読出順序が最後のデータの予定読出時刻と、デ
ータ出力中の現在時刻との間の時間差を点検して第１時
間差とし、当該第１時間差が所定の下限時間差に等しい
か又は少ないと、下段側メモリへ読出順序が更に後のデ
ータの転写要求を行う、時間差基準のポインタ第１制御
手段と、上段側メモリおよび下段側メモリが存在する場
合に前記上段側のメモリへ転写した前記データ中の読出
順序が最後のデータの予定読出時刻と、現在当該メモリ
に記録されているデータ中で読出順序が最後のデータの
予定読出時刻との間の時間差を点検して第２時間差と
し、前記第２時間差が所与の最低時間差に等しいか又は
少ないと、さらに下段側のメモリへ読出順序が更に後の
データの転写要求を行う、時間差基準のポインタ第２制
御手段とを備えたことを特徴とする。
【００３４】前記のビデオデータ編集システムによれ
ば、情報・データ処理装置内の、複数のデータが記録さ
れた記録メディアからなる最下段メモリにおいて再生遅
延が発生しても、記録容量が大の下段側メモリにおいて
吸収され、且つメモリ転送制御手段によって再生データ
が下段側メモリから上段側メモリへ順に転写され、その
都度、記録内容が更新されることにより、上段側メモリ
において常に再生データが準備される。しかも転写の時
期は時間差基準のポインタ第１および第２制御手段によ
って第１時間差および第２時間差に基づき管理されるか
ら、再生データの準備に途切れが生じることがない。し
たがってアクセス待ちをすることなく、しかも途切れの
ない連続したストリームの再生がなされる。この結果、
遅延による画像や音声の途切れがない円滑な編集がなさ
れる。
ば、情報・データ処理装置内の、複数のデータが記録さ
れた記録メディアからなる最下段メモリにおいて再生遅
延が発生しても、記録容量が大の下段側メモリにおいて
吸収され、且つメモリ転送制御手段によって再生データ
が下段側メモリから上段側メモリへ順に転写され、その
都度、記録内容が更新されることにより、上段側メモリ
において常に再生データが準備される。しかも転写の時
期は時間差基準のポインタ第１および第２制御手段によ
って第１時間差および第２時間差に基づき管理されるか
ら、再生データの準備に途切れが生じることがない。し
たがってアクセス待ちをすることなく、しかも途切れの
ない連続したストリームの再生がなされる。この結果、
遅延による画像や音声の途切れがない円滑な編集がなさ
れる。
【００３５】
【発明の実施の形態】以下、この発明の好適な実施形態
を添付図を参照して詳細に説明する。なお、以下に述べ
る実施形態は、この発明の本質的な構成と作用を示すた
めの好適な例の一部であり、したがって技術構成上好ま
しい種々の限定が付されている場合があるが、この発明
の範囲は、以下の説明において特にこの発明を限定する
旨の記載がない限り、これらの形態に限られるものでは
ない。
を添付図を参照して詳細に説明する。なお、以下に述べ
る実施形態は、この発明の本質的な構成と作用を示すた
めの好適な例の一部であり、したがって技術構成上好ま
しい種々の限定が付されている場合があるが、この発明
の範囲は、以下の説明において特にこの発明を限定する
旨の記載がない限り、これらの形態に限られるものでは
ない。
【００３６】図１は、本発明に係る階層型バッファメモ
リの一実施形態の構造図であり、メモリ管理の概念をモ
デル化した図である。図１に示されるように、本発明に
係る階層型バッファメモリＡ１は、二段構成によるバッ
ファメモリを示し、第１段メモリＭ１と第２段メモリＭ
２で構成されている。第１段メモリＭ１は上段側メモリ
であり、記録容量Ｃ１を有する。第２段メモリＭ２は下
段側メモリであり、記録容量Ｃ２を有する。ここで記録
容量Ｃ２は記録容量Ｃ１より大であり、またデータアク
セス速度は下段側メモリよりも上段側メモリの方が速
い。また、第２段メモリＭ２から下段側には図示されな
い最下段の記録メディア（例えばディスクストレージ装
置）が存在している。
リの一実施形態の構造図であり、メモリ管理の概念をモ
デル化した図である。図１に示されるように、本発明に
係る階層型バッファメモリＡ１は、二段構成によるバッ
ファメモリを示し、第１段メモリＭ１と第２段メモリＭ
２で構成されている。第１段メモリＭ１は上段側メモリ
であり、記録容量Ｃ１を有する。第２段メモリＭ２は下
段側メモリであり、記録容量Ｃ２を有する。ここで記録
容量Ｃ２は記録容量Ｃ１より大であり、またデータアク
セス速度は下段側メモリよりも上段側メモリの方が速
い。また、第２段メモリＭ２から下段側には図示されな
い最下段の記録メディア（例えばディスクストレージ装
置）が存在している。
【００３７】二次バッファメモリである第２段メモリＭ
２上には、再生すべきデータフレームのＩＤが指示され
た順に時系列で並んだＩＤストリーム（不図示）の順
に、図示されない最下段の記録メディアから転写された
データフレームの列が記憶容量Ｃ２だけ格納されてい
る。さらに上段の一次バッファメモリである第１段メモ
リＭ１上には、第２段メモリＭ２から転写されたデータ
フレームの列が記憶容量Ｃ１だけ格納されている。ここ
で記憶容量Ｃ１は記憶容量Ｃ２よりも小であるから、第
２段メモリＭ２に格納されたデータフレームの列の部分
集合（サブセット）が第１段メモリＭ１上に転写格納さ
れていることになる。したがって、下段側のメモリは上
段側のメモリを包含している。運用はこの包含関係が常
に維持されるように行われる。
２上には、再生すべきデータフレームのＩＤが指示され
た順に時系列で並んだＩＤストリーム（不図示）の順
に、図示されない最下段の記録メディアから転写された
データフレームの列が記憶容量Ｃ２だけ格納されてい
る。さらに上段の一次バッファメモリである第１段メモ
リＭ１上には、第２段メモリＭ２から転写されたデータ
フレームの列が記憶容量Ｃ１だけ格納されている。ここ
で記憶容量Ｃ１は記憶容量Ｃ２よりも小であるから、第
２段メモリＭ２に格納されたデータフレームの列の部分
集合（サブセット）が第１段メモリＭ１上に転写格納さ
れていることになる。したがって、下段側のメモリは上
段側のメモリを包含している。運用はこの包含関係が常
に維持されるように行われる。
【００３８】第１段メモリＭ１の前方側の端は第１フロ
ントポインタｆｐ１であり、後方側の端は第１リアポイ
ンタｒｐ１である。さらに第１フロントポインタｆｐ１
から内側の所定の領域は順方向駆動領域Ｆｔａ１、第１
リアポインタｒｐ１から内側の所定の領域は逆方向駆動
領域Ｂｔａ１として設定され、これらの領域へ再生ポイ
ンタ（プレイポインタ）ＰＰ進入した場合に、新たな転
送要求が生じる。
ントポインタｆｐ１であり、後方側の端は第１リアポイ
ンタｒｐ１である。さらに第１フロントポインタｆｐ１
から内側の所定の領域は順方向駆動領域Ｆｔａ１、第１
リアポインタｒｐ１から内側の所定の領域は逆方向駆動
領域Ｂｔａ１として設定され、これらの領域へ再生ポイ
ンタ（プレイポインタ）ＰＰ進入した場合に、新たな転
送要求が生じる。
【００３９】ここで順方向の再生開始要求が発生する
と、第１段メモリＭ１上に位置するプレイポインタＰＰ
が移動を開始し、この移動にしたがい第１段メモリＭ１
に転写格納されたデータフレームがプレイポインタＰＰ
に指されて順次、出力され、再生データストリームＳｔ
ｒが生成される。この間、第２段メモリＭ２から第１段
メモリＭ１へのデータ転写はなされず、また第１段メモ
リＭ１の記録内容は更新されない。
と、第１段メモリＭ１上に位置するプレイポインタＰＰ
が移動を開始し、この移動にしたがい第１段メモリＭ１
に転写格納されたデータフレームがプレイポインタＰＰ
に指されて順次、出力され、再生データストリームＳｔ
ｒが生成される。この間、第２段メモリＭ２から第１段
メモリＭ１へのデータ転写はなされず、また第１段メモ
リＭ１の記録内容は更新されない。
【００４０】このようにしてデータフレームがプレイポ
インタＰＰに指されて順次、出力され、やがてプレイポ
インタＰＰが第１段メモリＭ１の前方端部に設けた順方
向駆動領域Ｆｔａ１まで移動すると、第１フロントポイ
ンタｆｐ１からさらに先のデータフレームを第２段メモ
リＭ２から第１段メモリＭ１へデータ転写する要求が生
じ、さらに先のデータフレームが第２段メモリＭ２から
転写されて第１段メモリＭ１の記録内容が更新される。
そして同時に、第１フロントポインタｆｐ１と第１リア
ポインタｒｐ１も更新される。
インタＰＰに指されて順次、出力され、やがてプレイポ
インタＰＰが第１段メモリＭ１の前方端部に設けた順方
向駆動領域Ｆｔａ１まで移動すると、第１フロントポイ
ンタｆｐ１からさらに先のデータフレームを第２段メモ
リＭ２から第１段メモリＭ１へデータ転写する要求が生
じ、さらに先のデータフレームが第２段メモリＭ２から
転写されて第１段メモリＭ１の記録内容が更新される。
そして同時に、第１フロントポインタｆｐ１と第１リア
ポインタｒｐ１も更新される。
【００４１】第２段メモリＭ２から第１段メモリＭ１へ
のデータ転写は、プレイポインタＰＰの移動速度すなわ
ちデータ再生速度に比して十分高速であるから、プレイ
ポインタＰＰの移動に支障を生じることなく第１段メモ
リＭ１の記録内容の更新がなされる。すなわち、プレイ
ポインタＰＰが順方向駆動領域Ｆｔａ１内の最初のデー
タフレームの再生を行う間に、第１段メモリＭ１の記録
内容の更新がなされ、この順方向駆動領域Ｆｔａ１も更
新されて論理的に前方に移動する。同様に第１フロント
ポインタｆｐ１と第１リアポインタｒｐ１も更新されて
論理的に前方に移動する。この結果、プレイポインタＰ
Ｐが現在再生中の、旧い順方向駆動領域Ｆｔａ１内に位
置していたデータフレームが、新しい順方向駆動領域Ｆ
ｔａ１には位置しなくなり、論理的に後方へ移動する。
そして現在位置のプレイポインタＰＰが移動して新しい
順方向駆動領域Ｆｔａ１の端に至るまでに時間的余裕が
生じる。
のデータ転写は、プレイポインタＰＰの移動速度すなわ
ちデータ再生速度に比して十分高速であるから、プレイ
ポインタＰＰの移動に支障を生じることなく第１段メモ
リＭ１の記録内容の更新がなされる。すなわち、プレイ
ポインタＰＰが順方向駆動領域Ｆｔａ１内の最初のデー
タフレームの再生を行う間に、第１段メモリＭ１の記録
内容の更新がなされ、この順方向駆動領域Ｆｔａ１も更
新されて論理的に前方に移動する。同様に第１フロント
ポインタｆｐ１と第１リアポインタｒｐ１も更新されて
論理的に前方に移動する。この結果、プレイポインタＰ
Ｐが現在再生中の、旧い順方向駆動領域Ｆｔａ１内に位
置していたデータフレームが、新しい順方向駆動領域Ｆ
ｔａ１には位置しなくなり、論理的に後方へ移動する。
そして現在位置のプレイポインタＰＰが移動して新しい
順方向駆動領域Ｆｔａ１の端に至るまでに時間的余裕が
生じる。
【００４２】上記のように、この更新により第１段メモ
リＭ１は論理的に再生データストリームＳｔｒを前方へ
移動することになり、しかも更新はプレイポインタＰＰ
が順方向駆動領域Ｆｔａ１へ至った度に、その都度、直
ちに為されるから、移動するプレイポインタＰＰが第１
フロントポインタｆｐ１にまで至ることがなく、常に順
方向駆動領域Ｆｔａ１の分量だけの先読みが確保され
る。この結果、プレイポインタＰＰの移動が第１段メモ
リＭ１の端にかかることがなく、よって再生データスト
リームＳｔｒが途切れることがない。
リＭ１は論理的に再生データストリームＳｔｒを前方へ
移動することになり、しかも更新はプレイポインタＰＰ
が順方向駆動領域Ｆｔａ１へ至った度に、その都度、直
ちに為されるから、移動するプレイポインタＰＰが第１
フロントポインタｆｐ１にまで至ることがなく、常に順
方向駆動領域Ｆｔａ１の分量だけの先読みが確保され
る。この結果、プレイポインタＰＰの移動が第１段メモ
リＭ１の端にかかることがなく、よって再生データスト
リームＳｔｒが途切れることがない。
【００４３】第１フロントポインタｆｐ１と第１リアポ
インタｒｐ１は、上記から明らかなように間欠的に更新
されるが、一方この更新により、第２段メモリＭ２上に
おいても第１フロントポインタｆｐ１と第１リアポイン
タｒｐ１が間欠的に前方へ移動する。
インタｒｐ１は、上記から明らかなように間欠的に更新
されるが、一方この更新により、第２段メモリＭ２上に
おいても第１フロントポインタｆｐ１と第１リアポイン
タｒｐ１が間欠的に前方へ移動する。
【００４４】上記の操作が繰り返され、第１フロントポ
インタｆｐ１が第２段メモリＭ２の前方端部に設けた順
方向駆動領域Ｆｔａ２まで移動すると、ここで第２段メ
モリＭ２への最下段メモリ（ディスクストレージ装置）
からの新たな転送要求が生じ、さらに先のデータフレー
ムが最下段メモリから転写されて第２段メモリＭ２の記
録内容が更新される。そして同時に、第２フロントポイ
ンタｆｐ２と第２リアポインタｒｐ２も更新される。
インタｆｐ１が第２段メモリＭ２の前方端部に設けた順
方向駆動領域Ｆｔａ２まで移動すると、ここで第２段メ
モリＭ２への最下段メモリ（ディスクストレージ装置）
からの新たな転送要求が生じ、さらに先のデータフレー
ムが最下段メモリから転写されて第２段メモリＭ２の記
録内容が更新される。そして同時に、第２フロントポイ
ンタｆｐ２と第２リアポインタｒｐ２も更新される。
【００４５】この更新により、第２段メモリＭ２は論理
的に再生データストリームＳｔｒを前方へ移動したこと
になる。しかも第２段メモリＭ２の更新は、間欠的に移
動する第１フロントポインタｆｐ１が順方向駆動領域Ｆ
ｔａ２へ至った度に、その都度、直ちに為されるから、
移動する第１フロントポインタｆｐ１が第２フロントポ
インタｆｐ２にまで至ることがなく、常に順方向駆動領
域Ｆｔａ２の分量だけの先読みが確保される。この結
果、第１フロントポインタｆｐ１の移動が第２段メモリ
Ｍ２の端にかかることがなく、よって第２段メモリＭ２
から第１段メモリＭ１への転写が途切れることがない。
的に再生データストリームＳｔｒを前方へ移動したこと
になる。しかも第２段メモリＭ２の更新は、間欠的に移
動する第１フロントポインタｆｐ１が順方向駆動領域Ｆ
ｔａ２へ至った度に、その都度、直ちに為されるから、
移動する第１フロントポインタｆｐ１が第２フロントポ
インタｆｐ２にまで至ることがなく、常に順方向駆動領
域Ｆｔａ２の分量だけの先読みが確保される。この結
果、第１フロントポインタｆｐ１の移動が第２段メモリ
Ｍ２の端にかかることがなく、よって第２段メモリＭ２
から第１段メモリＭ１への転写が途切れることがない。
【００４６】また第２段メモリＭ２の記録容量Ｃ２は第
１段メモリＭ１の記録容量Ｃ１よりも大であり、よって
順方向駆動領域Ｆｔａ２も順方向駆動領域Ｆｔａ１より
大きく確保できる。これは更に多段の構成とした場合に
おいても成立し、また上段側の各メモリのアクセス時間
は再下段の記録メディアのアクセス時間よりも高速であ
る。
１段メモリＭ１の記録容量Ｃ１よりも大であり、よって
順方向駆動領域Ｆｔａ２も順方向駆動領域Ｆｔａ１より
大きく確保できる。これは更に多段の構成とした場合に
おいても成立し、また上段側の各メモリのアクセス時間
は再下段の記録メディアのアクセス時間よりも高速であ
る。
【００４７】したがって、複数段のバッファメモリを経
由してデータフレームを上段へ転写する本発明の構成に
おいて下段のメモリの順方向駆動領域を大きく確保で
き、さらに更新のインタバルも長くなることで階層的構
成によって時間的余裕が生じるから、例えば再生データ
フレームが最下段のディスクストレージ装置上で分散配
置されることでシーク時間等に変動がある場合でも、こ
の不定期の遅れを十分吸収することができる。
由してデータフレームを上段へ転写する本発明の構成に
おいて下段のメモリの順方向駆動領域を大きく確保で
き、さらに更新のインタバルも長くなることで階層的構
成によって時間的余裕が生じるから、例えば再生データ
フレームが最下段のディスクストレージ装置上で分散配
置されることでシーク時間等に変動がある場合でも、こ
の不定期の遅れを十分吸収することができる。
【００４８】この結果、様々のＩＤストリームが指示さ
れる場合であっても、最上段のデータフレーム再生に途
切れが発生することがなく、よって最下段メモリにおけ
る再生遅延を吸収して、連続した再生データストリーム
を安定に出力することが可能になる。
れる場合であっても、最上段のデータフレーム再生に途
切れが発生することがなく、よって最下段メモリにおけ
る再生遅延を吸収して、連続した再生データストリーム
を安定に出力することが可能になる。
【００４９】上記は順方向再生動作につき述べたが、逆
方向再生動作について同様に運営が行われる。また、順
方向駆動領域Ｆｔａ１、Ｆｔａ２、逆方向駆動領域Ｂｔ
ａ１、Ｂｔａ２の大きさ（データ数、または時間差）
は、プレイポインタＰＰの移動速度と転送時間の期待値
から計算され、用途と利用形態に応じて任意に設定する
ことができる。
方向再生動作について同様に運営が行われる。また、順
方向駆動領域Ｆｔａ１、Ｆｔａ２、逆方向駆動領域Ｂｔ
ａ１、Ｂｔａ２の大きさ（データ数、または時間差）
は、プレイポインタＰＰの移動速度と転送時間の期待値
から計算され、用途と利用形態に応じて任意に設定する
ことができる。
【００５０】図２は、本発明に係るデータ再生装置の一
実施形態のブロック構成図である。図３は、図２に示す
データ再生装置におけるデータ転写の流れの説明図であ
る。図４は、図２に示すデータ再生装置の主コントロー
ル部のブロック構成図である。図５は、図４に示すＩＤ
ストリーム・テーブルの例の説明図である。図６は、図
４に示すハッシュ・テーブルの例の説明図である。
実施形態のブロック構成図である。図３は、図２に示す
データ再生装置におけるデータ転写の流れの説明図であ
る。図４は、図２に示すデータ再生装置の主コントロー
ル部のブロック構成図である。図５は、図４に示すＩＤ
ストリーム・テーブルの例の説明図である。図６は、図
４に示すハッシュ・テーブルの例の説明図である。
【００５１】図２に示されるように、本実施形態に係る
データ再生装置ＤＲＰは、データストレージ装置ＤＳ
と、主コントロール部μＣと、デジタル信号プロセッサ
によるサブコントロール部ＤＳＰを備え、データストレ
ージ装置ＤＳから読み出したデータが出力データストリ
ームＳｔｒとして装置外へ出力される。
データ再生装置ＤＲＰは、データストレージ装置ＤＳ
と、主コントロール部μＣと、デジタル信号プロセッサ
によるサブコントロール部ＤＳＰを備え、データストレ
ージ装置ＤＳから読み出したデータが出力データストリ
ームＳｔｒとして装置外へ出力される。
【００５２】データストレージ装置ＤＳは、磁気式また
は光学式ディスク記録メディアから構成される第３段メ
モリＭ３と、ディスクコントローラＤｃｎｔを備えて成
る。
は光学式ディスク記録メディアから構成される第３段メ
モリＭ３と、ディスクコントローラＤｃｎｔを備えて成
る。
【００５３】主コントロール部μＣは、ＣＰＵ１０１、
いずれも半導体メモリであるＲＯＭ（読出し専用メモ
リ）１０２、ＤＲＡＭ（記憶保持動作がなされる随時書
込・読出メモリ：以下、ＲＡＭ）１０３、バッファメモ
リとして機能する第２段メモリＭ２を備えて成り、ＲＯ
Ｍ１０２には主制御手段ＰＲｇ１１、ポインタ第２制御
手段ＰＲｇ１２、メモリ転送第２制御手段Ｐｒｇ１３
が、いずれもＣＰＵ１０１によって読み取り及び実行可
能なプログラムとして格納されている。
いずれも半導体メモリであるＲＯＭ（読出し専用メモ
リ）１０２、ＤＲＡＭ（記憶保持動作がなされる随時書
込・読出メモリ：以下、ＲＡＭ）１０３、バッファメモ
リとして機能する第２段メモリＭ２を備えて成り、ＲＯ
Ｍ１０２には主制御手段ＰＲｇ１１、ポインタ第２制御
手段ＰＲｇ１２、メモリ転送第２制御手段Ｐｒｇ１３
が、いずれもＣＰＵ１０１によって読み取り及び実行可
能なプログラムとして格納されている。
【００５４】サブコントロール部ＤＳＰは、プロセッサ
１５１、いずれも半導体メモリであるＲＡＭ１５３、Ｒ
ＯＭ１５４、バッファメモリとして機能する第１段メモ
リＭ１を備えて成り、ＲＯＭ１５４にはポインタ第１制
御手段ＰＲｇ１、メモリ転送第１制御手段Ｐｒｇ２、デ
ータ出力手段ＰＲｇ３、コントロール手段ＰＲｇ４が、
いずれもプロセッサ１５１によって読み取り及び実行可
能なプログラムとして格納されている。
１５１、いずれも半導体メモリであるＲＡＭ１５３、Ｒ
ＯＭ１５４、バッファメモリとして機能する第１段メモ
リＭ１を備えて成り、ＲＯＭ１５４にはポインタ第１制
御手段ＰＲｇ１、メモリ転送第１制御手段Ｐｒｇ２、デ
ータ出力手段ＰＲｇ３、コントロール手段ＰＲｇ４が、
いずれもプロセッサ１５１によって読み取り及び実行可
能なプログラムとして格納されている。
【００５５】動画／音声データは第３段メモリＭ３とし
てのハードディスクに格納されており、このデータはバ
ッファメモリである第２段メモリＭ２にＳＣＳＩバス経
由で転送することが出来る。さらに第２段メモリＭ２と
第１段メモリＭ１との間はＤＭＡバスを介してデータ転
送が可能であり、第１段メモリＭ１上に転送されたデー
タが、外部Ｉ／Ｏポートから出力される。
てのハードディスクに格納されており、このデータはバ
ッファメモリである第２段メモリＭ２にＳＣＳＩバス経
由で転送することが出来る。さらに第２段メモリＭ２と
第１段メモリＭ１との間はＤＭＡバスを介してデータ転
送が可能であり、第１段メモリＭ１上に転送されたデー
タが、外部Ｉ／Ｏポートから出力される。
【００５６】第３段メモリＭ３には、複数のデータフレ
ーム（それぞれのＩＤが２３、９８、４２４、４３６、
５３２、６００、７５３）が記録されている。再生時
に、この第３段メモリＭ３から選択的に読み出されたデ
ータフレームは、メモリ転送第２制御手段Ｐｒｇ１３の
ＳＣＳＩバスコントロール機能によって管理されるＳＣ
ＳＩバスを経て、第２段メモリＭ２へ転写され、さらに
第２段メモリＭ２から、メモリ転送第１制御手段Ｐｒｇ
２のＤＭＡバスコントロール機能によって管理されるＤ
ＭＡバスを経て、第１段メモリＭ１へ転写される。
ーム（それぞれのＩＤが２３、９８、４２４、４３６、
５３２、６００、７５３）が記録されている。再生時
に、この第３段メモリＭ３から選択的に読み出されたデ
ータフレームは、メモリ転送第２制御手段Ｐｒｇ１３の
ＳＣＳＩバスコントロール機能によって管理されるＳＣ
ＳＩバスを経て、第２段メモリＭ２へ転写され、さらに
第２段メモリＭ２から、メモリ転送第１制御手段Ｐｒｇ
２のＤＭＡバスコントロール機能によって管理されるＤ
ＭＡバスを経て、第１段メモリＭ１へ転写される。
【００５７】このように、第１段メモリＭ１と第２段メ
モリＭ２によって２階層のバッファメモリ構造が実現さ
れ、さらに最下段の第３段メモリＭ３を加えて３階層の
メモリ構造が実現されている。ここで、第１段メモリＭ
１、第２段メモリＭ２、第３段メモリＭ３のデーク容量
は、第３段メモリＭ３のハードディスク媒体が最も大き
く、ついでいずれも半導体メモリである第２段メモリＭ
２、第１段メモリＭ１の順序となる。一方、アクセス速
度に関しては第１段メモリＭ１が最も高速で、ついで第
２段メモリＭ２、最下段の第３段メモリＭ３（ハードデ
ィスク）の順序となる。
モリＭ２によって２階層のバッファメモリ構造が実現さ
れ、さらに最下段の第３段メモリＭ３を加えて３階層の
メモリ構造が実現されている。ここで、第１段メモリＭ
１、第２段メモリＭ２、第３段メモリＭ３のデーク容量
は、第３段メモリＭ３のハードディスク媒体が最も大き
く、ついでいずれも半導体メモリである第２段メモリＭ
２、第１段メモリＭ１の順序となる。一方、アクセス速
度に関しては第１段メモリＭ１が最も高速で、ついで第
２段メモリＭ２、最下段の第３段メモリＭ３（ハードデ
ィスク）の順序となる。
【００５８】上記の３階層のメモリ構造を、図３に基づ
き更に説明する。メモリは、上段側から下段側にそれぞ
れ第１層Ｌｙ１、第２層Ｌｙ２、第３層Ｌｙ３によって
構成される。
き更に説明する。メモリは、上段側から下段側にそれぞ
れ第１層Ｌｙ１、第２層Ｌｙ２、第３層Ｌｙ３によって
構成される。
【００５９】最下段の第３層Ｌｙ３に属する第３段メモ
リＭ３としてのディスクストレージ装置には、ディスク
記録メディア（ＨＤＤ）上にデータブロックＩＤ２３、
ＩＤ９８、ＩＤ４２４、ＩＤ４３６、ＩＤ５３２、ＩＤ
６００、ＩＤ７５３が記録されている。
リＭ３としてのディスクストレージ装置には、ディスク
記録メディア（ＨＤＤ）上にデータブロックＩＤ２３、
ＩＤ９８、ＩＤ４２４、ＩＤ４３６、ＩＤ５３２、ＩＤ
６００、ＩＤ７５３が記録されている。
【００６０】ディスク記録メディア上に記録されている
データは、一般的に所定単位で管理されている。例え
ば、ビデオデータは１フレーム単位（約１ＭＢｙｔｅ）
のビデオブロック、オーディオデータは約０．６秒分
（３２ｋサンプル）のオーディオブロックとなる。これ
らブロックは、纏めてデータブロックとして扱うことが
できるが、ビデオデータの場合、データフレームと記載
されることもある。
データは、一般的に所定単位で管理されている。例え
ば、ビデオデータは１フレーム単位（約１ＭＢｙｔｅ）
のビデオブロック、オーディオデータは約０．６秒分
（３２ｋサンプル）のオーディオブロックとなる。これ
らブロックは、纏めてデータブロックとして扱うことが
できるが、ビデオデータの場合、データフレームと記載
されることもある。
【００６１】各データブロックには、一意にＩＤ（ブロ
ックＩＤ）が対応し、各ブロックＩＤと、ディスク記録
メディア（ＨＤＤ）上の記録位置情報（アドレス）は、
図６に示されるハッシュ・テーブルＨＴＡＢとしてディ
スク記録メディア上の所定の領域に記録時に格納され
る。
ックＩＤ）が対応し、各ブロックＩＤと、ディスク記録
メディア（ＨＤＤ）上の記録位置情報（アドレス）は、
図６に示されるハッシュ・テーブルＨＴＡＢとしてディ
スク記録メディア上の所定の領域に記録時に格納され
る。
【００６２】ハッシュ・テーブルＨＴＡＢには、ブロッ
クＩＤｊ、そのブロックのエントリアドレスＥＡｄｒ
ｊ、記録長ＬＮｇｊ（いずれもｊ＝１、２、‥、７５
３、‥）が記録されている。このハッシュ・テーブルＨ
ＴＡＢは、リアルタイム性を重視するため再生時にディ
スク記録メディアから主コントロール部μＣのＲＡＭ１
０３に転写されＲＡＭ上に常駐する。
クＩＤｊ、そのブロックのエントリアドレスＥＡｄｒ
ｊ、記録長ＬＮｇｊ（いずれもｊ＝１、２、‥、７５
３、‥）が記録されている。このハッシュ・テーブルＨ
ＴＡＢは、リアルタイム性を重視するため再生時にディ
スク記録メディアから主コントロール部μＣのＲＡＭ１
０３に転写されＲＡＭ上に常駐する。
【００６３】再生されるべきデータストリームＳｔｒ
は、データブロックＩＤ６００、ＩＤ２３、ＩＤ９８、
ＩＤ７５３、ＩＤ４３６、ＩＤ５３２、ＩＤ４２４がこ
の読出順序で読出し再生されるものとする。この再生Ｉ
Ｄの選定と順序は、利用者により系に指示入力され、主
制御手段ＰＲｇ１１によって管理される。主制御手段Ｐ
Ｒｇ１１は、この指示入力に基づきＩＤストリーム・テ
ーブルＳＴＡＢを作成して、ＲＡＭ１０３に暫定記憶す
る。
は、データブロックＩＤ６００、ＩＤ２３、ＩＤ９８、
ＩＤ７５３、ＩＤ４３６、ＩＤ５３２、ＩＤ４２４がこ
の読出順序で読出し再生されるものとする。この再生Ｉ
Ｄの選定と順序は、利用者により系に指示入力され、主
制御手段ＰＲｇ１１によって管理される。主制御手段Ｐ
Ｒｇ１１は、この指示入力に基づきＩＤストリーム・テ
ーブルＳＴＡＢを作成して、ＲＡＭ１０３に暫定記憶す
る。
【００６４】ＩＤストリーム・テーブルＳＴＡＢには、
再生されるデータブロックのＩＤが再生順に配列されて
いる。再生時には、このＩＤストリームの示す順に、ハ
ッシュ・テーブルＨＴＡＢから対応するブロックＩＤが
リファーされ、このブロックに対応するエントリアドレ
スＥＡｄｒｊにエントリして、記録長ＬＮｇｊだけ読出
しがなされる。この読出しが完了すると、ＩＤストリー
ム・テーブルＳＴＡＢに戻って次の再生順のデータブロ
ックが同様に処理される。この結果、複数のデータブロ
ックが順次、ディスク記録メディア上の該当アドレスか
ら時系列で連続して再生され、これにより１本の連続す
る再生ビデオストリームが形成されることになる。これ
は映画など動画像データの再生に適する。
再生されるデータブロックのＩＤが再生順に配列されて
いる。再生時には、このＩＤストリームの示す順に、ハ
ッシュ・テーブルＨＴＡＢから対応するブロックＩＤが
リファーされ、このブロックに対応するエントリアドレ
スＥＡｄｒｊにエントリして、記録長ＬＮｇｊだけ読出
しがなされる。この読出しが完了すると、ＩＤストリー
ム・テーブルＳＴＡＢに戻って次の再生順のデータブロ
ックが同様に処理される。この結果、複数のデータブロ
ックが順次、ディスク記録メディア上の該当アドレスか
ら時系列で連続して再生され、これにより１本の連続す
る再生ビデオストリームが形成されることになる。これ
は映画など動画像データの再生に適する。
【００６５】また、ＩＤストリーム・テーブルＳＴＡＢ
に、データブロック毎にＩＤに加えて当該データブロッ
クの再生開始時刻をタイムコードとして設定する場合も
ある。
に、データブロック毎にＩＤに加えて当該データブロッ
クの再生開始時刻をタイムコードとして設定する場合も
ある。
【００６６】図４に示されるように、主コントロール部
μＣのＲＡＭ１０３には前述したＩＤストリーム・テー
ブルＳＴＡＢと、ハッシュ・テーブルＨＴＡＢが暫定的
に記憶される。
μＣのＲＡＭ１０３には前述したＩＤストリーム・テー
ブルＳＴＡＢと、ハッシュ・テーブルＨＴＡＢが暫定的
に記憶される。
【００６７】このＩＤストリーム・テーブルに基づいて
主コントロール部μＣが、図３に示されるように、該当
するデータブロックの一部分であるデータブロックＩＤ
９８、ＩＤ７５３、ＩＤ４３６を、第３段メモリＭ３か
ら第２段メモリＭ２へ転写する。これにより、第２層Ｌ
ｙ２に属する第２段メモリＭ２には、第３段メモリＭ３
からデータブロックＩＤ９８、ＩＤ７５３、ＩＤ４３６
が転写され、記録される。
主コントロール部μＣが、図３に示されるように、該当
するデータブロックの一部分であるデータブロックＩＤ
９８、ＩＤ７５３、ＩＤ４３６を、第３段メモリＭ３か
ら第２段メモリＭ２へ転写する。これにより、第２層Ｌ
ｙ２に属する第２段メモリＭ２には、第３段メモリＭ３
からデータブロックＩＤ９８、ＩＤ７５３、ＩＤ４３６
が転写され、記録される。
【００６８】さらに、第２段メモリＭ２に記録されたデ
ータブロックのうち、図示されるようにＩＤ７５３およ
びＩＤ４３６の一部分が、サブコントロール部ＤＳＰに
よって第１段メモリＭ１へ転写され、記録される。最上
段である第１段メモリＭ１は半導体のキャッシュメモリ
であるから、そのアクセスタイムは高速であり、遅延の
発生なく再生データストリームＳｔｒを読出し出力する
ことができる。
ータブロックのうち、図示されるようにＩＤ７５３およ
びＩＤ４３６の一部分が、サブコントロール部ＤＳＰに
よって第１段メモリＭ１へ転写され、記録される。最上
段である第１段メモリＭ１は半導体のキャッシュメモリ
であるから、そのアクセスタイムは高速であり、遅延の
発生なく再生データストリームＳｔｒを読出し出力する
ことができる。
【００６９】図中の符号ＩＤｓｔは、画像／音声データ
ブロックＩＤが再生順に配列されたＩＤストリームであ
り、この上をプレイポインタＰＰを移動させることによ
り対応するデータブロックの画像／音声データを出力再
生する。ここでプレイポインタＰＰは、操作に即時的に
反応してＩＤストリームＩＤｓｔ上を前後に動作するポ
インタであり、その通過した位置に対応するデータブロ
ックのビデオデータまたはオーディオデータが外部ポー
トに出力される。図３では、プレイポインタＰＰがＩＤ
ストリームＩＤｓｔ上のブロックＩＤ７５３上にあり、
したがってブロックＩＤ７５３に対応するデータが再生
データストリームＳｔｒとして出力されている。
ブロックＩＤが再生順に配列されたＩＤストリームであ
り、この上をプレイポインタＰＰを移動させることによ
り対応するデータブロックの画像／音声データを出力再
生する。ここでプレイポインタＰＰは、操作に即時的に
反応してＩＤストリームＩＤｓｔ上を前後に動作するポ
インタであり、その通過した位置に対応するデータブロ
ックのビデオデータまたはオーディオデータが外部ポー
トに出力される。図３では、プレイポインタＰＰがＩＤ
ストリームＩＤｓｔ上のブロックＩＤ７５３上にあり、
したがってブロックＩＤ７５３に対応するデータが再生
データストリームＳｔｒとして出力されている。
【００７０】このように、ＩＤストリームＩＤｓｔに登
録されたブロックＩＤに対応する実際の画像／音声デー
タは第３段メモリ（ハードディスク）Ｍ３内に格納され
ているが、再生データストリームＳｔｒを途切れなく出
力するためには、プレイポインタＰＰが到達する以前
に、該当ＩＤのビデオデータまたはオーディオデータを
最上段である第１段メモリＭ１に用意しておくよう、メ
モリ管理がなされる必要がある。
録されたブロックＩＤに対応する実際の画像／音声デー
タは第３段メモリ（ハードディスク）Ｍ３内に格納され
ているが、再生データストリームＳｔｒを途切れなく出
力するためには、プレイポインタＰＰが到達する以前
に、該当ＩＤのビデオデータまたはオーディオデータを
最上段である第１段メモリＭ１に用意しておくよう、メ
モリ管理がなされる必要がある。
【００７１】このメモリ管理動作の原則は「下段のメモ
リ上のデータは、上段のメモリ上ののデータをストリー
ム上包含する関係」を保つことである。つまり第１段メ
モリＭ１には常にプレイポインタＰＰを包含するように
データが用意され、さらに第２段メモリＭ２には常に第
１段メモリＭ１に用意されるデータを包含するデータを
用意するようにする。このシステムでは、第３段メモリ
Ｍ３であるハードディスクが最終の記憶領域となり、こ
こに全てのデータが格納されているため、同様に第２段
メモリＭ２で用意したデータが第３段メモリＭ３上のデ
ータに包含されている関係が成立する。
リ上のデータは、上段のメモリ上ののデータをストリー
ム上包含する関係」を保つことである。つまり第１段メ
モリＭ１には常にプレイポインタＰＰを包含するように
データが用意され、さらに第２段メモリＭ２には常に第
１段メモリＭ１に用意されるデータを包含するデータを
用意するようにする。このシステムでは、第３段メモリ
Ｍ３であるハードディスクが最終の記憶領域となり、こ
こに全てのデータが格納されているため、同様に第２段
メモリＭ２で用意したデータが第３段メモリＭ３上のデ
ータに包含されている関係が成立する。
【００７２】上記のメモリ管理は、いずれもＣＰＵ１０
１によって読み取り及び実行可能なプログラムとしてＲ
ＯＭ１０２に格納された、主制御手段ＰＲｇ１１、ポイ
ンタ第２制御手段ＰＲｇ１２、メモリ転送第２制御手段
Ｐｒｇ１３と、いずれもプロセッサ１５１によって読み
取り及び実行可能なプログラムとしてＲＯＭ１５４に格
納された、ポインタ第１制御手段ＰＲｇ１、メモリ転送
第１制御手段Ｐｒｇ２、データ出力手段ＰＲｇ３、コン
トロール手段ＰＲｇ４によって為される。なお、これら
各手段の動作は後述される。
１によって読み取り及び実行可能なプログラムとしてＲ
ＯＭ１０２に格納された、主制御手段ＰＲｇ１１、ポイ
ンタ第２制御手段ＰＲｇ１２、メモリ転送第２制御手段
Ｐｒｇ１３と、いずれもプロセッサ１５１によって読み
取り及び実行可能なプログラムとしてＲＯＭ１５４に格
納された、ポインタ第１制御手段ＰＲｇ１、メモリ転送
第１制御手段Ｐｒｇ２、データ出力手段ＰＲｇ３、コン
トロール手段ＰＲｇ４によって為される。なお、これら
各手段の動作は後述される。
【００７３】図７は、本発明に係るデータ再生方法の一
実施形態の説明図である。図８は、図７に示すデータ再
生方法の順方向更新動作および逆方向更新動作の処理構
造の説明図である。さらに図９〜図１６は、図８に示す
データ再生方法の順方向更新動作の各過程図である。
実施形態の説明図である。図８は、図７に示すデータ再
生方法の順方向更新動作および逆方向更新動作の処理構
造の説明図である。さらに図９〜図１６は、図８に示す
データ再生方法の順方向更新動作の各過程図である。
【００７４】以下、図７に基づきデータ再生方法を説明
するが、適宜、前記図１を引用する。図７中で、データ
ストリームＳｔｒのうち、第１フロントポインタｆｐ１
と第１リアポインタｒｐ１間の範囲は、前記図１の第１
段メモリＭ１にマッピングされた領域に相当する。プレ
イポインタＰＰは、常にこの領域内におかれる。第１フ
ロントポインタｆｐ１と第１リアポインタｒｐ１のそれ
ぞれの内側方向に、順方向駆動領域Ｆｔａ１と逆方向駆
動領域Ｂｔａ１が設定されている。
するが、適宜、前記図１を引用する。図７中で、データ
ストリームＳｔｒのうち、第１フロントポインタｆｐ１
と第１リアポインタｒｐ１間の範囲は、前記図１の第１
段メモリＭ１にマッピングされた領域に相当する。プレ
イポインタＰＰは、常にこの領域内におかれる。第１フ
ロントポインタｆｐ１と第１リアポインタｒｐ１のそれ
ぞれの内側方向に、順方向駆動領域Ｆｔａ１と逆方向駆
動領域Ｂｔａ１が設定されている。
【００７５】また第２フロントポインタｆｐ２と第２リ
アポインタｒｐ２間の範囲は、前記図１の第２段メモリ
Ｍ２にマッピングされた領域に相当する。前述のよう
に、この領域は上記の第１段メモリＭ１にマッピングさ
れた領域を包含する。したがって前記第１フロントポイ
ンタｆｐ１と第１リアポインタｒｐ１は、常にこの領域
内にあるよう管理される。
アポインタｒｐ２間の範囲は、前記図１の第２段メモリ
Ｍ２にマッピングされた領域に相当する。前述のよう
に、この領域は上記の第１段メモリＭ１にマッピングさ
れた領域を包含する。したがって前記第１フロントポイ
ンタｆｐ１と第１リアポインタｒｐ１は、常にこの領域
内にあるよう管理される。
【００７６】さらに第２フロントポインタｆｐ２と第２
リアポインタｒｐ２のそれぞれの内側方向に、順方向駆
動領域Ｆｔａ２と逆方向駆動領域Ｂｔａ２が設定されて
いる。順方向駆動領域Ｆｔａ２と逆方向駆動領域Ｂｔａ
２は、夫々前記順方向駆動領域Ｆｔａ１と逆方向駆動領
域Ｂｔａ１よりも広く設定される。
リアポインタｒｐ２のそれぞれの内側方向に、順方向駆
動領域Ｆｔａ２と逆方向駆動領域Ｂｔａ２が設定されて
いる。順方向駆動領域Ｆｔａ２と逆方向駆動領域Ｂｔａ
２は、夫々前記順方向駆動領域Ｆｔａ１と逆方向駆動領
域Ｂｔａ１よりも広く設定される。
【００７７】再生の進行につれて、プレイポインタＰＰ
は第１フロントポインタｆｐ１の方向へ移動し、順方向
駆動領域Ｆｔａ１に至ると、第１段メモリＭ１にマッピ
ングされたデータは順方向に更新され、第１フロントポ
インタｆｐ１と第１リアポインタｒｐ１の位置が順方向
に更新される。これにより、順方向駆動領域Ｆｔａ１と
逆方向駆動領域Ｂｔａ１も更新される。これら第１段メ
モリＭ１のマッピング内容とポインタと駆動領域の更新
は、割り当てられたプロセスｐｒ１によって管理され
る。
は第１フロントポインタｆｐ１の方向へ移動し、順方向
駆動領域Ｆｔａ１に至ると、第１段メモリＭ１にマッピ
ングされたデータは順方向に更新され、第１フロントポ
インタｆｐ１と第１リアポインタｒｐ１の位置が順方向
に更新される。これにより、順方向駆動領域Ｆｔａ１と
逆方向駆動領域Ｂｔａ１も更新される。これら第１段メ
モリＭ１のマッピング内容とポインタと駆動領域の更新
は、割り当てられたプロセスｐｒ１によって管理され
る。
【００７８】ここで第１段メモリＭ１のマッピング内容
の更新は、第２段メモリＭ２を形成するバッファメモリ
から第１段メモリＭ１を形成するバッファメモリへの転
写であり、転写量はビデオの場合はフレーム単位であ
り、オーディオの場合はサンプル単位（ｗоｒｄ）であ
る。
の更新は、第２段メモリＭ２を形成するバッファメモリ
から第１段メモリＭ１を形成するバッファメモリへの転
写であり、転写量はビデオの場合はフレーム単位であ
り、オーディオの場合はサンプル単位（ｗоｒｄ）であ
る。
【００７９】一方、更新された第１フロントポインタｆ
ｐ１が第２段メモリＭ２の順方向駆動領域Ｆｔａ２に至
ると、第２段メモリＭ２にマッピングされたデータは順
方向に更新され、第２フロントポインタｆｐ２と第２リ
アポインタｒｐ２の位置が順方向に更新される。これに
より、順方向駆動領域Ｆｔａ２と逆方向駆動領域Ｂｔａ
２も更新される。これら第２段メモリＭ２のマッピング
内容とポインタと駆動領域の更新は、割り当てられたプ
ロセスｐｒ２によって管理される。
ｐ１が第２段メモリＭ２の順方向駆動領域Ｆｔａ２に至
ると、第２段メモリＭ２にマッピングされたデータは順
方向に更新され、第２フロントポインタｆｐ２と第２リ
アポインタｒｐ２の位置が順方向に更新される。これに
より、順方向駆動領域Ｆｔａ２と逆方向駆動領域Ｂｔａ
２も更新される。これら第２段メモリＭ２のマッピング
内容とポインタと駆動領域の更新は、割り当てられたプ
ロセスｐｒ２によって管理される。
【００８０】ここで第２段メモリＭ２のマッピング内容
の更新は、磁気ディスク等の記録メディアから第２段メ
モリＭ２を形成するバッファメモリへの転写であり、転
写量はシステムがハードディスクを管理するページサイ
ズ（Ｂｌоｃｋ）に量子化されている。
の更新は、磁気ディスク等の記録メディアから第２段メ
モリＭ２を形成するバッファメモリへの転写であり、転
写量はシステムがハードディスクを管理するページサイ
ズ（Ｂｌоｃｋ）に量子化されている。
【００８１】プロセスｐｒ１、ｐｒ２はそれぞれが独立
して動作するが、両プロセスは共通した単純な原理で動
作する。すなわち、これらのプロセスは、内側にある第
１フロントポインタｆｐ１と第１リアポインタｒｐ１間
の範囲が、外側にある第２フロントポインタｆｐ２と第
２リアポインタｒｐ２間の範囲を飛ぴ出さないように包
含するよう管理する。
して動作するが、両プロセスは共通した単純な原理で動
作する。すなわち、これらのプロセスは、内側にある第
１フロントポインタｆｐ１と第１リアポインタｒｐ１間
の範囲が、外側にある第２フロントポインタｆｐ２と第
２リアポインタｒｐ２間の範囲を飛ぴ出さないように包
含するよう管理する。
【００８２】プロセスｐｒ１は、両端の第１フロントポ
インタｆｐ１と第１リアポインタｒｐ１を移動させ、プ
ロセスｐｒ２は、両端の第２フロントポインタｆｐ２と
第２リアポインタｒｐ２を移動させる。ここでそれぞれ
のフロントポインタｆｐを前方（順方向）に移動させる
ことは、新領域の確保及び転写を意味し、後方（逆方
向）へ移動させることは旧領域の解放を意味する。
インタｆｐ１と第１リアポインタｒｐ１を移動させ、プ
ロセスｐｒ２は、両端の第２フロントポインタｆｐ２と
第２リアポインタｒｐ２を移動させる。ここでそれぞれ
のフロントポインタｆｐを前方（順方向）に移動させる
ことは、新領域の確保及び転写を意味し、後方（逆方
向）へ移動させることは旧領域の解放を意味する。
【００８３】また逆に、リアポインタｒｐを前方に移動
させることは、旧領域の解放を意味し、後方へ移動させ
ることは新領域の確保及び転写を意味する。そして、こ
れらプロセスの共通した動作原理は、「内側のポインタ
が近付けば自分のポインタを遠ざけ、逆に内側のポイン
タが遠ざかれば、自分のボインタを近付ける」ことであ
る。
させることは、旧領域の解放を意味し、後方へ移動させ
ることは新領域の確保及び転写を意味する。そして、こ
れらプロセスの共通した動作原理は、「内側のポインタ
が近付けば自分のポインタを遠ざけ、逆に内側のポイン
タが遠ざかれば、自分のボインタを近付ける」ことであ
る。
【００８４】上記のようにして順方向更新動作がなさ
れ、その骨子は図８に示されるように、第１プロセスｐ
ｒ１がフロントポインタｆｐ１、リアポインタｒｐ１を
前方へずらし、新位置情報を第２プロセスｐｒ２へ通知
することにより実行される。一方、逆方向更新動作も同
様に、フロントポインタｆｐ１、リアポインタｒｐ１を
後方へずらし、新位置情報を第２プロセスｐｒ２へ通知
されることにより実行される。
れ、その骨子は図８に示されるように、第１プロセスｐ
ｒ１がフロントポインタｆｐ１、リアポインタｒｐ１を
前方へずらし、新位置情報を第２プロセスｐｒ２へ通知
することにより実行される。一方、逆方向更新動作も同
様に、フロントポインタｆｐ１、リアポインタｒｐ１を
後方へずらし、新位置情報を第２プロセスｐｒ２へ通知
されることにより実行される。
【００８５】前記において、ポインタの管理はデータ数
基準によるものと、時間差基準によるものとの二種類の
構成が可能である。データ数基準は、例えば各段メモリ
に記録されたデータ中で、読出順序が最後のデータと、
現在出力中のデータとの間に存在するデータ数を点検
し、このデータ数に基づき管理する。
基準によるものと、時間差基準によるものとの二種類の
構成が可能である。データ数基準は、例えば各段メモリ
に記録されたデータ中で、読出順序が最後のデータと、
現在出力中のデータとの間に存在するデータ数を点検
し、このデータ数に基づき管理する。
【００８６】一方、時間差基準は、例えば各段メモリに
記録されたデータ中で、読出順序が最後のデータの予定
読出時刻と、途中のデータを読出再生中の現在時刻との
時間差を演算し、この時間差に基づき管理する。本発明
においてはいずれの基準構成も適用可能である。
記録されたデータ中で、読出順序が最後のデータの予定
読出時刻と、途中のデータを読出再生中の現在時刻との
時間差を演算し、この時間差に基づき管理する。本発明
においてはいずれの基準構成も適用可能である。
【００８７】図２に戻り、各手段の動作を説明する。メ
モリ転送第１制御手段ＰＲｇ２は、第２段メモリＭ２か
ら第１段メモリＭ１への転送管理と、第１段メモリＭ１
の第１フロントポインタｆｐ１と第１リアポインタｒｐ
１間のデータのマッピングを実行する。
モリ転送第１制御手段ＰＲｇ２は、第２段メモリＭ２か
ら第１段メモリＭ１への転送管理と、第１段メモリＭ１
の第１フロントポインタｆｐ１と第１リアポインタｒｐ
１間のデータのマッピングを実行する。
【００８８】コントロール手段ＰＲｇ４は、プレイポイ
ンタＰＰの位置を管理し、プレイポインタＰＰを常に第
１フロントポインタｆｐ１と第１リアポインタｒｐ１間
の領域内におくよう制御する。さらに主制御手段ＰＲｇ
１１と、制御上必要な情報の授受を行う。
ンタＰＰの位置を管理し、プレイポインタＰＰを常に第
１フロントポインタｆｐ１と第１リアポインタｒｐ１間
の領域内におくよう制御する。さらに主制御手段ＰＲｇ
１１と、制御上必要な情報の授受を行う。
【００８９】ポインタ第１制御手段ＰＲｇ１は、第１フ
ロントポインタｆｐ１と第１リアポインタｒｐ１のそれ
ぞれの内側方向に、順方向駆動領域Ｆｔａ１と逆方向駆
動領域Ｂｔａ１を設定し、またこれらを更新する。さら
にポインタ第１制御手段ＰＲｇ１は、データ数基準の構
成の場合、最上段メモリに記録されたデータ中で、読出
順序が最後のデータと、現在出力中のデータとの間に存
在するデータ数を点検して第１データ数とし、プレイポ
インタＰＰが第１フロントポインタｆｐ１の方向へ移動
し、順方向駆動領域Ｆｔａ１に至った結果、第１データ
数が所定の下限データ数に等しいか又は少なくなると、
下段側メモリへ読出順序が更に後のデータの転写要求を
行う。
ロントポインタｆｐ１と第１リアポインタｒｐ１のそれ
ぞれの内側方向に、順方向駆動領域Ｆｔａ１と逆方向駆
動領域Ｂｔａ１を設定し、またこれらを更新する。さら
にポインタ第１制御手段ＰＲｇ１は、データ数基準の構
成の場合、最上段メモリに記録されたデータ中で、読出
順序が最後のデータと、現在出力中のデータとの間に存
在するデータ数を点検して第１データ数とし、プレイポ
インタＰＰが第１フロントポインタｆｐ１の方向へ移動
し、順方向駆動領域Ｆｔａ１に至った結果、第１データ
数が所定の下限データ数に等しいか又は少なくなると、
下段側メモリへ読出順序が更に後のデータの転写要求を
行う。
【００９０】また、ポインタ第１制御手段ＰＲｇ１が、
時間差基準の構成の場合、最上段メモリに記録されたデ
ータ中で、読出順序が最後のデータの予定読出時刻と、
途中のデータを読出再生中の現在時刻との時間差を第１
時間差として演算し、プレイポインタＰＰが第１フロン
トポインタｆｐ１の方向へ移動し、順方向駆動領域Ｆｔ
ａ１に至った結果、第１時間差が所定の下限時間差に等
しいか又は短かくなると、下段側メモリへ読出順序が更
に後のデータの転写要求を行う。
時間差基準の構成の場合、最上段メモリに記録されたデ
ータ中で、読出順序が最後のデータの予定読出時刻と、
途中のデータを読出再生中の現在時刻との時間差を第１
時間差として演算し、プレイポインタＰＰが第１フロン
トポインタｆｐ１の方向へ移動し、順方向駆動領域Ｆｔ
ａ１に至った結果、第１時間差が所定の下限時間差に等
しいか又は短かくなると、下段側メモリへ読出順序が更
に後のデータの転写要求を行う。
【００９１】データ出力手段ＰＲｇ３は、最上段メモリ
である第１段メモリＭ１から所定の読出順序に従いデー
タを出力する。
である第１段メモリＭ１から所定の読出順序に従いデー
タを出力する。
【００９２】メモリ転送第２制御手段ＰＲｇ１３は、デ
ータストレージ装置ＤＳのディスクコントローラＤｃｎ
ｔへ制御信号を送付することによる第３段メモリＭ３か
ら第２段メモリＭ２への転送管理と、第２段メモリＭ２
の第２フロントポインタｆｐ２と第２リアポインタｒｐ
２間のデータのマッピングと、第２段メモリＭ２に記録
されたデータ中の少なくとも部分集合の、第１段メモリ
Ｍ１への転写管理を実行する。
ータストレージ装置ＤＳのディスクコントローラＤｃｎ
ｔへ制御信号を送付することによる第３段メモリＭ３か
ら第２段メモリＭ２への転送管理と、第２段メモリＭ２
の第２フロントポインタｆｐ２と第２リアポインタｒｐ
２間のデータのマッピングと、第２段メモリＭ２に記録
されたデータ中の少なくとも部分集合の、第１段メモリ
Ｍ１への転写管理を実行する。
【００９３】主制御手段ＰＲｇ１１は、第１フロントポ
インタｆｐ１と第１リアポインタｒｐ１を常に第２フロ
ントポインタｆｐ２と第２リアポインタｒｐ２間の領域
内におくよう制御する。さらにコントロール手段ＰＲｇ
４と、制御上必要な情報の授受を行う。
インタｆｐ１と第１リアポインタｒｐ１を常に第２フロ
ントポインタｆｐ２と第２リアポインタｒｐ２間の領域
内におくよう制御する。さらにコントロール手段ＰＲｇ
４と、制御上必要な情報の授受を行う。
【００９４】ポインタ第２制御手段ＰＲｇ１２は、第２
フロントポインタｆｐ２と第２リアポインタｒｐ２のそ
れぞれの内側方向に、順方向駆動領域Ｆｔａ２と逆方向
駆動領域Ｂｔａ２を設定し、またこれらを更新する。さ
らにポインタ第２制御手段ＰＲｇ１２がデータ数基準の
場合、上段側メモリおよび下段側メモリが存在する場合
に、上段側のメモリへ転写したデータ中の読出順序が最
後のデータと、現在当該メモリに記録されているデータ
中で読出順序が最後のデータとの間のデータ数を点検し
て第２データ数とし、第１フロントポインタｆｐ１が移
動して順方向駆動領域Ｆｔａ２に至って、第２データ数
が所与の最低データ数に等しいか又は少なくなると、さ
らに下段側のメモリへ読出順序が更に後のデータの転写
要求を行う。
フロントポインタｆｐ２と第２リアポインタｒｐ２のそ
れぞれの内側方向に、順方向駆動領域Ｆｔａ２と逆方向
駆動領域Ｂｔａ２を設定し、またこれらを更新する。さ
らにポインタ第２制御手段ＰＲｇ１２がデータ数基準の
場合、上段側メモリおよび下段側メモリが存在する場合
に、上段側のメモリへ転写したデータ中の読出順序が最
後のデータと、現在当該メモリに記録されているデータ
中で読出順序が最後のデータとの間のデータ数を点検し
て第２データ数とし、第１フロントポインタｆｐ１が移
動して順方向駆動領域Ｆｔａ２に至って、第２データ数
が所与の最低データ数に等しいか又は少なくなると、さ
らに下段側のメモリへ読出順序が更に後のデータの転写
要求を行う。
【００９５】あるいはポインタ第２制御手段ＰＲｇ１２
が時間差基準の場合、上段側メモリおよび下段側メモリ
が存在する場合に上段側のメモリへ転写したデータ中の
読出順序が最後のデータの予定読出時刻と、現在当該メ
モリに記録されているデータ中で読出順序が最後のデー
タの予定読出時刻との時間差を演算して第２時間差と
し、第１フロントポインタｆｐ１が移動して順方向駆動
領域Ｆｔａ２に至って、演算された第２時間差が所与の
最低時間差に等しいか又は短かくなると、さらに下段側
のメモリへ読出順序が更に後のデータの転写要求を行
う。
が時間差基準の場合、上段側メモリおよび下段側メモリ
が存在する場合に上段側のメモリへ転写したデータ中の
読出順序が最後のデータの予定読出時刻と、現在当該メ
モリに記録されているデータ中で読出順序が最後のデー
タの予定読出時刻との時間差を演算して第２時間差と
し、第１フロントポインタｆｐ１が移動して順方向駆動
領域Ｆｔａ２に至って、演算された第２時間差が所与の
最低時間差に等しいか又は短かくなると、さらに下段側
のメモリへ読出順序が更に後のデータの転写要求を行
う。
【００９６】以下、図９〜図１６に基づいて、図８に示
すデータ再生方法の順方向更新動作の各過程を説明す
る。図９〜図１２は、第１プロセスｐｒ１の動作過程で
あり、また図１３〜図１６は、第２プロセスｐｒ２の動
作過程である。
すデータ再生方法の順方向更新動作の各過程を説明す
る。図９〜図１２は、第１プロセスｐｒ１の動作過程で
あり、また図１３〜図１６は、第２プロセスｐｒ２の動
作過程である。
【００９７】図９において、第１段メモリＭ１上の第１
プロセスｐｒ１は、その範囲内のポインタとして、プレ
イポインタＰＰを保持する。プレイポインタＰＰは再生
の進行につれ移動して、順方向駆動領域Ｆｔａ１へ至る
が、この検出はＤＳＰによって為され、割り込みで通知
される。
プロセスｐｒ１は、その範囲内のポインタとして、プレ
イポインタＰＰを保持する。プレイポインタＰＰは再生
の進行につれ移動して、順方向駆動領域Ｆｔａ１へ至る
が、この検出はＤＳＰによって為され、割り込みで通知
される。
【００９８】図１０に示されるように、プレイポインタ
ＰＰが順方向駆動領域Ｆｔａ１へ至ると、図１１中で点
線で示されるように、順方向へ移動させた暫定第１プロ
セスＴｐｒ１が設定され、これに伴い第１フロントポイ
ンタｆｐ１と第１リアポインタｒｐ１も順方向へ移動し
て、それぞれ暫定第１フロントポインタＴｆｐ１と暫定
第１リアポインタＴｒｐ１が設定される。
ＰＰが順方向駆動領域Ｆｔａ１へ至ると、図１１中で点
線で示されるように、順方向へ移動させた暫定第１プロ
セスＴｐｒ１が設定され、これに伴い第１フロントポイ
ンタｆｐ１と第１リアポインタｒｐ１も順方向へ移動し
て、それぞれ暫定第１フロントポインタＴｆｐ１と暫定
第１リアポインタＴｒｐ１が設定される。
【００９９】暫定第１フロントポインタＴｆｐ１と現行
の第１フロントポインタｆｐ１との間のデータは、現行
の第１段メモリＭ１上には存在しないから、第２段メモ
リＭ２から、この間のデータが転写される。この転写に
ともない、現行の第１リアポインタｒｐ１と暫定第１リ
アポインタＴｒｐ１の間のデータが解放・廃棄される。
ここで第１段メモリＭ１がリングバッファ構造である場
合は、前方部分への転写により後方部分の解放が自動的
になされる。これにより、第１段メモリＭ１上のデータ
マッピングが更新される。
の第１フロントポインタｆｐ１との間のデータは、現行
の第１段メモリＭ１上には存在しないから、第２段メモ
リＭ２から、この間のデータが転写される。この転写に
ともない、現行の第１リアポインタｒｐ１と暫定第１リ
アポインタＴｒｐ１の間のデータが解放・廃棄される。
ここで第１段メモリＭ１がリングバッファ構造である場
合は、前方部分への転写により後方部分の解放が自動的
になされる。これにより、第１段メモリＭ１上のデータ
マッピングが更新される。
【０１００】上記のように更新された結果、図１２に示
されるように、新第１フロントポインタｆｐ１’と、新
第１リアポインタｒｐ１’と、新第１プロセスｐｒ１’
に変更され、また駆動領域も更新されて順方向新駆動領
域Ｆｔａ１’、逆方向新駆動領域Ｂｔａ１’となる。こ
れにより、プレイポインタＰＰと新第１フロントポイン
タｆｐ１’との距離が増大し、プレイポインタＰＰは支
障なく移動を続行でき、よって再生データストリームＳ
ｔｒが途切れることがない。
されるように、新第１フロントポインタｆｐ１’と、新
第１リアポインタｒｐ１’と、新第１プロセスｐｒ１’
に変更され、また駆動領域も更新されて順方向新駆動領
域Ｆｔａ１’、逆方向新駆動領域Ｂｔａ１’となる。こ
れにより、プレイポインタＰＰと新第１フロントポイン
タｆｐ１’との距離が増大し、プレイポインタＰＰは支
障なく移動を続行でき、よって再生データストリームＳ
ｔｒが途切れることがない。
【０１０１】つぎに図１３において、第２段メモリＭ２
上の第２プロセスｐｒ２は、その範囲内のポインタとし
て第１フロントポインタｆｐ１と第１リアポインタｒｐ
１を保持する。第１フロントポインタｆｐ１と第１リア
ポインタｒｐ１は、前記のように更新されるから、更新
の度に移動する。やがて図１４に示されるように、新第
１フロントポインタｆｐ１’が順方向駆動領域Ｆｔａ２
へ至る。
上の第２プロセスｐｒ２は、その範囲内のポインタとし
て第１フロントポインタｆｐ１と第１リアポインタｒｐ
１を保持する。第１フロントポインタｆｐ１と第１リア
ポインタｒｐ１は、前記のように更新されるから、更新
の度に移動する。やがて図１４に示されるように、新第
１フロントポインタｆｐ１’が順方向駆動領域Ｆｔａ２
へ至る。
【０１０２】新第１フロントポインタｆｐ１’が順方向
駆動領域Ｆｔａ２へ至ると、図１５中で点線で示される
ように、順方向へ移動させた暫定第２プロセスＴｐｒ２
が設定され、これに伴い第２フロントポインタｆｐ２と
第２リアポインタｒｐ２も順方向へ移動して、それぞれ
暫定第２フロントポインタＴｆｐ２と暫定第２リアポイ
ンタＴｒｐ２が設定される。
駆動領域Ｆｔａ２へ至ると、図１５中で点線で示される
ように、順方向へ移動させた暫定第２プロセスＴｐｒ２
が設定され、これに伴い第２フロントポインタｆｐ２と
第２リアポインタｒｐ２も順方向へ移動して、それぞれ
暫定第２フロントポインタＴｆｐ２と暫定第２リアポイ
ンタＴｒｐ２が設定される。
【０１０３】暫定第２フロントポインタＴｆｐ２と現行
の第２フロントポインタｆｐ２との間のデータは、現行
の第２段メモリＭ２上には存在しないから、第３段メモ
リＭ３から、この間のデータが転写される。この転写に
ともない、現行の第２リアポインタｒｐ２と暫定第２リ
アポインタＴｒｐ２の間のデータが解放・廃棄される。
これにより、第２段メモリＭ２上のデータマッピングが
更新される。
の第２フロントポインタｆｐ２との間のデータは、現行
の第２段メモリＭ２上には存在しないから、第３段メモ
リＭ３から、この間のデータが転写される。この転写に
ともない、現行の第２リアポインタｒｐ２と暫定第２リ
アポインタＴｒｐ２の間のデータが解放・廃棄される。
これにより、第２段メモリＭ２上のデータマッピングが
更新される。
【０１０４】上記のように更新された結果、図１６に示
されるように、新第２フロントポインタｆｐ２’と、新
第２リアポインタｒｐ２’と、新第２プロセスｐｒ２’
に変更され、また駆動領域も更新されて順方向新駆動領
域Ｆｔａ２’、逆方向新駆動領域Ｂｔａ２’となる。こ
れにより、新第１フロントポインタｆｐ１’と新第２フ
ロントポインタｆｐ２’との距離が増大し、第２段メモ
リＭ２から第１段メモリＭ１への転写が支障なく続行可
能になる。よって第１段メモリＭ１からの再生データス
トリームＳｔｒの出力が途切れることがない。
されるように、新第２フロントポインタｆｐ２’と、新
第２リアポインタｒｐ２’と、新第２プロセスｐｒ２’
に変更され、また駆動領域も更新されて順方向新駆動領
域Ｆｔａ２’、逆方向新駆動領域Ｂｔａ２’となる。こ
れにより、新第１フロントポインタｆｐ１’と新第２フ
ロントポインタｆｐ２’との距離が増大し、第２段メモ
リＭ２から第１段メモリＭ１への転写が支障なく続行可
能になる。よって第１段メモリＭ１からの再生データス
トリームＳｔｒの出力が途切れることがない。
【０１０５】図１７は第１プロセスｐｒ１の順方向更新
動作のフローチャートであり、図１８は、第２プロセス
ｐｒ２の順方向更新動作のフローチャートである。以
下、両図に基づき動作を説明する。
動作のフローチャートであり、図１８は、第２プロセス
ｐｒ２の順方向更新動作のフローチャートである。以
下、両図に基づき動作を説明する。
【０１０６】第１プロセスｐｒ１の順方向更新動作で
は、第１段メモリＭ１から１フレームを再生データスト
リームＳｔｒとして送出する（ステップＳ１）。ついで
プレイポインタＰＰが１フレーム移動される（ステップ
Ｓ２）。
は、第１段メモリＭ１から１フレームを再生データスト
リームＳｔｒとして送出する（ステップＳ１）。ついで
プレイポインタＰＰが１フレーム移動される（ステップ
Ｓ２）。
【０１０７】ここでプレイポインタＰＰが順方向駆動領
域Ｆｔａ１へ達したかを点検し（ステップＳ３）、達し
ていれば第１フロントポインタｆｐ１を移設して暫定第
１フロントポインタＴｆｐ１とする（ステップＳ４）。
また第１リアポインタｒｐ１を移設して、暫定第１リア
ポインタＴｒｐ１とする（ステップＳ５）。
域Ｆｔａ１へ達したかを点検し（ステップＳ３）、達し
ていれば第１フロントポインタｆｐ１を移設して暫定第
１フロントポインタＴｆｐ１とする（ステップＳ４）。
また第１リアポインタｒｐ１を移設して、暫定第１リア
ポインタＴｒｐ１とする（ステップＳ５）。
【０１０８】つぎに、第１プロセスｐｒ１を暫定第１プ
ロセスＴｐｒ１とする（ステップＳ６）。ついで第２段
メモリＭ２から第１段メモリＭ１へ、暫定第１フロント
ポインタＴｆｐ１と第１フロントポインタｆｐ１の差分
ブロックの転送を受ける（ステップＳ７）。
ロセスＴｐｒ１とする（ステップＳ６）。ついで第２段
メモリＭ２から第１段メモリＭ１へ、暫定第１フロント
ポインタＴｆｐ１と第１フロントポインタｆｐ１の差分
ブロックの転送を受ける（ステップＳ７）。
【０１０９】暫定第１フロントポインタＴｆｐ１、暫定
第１リアポインタＴｒｐ１を夫々、新第１フロントポイ
ンタｆｐ１’、新第１リアポインタｒｐ１’に設定し、
さらに暫定第１プロセスＴｐｒ１を新第１プロセスｐｒ
１’に設定する（ステップＳ８）。
第１リアポインタＴｒｐ１を夫々、新第１フロントポイ
ンタｆｐ１’、新第１リアポインタｒｐ１’に設定し、
さらに暫定第１プロセスＴｐｒ１を新第１プロセスｐｒ
１’に設定する（ステップＳ８）。
【０１１０】順方向駆動領域と逆方向駆動領域を夫々、
更新してＦｔａ１’、Ｂｔａ１’とする（ステップＳ
９）。さらに新第１フロントポインタｆｐ１’と、新第
１リアポインタｒｐ１’の情報を第２プロセスｐｒ２へ
送付する（ステップＳ１０）。
更新してＦｔａ１’、Ｂｔａ１’とする（ステップＳ
９）。さらに新第１フロントポインタｆｐ１’と、新第
１リアポインタｒｐ１’の情報を第２プロセスｐｒ２へ
送付する（ステップＳ１０）。
【０１１１】第２プロセスｐｒ２の順方向更新動作は、
更新された新第１フロントポインタｆｐ１’、新第１リ
アポインタｒｐ１’を受理したかを点検し（ステップＳ
２１）、受理を確認すると、ついで新第１フロントポイ
ンタｆｐ１’が順方向駆動領域Ｆｔａ２へ達したかの点
検がなされる（ステップＳ２２）。
更新された新第１フロントポインタｆｐ１’、新第１リ
アポインタｒｐ１’を受理したかを点検し（ステップＳ
２１）、受理を確認すると、ついで新第１フロントポイ
ンタｆｐ１’が順方向駆動領域Ｆｔａ２へ達したかの点
検がなされる（ステップＳ２２）。
【０１１２】新第１フロントポインタｆｐ１’が順方向
駆動領域Ｆｔａ２へ達すると、第２フロントポインタｆ
ｐ２を移設して暫定第２フロントポインタＴｆｐ２と
し、また第２リアポインタｒｐ２を移設して暫定第２リ
アポインタＴｒｐ２とする（ステップＳ２３）。
駆動領域Ｆｔａ２へ達すると、第２フロントポインタｆ
ｐ２を移設して暫定第２フロントポインタＴｆｐ２と
し、また第２リアポインタｒｐ２を移設して暫定第２リ
アポインタＴｒｐ２とする（ステップＳ２３）。
【０１１３】つぎに、第３段メモリＭ３のディスク記録
メディアから第２段メモリＭ２へ、暫定第２フロントポ
インタＴｆｐ２と第２フロントポインタｆｐ２との差分
ブロック分を転送する（ステップＳ２４）。
メディアから第２段メモリＭ２へ、暫定第２フロントポ
インタＴｆｐ２と第２フロントポインタｆｐ２との差分
ブロック分を転送する（ステップＳ２４）。
【０１１４】暫定第２フロントポインタＴｆｐ２、暫定
第２リアポインタＴｒｐ２を夫々、新第２フロントポイ
ンタｆｐ２’、新第２リアポインタｒｐ２’に設定し、
さらに暫定第２プロセスＴｐｒ２を新第２プロセスｐｒ
２’に設定する（ステップＳ２５）。そして順方向駆動
領域と逆方向駆動領域を夫々、更新してＦｔａ２’、Ｂ
ｔａ２’とする（ステップＳ２６）。
第２リアポインタＴｒｐ２を夫々、新第２フロントポイ
ンタｆｐ２’、新第２リアポインタｒｐ２’に設定し、
さらに暫定第２プロセスＴｐｒ２を新第２プロセスｐｒ
２’に設定する（ステップＳ２５）。そして順方向駆動
領域と逆方向駆動領域を夫々、更新してＦｔａ２’、Ｂ
ｔａ２’とする（ステップＳ２６）。
【０１１５】図１９は、順方向更新動作および逆方向更
新動作のフローチャートである。通知入力の発生が確認
されると（ステップＳ３１）、プロセスｐｒ１からの位
置通知が第１フロントポインタｆｐ１か、または第１リ
アポインタｒｐ１であるかが確認され（ステップＳ３
２）、第１フロントポインタｆｐ１の通知であれば順方
向移動となる。ついで第１フロントポインタｆｐ１〜第
２フロントポインタｆｐ２の距離が閾値内であるかが点
検され（ステップＳ３３）、閾値内であれば第１フロン
トポインタｆｐ１が第２フロントポインタｆｐ２へ近付
いているから、第２フロントポインタｆｐ２を１ブロッ
ク前方へ移動して位置を更新する（ステップＳ３４）。
新動作のフローチャートである。通知入力の発生が確認
されると（ステップＳ３１）、プロセスｐｒ１からの位
置通知が第１フロントポインタｆｐ１か、または第１リ
アポインタｒｐ１であるかが確認され（ステップＳ３
２）、第１フロントポインタｆｐ１の通知であれば順方
向移動となる。ついで第１フロントポインタｆｐ１〜第
２フロントポインタｆｐ２の距離が閾値内であるかが点
検され（ステップＳ３３）、閾値内であれば第１フロン
トポインタｆｐ１が第２フロントポインタｆｐ２へ近付
いているから、第２フロントポインタｆｐ２を１ブロッ
ク前方へ移動して位置を更新する（ステップＳ３４）。
【０１１６】一方、ステップＳ３３で閾値内でなけれ
ば、第１フロントポインタｆｐ１〜第２フロントポイン
タｆｐ２の距離が１ブロックより大きいかがチェックさ
れ（ステップＳ３５）、距離が１ブロックより小さい場
合はステップＳ３１へ戻り、距離が１ブロックより大き
い場合は、第２フロントポインタｆｐ２を１ブロック後
方へ移動させる（ステップＳ３６）。
ば、第１フロントポインタｆｐ１〜第２フロントポイン
タｆｐ２の距離が１ブロックより大きいかがチェックさ
れ（ステップＳ３５）、距離が１ブロックより小さい場
合はステップＳ３１へ戻り、距離が１ブロックより大き
い場合は、第２フロントポインタｆｐ２を１ブロック後
方へ移動させる（ステップＳ３６）。
【０１１７】一方、ステップＳ３２において位置通知が
第１リアポインタｒｐ１であれば、以降は逆方向移動と
なる。ついで第１リアポインタｒｐ１〜第２リアポイン
タｒｐ２の距離が閾値内であるかが点検され（ステップ
Ｓ３７）、閾値内であれば第２リアポインタｒｐ２を１
ブロック後方へ移動して位置を更新する（ステップＳ３
８）。
第１リアポインタｒｐ１であれば、以降は逆方向移動と
なる。ついで第１リアポインタｒｐ１〜第２リアポイン
タｒｐ２の距離が閾値内であるかが点検され（ステップ
Ｓ３７）、閾値内であれば第２リアポインタｒｐ２を１
ブロック後方へ移動して位置を更新する（ステップＳ３
８）。
【０１１８】一方、ステップＳ３７で閾値内でなけれ
ば、第１リアポインタｒｐ１〜第２リアポインタｒｐ２
の距離が１ブロックより大きいかがチェックされ（ステ
ップＳ３９）、距離が１ブロックより小さい場合はステ
ップＳ３１へ戻り、距離が１ブロックより大きい場合
は、第２リアポインタｒｐ２を１ブロック前方へ移動さ
せる（ステップＳ４０）。
ば、第１リアポインタｒｐ１〜第２リアポインタｒｐ２
の距離が１ブロックより大きいかがチェックされ（ステ
ップＳ３９）、距離が１ブロックより小さい場合はステ
ップＳ３１へ戻り、距離が１ブロックより大きい場合
は、第２リアポインタｒｐ２を１ブロック前方へ移動さ
せる（ステップＳ４０）。
【０１１９】つぎに本発明に係るコンピュータ読み取り
可能な記録媒体の一実施形態につき説明する。本実施形
態によるコンピュータ読み取り可能な記録媒体は、例え
ば読出し専用の半導体メモリ（ＲＯＭ）チップに記録し
て提供することができ、所定のシステム構成を有するデ
ータ再生装置に適用される。
可能な記録媒体の一実施形態につき説明する。本実施形
態によるコンピュータ読み取り可能な記録媒体は、例え
ば読出し専用の半導体メモリ（ＲＯＭ）チップに記録し
て提供することができ、所定のシステム構成を有するデ
ータ再生装置に適用される。
【０１２０】適用可能なデータ再生装置は、少なくとも
以下を備えるものである。 １．コンピュータ。 ２．内蔵または外付けの記録メディアに記録された複数
のデータを指定された開始番地から所定の順序で順次読
み出し可能なデータストレージ装置。 ３．データストレージ装置の読出速度よりも高速読出可
能で、データストレージ装置から出力されたストリーム
の少なくとも一部分を記憶可能な容量を備えた、すくな
くとも１段のバッファメモリ、およびメモリコントロー
ラ。
以下を備えるものである。 １．コンピュータ。 ２．内蔵または外付けの記録メディアに記録された複数
のデータを指定された開始番地から所定の順序で順次読
み出し可能なデータストレージ装置。 ３．データストレージ装置の読出速度よりも高速読出可
能で、データストレージ装置から出力されたストリーム
の少なくとも一部分を記憶可能な容量を備えた、すくな
くとも１段のバッファメモリ、およびメモリコントロー
ラ。
【０１２１】本実施形態の記録媒体は、ＲＯＭチップ等
に、コンピュータによって読出し且つ実行可能なプログ
ラムとして少なくともメモリ転送制御手段、データ出力
手段、データ数基準のポインタ第１制御手段、データ数
基準のポインタ第２制御手段が記録される。
に、コンピュータによって読出し且つ実行可能なプログ
ラムとして少なくともメモリ転送制御手段、データ出力
手段、データ数基準のポインタ第１制御手段、データ数
基準のポインタ第２制御手段が記録される。
【０１２２】メモリ転送制御手段はコンピュータを、各
段のメモリにおいて、上段側メモリが存在し、この上段
側メモリから読出順序が更に後のデータの転写要求を受
けると、当該メモリに記録されたデータの少なくとも部
分集合を上段側メモリへ転写するとともに、且つデータ
転写を受けた当該メモリの記録内容を更新するよう機能
させるプログラムである。
段のメモリにおいて、上段側メモリが存在し、この上段
側メモリから読出順序が更に後のデータの転写要求を受
けると、当該メモリに記録されたデータの少なくとも部
分集合を上段側メモリへ転写するとともに、且つデータ
転写を受けた当該メモリの記録内容を更新するよう機能
させるプログラムである。
【０１２３】データ出力手段はコンピュータを、最上段
メモリから所定の読出順序に従いデータを出力するよう
機能させるプログラムである。
メモリから所定の読出順序に従いデータを出力するよう
機能させるプログラムである。
【０１２４】データ数基準のポインタ第１制御手段はコ
ンピュータを、最上段メモリに記録されたデータ中で、
読出順序が最後のデータと、現在出力中のデータとの間
に存在するデータ数を点検して第１データ数とし、この
第１データ数が所定の下限データ数に等しいか又は少な
いと、下段側メモリへ読出順序が更に後のデータの転写
要求を行うよう機能させるプログラムである。
ンピュータを、最上段メモリに記録されたデータ中で、
読出順序が最後のデータと、現在出力中のデータとの間
に存在するデータ数を点検して第１データ数とし、この
第１データ数が所定の下限データ数に等しいか又は少な
いと、下段側メモリへ読出順序が更に後のデータの転写
要求を行うよう機能させるプログラムである。
【０１２５】データ数基準のポインタ第２制御手段はコ
ンピュータを、上段側メモリおよび下段側メモリが存在
する場合に、上段側のメモリへ転写したデータ中の読出
順序が最後のデータと、現在当該メモリに記録されてい
るデータ中で読出順序が最後のデータとの間のデータ数
を点検して第２データ数とし、この第２データ数が所与
の最低データ数に等しいか又は少ないと、さらに下段側
のメモリへ読出順序が更に後のデータの転写要求を行う
よう機能させるプログラムである。
ンピュータを、上段側メモリおよび下段側メモリが存在
する場合に、上段側のメモリへ転写したデータ中の読出
順序が最後のデータと、現在当該メモリに記録されてい
るデータ中で読出順序が最後のデータとの間のデータ数
を点検して第２データ数とし、この第２データ数が所与
の最低データ数に等しいか又は少ないと、さらに下段側
のメモリへ読出順序が更に後のデータの転写要求を行う
よう機能させるプログラムである。
【０１２６】上記のコンピュータ読み取り可能な記録媒
体にプログラムとして記録された、メモリ転送制御手段
と、データ出力手段と、データ数基準のポインタ第１制
御手段とデータ数基準のポインタ第２制御手段を、コン
ピュータによって実行すると、下段側において再生遅延
が発生しても記録容量が大の下段側メモリにおいて吸収
され、且つメモリ転送制御手段によって再生データが下
段側メモリから上段側メモリへ順に転写され、その都
度、記録内容が更新されることにより、上段側メモリに
おいて常に再生データを確保することができる。しかも
転写の時期をデータ数基準のポインタ第１および第２制
御手段によって第１データ数および第２データ数に基づ
き管理するから、再生データの準備に途切れが生じるこ
とがなく、データ出力手段によって再生データを継続的
に出力できる。
体にプログラムとして記録された、メモリ転送制御手段
と、データ出力手段と、データ数基準のポインタ第１制
御手段とデータ数基準のポインタ第２制御手段を、コン
ピュータによって実行すると、下段側において再生遅延
が発生しても記録容量が大の下段側メモリにおいて吸収
され、且つメモリ転送制御手段によって再生データが下
段側メモリから上段側メモリへ順に転写され、その都
度、記録内容が更新されることにより、上段側メモリに
おいて常に再生データを確保することができる。しかも
転写の時期をデータ数基準のポインタ第１および第２制
御手段によって第１データ数および第２データ数に基づ
き管理するから、再生データの準備に途切れが生じるこ
とがなく、データ出力手段によって再生データを継続的
に出力できる。
【０１２７】また、上記のプログラムはデータ数基準の
構成であったが、これに代えて、時間差基準のプログラ
ムによる構成とすることもできる。時間差基準のプログ
ラムの場合、上記のデータ数基準のポインタ第１制御手
段とデータ数基準のポインタ第２制御手段は、それぞれ
時間差基準のポインタ第１制御手段と時間差基準のポイ
ンタ第２制御手段に変更される。なお、時間差基準のポ
インタ第１制御手段と時間差基準のポインタ第２制御手
段の構成と機能は、前記図２において示されたものと同
様であり、よって説明は前記が援用される。
構成であったが、これに代えて、時間差基準のプログラ
ムによる構成とすることもできる。時間差基準のプログ
ラムの場合、上記のデータ数基準のポインタ第１制御手
段とデータ数基準のポインタ第２制御手段は、それぞれ
時間差基準のポインタ第１制御手段と時間差基準のポイ
ンタ第２制御手段に変更される。なお、時間差基準のポ
インタ第１制御手段と時間差基準のポインタ第２制御手
段の構成と機能は、前記図２において示されたものと同
様であり、よって説明は前記が援用される。
【０１２８】図２０は、本発明に係るシステム・オン・
チップ型集積装置の一実施形態のブロック構成図であ
る。以下、図２０に基づき説明する。本発明に係るシス
テム・オン・チップ型集積装置ＳｙｓＬは、データ再生
装置ＤＲＰに組み込み可能である。
チップ型集積装置の一実施形態のブロック構成図であ
る。以下、図２０に基づき説明する。本発明に係るシス
テム・オン・チップ型集積装置ＳｙｓＬは、データ再生
装置ＤＲＰに組み込み可能である。
【０１２９】システム・オン・チップ型集積装置Ｓｙｓ
Ｌを組み込むデータ再生装置ＤＲＰは、内蔵する記録メ
ディアに記録された複数のデータを所定の順序で順次読
み出し、ストリームとして出力する、データストレージ
装置ＤＳを具備している。このデータストレージ装置Ｄ
Ｓには、素材データとしての複数のデータブロックが記
録され、階層メモリ構造における最下段のメモリとして
機能する。
Ｌを組み込むデータ再生装置ＤＲＰは、内蔵する記録メ
ディアに記録された複数のデータを所定の順序で順次読
み出し、ストリームとして出力する、データストレージ
装置ＤＳを具備している。このデータストレージ装置Ｄ
Ｓには、素材データとしての複数のデータブロックが記
録され、階層メモリ構造における最下段のメモリとして
機能する。
【０１３０】システム・オン・チップ型集積装置Ｓｙｓ
Ｌは、同一チップ上に、プロセッサ部ＣＰｒоｃと、バ
ス部Ｃｂｕｓと、入出力インタフェース部Ｃｉоと、デ
ータを一時的に保持する第１メモリ部Ｃｒａｍを備え、
さらに、いずれもプロセッサ部ＣＰｒоｃによって読み
取りと実行が可能なプログラムが記録された第２メモリ
部Ｃｒоｍを備える。
Ｌは、同一チップ上に、プロセッサ部ＣＰｒоｃと、バ
ス部Ｃｂｕｓと、入出力インタフェース部Ｃｉоと、デ
ータを一時的に保持する第１メモリ部Ｃｒａｍを備え、
さらに、いずれもプロセッサ部ＣＰｒоｃによって読み
取りと実行が可能なプログラムが記録された第２メモリ
部Ｃｒоｍを備える。
【０１３１】プロセッサ部ＣＰｒоｃは、マイクロプロ
セッサ１０１とＤＳＰプロセッサ１５１により構成され
る。
セッサ１０１とＤＳＰプロセッサ１５１により構成され
る。
【０１３２】第１メモリ部Ｃｒａｍは、ＤＲＡＭ（記憶
保持動作がなされる随時書込・読出メモリ）のセルとし
て構成され、その内部に第１段メモリＭ１、第２段メモ
リＭ２、テーブルＴＡＢが展開される。
保持動作がなされる随時書込・読出メモリ）のセルとし
て構成され、その内部に第１段メモリＭ１、第２段メモ
リＭ２、テーブルＴＡＢが展開される。
【０１３３】第２メモリ部Ｃｒоｍは、ＲＯＭ（読出し
専用メモリ）のセルとして構成される。格納されるプロ
グラムは、全体制御手段ＰＲｇ１１’、ポインタ第１制
御手段ＰＲｇ１、メモリ転送第１制御手段ＰＲｇ２、ポ
インタ第２制御手段ＰＲｇ１２、メモリ転送第２制御手
段ＰＲｇ１３、バスコントロール手段ＰＲｇ２０を少な
くとも含む。バスコントロール手段ＰＲｇ２０には、Ｓ
ＣＳＩバス、ＤＭＡバス、制御バス、Ｉ／Ｏバスのコン
トローラが含まれている。
専用メモリ）のセルとして構成される。格納されるプロ
グラムは、全体制御手段ＰＲｇ１１’、ポインタ第１制
御手段ＰＲｇ１、メモリ転送第１制御手段ＰＲｇ２、ポ
インタ第２制御手段ＰＲｇ１２、メモリ転送第２制御手
段ＰＲｇ１３、バスコントロール手段ＰＲｇ２０を少な
くとも含む。バスコントロール手段ＰＲｇ２０には、Ｓ
ＣＳＩバス、ＤＭＡバス、制御バス、Ｉ／Ｏバスのコン
トローラが含まれている。
【０１３４】また、第２メモリ部Ｃｒоｍには上記各手
段に加えて、図示されない他の手段、例えばパリティ処
理や符号化・復号化処理手段等が設けられる。
段に加えて、図示されない他の手段、例えばパリティ処
理や符号化・復号化処理手段等が設けられる。
【０１３５】全体制御手段ＰＲｇ１１’、ポインタ第１
制御手段ＰＲｇ１、メモリ転送第１制御手段ＰＲｇ２、
ポインタ第２制御手段ＰＲｇ１２、メモリ転送第２制御
手段ＰＲｇ１３は、プロセッサ部ＣＰｒоｃのマイクロ
プロセッサ１０１とＤＳＰプロセッサ１５１によって読
み取り実行される。また、以下の説明において前記図２
等におけると同じ部分は同一符号が付けられ、よって前
記説明および前記各図が援用される。
制御手段ＰＲｇ１、メモリ転送第１制御手段ＰＲｇ２、
ポインタ第２制御手段ＰＲｇ１２、メモリ転送第２制御
手段ＰＲｇ１３は、プロセッサ部ＣＰｒоｃのマイクロ
プロセッサ１０１とＤＳＰプロセッサ１５１によって読
み取り実行される。また、以下の説明において前記図２
等におけると同じ部分は同一符号が付けられ、よって前
記説明および前記各図が援用される。
【０１３６】全体制御手段ＰＲｇ１１’は、第１フロン
トポインタｆｐ１と第１リアポインタｒｐ１を常に第２
フロントポインタｆｐ２と第２リアポインタｒｐ２間の
領域内におくよう制御する。さらにプレイポインタＰＰ
の位置を管理し、プレイポインタＰＰを常に第１フロン
トポインタｆｐ１と第１リアポインタｒｐ１間の領域内
におくよう制御する。さらに、最上段メモリである第１
段メモリＭ１から所定の読出順序に従いデータを読出
し、入出力インタフェース部Ｃｉоへ出力する。
トポインタｆｐ１と第１リアポインタｒｐ１を常に第２
フロントポインタｆｐ２と第２リアポインタｒｐ２間の
領域内におくよう制御する。さらにプレイポインタＰＰ
の位置を管理し、プレイポインタＰＰを常に第１フロン
トポインタｆｐ１と第１リアポインタｒｐ１間の領域内
におくよう制御する。さらに、最上段メモリである第１
段メモリＭ１から所定の読出順序に従いデータを読出
し、入出力インタフェース部Ｃｉоへ出力する。
【０１３７】ポインタ第１制御手段ＰＲｇ１、メモリ転
送第１制御手段ＰＲｇ２、ポインタ第２制御手段ＰＲｇ
１２、メモリ転送第２制御手段ＰＲｇ１３の構成と機能
は、いずれも前記の実施形態におけると同様であり、よ
って前記説明および前記各図を援用する。
送第１制御手段ＰＲｇ２、ポインタ第２制御手段ＰＲｇ
１２、メモリ転送第２制御手段ＰＲｇ１３の構成と機能
は、いずれも前記の実施形態におけると同様であり、よ
って前記説明および前記各図を援用する。
【０１３８】このように、本実施形態のシステム・オン
・チップ型集積装置ＳｙｓＬはプログラムによって構成
される各手段がその判断または演算に基づいてデータス
トレージ装置ＤＳを制御し、所定の機能を実現するもの
であるから、本システム・オン・チップ型集積装置Ｓｙ
ｓＬを組み込むことにより、例えば図２に示される機能
を備える装置を容易に製造することが可能となる。
・チップ型集積装置ＳｙｓＬはプログラムによって構成
される各手段がその判断または演算に基づいてデータス
トレージ装置ＤＳを制御し、所定の機能を実現するもの
であるから、本システム・オン・チップ型集積装置Ｓｙ
ｓＬを組み込むことにより、例えば図２に示される機能
を備える装置を容易に製造することが可能となる。
【０１３９】なお通常、システム・オン・チップ型集積
装置の上記の各部（コア）は、複数のＩＰとして一枚の
基板上に配置形成され、システムＬＳＩ（Ｓｙｓｔｅｍ
ＬＳＩ）と呼称される。
装置の上記の各部（コア）は、複数のＩＰとして一枚の
基板上に配置形成され、システムＬＳＩ（Ｓｙｓｔｅｍ
ＬＳＩ）と呼称される。
【０１４０】図２１は、本発明に係る階層型メモリの他
の実施形態の構造図である。また図２２は、本発明に係
る階層型メモリの記録方法の他の実施形態の説明図であ
る。
の実施形態の構造図である。また図２２は、本発明に係
る階層型メモリの記録方法の他の実施形態の説明図であ
る。
【０１４１】両図に示されるように、本実施形態に係る
階層型メモリＡ２は、バッファメモリとして機能する第
１段メモリＭ１’と、最下段の記録メディアであるベー
スメモリＢＭによって２階層構成が実現されている。
階層型メモリＡ２は、バッファメモリとして機能する第
１段メモリＭ１’と、最下段の記録メディアであるベー
スメモリＢＭによって２階層構成が実現されている。
【０１４２】ベースメモリＢＭは、ディスク状またはテ
ープ状またはカード状の記録メディアに複数のデータを
記録し、記録された複数のデータの一部分を第１段メモ
リＭ１’上へ選択的に転写し、転写されたデータを第１
段メモリＭ１’から所定の読出順序に従い順次読出して
再生データストリームＳｔｒを形成するものであり、第
１段メモリＭ１’には順方向駆動領域Ｆｔａ１’、逆方
向駆動領域Ｂｔａ１’が設定される。またプレイポイン
タＰＰが第１段メモリＭ１’上を移動する。
ープ状またはカード状の記録メディアに複数のデータを
記録し、記録された複数のデータの一部分を第１段メモ
リＭ１’上へ選択的に転写し、転写されたデータを第１
段メモリＭ１’から所定の読出順序に従い順次読出して
再生データストリームＳｔｒを形成するものであり、第
１段メモリＭ１’には順方向駆動領域Ｆｔａ１’、逆方
向駆動領域Ｂｔａ１’が設定される。またプレイポイン
タＰＰが第１段メモリＭ１’上を移動する。
【０１４３】第１段メモリＭ１’上のデータ中で、読出
順序が最後のデータと、現在再生中のデータとの間のデ
ータ数が所定数に等しいか又は少なくなると、ベースメ
モリＢＭから第１段メモリＭ１’へ、読出順序が更に後
のデータを転写し、且つ、この転写データ中の、読出順
序が最後のデータと現在再生中のデータとの間のデータ
数が、所与のデータ数よりも多いか又は等しくなるまで
第１段メモリＭ１’の内容を更新するように運営され
る。従ってこの階層型メモリＡ２の機能は、前記の図１
に示された階層型バッファメモリＡ１の機能に準ずる。
順序が最後のデータと、現在再生中のデータとの間のデ
ータ数が所定数に等しいか又は少なくなると、ベースメ
モリＢＭから第１段メモリＭ１’へ、読出順序が更に後
のデータを転写し、且つ、この転写データ中の、読出順
序が最後のデータと現在再生中のデータとの間のデータ
数が、所与のデータ数よりも多いか又は等しくなるまで
第１段メモリＭ１’の内容を更新するように運営され
る。従ってこの階層型メモリＡ２の機能は、前記の図１
に示された階層型バッファメモリＡ１の機能に準ずる。
【０１４４】図２３は、本発明に係るデータ再生装置の
別の実施形態のブロック構成図である。この実施形態の
データ再生装置ＤＲＰ２は、複数基のハードディスクか
ら成るストレージ・モジュールＭ３’が複数モジュール
結合されたディスクアレイと、それぞれモジュール毎
に、ハードディスクとＳＣＳＩバス２で接続された複数
基の第２段メモリＭ２と、これら第２段メモリＭ２とＤ
ＭＡバス５で接続された複数基の第１段メモリＭ１と、
主として第２段メモリＭ２の管理に携わるマイクロコン
トローラ（μＣ）３と、制御バス４と、各第１段メモリ
Ｍ１を管理する複数基のデジタル信号処理プロセッサ
（ＤＳＰ）６を備えて構成される。
別の実施形態のブロック構成図である。この実施形態の
データ再生装置ＤＲＰ２は、複数基のハードディスクか
ら成るストレージ・モジュールＭ３’が複数モジュール
結合されたディスクアレイと、それぞれモジュール毎
に、ハードディスクとＳＣＳＩバス２で接続された複数
基の第２段メモリＭ２と、これら第２段メモリＭ２とＤ
ＭＡバス５で接続された複数基の第１段メモリＭ１と、
主として第２段メモリＭ２の管理に携わるマイクロコン
トローラ（μＣ）３と、制御バス４と、各第１段メモリ
Ｍ１を管理する複数基のデジタル信号処理プロセッサ
（ＤＳＰ）６を備えて構成される。
【０１４５】ストレージ・モジュールＭ３’が最下段の
記録メディアとして機能し、それぞれバッファメモリか
ら成る第２段メモリＭ２と第１段メモリＭ１が階層メモ
リ構造を構成して、前記図１において示された機能と動
作を実現している。且つ、複数基のストレージ・モジュ
ールＭ３’と、複数基の第２段メモリＭ２と、複数基の
第１段メモリＭ１により、複数のデータストリームの出
力が可能である。
記録メディアとして機能し、それぞれバッファメモリか
ら成る第２段メモリＭ２と第１段メモリＭ１が階層メモ
リ構造を構成して、前記図１において示された機能と動
作を実現している。且つ、複数基のストレージ・モジュ
ールＭ３’と、複数基の第２段メモリＭ２と、複数基の
第１段メモリＭ１により、複数のデータストリームの出
力が可能である。
【０１４６】図２４は、本発明に係るデータ再生装置の
他の実施形態のブロック構成図である。この実施形態の
データ再生装置ＤＲＰ２は図２３の変形例の一つで、前
記のハードディスクよりも低速であるが、より大容量の
記憶装置４（例えばテープベースのデータストレージ）
を、ハードディスクによるストレージ・モジュールＭ
３’の下層に配置した例である。この構成においても上
記と同様の運営により、通常の再生動作において待ちが
発生することのない、円滑な再生状態を実現することが
できる。
他の実施形態のブロック構成図である。この実施形態の
データ再生装置ＤＲＰ２は図２３の変形例の一つで、前
記のハードディスクよりも低速であるが、より大容量の
記憶装置４（例えばテープベースのデータストレージ）
を、ハードディスクによるストレージ・モジュールＭ
３’の下層に配置した例である。この構成においても上
記と同様の運営により、通常の再生動作において待ちが
発生することのない、円滑な再生状態を実現することが
できる。
【０１４７】図２５は、本発明に係るビデオデータ編集
システムの一実施形態のブロック構成図である。図２６
は、図２５に示すビデオデータ編集システムの情報・デ
ータ処理装置のブロック構成図である。
システムの一実施形態のブロック構成図である。図２６
は、図２５に示すビデオデータ編集システムの情報・デ
ータ処理装置のブロック構成図である。
【０１４８】図２５に示されるように、本実施形態のビ
デオデータ編集システムＥＤＳは、編集装置１にソース
ビデオテープレコーダ（ＶＴＲ）９や、デイリーサーバ
７などから、ビデオデータが入力され、編集されるよう
に構成されている。この編集装置１は、情報・データ処
理装置装置ＳＤＰを制御し、編集処理を行うように構成
されている。編集装置１は、２チャンネルのＳＤＩ（Ｓ
ｅｒｉａｌ ＤａｔａＩｎｔｅｒｆａｃｅ）を介して情
報・データ処理装置装置ＳＤＰに、ビデオデ−タとオー
ディオデータを伝送し、また、情報・データ処理装置装
置ＳＤＰは、それぞれ６チャンネルのビデオデータと、
１６チャンネルのオーディオデータをＳＤＩを介して編
集装置１に供給するように構成されている。
デオデータ編集システムＥＤＳは、編集装置１にソース
ビデオテープレコーダ（ＶＴＲ）９や、デイリーサーバ
７などから、ビデオデータが入力され、編集されるよう
に構成されている。この編集装置１は、情報・データ処
理装置装置ＳＤＰを制御し、編集処理を行うように構成
されている。編集装置１は、２チャンネルのＳＤＩ（Ｓ
ｅｒｉａｌ ＤａｔａＩｎｔｅｒｆａｃｅ）を介して情
報・データ処理装置装置ＳＤＰに、ビデオデ−タとオー
ディオデータを伝送し、また、情報・データ処理装置装
置ＳＤＰは、それぞれ６チャンネルのビデオデータと、
１６チャンネルのオーディオデータをＳＤＩを介して編
集装置１に供給するように構成されている。
【０１４９】さらに、編集装置１は、ＳＤＩを介して、
メインモニタ４、オンエアバッファ８、ソースＶＴＲ
９、並びにホストパ−ソナルコンピュ−タである制御コ
ンピュータ３に、ビデオデータとオーディオデータを供
給するように構成されている。また、編集装置１は、増
幅器５にオ−ディオ信号を出力し、スピーカ６から放音
させるように構成されている。
メインモニタ４、オンエアバッファ８、ソースＶＴＲ
９、並びにホストパ−ソナルコンピュ−タである制御コ
ンピュータ３に、ビデオデータとオーディオデータを供
給するように構成されている。また、編集装置１は、増
幅器５にオ−ディオ信号を出力し、スピーカ６から放音
させるように構成されている。
【０１５０】一方、制御コンピュータ３は、編集装置１
に対して、ＲＳ−４２２規格の通信プロトコルを使用し
てコマンド３ａを送り、編集装置１を制御するように構
成されている。なお、コマンド３ａは双方向とすること
もできる。
に対して、ＲＳ−４２２規格の通信プロトコルを使用し
てコマンド３ａを送り、編集装置１を制御するように構
成されている。なお、コマンド３ａは双方向とすること
もできる。
【０１５１】また編集装置１も、情報・データ処理装置
装置ＳＤＰ、デイリーサーバ７、ソースＶＴＲ９など
に、ＲＳ一４２２を介してコマンド１ａなどを送り、そ
れぞれを制御するように構成されている。さらに編集装
置１は、制御コンピュータ３を介して、イーサネット
（登録商標）により制御され、また外部装置を制御する
ことができるように構成されている。
装置ＳＤＰ、デイリーサーバ７、ソースＶＴＲ９など
に、ＲＳ一４２２を介してコマンド１ａなどを送り、そ
れぞれを制御するように構成されている。さらに編集装
置１は、制御コンピュータ３を介して、イーサネット
（登録商標）により制御され、また外部装置を制御する
ことができるように構成されている。
【０１５２】さらに情報・データ処理装置装置ＳＤＰ
は、ＳＣＳＩ（ＡＮＳＩ ＳｍａｌｌＣｏｍｐｕｔｅｒ
Ｉｎｔｅｒｆａｃｅ）を介して制御コンピュータ３と
コマンドや情報の授受を行うことが可能である。
は、ＳＣＳＩ（ＡＮＳＩ ＳｍａｌｌＣｏｍｐｕｔｅｒ
Ｉｎｔｅｒｆａｃｅ）を介して制御コンピュータ３と
コマンドや情報の授受を行うことが可能である。
【０１５３】この情報・データ処理装置ＳＤＰは、内蔵
するデータストレージの記録メディア（たとえばハード
ディスクメディアＨＤ）にマルチチャンネルのビデオデ
ータを記録するとともに、記録された複数の当該ビデオ
データを指定された開始番地から所定の順序で順次読み
出し、ビデオストリームとして出力する機能を備える。
するデータストレージの記録メディア（たとえばハード
ディスクメディアＨＤ）にマルチチャンネルのビデオデ
ータを記録するとともに、記録された複数の当該ビデオ
データを指定された開始番地から所定の順序で順次読み
出し、ビデオストリームとして出力する機能を備える。
【０１５４】記録メディア上に記録されているデータ
は、ＣＰＵ１０１によって所定単位で管理されている。
例えば、ビデオデータは１フレーム単位（約１ＭＢｙｔ
ｅ）のビデオブロック、オーディオデータは約０．６秒
分（３２ｋサンプル）のオーディオブロックとなる。こ
れらブロックは、纏めてデータブロックとして扱われ
る。
は、ＣＰＵ１０１によって所定単位で管理されている。
例えば、ビデオデータは１フレーム単位（約１ＭＢｙｔ
ｅ）のビデオブロック、オーディオデータは約０．６秒
分（３２ｋサンプル）のオーディオブロックとなる。こ
れらブロックは、纏めてデータブロックとして扱われ
る。
【０１５５】さらにこれら各データブロックには、一意
にＩＤ（ブロックＩＤ）が対応していて、ＣＰＵメモリ
空間には、そのＩＤと、例えばハードディスクメディア
（ＨＤ）上のアドレストの対応表（ハッシュテーブル）
が置かれている。リアルタイム性を重視するため、この
対応表は実メモリＲＡＭ上に常駐する。
にＩＤ（ブロックＩＤ）が対応していて、ＣＰＵメモリ
空間には、そのＩＤと、例えばハードディスクメディア
（ＨＤ）上のアドレストの対応表（ハッシュテーブル）
が置かれている。リアルタイム性を重視するため、この
対応表は実メモリＲＡＭ上に常駐する。
【０１５６】ＩＤストリームは、このブロックＩＤの並
び（配列）であり、利用者が任意に作成、変更、削除が
行うことができる。すなわち、利用者が外部端末（例え
ばホストコンピュータ）からＩＤストリームを設定／更
新することにより、ビデオデータの記録／再生／編集が
なされる。このようにして設定／更新されたＩＤストリ
ームは、実メモリＲＡＭ内にＩＤストリーム・ファイル
として保持される。
び（配列）であり、利用者が任意に作成、変更、削除が
行うことができる。すなわち、利用者が外部端末（例え
ばホストコンピュータ）からＩＤストリームを設定／更
新することにより、ビデオデータの記録／再生／編集が
なされる。このようにして設定／更新されたＩＤストリ
ームは、実メモリＲＡＭ内にＩＤストリーム・ファイル
として保持される。
【０１５７】再生時には、このＩＤストリームの示す順
序に基づいて対応表が参照され、該当するＩＤのデータ
ブロックが順次、記録メディア上の該当アドレスから時
系列で再生され、これにより１本の再生ビデオストリー
ムが形成されることになる。
序に基づいて対応表が参照され、該当するＩＤのデータ
ブロックが順次、記録メディア上の該当アドレスから時
系列で再生され、これにより１本の再生ビデオストリー
ムが形成されることになる。
【０１５８】以下、図２６に基づき、情報・データ処理
装置ＳＤＰの構成を説明する。情報・データ処理装置Ｓ
ＤＰは、第３段メモリに相当するディスクストレージ装
置ＤＳおよびディスクコントローラＤｃｎｔ、いずれも
複数基のＳＣＳＩバスおよびＳＣＳＩコントローラ２０
２、第２段メモリＭ２およびバッファコントローラ２１
１、ＤＭＡバス２０５および、第１段メモリＭ１を擁す
る処理モジュール２７１を具備し、さらに全体をマイク
ロコントローラ部μＣが制御する構成である。
装置ＳＤＰの構成を説明する。情報・データ処理装置Ｓ
ＤＰは、第３段メモリに相当するディスクストレージ装
置ＤＳおよびディスクコントローラＤｃｎｔ、いずれも
複数基のＳＣＳＩバスおよびＳＣＳＩコントローラ２０
２、第２段メモリＭ２およびバッファコントローラ２１
１、ＤＭＡバス２０５および、第１段メモリＭ１を擁す
る処理モジュール２７１を具備し、さらに全体をマイク
ロコントローラ部μＣが制御する構成である。
【０１５９】この情報・データ処理装置ＳＤＰは、高速
リアルタイムランダムアクセスのためのハードディスク
マネージメントアルゴリズムＦＡＲＡＤ（Ｆａｓｔ Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｄｉｓｋ）（商標）を応用
した装置であり、比較的少ないデイスクで、マルチチャ
ンネルのデータの高速ランダムアクセスが可能に構成さ
れている。
リアルタイムランダムアクセスのためのハードディスク
マネージメントアルゴリズムＦＡＲＡＤ（Ｆａｓｔ Ｒ
ａｎｄｏｍ Ａｃｃｅｓｓ Ｄｉｓｋ）（商標）を応用
した装置であり、比較的少ないデイスクで、マルチチャ
ンネルのデータの高速ランダムアクセスが可能に構成さ
れている。
【０１６０】図２６に示される構成では、ディスクアレ
イとして、デイスク２０１−１から始まる３２台のデイ
スクが設けられている。ディスクの一部は符号２０１−
１に示されるハード磁気ディスクドライブ（ＨＤＤ）で
あり、また他の一部は符号２０１−Ｍに示される光ディ
スク装置であり、さらに他の一部として符号２０１−Ｎ
に示されるセミコンメモリ（半導体ディスク）を採用す
ることも可能に構成されている。以下、これらを論理デ
ィスクとして扱い、記述は「ディスク」とする。
イとして、デイスク２０１−１から始まる３２台のデイ
スクが設けられている。ディスクの一部は符号２０１−
１に示されるハード磁気ディスクドライブ（ＨＤＤ）で
あり、また他の一部は符号２０１−Ｍに示される光ディ
スク装置であり、さらに他の一部として符号２０１−Ｎ
に示されるセミコンメモリ（半導体ディスク）を採用す
ることも可能に構成されている。以下、これらを論理デ
ィスクとして扱い、記述は「ディスク」とする。
【０１６１】ＳＰＣ（ＳＣＳＩ Ｐｒｉｐｈｅｒａｌ
Ｃｏｎｔｒｏｌｌｅｒ）としてのＳＣＳＩコントローラ
２０２−１乃至２０２−１６は、それぞれ２台のディス
クを制御するようになされている。例えば、ＳＣＳＩコ
ントローラ２０２−１は、ディスク２０１−１とディス
ク２０１−２を制御し、ＳＣＳＩコントローラ２０２−
２は、ディスク２０１−３とディスク２０１−４を制御
するようになされている。
Ｃｏｎｔｒｏｌｌｅｒ）としてのＳＣＳＩコントローラ
２０２−１乃至２０２−１６は、それぞれ２台のディス
クを制御するようになされている。例えば、ＳＣＳＩコ
ントローラ２０２−１は、ディスク２０１−１とディス
ク２０１−２を制御し、ＳＣＳＩコントローラ２０２−
２は、ディスク２０１−３とディスク２０１−４を制御
するようになされている。
【０１６２】さらに、バッフアモジュール２０３−１乃
至２０３−８が設けられている。１つのバッファモジュ
ールは、２つのＳＣＳＩコントローラを制御するように
なされており、例えば、バッフアモジュール２０３−１
は、ＳＣＳＩコントローラ２０２−１と２０２−２を制
御し、バッフアモジュール２０３−２は、ＳＣＳＩコン
トローラ２０２−３と２０２−４を制御する。各バッフ
アモジュール２０３−ｉ（ｉ＝１、２、・・・、８）に
は、データバッフアである第２段メモリＭ２−ｉと、こ
れを制御するバッフアコントローラ２１１−ｉが設けら
れている。
至２０３−８が設けられている。１つのバッファモジュ
ールは、２つのＳＣＳＩコントローラを制御するように
なされており、例えば、バッフアモジュール２０３−１
は、ＳＣＳＩコントローラ２０２−１と２０２−２を制
御し、バッフアモジュール２０３−２は、ＳＣＳＩコン
トローラ２０２−３と２０２−４を制御する。各バッフ
アモジュール２０３−ｉ（ｉ＝１、２、・・・、８）に
は、データバッフアである第２段メモリＭ２−ｉと、こ
れを制御するバッフアコントローラ２１１−ｉが設けら
れている。
【０１６３】また、第２段メモリＭ２−１乃至Ｍ２−８
は、コントロール部１００の主制御手段１０１により一
義的に規定されるシリアルなアドレスが割り振られ、そ
のアドレスによって、データの記憶位置を指定すること
ができる。
は、コントロール部１００の主制御手段１０１により一
義的に規定されるシリアルなアドレスが割り振られ、そ
のアドレスによって、データの記憶位置を指定すること
ができる。
【０１６４】これらのディスク２０１−１乃至２０１−
３２に対して、ビデオデータならびにオーデイオデータ
を処理するためのモジュールとして処理モジュール２７
１−ｊ（ｊ＝１〜８）が設けられている。
３２に対して、ビデオデータならびにオーデイオデータ
を処理するためのモジュールとして処理モジュール２７
１−ｊ（ｊ＝１〜８）が設けられている。
【０１６５】処理モジュール２７１−ｊはデジタル信号
処理プロセッサＤＳＰによって構成され、ＤＭＡコント
ローラ２８１−ｊと、処理ブロック２９０−ｊと、Ｉ／
Ｏコントローラ２８４−ｊを具備し、さらに処理ブロッ
ク２９０−ｊには、高速のキャッシュメモリである第１
段メモリＭ１−ｊと、不図示のプロセッサ部によって読
取り実行可能なプログラムである、いずれも不図示の制
御手段、ポインタ第１制御手段、メモリ転送第１制御手
段が格納されたＲＯＭが搭載されている。
処理プロセッサＤＳＰによって構成され、ＤＭＡコント
ローラ２８１−ｊと、処理ブロック２９０−ｊと、Ｉ／
Ｏコントローラ２８４−ｊを具備し、さらに処理ブロッ
ク２９０−ｊには、高速のキャッシュメモリである第１
段メモリＭ１−ｊと、不図示のプロセッサ部によって読
取り実行可能なプログラムである、いずれも不図示の制
御手段、ポインタ第１制御手段、メモリ転送第１制御手
段が格納されたＲＯＭが搭載されている。
【０１６６】ＤＭＡコントローラ２８１−ｊは、ＤＭＡ
バス２０５を介して第２段メモリＭ２−ｉと第１段メモ
リＭ１−ｊとの間で、データをＤＭＡ転送する。
バス２０５を介して第２段メモリＭ２−ｉと第１段メモ
リＭ１−ｊとの間で、データをＤＭＡ転送する。
【０１６７】入出力コントローラ２８４−ｊは、編集装
置１から供給されるデータを受け取り、これをスイッチ
ングして処理ブロック２９０−ｊに供給するとともに、
逆に、処理ブロック２９０−ｊから供給されたデータス
トリームを編集装置１の入力ラインに供給するように構
成されている。
置１から供給されるデータを受け取り、これをスイッチ
ングして処理ブロック２９０−ｊに供給するとともに、
逆に、処理ブロック２９０−ｊから供給されたデータス
トリームを編集装置１の入力ラインに供給するように構
成されている。
【０１６８】このように情報・データ処理装置ＳＤＰ
は、データストレージ装置ＤＳに内蔵の記録メディアを
最下段の第３段メモリとし、上段側メモリとして第２段
メモリＭ２−ｉおよび第１段メモリＭ１−ｊが重ねら
れ、しかも各段のメモリの記録容量は、下段側における
記録容量が上段側における記録容量よりも大に構成され
た、ピラミッド型の階層状メモリとして構成されてい
る。
は、データストレージ装置ＤＳに内蔵の記録メディアを
最下段の第３段メモリとし、上段側メモリとして第２段
メモリＭ２−ｉおよび第１段メモリＭ１−ｊが重ねら
れ、しかも各段のメモリの記録容量は、下段側における
記録容量が上段側における記録容量よりも大に構成され
た、ピラミッド型の階層状メモリとして構成されてい
る。
【０１６９】さらにマイクロコントロール部μＣは、ス
トアードプログラム方式のマイクロコンピュータやＲＩ
ＳＣプロセッサなどから成るＣＰＵ１０１と、ＲＯＭ
（読出専用メモリ）１０２およびテンポラリ・メモリで
あるＲＡＭ１０３を備える。
トアードプログラム方式のマイクロコンピュータやＲＩ
ＳＣプロセッサなどから成るＣＰＵ１０１と、ＲＯＭ
（読出専用メモリ）１０２およびテンポラリ・メモリで
あるＲＡＭ１０３を備える。
【０１７０】ＲＡＭ１０３には、少なくともＩＤストリ
ーム・テーブルＳＴＡＢとハッシュテーブルＨＴＡＢを
記憶可能な領域が確保されている。なおＩＤストリーム
・テーブルＳＴＡＢとハッシュテーブルＨＴＡＢの構成
と用途は、前記図４〜図６に関して為された説明を援用
する。
ーム・テーブルＳＴＡＢとハッシュテーブルＨＴＡＢを
記憶可能な領域が確保されている。なおＩＤストリーム
・テーブルＳＴＡＢとハッシュテーブルＨＴＡＢの構成
と用途は、前記図４〜図６に関して為された説明を援用
する。
【０１７１】ＲＯＭ１０２には、主制御手段ＰＲｇ１
１、ポインタ第２制御手段ＰＲｇ１２、メモリ転送第２
制御手段ＰＲｇ１３の各手段が、いずれもマイクロコン
ピュータやＲＩＳＣプロセッサによって読出・実行可能
なプログラムとして格納されている。以下は各手段の概
要であり、その構成の詳細は前記各実施形態で為された
説明を援用する。
１、ポインタ第２制御手段ＰＲｇ１２、メモリ転送第２
制御手段ＰＲｇ１３の各手段が、いずれもマイクロコン
ピュータやＲＩＳＣプロセッサによって読出・実行可能
なプログラムとして格納されている。以下は各手段の概
要であり、その構成の詳細は前記各実施形態で為された
説明を援用する。
【０１７２】主制御手段ＰＲｇ１１は、全体の動作を監
視制御するとともに、最上段の第１段メモリＭ１−ｊか
ら所定の読出順序に従いデータを読出してデータストリ
ームとする。
視制御するとともに、最上段の第１段メモリＭ１−ｊか
ら所定の読出順序に従いデータを読出してデータストリ
ームとする。
【０１７３】メモリ転送第１制御手段とメモリ転送第２
制御手段ＰＲｇ１３は、各段のメモリにおいて、上段側
メモリが存在し、且つ上段側メモリから読出順序が更に
後のデータの転写要求を受けると、当該メモリに記録さ
れたデータ中の少なくとも部分集合を上段側メモリへ転
写するとともに、データ転写を受けた当該メモリの記録
内容を更新する。
制御手段ＰＲｇ１３は、各段のメモリにおいて、上段側
メモリが存在し、且つ上段側メモリから読出順序が更に
後のデータの転写要求を受けると、当該メモリに記録さ
れたデータ中の少なくとも部分集合を上段側メモリへ転
写するとともに、データ転写を受けた当該メモリの記録
内容を更新する。
【０１７４】ポインタ第１制御手段は、最上段メモリに
記録されたデータ中で、読出順序が最後のデータ（また
はその予定読出時刻）と、現在出力中のデータ（または
現在時刻）との間に存在するデータ数（または時間差）
を点検して第１データ数（または第１時間差）とし、当
該第１データ数（または第１時間差）が所定の下限デー
タ数（または下限時間差）に等しいか又は少ないと、下
段側メモリへ読出順序が更に後のデータの転写要求を行
う。
記録されたデータ中で、読出順序が最後のデータ（また
はその予定読出時刻）と、現在出力中のデータ（または
現在時刻）との間に存在するデータ数（または時間差）
を点検して第１データ数（または第１時間差）とし、当
該第１データ数（または第１時間差）が所定の下限デー
タ数（または下限時間差）に等しいか又は少ないと、下
段側メモリへ読出順序が更に後のデータの転写要求を行
う。
【０１７５】ポインタ第２制御手段ＰＲｇ１２は、上段
側メモリおよび下段側メモリが存在する場合に上段側の
メモリへ転写したデータ中の読出順序が最後のデータ
（またはその予定読出時刻）と、現在当該メモリに記録
されているデータ中で読出順序が最後のデータ（または
現在時刻）との間のデータ数（または時間差）を点検し
て第２データ数（または第２時間差）とし、第２データ
数（または第２時間差）が所与の最低データ数（または
最低時間差）に等しいか又は少ないと、さらに下段側の
メモリへ読出順序が更に後のデータの転写要求を行う。
側メモリおよび下段側メモリが存在する場合に上段側の
メモリへ転写したデータ中の読出順序が最後のデータ
（またはその予定読出時刻）と、現在当該メモリに記録
されているデータ中で読出順序が最後のデータ（または
現在時刻）との間のデータ数（または時間差）を点検し
て第２データ数（または第２時間差）とし、第２データ
数（または第２時間差）が所与の最低データ数（または
最低時間差）に等しいか又は少ないと、さらに下段側の
メモリへ読出順序が更に後のデータの転写要求を行う。
【０１７６】なお主制御手段ＰＲｇ１１は、制御バス２
５２を介してＳＣＳＩコントローラ２０２−ｉ、バッフ
ァブロック２０３−ｉ、ＤＭＡコントローラ２８１−
ｊ、処理ブロック２９０−ｊ、およびＩ／Ｏコントロー
ラ２８４−ｊと接続されており、上記の制御に加えて、
適宜、それらを制御する機能を併設しており、それぞれ
対応するソフトウェアプログラムが記憶されている。
５２を介してＳＣＳＩコントローラ２０２−ｉ、バッフ
ァブロック２０３−ｉ、ＤＭＡコントローラ２８１−
ｊ、処理ブロック２９０−ｊ、およびＩ／Ｏコントロー
ラ２８４−ｊと接続されており、上記の制御に加えて、
適宜、それらを制御する機能を併設しており、それぞれ
対応するソフトウェアプログラムが記憶されている。
【０１７７】上記のように本実施形態に係るビデオデー
タ編集システムＥＤＳは、主制御手段ＰＲｇ１１、ポイ
ンタ第１制御手段とポインタ第２制御手段ＰＲｇ１２、
メモリ転送第１制御手段とメモリ転送第２制御手段ＰＲ
ｇ１３の動作により、最下段のデータストレージ装置に
おいて再生遅延が発生しても、下段側のバッファメモリ
において吸収され、且つメモリ転送制御手段によって再
生データが下段側バッファメモリから上段側バッファメ
モリへ順に転写され、その都度、記録内容が更新される
ことにより、上段側バッファメモリにおいて常に再生デ
ータを確保することができる。しかも転写の時期を、デ
ータ数基準または時間差基準のポインタ第１および第２
制御手段によって第１データ数および第２データ数、ま
たは第１時間差および第２時間差に基づき管理するか
ら、再生データの準備に途切れが生じることがなく、途
切れのない連続したストリームを再生することができ
る。この結果、遅延による画像や音声の途切れがない円
滑な編集が可能になる。
タ編集システムＥＤＳは、主制御手段ＰＲｇ１１、ポイ
ンタ第１制御手段とポインタ第２制御手段ＰＲｇ１２、
メモリ転送第１制御手段とメモリ転送第２制御手段ＰＲ
ｇ１３の動作により、最下段のデータストレージ装置に
おいて再生遅延が発生しても、下段側のバッファメモリ
において吸収され、且つメモリ転送制御手段によって再
生データが下段側バッファメモリから上段側バッファメ
モリへ順に転写され、その都度、記録内容が更新される
ことにより、上段側バッファメモリにおいて常に再生デ
ータを確保することができる。しかも転写の時期を、デ
ータ数基準または時間差基準のポインタ第１および第２
制御手段によって第１データ数および第２データ数、ま
たは第１時間差および第２時間差に基づき管理するか
ら、再生データの準備に途切れが生じることがなく、途
切れのない連続したストリームを再生することができ
る。この結果、遅延による画像や音声の途切れがない円
滑な編集が可能になる。
【０１７８】
【発明の効果】以上詳述したように、本発明に係る階層
型メモリと、その記録方法は、複数のデータが記録され
た記録メディアからなる最下段メモリと、記録容量がこ
れより小さいバッファメモリからなる、少なくとも一段
の上段側メモリを備えて階層状に構成された階層型メモ
リに関し、各段のメモリに記録されたデータの少なくと
も部分集合を上段側メモリへ転写し、下段側メモリに記
録されたデータの少なくとも部分集合の転写を受けて記
録内容を更新するものであるから、下段側で発生する再
生遅延を下段側メモリにおいて吸収でき、且つ再生デー
タを下段側メモリから上段側メモリへ順に転写するとと
もに記録内容を更新することにより、上段側メモリにお
いて常に再生データを準備しておくことができる。しか
も下段側メモリから上段側メモリへの転写は部分集合と
して為されるから、上段側メモリの記録容量を小さくで
きる。
型メモリと、その記録方法は、複数のデータが記録され
た記録メディアからなる最下段メモリと、記録容量がこ
れより小さいバッファメモリからなる、少なくとも一段
の上段側メモリを備えて階層状に構成された階層型メモ
リに関し、各段のメモリに記録されたデータの少なくと
も部分集合を上段側メモリへ転写し、下段側メモリに記
録されたデータの少なくとも部分集合の転写を受けて記
録内容を更新するものであるから、下段側で発生する再
生遅延を下段側メモリにおいて吸収でき、且つ再生デー
タを下段側メモリから上段側メモリへ順に転写するとと
もに記録内容を更新することにより、上段側メモリにお
いて常に再生データを準備しておくことができる。しか
も下段側メモリから上段側メモリへの転写は部分集合と
して為されるから、上段側メモリの記録容量を小さくで
きる。
【０１７９】このように、前以て再生ストリームの一部
をアクセス時間の速いバッファメモリに先読みしておく
ことにより、再生スタート時の反応速度を向上させるこ
とが可能になる。同様に、ジョグ／シャトル操作などの
可変速再生操作における反応速度の向上が可能になる。
をアクセス時間の速いバッファメモリに先読みしておく
ことにより、再生スタート時の反応速度を向上させるこ
とが可能になる。同様に、ジョグ／シャトル操作などの
可変速再生操作における反応速度の向上が可能になる。
【０１８０】また本発明に係るデータ再生装置および再
生方法は、複数のデータが記録された記録メディアを最
下段メモリとし、バッファメモリを上段側メモリとして
備えた階層状構成で、データを選択的に最下段メモリか
ら最上段メモリに亘り順に転写し、最上段メモリから所
定の読出順序に従いデータ出力し、各段のメモリに記録
されたデータ中で読出順序が最後のデータ（または読出
順序が最後のデータの予定読出時刻）と、現在出力中の
データまたは上段側のメモリへ転写したデータ中の読出
順序が最後のデータ（または現在時刻か、最後のデータ
の予定読出時刻）との間のデータ数（または時間差）を
点検した結果により、下段側メモリから上段側メモリへ
読出順序が更に後のデータの転写を行うものであるか
ら、下段側で発生する再生遅延を記録容量が大の下段側
メモリにおいて吸収し、且つ再生データの転写によって
上段側メモリにおいて常に再生データの準備が可能にな
る。したがって再生データの準備に途切れが生じること
がなく、再生途中における動画や音声の短時間の停止の
発生や不連続部分の発生を排除して、円滑な再生が可能
となるという効果を奏する。
生方法は、複数のデータが記録された記録メディアを最
下段メモリとし、バッファメモリを上段側メモリとして
備えた階層状構成で、データを選択的に最下段メモリか
ら最上段メモリに亘り順に転写し、最上段メモリから所
定の読出順序に従いデータ出力し、各段のメモリに記録
されたデータ中で読出順序が最後のデータ（または読出
順序が最後のデータの予定読出時刻）と、現在出力中の
データまたは上段側のメモリへ転写したデータ中の読出
順序が最後のデータ（または現在時刻か、最後のデータ
の予定読出時刻）との間のデータ数（または時間差）を
点検した結果により、下段側メモリから上段側メモリへ
読出順序が更に後のデータの転写を行うものであるか
ら、下段側で発生する再生遅延を記録容量が大の下段側
メモリにおいて吸収し、且つ再生データの転写によって
上段側メモリにおいて常に再生データの準備が可能にな
る。したがって再生データの準備に途切れが生じること
がなく、再生途中における動画や音声の短時間の停止の
発生や不連続部分の発生を排除して、円滑な再生が可能
となるという効果を奏する。
【０１８１】また本発明に係るコンピュータ読み取り可
能な記録媒体は、データを選択的に最下段メモリから最
上段メモリに亘り順に転写し、最上段メモリから所定の
読出順序に従いデータ出力し、各段のメモリに記録され
たデータ中で読出順序が最後のデータ（または読出順序
が最後のデータの予定読出時刻）と、現在出力中のデー
タまたは上段側のメモリへ転写したデータ中の読出順序
が最後のデータ（または現在時刻か、最後のデータの予
定読出時刻）との間のデータ数（または時間差）を点検
し、点検結果により下段側メモリから上段側メモリへ読
出順序が更に後のデータを転写させる手段を、プログラ
ムとして格納するものであるから、任意のデータ再生装
置にこの記録媒体を適用することにより、下段側で発生
する再生遅延を記録容量が大の下段側メモリにおいて吸
収し、且つ再生データの転写によって上段側メモリにお
いて常に再生データの準備をする機能を実現することが
可能になる。
能な記録媒体は、データを選択的に最下段メモリから最
上段メモリに亘り順に転写し、最上段メモリから所定の
読出順序に従いデータ出力し、各段のメモリに記録され
たデータ中で読出順序が最後のデータ（または読出順序
が最後のデータの予定読出時刻）と、現在出力中のデー
タまたは上段側のメモリへ転写したデータ中の読出順序
が最後のデータ（または現在時刻か、最後のデータの予
定読出時刻）との間のデータ数（または時間差）を点検
し、点検結果により下段側メモリから上段側メモリへ読
出順序が更に後のデータを転写させる手段を、プログラ
ムとして格納するものであるから、任意のデータ再生装
置にこの記録媒体を適用することにより、下段側で発生
する再生遅延を記録容量が大の下段側メモリにおいて吸
収し、且つ再生データの転写によって上段側メモリにお
いて常に再生データの準備をする機能を実現することが
可能になる。
【０１８２】また本発明に係るシステム・オン・チップ
型集積装置は、データを選択的に最下段メモリから最上
段メモリに亘り順に転写し、最上段メモリから所定の読
出順序に従いデータ出力し、各段のメモリに記録された
データ中で読出順序が最後のデータ（または読出順序が
最後のデータの予定読出時刻）と、現在出力中のデータ
または上段側のメモリへ転写したデータ中の読出順序が
最後のデータ（または現在時刻か、最後のデータの予定
読出時刻）との間のデータ数（または時間差）を点検
し、点検結果により下段側メモリから上段側メモリへ読
出順序が更に後のデータを転写させる手段をプログラム
として格納するメモリ部と、これを読み取り実行するプ
ロセッサ部を備えるものであるから、任意のデータ再生
装置にこのシステム・オン・チップ型集積装置を組み込
むことにより、下段側で発生する再生遅延を記録容量が
大の下段側メモリにおいて吸収し、且つ再生データの転
写によって上段側メモリにおいて常に再生データの準備
をする機能を備えるデータ再生装置を容易に実現するこ
とが可能になる。
型集積装置は、データを選択的に最下段メモリから最上
段メモリに亘り順に転写し、最上段メモリから所定の読
出順序に従いデータ出力し、各段のメモリに記録された
データ中で読出順序が最後のデータ（または読出順序が
最後のデータの予定読出時刻）と、現在出力中のデータ
または上段側のメモリへ転写したデータ中の読出順序が
最後のデータ（または現在時刻か、最後のデータの予定
読出時刻）との間のデータ数（または時間差）を点検
し、点検結果により下段側メモリから上段側メモリへ読
出順序が更に後のデータを転写させる手段をプログラム
として格納するメモリ部と、これを読み取り実行するプ
ロセッサ部を備えるものであるから、任意のデータ再生
装置にこのシステム・オン・チップ型集積装置を組み込
むことにより、下段側で発生する再生遅延を記録容量が
大の下段側メモリにおいて吸収し、且つ再生データの転
写によって上段側メモリにおいて常に再生データの準備
をする機能を備えるデータ再生装置を容易に実現するこ
とが可能になる。
【０１８３】さらに本発明に係るビデオデータ編集シス
テムは、その内蔵する情報・データ処理装置が、複数の
データが記録された記録メディアを最下段メモリとし、
バッファメモリを上段側メモリとして備えた階層状構成
で、データを選択的に最下段メモリから最上段メモリに
亘り順に転写し、最上段メモリから所定の読出順序に従
いデータ出力し、各段のメモリに記録されたデータ中で
読出順序が最後のデータ（または読出順序が最後のデー
タの予定読出時刻）と、現在出力中のデータまたは上段
側のメモリへ転写したデータ中の読出順序が最後のデー
タ（または現在時刻か、最後のデータの予定読出時刻）
との間のデータ数（または時間差）を点検した結果によ
り、下段側メモリから上段側メモリへ読出順序が更に後
のデータの転写を行うものである。
テムは、その内蔵する情報・データ処理装置が、複数の
データが記録された記録メディアを最下段メモリとし、
バッファメモリを上段側メモリとして備えた階層状構成
で、データを選択的に最下段メモリから最上段メモリに
亘り順に転写し、最上段メモリから所定の読出順序に従
いデータ出力し、各段のメモリに記録されたデータ中で
読出順序が最後のデータ（または読出順序が最後のデー
タの予定読出時刻）と、現在出力中のデータまたは上段
側のメモリへ転写したデータ中の読出順序が最後のデー
タ（または現在時刻か、最後のデータの予定読出時刻）
との間のデータ数（または時間差）を点検した結果によ
り、下段側メモリから上段側メモリへ読出順序が更に後
のデータの転写を行うものである。
【０１８４】この結果、下段側で発生する再生遅延を記
録容量が大の下段側メモリにおいて吸収し、且つ再生デ
ータの転写によって上段側メモリにおいて常に再生デー
タの準備が可能になる。したがってアクセス待ちをする
ことなく、再生データの準備に途切れが生じることがな
く、再生途中における動画や音声の短時間の停止の発生
や不連続部分の発生を排除することができ、途切れのな
い連続したストリームを再生することができる。これに
より、遅延による画像や音声の途切れがない円滑な編集
を実現できるという効果を奏する。
録容量が大の下段側メモリにおいて吸収し、且つ再生デ
ータの転写によって上段側メモリにおいて常に再生デー
タの準備が可能になる。したがってアクセス待ちをする
ことなく、再生データの準備に途切れが生じることがな
く、再生途中における動画や音声の短時間の停止の発生
や不連続部分の発生を排除することができ、途切れのな
い連続したストリームを再生することができる。これに
より、遅延による画像や音声の途切れがない円滑な編集
を実現できるという効果を奏する。
【図１】本発明に係る階層型バッファメモリの一実施形
態の構造図である。
態の構造図である。
【図２】本発明に係るデータ再生装置の一実施形態のブ
ロック構成図である。
ロック構成図である。
【図３】図２に示すデータ再生装置におけるデータ転写
の流れの説明図である。
の流れの説明図である。
【図４】図２に示すデータ再生装置の主コントロール部
のブロック構成図である。
のブロック構成図である。
【図５】図４に示すＩＤストリーム・テーブルの例の説
明図である。
明図である。
【図６】図４に示すハッシュ・テーブルの例の説明図で
ある。
ある。
【図７】本発明に係るデータ再生方法の一実施形態の説
明図である。
明図である。
【図８】順方向更新動作および逆方向更新動作の処理構
造の説明図である。
造の説明図である。
【図９】図７に示すデータ再生方法の過程図である。
【図１０】図９に続く過程図である。
【図１１】図１０に続く過程図である。
【図１２】図１１に続く過程図である。
【図１３】図１２に続く過程図である。
【図１４】図１３に続く過程図である。
【図１５】図１４に続く過程図である。
【図１６】図１５に続く過程図である。
【図１７】第１プロセスの順方向更新動作のフローチャ
ートである。
ートである。
【図１８】第２プロセスの順方向更新動作のフローチャ
ートである。
ートである。
【図１９】順方向更新動作および逆方向更新動作のフロ
ーチャートである。
ーチャートである。
【図２０】本発明に係るシステム・オン・チップ型集積
装置の一実施形態のブロック構成図である。
装置の一実施形態のブロック構成図である。
【図２１】本発明に係る階層型バッファメモリの他の実
施形態の構造図である。
施形態の構造図である。
【図２２】本発明に係る階層型バッファメモリの記録方
法の他の実施形態の説明図である。
法の他の実施形態の説明図である。
【図２３】本発明に係るデータ再生装置の別の実施形態
のブロック構成図である。
のブロック構成図である。
【図２４】本発明に係るデータ再生装置の他の実施形態
のブロック構成図である。
のブロック構成図である。
【図２５】本発明に係るビデオデータ編集システムの一
実施形態のブロック構成図である。
実施形態のブロック構成図である。
【図２６】図２５に示すビデオデータ編集システムの情
報・データ処理装置のブロック構成図である。
報・データ処理装置のブロック構成図である。
Ａ１……階層型バッファメモリ、Ｂｔａ１……逆方向駆
動領域、Ｂｔａ２……逆方向駆動領域、Ｃ１……記録容
量、Ｃ２……記録容量、ｆｐ１……第１フロントポイン
タ、ｆｐ２……第２フロントポインタ、Ｆｔａ１……順
方向駆動領域、Ｆｔａ２……順方向駆動領域、Ｍ１……
第１段メモリ、Ｍ２……第２段メモリ、ＰＰ……プレイ
ポインタ、ｒｐ１……第１リアポインタ、ｒｐ２…第２
リアポインタ、Ｓｔｒ……ストリーム
動領域、Ｂｔａ２……逆方向駆動領域、Ｃ１……記録容
量、Ｃ２……記録容量、ｆｐ１……第１フロントポイン
タ、ｆｐ２……第２フロントポインタ、Ｆｔａ１……順
方向駆動領域、Ｆｔａ２……順方向駆動領域、Ｍ１……
第１段メモリ、Ｍ２……第２段メモリ、ＰＰ……プレイ
ポインタ、ｒｐ１……第１リアポインタ、ｒｐ２…第２
リアポインタ、Ｓｔｒ……ストリーム
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０６Ｆ 12/08 Ｇ０６Ｆ 12/08 Ｄ ５Ｄ０４４ Ｆ ５Ｄ０７７ ３２０ ３２０ ５Ｄ１１０ 13/16 ５２０ 13/16 ５２０Ｃ Ｇ１１Ｂ 20/10 Ｇ１１Ｂ 20/10 Ａ 27/031 27/10 27/10 Ｈ０４Ｎ 5/907 Ｂ Ｈ０４Ｎ 5/765 5/781 ５１０Ｆ 5/781 5/92 Ｈ 5/907 Ｇ１１Ｂ 27/10 Ａ 5/92 27/02 Ａ Ｆターム(参考） 5B005 JJ13 LL11 MM03 MM12 UU33 5B060 AC20 CA04 CA06 CD07 5B065 BA01 BA04 BA05 BA07 BA09 CE15 CH02 CH19 5C052 GA04 GB01 GB07 GC02 GE04 5C053 FA14 FA22 FA24 JA01 KA01 KA24 LA11 5D044 AB01 AB05 AB07 BC01 BC02 CC04 CC08 DE14 DE17 DE22 DE92 DE96 EF03 FG10 FG18 FG21 GK12 5D077 AA17 AA22 AA23 BA04 BA08 BA18 BB09 CA02 CA10 CA11 DC10 DC12 DC15 EA33 EA34 5D110 AA02 AA08 AA27 AA29 BB20 CA05 CA06 CA09 CA16 CA26 CC03 CD14 CF13 CK18 DA16 DA17 (54)【発明の名称】 階層型バッファメモリの記録方法および階層型バッファメモリ構造およびデータ再生方法および データ再生装置およびビデオデータ編集システムおよびコンピュータ読み取り可能な記録媒体お よびシステム・オン・チップ型集積装置
Claims (19)
- 【請求項１】 複数のデータが記録された記録メディア
からなる最下段メモリと、バッファメモリからなる、少
なくとも一段の上段側メモリを備えて階層状に構成さ
れ、且つ前記各段のメモリの記録容量は、下段側におけ
る記録容量が上段側における記録容量よりも大に構成さ
れた、階層型メモリの記録方法であって、 前記各段のメモリにおいて、上段側メモリが存在する場
合は当該メモリに記録されたデータの少なくとも部分集
合を当該上段側メモリへ転写する過程と、 且つ前記各段のメモリにおいて、下段側メモリが存在す
る場合は当該下段側メモリに記録されたデータの少なく
とも部分集合の転写を受けて当該メモリの記録内容を更
新する過程と、 を備えたことを特徴とする階層型メモリの記録方法。 - 【請求項２】 前記の記録メディアが、いずれもランダ
ムアクセス可能なディスク状またはテープ状またはカー
ド状の磁気記録媒体または光学記録媒体または半導体記
録媒体のうちの少なくともいずれかであることを特徴と
する請求項１記載の階層型メモリの記録方法。 - 【請求項３】 複数のデータが記録された記録メディア
からなる最下段メモリと、バッファメモリからなる、少
なくとも一段の上段側メモリを備えて階層状に構成さ
れ、 前記各段のメモリの記録容量は、下段側における記録容
量が上段側における記録容量よりも大に構成され、 且つ前記各段のメモリにおいて、上段側メモリが存在す
る場合は当該メモリに記録されたデータの少なくとも部
分集合を当該上段側メモリへ転写する転写手段を備え、 且つ前記各段のメモリにおいて、下段側メモリが存在す
る場合は当該下段側メモリに記録されたデータの少なく
とも部分集合の転写を受けて当該メモリの記録内容を更
新する、記録更新手段を備えたことを特徴とする階層型
メモリ構造。 - 【請求項４】 前記の記録メディアが、いずれもランダ
ムアクセス可能なディスク状またはテープ状またはカー
ド状の磁気記録媒体または光学記録媒体または半導体記
録媒体のうちの少なくともいずれかであることを特徴と
する請求項３記載の階層型メモリ構造。 - 【請求項５】 複数のデータが記録された記録メディア
を最下段メモリとし、更に少なくとも一段のバッファメ
モリを上段側メモリとして備えることにより階層状に構
成され、前記データが選択的に当該最下段メモリから最
上段メモリに亘り順に転送され、当該最上段メモリから
当該データを所定の読出順序に従い出力する構成のデー
タ再生装置に適用されるデータ再生方法であって、 前記最上段メモリに記録されたデータ中で、前記読出順
序が最後のデータと、現在出力中のデータとの間に存在
するデータ数を第１データ数として点検する過程と、 前記点検された第１データ数が所定の下限データ数に等
しいか又は少ないと、下段側メモリへ、読出順序が更に
後のデータの転写要求を行う過程と、 前記各段のメモリにおいて、上段側メモリが存在し、且
つ当該上段側メモリから読出順序が更に後の前記データ
の転写要求を受けると、当該メモリに記録されたデータ
の少なくとも部分集合を当該上段側メモリへ転写する過
程と、 且つ前記各段のメモリにおいて、上段側メモリおよび下
段側メモリが存在する場合に、 前記上段側のメモリへ転写した前記データ中の読出順序
が最後のデータと、現在当該メモリに記録されているデ
ータ中で読出順序が最後のデータとの間のデータ数を第
２データ数として点検する過程と、 且つ前記点検され
た第２データ数が所与の最低データ数に等しいか又は少
ないと、下段側のメモリへ、読出順序が更に後のデータ
の転写要求を行う過程と、 且つ前記下段側メモリに記録されたデータの少なくとも
部分集合の転写を受けて当該メモリの記録内容を更新す
る過程と、 を備えることを特徴とするデータ再生方法。 - 【請求項６】 複数のデータが記録された記録メディア
を最下段メモリとし、更に少なくとも一段のバッファメ
モリを上段側メモリとして備えることにより階層状に構
成され、前記データが選択的に当該最下段メモリから最
上段メモリに亘り順に転送され、当該最上段メモリから
当該データを所定の読出順序に従い出力する構成のデー
タ再生装置に適用されるデータ再生方法であって、 前記最上段メモリに記録されたデータ中で、前記読出順
序が最後のデータの予定読出時刻と、途中のデータを読
出再生中の現在時刻との時間差を第１時間差として演算
する過程と、 前記演算された第１時間差が所定の下限時間差に等しい
か又は短いと、下段側メモリへ、読出順序が更に後のデ
ータの転写要求を行う過程と、 前記各段のメモリにおいて、上段側メモリが存在し、且
つ当該上段側メモリから読出順序が更に後の前記データ
の前記転写要求を受けると、当該メモリに記録されたデ
ータ中の少なくとも部分集合を当該上段側メモリへ転写
する過程と、 且つ前記各段のメモリにおいて、上段側メモリおよび下
段側メモリが存在する場合に、 前記上段側のメモリへ転写した前記データ中の読出順序
が最後のデータの予定読出時刻と、現在当該メモリに記
録されているデータ中で読出順序が最後のデータの予定
読出時刻との時間差を第２時間差として演算する過程
と、 且つ前記演算された第２時間差が所与の最低時間差に等
しいか又は短いと、下段側のメモリへ、読出順序が更に
後のデータの転写要求を行う過程と、 且つ前記下段側メモリに記録されたデータの少なくとも
部分集合の転写を受けて当該メモリの記録内容を更新す
る過程と、 を備えることを特徴とするデータ再生方法。 - 【請求項７】 前記の記録メディアが、いずれもランダ
ムアクセス可能なディスク状またはテープ状またはカー
ド状の磁気記録媒体または光学記録媒体または半導体記
録媒体のうちの少なくともいずれかであることを特徴と
する請求項５または請求項６記載のデータ再生方法。 - 【請求項８】 複数のデータが記録された記録メディア
からなる最下段メモリと、少なくとも一段のバッファメ
モリからなる上段側メモリとにより階層状に構成され、
且つ当該各段のメモリの記録容量は、下段側における記
録容量が上段側における記録容量よりも大に構成された
階層状メモリと、 前記各段のメモリにおいて、上段側メモリが存在し、且
つ当該上段側メモリから読出順序が更に後のデータの転
写要求を受けると、当該メモリに記録されたデータ中の
少なくとも部分集合を当該上段側メモリへ転写するとと
もに、当該データ転写を受けた当該メモリの記録内容を
更新するメモリ転送制御手段と、 前記最上段メモリから所定の読出順序に従いデータを出
力するデータ出力手段と、 前記最上段メモリに記録されたデータ中で、前記読出順
序が最後のデータと、現在出力中のデータとの間に存在
するデータ数を点検して第１データ数とし、当該第１デ
ータ数が所定の下限データ数に等しいか又は少ないと、
下段側メモリへ読出順序が更に後のデータの転写要求を
行う、データ数基準のポインタ第１制御手段と、 上段側メモリおよび下段側メモリが存在する場合に前記
上段側のメモリへ転写した前記データ中の読出順序が最
後のデータと、現在当該メモリに記録されているデータ
中で読出順序が最後のデータとの間のデータ数を点検し
て第２データ数とし、 前記第２データ数が所与の最低データ数に等しいか又は
少ないと、さらに下段側のメモリへ読出順序が更に後の
データの転写要求を行う、データ数基準のポインタ第２
制御手段と、を備えることを特徴とするデータ再生装
置。 - 【請求項９】 複数のデータが記録された記録メディア
からなる最下段メモリと、少なくとも一段のバッファメ
モリからなる上段側メモリとにより階層状に構成され、
且つ当該各段のメモリの記録容量は、下段側における記
録容量が上段側における記録容量よりも大に構成された
階層状メモリと、 前記各段のメモリにおいて、上段側メモリが存在し、且
つ当該上段側メモリから読出順序が更に後のデータの転
写要求を受けると、当該メモリに記録されたデータ中の
少なくとも部分集合を当該上段側メモリへ転写するとと
もに、当該データ転写を受けた当該メモリの記録内容を
更新するメモリ転送制御手段と、 前記最上段メモリから所定の読出順序に従いデータを出
力するデータ出力手段と、 前記最上段メモリに記録されたデータ中で、前記読出順
序が最後のデータの予定読出時刻と、途中のデータを読
出再生中の現在時刻との時間差を第１時間差として演算
し、当該第１時間差が所定の下限時間差に等しいか又は
短いと、下段側メモリへ読出順序が更に後のデータの転
写要求を行う、時間差基準のポインタ第１制御手段と、 上段側メモリおよび下段側メモリが存在する場合に前記
上段側のメモリへ転写した前記データ中の読出順序が最
後のデータの予定読出時刻と、現在当該メモリに記録さ
れているデータ中で読出順序が最後のデータの予定読出
時刻との時間差を演算して第２時間差とし、 且つ前記演算された第２時間差が所与の最低時間差に等
しいか又は短いと、さらに下段側のメモリへ読出順序が
更に後のデータの転写要求を行う、時間差基準のポイン
タ第２制御手段と、を備えることを特徴とするデータ再
生装置。 - 【請求項１０】 前記の記録メディアが、いずれもラン
ダムアクセス可能なディスク状またはテープ状またはカ
ード状の磁気記録媒体または光学記録媒体または半導体
記録媒体のうちの少なくともいずれかであることを特徴
とする請求項８または９記載のデータ再生装置。 - 【請求項１１】 複数のデータが記録された記録メディ
アからなる最下段メモリと、少なくとも一段のバッファ
メモリからなる上段側メモリとにより階層状に構成さ
れ、且つ当該各段のメモリの記録容量は、下段側におけ
る記録容量が上段側における記録容量よりも大に構成さ
れた階層状メモリを備え、 さらに所定のプログラムを
実行可能なコンピュータを具備するデータ再生装置に適
用される記録媒体であって、 前記コンピュータを、 前記各段のメモリにおいて、上段側メモリが存在し、且
つ当該上段側メモリから読出順序が更に後のデータの転
写要求を受けると、当該メモリに記録されたデータの少
なくとも部分集合を当該上段側メモリへ転写するととも
に、当該データ転写を受けた当該メモリの記録内容を更
新するメモリ転送制御手段として機能させるためのプロ
グラムと、 前記コンピュータを、 前記最上段メモリから所定の読出順序に従いデータを出
力するデータ出力手段として機能させるためのプログラ
ムと、 前記コンピュータを、 前記最上段メモリに記録されたデータ中で、前記読出順
序が最後のデータと、現在出力中のデータとの間に存在
するデータ数を点検して第１データ数とし、当該第１デ
ータ数が所定の下限データ数に等しいか又は少ないと、
下段側メモリへ読出順序が更に後のデータの転写要求を
行う、データ数基準のポインタ第１制御手段として機能
させるためのプログラムと、 前記コンピュータを、 上段側メモリおよび下段側メモリが存在する場合に前記
上段側のメモリへ転写した前記データ中の読出順序が最
後のデータと、現在当該メモリに記録されているデータ
中で読出順序が最後のデータとの間のデータ数を点検し
て第２データ数とし、 前記第２データ数が所与の最低データ数に等しいか又は
少ないと、さらに下段側のメモリへ読出順序が更に後の
データの転写要求を行う、データ数基準のポインタ第２
制御手段として機能させるためのプログラムと、を記録
したことを特徴とするコンピュータ読み取り可能な記録
媒体。 - 【請求項１２】 複数のデータが記録された記録メディ
アからなる最下段メモリと、少なくとも一段のバッファ
メモリからなる上段側メモリとにより階層状に構成さ
れ、且つ当該各段のメモリの記録容量は、下段側におけ
る記録容量が上段側における記録容量よりも大に構成さ
れた階層状メモリを備え、 さらに所定のプログラムを
実行可能なコンピュータを具備するデータ再生装置に適
用される記録媒体であって、 前記コンピュータを、 前記各段のメモリにおいて、上段側メモリが存在し、且
つ当該上段側メモリから読出順序が更に後の前記データ
の転写要求を受けると、当該メモリに記録されたデータ
中の少なくとも部分集合を当該上段側メモリへ転写する
とともに、当該データ転写を受けた当該メモリの記録内
容を更新するメモリ転送制御手段として機能させるため
のプログラムと、 前記コンピュータを、 前記最上段メモリから所定の読出順序に従いデータを出
力するデータ出力手段として機能させるためのプログラ
ムと、 前記コンピュータを、 前記最上段メモリに記録されたデータ中で、前記読出順
序が最後のデータの予定読出時刻と、途中のデータを読
出再生中の現在時刻との時間差を第１時間差として演算
し、当該第１時間差が所定の下限時間差に等しいか又は
短いと、下段側メモリへ読出順序が更に後のデータの転
写要求を行う、時間差基準のポインタ第１制御手段とし
て機能させるためのプログラムと、 前記コンピュータを、 上段側メモリおよび下段側メモリが存在する場合に前記
上段側のメモリへ転写した前記データ中の読出順序が最
後のデータの予定読出時刻と、現在当該メモリに記録さ
れているデータ中で読出順序が最後のデータの予定読出
時刻との時間差を演算して第２時間差とし、 且つ前記演算された第２時間差が所与の最低時間差に等
しいか又は短いと、さらに下段側のメモリへ読出順序が
更に後のデータの転写要求を行う、時間差基準のポイン
タ第２制御手段として機能させるためのプログラムと、
を記録したことを特徴とするコンピュータ読み取り可能
な記録媒体。 - 【請求項１３】 前記の記録メディアが、いずれもラン
ダムアクセス可能なディスク状またはテープ状またはカ
ード状の磁気記録媒体または光学記録媒体または半導体
記録媒体のうちの少なくともいずれかであることを特徴
とする請求項１１または１２記載のコンピュータ読み取
り可能な記録媒体。 - 【請求項１４】 ランダムアクセス可能なノンリニア・
メモリ媒体を備えるデータストレージ装置を具備するデ
ータ再生装置に組み込み可能な、システム・オン・チッ
プ型集積装置であって、 同一チップ上に、 少なくともマイクロコンピュータにより構成されるプロ
セッサ部と、 バス部と、 入出力インタフェース部と、 上段側メモリと下段側メモリによる複数層の階層構造
で、前記ノンリニア・メモリ媒体から供給される所定の
読出順序のデータをそれぞれ一時的に保持可能であり、
且つ前記下段側メモリの記録容量が前記上段側メモリの
記録容量より大であり、最上段メモリからデータを再生
出力として読出し可能なメモリ領域を備える第１メモリ
部と、 前記プロセッサ部によって読み取りと実行が可能なプロ
グラムで構成された、メモリ転送制御手段と、データ数
基準のポインタ第１制御手段と、データ数基準のポイン
タ第２制御手段とが少なくとも記録された第２メモリ部
と、を備え、 且つ前記メモリ転送制御手段は前記マイクロコンピュー
タを、 前記各段のメモリにおいて、上段側メモリが存在し、且
つ当該上段側メモリから読出順序が更に後のデータの転
写要求を受けると、当該メモリに記録されたデータの少
なくとも部分集合を当該上段側メモリへ転写するととも
に、当該データ転写を受けた当該メモリの記録内容を更
新するよう機能させるプログラムとして構成され、 また前記データ数基準のポインタ第１制御手段は前記マ
イクロコンピュータを、 最上段メモリに記録されたデータ中で、前記読出順序が
最後のデータと、現在出力中のデータとの間に存在する
データ数を点検して第１データ数とし、当該第１データ
数が所定の下限データ数に等しいか又は少ないと、下段
側メモリへ読出順序が更に後のデータの転写要求を行う
よう機能させるためのプログラムとして構成され、 また前記データ数基準のポインタ第２制御手段は前記マ
イクロコンピュータを、 上段側メモリおよび下段側メモリが存在する場合に前記
上段側のメモリへ転写した前記データ中の読出順序が最
後のデータの予定読出時刻と、現在当該メモリに記録さ
れているデータ中で読出順序が最後のデータの予定読出
時刻との時間差を演算して第２時間差とし、 且つ前記演算された第２時間差が所与の最低時間差に等
しいか又は短いと、さらに下段側のメモリへ読出順序が
更に後のデータの転写要求を行うよう機能させるための
プログラムとして構成されたことを特徴とするシステム
・オン・チップ型集積装置。 - 【請求項１５】 ランダムアクセス可能なノンリニア・
メモリ媒体を備えるデータストレージ装置を具備するデ
ータ再生装置に組み込み可能な、システム・オン・チッ
プ型集積装置であって、 同一チップ上に、 少なくともマイクロコンピュータにより構成されるプロ
セッサ部と、 バス部と、 入出力インタフェース部と、 上段側メモリと下段側メモリによる複数層の階層構造
で、前記ノンリニア・メモリ媒体から供給される所定の
読出順序のデータをそれぞれ一時的に保持可能であり、
且つ前記下段側メモリの記録容量が前記上段側メモリの
記録容量より大であり、最上段メモリからデータを再生
出力として読出し可能なメモリ領域を備える第１メモリ
部と、 前記プロセッサ部によって読み取りと実行が可能なプロ
グラムで構成された、メモリ転送制御手段と、時間差基
準のポインタ第１制御手段と、時間差基準のポインタ第
２制御手段とが少なくとも記録された第２メモリ部と、
を備え、 且つ前記メモリ転送制御手段は前記マイクロコンピュー
タを、 前記各段のメモリにおいて、上段側メモリが存在し、且
つ当該上段側メモリから読出順序が更に後のデータの転
写要求を受けると、当該メモリに記録されたデータの少
なくとも部分集合を当該上段側メモリへ転写するととも
に、当該データ転写を受けた当該メモリの記録内容を更
新するよう機能させるプログラムとして構成され、 また前記時間差基準のポインタ第１制御手段は前記マイ
クロコンピュータを、最上段メモリに記録されたデータ
中で、前記読出順序が最後のデータの予定読出時刻と、
データ出力中の現在時刻との間の時間差を点検して第１
時間差とし、当該第１時間差が所定の下限時間差に等し
いか又は少ないと、下段側メモリへ読出順序が更に後の
データの転写要求を行うよう機能させるためのプログラ
ムとして構成され、 また前記時間差基準のポインタ第２制御手段は前記マイ
クロコンピュータを、 上段側メモリおよび下段側メモリが存在する場合に前記
上段側のメモリへ転写した前記データ中の読出順序が最
後のデータの予定読出時刻と、現在当該メモリに記録さ
れているデータ中で読出順序が最後のデータの予定読出
時刻との時間差を演算して第２時間差とし、 且つ前記演算された第２時間差が所与の最低時間差に等
しいか又は短いと、さらに下段側のメモリへ読出順序が
更に後のデータの転写要求を行うよう機能させるための
プログラムとして構成されたことを特徴とするシステム
・オン・チップ型集積装置。 - 【請求項１６】 前記の記録メディアが、いずれもラン
ダムアクセス可能なディスク状またはテープ状またはカ
ード状の磁気記録媒体または光学記録媒体または半導体
記録媒体のうちの少なくともいずれかであることを特徴
とする請求項１４または１５記載のシステム・オン・チ
ップ型集積装置。 - 【請求項１７】 内蔵する記録メディアにマルチチャン
ネルのビデオデータを記録するとともに記録された複数
の当該ビデオデータを指定された開始番地から所定の順
序で順次読み出し、ビデオストリームとして出力する情
報・データ処理装置と、当該情報・データ処理装置装置
に記録された前記ビデオデータを編集するための編集装
置と、当該編集装置及び当該情報・データ処理装置を制
御する制御コンピュータとを備えた編集システムにおい
て、 前記情報・データ処理装置は、 複数のデータが記録された記録メディアからなる最下段
メモリと、少なくとも一段のバッファメモリからなる上
段側メモリとにより階層状に構成され、且つ当該各段の
メモリの記録容量は、下段側における記録容量が上段側
における記録容量よりも大に構成された階層状メモリ
と、 前記各段のメモリにおいて、上段側メモリが存在し、且
つ当該上段側メモリから読出順序が更に後のデータの転
写要求を受けると、当該メモリに記録されたデータ中の
少なくとも部分集合を当該上段側メモリへ転写するとと
もに、当該データ転写を受けた当該メモリの記録内容を
更新するメモリ転送制御手段と、 前記最上段メモリから所定の読出順序に従いデータを出
力する機能を少なくとも備える主制御手段と、 前記最上段メモリに記録されたデータ中で、前記読出順
序が最後のデータと、現在出力中のデータとの間に存在
するデータ数を点検して第１データ数とし、当該第１デ
ータ数が所定の下限データ数に等しいか又は少ないと、
下段側メモリへ読出順序が更に後のデータの転写要求を
行う、データ数基準のポインタ第１制御手段と、 上段側メモリおよび下段側メモリが存在する場合に前記
上段側のメモリへ転写した前記データ中の読出順序が最
後のデータと、現在当該メモリに記録されているデータ
中で読出順序が最後のデータとの間のデータ数を点検し
て第２データ数とし、 前記第２データ数が所与の最低データ数に等しいか又は
少ないと、さらに下段側のメモリへ読出順序が更に後の
データの転写要求を行う、データ数基準のポインタ第２
制御手段とを備えたことを特徴とするビデオデータ編集
システム。 - 【請求項１８】 内蔵する記録メディアにマルチチャン
ネルのビデオデータを記録するとともに記録された複数
の当該ビデオデータを指定された開始番地から所定の順
序で順次読み出し、ビデオストリームとして出力する情
報・データ処理装置と、当該情報・データ処理装置装置
に記録された前記ビデオデータを編集するための編集装
置と、当該編集装置及び当該情報・データ処理装置を制
御する制御コンピュータとを備えた編集システムにおい
て、 前記情報・データ処理装置は、 複数のデータが記録された記録メディアからなる最下段
メモリと、少なくとも一段のバッファメモリからなる上
段側メモリとにより階層状に構成され、且つ当該各段の
メモリの記録容量は、下段側における記録容量が上段側
における記録容量よりも大に構成された階層状メモリ
と、 前記各段のメモリにおいて、上段側メモリが存在し、且
つ当該上段側メモリから読出順序が更に後のデータの転
写要求を受けると、当該メモリに記録されたデータ中の
少なくとも部分集合を当該上段側メモリへ転写するとと
もに、当該データ転写を受けた当該メモリの記録内容を
更新するメモリ転送制御手段と、 前記最上段メモリから所定の読出順序に従いデータを出
力する機能を少なくとも備える主制御手段と、 前記最上段メモリに記録されたデータ中で、前記読出順
序が最後のデータの予定読出時刻と、データ出力中の現
在時刻との間の時間差を点検して第１時間差とし、当該
第１時間差が所定の下限時間差に等しいか又は少ない
と、下段側メモリへ読出順序が更に後のデータの転写要
求を行う、時間差基準のポインタ第１制御手段と、 上段側メモリおよび下段側メモリが存在する場合に前記
上段側のメモリへ転写した前記データ中の読出順序が最
後のデータの予定読出時刻と、現在当該メモリに記録さ
れているデータ中で読出順序が最後のデータの予定読出
時刻との間の時間差を点検して第２時間差とし、 前記第２時間差が所与の最低時間差に等しいか又は少な
いと、さらに下段側のメモリへ読出順序が更に後のデー
タの転写要求を行う、時間差基準のポインタ第２制御手
段とを備えたことを特徴とするビデオデータ編集システ
ム。 - 【請求項１９】 前記の記録メディアが、いずれもラン
ダムアクセス可能なディスク状またはテープ状またはカ
ード状の磁気記録媒体または光学記録媒体または半導体
記録媒体のうちの少なくともいずれかであることを特徴
とする請求項１７または１８記載のビデオデータ編集シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15223399A JP4264777B2 (ja) | 1999-05-31 | 1999-05-31 | データ再生方法及びデータ再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15223399A JP4264777B2 (ja) | 1999-05-31 | 1999-05-31 | データ再生方法及びデータ再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000341635A true JP2000341635A (ja) | 2000-12-08 |
| JP4264777B2 JP4264777B2 (ja) | 2009-05-20 |
Family
ID=15536007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15223399A Expired - Fee Related JP4264777B2 (ja) | 1999-05-31 | 1999-05-31 | データ再生方法及びデータ再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4264777B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006059323A (ja) * | 2004-06-10 | 2006-03-02 | Marvell World Trade Ltd | 適応記憶システム |
| KR100767605B1 (ko) | 2006-08-09 | 2007-10-17 | 주식회사 휴맥스 | 계층적 메모리를 구비한 영상 기록 재생 장치 및 계층적메모리 구현 방법 |
| JP2012059252A (ja) * | 2010-09-07 | 2012-03-22 | Internatl Business Mach Corp <Ibm> | 共用データ・バスに対する階層的バッファ・システムのための方法、集積回路デバイス、およびプロセッサ・デバイス |
| EP2439650A3 (en) * | 2005-03-07 | 2012-08-22 | Verizon Business Global LLC | Method and system for providing distributed editing and storage of digital media over a network |
| US8315501B2 (en) | 2006-03-01 | 2012-11-20 | Sony Corporation | Reproduction apparatus and reproduction method |
| US8631226B2 (en) | 2005-09-07 | 2014-01-14 | Verizon Patent And Licensing Inc. | Method and system for video monitoring |
| US8972862B2 (en) | 2001-06-27 | 2015-03-03 | Verizon Patent And Licensing Inc. | Method and system for providing remote digital media ingest with centralized editorial control |
| US8977108B2 (en) | 2001-06-27 | 2015-03-10 | Verizon Patent And Licensing Inc. | Digital media asset management system and method for supporting multiple users |
| US9038108B2 (en) | 2000-06-28 | 2015-05-19 | Verizon Patent And Licensing Inc. | Method and system for providing end user community functionality for publication and delivery of digital media content |
| US9076311B2 (en) | 2005-09-07 | 2015-07-07 | Verizon Patent And Licensing Inc. | Method and apparatus for providing remote workflow management |
| US9401080B2 (en) | 2005-09-07 | 2016-07-26 | Verizon Patent And Licensing Inc. | Method and apparatus for synchronizing video frames |
-
1999
- 1999-05-31 JP JP15223399A patent/JP4264777B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9038108B2 (en) | 2000-06-28 | 2015-05-19 | Verizon Patent And Licensing Inc. | Method and system for providing end user community functionality for publication and delivery of digital media content |
| US8972862B2 (en) | 2001-06-27 | 2015-03-03 | Verizon Patent And Licensing Inc. | Method and system for providing remote digital media ingest with centralized editorial control |
| US8977108B2 (en) | 2001-06-27 | 2015-03-10 | Verizon Patent And Licensing Inc. | Digital media asset management system and method for supporting multiple users |
| US8990214B2 (en) | 2001-06-27 | 2015-03-24 | Verizon Patent And Licensing Inc. | Method and system for providing distributed editing and storage of digital media over a network |
| JP2006059323A (ja) * | 2004-06-10 | 2006-03-02 | Marvell World Trade Ltd | 適応記憶システム |
| EP2439650A3 (en) * | 2005-03-07 | 2012-08-22 | Verizon Business Global LLC | Method and system for providing distributed editing and storage of digital media over a network |
| US8631226B2 (en) | 2005-09-07 | 2014-01-14 | Verizon Patent And Licensing Inc. | Method and system for video monitoring |
| US9076311B2 (en) | 2005-09-07 | 2015-07-07 | Verizon Patent And Licensing Inc. | Method and apparatus for providing remote workflow management |
| US9401080B2 (en) | 2005-09-07 | 2016-07-26 | Verizon Patent And Licensing Inc. | Method and apparatus for synchronizing video frames |
| US8315501B2 (en) | 2006-03-01 | 2012-11-20 | Sony Corporation | Reproduction apparatus and reproduction method |
| KR100767605B1 (ko) | 2006-08-09 | 2007-10-17 | 주식회사 휴맥스 | 계층적 메모리를 구비한 영상 기록 재생 장치 및 계층적메모리 구현 방법 |
| JP2012059252A (ja) * | 2010-09-07 | 2012-03-22 | Internatl Business Mach Corp <Ibm> | 共用データ・バスに対する階層的バッファ・システムのための方法、集積回路デバイス、およびプロセッサ・デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4264777B2 (ja) | 2009-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07302225A (ja) | 連続データ記録再生装置及びキャッシュ管理方法 | |
| JPH1131357A (ja) | 情報データの記録方法 | |
| JP2000341635A (ja) | 階層型バッファメモリの記録方法および階層型バッファメモリ構造およびデータ再生方法およびデータ再生装置およびビデオデータ編集システムおよびコンピュータ読み取り可能な記録媒体およびシステム・オン・チップ型集積装置 | |
| JP2009205719A (ja) | データをテープ媒体に書き込む装置及び方法 | |
| JP2002150699A (ja) | 情報処理装置、情報処理方法及び情報処理方法を記録した記録媒体 | |
| JP4310821B2 (ja) | 情報記録装置および方法 | |
| JPH11327800A (ja) | ディスク記録媒体のデータコピー方法及びディスク記録装置 | |
| JP2007323694A (ja) | 記録装置および方法、プログラム、並びに記録媒体 | |
| JP4802791B2 (ja) | データ記憶装置及びデータアクセス方法 | |
| KR20050055707A (ko) | 재생 장치 및 방법, 기록 매체, 및 프로그램 | |
| JP4930358B2 (ja) | データ処理装置及びデータ処理方法 | |
| JP5180077B2 (ja) | 複数ドライブ装置の遅延対策と省電力制御を行う記録再生装置 | |
| JPH11306124A (ja) | データ転送方法および装置 | |
| JP4066447B2 (ja) | 情報処理装置及びデータの処理方法 | |
| JP4984677B2 (ja) | 情報処理装置 | |
| JP2005142610A (ja) | 動画・音声再生装置 | |
| WO2010007727A1 (ja) | 映像記録装置、映像再生装置およびその方法 | |
| JP2009087487A (ja) | ディスク装置及びデータの先読み方法 | |
| JP2000322874A (ja) | 情報・データ処理装置及び情報・データの再生方法およびビデオ編集装置およびコンピュータ読み取り可能な記録媒体およびシステム・オン・チップ型集積装置 | |
| JP2001043622A (ja) | 情報処理装置 | |
| JPH11119922A (ja) | データ記憶システム及び冗長データ書き込み制御方法 | |
| JP4480592B2 (ja) | ファイルシステム | |
| JPH11176103A (ja) | ディジタル情報の記録再生システム及び同システムに適用する欠陥管理方法 | |
| JP2008158572A (ja) | データ記憶装置 | |
| JP2010049732A (ja) | 記録方式、記憶媒体及び記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051220 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090122 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |