JP2000341095A - Comparator circuit - Google Patents

Comparator circuit

Info

Publication number
JP2000341095A
JP2000341095A JP11147372A JP14737299A JP2000341095A JP 2000341095 A JP2000341095 A JP 2000341095A JP 11147372 A JP11147372 A JP 11147372A JP 14737299 A JP14737299 A JP 14737299A JP 2000341095 A JP2000341095 A JP 2000341095A
Authority
JP
Japan
Prior art keywords
voltage
input
comparator
input terminal
dividing resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11147372A
Other languages
Japanese (ja)
Other versions
JP3452833B2 (en
Inventor
Shoji Haneda
正二 羽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Data Group Corp
Original Assignee
NTT Data Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Data Corp filed Critical NTT Data Corp
Priority to JP14737299A priority Critical patent/JP3452833B2/en
Publication of JP2000341095A publication Critical patent/JP2000341095A/en
Application granted granted Critical
Publication of JP3452833B2 publication Critical patent/JP3452833B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

PROBLEM TO BE SOLVED: To attain proper comparison even when a high ground voltage or a high level other common mode noise is in existence by reducing the effect of the common mode noise such as the ground voltage between a signal supply source and a comparator without using a floating power supply. SOLUTION: A comparator CP is operated by a power supply with voltages +Vcc, -Vcc, compares a voltage at an input terminal T1 with a voltage at an input terminal T2 to produce an output in response to the magnitude correlation of them at an output terminal Tout. A voltage division resistor R1 is inserted between an input terminal L1 and the input terminal T1 and a voltage division resistor R2 is inserted between a ground potential point GND and a connection point between the voltage division resistor R1 and the input terminal T1. A voltage division resistor R1' is inserted between an input terminal L2 and the input terminal T2, and a voltage division resistor R2' is inserted between the ground potential point GND and a connecting point between the voltage division resistor R1' and the input terminal T2. A impedance matching resistor Z is inserted between the input terminals L1, L2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、入力信号の電圧
を比較する電圧比較型のコンパレータを用いるコンパレ
ータ回路に係り、特にディジタル通信系の信号弁別に好
適なコンパレータ回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a comparator circuit using a voltage comparison type comparator for comparing voltages of input signals, and more particularly to a comparator circuit suitable for signal discrimination in a digital communication system.

【0002】[0002]

【従来の技術】コンピュータのオンラインシステムに用
いられるプロトコルの一種であるHDLC(High level
DataLink Control)のレシーバ回路、又はいわゆる4
線式通信路(4W:4 wire channel)のレシーバ回路等
においては、ディジタル信号等の信号電圧を参照電圧と
比較して信号弁別を行うために電圧比較型のコンパレー
タが用いられる。この種の電圧比較型のコンパレータ
は、入力端に与えられる入力信号電圧が、当該コンパレ
ータに供給される電源電圧の範囲内でなければ、正常に
動作することができない。
2. Description of the Related Art HDLC (High Level) which is a kind of protocol used for an online system of a computer.
DataLink Control) receiver circuit, or so-called 4
2. Description of the Related Art In a receiver circuit or the like of a wire communication channel (4W: 4 wire channel), a voltage comparison type comparator is used to compare a signal voltage of a digital signal or the like with a reference voltage to perform signal discrimination. This type of voltage comparison type comparator cannot operate normally unless the input signal voltage applied to the input terminal is within the range of the power supply voltage supplied to the comparator.

【0003】[0003]

【発明が解決しようとする課題】上述したレシーバ回路
等のように、コンパレータが他の装置と接続される場合
には、他の装置と該レシーバ回路との共通電位すなわち
グラウンド電位(地電位)差等に基づくコモンモードノ
イズに該コンパレータの動作が影響され易い。例えば、
グラウンド電位差が大きいと、大きなコモンモードノイ
ズとしてコンパレータに作用し、入力信号電圧が当該コ
ンパレータに供給される電源電圧の範囲外に達してしま
うことがある。
When the comparator is connected to another device as in the above-described receiver circuit or the like, the common potential between the other device and the receiver circuit, that is, the ground potential (ground potential) difference. The operation of the comparator is easily affected by common mode noise based on the above. For example,
If the ground potential difference is large, it acts on the comparator as large common mode noise, and the input signal voltage may reach outside the range of the power supply voltage supplied to the comparator.

【0004】このように入力信号電圧が、コンパレータ
の電源の正側電源電圧を超えてしまったり、負側電源電
圧未満となったりしてしまうと、コンパレータは、正常
な電圧比較動作をすることができなくなってしまう。し
たがって、入力信号電圧がコンパレータに供給される電
源電圧の範囲外に達してしまうと、コンパレータにおけ
る電圧比較は正常に動作しなくなり、当該コンパレータ
をレシーバ回路等に用いている場合には、正常な通信を
行うことができなくなる。
As described above, when the input signal voltage exceeds the positive power supply voltage of the power supply of the comparator or becomes lower than the negative power supply voltage, the comparator may perform a normal voltage comparison operation. I can no longer do it. Therefore, when the input signal voltage exceeds the range of the power supply voltage supplied to the comparator, the voltage comparison in the comparator does not operate normally, and when the comparator is used in a receiver circuit or the like, normal communication is not performed. Can not be performed.

【0005】このような問題に対処するため、一般的に
はレシーバ回路等の電源部としてフローティング電源を
用いるなどしているが、回路構成が複雑・大規模化する
とともに、該レシーバ回路等を含む装置の製造コスト上
昇の要因となっている。
In order to cope with such a problem, a floating power supply is generally used as a power supply section of a receiver circuit or the like. However, the circuit configuration becomes complicated and large-scale, and the receiver circuit and the like are included. This is a factor in increasing the manufacturing cost of the device.

【0006】この発明は、上述した事情に鑑みてなされ
たもので、フローティング電源を用いることなく、信号
供給源とコンパレータとのグラウンド電位差等のコモン
モードノイズの影響を縮減し、該グラウンド電位差やそ
の他のコモンモードノイズが大きくとも適正な比較動作
を可能とするコンパレータ回路を提供することを目的と
する。
The present invention has been made in view of the above circumstances, and reduces the influence of common mode noise such as a ground potential difference between a signal supply source and a comparator without using a floating power supply. It is an object of the present invention to provide a comparator circuit capable of performing a proper comparison operation even if the common mode noise is large.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するた
め、この発明の第1の観点によるコンパレータ回路は、
入力電圧を比較するコンパレータと、前記コンパレータ
の入力部に設けられ、コモンモードの入力電圧成分を分
圧する分圧手段を有する入力回路と、を具備する。
To achieve the above object, a comparator circuit according to a first aspect of the present invention comprises:
A comparator for comparing input voltages, and an input circuit provided at an input portion of the comparator and having voltage dividing means for dividing a common mode input voltage component are provided.

【0008】前記入力回路の前記分圧手段は、コモンモ
ード入力電圧を抵抗分圧する分圧抵抗を含んでいてもよ
い。
[0008] The voltage dividing means of the input circuit may include a voltage dividing resistor for dividing a common mode input voltage by resistance.

【0009】この発明の第2の観点によるコンパレータ
回路は、第1及び第2の入力端を有し、前記第1の入力
端の入力電圧と前記第2の入力端の入力電圧とを比較す
るコンパレータと、第1の信号入力を前記コンパレータ
の第1の入力端に結合する第1の分圧抵抗と、前記第1
の分圧抵抗と前記コンパレータの第1の入力端との接続
点と共通電位点との間に結合される第2の分圧抵抗と、
前記第1の信号入力と比較すべき第2の信号入力を前記
コンパレータの第2の入力端に結合する第3の分圧抵抗
と、前記第3の分圧抵抗と前記コンパレータの第2の入
力端との接続点と共通電位点との間に結合される第4の
分圧抵抗と、を具備する。
A comparator circuit according to a second aspect of the present invention has first and second input terminals, and compares an input voltage of the first input terminal with an input voltage of the second input terminal. A comparator; a first voltage-dividing resistor coupling a first signal input to a first input of the comparator;
A second voltage-dividing resistor coupled between a connection point between the voltage-dividing resistor and the first input terminal of the comparator and a common potential point;
A third voltage divider for coupling a second signal input to be compared with the first signal input to a second input of the comparator; and a third voltage divider and a second input of the comparator. A fourth voltage-dividing resistor coupled between the connection point with the end and the common potential point.

【0010】この発明の第3の観点によるコンパレータ
回路は、第1及び第2の入力端を有し、前記第1の入力
端の入力電圧と前記第2の入力端の入力電圧とを比較す
るコンパレータと、反転および非反転入力端を有し、前
記非反転入力端を基準電位点に接続するとともに、前記
非反転入力端の入力電位から前記反転入力端の電位を差
し引いた差電圧を増幅して出力する演算増幅器と、第1
の信号入力を前記コンパレータの第1の入力端に結合す
る第1の分圧抵抗と、前記第1の分圧抵抗と前記コンパ
レータの第1の入力端との接続点と前記演算増幅器の出
力端との間に結合される第2の分圧抵抗と、前記第1の
信号入力と比較すべき第2の信号入力を前記コンパレー
タの第2の入力端に結合する第3の分圧抵抗と、前記第
3の分圧抵抗と前記コンパレータの第2の入力端との接
続点と前記演算増幅器の出力端との間に結合される第4
の分圧抵抗と、前記第1の分圧抵抗と前記第2の分圧抵
抗との接続点と前記演算増幅器の反転入力端との間に結
合される第1の電位検出抵抗と、前記第3の分圧抵抗と
前記第4の分圧抵抗との接続点と前記演算増幅器の反転
入力端との間に結合される第2の電位検出抵抗と、を具
備する。
A comparator circuit according to a third aspect of the present invention has first and second input terminals, and compares an input voltage at the first input terminal with an input voltage at the second input terminal. A comparator having an inverting and non-inverting input terminal, connecting the non-inverting input terminal to a reference potential point, and amplifying a difference voltage obtained by subtracting the potential of the inverting input terminal from the input potential of the non-inverting input terminal. And an operational amplifier for outputting
A first voltage-dividing resistor coupling the signal input of the comparator to a first input terminal of the comparator, a connection point between the first voltage-dividing resistor and the first input terminal of the comparator, and an output terminal of the operational amplifier. A second voltage-dividing resistor coupled between the first and second signal-inputs, and a third voltage-dividing resistor coupling a second signal input to be compared with the first signal input to a second input of the comparator; A fourth terminal coupled between a connection point between the third voltage-dividing resistor and a second input terminal of the comparator and an output terminal of the operational amplifier.
A first potential detecting resistor coupled between a connection point between the first and second voltage dividing resistors and an inverting input terminal of the operational amplifier; A second potential detecting resistor coupled between a connection point of the third voltage dividing resistor and the fourth voltage dividing resistor and an inverting input terminal of the operational amplifier.

【0011】前記第1の信号入力と前記第1の分圧抵抗
との接続点と、前記第2の信号入力と前記第3の分圧抵
抗との接続点との間に挿入され、前記第1の信号入力と
前記第2の信号入力とのインピーダンスのマッチングを
とるための終端抵抗を、さらに含んでいてもよい。
The first signal input and the third voltage dividing resistor are inserted between a connection point between the first signal input and the first voltage dividing resistor and a connection point between the second signal input and the third voltage dividing resistor. A terminating resistor for matching impedance between the first signal input and the second signal input may be further included.

【0012】この発明に係るコンパレータ回路は、入力
電圧を比較するコンパレータの入力部にコモンモードの
入力電圧成分を分圧する分圧手段を設ける。このコンパ
レータ回路では、コモンモードの入力信号成分が分圧手
段により分圧されるため、実質的に入力信号に対する当
該コンパレータ回路のコモンモードの許容電圧範囲が拡
がり、コモンモードノイズの影響を縮減し、グラウンド
電位差やその他のコモンモードノイズが大きくとも適正
な比較動作が行われ、フローティング電源を用いる必要
がない。
In the comparator circuit according to the present invention, a voltage dividing means for dividing a common mode input voltage component is provided at an input portion of a comparator for comparing input voltages. In this comparator circuit, the common mode input signal component is divided by the voltage dividing means, so that the common mode allowable voltage range of the comparator circuit with respect to the input signal is substantially expanded, and the influence of common mode noise is reduced. Even if the ground potential difference or other common mode noise is large, an appropriate comparison operation is performed, and there is no need to use a floating power supply.

【0013】[0013]

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態に係るコンパレータ回路を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a comparator circuit according to an embodiment of the present invention will be described with reference to the drawings.

【0014】図1は、この発明の第1の実施の形態に係
るコンパレータ回路の構成を模式的に示している。
FIG. 1 schematically shows a configuration of a comparator circuit according to a first embodiment of the present invention.

【0015】図1に示すコンパレータ回路は、コンパレ
ータCP、第1の分圧抵抗R1(抵抗値もR1とす
る)、第2の分圧抵抗R2(抵抗値もR2とする)、第
3の分圧抵抗R1′(抵抗値もR1′とする)、第4の
分圧抵抗R2′(抵抗値もR2′とする)及びインピー
ダンスマッチング用抵抗Zを備えている。
The comparator circuit shown in FIG. 1 includes a comparator CP, a first voltage dividing resistor R1 (the resistance value is also R1), a second voltage dividing resistor R2 (the resistance value is also R2), and a third voltage dividing resistor R2. A voltage dividing resistor R1 '(resistance value is also R1'), a fourth voltage dividing resistor R2 '(resistance value is also R2'), and an impedance matching resistor Z are provided.

【0016】コンパレータCPは、電源電圧+Vcc及
び−Vccの電源により動作し、第1及び第2の入力端
T1及びT2間の電圧を比較して、両者の大小関係に応
じた出力を出力端Toutに発生する。例えば、第1の入
力端T1の電圧−第2の入力端T2の電圧の電圧差が正
の場合には出力端Toutの電圧が“H(ハイレベル)”
となり、該電圧差が負の場合には出力端Toutの電圧が
“L(ローレベル)”となる。出力端Toutの電圧が出
力端子Loutに導出されこのコンパレータ回路の出力と
なる。
The comparator CP operates with a power supply voltage of + Vcc and -Vcc, compares the voltage between the first and second input terminals T1 and T2, and outputs an output according to the magnitude relationship between the two to the output terminal Tout. Occurs. For example, when the voltage difference between the voltage of the first input terminal T1 and the voltage of the second input terminal T2 is positive, the voltage of the output terminal Tout becomes “H (high level)”.
When the voltage difference is negative, the voltage of the output terminal Tout becomes “L (low level)”. The voltage at the output terminal Tout is led out to the output terminal Lout and becomes the output of this comparator circuit.

【0017】このような、コンパレータCPは、一般的
に正帰還を施してオン/オフのスイッチングを動作する
ようにした演算増幅器(オペアンプ)により構成され
る。従来は、このコンパレータCPが単体で用いられて
いたため、第1及び第2の入力端T1及びT2に入力信
号電圧がそのまま与えられていた。
Such a comparator CP is generally constituted by an operational amplifier (op-amp) which performs on / off switching by applying positive feedback. Conventionally, since the comparator CP is used alone, the input signal voltage is directly applied to the first and second input terminals T1 and T2.

【0018】当該コンパレータ回路の第1の入力端子L
1とコンパレータCPの第1の入力端T1との間に第1
の分圧抵抗R1が挿入され、該第1の分圧抵抗R1とコ
ンパレータCPの第1の入力端T1との接続点と0Vの
共通電位すなわちグラウンド電位GNDとの間に第2の
分圧抵抗R2が挿入される。同様に、第2の入力端子L
2とコンパレータCPの第2の入力端T2との間に第3
の分圧抵抗R1′が挿入され、該第3の分圧抵抗R1′
とコンパレータCPの第2の入力端T2との接続点とグ
ラウンド電位GNDとの間に第4の分圧抵抗R2′が挿
入される。
The first input terminal L of the comparator circuit
1 and a first input terminal T1 of the comparator CP.
And a second voltage dividing resistor R1 is provided between a connection point between the first voltage dividing resistor R1 and the first input terminal T1 of the comparator CP and a common potential of 0 V, that is, the ground potential GND. R2 is inserted. Similarly, the second input terminal L
3 between the second input terminal T2 of the comparator CP and the second input terminal T2 of the comparator CP.
Is inserted, the third voltage dividing resistor R1 'is inserted.
A fourth voltage-dividing resistor R2 'is inserted between a connection point between the second input terminal T2 of the comparator CP and the ground potential GND.

【0019】さらに該コンパレータ回路の第1の入力端
子L1と第2の入力端子L2との間に入力信号回線のイ
ンピーダンスマッチングをとるためのインピーダンスマ
ッチング用抵抗Zを挿入する。
Further, an impedance matching resistor Z for impedance matching of an input signal line is inserted between the first input terminal L1 and the second input terminal L2 of the comparator circuit.

【0020】次に、以上のように構成されるコンパレー
タ回路の機能及び動作について詳細に説明する。
Next, the function and operation of the comparator circuit configured as described above will be described in detail.

【0021】コンパレータ回路の第1及び第2の入力端
子L1及びL2にはそれぞれ入力信号回線からの電圧信
号からなる入力信号が供給され、第1の入力端子L1の
電圧−第2の入力端子L2の電圧の電圧差に基づく比較
出力を出力端子Loutから出力する。
An input signal composed of a voltage signal from an input signal line is supplied to the first and second input terminals L1 and L2 of the comparator circuit, respectively. The voltage of the first input terminal L1 minus the second input terminal L2 Output from the output terminal Lout based on the voltage difference between these voltages.

【0022】インピーダンスマッチング用抵抗Zは、第
1及び第2の入力端子L1及びL2に入力信号を供給す
る入力回線を終端し、インピーダンスマッチングをと
る。
The impedance matching resistor Z terminates an input line for supplying an input signal to the first and second input terminals L1 and L2, and performs impedance matching.

【0023】第1の入力端子L1とグラウンド電位GN
Dとの間の電位差として与えられるコモンモードの入力
信号電圧は、第1及び第2の分圧抵抗R1及びR2で分
圧され、R2/(R1+R2)がコンパレータCPの第
1の入力端T1に与えられる。第2の入力端子L2とグ
ラウンド電位GNDとの間の電位差として与えられるコ
モンモードの入力信号電圧は、第3及び第4の分圧抵抗
R1′及びR2′で分圧され、R2′/(R1′+R
2′)がコンパレータCPの第2の入力端T2に与えら
れる。
The first input terminal L1 and the ground potential GN
The common-mode input signal voltage given as a potential difference between D and D is divided by the first and second voltage dividing resistors R1 and R2, and R2 / (R1 + R2) is connected to the first input terminal T1 of the comparator CP. Given. A common mode input signal voltage given as a potential difference between the second input terminal L2 and the ground potential GND is divided by third and fourth voltage dividing resistors R1 'and R2', and R2 '/ (R1 '+ R
2 ') is provided to the second input terminal T2 of the comparator CP.

【0024】この場合、第1の入力端子L1側と第2の
入力端子L2側との分圧比を等しくするため、分圧抵抗
R1、R2、R1′及びR2′の抵抗値をそれぞれR1
=R1′及びR2=R2′としておく。なお、第1の入
力端子L1側と第2の入力端子L2側との分圧比を等し
くしなくともよい場合には、各分圧抵抗R1、R2、R
1′及びR2′の抵抗値を、所望に応じた適正なる値に
設定すればよい。
In this case, in order to equalize the voltage division ratio between the first input terminal L1 and the second input terminal L2, the resistance values of the voltage dividing resistors R1, R2, R1 'and R2' are each set to R1.
= R1 'and R2 = R2'. If the voltage division ratio between the first input terminal L1 and the second input terminal L2 does not have to be equal, each of the voltage dividing resistors R1, R2, R
The resistance values of 1 'and R2' may be set to appropriate values as desired.

【0025】このとき、コンパレータCPに対するノー
マルモードの入力信号電圧、すなわちコンパレータCP
の第1及び第2の入力端T1及びT2間の電位差、も上
述した分圧により、R2/(R1+R2)倍に減小する
ことになる。しかしながら、減小した入力信号電圧の振
幅がコンパレータCPによって検出することが可能な範
囲であれば、入力信号の検出に支障をきたすことはな
い。
At this time, the normal mode input signal voltage to the comparator CP, that is, the comparator CP
The potential difference between the first and second input terminals T1 and T2 is also reduced to R2 / (R1 + R2) times by the above-described voltage division. However, as long as the reduced amplitude of the input signal voltage can be detected by the comparator CP, the detection of the input signal is not hindered.

【0026】上述したコンパレータ回路の具体的な動作
を、従来の構成の場合と比較して説明する。
The specific operation of the above-described comparator circuit will be described in comparison with the case of the conventional configuration.

【0027】従来は、図1に示すコンパレータCPとほ
ぼ同様のコンパレータに、入力信号電圧を直接供給して
いた。例えば、入力端子L1−L2間にほぼ矩形波状の
電位差を呈する信号を印加した場合、入力信号の電圧波
形が、伝送系の伝達特性等によりなまっていても、
“H”期間と“L”期間とをコンパレータで弁別し、
“H”と“L”の適正な矩形波として出力する。
Conventionally, the input signal voltage has been directly supplied to a comparator substantially similar to the comparator CP shown in FIG. For example, when a signal exhibiting a substantially rectangular wave potential difference is applied between the input terminals L1 and L2, even if the voltage waveform of the input signal is distorted by the transmission characteristics of the transmission system, etc.
The “H” period and the “L” period are discriminated by a comparator,
Output as a proper rectangular wave of “H” and “L”.

【0028】このような場合、入力信号に、グラウンド
電位差による所定電圧シフトを含むコモンモードノイズ
が含まれていても、入力信号電圧の振幅が、電源電圧+
Vccと−Vccとの間、すなわちコンパレータの正常動作
範囲内に入っていれば、コモンモードのノイズ成分は抑
圧され、適正な出力信号を得ることができる。
In such a case, even if the input signal includes common mode noise including a predetermined voltage shift due to the ground potential difference, the amplitude of the input signal voltage is equal to the power supply voltage +
If it is between Vcc and -Vcc, that is, if it is within the normal operating range of the comparator, the common mode noise component is suppressed and an appropriate output signal can be obtained.

【0029】ところが、図5に示すように、入力信号電
圧にコモンモードノイズが含まれることにより、入力信
号電圧が、上述した電源電圧+Vccと−Vccとの間、す
なわちコンパレータの正常動作範囲外となると、もはや
コンパレータとして、適正に動作することができなくな
り、例えば図6に示すようにコンパレータの出力信号に
コモンモードノイズに起因する振幅変動成分が混入する
など、適正な矩形波状の出力信号を得ることができなく
なる。
However, as shown in FIG. 5, since the input signal voltage includes common mode noise, the input signal voltage falls between the above-mentioned power supply voltages + Vcc and -Vcc, that is, outside the normal operation range of the comparator. When this happens, the comparator can no longer operate properly. For example, as shown in FIG. 6, an output signal of the comparator is mixed with an amplitude fluctuation component caused by common mode noise to obtain an appropriate output signal in the form of a rectangular wave. You will not be able to do it.

【0030】これに対して、図1に示したように、コン
パレータCPの入力部に第1〜第4の分圧抵抗R1、R
2、R1′及びR2′からなる分圧回路を設けてコンパ
レータ回路を構成した場合の動作は次のようになる。
On the other hand, as shown in FIG. 1, first to fourth voltage dividing resistors R1, R
The operation in the case where a voltage dividing circuit composed of 2, R1 'and R2' is provided to constitute a comparator circuit is as follows.

【0031】入力端子L1−L2間にほぼ矩形波状の電
位差を呈する信号を印加した場合、入力信号電圧は、上
述したように、第1〜第4の分圧抵抗R1、R2、R
1′及びR2′による抵抗分圧により、コンパレータC
Pに対するノーマルモードの入力信号電圧は、R2/
(R1+R2)倍に減小する。しかし、減小した電圧振
幅がコンパレータCPにより検出可能な範囲内でさえあ
れば、入力信号の“H”期間と“L”期間とをコンパレ
ータCPで弁別し、出力端子Loutに“H”と“L”と
が交互にあらわれる適正な矩形波として出力する。
When a signal exhibiting a substantially rectangular wave potential difference is applied between the input terminals L1 and L2, the input signal voltage becomes the first to fourth voltage dividing resistors R1, R2 and R as described above.
1 'and R2', the comparator C
The normal mode input signal voltage for P is R2 /
(R1 + R2) times. However, if the reduced voltage amplitude is within the range that can be detected by the comparator CP, the “H” period and the “L” period of the input signal are discriminated by the comparator CP, and “H” and “H” are output to the output terminal Lout. L ″ are output as appropriate rectangular waves alternately appearing.

【0032】このようなコンパレータ回路の入力端子L
1及びL2に対し、図2に示すように、入力信号電圧に
コモンモードノイズが含まれる図5と同様の入力信号電
圧が与えられると、入力端子L1及びL2においては、
入力信号電圧は、上述した電源電圧+Vccと−Vccとの
間、すなわちコンパレータの正常動作範囲外となってい
る。
The input terminal L of such a comparator circuit
As shown in FIG. 2, when input signal voltages including common mode noise are applied to the input terminals L1 and L2 as shown in FIG.
The input signal voltage is between the above-described power supply voltages + Vcc and -Vcc, that is, outside the normal operation range of the comparator.

【0033】しかし、この場合、入力信号のコモンモー
ド成分は、第1〜第4の分圧抵抗R1、R2、R1′及
びR2′による抵抗分圧による分圧比、R2/(R1+
R2)、倍に減小して、コンパレータCPの入力端T1
及びT2に供給されることになる。このコンパレータC
Pの入力端T1及びT2に供給される電圧は、電源電圧
+Vccと−Vccとの間、すなわちコンパレータCPの正
常動作範囲内の値となるため、コンパレータCPは、適
正に動作することができる。すなわち、コンパレータ回
路全体としては、図2に示すように、見かけ上の正常動
作範囲が、分圧抵抗R1、R2、R1′及びR2′によ
る分圧比に応じてその逆数、すなわち(R1+R2)/
R2、に比例して拡大したのと同等となる。
However, in this case, the common mode component of the input signal is divided by the first to fourth voltage dividing resistors R1, R2, R1 'and R2', and the voltage dividing ratio R2 / (R1 +
R2), the input terminal T1 of the comparator CP
And T2. This comparator C
Since the voltage supplied to the input terminals T1 and T2 of P becomes a value between the power supply voltages + Vcc and -Vcc, that is, a value within the normal operation range of the comparator CP, the comparator CP can operate properly. That is, as shown in FIG. 2, the apparent normal operating range of the comparator circuit as a whole is the reciprocal thereof, that is, (R1 + R2) / depending on the voltage dividing ratio by the voltage dividing resistors R1, R2, R1 'and R2'.
This is equivalent to an enlargement in proportion to R2.

【0034】このように、入力端子L1及びL2に供給
される入力信号が拡大された正常動作範囲内である限
り、入力信号に、グラウンド電位差による所定電圧シフ
トを含むコモンモードノイズが含まれていても、分圧さ
れた入力信号電圧の振幅がコンパレータCPのノーマル
モードの感度の正常動作範囲内に入っていれば、コモン
モードのノイズ成分は抑圧され、適正な出力信号を得る
ことができる。
As described above, as long as the input signals supplied to the input terminals L1 and L2 are within the expanded normal operating range, the input signals include common mode noise including a predetermined voltage shift due to the ground potential difference. Also, if the amplitude of the divided input signal voltage falls within the normal operation range of the normal mode sensitivity of the comparator CP, the common mode noise component is suppressed, and an appropriate output signal can be obtained.

【0035】このため、出力端Toutから出力端子Lout
に供給される出力信号は、例えば図3に示すようにコモ
ンモードノイズに起因する振幅変動成分が混入していな
い適正な矩形波状の信号になる。
For this reason, from the output terminal Tout to the output terminal Lout
Is an appropriate rectangular wave-like signal in which an amplitude fluctuation component caused by common mode noise is not mixed as shown in FIG. 3, for example.

【0036】このように、コンパレータCPの入力端T
1及びT2に印加される電圧のコモンモード成分を分圧
抵抗R1、R2、R1′及びR2′によって抵抗分圧
し、コモンモードノイズによる電圧変位量を低減させる
ことにより、コンパレータCPの有効電源電圧が、見か
け上、抵抗分圧比の逆数、すなわち(R1+R2)/R
2、を乗じた値となり、実質的に入力側の装置との間の
大きなグラウンド電位差に対応することができる。
Thus, the input terminal T of the comparator CP
1 and T2, the common mode component of the voltage is divided by resistors R1, R2, R1 'and R2' to reduce the amount of voltage displacement caused by common mode noise. , Apparently the reciprocal of the resistance voltage division ratio, that is, (R1 + R2) / R
2, which can substantially correspond to a large ground potential difference with the input-side device.

【0037】このようにして、他の装置に接続して入力
信号を受ける場合に問題となるグラウンド電位差やコモ
ンモードノイズの影響をほとんど受けなくなり、しかも
フローティング電源を使用しなくても済むため、故障率
の低減や大幅なコストダウンを達成することができる。
In this way, the device is hardly affected by the ground potential difference and common mode noise, which are problems when receiving an input signal by connecting to another device, and it is not necessary to use a floating power supply. A reduction in the rate and a significant cost reduction can be achieved.

【0038】図4は、この発明の第2の実施の形態に係
るコンパレータ回路の構成を模式的に示している。この
第2の実施の形態は、コンパレータCPの入力の中点電
位をさらに0Vに固定するようにしたコンパレータ回路
である。
FIG. 4 schematically shows a configuration of a comparator circuit according to a second embodiment of the present invention. The second embodiment is a comparator circuit in which the midpoint potential of the input of the comparator CP is further fixed at 0V.

【0039】図4に示すコンパレータ回路は、図1に示
す第1の実施の形態と同様の、コンパレータCP、第1
の分圧抵抗R1(抵抗値R1)、第2の分圧抵抗R2
(抵抗値R2)、第3の分圧抵抗R1′(抵抗値R1′
=R1とする)、第4の分圧抵抗R2′(抵抗値R2′
=R2とする)及びインピーダンスマッチング用抵抗Z
に加えて、演算増幅器DA、第1の電位検出抵抗R3
(抵抗値R3)および第2の電位検出抵抗R3′(抵抗
値R3′=R3とする)を備えている。
The comparator circuit shown in FIG. 4 has a comparator CP and a first comparator which are similar to those of the first embodiment shown in FIG.
Of the voltage dividing resistor R1 (resistance value R1), the second voltage dividing resistor R2
(Resistance value R2), the third voltage dividing resistor R1 '(resistance value R1'
= R1), a fourth voltage dividing resistor R2 '(resistance value R2'
= R2) and the impedance matching resistor Z
, An operational amplifier DA, a first potential detection resistor R3
(Resistance value R3) and a second potential detection resistor R3 ′ (resistance value R3 ′ = R3).

【0040】コンパレータCPは、電源電圧+Vcc及
び−Vccの電源により動作し、第1及び第2の入力端
T1及びT2間の電圧を比較して、両者の大小関係に応
じた出力を出力端Toutに発生する。例えば、第1の入
力端T1の電圧−第2の入力端T2の電圧の電圧差が正
の場合には出力端Toutの電圧が“H(ハイレベル)”
となり、該電圧差が負の場合には出力端Toutの電圧が
“L(ローレベル)”となる。出力端Toutの電圧が出
力端子Loutに導出されこのコンパレータ回路の出力と
なる。
The comparator CP operates with the power supply voltages + Vcc and -Vcc, compares the voltage between the first and second input terminals T1 and T2, and outputs an output corresponding to the magnitude relationship between the two to the output terminal Tout. Occurs. For example, when the voltage difference between the voltage of the first input terminal T1 and the voltage of the second input terminal T2 is positive, the voltage of the output terminal Tout becomes “H (high level)”.
When the voltage difference is negative, the voltage of the output terminal Tout becomes “L (low level)”. The voltage at the output terminal Tout is led out to the output terminal Lout and becomes the output of this comparator circuit.

【0041】当該コンパレータ回路の第1の入力端子L
1とコンパレータCPの第1の入力端T1との間に第1
の分圧抵抗R1が挿入され、同様に、第2の入力端子L
2とコンパレータCPの第2の入力端T2との間に第3
の分圧抵抗R1′が挿入される。第1の分圧抵抗R1と
コンパレータCPの第1の入力端T1との接続点と、第
3の分圧抵抗R1′とコンパレータCPの第2の入力端
T2との接続点との間に第2の分圧抵抗R2と第4の分
圧抵抗R2′との直列回路が挿入される。第1の分圧抵
抗R1と第2の分圧抵抗R2の接続点と、第3の分圧抵
抗R1′と第4の分圧抵抗R2′の接続点との間に第1
の電位検出抵抗R3と第2の電検出抵抗R3′との直列
回路が挿入される。
The first input terminal L of the comparator circuit
1 and a first input terminal T1 of the comparator CP.
Of the second input terminal L1.
3 between the second input terminal T2 of the comparator CP and the second input terminal T2 of the comparator CP.
Is inserted. A point between a connection point between the first voltage dividing resistor R1 and the first input terminal T1 of the comparator CP and a connection point between the third voltage dividing resistor R1 'and the second input terminal T2 of the comparator CP are connected. A series circuit of a second voltage dividing resistor R2 and a fourth voltage dividing resistor R2 'is inserted. The first voltage dividing resistor R1 ′ is connected between the first voltage dividing resistor R1 and the second voltage dividing resistor R2 and the third voltage dividing resistor R1 ′ and the fourth voltage dividing resistor R2 ′.
Is inserted in series with the potential detection resistor R3 and the second current detection resistor R3 '.

【0042】演算増幅器DAは、反転入力端T01の入
力電位を非反転入力端T02の入力電位から差し引いた
差電圧を増幅し出力する。演算増幅器DAの反転入力端
T01には第1の電位検出抵抗R3と第2の電位検出抵
抗R3′との接続点N0の電位が与えられ、演算増幅器
DAの非反転入力端T02はグラウンド電位GNDすな
わち基準0V電位点に接続されている。演算増幅器DA
の出力端Tout0は第2の分圧抵抗R2と第4の分圧抵抗
R2′との接続点N1に接続されている。さらに該コン
パレータ回路の第1の入力端子L1と第2の入力端子L
2との間に入力信号回線のインピーダンスマッチングを
とるためのインピーダンスマッチング用抵抗Zを挿入す
る。
The operational amplifier DA amplifies and outputs a difference voltage obtained by subtracting the input potential at the inverting input terminal T01 from the input potential at the non-inverting input terminal T02. The inverting input terminal T01 of the operational amplifier DA is supplied with the potential of the connection point N0 between the first potential detecting resistor R3 and the second potential detecting resistor R3 ', and the non-inverting input terminal T02 of the operational amplifier DA has the ground potential GND. That is, it is connected to the reference 0 V potential point. Operational amplifier DA
Is connected to the connection point N1 between the second voltage dividing resistor R2 and the fourth voltage dividing resistor R2 '. Further, a first input terminal L1 and a second input terminal L of the comparator circuit
2, an impedance matching resistor Z for impedance matching of the input signal line is inserted.

【0043】上述した構成のコンパレータ回路におい
て、コンパレータCPに係る動作は、基本的に図1の場
合と同様である。そして、この場合、さらに抵抗値の等
しい電位検出抵抗R3とR3′の接続点N0より得られ
る中点電位を、0Vの基準電位となるグラウンド電位G
NDから差し引いた差電圧を演算増幅器DAによって増
幅し、抵抗値が等しい分圧抵抗R2とR2′の接続点N
1に注入してコンパレータCPの入力の中点電位を制御
している。すなわち、演算増幅器DAは、電位検出抵抗
R3およびR3′により入力電位を検出し、グラウンド
電位GNDと比較して、分圧抵抗R2およびR2′を介
してコンパレータCPの入力の中点を0Vに引き寄せて
いる。
In the comparator circuit having the above-described configuration, the operation of the comparator CP is basically the same as that of FIG. In this case, the midpoint potential obtained from the connection point N0 between the potential detection resistors R3 and R3 'having the same resistance value is changed to a ground potential G serving as a reference potential of 0V.
The differential voltage subtracted from ND is amplified by the operational amplifier DA, and the connection point N between the voltage dividing resistors R2 and R2 'having the same resistance value is obtained.
1 to control the midpoint potential of the input of the comparator CP. That is, the operational amplifier DA detects the input potential by the potential detection resistors R3 and R3 ', compares it with the ground potential GND, and pulls the midpoint of the input of the comparator CP to 0 V through the voltage dividing resistors R2 and R2'. ing.

【0044】このようにすると、入力端子L1およびL
2に入力される入力信号の中点電位がコモンモードノイ
ズにより変動している場合にも、その変動を効果的に抑
圧することができる。
In this way, the input terminals L1 and L
Even when the midpoint potential of the input signal input to 2 fluctuates due to common mode noise, the fluctuation can be effectively suppressed.

【0045】なお、本発明は、上述した実施の形態に示
した構成に限定されることなく、例えば、分圧抵抗R1
及びR2による分圧比と分圧抵抗R1′及びR2′によ
る分圧比を異ならせて、入力端子L1とL2のノイズ余
裕度を異ならせたり、抵抗以外の回路素子を用いて分圧
するようにしたり、インピーダンスの不整合等の問題が
なければ、インピーダンスマッチング用抵抗Zを省略し
たりするようにしてもよい。
It is to be noted that the present invention is not limited to the configuration shown in the above-described embodiment.
By making the voltage dividing ratio by R2 and the voltage dividing ratio by the voltage dividing resistors R1 'and R2' different, the noise margin of the input terminals L1 and L2 is made different, or the voltage is divided by using a circuit element other than the resistor. If there is no problem such as impedance mismatch, the impedance matching resistor Z may be omitted.

【0046】[0046]

【発明の効果】以上説明したように、この発明によれ
ば、フローティング電源を用いることなく、信号供給源
とコンパレータとのグラウンド電位差等のコモンモード
ノイズの影響を縮減し、該グラウンド電位差やその他の
コモンモードノイズが大きくとも適正な比較動作を可能
とするコンパレータ回路を提供することができる。
As described above, according to the present invention, the influence of common mode noise such as a ground potential difference between a signal supply source and a comparator is reduced without using a floating power supply, and the ground potential difference and other effects are reduced. A comparator circuit capable of performing a proper comparison operation even when the common mode noise is large can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の第1の実施の形態に係るコンパレー
タ回路の構成を模式的に示す回路構成図である。
FIG. 1 is a circuit configuration diagram schematically showing a configuration of a comparator circuit according to a first embodiment of the present invention.

【図2】図1のコンパレータ回路の動作を説明するため
の入力信号の模式的波形図である。
FIG. 2 is a schematic waveform diagram of an input signal for explaining an operation of the comparator circuit of FIG. 1;

【図3】図1のコンパレータ回路の動作を説明するため
の出力信号の模式的波形図である。
FIG. 3 is a schematic waveform diagram of an output signal for explaining an operation of the comparator circuit of FIG. 1;

【図4】この発明の第2の実施の形態に係るコンパレー
タ回路の構成を模式的に示す図である。
FIG. 4 is a diagram schematically showing a configuration of a comparator circuit according to a second embodiment of the present invention.

【図5】従来のコンパレータの動作を説明するための入
力信号の模式的波形図である。
FIG. 5 is a schematic waveform diagram of an input signal for explaining an operation of a conventional comparator.

【図6】従来のコンパレータの動作を説明するための出
力信号の模式的波形図である。
FIG. 6 is a schematic waveform diagram of an output signal for explaining an operation of a conventional comparator.

【符号の説明】[Explanation of symbols]

CP コンパレータ T1 第1の入力端 T2 第2の入力端 Tout 出力端 DA 演算増幅器 T01 反転入力端 T02 非反転入力端 R1 第1の分圧抵抗(抵抗値) R2 第2の分圧抵抗(抵抗値) R1′ 第3の分圧抵抗(抵抗値) R2′ 第4の分圧抵抗(抵抗値) R3 第1の電位検出抵抗(抵抗値) R3′ 第2の電位検出抵抗(抵抗値) Z インピーダンスマッチング用抵抗 L1 第1の入力端子 L2 第2の入力端子 Lout 出力端子 +Vcc 正側の電源電圧 −Vcc 負側の電源電圧 GND グラウンド電位 CP Comparator T1 First input terminal T2 Second input terminal Tout Output terminal DA Operational amplifier T01 Inverting input terminal T02 Non-inverting input terminal R1 First voltage dividing resistor (resistance value) R2 Second voltage dividing resistor (resistance value) R1 'Third voltage dividing resistor (resistance value) R2' Fourth voltage dividing resistor (resistance value) R3 First potential detecting resistor (resistance value) R3 'Second potential detecting resistor (resistance value) Z impedance Matching resistor L1 First input terminal L2 Second input terminal Lout Output terminal + Vcc Positive power supply voltage -Vcc Negative power supply voltage GND Ground potential

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】入力電圧を比較するコンパレータと、 前記コンパレータの入力部に設けられ、コモンモードの
入力電圧成分を分圧する分圧手段を有する入力回路と、
を具備することを特徴とするコンパレータ回路。
An input circuit provided at an input of the comparator, the input circuit including a voltage dividing means for dividing a common mode input voltage component;
A comparator circuit comprising:
【請求項2】前記入力回路の前記分圧手段は、コモンモ
ード入力電圧を抵抗分圧する分圧抵抗を含むことを特徴
とする請求項1に記載のコンパレータ回路。
2. The comparator circuit according to claim 1, wherein said voltage dividing means of said input circuit includes a voltage dividing resistor for dividing a common mode input voltage by resistance.
【請求項3】第1及び第2の入力端を有し、前記第1の
入力端の入力電圧と前記第2の入力端の入力電圧とを比
較するコンパレータと、 第1の信号入力を前記コンパレータの第1の入力端に結
合する第1の分圧抵抗と、 前記第1の分圧抵抗と前記コンパレータの第1の入力端
との接続点と共通電位点との間に結合される第2の分圧
抵抗と、 前記第1の信号入力と比較すべき第2の信号入力を前記
コンパレータの第2の入力端に結合する第3の分圧抵抗
と、 前記第3の分圧抵抗と前記コンパレータの第2の入力端
との接続点と共通電位点との間に結合される第4の分圧
抵抗と、を具備することを特徴とするコンパレータ回
路。
3. A comparator having first and second input terminals, for comparing an input voltage of the first input terminal with an input voltage of the second input terminal, and a first signal input to the comparator. A first voltage-dividing resistor coupled to a first input terminal of the comparator; and a second voltage-dividing resistor coupled between a connection point between the first voltage-dividing resistor and the first input terminal of the comparator and a common potential point. A third voltage-dividing resistor coupling a second signal input to be compared with the first signal input to a second input of the comparator; and a third voltage-dividing resistor. A fourth voltage-dividing resistor coupled between a connection point of the comparator with a second input terminal and a common potential point.
【請求項4】第1及び第2の入力端を有し、前記第1の
入力端の入力電圧と前記第2の入力端の入力電圧とを比
較するコンパレータと、 反転および非反転入力端を有し、前記非反転入力端を基
準電位点に接続するとともに、前記非反転入力端の入力
電位から前記反転入力端の電位を差し引いた差電圧を増
幅して出力する演算増幅器と、 第1の信号入力を前記コンパレータの第1の入力端に結
合する第1の分圧抵抗と、 前記第1の分圧抵抗と前記コンパレータの第1の入力端
との接続点と前記演算増幅器の出力端との間に結合され
る第2の分圧抵抗と、 前記第1の信号入力と比較すべき第2の信号入力を前記
コンパレータの第2の入力端に結合する第3の分圧抵抗
と、 前記第3の分圧抵抗と前記コンパレータの第2の入力端
との接続点と前記演算増幅器の出力端との間に結合され
る第4の分圧抵抗と、 前記第1の分圧抵抗と前記第2の分圧抵抗との接続点と
前記演算増幅器の反転入力端との間に結合される第1の
電位検出抵抗と、 前記第3の分圧抵抗と前記第4の分圧抵抗との接続点と
前記演算増幅器の反転入力端との間に結合される第2の
電位検出抵抗と、を具備することを特徴とするコンパレ
ータ回路。
4. A comparator having first and second input terminals for comparing an input voltage of the first input terminal with an input voltage of the second input terminal, and an inverting and non-inverting input terminal. An operational amplifier having the non-inverting input terminal connected to a reference potential point, and amplifying and outputting a difference voltage obtained by subtracting the potential of the inverting input terminal from the input potential of the non-inverting input terminal; A first voltage-dividing resistor coupling a signal input to a first input terminal of the comparator; a connection point between the first voltage-dividing resistor and the first input terminal of the comparator; and an output terminal of the operational amplifier. A second voltage-dividing resistor coupled between: a third voltage-dividing resistor coupling a second signal input to be compared with the first signal input to a second input of the comparator; A connection point between a third voltage-dividing resistor and a second input terminal of the comparator; A fourth voltage-dividing resistor coupled between the output terminal of the operational amplifier, and a connection point between the first and second voltage-dividing resistors and an inverting input terminal of the operational amplifier. And a second potential coupled between a connection point between the third voltage dividing resistor and the fourth voltage dividing resistor and an inverting input terminal of the operational amplifier. And a detection resistor.
【請求項5】前記第1の信号入力と前記第1の分圧抵抗
との接続点と、前記第2の信号入力と前記第3の分圧抵
抗との接続点との間に挿入され、前記第1の信号入力と
前記第2の信号入力とのインピーダンスのマッチングを
とるための終端抵抗を、さらに含むことを特徴とする請
求項3または4に記載のコンパレータ回路。
5. A power supply device, comprising: a connection point between the first signal input and the first voltage dividing resistor; and a connection point between the second signal input and the third voltage dividing resistor, The comparator circuit according to claim 3, further comprising a terminating resistor for matching impedance of the first signal input and the second signal input.
JP14737299A 1999-05-27 1999-05-27 Comparator circuit Expired - Fee Related JP3452833B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14737299A JP3452833B2 (en) 1999-05-27 1999-05-27 Comparator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14737299A JP3452833B2 (en) 1999-05-27 1999-05-27 Comparator circuit

Publications (2)

Publication Number Publication Date
JP2000341095A true JP2000341095A (en) 2000-12-08
JP3452833B2 JP3452833B2 (en) 2003-10-06

Family

ID=15428753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14737299A Expired - Fee Related JP3452833B2 (en) 1999-05-27 1999-05-27 Comparator circuit

Country Status (1)

Country Link
JP (1) JP3452833B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109387737A (en) * 2018-11-30 2019-02-26 珠海格力电器股份有限公司 Needle seat and plastic shell connection state detection system
CN113311211A (en) * 2020-02-26 2021-08-27 圣邦微电子(北京)股份有限公司 Layout connection method for improving power supply voltage detection precision
CN114527329A (en) * 2020-11-23 2022-05-24 汉宇集团股份有限公司 Fill electric pile ground resistance detection circuitry

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109387737A (en) * 2018-11-30 2019-02-26 珠海格力电器股份有限公司 Needle seat and plastic shell connection state detection system
CN109387737B (en) * 2018-11-30 2024-05-24 珠海格力电器股份有限公司 Needle seat and plastic shell connection state detection system
CN113311211A (en) * 2020-02-26 2021-08-27 圣邦微电子(北京)股份有限公司 Layout connection method for improving power supply voltage detection precision
CN113311211B (en) * 2020-02-26 2023-05-30 圣邦微电子(北京)股份有限公司 Layout connection method for improving power supply voltage detection accuracy
CN114527329A (en) * 2020-11-23 2022-05-24 汉宇集团股份有限公司 Fill electric pile ground resistance detection circuitry

Also Published As

Publication number Publication date
JP3452833B2 (en) 2003-10-06

Similar Documents

Publication Publication Date Title
US11290071B2 (en) Common-mode insensitive current-sensing topology in full-bridge driver
US20030189461A1 (en) Chopper chopper-stabilized operational amplifiers and methods
US5936393A (en) Line driver with adaptive output impedance
US6542033B2 (en) Differential amplifier circuit requiring small amount of bias current in a non-signal mode
EP0415080A2 (en) Device for converting unbalanced analog electric signals into fully-differential signals
KR890004672B1 (en) Multiplexing circuit
US5973490A (en) Line driver with adaptive output impedance
EP0427135B1 (en) Circuit for sensing output distortion, in particular of final stages of audio devices
WO2002052720A8 (en) Circuit for low noise, fully differential amplification
JP2000341095A (en) Comparator circuit
EP0846367B1 (en) Bridge amplifier with feedback over the load
KR100770747B1 (en) Digital amplifier and method of reproducing sound
KR20030034401A (en) Power amplifier
US7199655B2 (en) Multistage amplifier circuit without interstage coupling capacitor
JPH1117478A (en) Power amplifier
JPS62272705A (en) Amplifier circuit
JPH11186859A (en) Voltage-current conversion circuit
US11296663B2 (en) Common-mode insensitive current-sensing topology in full-bridge driver with high-side and low-side energy matching calibration
KR100563014B1 (en) Line Driver with Adaptive Output Impedance
JP2000155139A (en) Current detecting device
JP3830535B2 (en) Line driver with adaptive output impedance
WO1999027703A3 (en) Subscriber line interface circuit
JP4461480B2 (en) amplifier
JPH1127786A (en) Power supply impedance conversion circuit
JPH08250943A (en) Balanced amplifier circuit

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees